CN114078754A - 互连结构及其制造方法 - Google Patents

互连结构及其制造方法 Download PDF

Info

Publication number
CN114078754A
CN114078754A CN202110586051.7A CN202110586051A CN114078754A CN 114078754 A CN114078754 A CN 114078754A CN 202110586051 A CN202110586051 A CN 202110586051A CN 114078754 A CN114078754 A CN 114078754A
Authority
CN
China
Prior art keywords
conductive
conductive pad
dielectric layer
trace
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110586051.7A
Other languages
English (en)
Inventor
李宗彦
许佳桂
蔡尚纶
游明志
林柏尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114078754A publication Critical patent/CN114078754A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种方法包括形成封装组件，包括：形成介电层；图案化介电层以形成开口；以及形成包括位于该开口中的通孔、导电焊盘和弯曲迹线的再分布线。通孔从导电焊盘竖直偏移。导电焊盘和弯曲迹线位于介电层上方。弯曲迹线将导电焊盘连接到通孔，并且弯曲迹线包括长度方向彼此不平行的多个区段。导电凸块形成在导电焊盘上。本申请的实施例提供了互连结构及其制造方法。

Description

互连结构及其制造方法
技术领域
本申请的实施例涉及互连结构及其制造方法。
背景技术
随着半导体技术的进步，半导体芯片/管芯变得越来越小。同时，更多功能需要集成在半导体管芯内。可以将每个具有特定功能的多个器件管芯接合在一起以形成封装件。封装件形成得越来越大。另一方面，诸如中间件、封装衬底等中的封装件中的导电部件变得越来越小。这就要求认真处理制造工艺以减少缺陷。
发明内容
本申请的实施例提供一种方法，包括：形成第一封装组件，包括：形成第一介电层；图案化所述第一介电层以形成开口；形成第一再分布线，所述第一再分布线包括：第一通孔，位于所述开口中；第一导电焊盘，其中，所述第一通孔从所述第一导电焊盘竖直偏移；和第一弯曲迹线，其中，所述第一导电焊盘和所述第一弯曲迹线位于所述第一介电层上方，并且其中，所述第一弯曲迹线将所述第一导电焊盘连接到所述第一通孔，并且所述第一弯曲迹线包括长度方向彼此不平行的第一多个区段；以及在所述第一导电焊盘上形成第一导电凸块。
本申请的实施例提供一种结构，包括：介电层；第一通孔，延伸到所述介电层中；第一导电迹线，位于所述介电层上方，其中，所述第一导电迹线包括第一多个区段，所述多个区段中的相邻区段的长度方向形成非零角度；第一导电焊盘，位于所述介电层上方，其中，所述第一导电迹线将所述第一导电焊盘电连接到所述第一通孔，并且所述第一导电焊盘、所述第一导电迹线和所述第一通孔形成连续的导电区域；以及第一导电凸块，位于所述第一导电焊盘上方并与所述第一导电焊盘接触。
本申请的实施例提供一种结构，包括：第一封装组件，包括：介电层；和多凸块接合结构，包括：导电焊盘，位于所述介电层上方并与所述介电层接触；和第一导电凸块和第二导电凸块，位于所述导电焊盘上方并与所述导电焊盘接触；通孔，延伸到所述介电层中，其中，所述通孔从所述导电焊盘竖直偏移；和导电迹线，位于所述介电层上方并将所述导电焊盘电连接到所述通孔，其中，所述导电迹线是弯曲的，并且包括多个区段，并且其中，所述多个区段的相邻区段既不彼此平行也不垂直；以及第二封装组件，包括：第一导电焊盘，位于所述第一导电凸块上方并接合到所述第一导电凸块；和第二导电焊盘，位于所述第二导电凸块上方并接合到所述第二导电凸块。
本申请的实施例提供了互连结构的多凸块连接及其制造方法。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1-图10、图11A、图11B和图12-图16示出根据一些实施例的在封装件的形成中的中间阶段的截面图。
图17至图30示出根据一些实施例的一些多凸块接合结构。
图31示出根据一些实施例的用于形成包括多凸块接合结构的互连组件的工艺流程。
具体实施方式
以下公开内容提供了多种不同实施例或实例，以实现本发明的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在...下面”、“在...下方”、“下部”、“在...上面”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
提供了一种包括多凸块接合结构的封装件及其形成方法。根据本公开的一些实施例，将器件管芯(一个或多个管芯)接合到下面的封装组件，其可以包括中间件、封装组件等。器件管芯(一个或多个管芯)中的多个凸块电连接到封装组件中的通孔。封装组件中的弯曲的再分布线位于多个凸块和通孔之间并与之互连。多个凸块可以接合到封装组件中的公共金属焊盘，并且通孔从公共金属焊盘竖直偏移。本文讨论的实施例将提供示例以使得能够进行或使用本公开的主题，并且本领域普通技术人员将容易理解可以进行的修改，同时保持在不同实施例的预期范围内。贯穿各个视图和示例性实施例，相同的参考标号用于指定相同的元件。虽然方法实施例可以讨论为按照特定的顺序实施，但其他方法实施例也可以以任何合理的顺序来实施。
图1-图10、图11A、图11B和图12-图16示出根据本公开的一些实施例的包括多凸块接合结构的互连组件的形成中的中间阶段的截面图。对应的工艺也示意性地反映在图31所示的工艺流程200中。应当理解，尽管包括多凸块接合结构的互连组件是从载体开始形成的，但是它也可以从其他组件开始形成，诸如作为器件管芯的扇出互连结构、器件管芯的一部分或中间件等。
图1-图10、图11A、图11B和图12示出用于再分布电连接的封装组件64(图12)的形成过程中的中间阶段。应当理解，示出的结构和形成工艺是示例，而其他结构和形成工艺也在本公开的范围内。例如，根据一些实施例，封装组件64是有机中间件，其包括有机介电层和形成在有机介电层中的再分布线。根据其他实施例，封装组件64是半导体中间件，其可以包括半导体(诸如硅)衬底、半导体衬底中的硅贯通孔以及金属线/通孔和/或再分布线。根据又一替代实施例，封装组件64包括封装衬底，其可以是有芯衬底或无芯衬底。根据一些实施例，如图1-图10、图11A、图11B和图12所示，封装组件64形成在载体上。根据替代实施例，封装组件64是预成型的，并且放置并附接到载体20上。
图1示出载体20和形成在载体20上的释放膜22。载体20可以是玻璃载体、硅晶圆、有机载体等。根据一些实施例，载体20可以具有圆形的俯视图形状。释放膜22可以由聚合物基材料(诸如光热转换(LTHC)材料)形成，其能够在诸如激光束的载热辐射下分解，从而载体20可以从将在随后的工艺中形成的上面的结构脱离。根据本公开的一些实施例，释放膜22由环氧树脂基热释放材料形成，其涂覆在载体20上。
如图1至图4所示，在释放膜22上方形成多个介电层和多个RDL。相应的工艺被示出为图20中示出的工艺流程200中的工艺202。参考图1，介电层24形成在释放膜22上。根据本发明的一些实施例，介电层24由聚合物形成，其也可以是使用光刻工艺(包括曝光工艺和显影工艺)可以图案化的诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等的光敏材料。
根据一些实施例，在介电层24上方形成再分布线(RDL)26。RDL 26的形成可以包括在介电层24上方形成种子层(未示出)，在种子层上方形成诸如光刻胶的图案化的掩模(未示出)，以及然后在暴露的种子层上实施金属镀敷工艺。然后去除图案化的掩模和种子层的由图案化的掩模覆盖的部分，从而留下如图1中的RDL 26。根据本发明的一些实施例，种子层包括钛层和位于钛层上方的铜层。例如，可使用物理气相沉积(PVD)等工艺形成种子层。例如，可以使用无电镀来实施该镀敷。
还参考图1，在RDL 26上形成介电层28。介电层28的底面与RDL 26和介电层24的顶面接触。根据本发明的一些实施例，介电层28由聚合物形成，该聚合物可以是诸如PBO、聚酰亚胺、BCB等的光敏材料。可选地，介电层28可以包括诸如氧化硅、氮化硅、碳化硅、氮氧化硅等的非有机介电材料。然后图案化介电层28以在介电层28中形成开口30。因此，通过介电层28中的开口30暴露出RDL 26的一些部分。
接下来，参考图2，形成RDL 32以连接至RDL 26。RDL 32包括位于介电层28上方的金属迹线(金属线)。RDL 32还包括延伸到介电层28中的开口30中的通孔。也可以通过镀覆工艺形成RDL 32，其中，每个RDL 32包括种子层(未示出)和位于种子层上方的镀覆的金属材料。根据一些实施例，RDL 32的形成可以包括：沉积延伸到通孔开口中的毯式金属种子层；以及形成和图案化镀敷掩模(诸如光刻胶)，其中在通孔开口上方形成开口并与之结合。然后执行镀覆工艺以镀覆金属材料，该金属材料完全填充通孔开口30，并且具有比介电层28的顶面高的一些部分。然后去除镀覆掩模，随后进行蚀刻工艺以去除金属种子层的暴露部分，该部分先前被电镀掩模覆盖。金属种子层和镀敷金属材料的剩余部分是RDL 32。
金属种子层和镀敷材料可以由相同材料或不同材料形成。RDL 32中的金属材料可以包括金属或金属合金，包括铜、铝、钨或其合金。RDL 32包括RDL线(也称为迹线或迹线部分)32L和通孔部分(也称为通孔)32V，其中迹线部分32L位于介电层28上方，并且通孔部分32V位于介电层28中。由于在相同的镀敷工艺中形成迹线部分32L和通孔部分(也称为通孔)32V，所以在通孔32V和对应的上面的迹线部分32L之间没有可区分的界面。而且，每个通孔32V可以具有锥形轮廓，其上部比对应的下部宽。
参考图3，介电层34形成在RDL 32和介电层28上方。可以使用聚合物来形成介电层34，其可以从与形成介电层28的材料相同的候选材料的组中选择。例如，介电层34可以由PBO、聚酰亚胺、BCB等形成。可选地，介电层34可以包括诸如氧化硅、氮化硅、碳化硅、氮氧化硅等的非有机介电材料。
图3还示出了RDL 36的形成，其电连接至RDL 32。RDL 36的形成可以采用与形成RDL 32的方法和材料类似的方法和材料。RDL 36包括迹线部分(RDL线)36L和通孔部分(通孔)36V，其中迹线部分36L位于介电层34上方，并且通孔部分36V延伸到介电层34中。而且，每个通孔36V可以具有锥形轮廓，其上部比对应的下部宽。
图4示出介电层38和42以及RDL 40和44的形成。根据本公开的一些实施例，介电层38和42由选自用于形成介电层34和28的同一组候选材料的材料形成，并且可以包括有机材料或无机材料，如上所述。应当理解，尽管在所示的示例实施例中，四个介电层28、34、38和42以及形成在其中的相应RDL 32、36、40和44作为示例被讨论，但是取决于布线需求，可以采用更少或更多的介电层和RDL。
图5至图10示出根据一些实施例的通孔56(图10)、导电焊盘58和导电凸块60(也称为凸块下金属(UBM))的形成。参考图5，形成介电层46。相应的工艺被示出为图31中示出的工艺流程200中的工艺204。根据一些实施例，介电层46由聚合物形成，该聚合物可以是诸如PBO、聚酰亚胺、BCB等的光敏材料。介电层46被图案化以形成通孔开口48，使得RDL线44L的下面的焊盘部分被暴露。相应的工艺被示出为图31中示出的工艺流程200中的工艺206。
参考图6，沉积金属种子层49。相应的工艺被示出为图31中示出的工艺流程200中的工艺208。根据一些实施例，金属种子层49包括钛层和钛层上方的铜层。根据替代实施例，金属种子层49包括与介电层46物理接触的单个铜层。然后形成并图案化镀敷掩模50，并在镀敷掩模50中形成开口52。相应的工艺被示出为图31中示出的工艺流程200中的工艺210。通孔48位于开口52下方并与之结合。开口52的俯视图形状可以包括圆形或多边形，诸如六边形、八边形、弯曲带等。
参考图7，通过镀敷工艺沉积金属材料54。相应的工艺被示出为图31中示出的工艺流程200中的工艺212。镀覆工艺可以包括电化学镀覆工艺、无电镀工艺等。根据一些实施例，金属材料54包括铜或铜合金。可以调节工艺条件，使得镀覆材料54的顶面可以是平坦的。根据替代实施例，金属材料54的顶面的部分可以具有凹部，如虚线53所示，其是由于通孔开口48(图6)的填充而形成的。
在随后的工艺中，例如可以通过灰化工艺或蚀刻工艺去除可以是光刻胶的镀敷掩模50。相应的工艺被示出为图31中示出的工艺流程200中的工艺214。因此暴露金属种子层49的下面的部分。
参考图8，在不去除金属种子层49的情况下，在金属种子层49和镀敷材料54上形成镀敷掩模55，其中形成开口52'以露出镀敷材料54。相应的工艺被示出为图31中示出的工艺流程200中的工艺216。
接下来，如图9所示，通过镀敷工艺形成导电凸块60，其例如可以是电化学镀敷工艺或无电镀工艺。相应的工艺被示出为图31中示出的工艺流程200中的工艺218。导电凸块60的整体可以由诸如铜或铜合金的均质材料形成，并且该材料可以与导电材料54相同或不同。导电凸块60和下面的镀覆材料54可以在它们之间具有可区分的界面，或者可以彼此融合(例如，当两者都由铜形成时)，而在两者之间没有可区分的界面。导电凸块60由于其形状也被称为金属柱或金属杆。导电凸块60可以具有圆形的俯视形状，而取决于开口52'的俯视形状，也可以采用诸如六边形、八边形等的其他形状。图9还示出了根据一些实施例的焊料区域62的沉积，其也通过镀敷沉积。焊料区域62可以由AgSn、AgSnCu、SnPb等形成或包括AgSn、AgSnCu、SnPb等。根据替代实施例，不形成焊料区域62。
在随后的工艺中，例如通过灰化工艺或蚀刻工艺去除镀敷掩模55。相应的工艺被示出为图31中示出的工艺流程200中的工艺220。图10中示出获得的结构。
接下来，执行蚀刻工艺，其可以包括湿蚀刻工艺和/或干蚀刻工艺，以去除金属种子层49的暴露部分。相应的工艺被示出为图31中示出的工艺流程200中的工艺222。保留金属种子层49的直接位于镀敷金属材料54下方的部分。在整个说明书中，金属材料54和金属种子层49的下面的剩余部分被统称为通孔56(包括通孔56A和56B)和导电焊盘58(包括58A、58B和58C)。导电焊盘58和通孔56也组合形成再分布线。图11A中示出获得的结构。通孔56是介电层46中的再分布线的部分，而导电焊盘58是介电层46上方的再分布线的部分。通孔56和导电焊盘58中的每个可以包括金属种子层49的剩余部分和镀敷材料54的部分。
如图11A所示，一些导电焊盘58(诸如58A)可能没有直接位于其下方并与之结合的任何通孔。另一方面，一些导电焊盘58(诸如通孔58A)可能没有直接位于其下方的通孔。通孔56A通过导电迹线69电连接到导电焊盘58A，其可以被弯曲，并且由于未在示出的平面中，所以使用虚线示意性地示出。参考图17至图30可以找到导电迹线69。
再次参考图11A，根据本公开的一些实施例，在两个(或更多个)导电凸块60下方并物理结合两个连续的导电焊盘58A。根据替代实施例，未在区域68A中形成导电焊盘58A的部分，因此，导电焊盘58A是分立的导电焊盘，每个导电焊盘具有覆盖在其上并与之物理接触的对应导电凸块60。应当理解，具有位于两个或更多个导电凸块60下方的连续导电焊盘58A的接合结构可以与具有位于每个导电凸块60下方的单个分立导电焊盘58的接合结构存在于同一封装件中。而且，两个接合结构都可以连接到相同的器件管芯。
图11B示出图11A所示的相同结构，但是图11A示出图11B所示的结构的一部分。诸如图11A中的介电层34和38的一些介电层一起被示为介电层34/38，并且对应的RDL 32和36也被一起示为RDL 32/36。
参考图12，执行回流工艺以回流焊料区域62。相应的工艺被示出为图31中示出的工艺流程200中的工艺224。通篇描述中，位于释放膜22上方的结构被称为互连组件64，其也被称为封装组件64。互连组件64可以包括多个相同的互连组件64'，可以在随后的工艺中将它们锯开。
图13示出封装组件70与互连组件64的接合。相应的工艺被示出为图31中示出的工艺流程200中的工艺226。每个互连组件64'与一个或多个封装组件70(以70A和70B为例)接合。根据一些实施例，封装组件70包括逻辑管芯，其可以是中央处理单元(CPU)管芯、图形处理单元(GPU)管芯、移动应用管芯、微控制单元(MCU)管芯、输入-输出(IO)芯片、基带(BB)管芯、应用处理器(AP)管芯等。封装组件70还可以包括诸如动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等的存储器管芯。存储器管芯可以是分立的存储器管芯，或者可以是包括多个堆叠的存储器管芯的管芯堆叠件的形式。封装组件70还可以包括片上系统(SOC)管芯。根据一些实施例，封装组件70包括封装组件70A，其可以是逻辑管芯或SOC管芯。根据一些实施例，封装组件70A包括半导体衬底和形成在半导体衬底上的集成电路器件(未示出，例如包括晶体管)。封装组件70还可以包括封装组件70B，其可以是存储器管芯或存储器堆叠件。
互连组件64'可以用于形成封装件。根据一些实施例，位于封装组件70的表面上的电连接件72通过焊接区域74接合至互连组件64'。焊料区域74可以包括如图12所示的焊料区域62。电连接件72可以是或可以包括UBM、金属柱、接合焊盘等。根据替代实施例，电连接件72是金属柱，并且通过直接的金属-金属接合而接合到导电凸块60。根据这些实施例，未形成焊料区域62(图12)，并且导电凸块60物理结合至电连接件72。根据又一替代实施例，封装组件70通过混合接合(包括金属-金属接合和电介质-电介质接合)等接合至互连组件64'。
在接合工艺之后，将底部填充剂76分配到封装组件70和互连组件64'之间的间隙中。相应的工艺被示出为图31中示出的工艺流程200中的工艺228。底部填充剂76与导电焊盘58的延伸部分的顶面和侧壁接触，延伸部分横向延伸超过上面的导电凸块60的边缘。如图17至图30所示，延伸部分包括迹线69。分配和固化可以由模塑料形成或包括模塑料的密封剂78。相应的工艺被示出为图31中示出的工艺流程200中的工艺230。可以执行平坦化工艺以使封装组件70的顶面与密封剂78的顶面齐平。通篇描述中，包括介电层24和上面的部件统称为重构晶圆80。
然后，例如通过将UV光或激光束投射到释放膜22上，将重构晶圆80从载体20脱离，使得释放膜22在UV光或激光束的热量下分解。相应的工艺被示出为图31中示出的工艺流程200中的工艺232。因此重构晶圆80与载体20分离。在获得的重构晶圆80中，可以暴露介电层24。
参考图14，电连接件82形成为电连接到RDL 26。相应的工艺被示出为图31中示出的工艺流程200中的工艺234。根据一些实施例，电连接件82是UBM。UBM 82的形成工艺还可包括：对介电层24进行图案化以形成开口；在钛层上沉积可以包括钛层和铜层的金属种子层；形成并图案化镀敷掩模；对导电材料进行镀敷；去除镀敷掩模；以及蚀刻金属种子层。根据一些实施例，焊料区域84形成在UBM 82上，并且形成工艺可以包括将焊料球放置到开口中，并且执行回流工艺以使焊料区域回流。相应的工艺被示出为图31中示出的工艺流程200中的工艺236。
在随后的工艺中，可以将重构晶圆80放置在框架(未示出)上，同时将焊料区域84或UBM 82粘附到附接至框架的胶带上。在随后的工艺中，执行单一化工艺，并且在单一化工艺中将重构晶圆80锯开以形成多个相同的封装件80'，每个都包括互连组件64'(也称为封装组件64')之一以及一个或多个封装组件70。相应的工艺被示出为图31中示出的工艺流程200中的工艺238。可以通过沿着划线81锯切重构晶圆80来执行单一化工艺。
图16示出封装件80'与封装组件86的接合以形成封装件110。相应的工艺被示出为图31中示出的工艺流程200中的工艺240。根据一些实施例，封装组件86是或包括中间件、封装衬底、印刷电路板等。可以通过焊料区域84来实现接合。底部填充剂88分配在互连组件64'和封装组件86之间。
图17至图30示出多凸块接合结构100的俯视图，每个都可以是图16中的多凸块接合结构100A或多凸块接合结构100B。图17示出多凸块接合结构100的俯视图，其包括两个导电凸块60A、位于导电凸块60A下方并与之接触的导电焊盘58A、弯曲导电迹线69以及位于导电迹线69(也称为RDL 69)下方并与之物理接触的通孔56A。通过用于形成通孔56和导电焊盘58A的相同镀覆工艺来形成弯曲导电迹线69。在图17至图30中，弯曲导电迹线69可以具有统一的宽度或基本上统一的宽度，例如，弯曲迹线的不同部分的宽度的变化小于约20％。
根据一些实施例，弯曲导电迹线69包括三个区段69-1、69-2和69-3，其长度方向未对准同一直线。可以绘制直线90以互连导电凸块60A。区段69-1、69-2和69-3分别具有在相应区段的长度方向上延伸的中间(纵向)线92-1、92-2和92-3。区段69-1可以连接到导电焊盘58A的中间以减小应力，尽管它也可以连接到导电焊盘58A的任何其他部分。如果从连接点沿垂直于线90的方向画一条直线94，则线90-1和94之间的角度θ1称为区段69-1的倾斜角。根据一些实施例，倾斜角θ1在(包括0度)和约90度之间的范围内。倾斜角θ1也可以在(包括0度)和约45度之间的范围内。倾斜角θ2形成在区段69-1的线90-1和区段69-2的线90-2之间。倾斜角θ3形成在区段69-2的线90-2和区段69-3的线90-3之间。倾斜角θ2和θ3也可以在(包括0度)和约90度之间的范围内，或者在(包括0度)和约45度之间的范围内。在一些实施例中，将弯曲导电迹线69形成为弯曲线可以有利地在弯曲导电迹线69中重新分布应力，使得最初仅在一个方向上存在的应力被重新分布在X和Y方向上，以防止RDL的可能损坏。此外，通过形成从导电焊盘58A竖直偏移(这意味着它不是直接在其下面)的通孔56，由导电凸块60A和导电焊盘58A施加的力不会直接施加到下面的RDL 44L，并且对RDL 44L的损坏进一步减少。
图18示出根据替代实施例的多凸块接合结构100。这些实施例类似于图17所示的实施例，但是图17中的导电焊盘58A伸长，而图18中的导电焊盘58A具有圆形形状。应当理解，导电焊盘58A可以具有任何适用的形状，包括但不限于矩形、六边形、八边形、椭圆形等。
图19示出根据替代实施例的多凸块接合结构100。这些实施例与图18所示的实施例相似，但是在图18中，存在位于同一导电焊盘58A上方并与之接触的两个导电凸块60A，而在图19中，存在位于同一导电焊盘58A上方并与之接触的三个(或三个以上)导电凸块60A。
图20示出根据替代实施例的多凸块接合结构100。这些实施例类似于图17所示的实施例，但是在图17中，弯曲导电迹线69具有三个区段，而在图20中，弯曲导电迹线69具有两个区段。
根据一些实施例，弯曲导电迹线69总体上可以具有弧形，并且该弧形是通过多个区段实现的。区段的数量可以是等于或大于2的任意数量，数量越大，重新分布应力的效果越好，而当区段的总数等于或大于3时，重新分布应力的效果逐渐饱和。在替代实施例中，弯曲导电迹线69可以具有接近于图17至图20所示的整体形状，但是弯曲导电迹线69连续弯曲而没有笔直部分。
图21至图24示出根据替代实施例的一些多凸块接合结构100。这些实施例分别类似于图17至图20所示的实施例，但是在图17至图20中，通孔56直接位于弯曲导电迹线69下方，而没有在通孔56上方直接形成导电焊盘，而在图21至图24中，导电焊盘58C形成在对应的弯曲导电迹线69上方。导电焊盘58C可以具有各种适用的形状，包括但不限于圆形(图21和图24)、椭圆形(图22和图23)、矩形、六边形、八边形等。
在图17至图24所示的实施例中，同一导电焊盘58A位于多个导电凸块60A下方并与之物理接触。而且，多个导电凸块60A中的每一个具有与其接合的上面的电连接件72(图16)。因此，在图17至图24所示的实施例中，在同一多凸块接合结构100中，导电凸块60A被分离，而导电焊盘58A、弯曲导电迹线69、导电焊盘58C(如果有的话)以及通孔56A被分离的导电凸块60A共享。根据替代实施例，如图25至图30所示，在多凸块接合结构100中，存在两组或更多组导电路径，每组包括导电凸块60A、导电焊盘58A、弯曲导电迹线69以及通孔58A。在每组导电路径中可以存在或可以不存在导电焊盘58C。多个导电路径连接到同一RDL 44。换言之，在图25至图30所示的实施例中，在同一多凸块接合结构100中，所有导电凸块60A、导电焊盘58A、弯曲导电迹线69、导电焊盘58C(如果有的话)和通孔56A可以被复制，并且可以连接到同一RDL 44。在图25至图30所示的实施例中，弯曲导电迹线69还具有重新分布应力的功能。
根据一些实施例，如图25至图30所示，两个示出的弯曲导电迹线69彼此平行并且弯曲成相同的方向。两个或更多个弯曲导电迹线69的对应区段可以彼此平行，也可以不平行。根据其他实施例，同一多凸块接合结构100中的多个弯曲导电迹线69可以具有不同的形状、不同的倾斜角、不同的弯曲方向等。
图25示出多凸块接合结构100的俯视图，其中弯曲导电迹线69中的每一个具有三个区段，并且没有导电焊盘直接位于通孔56上方。图26示意性地示出图25中所示结构的立体图。图27示出多凸块接合结构100的俯视图，其中在每个通孔56上方形成导电焊盘58C。图28示出多凸块接合结构100的俯视图，其中导电焊盘58A具有椭圆形状。图29示出多凸块接合结构100的俯视图，其中弯曲导电迹线69具有两个区段，并且通孔56A上方没有导电焊盘，并且通孔56与上面的弯曲导电迹线69直接接触。图30示出多凸块接合结构100的俯视图，其中弯曲导电迹线69具有两个区段，并且通孔56A上方具有导电焊盘58C。
再次参考图16，存在一些单凸块接合结构102，其中通孔56直接位于上面的导电焊盘58B下方并与之重叠，并且没有弯曲的RDL将通孔56连接到对应的导电焊盘58。因此，来自导电凸块60B和导电焊盘58B的力直接施加到对应的下面的RDL 44。由于存在单组导电凸块60B和导电焊盘58B，所以施加的力较小，因此没有弯曲的RDL用于减小应力。
根据一些实施例，封装件80'中的所有多凸块接合结构(包括两个或更多个导电凸块)将采用本公开的实施例，其中使用弯曲导电迹线(RDL)来重新分布应力。另一方面，在整个封装件80'中，单凸块接合结构可以采用弯曲导电迹线，也可以不采用弯曲导电迹线。
根据一些实施例，多凸块接合结构100包括多凸块接合结构100A和多凸块接合结构100B。多凸块接合结构100A中的两个导电凸块60直接位于同一封装组件70下方并与之连接，其中采用弯曲导电迹线69(图21-图30)。多凸块接合结构100B中的两个导电凸块60直接位于两个相邻的封装组件70下方并与之连接，其中采用弯曲导电迹线69(图21-图30)。然而，在根据这些实施例的单凸块接合结构102中，没有采用弯曲导电迹线69，并且通孔56直接位于对应的导电焊盘下方。
在如上所述的示例实施例中，多凸块接合结构形成在积层衬底中。根据替代实施例，可以在中间件中形成多凸块接合结构，该中间件可以包括半导体衬底和半导体衬底中的贯通孔。例如，当在背侧抛光以露出贯通孔之后形成用于中间件的RDL时，多凸块接合结构可以形成为中间件的RDL的一部分。根据又一替代实施例，可以在衬底上晶圆上芯片(CoWoS)封装件中形成多凸块接合结构，其中，可以在晶圆和封装衬底中的一者或两者中形成多凸块接合结构。根据又一替代实施例，可以在扇出封装件中形成多凸块接合结构，其中可以在器件管芯的模制之后形成的扇出RDL中形成多凸块接合结构。
在以上说明的实施例中，根据本公开的一些实施例讨论了一些工艺和部件，以形成三维(3D)封装件。还可以包括其他部件和工艺。例如，可以包括测试结构以辅助3D封装或3DIC器件的验证测试。测试结构可以包括例如形成在再分布层中或衬底上的测试焊盘(其允许对3D封装或3DIC进行测试)、使用探针和/或探针卡等。验证测试可以在中间结构以及最终结构上执行。附加地，本文公开的结构和方法可以与结合了已知良好管芯的中间验证的测试方法结合使用，以增加产量并降低成本。
本发明的实施例具有一些有利特征。通过在多凸块接合结构中形成弯曲导电迹线(RDL)，可以由弯曲导电迹线重新分布由多个导电凸块和导电焊盘施加的较大的力，并且降低了RDL的断裂和分层的可能性。
根据本公开的一些实施例，一种方法包括形成第一封装组件，包括：形成第一介电层；图案化第一介电层以形成开口；形成第一再分布线，其包括位于开口中的第一通孔，第一导电焊盘，其中，第一通孔从第一导电焊盘竖直偏移，以及第一弯曲迹线，其中第一导电焊盘和第一弯曲迹线位于第一介电层上方，并且其中第一弯曲迹线将第一导电焊盘连接到第一通孔，并且第一弯曲迹线包括长度方向彼此不平行的第一多个区段；以及在第一导电焊盘上形成第一导电凸块。在实施例中，使用同一种子层和分离的镀敷掩模形成第一再分布线和第一导电凸块。在实施例中，该方法还包括：形成第二再分布线，其包括：延伸到第一介电层中的第二通孔；第二导电焊盘，其中第二通孔从第二导电焊盘竖直偏移；第二弯曲迹线，其将第二导电焊盘连接到第二通孔，其中第二弯曲迹线包括第二多个区段，并且第一通孔和第二通孔两者均接触位于第一介电层下方的第三再分布线的顶面；以及在第二导电焊盘上形成第二导电凸块。在实施例中，该方法还包括：在第一导电焊盘上形成第二导电凸块，其中，第一导电凸块和第二导电凸块两者均具有与第一导电焊盘的顶面接触的底面。在实施例中，该方法还包括：将第二封装组件接合到第一封装组件，其中第二封装组件的第一电连接件和第二电连接件分别接合到第一导电凸块和第二导电凸块。在实施例中，该方法还包括：在第一通孔上方形成与第一通孔物理接触的附加导电焊盘，其中附加导电焊盘、第一弯曲迹线和第一导电焊盘彼此连续地连接，而在其间没有区分界面。在实施例中，第一弯曲迹线具有统一的宽度，并且延伸至直接位于第一通孔上方并与之接触。
根据本公开的一些实施例，一种结构包括：介电层；第一通孔，延伸到介电层中；第一导电迹线，位于介电层上方，其中第一导电迹线包括第一多个区段，多个区段中的相邻区段的长度方向形成非零角度；第一导电焊盘，位于第一介电层上方，其中第一导电迹线将第一导电焊盘电连接到第一通孔，并且第一导电焊盘、第一导电迹线和第一通孔形成连续的导电区域；以及第一导电凸块，位于第一导电焊盘上方并与之接触。在实施例中，该结构还包括位于第一导电焊盘上方并与之接触的第二导电凸块，其中第一导电凸块和第二导电凸块沿直线对准，并且第一导电迹线的第一多个区段包括结合第一导电焊盘的第一区段，第一区段的第一长度方向和直线形成大于0度且小于90度的第一角度。在实施例中，第一导电迹线的第一多个区段还包括结合第一区段的第二区段，第二区段的第二长度方向和第一长度方向形成第二角度，第二区段的互补角度大于0度且小于90度。在实施例中，第一多个区段包括三个区段。在实施例中，第一导电焊盘伸长，并且第一导电迹线连接到第一导电迹线的中间区段。在实施例中，该结构还包括：第二通孔，延伸到介电层中；第二导电迹线，位于介电层上方，其中第二导电迹线包括第二多个区段；第二导电焊盘，位于介电层上方，其中第二导电迹线将第二导电焊盘电连接到第二通孔；第二导电凸块，位于第二导电焊盘上方并与之接触；以及附加再分布线，位于第一通孔和第二通孔下方并与之接触。在实施例中，第一多个区段平行于相应的第二多个区段。在实施例中，第一多个区段中的至少两个区段既不平行也不垂直于直线。
根据本公开的一些实施例，一种结构包括：第一封装组件，该第一封装组件包括：介电层；以及多凸块接合结构，其包括位于介电层上方并与之接触的导电焊盘；以及第一导电凸块和第二导电凸块，位于导电焊盘上方并与之接触；通孔，延伸到介电层中，其中通孔从导电焊盘竖直偏移；以及导电迹线，位于介电层上方并将导电焊盘电连接到通孔，其中导电迹线是弯曲的，并且包括多个区段，并且其中多个区段中的相邻区段既不彼此平行也不垂直；以及第二封装组件，该第二封装组件包括：第一导电焊盘，位于第一导电凸块上方并与之结合；以及第二导电焊盘，位于第二导电凸块上方并与之结合。在实施例中，该结构还包括位于导电焊盘上方并与之接触的第三导电凸块，其中第二封装组件还包括位于第三导电凸块上方并与之接合的第三导电焊盘。在实施例中，该结构还包括多个多凸块接合结构，其包括多凸块接合结构，其中第一封装组件中的所有多凸块接合结构均包括弯曲迹线，该弯曲迹线将对应的导电焊盘和对应的通孔互连，对应的通孔从对应的导电焊盘竖直偏移。在实施例中，第一导电凸块和第二导电凸块物理结合到导电焊盘，而没有形成区分界面。在实施例中，多个区段包括三个区段。
本申请的实施例提供一种方法，包括：形成第一封装组件，包括：形成第一介电层；图案化所述第一介电层以形成开口；形成第一再分布线，所述第一再分布线包括：第一通孔，位于所述开口中；第一导电焊盘，其中，所述第一通孔从所述第一导电焊盘竖直偏移；和第一弯曲迹线，其中，所述第一导电焊盘和所述第一弯曲迹线位于所述第一介电层上方，并且其中，所述第一弯曲迹线将所述第一导电焊盘连接到所述第一通孔，并且所述第一弯曲迹线包括长度方向彼此不平行的第一多个区段；以及在所述第一导电焊盘上形成第一导电凸块。在一些实施例中，使用同一种子层和分离的镀敷掩模形成所述第一再分布线和所述第一导电凸块。在一些实施例中，还包括形成第二再分布线，所述第二再分布线包括：第二通孔，延伸到所述第一介电层中；第二导电焊盘，其中，所述第二通孔从所述第二导电焊盘竖直偏移；第二弯曲迹线，将所述第二导电焊盘连接到所述第二通孔，其中，所述第二弯曲迹线包括第二多个区段，并且所述第一通孔和所述第二通孔两者均接触位于所述第一介电层下方的第三再分布线的顶面；以及在所述第二导电焊盘上形成第二导电凸块。在一些实施例中，还包括在所述第一导电焊盘上形成第二导电凸块，其中，所述第一导电凸块和所述第二导电凸块两者均具有与所述第一导电焊盘的顶面接触的底面。在一些实施例中，还包括：将所述第二封装组件接合到所述第一封装组件，其中所述第二封装组件的第一电连接件和第二电连接件分别接合到所述第一导电凸块和所述第二导电凸块。在一些实施例中，还包括形成位于所述第一通孔上方并与所述第一通孔物理接触的附加导电焊盘，其中，所述附加导电焊盘、所述第一弯曲迹线和所述第一导电焊盘彼此连续连接，其间没有区分界面。在一些实施例中，第一弯曲迹线具有统一的宽度，并且延伸至直接位于所述第一通孔上方并与所述第一通孔接触。
本申请的实施例提供一种结构，包括：介电层；第一通孔，延伸到所述介电层中；第一导电迹线，位于所述介电层上方，其中，所述第一导电迹线包括第一多个区段，所述多个区段中的相邻区段的长度方向形成非零角度；第一导电焊盘，位于所述介电层上方，其中，所述第一导电迹线将所述第一导电焊盘电连接到所述第一通孔，并且所述第一导电焊盘、所述第一导电迹线和所述第一通孔形成连续的导电区域；以及第一导电凸块，位于所述第一导电焊盘上方并与所述第一导电焊盘接触。在一些实施例中，还包括位于所述第一导电焊盘上方并与所述第一导电焊盘接触的第二导电凸块，其中，所述第一导电凸块和所述第二导电凸块沿直线对准，并且所述第一导电迹线的第一多个区段包括结合所述第一导电焊盘的第一区段，所述第一区段的第一长度方向和所述直线形成大于0度且小于90度的第一角度。在一些实施例中，第一导电迹线的第一多个区段还包括结合所述第一区段的第二区段，所述第二区段的第二长度方向和所述第一长度方向形成第二角度，并且所述第二角度的互补角度大于0度且小于90度。在一些实施例中，第一多个区段包括三个区段。在一些实施例中，第一导电焊盘伸长，并且所述第一导电迹线连接到所述第一导电迹线的中间区段。在一些实施例中，还包括：第二通孔，延伸到所述介电层中；第二导电迹线，位于所述介电层上方，其中，所述第二导电迹线包括第二多个区段；第二导电焊盘，位于所述介电层上方，其中，所述第二导电迹线将所述第二导电焊盘电连接到所述第二通孔；第二导电凸块，位于所述第二导电焊盘上方并与所述第二导电焊盘接触；以及附加再分布线，位于所述第一通孔和所述第二通孔两者下方并与所述第一通孔和所述第二通孔两者接触。在一些实施例中，第一多个区段平行于相应的第二多个区段。在一些实施例中，第一多个区段中的至少两个区段既不平行也不垂直于所述直线。
本申请的实施例提供一种结构，包括：第一封装组件，包括：介电层；和多凸块接合结构，包括：导电焊盘，位于所述介电层上方并与所述介电层接触；和第一导电凸块和第二导电凸块，位于所述导电焊盘上方并与所述导电焊盘接触；通孔，延伸到所述介电层中，其中，所述通孔从所述导电焊盘竖直偏移；和导电迹线，位于所述介电层上方并将所述导电焊盘电连接到所述通孔，其中，所述导电迹线是弯曲的，并且包括多个区段，并且其中，所述多个区段的相邻区段既不彼此平行也不垂直；以及第二封装组件，包括：第一导电焊盘，位于所述第一导电凸块上方并接合到所述第一导电凸块；和第二导电焊盘，位于所述第二导电凸块上方并接合到所述第二导电凸块。在一些实施例中，还包括位于所述导电焊盘上方并与所述导电焊盘接触的第三导电凸块，其中，所述第二封装组件还包括位于所述第三导电凸块上方并与所述第三导电凸块接合的第三导电焊盘。在一些实施例中，还包括具有所述多凸块接合结构的多个多凸块接合结构，其中，所述第一封装组件中的所有多凸块接合结构均包括互连对应的导电焊盘和对应的通孔的弯曲迹线，所述对应的通孔从所述对应的导电焊盘竖直偏移。在一些实施例中，第一导电凸块和所述第二导电凸块物理结合到所述导电焊盘，而没有形成区分界面。在一些实施例中，多个区段包括三个区段。
以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个实施例。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种制造互连结构的方法，包括：
形成第一封装组件，包括：
形成第一介电层；
图案化所述第一介电层以形成开口；
形成第一再分布线，所述第一再分布线包括：
第一通孔，位于所述开口中；
第一导电焊盘，其中，所述第一通孔从所述第一导电焊盘竖直偏移；和
第一弯曲迹线，其中，所述第一导电焊盘和所述第一弯曲迹线位于所述第一介电层上方，并且其中，所述第一弯曲迹线将所述第一导电焊盘连接到所述第一通孔，并且所述第一弯曲迹线包括长度方向彼此不平行的第一多个区段；以及
在所述第一导电焊盘上形成第一导电凸块。
2.根据权利要求1所述的制造互连结构的方法，其中，使用同一种子层和分离的镀敷掩模形成所述第一再分布线和所述第一导电凸块。
3.根据权利要求1所述的制造互连结构的方法，还包括形成第二再分布线，所述第二再分布线包括：
第二通孔，延伸到所述第一介电层中；
第二导电焊盘，其中，所述第二通孔从所述第二导电焊盘竖直偏移；
第二弯曲迹线，将所述第二导电焊盘连接到所述第二通孔，其中，所述第二弯曲迹线包括第二多个区段，并且所述第一通孔和所述第二通孔两者均接触位于所述第一介电层下方的第三再分布线的顶面；以及
在所述第二导电焊盘上形成第二导电凸块。
4.根据权利要求1所述的制造互连结构的方法，还包括在所述第一导电焊盘上形成第二导电凸块，其中，所述第一导电凸块和所述第二导电凸块两者均具有与所述第一导电焊盘的顶面接触的底面。
5.根据权利要求4所述的制造互连结构的方法，还包括：
将所述第二封装组件接合到所述第一封装组件，其中所述第二封装组件的第一电连接件和第二电连接件分别接合到所述第一导电凸块和所述第二导电凸块。
6.根据权利要求1所述的制造互连结构的方法，还包括形成位于所述第一通孔上方并与所述第一通孔物理接触的附加导电焊盘，其中，所述附加导电焊盘、所述第一弯曲迹线和所述第一导电焊盘彼此连续连接，其间没有区分界面。
7.根据权利要求1所述的制造互连结构的方法，其中，所述第一弯曲迹线具有统一的宽度，并且延伸至直接位于所述第一通孔上方并与所述第一通孔接触。
8.一种互连结构，包括：
介电层；
第一通孔，延伸到所述介电层中；
第一导电迹线，位于所述介电层上方，其中，所述第一导电迹线包括第一多个区段，所述多个区段中的相邻区段的长度方向形成非零角度；
第一导电焊盘，位于所述介电层上方，其中，所述第一导电迹线将所述第一导电焊盘电连接到所述第一通孔，并且所述第一导电焊盘、所述第一导电迹线和所述第一通孔形成连续的导电区域；以及
第一导电凸块，位于所述第一导电焊盘上方并与所述第一导电焊盘接触。
9.根据权利要求8所述的互连结构，还包括位于所述第一导电焊盘上方并与所述第一导电焊盘接触的第二导电凸块，其中，所述第一导电凸块和所述第二导电凸块沿直线对准，并且所述第一导电迹线的第一多个区段包括结合所述第一导电焊盘的第一区段，所述第一区段的第一长度方向和所述直线形成大于0度且小于90度的第一角度。
10.一种互连结构，包括：
第一封装组件，包括：
介电层；和
多凸块接合结构，包括：
导电焊盘，位于所述介电层上方并与所述介电层接触；和
第一导电凸块和第二导电凸块，位于所述导电焊盘上方并与所述导电焊盘接触；
通孔，延伸到所述介电层中，其中，所述通孔从所述导电焊盘竖直偏移；和
导电迹线，位于所述介电层上方并将所述导电焊盘电连接到所述通孔，其中，所述导电迹线是弯曲的，并且包括多个区段，并且其中，所述多个区段的相邻区段既不彼此平行也不垂直；以及
第二封装组件，包括：
第一导电焊盘，位于所述第一导电凸块上方并接合到所述第一导电凸块；和
第二导电焊盘，位于所述第二导电凸块上方并接合到所述第二导电凸块。
CN202110586051.7A 2020-10-29 2021-05-27 互连结构及其制造方法 Pending CN114078754A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063107055P 2020-10-29 2020-10-29
US63/107,055 2020-10-29
US17/178,460 2021-02-18
US17/178,460 US11705420B2 (en) 2020-10-29 2021-02-18 Multi-bump connection to interconnect structure and manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN114078754A true CN114078754A (zh) 2022-02-22

Family

ID=80283151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110586051.7A Pending CN114078754A (zh) 2020-10-29 2021-05-27 互连结构及其制造方法

Country Status (5)

Country Link
US (2) US11705420B2 (zh)
KR (1) KR102582488B1 (zh)
CN (1) CN114078754A (zh)
DE (1) DE102021104194A1 (zh)
TW (1) TWI811752B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220139860A1 (en) * 2020-10-29 2022-05-05 Taiwan Semiconductor Manufacturing Co., Ltd Multi-Bump Connection to Interconnect Structure and Manufacturing Method Thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117423663A (zh) * 2022-07-08 2024-01-19 长鑫存储技术有限公司 半导体封装结构及制备方法
CN115084048A (zh) * 2022-08-22 2022-09-20 成都复锦功率半导体技术发展有限公司 一种低应力Low-K半导体器件封装结构及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7329563B2 (en) 2002-09-03 2008-02-12 Industrial Technology Research Institute Method for fabrication of wafer level package incorporating dual compliant layers
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
US8008770B2 (en) 2005-11-02 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with bump pad
KR101366461B1 (ko) * 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9040316B1 (en) 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
KR101683972B1 (ko) * 2014-07-28 2016-12-07 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101815785B1 (ko) 2016-08-31 2018-01-05 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10763164B2 (en) 2016-11-17 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with inductor and method of forming thereof
KR102422460B1 (ko) 2017-08-22 2022-07-19 삼성전자주식회사 반도체 소자
US10276428B2 (en) * 2017-08-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating semiconductor package
US11217555B2 (en) * 2017-09-29 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Aligning bumps in fan-out packaging process
DE102018124695A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
US10916519B2 (en) * 2018-06-08 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor package with connection structures including via groups
US11075151B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
KR20200120408A (ko) 2019-04-12 2020-10-21 삼성전자주식회사 재배선층을 가지는 반도체 칩
US20200335443A1 (en) * 2019-04-17 2020-10-22 Intel Corporation Coreless architecture and processing strategy for emib-based substrates with high accuracy and high density
US11532531B2 (en) * 2019-10-29 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US11233022B2 (en) * 2020-01-06 2022-01-25 Advanced Semiconductor Engineering, Inc. Electrical connection placement of semiconductor device package and method of manufacturing the same
US11393746B2 (en) * 2020-03-19 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcing package using reinforcing patches
US11670601B2 (en) * 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
US11705420B2 (en) * 2020-10-29 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-bump connection to interconnect structure and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220139860A1 (en) * 2020-10-29 2022-05-05 Taiwan Semiconductor Manufacturing Co., Ltd Multi-Bump Connection to Interconnect Structure and Manufacturing Method Thereof
US11705420B2 (en) * 2020-10-29 2023-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-bump connection to interconnect structure and manufacturing method thereof

Also Published As

Publication number Publication date
TWI811752B (zh) 2023-08-11
KR20220057397A (ko) 2022-05-09
US11705420B2 (en) 2023-07-18
US20230317661A1 (en) 2023-10-05
DE102021104194A1 (de) 2022-05-05
TW202217989A (zh) 2022-05-01
KR102582488B1 (ko) 2023-09-22
US20220139860A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
US11967563B2 (en) Fan-out package having a main die and a dummy die
US10049986B2 (en) Package structures and methods of making the same
KR101822233B1 (ko) 집적 회로 패키지 패드 및 그 형성 방법
TWI618209B (zh) 封裝體
KR102582488B1 (ko) 상호연결 구조에 대한 멀티-범프 연결 및 그 제조 방법
KR102425696B1 (ko) 강화 패치를 사용한 강화 패키지 및 이를 제조하는 방법
TWI821704B (zh) 偏心接合結構及其製造方法
US12051649B2 (en) Architecture for computing system package
US20240096827A1 (en) Semiconductor device and method
TWI782616B (zh) 偏心接合結構及其製造方法
US20240363543A1 (en) Eccentric via structures for stress reduction
US20240355746A1 (en) Architecture for computing system package
US20240363511A1 (en) Reinforcing Package Using Reinforcing Patches

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination