KR20220048376A - 디스플레이 장치 및 그 제어 방법 - Google Patents

디스플레이 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR20220048376A
KR20220048376A KR1020200131461A KR20200131461A KR20220048376A KR 20220048376 A KR20220048376 A KR 20220048376A KR 1020200131461 A KR1020200131461 A KR 1020200131461A KR 20200131461 A KR20200131461 A KR 20200131461A KR 20220048376 A KR20220048376 A KR 20220048376A
Authority
KR
South Korea
Prior art keywords
resolution
content
display panel
frame rate
frame
Prior art date
Application number
KR1020200131461A
Other languages
English (en)
Inventor
이영호
신종철
이민훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200131461A priority Critical patent/KR20220048376A/ko
Priority to PCT/KR2021/013624 priority patent/WO2022080734A1/ko
Publication of KR20220048376A publication Critical patent/KR20220048376A/ko
Priority to US18/298,608 priority patent/US20230245633A1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/222Control of the character-code memory
    • G09G5/227Resolution modifying circuits, e.g. variable screen formats, resolution change between memory contents and display screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

디스플레이 장치가 개시된다. 디스플레이 장치는, 제1 해상도의 컨텐츠를 제1 프레임 레이트로 출력 가능한 디스플레이 패널, 통신 인터페이스, 통신 인터페이스를 통해 제1 해상도의 컨텐츠가 수신되고 컨텐츠의 프레임 레이트가 제1 프레임 레이트면, 수신된 컨텐츠의 해상도를 제2 해상도로 조정하고, 제2 해상도의 컨텐츠에 대한 보간 프레임을 생성하고, 보간 프레임이 포함된 제2 해상도의 컨텐츠를 제1 프레임 레이트보다 큰 제2 프레임 레이트로 출력하도록 디스플레이 패널을 제어하는 프로세서를 포함한다.

Description

디스플레이 장치 및 그 제어 방법 { Display apparatus and control method thereof }
본 발명은 디스플레이 장치 및 그 제어 방법에 관한 것으로, 더욱 상세하게는, 프레임 레이트를 변경하기 위한 디스플레이 장치 및 그 제어 방법에 관한 것이다.
최근 디스플레이 장치에 대한 기술의 발전과 함께 영상 품질을 향상시키기 위해 120Hz 이상의 프레임 레이트를 가지는 고품질의 컨텐츠도 함께 제작되고 있는 실정이다.
하지만 대부분의 디스플레이 장치의 동작 주파수는 60Hz이며, 다수의 컨텐츠들도 60Hz의 프레임 레이트로 제작되고 있다. 60Hz의 컨텐츠는 고품질의 컨텐츠 대비 블러링 영역과 저더가 크게 발생하여 컨텐츠를 시청하는 사용자가 불편을 느끼는 문제가 있었다.
컨텐츠의 프레임 레이트를 향상시키기 위해 보간 영상을 생성하여도, 대부분의 디스플레이 장치의 동작 주파수가 60Hz에 해당함에 따라 일부 프레임이 생략되는 문제가 있었다.
디스플레이 장치의 하드웨어 스펙을 향상시켜 120Hz 이상의 프레임 레이트를 가지는 컨텐츠를 원활히, 프레임의 생략없이 재생할 수도 있으나, 이와 같은 방법은 제조 비용이 지나치게 증가하는 문제가 있다.
디스플레이 장치의 제조 비용을 절감하면서도, 고품질의 컨텐츠를 제공하는 장치 및 방법의 개발에 대한 요구가 있었다.
본 개시는 상술한 필요성에 따른 것으로, 본 개시의 목적은, 디스플레이 패널의 프레임 레이트를 변경하여 영상을 출력하는 디스플레이 장치 및 그 제어 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따른 디스플레이 장치는, 제1 해상도의 컨텐츠를 제1 프레임 레이트로 출력 가능한 디스플레이 패널, 통신 인터페이스, 상기 통신 인터페이스를 통해 상기 제1 해상도의 컨텐츠가 수신되고 상기 수신된 컨텐츠의 프레임 레이트가 상기 제1 프레임 레이트면, 상기 컨텐츠의 해상도를 제2 해상도로 조정하고, 상기 제2 해상도의 컨텐츠에 대한 보간 프레임을 생성하고, 상기 보간 프레임이 포함된 상기 제2 해상도의 컨텐츠를 상기 제1 프레임 레이트보다 큰 제2 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어하는 프로세서를 포함한다.
여기서, 상기 디스플레이 패널은, 복수의 픽셀 라인을 포함하고, 상기 프로세서는, 상기 복수의 픽셀 라인 중 인접한 적어도 두 개의 픽셀 라인에 동일한 데이터를 제공하여 상기 보간 프레임이 포함된 상기 제2 해상도의 컨텐츠를 상기 제2 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어할 수 있다.
또한, 상기 복수의 픽셀 라인의 개수는, 상기 디스플레이 패널에 포함된 복수의 픽셀 중 수직 방향으로 배열된 픽셀의 수에 대응될 수 있다.
또한, 상기 디스플레이 패널은, 복수의 게이트 라인, 복수의 데이터 라인 및 타이밍 컨트롤러를 포함하며, 상기 프로세서는, 상기 복수의 게이트 라인 중 인접한 두 개의 게이트 라인을 선택하고, 상기 복수의 데이터 라인을 통해 상기 두 개의 게이트 라인에 동일한 데이터를 제공하도록 상기 타이밍 컨트롤러를 제어할 수 있다.
여기서, 상기 제2 해상도의 수평 해상도는 상기 제1 해상도의 수평 해상도와 동일하고, 상기 제2 해상도의 수직 해상도는 상기 제1 해상도의 수직 해상도의 이등분 값에 대응될 수 있다.
또한, 상기 제1 프레임 레이트는 상기 제2 프레임 레이트의 이등분 값에 대응될 수 있다.
또한, 상기 프로세서는, 상기 디스플레이 장치가 제1 모드로 동작하면, 상기 제1 해상도의 컨텐츠를 상기 제1 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어하고, 상기 디스플레이 장치가 제2 모드로 동작하면, 상기 보간 프레임이 포함된 상기 제2 해상도의 컨텐츠를 상기 제1 프레임 레이트보다 큰 상기 제2 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어할 수 있다.
여기서, 상기 프로세서는, 사용자 입력에 기초하여 상기 디스플레이 장치를 상기 제1 모드 또는 상기 제2 모드 중 어느 하나로 동작시킬 수 있다.
또한, 상기 프로세서는, 상기 컨텐츠가 제1 타입이면, 상기 디스플레이 장치를 상기 제1 모드로 동작시키고, 상기 컨텐츠가 제2 타입이면, 상기 디스플레이 장치를 상기 제2 모드로 동작시킬 수 있다.
또한, 상기 프로세서는, 상기 제2 해상도의 컨텐츠를 구성하는 복수의 프레임 중 시간적으로 연속하는 적어도 두 개의 프레임 각각에 포함된 객체의 모션 정보에 기초하여 상기 보간 프레임을 생성할 수 있다.
또한, 상기 프로세서는, FRC(Frame Rate Conversion)부를 포함하고, 상기 FRC부는, 상기 제1 프레임 레이트 및 상기 제2 해상도의 컨텐츠에 대한 상기 보간 프레임을 생성하여, 상기 보간 프레임이 포함된 상기 제2 프레임 레이트 및 상기 제2 해상도의 컨텐츠를 생성할 수 있다.
한편, 본 개시의 일 실시 예에 따른 제1 해상도의 컨텐츠를 제1 프레임 레이트로 출력 가능한 디스플레이 패널을 포함하는 디스플레이 장치의 제어 방법은, 상기 제1 해상도의 컨텐츠를 수신하는 단계, 상기 수신된 컨텐츠의 프레임 레이트가 상기 제1 프레임 레이트이면, 상기 수신된 컨텐츠의 해상도를 제2 해상도로 조정하는 단계, 상기 제2 해상도의 컨텐츠에 대한 보간 프레임을 생성하는 단계 및 상기 보간 프레임이 포함된 상기 제2 해상도의 컨텐츠를 상기 제1 프레임보다 큰 제2 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어하는 단계를 포함한다.
여기서, 상기 디스플레이 패널은, 복수의 픽셀 라인을 포함하고, 상기 디스플레이 패널을 제어하는 단계는, 상기 복수의 픽셀 라인 중 인접한 적어도 두 개의 픽셀 라인에 동일한 데이터를 제공하여 상기 보간 프레임이 포함된 상기 제2 해상도의 컨텐츠를 상기 제2 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어하는 단계를 포함할 수 있다.
여기서, 상기 복수의 픽셀 라인의 개수는, 상기 디스플레이 패널에 포함된 복수의 픽셀 중 수직 방향으로 배열된 픽셀의 수에 대응될 수 있다.
또한, 상기 디스플레이 패널은, 복수의 게이트 라인, 복수의 데이터 라인 및 타이밍 컨트롤러를 포함하며, 상기 디스플레이 패널을 제어하는 단계는, 상기 복수의 게이트 라인 중 인접한 두 개의 게이트 라인을 선택하는 단계 및 상기 복수의 데이터 라인을 통해 상기 두 개의 게이트 라인에 동일한 데이터를 제공하도록 상기 타이밍 컨트롤러를 제어하는 단계를 포함할 수 있다.
여기서, 상기 제2 해상도의 수평 해상도는 상기 제1 해상도의 수평 해상도와 동일하고, 상기 제2 해상도의 수직 해상도는 상기 제1 해상도의 수직 해상도의 이등분 값에 대응될 수 있다.
또한, 상기 제1 프레임 레이트는 상기 제2 프레임 레이트의 이등분 값에 대응될 수 있다.
또한, 상기 디스플레이 패널을 제어하는 단계는, 상기 디스플레이 장치가 제1 모드로 동작하면, 상기 제1 해상도의 컨텐츠를 상기 제1 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어하는 단계 및 상기 디스플레이 장치가 제2 모드로 동작하면, 상기 보간 프레임이 포함된 상기 제2 해상도의 컨텐츠를 상기 제1 프레임 레이트보다 큰 상기 제2 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어하는 단계를 포함할 수 있다.
여기서, 상기 디스플레이 패널을 제어하는 단계는, 사용자 입력에 기초하여 상기 디스플레이 장치를 상기 제1 모드 또는 상기 제2 모드 중 어느 하나로 동작시키는 단계를 포함할 수 있다.
또한, 상기 디스플레이 패널을 제어하는 단계는, 상기 컨텐츠가 제1 타입이면, 상기 디스플레이 장치를 상기 제1 모드로 동작시키는 단계 및 상기 컨텐츠가 제2 타입이면, 상기 디스플레이 장치를 상기 제2 모드로 동작시키는 단계를 포함할 수 있다.
또한, 상기 보간 프레임을 생성하는 단계는, 상기 제2 해상도의 컨텐츠를 구성하는 복수의 프레임 중 시간적으로 연속하는 적어도 두 개의 프레임 각각에 포함된 객체의 모션 정보에 기초하여 상기 보간 프레임을 생성하는 단계를 포함할 수 있다.
상술한 바와 같이 본 개시의 다양한 실시 예에 따르면, 디스플레이 장치의 패널 구조에 대한 변경 없이도 디스플레이 패널은 복수의 프레임 레이트로 구동가능하다.
또한, 본 개시의 다양한 실시 예에 따르면, 컨텐츠의 프레임 레이트를 향상시켜 블러링 영역과 저더의 발생을 최소화시킬 수 있다.
또한, 본 개시의 다양한 실시 예에 따르면, 컨텐츠의 프레임 레이트를 향상시켜 끊김없이 매끄러운 영상을 사용자에게 제공할 수 있다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 장치를 설명하기 위한 도면이다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 나타내는 블럭도이다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 나타내는 상세 블럭도이다.
도 4는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구조를 설명하기 위한 도면이다.
도 5는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방법을 설명하기 위한 도면이다.
도 6은 본 개시의 일 실시 예에 따른 프레임 레이트를 설명하기 위한 도면이다.
도 7 내지 도9는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방법을 설명하기 위한 도면들이다.
도 10은 본 개시의 일 실시 예에 따른 해상도를 설명하기 위한 도면이다.
도 11은 본 개시의 일 실시 예에 따른 픽셀 라인을 설명하기 위한 도면이다.
도 12는 본 개시의 일 실시 예에 따른 제1 및 제2 프레임 레이트를 설명하기 위한 도면이다.
도 13은 본 개시의 일 실시 예에 따른 해상도의 조정 방법을 설명하기 위한 도면이다.
도 14 내지 도 16는 본 개시의 일 실시 예에 따른 제1 해상도 및 제2 해상도를 설명하기 위한 도면이다.
도 17 및 도 18은 본 개시의 일 실시 예에 따른 블러링 영역을 설명하기 위한 도면이다.
도 19는 본 개시의 일 실시 예에 따른 디스플레이 장치의 제어 방법을 설명하기 위한 흐름도이다.
도 20은 본 개시의 일 실시 예에 따른 사용자 설정을 설명하기 위한 흐름도이다.
이하에서는 첨부 도면을 참조하여 본 개시를 상세히 설명한다.
본 개시의 실시 예에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 개시의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서, "가진다," "가질 수 있다," "포함한다," 또는 "포함할 수 있다" 등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
A 또는/및 B 중 적어도 하나라는 표현은 "A" 또는 "B" 또는 "A 및 B" 중 어느 하나를 나타내는 것으로 이해되어야 한다.
본 명세서에서 사용된 "제1," "제2," "첫째," 또는 "둘째,"등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 "(기능적으로 또는 통신적으로) 연결되어((operatively or communicatively) coupled with/to)" 있다거나 "접속되어(connected to)" 있다고 언급된 때에는, 어떤 구성요소가 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요소)를 통하여 연결될 수 있다고 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구성되다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 개시에서 "모듈" 혹은 "부"는 적어도 하나의 기능이나 동작을 수행하며, 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의 "모듈" 혹은 복수의 "부"는 특정한 하드웨어로 구현될 필요가 있는 "모듈" 혹은 "부"를 제외하고는 적어도 하나의 모듈로 일체화되어 적어도 하나의 프로세서(미도시)로 구현될 수 있다.
본 명세서에서, 사용자라는 용어는 전자 장치를 사용하는 사람 또는 전자 장치를 사용하는 장치(예: 인공지능 전자 장치)를 지칭할 수 있다.
이하 첨부된 도면들을 참조하여 본 개시의 일 실시 예를 보다 상세하게 설명한다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 장치를 설명하기 위한 도면이다.
도 1에 도시된 바에 따르면, 본 개시의 일 실시 예에 따른 디스플레이 장치(100)는 복수의 프레임으로 구성된 컨텐츠를 디스플레이할 수 있다. 디스플레이 장치(100)는 TV로 구현될 수 있으나, 이에 한정되는 것은 아니며 비디오 월(video wall), LFD(large format display), Digital Signage(디지털 간판), DID(Digital Information Display), 프로젝터 디스플레이 등과 같이 디스플레이 기능을 갖춘 장치라면 한정되지 않고 적용 가능하다. 또한, 디스플레이 장치(100)는 LCD(liquid crystal display), OLED(organic light-emitting diode), LCoS(Liquid Crystal on Silicon), DLP(Digital Light Processing), QD(quantum dot) 디스플레이 패널, QLED(quantum dot light-emitting diodes) μLED(Micro light-emitting diodes), Mini LED 등과 같은 다양한 형태의 디스플레이로 구현될 수 있다. 한편, 한편, 디스플레이 장치(100)는 터치 센서와 결합된 터치 스크린, 플렉시블 디스플레이(flexible display), 롤러블 디스플레이(rollable display), 3차원 디스플레이(3D display), 복수의 디스플레이 모듈이 물리적으로 연결된 디스플레이 등으로 구현될 수도 있다.
특히, 본 개시의 일 실시 예에 따른 디스플레이 장치(100)는 복수의 프레임 레이트(Frame rate) 중 어느 하나로 선택적 구동 가능할 수 있다. 여기서, 프레임 레이트는 디스플레이 장치(100)가 하나의 프레임을 디스플레이하는 시간, 속도를 의미할 수 있다. 일 예로, 디스플레이 장치(100)의 프레임 레이트가 60Hz이면, 디스플레이 장치(100)는 디스플레이 영역 전체를 1/60s 동안 스캐닝하여 하나의 프레임을 디스플레이할 수 있다. 여기서, 프레임 레이트는 화면 재생 빈도(refresh rate), 구동 주파수 또는 주사율로 불릴 수 있으나, 이하에서는 설명의 편의를 위해 프레임 레이트로 통칭하도록 한다. 디스플레이 패널(110)의 프레임 레이트는 Hz 단위로 표현될 수 있다. 일 예로, 디스플레이 패널(110)의 프레임 레이트가 60Hz이면, 디스플레이 패널(100)은 1초에 60개의 프레임을 제공할 수 있다. 다른 예로, 디스플레이 패널(110)의 프레임 레이트가 120Hz이면, 디스플레이 패널(100)은 1초에 120개의 프레임을 제공할 수 있다. 여기서, 디스플레이 패널(110)의 프레임 레이트가 60Hz, 120Hz로 구동되는 예는 일 예시에 불과하며, 이에 한정되지 않음은 물론이다. 예를 들어, 디스플레이 패널(110)은 75Hz, 144Hz, 240Hz 등 다양한 프레임 레이트로 구동가능함은 물론이다.
본 개시의 일 실시 예에 따라 디스플레이 장치(100)의 프레임 레이트 즉, 동작 주파수가 컨텐츠의 프레임 레이트와 동일하면, 디스플레이 장치(100)는 컨텐츠를 구성하는 복수의 프레임 중 일부 프레임을 생략하지 않고 그대로 디스플레이할 수 있다.
한편, 본 개시의 일 실시 예에 따라 디스플레이 장치(100)의 프레임 레이트와 컨텐츠의 프레임 레이트가 동일하면, 디스플레이 장치(100)는 컨텐츠를 구성하는 복수의 프레임에 기초하여 보간 프레임을 생성할 수 있다. 이어서, 디스플레이 장치(100)는 복수의 프레임과 보간 프레임을 포함하는 컨텐츠를 디스플레이할 수 있다.
일 예로, 디스플레이 장치(100)는 복수의 프레임 중 시간 순서에 따라 선행하는 하나의 프레임과 후행하는 하나의 프레임 사이에 보간 프레임을 생성하여 추가할 수 있다. 이어서, 컨텐츠를 구성하는 복수의 프레임과 디스플레이 장치(100)에 의해 생성된 보간 프레임을 모두 포함하는 컨텐츠의 프레임 레이트는 디스플레이 장치(100)의 프레임 레이트 보다 상대적으로 높다. 예를 들어, 복수의 프레임으로 구성된 컨텐츠는 60Hz의 프레임 레이트를 가지며, 복수의 프레임과 보간 프레임을 모두 포함하는 컨텐츠는 120Hz의 프레임 레이트를 가질 수 있다.
종래의 디스플레이 장치는 컨텐츠의 프레임 레이트가 디스플레이 장치의 프레임 레이트 보다 상대적으로 높으면, 일부 프레임을 생략한 상태로 컨텐츠를 디스플레이하게 된다. 이 경우, 컨텐츠가 매끄럽지 않게 재생되는 문제가 있다. 이러한 문제를 해결하는 가장 간단한 방법으로, 디스플레이 장치의 하드웨어 스펙을 향상시키는 방법이 있을 수 있다. 다만, 디스플레이 장치가 고(高) 프레임 레이트의 컨텐츠 예를 들어, 120Hz의 프레임 레이트를 갖는 컨텐츠를 프레임의 생략없이 그대로 디스플레이하기 위해서는 제조 비용이 높아지는 문제가 있다.
이하에서는, 본 개시의 다양한 실시 예에 따라 디스플레이 장치(100)가 고(高) 프레임 레이트의 컨텐츠를 프레임의 생략없이 디스플레이하는 방법에 대해 설명하도록 한다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 나타내는 블럭도이다.
도 2를 참조하면, 본 개시의 일 실시 예에 따른 디스플레이 장치(100)는 디스플레이 패널(110), 프로세서(120) 및 통신 인터페이스(130)를 포함한다.
디스플레이 패널(110)은 복수의 픽셀들을 포함하며 영상 신호를 표시할 수 있다. 예를 들어, 디스플레이 패널(110)은 8k 해상도로 구현된 경우, 7680Х4320의 복수의 픽셀을 포함할 수 있다. 다른 예로, 디스플레이 패널(110)은 4k 해상도로 구현된 경우, 3840Х2160의 복수의 픽셀을 포함할 수도 있다. 다만, 이에 한정되는 것은 아니며, 디스플레이 패널(110)은 얼마든지 다양한 해상도로 구현될 수 있고, 디스플레이 패널(110)의 가로, 세로 비율도 얼마든지 변경될 수 있다.
일 실시 예에 따른 디스플레이 패널(110)에 포함된 복수의 픽셀 각각은 R(Red), G(Green), B(Blue)를 나타내는 서브 픽셀들로 구성될 수 있다. 다른 예로, 픽셀은 RGB에 더하여 W를 나타내는 서브 픽셀들로 구성될 수도 있다. 다만, 이에 한정되는 것은 아니며, 복수의 픽셀 각각은 얼마든지 다양한 형태로 구현될 수도 있다.
본 개시의 일 실시 예에 따른 디스플레이 패널(110)은 복수의 게이트 라인 및 복수의 데이터 라인을 포함할 수 있다. 게이트 라인은 주사 신호 또는 게이트 신호를 전달하는 선이며, 데이터 라인은 데이터 전압을 전달하는 선이다. 예를 들어, 디스플레이 패널(110)에 포함된 복수의 서브 픽셀 각각은 하나의 게이트 라인 및 하나의 데이터 라인과 연결될 수 있다. 특히, 복수의 데이터 라인 각각은 동일한 열의 픽셀들 각각에 데이터를 제공할 수 있다. 즉, 디스플레이 패널(110)은 1D1G 스트라이프(stripe) 구조의 패널일 수 있다.
디스플레이 패널(110)은 복수의 게이트 라인을 순차적으로 구동할 수도 있고, 일부를 동시에 구동할 수도 있다. 일 실시 예에 따른 디스플레이 패널(110)은 복수의 게이트 라인 중 인접한 두 개의 게이트 라인을 동시에 구동할 수 있다. 본 개시의 다양한 실시 예는 복수의 게이트 라인을 동시에 구동할 수 있는 구동 구조를 가진 다양한 형태의 디스플레이 패널(110)에서 구현 가능하다.
본 개시의 일 실시 예에 따른 디스플레이 패널(110)은 제1 해상도의 컨텐츠를 제1 프레임 레이트로 출력할 수 있다. 일 예로, 디스플레이 패널(110)는 제1 해상도의 컨텐츠를 구성하는 복수의 프레임을 제1 프레임 레이트로 순차적으로 출력할 수 있다.
예를 들어, 디스플레이 패널(110)은 7680*4320 해상도의 컨텐츠를 60Hz의 프레임 레이트로 출력할 수 있다. 여기서, 구체적인 숫자는 설명의 편의를 위한 일 예시에 불과하며 이에 한정되지 않음은 물론이다. 이하에서는 설명의 편의를 위하여 디스플레이 패널(110)의 동작 주파수와 제1 프레임 레이트를 혼용해서 설명한다.
본 개시의 일 실시 예에 따른 디스플레이 패널(110)은 제1 프레임 레이트에 대응되는 제1 시간 동안 하나의 프레임을 디스플레이하도록 구현될 수 있다. 예를 들어, 디스플레이 패널(110)은 1/60s 동안 하나의 프레임을 디스플레이할 수 있다. 가령, 디스플레이 패널(110)이 7680×4320 해상도의 60Hz 패널인 경우, 디스플레이 패널(110)은 1/60s 동안 7680×4320 해상도를 가진 하나의 프레임을 7680×4320 픽셀로 이루어진 디스플레이 패널(110)에 표시할 수 있고, 디스플레이 패널(110)이 3840×2160 해상도의 60Hz 패널인 경우, 디스플레이 패널(110)은 1/60s 동안 3840×2160 해상도를 가진 하나의 프레임을 3840×2160 픽셀로 이루어진 디스플레이 패널에 표시할 수 있다.
여기서, 제1 시간은 디스플레이 패널(110)에 포함된 복수의 게이트 라인 전체가 순차적으로 구동되는데 걸리는 시간일 수 있다. 예를 들어, 디스플레이 패널(110)이 7680×4320 해상도의 60Hz 패널인 경우, 디스플레이 패널(110)은 총 4320 개의 행을 포함할 수 있고, 각 행은 7680개의 픽셀을 포함할 수 있다. 여기서, 행은 픽셀 라인으로 불릴 수 있으며, 이하에서는 설명의 편의를 위해 행 또는 픽셀 라인을 혼용해서 설명한다.
본 개시의 일 실시 예에 따른 디스플레이 패널(110)은 첫 번째 행에 포함된 7680개의 픽셀에 대응되는 게이트 라인을 구동하고, 순차적으로 두 번째 행에 포함된 7680개의 픽셀에 대응되는 게이트 라인을 구동하는 방식으로, 4320 번째 행에 포함된 7680개의 픽셀에 대응되는 게이트 라인까지 구동할 수 있다.
디스플레이 패널(110)은 이러한 동작을 통해 하나의 프레임을 디스플레이할 수 있고, 하나의 프레임을 디스플레이하는 시간은 첫 번째 행부터 4320 번째 행(즉, 마지막 번째 행) 각각에 대응되는 모든 게이트 라인을 구동하는데 소요되는 시간을 의미한다.
다만, 이에 한정되는 것은 아니며, 디스플레이 패널(110)은 첫 번째 행에 포함된 픽셀을 구동 후, 두 번째가 아닌 다른 임의의 행에 포함된 픽셀을 구동하는 방식으로 디스플레이 패널(110)을 구성하는 모든 행(예를 들어, 4320 개의 행) 각각에 대응되는 게이트 라인을 구동하여 하나의 프레임을 디스플레이할 수도 있다. 즉, 디스플레이 패널(110)의 스캔이 디스플레이 패널의 상측에서 하측 방향으로 순차적으로 진행될 수도 있고, 임의의 행을 스캔하여 최종적으로 모든 행을 스캔하는 형태로 구현될 수도 있다.
이상에서는 제1 프레임 레이트를 60Hz로 상정하여 디스플레이 패널(110)이 1/60s 동안 하나의 프레임을 디스플레이하는 것으로 설명하였으나, 다만, 이에 한정되는 것은 아니며, 디스플레이 패널(110)이 하나의 프레임을 디스플레이하는 시간 또는 디스플레이 패널(110)의 프레임 레이트는 디스플레이 패널(110)은 다양하게 변경될 수 있음은 물론이다.
한편, 디스플레이 패널(110)은 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diodes) 디스플레이, PDP(Plasma Display Panel), micro LED, Laser Display, VR, Glass 등과 같은 다양한 형태로 구현될 수 있다. 디스플레이 패널(110) 내에는 a-si TFT, LTPS(low temperature poly silicon) TFT, OTFT(organic TFT) 등과 같은 형태로 구현될 수 있는 구동 회로, 백라이트 유닛 등도 함께 포함될 수 있다. 한편, 디스플레이 패널(110)은 터치 센서와 결합된 터치 스크린, 플렉시블 디스플레이(flexible display), 3차원 디스플레이(3D display) 등으로 구현될 수도 있다.
프로세서(120)는 디스플레이 장치(100)의 동작을 전반적으로 제어한다. 구체적으로, 프로세서(120)는 디스플레이 장치(100)의 각 구성과 연결되어 디스플레이 장치(100)의 동작을 전반적으로 제어할 수 있다. 예를 들어, 프로세서(120)는 디스플레이 패널(110), 통신 인터페이스(130), 메모리(미도시), 등과 같은 구성과 연결되어 디스플레이 장치(100)의 동작을 제어할 수 있다. 또한, 프로세서(120)는 영상 처리부(scaler, 미도시) 및 타이밍 컨트롤러(TCON, 미도시)를 포함할 수도 있으나, 별개의 구성으로 구현될 수도 있으며, 이 경우 프로세서(120)는 영상 처리부, 타이밍 컨트롤러 등과 같은 구성과 연결되어 디스플레이 장치(100)의 동작을 제어할 수도 있다.
일 실시 예에 따라 프로세서(120)는 디지털 시그널 프로세서(digital signal processor(DSP), 마이크로 프로세서(microprocessor), TCON(Time controller)으로 구현될 수 있다. 다만, 이에 한정되는 것은 아니며, 중앙처리장치(central processing unit(CPU)), MCU(Micro Controller Unit), MPU(micro processing unit), 컨트롤러(controller), 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 또는 그 이상을 포함하거나, 해당 용어로 정의될 수 있다. 또한, 프로세서(120)는 프로세싱 알고리즘이 내장된 SoC(System on Chip), LSI(large scale integration)로 구현될 수도 있고, FPGA(Field Programmable gate array) 형태로 구현될 수도 있다.
본 개시의 일 실시 예에 따른 프로세서(120)는 통신 인터페이스(130)를 통해 제1 해상도의 컨텐츠가 수신되고 컨텐츠의 프레임 레이트가 디스플레이 패널(110)의 프레임 레이트에 대응되면, 수신된 컨텐츠를 제2 해상도를 조정할 수 있다. 예를 들어, 디스플레이 패널(110)의 프레임 레이트와 수신된 컨텐츠의 프레임 레이트가 동일하게 제1 프레임 레이트이면, 프로세서(120)는 제1 해상도의 컨텐츠를 제2 해상도로 조정할 수 있다.
이어서, 프로세서(120)는 제2 해상도의 컨텐츠에 대한 보간 프레임을 생성할 수 있다. 한편, 이는 일 예시이며 이에 한정되지 않음은 물론이다.
다른 예로, 프로세서(120)는 디스플레이 패널(110)의 프레임 레이트와 수신된 컨텐츠의 프레임 레이트가 동일하게 제1 프레임 레이트이면, 보간 프레임을 생성할 수 있다. 이어서, 프로세서(120)는 보간 프레임을 포함하는 컨텐츠의 해상도를 제1 해상도에서 제2 해상도로 조정할 수 있다.
이어서, 프로세서(120)는 제2 해상도의 컨텐츠를 제1 프레임 레이트보다 큰 제2 프레임 레이트로 출력하도록 디스플레이 패널(110)을 제어할 수 있다.
즉, 프로세서(120)는 제2 해상도의 컨텐츠에 포함된 하나의 프레임이 제1 시간보다 작고 제2 프레임 레이트에 대응되는 제2 시간 동안 디스플레이되도록 디스플레이 패널(110)을 제어할 수 있다. 여기서, 제1 시간은 60Hz에 대응되는 1/60s이고, 제2 프레임 레이트에 대응되는 제2 시간은 120Hz에 대응되는 1/120s일 수 있다. 이는 일 예시에 불과하며 이에 한정되지 않음은 물론이다.
일 실시 예에 따라, 프로세서(120)가 보간 프레임을 생성하는 동작에 대해 설명한다.
본 개시의 일 실시 예에 따른 프로세서(120)는 컨텐츠를 구성하는 복수의 프레임 중 적어도 두 개의 프레임에 기초하여 보간 프레임을 생성할 수 있다. 일 예로, 프로세서(120)는 복수의 프레임 중 적어도 두 개의 프레임 각각에 포함된 오브젝트의 모션(motion) 정보에 기초하여 보간 프레임을 생성할 수 있다. 여기서, 모션 정보는 프레임 내에 포함된 오브젝트의 위치, 두 개의 프레임에 공통되게 포함된 오브젝트의 형태, 위치 변화량 또는 색상, 조도 변화량 등을 포함할 수 있다. 여기서, 적어도 두 개의 프레임은 시간적으로 연속하는 프레임들일 수 있다.
일 실시 예에 따른 프로세서(120)는 복수의 프레임 중 제1 프레임 및 제2 프레임 각각의 모션 정보에 기초하여 제3 프레임을 보간 프레임으로 생성할 수 있고, 제3 프레임을 제1 및 제2 프레임 사이에 삽입할 수 있다. 여기서, 제2 프레임은 제1 프레임에 시간 순서에 따라 후행하는 프레임일 수 있다. 즉, 제1 프레임과 제2 프레임은 시간적으로 연속하는 프레임들일 수 있다.
한편, 본 개시의 일 실시 예에 따라 프로세서(120)가 보간 프레임을 생성하는 방법은 상술한 방법 외에도 프레임 레이트 더블링(Frame rate doubling), MEMC(Motion Estimation / Motion Compensation), AMD 社의 플루이드 모션(fluid motion) 등 다양한 방법이 이용될 수 있음은 물론이다. 일 예에 따라, 프로세서(120)는 제1 및 제2 프레임 간의 벡터의 경로 차이에 기초하여 오브젝트의 움직임을 예측하고, 예측된 움직임에 기초하여 오브젝트를 포함하는 보간 프레임을 생성할 수 있다. 여기서, 오브젝트의 움직임을 예측하는 단계는 ME(Motion Estimation)으로 불릴 수 있고, 오브젝트를 포함하는 보간 프레임을 생성하는 단계는 MC(Motion Compensation)로 불릴 수 있다.
본 개시의 일 실시 예에 따른 프로세서(120)는 보간 프레임이 포함된 제2 해상도의 컨텐츠를 제1 프레임 레이트보다 큰 제2 프레임 레이트로 출력하도록 디스플레이 패널(110)을 제어할 수 있다. 디스플레이 패널(110)는 프로세서(120)의 제어에 따라 제2 해상도의 컨텐츠를 제2 프레임 레이트 및 제1 해상도의 컨텐츠로 출력할 수 있다. 이러한 동작은 디스플레이 패널(110)이 제2 해상도의 컨텐츠에 포함된 하나의 픽셀 라인을 복수의 게이트 라인 중 인접한 두 개의 게이트 라인을 통해 반복적으로 디스플레이함에 따라 가능하다.
이상의 동작을 설명하기 위해, 먼저 프로세서(120)의 해상도 조정 동작을 설명한다.
프로세서(120)는 디스플레이 패널(110)의 수직 해상도의 등분 값에 기초하여 컨텐츠를 제2 해상도로 조정할 수 있다. 예를 들어, 프로세서(120)는 디스플레이 패널(110)이 7680×4320 해상도의 패널이면, 수직 해상도 4320의 등분 값에 기초하여 컨텐츠의 해상도를 조정할 수 있다.
여기서, 등분은 같은 크기로 나누는 것을 의미하고, 등분 값은 등분에 따른 각 개체의 크기를 의미한다. 예를 들어, 4320의 이등분 값은 2160이고, 4등분 값은 1080일 수 있다. 그리고, 디스플레이 패널(110)의 수직 해상도는 디스플레이 패널(110)에 포함된 복수의 픽셀 중 수직 방향으로 배열된 픽셀의 수를 의미한다.
프로세서(120)는 디스플레이 패널(110)의 수평 해상도에 기초하여 컨텐츠의 수평 해상도를 조정하고, 디스플레이 패널(110)의 수직 해상도의 등분 값에 기초하여 컨텐츠의 수직 해상도를 조정할 수 있다. 예를 들어, 프로세서(120)는 디스플레이 패널(110)이 7680×4320 해상도의 패널이면, 수평 해상도 7680에 기초하여 컨텐츠의 수평 해상도를 조정하고, 수직 해상도 4320의 등분 값, 가령 이등분 값인 2160에 기초하여 컨텐츠의 수직 해상도를 조정할 수 있다.
예를 들어, 프로세서(120)는 디스플레이 패널(110)이 7680×4320 해상도의 패널이고 컨텐츠의 해상도가 7680×4320이면, 컨텐츠의 수직 해상도를 조정하여 컨텐츠의 해상도를 7680×2160으로 조정할 수 있다. 또는, 프로세서(120)는 디스플레이 패널(110)이 7680×4320 해상도의 패널이고 컨텐츠의 해상도가 3840×2160이면, 컨텐츠의 수평 해상도를 조정하여 컨텐츠의 해상도를 7680×2160으로 조정할 수도 있다. 즉, 프로세서(120)는 디스플레이 패널(110)의 수평 해상도 및 수직 해상도의 등분 값에 기초하여 컨텐츠의 수평 해상도 또는 수직 해상도 중 적어도 하나를 조정할 수 있다. 여기서, 해상도 조정은 업 스케일링 또는 다운 스케일링일 수 있다. 일 예로, 디스플레이 패널(110)이 3840×2160 해상도의 패널이고 컨텐츠의 해상도가 1920×1080 이면, 컨텐츠의 수직 해상도를 조정하여 컨텐츠의 해상도를 3080×1080으로 조정할 수 있다.
프로세서(120)는 해상도가 조정된 컨텐츠에 포함된 하나의 프레임이 제1 시간보다 작은 제2 시간 동안 디스플레이되도록 디스플레이 패널(110)을 제어할 수 있다. 여기서, 제1 시간은 디스플레이 패널(110)에 포함된 복수의 게이트 라인 전체가 순차적으로 구동되는데 걸리는 시간일 수 있다.
먼저, 하나의 프레임이 디스플레이되는 시간을 축소시키는 방법을 구체적으로 설명하기 위해, 디스플레이 패널(110)의 수직 해상도의 이등분 값을 이용하는 예를 설명한다.
프로세서(120)는 디스플레이 패널(110)의 수직 해상도의 이등분 값에 기초하여 컨텐츠의 해상도를 조정할 수 있다. 예를 들어, 디스플레이 패널(110)의 해상도가 7680×4320이고, 컨텐츠의 해상도가 7680×4320이면, 프로세서(120)는 디스플레이 패널(110)의 수직 해상도의 이등분 값인 2160에 기초하여 컨텐츠의 해상도를 7680×2160으로 조정할 수 있다.
그리고, 프로세서(120)는 디스플레이 패널(110)에 포함된 복수의 게이트 라인 중 인접한 두 개의 게이트 라인을 동시에 구동함으로써, 하나의 프레임이 제2 시간 동안 디스플레이되도록 디스플레이 패널(110)을 제어할 수 있다.
즉, 일 실시 예에 따라 디스플레이 패널(110)에 포함된 복수의 게이트 라인을 하나씩 순차적으로 구동함으로써 복수의 게이트 라인 전체가 구동되는데 걸리는 제1 시간은, 복수의 게이트 라인 중 인접한 두 개의 게이트 라인을 동시에 구동함으로써 구동함으로써 복수의 게이트 라인 전체가 구동되는데 걸리는 제2 시간 보다 2배 더 긴 시간일 수 있다.
일 실시 예에 따라, 프로세서(120)는 컨텐츠에 포함된 복수의 프레임과 새롭게 추가된 보간 프레임 모두를 생략없이 제공하기 위해 각 프레임의 출력 시간을 제1 시간에서 제2 시간으로 단축할 수 있고, 출력 시간을 단축하기 위해 수직 해상도가 조정된 프레임에 포함된 하나의 픽셀 라인을 복수의 게이트 라인 중 인접한 두 개의 게이트 라인을 구동하여 디스플레이할 수 있다.
예를 들어, 디스플레이 패널(110)은 4320의 게이트 라인을 포함하고, 디스플레이될 컨텐츠의 수직 해상도는 2160이며, 프로세서(120)는 디스플레이 패널(110)의 상단 두 개의 게이트 라인을 구동하여 컨텐츠의 첫 번째 픽셀 라인을 디스플레이할 수 있다. 그리고, 프로세서(120)는 바로 아래의 두 개의 게이트 라인을 구동하여 컨텐츠의 두 번째 픽셀 라인을 디스플레이할 수 있다. 이러한 방식으로, 프로세서(120)는 컨텐츠의 모든 픽셀 라인을 순차적으로 디스플레이할 수 있다.
종래 기술의 경우 하나의 프레임을 디스플레이하기 위해 복수의 게이트 라인이 순차적으로 4320번 또는 4320번으로 나누어진 시간에 따라 구동되어야 하나, 본 개시의 경우 두 개의 인접한 게이트 라인이 동시에 구동됨에 따라 2160번 또는 2160번으로 나누어진 시간에 따라 구동되며, 하나의 프레임이 디스플레이되는 시간이 절반으로 단축될 수 있다. 즉, 컨텐츠의 수직 해상도를 낮춤으로써 하나의 프레임이 디스플레이되는 시간이 단축될 수 있다. 특히, 컨텐츠의 수직 해상도가 2160으로 낮아져도 충분히 고해상도이기 때문에, 화질 열화가 거의 없다. 즉, 시청자가 화질 열화를 크게 인지하지 못할 수 있다.
일 실시 예에 따른 디스플레이 패널(110)은 제1 해상도의 컨텐츠를 제1 프레임 레이트로 출력 가능하며, 제2 해상도의 컨텐츠를 제2 프레임 레이트로 출력 가능할 수 있다.
예를 들어, 제2 해상도가 제1 해상도보다 상대적으로 작으면, 제2 해상도의 컨텐츠를 구성하는 복수의 프레임 각각을 디스플레이하기 위해 요구되는 스캐닝 시간이 제1 해상도의 컨텐츠를 구성하는 복수의 프레임 각각을 디스플레이하기 위해 요구되는 스캐닝 시간보다 상대적으로 줄어든다. 이에 따라, 프로세서(120)는 스캐닝 시간일 줄어듦에 따라 상대적으로 많은 프레임을 출력할 수 있다. 예를 들어, 프로세서(120)는 제1 해상도의 컨텐츠를 출력할 때보다 제2 해상도의 컨텐츠를 출력할 때, 상대적으로 큰 프레임 레이트로 컨텐츠를 출력할 수 있다.
이상에서는 수직 해상도의 이등분 값을 이용하는 것으로 설명하였으나, 이는 일 실시 예에 불과하다. 등분 값은 얼마든지 다양할 수 있다. 또한, 디스플레이 패널(110)의 수직 해상도의 등분 값이 아니라 디스플레이 패널(110)의 수직 해상도보다 낮은 해상도에 기초하여 컨텐츠의 해상도를 조정할 수도 있다. 예를 들어, 디스플레이 패널(110)이 4320의 게이트 라인을 포함하는 경우, 프로세서(120)는 컨텐츠의 수직 해상도를 617로 조정하고, 7개의 연속된 게이트 라인을 동시에 구동할 수도 있다. 이때, 1개의 게이트 라인이 남으며, 이를 구동하지 않아도 하나의 픽셀이 매우 작기 때문에 시청자가 이를 인지하기는 어렵다.
본 개시의 일 예시에 따라, 디스플레이 패널(110)이 60Hz 패널이고 컨텐츠의 프레임 레이트가 120Hz인 경우, 프로세서(120)는 디스플레이 패널(110)의 수직 해상도의 이등분 값에 기초하여 컨텐츠의 해상도를 제1 해상도에서 제2 해상도를 조정하고, 해상도가 조정된 컨텐츠에 포함된 하나의 프레임이 제1 시간(예를 들어, 1/60s) 보다 작은 제2 시간(예를 들어, 1/120s) 동안 디스플레이되도록 디스플레이 패널(110)을 제어할 수 있다.
여기서, 프로세서(120)는 새롭게 생성하여 추가하고자하는 보간 프레임의 개수에 기초하여 컨텐츠의 수직 해상도의 등분 값을 결정할 수 있다. 예를 들어, 프로세서(120)는 컨텐츠의 프레임 레이트가 60Hz이고 디스플레이 패널(110)이 60Hz 패널인 경우를 상정할 수 있다. 프로세서(120)가 컨텐츠를 구성하는 복수의 프레임 각각의 사이에 3개의 보간 프레임을 삽입하면, 복수의 프레임 및 보간 프레임을 모두 포함하는 컨텐츠는 총 프레임의 개수가 4배 증가하게 된다. 즉, 컨텐츠의 프레임 레이트가 240Hz가 된다. 이 경우, 프로세서(120)는 컨텐츠의 수직 해상도를 사등분할 수 있다. 즉, 프로세서(120)는 디스플레이 패널(110)의 해상도와 동일한 해상도의 컨텐츠가 입력되면, 일 예로, i) 컨텐츠를 구성하는 복수의 프레임 사이에 하나의 보간 프레임을 생성하여 삽입하는 경우 컨텐츠의 수직 해상도를 디스플레이 패널(110)의 수직 해상도의 이등분 값에 대응되도록 다운 스케일링할 수 있고, 다른 예로, ii) 컨텐츠를 구성하는 복수의 프레임 사이에 세 개의 보간 프레임을 생성하여 삽입하는 경우 컨텐츠의 수직 해상도를 디스플레이 패널(110)의 수직 해상도의 사등분 값에 대응되도록 다운 스케일링할 수 있다. 이는 일 예시에 불과하며, 프로세서(120)는 사용자의 설정 또는 컨텐츠의 타입 등에 따라 복수의 프레임 사이에 추가하기 위한 보간 프레임의 생성 개수를 다양하게 변경할 수 있음은 물론이다.
한편, 이하에서는 설명의 편의를 위해 통신 인터페이스(130)를 통해 수신된 컨텐츠를 제1 컨텐츠, 제1 컨텐츠를 구성하는 복수의 프레임 사이에 보간 프레임을 생성하여 획득한 컨텐츠를 제2 컨텐츠로 통칭하도록 한다. 일 실시 예에 따른 제1 컨텐츠는 제1 프레임 레이트 예를 들어, 1초 동안 60개의 프레임을 포함하는 컨텐츠이고, 제2 컨텐츠는 제2 프레임 레이트 예를 들어, 1초 동안 120개의 프레임을 포함하는 컨텐츠일 수 있다. 여기서, 120개의 프레임 중 60개의 프레임은 보간 프레임일 수 있다.
종래의 디스플레이 장치는 디스플레이 패널(110)이 60Hz 패널이면, 120Hz의 컨텐츠의 프레임 중 일부를 생략하여, 제1 시간 즉, 1/60s 동안 120Hz의 컨텐츠에 포함된 하나의 프레임을 디스플레이할 수 있다. 반면, 본 개시의 프로세서(120)는 디스플레이 패널(110)의 수직 해상도의 이등분 값에 기초하여 120Hz의 컨텐츠의 해상도를 제1 해상도에서 제2 해상도로 조정하고, 해상도가 조정된 120Hz의 컨텐츠에 포함된 하나의 프레임이 제2 시간 즉, 1/120s 동안 디스플레이되도록 디스플레이 패널(110)을 제어할 수 있다. 이 경우, 프로세서(120)는 제1 시간 즉, 1/60s 동안 컨텐츠에 포함된 두 프레임을 순차적으로 디스플레이할 수 있으며, 이는 120Hz의 컨텐츠를 구성하는 모든 프레임이 생략없이 디스플레이될 수 있음을 의미한다.
통신 인터페이스(130)는 다양한 유형의 통신방식에 따라 다양한 유형의 외부 장치와 통신을 수행하는 구성이다. 통신 인터페이스(130)는 와이파이 모듈, 블루투스 모듈, 적외선 통신 모듈 및 무선 통신 모듈 등을 포함한다. 여기서, 각 통신 모듈은 적어도 하나의 하드웨어 칩 형태로 구현될 수 있다.
프로세서(120)는 통신 인터페이스(130)를 이용하여 각종 외부 장치와 통신을 수행할 수 있다. 여기서, 외부 장치는 서버, 블루투스 이어폰, 전자 장치 등을 포함할 수 있다.
와이파이 모듈, 블루투스 모듈은 각각 WiFi 방식, 블루투스 방식으로 통신을 수행한다. 와이파이 모듈이나 블루투스 모듈을 이용하는 경우에는 SSID 및 세션 키 등과 같은 각종 연결 정보를 먼저 송수신하여, 이를 이용하여 통신 연결한 후 각종 정보들을 송수신할 수 있다.
적외선 통신 모듈은 시 광선과 밀리미터파 사이에 있는 적외선을 이용하여 근거리에 무선으로 데이터를 전송하는 적외선 통신(IrDA, infrared Data Association)기술에 따라 통신을 수행한다.
무선 통신 모듈은 상술한 통신 방식 이외에 지그비(zigbee), 3G(3rd Generation), 3GPP(3rd Generation Partnership Project), LTE(Long Term Evolution), LTE-A(LTE Advanced), 4G(4th Generation), 5G(5th Generation)등과 같은 다양한 무선 통신 규격에 따라 통신을 수행하는 적어도 하나의 통신 칩을 포함할 수 있다.
그 밖에 통신 인터페이스(130)는 LAN(Local Area Network) 모듈, 이더넷 모듈, 또는 페어 케이블, 동축 케이블 또는 광섬유 케이블 등을 이용하여 통신을 수행하는 유선 통신 모듈 중 적어도 하나를 포함할 수 있다.
통신 인터페이스(130)는 입출력 인터페이스를 더 포함할 수 있다. 입출력 인터페이스는 HDMI(High Definition Multimedia Interface), MHL (Mobile High-Definition Link), USB (Universal Serial Bus), DP(Display Port), 썬더볼트(Thunderbolt), VGA(Video Graphics Array)포트, RGB 포트, D-SUB(D-subminiature), DVI(Digital Visual Interface) 중 어느 하나의 인터페이스일 수 있다.
입출력 인터페이스는 오디오 및 비디오 신호 중 적어도 하나를 입출력 할 수 있다.
구현 예에 따라, 입출력 인터페이스는 오디오 신호만을 입출력하는 포트와 비디오 신호만을 입출력하는 포트를 별개의 포트로 포함하거나, 오디오 신호 및 비디오 신호를 모두 입출력하는 하나의 포트로 구현될 수 있다.
한편, 도 2에서는 프로세서(120)가 컨텐츠의 해상도를 조정하고, 디스플레이 패널(110)에 포함된 복수의 게이트 라인을 제어하는 것으로 설명하였다. 즉, 도 2에서는 프로세서(120)가 컨텐츠의 해상도를 조정하는 스케일러(scaler) 및 디스플레이 패널(110)에 포함된 복수의 게이트 라인을 제어하는 타이밍 컨트롤러(TCON)를 포함하는 것으로 설명하였으나, 이에 한정되는 것은 아니며, 다른 실시 예에 대하여는 도 3을 참조하여 설명하도록 한다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 장치의 구성을 나타내는 상세 블럭도이다.
도 3에 따르면, 디스플레이 장치(100)는 디스플레이 패널(110), 프로세서(120) 및 통신 인터페이스(130) 뿐만 아니라 메모리(140), 사용자 인터페이스(150), 영상 처리부(scaler, 160), 타이밍 컨트롤러(TCON, 170) 및 FRC부(180)를 더 포함할 수도 있다. 도 3의 구성 중 도 2와 중복되는 구성에 대한 설명은 생략한다.
메모리(140)는 컨텐츠를 저장할 수 있다. 프로세서(120)는 메모리(140)에 저장된 컨텐츠를 영상 처리하여 디스플레이 패널(110)을 통해 디스플레이할 수 있다. 또한, 메모리(140)는 기타 컨텐츠를 디스플레이하기 위한 정보를 저장할 수 있다.
메모리(140)는 비휘발성 메모리 및 휘발성 메모리 등으로 구현될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 메모리 대신 하드디스크가 이용될 수도 있으며, 데이터를 저장할 수 있는 구성이라면 어떠한 구성이라도 가능하다.
사용자 인터페이스(150)는 다양한 사용자 인터랙션(interaction)을 수신한다. 여기서, 사용자 인터페이스(150)는 디스플레이 장치(100)의 구현 예에 따라 다양한 형태로 구현 가능하다. 예를 들어, 사용자 인터페이스(150)는 디스플레이 장치(100)에 구비된 버튼, 사용자 음성을 수신하는 마이크, 사용자 모션을 감지하는 카메라 등일 수 있다. 또는, 디스플레이 장치(100)가 터치 기반의 단말 장치로 구현되는 경우 사용자 인터페이스(150)는 터치패드와 상호 레이어 구조를 이루는 터치 스크린 형태로 구현될 수도 있다. 이 경우, 사용자 인터페이스(150)는 상술한 디스플레이 패널(110)의 일 구성일 수 있다.
영상 처리부(160)는 프로세서(120)의 제어에 의해 컨텐츠의 해상도를 조정할 수 있다. 예를 들어, 영상 처리부(160)는 프로세서(120)의 제어에 의해 컨텐츠를 업 스케일링하거나 다운 스케일링할 수 있다. 이때, 영상 처리부(160)는 컨텐츠의 해상도 비율을 변경할 수도 있다. 예를 들어, 영상 처리부(160)는 해상도가 16:10인 컨텐츠를 16:5인 컨텐츠로 조정할 수도 있다.
타이밍 컨트롤러(170)는 외부, 예를 들어 프로세서(120)로부터 입력 신호(IS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클럭 신호(MCLK) 등을 입력받아 영상 데이터 신호, 주사 제어 신호, 데이터 제어 신호, 발광 제어 신호 등을 생성하여 디스플레이 패널(110)로 제공할 수 있다.
한편, 통신 인터페이스(130), 메모리(140), 사용자 인터페이스(150), 영상 처리부(160) 및 타이밍 컨트롤러(170)는 하나의 구성으로 구현될 수도 있고, 일부 구성만이 하나의 구성으로 구현될 수도 있다. 또한, 통신 인터페이스(130), 메모리(140), 사용자 인터페이스(150), 영상 처리부(160) 또는 타이밍 컨트롤러(170) 중 적어도 하나가 디스플레이 패널(110)과 결합된 형태로 구현될 수도 있다.
본 개시의 일 실시 예에 따른 디스플레이 장치(100)는 FRC(Frame Rate Conversion)부(180)를 포함할 수 있다. 도 3은 설명의 편의를 위해 FRC부(180)가 프로세서(120)와 구별되는 별도의 구성 요소인 것으로 도시하였으나, 이에 한정되지 않으며 FRC부(180)는 프로세서(120)로 구현될 수도 있음은 물론이다.
FRC부(180)는 입력된 제1 프레임 레이트를 갖는 복수의 영상의 프레임을 FRC 스케줄로 독출하여 제2 프레임 레이트로 변환할 수 있다. FRC 스케줄이란 프레임 레이트 변환 전의 각 프레임을 기설정된 횟수로 반복하여 독출하는 방식을 의미한다. 예를 들어, 1-2-3-4의 4개의 프레임을 가지고 프레임 레이트를 변환하여 8개의 프레임을 만드는 경우에 FRC 스케줄에 따라 1-1-2-2-3-3-4-4로 독출하여 프레임 레이트를 변환할 수 있다.
FRC부(180)는 다양한 방식으로 복수의 영상의 프레임을 독출하여 각각 제2 프레임 레이트로 변환된 영상을 믹스할 수 있다. 일 예로, FRC부(180)는 프레임을 반복적으로 독출하여 제1 프레임 레이트 대비 2배인 제2 프레임 레이트의 영상을 생성할 수 있다.
다른 예로, FRC부(180)는 움직임 보상 처리된 보간 프레임을 생성하여 제1 프레임 레이트 대비 2배인 제2 프레임 레이트의 영상을 생성할 수도 있다.
예를 들어, FRC부(180)는 영상을 구성하는 전후 프레임의 차이를 분석하여 움직임 벡터를 획득할 수 있다. 이어서, FRC부(180)는 추출된 움직임 벡터를 이용하여 보간 프레임을 생성하여 일부의 프레임 사이에 생성된 보간 프레임으로 삽입할 수 있다.
이를 통해, FRC부(180)는 움직임 보상 처리를 통해 더욱 부드러운 영상 출력이 가능하도록 한다.
한편, 도 2 및 도 3과는 달리, 디스플레이 장치(100)는 디스플레이 패널(110)이 타이밍 컨트롤러(170)를 포함하는 형태로 구현될 수도 있다.
도 4는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구조를 설명하기 위한 도면이다.
디스플레이 패널(110)는 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm)이 상호 교차하도록 형성되고, 그 교차로 마련되는 영역에 R, G, B 서브 픽셀(PR, PG, PB)이 형성될 수 있다. 인접한 R, G, B 서브 픽셀(PR, PG, PB)은 하나의 픽셀을 이룬다. 즉, 각 픽셀은 적색(R)을 표시하는 R 서브 픽셀(PR), 녹색(G)을 표시하는 G 서브 픽셀(PG) 및 청색(B)을 표시하는 B 서브 픽셀(PB)을 포함하여 적색(R), 녹색(G), 청색(B)의 3원색으로 피사체의 색을 재현할 수 있다.
디스플레이 패널(110)이 LCD 패널로 구현되는 경우, 각 서브 픽셀(PR, PG, PB)은 픽셀 전극 및 공통 전극을 포함하고, 양 전극 간 전위차로 형성되는 전계로 액정 배열이 바뀌면서 광 투과율이 변화하게 된다. 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm)의 교차부에 형성되는 TFT들은 각각 게이트 라인(GL1 내지 GLn)으로부터의 스캔 펄스에 응답하여 데이터 라인(DL1 내지 DLm)으로부터의 비디오 데이터, 즉 적색(R), 녹색(G), 청색(B) 데이터를 각 서브 픽셀(PR, PG, PB)의 픽셀 전극에 공급할 수 있다.
디스플레이 패널(110)은 백라이트 유닛(111), 백라이트 구동부(112), 패널 구동부(113)를 더 포함할 수 있다.
백라이트 구동부(112)는 백라이트 유닛(111)을 구동하기 위한 드라이버 IC를 포함하는 형태로 구현될 수 있다. 일 예에 따라, 드라이버 IC는 프로세서(120)와 별도의 하드웨어로 구현될 수 있다. 예를 들어, 백라이트 유닛(111)에 포함된 광원들이 LED 소자로 구현되는 경우, 드라이버 IC는 LED 소자에 인가되는 전류를 제어하는 적어도 하나의 LED 드라이버로 구현될 수 있다. 일 실시 예에 따라, LED 드라이버는 파워 서플라이(power supply)(예를 들어, SMPS(Switching Mode Power Supply)) 후단에 배치되어 파워 서플라이로부터 전압을 인가받을 수 있다. 다만, 다른 실시 예에 따르면, 별도의 전원 장치로부터 전압을 인가받을 수도 있다. 또는, SMPS 및 LED 드라이버가 하나로 통합된 모듈 형태로 구현되는 것도 가능하다.
패널 구동부(113)는 디스플레이 패널(110)을 구동하기 위한 드라이버 IC를 포함하는 형태로 구현될 수 있다. 일 예에 따라, 드라이버 IC는 프로세서(120)와 별도의 하드웨어로 구현될 수 있다. 예를 들어, 패널 구동부(113)는 데이터 라인들에 비디오 데이터를 공급하는 데이터 구동부(113-1) 및 게이트 라인들에 스캔 펄스를 공급하는 게이트 구동부(113-2)를 포함할 수 있다.
데이터 구동부(113-1)는 데이터 신호를 생성하는 수단으로, 프로세서(120) 또는 타이밍 컨트롤러(170)로부터 R/G/B 성분의 영상 데이터를 전달받아 데이터 신호를 생성한다. 또한, 데이터 구동부(113-1)는 디스플레이 패널(110)의 데이터 선(DL1, DL2, DL3,..., DLm)과 연결되어 생성된 데이터 신호를 디스플레이 패널(110)에 인가한다.
게이트 구동부(113-2)(또는 스캔 구동부)는 게이트 신호(또는 스캔 신호)를 생성하는 수단으로, 게이트 라인(GL1, GL2, GL3,..., GLn)에 연결되어 게이트 신호를 디스플레이 패널(110)의 특정한 행에 전달한다. 게이트 신호가 전달된 픽셀에는 데이터 구동부(113-1)에서 출력된 데이터 신호가 전달되게 된다.
프로세서(120)는 게이트 구동부(113-2)를 제어하여 적어도 두 개의 게이트 라인을 동시에 구동할 수 있다. 즉, 프로세서(120)는 데이터 구동부(113-1) 또는 게이트 구동부(113-2) 중 적어도 하나로 신호를 전송하여 디스플레이 패널(110)을 제어할 수도 있다. 이러한 동작을 통해 프레임의 디스플레이 시간이 단축되며, 디스플레이 패널(110)의 동작 주파수보다 높은 프레임 레이트로 컨텐츠를 디스플레이할 수 있다.
이하에서는 다양한 도면을 통해 프로세서(120)의 동작을 좀더 구체적으로 설명한다. 이하의 도면에서 각각의 실시 예는 개별적으로 구현될 수도 있고, 조합된 형태로 구현될 수도 있다.
도 5는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방법을 설명하기 위한 도면이다.
디스플레이 패널(110)은 x × y의 해상도의 패널로 구현될 수 있다. 예를 들어, 디스플레이 패널(110)은 7680×4320의 해상도의 패널로 구현될 수 있다. 또는, 디스플레이 패널(110)은 3840×2160의 해상도의 패널로 구현될 수도 있다. 다만, 이는 일 실시 예에 불과하고, 디스플레이 패널(110)은 얼마든지 다른 해상도로 구현될 수도 있다. 또한, 디스플레이 패널(110)의 가로, 세로의 비율 역시 21:9, 32:9 등과 같이 얼마든지 다양할 수 있다.
도 5에서는 x × y의 해상도의 패널로 구현된 디스플레이 패널(110)을 도시하였고, 설명의 편의를 위해 수직 해상도만을 구분된 상태로 표시하였다. 즉, x × y의 해상도의 패널로 구현된 디스플레이 패널(110)은 y개 만큼의 가로가 긴 영역으로 구분될 수 있다.
일 예시에 따라 y개 만큼의 가로가 긴 영역은 하나의 게이트 라인을 통해 구동될 수 있다. 즉, 디스플레이 패널(110)은 y개 만큼의 게이트 라인을 포함할 수 있다.
도 6은 본 개시의 일 실시 예에 따른 프레임 레이트를 설명하기 위한 도면이다.
도 6은 설명의 편의를 위해 디스플레이 패널(110)이 60Hz 패널인 것으로 가정하였다.
도 6에 도시된 바와 같이, 디스플레이 패널(110)은 1초 동안 60장의 프레임을 디스플레이할 수 있다. 즉, 디스플레이 패널(110)은 1/60s 동안 1장의 프레임을 디스플레이할 수 있다.
디스플레이 패널(110)은 1/60s 동안 1장의 프레임을 디스플레이하기 위해 y개 만큼의 게이트 라인을 순차적으로 구동할 수 있다. 프로세서(120)가 한번에 하나의 게이트 라인이 구동시키는 경우, 하나의 게이트 라인이 구동되는 단위 시간은 1/(60×y)s이고, 게이트 라인 전부를 구동하는 경우 y번 반복되므로 1/60s의 시간이 걸리게 된다.
본 개시의 일 실시 예에 따라 프로세서(120)가 동시에 두 개의 게이트 라인을 구동시키는 경우 게이트 라인 전부를 구동하기 위해 반복되는 횟수가 y/2번이므로 총 1/120s의 시간이 걸리게 된다.
도 7 내지 도9는 본 개시의 일 실시 예에 따른 디스플레이 패널의 구동 방법을 설명하기 위한 도면들이다.
본 개시의 일 실시 예에 따라 프로세서(120)가 동시에 두 개의 게이트 라인이 구동시킬 때, 상하 방향으로 인접한 픽셀은 서로 동일한 색상을 디스플레이하게 된다. 즉, 상하 방향으로 인접한 픽셀이 서로 동일한 색상을 디스플레이하기 위해서, 디스플레이 패널(110)은 도 7에 도시된 바와 같이, 1D1G 스트라이프(stripe) 구조의 패널로 구현될 수 있다. 이 경우, 상하 방향으로 인접한 픽셀의 게이트 단자가 동시에 턴 온되며, 동일한 데이터 값이 입력되기 때문에 상하 방향으로 인접한 두 개의 픽셀이 동일한 색상을 디스플레이할 수 있다. 구체적으로, 프로세서(120)는 상하 방향으로 인접한 두 개의 게이트 라인을 선택하고, 복수의 데이터 라인을 통해 두 개의 게이트 라인에 동일한 데이터를 제공할 수 있다. 일 예로, 두 개의 게이트 라인에 대응되는 두 개의 픽셀 라인에 포함된 복수의 픽셀들 중에서 상하 방향으로 인접한 두 개의 픽셀은 동일한 데이터를 제공받을 수 있다.
반면, 도 8의 1D1G Crossed 구조의 패널 또는 도 9의 2DHG 구조의 패널의 경우, 첫 번째 게이트 라인과 두 번째 게이트 라인을 동시에 구동하더라도 상하 방향으로 인접한 픽셀에 입력되는 데이터 값이 다르기 때문에 상하 방향으로 인접한 두 개의 픽셀이 상이한 색상을 디스플레이할 수 없으므로, 인접한 두 개의 픽셀 라인이 동일한 데이터를 제공받는 본 개시의 다양한 실시 예가 적용될 수 없다. 다만, 이에 한정되지 않으며, 1D1G Crossed 구조의 패널 또는 2DHG 구조의 패널의 경우라도, 상하 방향으로 인접한 픽셀을 동시에 구동하여 동일한 색상을 표시할 수 있는 기술이라면 본 개시의 다양한 실시 예가 적용될 수도 있음은 물론이다.
도 10은 본 개시의 일 실시 예에 따른 해상도를 설명하기 위한 도면이다.
도 10의 상단에 도시된 컨텐츠는 제1 해상도 예를 들어, x×y 해상도의 컨텐츠를 의미하고, 하단에 도시된 컨텐츠는 제2 해상도 예를 들어, x×(y/2) 해상도의 컨텐츠를 의미할 수 있다.
본 개시의 일 실시 예에 따른 프로세서(120)는 디스플레이 패널(110)의 수직 해상도의 등분 값에 기초하여 컨텐츠의 해상도를 조정할 수 있다. 예를 들어, 프로세서(120)는 도 10에 도시된 바와 같이, 디스플레이 패널(110)이 7680×4320 해상도의 패널인 경우, 컨텐츠의 해상도를 7680×2160으로 조정할 수 있다.
한편, 도 10은 설명의 편의를 위해 수신된 컨텐츠의 해상도가 디스플레이 패널(110)의 해상도에 대응되는 경우를 상정하여 도시하였으나, 이는 일 예시에 불과하며 이에 한정되지 않음은 물론이다. 일 예로, 프로세서(120)는 수신된 컨텐츠의 해상도가 디스플레이 패널(110)의 해상도에 대응되지 않으면, 업스케일링 또는 다운스케일링을 수행하여 수신된 컨텐츠의 해상도를 디스플레이 패널(110)의 수직 해상도의 등분 값에 대응되도록 조정할 수 있다.
도 11은 본 개시의 일 실시 예에 따른 픽셀 라인을 설명하기 위한 도면이다.
도 11을 참조하면, 프로세서(120)는 디스플레이 패널(110)에 포함된 복수의 게이트 라인 중 인접한 두 개의 게이트 라인을 동시에 구동할 수 있다. 예를 들어, 프로세서(120)는 도 11에 도시된 바와 같이, 7680×2160으로 해상도가 조정된 컨텐츠의 제1 행의 픽셀 라인을 상단 두 개의 인접한 게이트 라인(1110)을 구동하여 디스플레이할 수 있다. 그리고, 프로세서(120)는 7680×2160으로 해상도가 조정된 컨텐츠의 제2 행의 픽셀 라인을 다음 상단 두 개의 인접한 게이트 라인(1120)을 구동하여 디스플레이할 수 있다.
도 12는 본 개시의 일 실시 예에 따른 제1 및 제2 프레임 레이트를 설명하기 위한 도면이다.
본 개시의 일 실시 예에 따라 프로세서(120)는 하나의 프레임을 디스플레이하는 시간을 절반으로 단축할 수 있다.
일 실시 예에 따라 프로세서(120)가 도 10 및 도 11에 도시된 바와 같은 동작을 수행하지 않는 경우, 도 12의 상단에 도시된 바와 같이, 1/60s 동안 하나의 프레임을 디스플레이할 수 있다. 반면, 프로세서(120)는 도 10 및 도 11과 같은 동작을 수행하는 경우, 도 12의 하단에 도시된 바와 같이, 1/120s 동안 하나의 프레임을 디스플레이할 수 있다. 즉, 프로세서(120)는 1/60s 동안 두 개의 프레임을 디스플레이할 수 있다.
결국, 프로세서(120)는 도 12의 상단의 경우, 1초 동안 60개의 프레임을 디스플레이하게 되나, 도 12의 하단의 경우, 1초 동안 120개의 프레임을 디스플레이할 수 있다. 즉, 프로세서(120)는 디스플레이 패널(110)의 게이트 라인의 구동 속도는 그대로 유지하면서도, 수직 해상도의 저하를 통해 하나의 프레임을 디스플레이하는 시간을 단축시켜 프레임 레이트가 높아진 것과 같은 효과를 제공할 수 있다. 또한, 컨텐츠를 구성하는 복수의 프레임 사이에 보간 프레임을 생성하며, 보간 프레임을 생략없이 제공하므로 모션 블러(Motion Blur) 현상을 최소화할 수 있다. 이에 대한 구체적인 설명은 도 17및 도 18을 참조하여 후술하도록한다.
도 13은 본 개시의 일 실시 예에 따른 해상도의 조정 방법을 설명하기 위한 도면이다.
도 13을 참조하면, 디스플레이 패널(110)이 x × y 해상도의 A Hz 패널인 것으로 가정하였다.
프로세서(120)는 디스플레이 패널(110)의 수평 해상도 및 수직 해상도의 등분 값에 기초하여 컨텐츠의 수평 해상도 또는 수직 해상도 중 적어도 하나를 조정할 수 있다.
예를 들어, 프로세서(120)는 도 13에 도시된 바와 같이, 컨텐츠의 해상도가 x × y이고, 프레임 레이트가 A Hz이면, 컨텐츠의 해상도를 x × y/2로 조정할 수 있다. 도 13은 설명의 편의를 위해 컨텐츠의 해상도가 디스플레이 패널(110)의 해상도와 동일한 경우를 상정하여 도시하였으나, 이는 일 예시이며 이에 한정되지 않음은 물론이다. 예를 들어, 프로세서(120)는 컨텐츠의 해상도가 x/2 × y/2이고, 프레임 레이트가 A Hz이면, 업스케일링하여 컨텐츠의 해상도를 x × y/2로 조정할 수도 있다.
도 14 내지 도 16는 본 개시의 일 실시 예에 따른 제1 해상도 및 제2 해상도를 설명하기 위한 도면이다.
도 14를 참조하면, 디스플레이 패널(110)이 3840×2160 해상도의 60 Hz 패널이며, 컨텐츠의 해상도가 3840×2160 이고 프레임 레이트가 60 Hz이면, 프로세서(120)는 컨텐츠의 해상도를 3840×1080으로 조정할 수 있다. 이어서, 프로세서(120)는 컨텐츠를 구성하는 복수의 프레임에 기초하여 보간 프레임을 생성할 수 있다. 복수의 프레임 및 보간 프레임을 포함하는 컨텐츠의 프레임 레이트는 120Hz일 수 있다.
이어서, 프로세서(120)는 3840×1080 해상도의 컨텐츠를 구성하는 프레임들 각각에 포함된 1080개의 픽셀 라인 중 첫 번째 픽셀 라인에 대응되는 데이터를 디스플레이 패널(110)의 상단에 위치하는 첫 번째 픽셀 라인 및 첫번째 픽셀 라인에 인접하게 위치하는 두 번째 픽셀 라인에 제공할 수 있다.
이와 같은 동작을 반복하여, 프로세서(120)는 3840×1080 해상도의 컨텐츠를 구성하는 프레임들 각각에 포함된 1080개의 픽셀 라인 중 1080 번째 픽셀 라인에 대응되는 데이터를 디스플레이 패널(110)의 2159 번째 픽셀 라인 및 2160 번째 픽셀 라인에 제공할 수 있다.
도 15를 참조하면, 디스플레이 패널(110)이 3840×2160 해상도의 60 Hz 패널이며, 컨텐츠의 해상도가 1920×1080 이고 프레임 레이트가 60 Hz이면, 프로세서(120)는 컨텐츠의 해상도를 3840×1080으로 조정할 수 있다. 이어서, 프로세서(120)는 컨텐츠를 구성하는 복수의 프레임에 기초하여 보간 프레임을 생성할 수 있다. 복수의 프레임 및 보간 프레임을 포함하는 컨텐츠의 프레임 레이트는 120Hz일 수 있다. 이어서, 프로세서(120)는 3840×1080 해상도의 컨텐츠를 구성하는 프레임들 각각에 포함된 1080개의 픽셀 라인 중 첫 번째 픽셀 라인에 대응되는 데이터를 디스플레이 패널(110)의 상단에 위치하는 첫 번째 픽셀 라인 및 첫번째 픽셀 라인에 인접하게 위치하는 두 번째 픽셀 라인에 제공할 수 있다. 이와 같은 동작을 반복함에 따라 디스플레이 패널(110)은 3840×2160 해상도 및 120Hz의 컨텐츠를 디스플레이할 수 있다.
또 다른 예로 도 16을 참조하면, 디스플레이 패널(110)이 7680×4320 해상도의 60 Hz 패널이며, 컨텐츠의 해상도가 3840×2160 이고 프레임 레이트가 60 Hz이면, 프로세서(120)는 컨텐츠의 해상도를 7680×2160으로 조정할 수 있다. 이어서, 프로세서(120)는 컨텐츠를 구성하는 복수의 프레임에 기초하여 보간 프레임을 생성할 수 있다. 복수의 프레임 및 보간 프레임을 포함하는 7680×2160 해상도의 컨텐츠의 프레임 레이트는 120Hz일 수 있다. 이어서, 프로세서(120)는 7680×2160 해상도의 컨텐츠를 구성하는 프레임들 각각에 포함된 2160개의 픽셀 라인 중 첫 번째 픽셀 라인에 대응되는 데이터를 디스플레이 패널(110)의 상단에 위치하는 첫 번째 픽셀 라인 및 첫번째 픽셀 라인에 인접하게 위치하는 두 번째 픽셀 라인에 제공할 수 있다. 이와 같은 동작을 반복함에 따라 디스플레이 패널(110)은 7680×4320 해상도 및 120Hz의 컨텐츠를 디스플레이할 수 있다.
한편, 본 개시의 일 실시 예에 따른 프로세서(120)는 도 10 및 도 11에 도시된 동작을 수행함에 따라 컨텐츠의 해상도를 조정하고, 보간 프레임을 생성할 수 있다. 보간 프레임을 포함하는 컨텐츠의 프레임 레이트가 디스플레이 패널(110)의 프레임 레이트 대비 크다면, 종래의 디스플레이 장치는 디스플레이 패널(110)이 특정 프레임을 디스플레이하기 전에 특정 프레임에 시간적으로 후행하는 프레임이 복수 개 만들어지므로, 일부 프레임이 상실되는 문제 또는 생략되는 문제가 발생할 수 있다.
본 개시의 일 실시 예에 따른 프로세서(120)는 보간 프레임을 포함하는 컨텐츠의 수직 해상도를 조정하고, 인접한 픽셀 라인에 동일한 데이터를 제공함에 따라 일부 프레임이 상실되는 문제 또는 생략되는 문제를 방지할 수 있다. 또한, 디스플레이 패널(110)이 특정 프레임을 디스플레이하던 중 특정 프레임에 시간적으로 후행하는 프레임이 입력되어 패널의 상단과 하단이 각각 서로 다른 프레임을 디스플레이하는 스크린 테어링(screen tearing)의 발생을 방지할 수 있다.
한편, 본 개시의 일 실시 예에 따른 디스플레이 장치(100)는 컨텐츠의 프레임 생성 타이밍과 디스플레이 패널(110)의 프레임 출력 타이밍을 맞추도록 설정하는 수직 동기화(Vertical Synchronization (V-sync))를 수행할 수도 있다.
본 개시의 일 실시 예에 따른 프로세서(120)는 디스플레이 장치(100)가 제1 모드로 동작하면, 제1 해상도의 컨텐츠를 제1 프레임 레이트로 출력하도록 디스플레이 패널(110)을 제어할 수 있다. 다른 예로, 프로세서(120)는 디스플레이 장치(100)가 제2 모드로 동작하면, 보간 프레임이 포함된 제2 해상도의 컨텐츠를 제1 프레임 레이트 보다 큰 제2 프레임 레이트로 출력하도록 디스플레이 패널(110)을 제어할 수 있다. 즉, 프로세서(120)는 디스플레이 장치(100)가 제1 모드로 동작하면, 보간 프레임을 생성하지 않고, 컨텐츠를 구성하는 복수의 프레임만을 순차적으로 디스플레이할 수 있다.
본 개시의 일 실시 예에 따라, 프로세서(120)는 컨텐츠의 프레임 레이트 변경 여부를 제어하기 위한 사용자 입력을 수신할 수 있다. 이어서, 프로세서(120)는 사용자 입력이 프레임 레이트를 변경시키는 입력이면, 디스플레이 장치(100)를 제2 모드로 동작시킬 수 있다. 이어서, 프로세서(120)는 수신된 컨텐츠의 해상도를 조정하고, 조정된 해상도의 컨텐츠에 보간 프레임을 생성하여 삽입할 수 있다. 이어서, 프로세서(120)는 보간 프레임을 포함하는 조정된 해상도의 컨텐츠를 변경된 프레임 레이트로 출력할 수 있다.
여기서, 조정된 해상도는 디스플레이 패널(110)의 수직 해상도를 이등분한 해상도에 대응되며, 변경된 프레임 레이트는 디스플레이 패널(110)의 프레임 레이트에 두 배에 대응될 수 있다. 한편, 제1 모드는 일반 모드, 제2 모드는 고속 모드로 불릴 수도 있으나 명칭에 한정되지 않음은 물론이다.
다만, 이는 일 예시이며 다른 예로, 조정된 해상도는 디스플레이 패널(110)의 수직 해상도를 삼등분한 해상도에 대응되며, 변경된 프레임 레이트는 디스플레이 패널(110)의 프레임 레이트에 세 배에 대응될 수 있다. 가령, 프로세서(120)는 60Hz의 제1 컨텐츠를 구성하는 복수의 프레임 사이에 2 개의 보간 프레임을 추가하여 제2 컨텐츠를 획득할 수 있다. 이어서, 프로세서(120)는 제2 컨텐츠의 해상도를 디스플레이 패널(110)의 수직 해상도를 삼등분한 해상도에 대응되도록 조정할 수 있다. 이어서, 프로세서(120)는 디스플레이 패널(110)에 인접한 세 개의 픽셀 라인에 동일한 데이터를 제공하여 180Hz의 제2 컨텐츠를 출력할 수 있다. 또 다른 예로, 프로세서(120)는 보간 프레임의 개수 및 등분 값을 조정하여 240Hz의 제2 컨텐츠를 출력하도록 디스플레이 패널(110)을 제어할 수도 있음은 물론이다.
한편, 본 개시의 일 실시 예에 따라 프로세서(120)는 사용자 입력 외에도 수신된 컨텐츠의 타입 또는 컨텐츠에 대응되는 메타 데이터에 기초하여 컨텐츠의 프레임 레이트를 변경시킬지 여부 또는 컨텐츠에 새로운 프레임(예를 들어, 보간 프레임)을 생성하여 출력할지 여부를 식별할 수도 있음은 물론이다.
일 예로, 프로세서(120)는 컨텐츠 타입 또는 컨텐츠 내의 오브젝트 정보 중 적어도 하나에 기초하여 컨텐츠의 프레임 레이트를 변경시킬지 여부를 식별할 수 있다. 여기서, 컨텐츠 타입은, 컨텐츠가 영화 컨텐츠, 게임 컨텐츠, 스트리밍 컨텐츠 또는 이미지 컨텐츠 중 어느 하나에 해당하는지에 대한 정보를 나타낼 수 있다. 다만, 상술한 컨텐츠들은 일 예시에 불과하며 이에 한정되지 않음은 물론이다. 예를 들어, 컨텐츠의 타입은, 보다 상세하게 분류될 수도 있다. 예를 들어, 컨텐츠의 타입은 수신된 컨텐츠가 게임 컨텐츠 중 리듬 게임, FPS 게임, 격투 게임 등과 같이 게임 컨텐츠 내에서 어느 장르에 해당하는지에 대한 정보를 나타낼 수도 있다. 다른 예로, 컨텐츠 타입은 수신된 컨텐츠가 영화 컨텐츠 중 액션 영화, 전쟁 영화, 공상과학 영화 또는 애니메이션 등과 같이 영화 컨텐츠 내에서 어느 장르에 해당하는지에 대한 정보를 나타낼 수도 있음은 물론이다.
일 실시 예에 따른 프로세서(120)는 수신된 컨텐츠가 FPS 게임 컨텐츠인 것으로 식별되면, 지연 시간, 블러링 영역 등을 최소화하기 위해 보간 프레임을 생성하고, 컨텐츠를 구성하는 복수의 프레임 사이에 추가시킬 수 있다. 즉, 프로세서(120)는 컨텐츠의 타입을 식별하고, 식별된 타입에 대응되는 프레임 레이트로 컨텐츠의 프레임 레이트를 변경시킬 수 있다. 예를 들어, 게임 컨텐츠 중 FPS 게임 컨텐츠는 120Hz로 출력하도록 기 설정되어 있을 수 있고, 프로세서(120)는 수신된 컨텐츠의 메타 데이터 또는 컨텐츠에 대한 분석을 통해 수신된 컨텐츠의 타입이 FPS 게임 컨텐츠인 것으로 식별되면, 보간 프레임을 생성하여 컨텐츠의 프레임 레이트를 120Hz로 변경시킬 수 있다. 다만, 이는 일 예시로 복수의 컨텐츠 장르 각각에 대해 특정 프레임 레이트가 기 설정되어 있을 수도 있고, 일부 컨텐츠 장르에 한하여 특정 프레임 레이트가 기 설정되어 있을 수도 있다. 예를 들어, 프로세서(120)는 수신된 영상의 컨텐츠 장르에 대응되는 특정 프레임 레이트가 기 설정되어 있으면 해당 프레임 레이트로 패널(110)을 구동시키고, 수신된 영상에 대응되는 컨텐츠 장르에 특정 프레임 레이트가 기 설정되어 있지 않으면 수신된 영상의 메타 데이터에 기초하여 획득된 프레임 레이트로 디스플레이 패널(110)을 구동시킬 수도 있음은 물론이다.
본 개시의 일 실시 예에 따른 프로세서(120)는 영상 내의 오브젝트 정보에 기초하여 영상 처리 딜레이 정보를 결정할 수도 있음은 물론이다.
일 예로, 프로세서(120)는 수신된 영상 내에서 임계 개수 이상의 오브젝트가 식별되는 경우 또는 오브젝트 움직임 정보에 따라 영상 내에서 복수의 오브젝트가 변경되는 것으로 식별되는 경우에 사용자에게 오브젝트를 원활하게 제공하기 위해 디스플레이 패널(110)의 프레임 레이트를 변경할 수 있다. 예를 들어, 수신된 영상에 포함된 프레임 내의 오브젝트가 급격히 변경되는 경우 또는 복수의 오브젝트가 움직이는 경우에 끊김 없이 또한 딜레이 없이 원활한 영상을 사용자에게 제공하기 위해 프로세서(120)는 디스플레이 패널(110)의 프레임 레이트를 증가시키고, 수신된 영상을 출력할 수 있다. 여기서, 오브젝트 움직임 정보는 이전 프레임과 현재 프레임에 포함된 오브젝트들 각각의 위치 변경에 대한 정보 등을 포함할 수 있다.
예를 들어, 프로세서(120)는 슈팅 게임 컨텐츠, 스포츠 게임 컨텐츠 등과 같이 프레임의 변경 시 복수의 오브젝트 각각의 위치가 변경되는 컨텐츠가 식별되면, 디스플레이 패널(110)의 프레임 레이트를 임계 프레임 레이트 이상으로 변경시키고 영상(또는, 컨텐츠)를 출력할 수 있다. 여기서, 임계 프레임 레이트는 게임 컨텐츠, 영화 컨텐츠 등을 딜레이 없이 사용자에게 제공하기 위한 프레임 레이트를 의미할 수 있다. 예를 들어, 임계 프레임 레이트는 120Hz로 설정될 수 있으나, 이에 한정되지 않음은 물론이다.
도 17 및 도 18은 본 개시의 일 실시 예에 따른 블러링 영역을 설명하기 위한 도면이다.
도 17은, 수신된 컨텐츠를 구성하는 복수의 프레임 중 제1 프레임(10-1) 내지 제3 프레임(10-3) 각각에 포함된 오브젝트가 시간의 경과에 따라 위치, 형태 등이 변화하는 경우를 상정하여 도시한 것이다.
종래의 디스플레이 장치 또는 본 개시의 일 실시 예에 따른 제1 모드로 동작하는 디스플레이 장치(100)는 수신된 컨텐츠가 제1 프레임 레이트이면, 제1 프레임(10-1)을 제1 프레임 레이트에 대응되는 제1 시간 동안 디스플레이하고, 제2 프레임 레이트(10-2)를 제1 프레임 레이트에 대응되는 제1 시간 동안 디스플레이 할 수 있다. 가령, 디스플레이 장치(100)는 60Hz의 컨텐츠를 구성하는 복수의 프레임 각각을 1/60s 동안 디스플레이할 수 있다.
이 경우, 디스플레이 패널의 응답 속도, 사용자의 눈에 의한 잔상 효과 등으로 인하여 블러링 영역이 발생하게 된다. 예를 들어, 디스플레이 패널(110)을 통해 제2 프레임(10-2)이 제공될 때, 사용자의 눈 특성으로 인하여 시간적으로 선행하는 제1 프레임에 포함된 오브젝트의 위치 및 형태가 제2 프레임(10-2)에 포함된 오브젝트의 위치 및 형태와 겹쳐 모일 수 있다.
도 18을 참조하면, 본 개시의 일 실시 예에 따른 프로세서(120)는 컨텐츠를 구성하는 복수의 프레임 사이에 보간 프레임을 생성할 수 있다. 예를 들어, 프로세서(120)는 제1 프레임(10-1)과 제2 프레임(10-2) 사이에 제1 보간 프레임(20-1)을 생성할 수 있다. 또한, 프로세서(120)는 제2 프레임(10-2)와 제3 프레임(10-3) 사이에 제2 보간 프레임(20-2)을 생성할 수 있다. 여기서, 보간 프레임은 모션 저더(Motion judder)를 감소시키고, 블러링 영역을 최소화시키 위한 프레임일 수 있다. 도 18을 참조하면, 프로세서(120)는 제1 프레임(10-1) 및 제2 프레임(10-2) 각각에 포함된 오브젝트의 형태, 위치 등에 기초하여 벡터의 경로 차이로 오브젝트의 움직임을 예측하여 예측된 움직임에 따른 오브젝트를 포함하는 제1 보간 프레임(20-1)을 생성할 수 있다.
도 17과 도 18에 도시된 그래프를 비교하면, 보간 프레임으로 인하여 사용자가 느끼는 블러링 영역이 감소할 수 있다. 또한, 보간 프레임으로 인하여 컨텐츠 내 오브젝트들의 움직임이 선명하고, 부드럽게 개선될 수 있다.
도 19는 본 개시의 일 실시 예에 따른 디스플레이 장치의 제어 방법을 설명하기 위한 흐름도이다.
도 19를 참조하면, 제1 해상도의 컨텐츠를 제1 프레임 레이트로 출력 가능한 디스플레이 패널을 포함하는 디스플레이 장치의 제어 방법에 있어서, 우선, 제1 해상도의 컨텐츠를 수신하고, 수신된 컨텐츠의 프레임 레이트가 제1 프레임 레이트이면, 수신된 컨텐츠의 해상도를 제2 해상도로 조정한다(S1910). 이어서, 제2 해상도의 컨텐츠에 대한 보간 프레임을 생성한다(S1920). 이어서, 보간 프레임이 포함된 제2 해상도의 컨텐츠를 제1 프레임보다 큰 제2 프레임 레이트로 출력하도록 디스플레이 패널을 제어한다(S1930).
여기서, 디스플레이 패널은, 복수의 픽셀 라인을 포함하고, 디스플레이 패널을 제어하는 S1930 단계는, 복수의 픽셀 라인 중 인접한 적어도 두 개의 픽셀 라인에 동일한 데이터를 제공하여 보간 프레임이 포함된 제2 해상도의 컨텐츠를 제2 프레임 레이트로 출력하도록 디스플레이 패널을 제어하는 단계를 포함할 수 있다.
여기서, 복수의 픽셀 라인의 개수는, 디스플레이 패널에 포함된 복수의 픽셀 중 수직 방향으로 배열된 픽셀의 수에 대응될 수 있다.
또한, 디스플레이 패널은, 복수의 게이트 라인, 복수의 데이터 라인 및 타이밍 컨트롤러를 포함하며, 본 개시의 일 실시 예에 따른 디스플레이 패널을 제어하는 S1930 단계는, 복수의 게이트 라인 중 인접한 두 개의 게이트 라인을 선택하는 단계 및 복수의 데이터 라인을 통해 두 개의 게이트 라인에 동일한 데이터를 제공하도록 타이밍 컨트롤러를 제어하는 단계를 포함할 수 있다.
여기서, 제2 해상도의 수평 해상도는 제1 해상도의 수평 해상도와 동일하고, 제2 해상도의 수직 해상도는 제1 해상도의 수직 해상도의 이등분 값에 대응될 수 있다.
또한, 제1 프레임 레이트는 제2 프레임 레이트의 이등분 값에 대응될 수 있다.
본 개시의 일 실시 예에 따른 디스플레이 패널을 제어하는 S1930 단계는, 디스플레이 장치가 제1 모드로 동작하면, 제1 해상도의 컨텐츠를 제1 프레임 레이트로 출력하도록 디스플레이 패널을 제어하는 단계 및 디스플레이 장치가 제2 모드로 동작하면, 보간 프레임이 포함된 제2 해상도의 컨텐츠를 제1 프레임 레이트보다 큰 제2 프레임 레이트로 출력하도록 디스플레이 패널을 제어하는 단계를 포함할 수 있다.
여기서, 디스플레이 패널을 제어하는 S1930 단계는, 사용자 입력에 기초하여 디스플레이 장치를 제1 모드 또는 제2 모드 중 어느 하나로 동작시키는 단계를 포함할 수 있다.
본 개시의 일 실시 예에 따른 디스플레이 패널을 제어하는 S1930 단계는, 컨텐츠가 제1 타입이면, 디스플레이 장치를 제1 모드로 동작시키는 단계 및 컨텐츠가 제2 타입이면, 디스플레이 장치를 제2 모드로 동작시키는 단계를 포함할 수 있다.
본 개시의 일 실시 예에 따른 보간 프레임을 생성하는 S1920 단계는, 제2 해상도의 컨텐츠를 구성하는 복수의 프레임 중 시간적으로 연속하는 적어도 두 개의 프레임 각각에 포함된 객체의 모션 정보에 기초하여 보간 프레임을 생성하는 단계를 포함할 수 있다.
도 20은 본 개시의 일 실시 예에 따른 사용자 설정을 설명하기 위한 흐름도이다.
도 20을 참조하면, 우선, 사용자 설정이 입력되면, 사용자 설정에 기초하여 모드를 식별할 수 있다(S2010). 예를 들어, 사용자 설정에 따라 Default 모드, 기본 모드, 제1 모드로 디스플레이 장치(100)가 설정될 수 있다(S2010: Default). 이어서, 일 실시 예에 따라 스케일이 일반으로 설정되므로 제1 해상도의 컨텐츠를 제2 해상도로 조정하지 않고 해상도를 유지시킬 수 있다(S2020).
이어서, FRC부가 일반 모드로 구동됨에 따라 FRC부는 보간 프레임을 생성하지 않을 수 있다(S2030). 따라서, 제1 프레임 레이트의 컨텐츠의 프레임 레이트가 변경되지 않을 수 있다.
이어서, TCON(타이밍 컨트롤러)는 제1 프레임 레이트(예를 들어, 60Hz)로 구동될 수 있다(S2040). 디스플레이 장치(100)는 제1 해상도 및 제1 프레임 레이트의 컨텐츠를 제1 프레임 레이트로 출력할 수 있다(S2080).
다른 예로, 사용자 설정에 따라 Motion Blur 최소화 모드, 또는 제2 모드로 디스플레이 장치(100)가 설정될 수 있다(S2010: Motion Blur 최소화). 이어서, 일 실시 예에 따라 스케일이 고속으로 설정되므로 제1 해상도의 컨텐츠를 제2 해상도로 조정할 수 있다(S2050).
이어서, FRC부가 고속 모드로 구동됨에 따라 FRC부는 보간 프레임을 생성할 수 있다(S2060). 따라서, 제1 프레임 레이트의 컨텐츠의 제2 프레임 레이트로 변경될 수 있다.
이어서, TCON(타이밍 컨트롤러)는 제2 프레임 레이트(예를 들어, 120Hz)로 구동될 수 있다(S2070). 디스플레이 장치(100)는 제2 해상도 및 제2 프레임 레이트의 컨텐츠를 제2 프레임 레이트로 출력할 수 있다(S2080).
다만, 본 개시의 다양한 실시 예들은 디스플레이 장치 뿐 아니라, 셋탑 박스와 같은 영상 수신 장치, 영상 처리 장치 등 영상 처리가 가능한 모든 전자 장치에 적용될 수 있음은 물론이다.
한편, 이상에서 설명된 다양한 실시 예들은 소프트웨어(software), 하드웨어(hardware) 또는 이들의 조합을 이용하여 컴퓨터(computer) 또는 이와 유사한 장치로 읽을 수 있는 기록 매체 내에서 구현될 수 있다. 일부 경우에 있어 본 명세서에서 설명되는 실시 예들이 프로세서 자체로 구현될 수 있다. 소프트웨어적인 구현에 의하면, 본 명세서에서 설명되는 절차 및 기능과 같은 실시 예들은 별도의 소프트웨어 모듈들로 구현될 수 있다. 소프트웨어 모듈들 각각은 본 명세서에서 설명되는 하나 이상의 기능 및 동작을 수행할 수 있다.
한편, 상술한 본 개시의 다양한 실시 예들에 따른 음향 출력 장치(100)의 프로세싱 동작을 수행하기 위한 컴퓨터 명령어(computer instructions)는 비일시적 컴퓨터 판독 가능 매체(non-transitory computer-readable medium) 에 저장될 수 있다. 이러한 비일시적 컴퓨터 판독 가능 매체에 저장된 컴퓨터 명령어는 특정 기기의 프로세서에 의해 실행되었을 때 상술한 다양한 실시 예에 따른 음향 출력 장치(100)에서의 처리 동작을 특정 기기가 수행하도록 한다.
비일시적 컴퓨터 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 비일시적 컴퓨터 판독 가능 매체의 구체적인 예로는, CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등이 있을 수 있다.
이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시에 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100: 디스플레이 장치 110: 디스플레이 패널
120: 프로세서 130: 통신 인터페이스

Claims (20)

  1. 제1 해상도의 컨텐츠를 제1 프레임 레이트로 출력 가능한 디스플레이 패널;
    통신 인터페이스;
    상기 통신 인터페이스를 통해 상기 제1 해상도의 컨텐츠가 수신되고 상기 컨텐츠의 프레임 레이트가 상기 제1 프레임 레이트면, 상기 수신된 컨텐츠의 해상도를 제2 해상도로 조정하고,
    상기 제2 해상도의 컨텐츠에 대한 보간 프레임을 생성하고, 상기 보간 프레임이 포함된 상기 제2 해상도의 컨텐츠를 상기 제1 프레임 레이트보다 큰 제2 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어하는 프로세서;를 포함하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 디스플레이 패널은,
    복수의 픽셀 라인을 포함하고,
    상기 프로세서는,
    상기 복수의 픽셀 라인 중 인접한 적어도 두 개의 픽셀 라인에 동일한 데이터를 제공하여 상기 보간 프레임이 포함된 상기 제2 해상도의 컨텐츠를 상기 제2 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어하는, 디스플레이 장치.
  3. 제2항에 있어서,
    상기 복수의 픽셀 라인의 개수는,
    상기 디스플레이 패널에 포함된 복수의 픽셀 중 수직 방향으로 배열된 픽셀의 수에 대응되는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 디스플레이 패널은,
    복수의 게이트 라인, 복수의 데이터 라인 및 타이밍 컨트롤러를 포함하며,
    상기 프로세서는,
    상기 복수의 게이트 라인 중 인접한 두 개의 게이트 라인을 선택하고,
    상기 복수의 데이터 라인을 통해 상기 두 개의 게이트 라인에 동일한 데이터를 제공하도록 상기 타이밍 컨트롤러를 제어하는, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제2 해상도의 수평 해상도는 상기 제1 해상도의 수평 해상도와 동일하고,
    상기 제2 해상도의 수직 해상도는 상기 제1 해상도의 수직 해상도의 이등분 값에 대응되는, 디스플레이 장치.
  6. 제4항에 있어서,
    상기 제1 프레임 레이트는 상기 제2 프레임 레이트의 이등분 값에 대응되는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 프로세서는,
    상기 디스플레이 장치가 제1 모드로 동작하면, 상기 제1 해상도의 컨텐츠를 상기 제1 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어하고,
    상기 디스플레이 장치가 제2 모드로 동작하면, 상기 보간 프레임이 포함된 상기 제2 해상도의 컨텐츠를 상기 제1 프레임 레이트보다 큰 상기 제2 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어하는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 프로세서는,
    사용자 입력에 기초하여 상기 디스플레이 장치를 상기 제1 모드 또는 상기 제2 모드 중 어느 하나로 동작시키는, 디스플레이 장치.
  9. 제7항에 있어서,
    상기 프로세서는,
    상기 컨텐츠가 제1 타입이면, 상기 디스플레이 장치를 상기 제1 모드로 동작시키고,
    상기 컨텐츠가 제2 타입이면, 상기 디스플레이 장치를 상기 제2 모드로 동작시키는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 프로세서는,
    상기 제2 해상도의 컨텐츠를 구성하는 복수의 프레임 중 시간적으로 연속하는 적어도 두 개의 프레임 각각에 포함된 객체의 모션 정보에 기초하여 상기 보간 프레임을 생성하는, 디스플레이 장치.
  11. 제1항에 있어서,
    상기 프로세서는,
    FRC(Frame Rate Conversion)부;를 포함하고,
    상기 FRC부는,
    상기 제1 프레임 레이트 및 상기 제2 해상도의 컨텐츠에 대한 상기 보간 프레임을 생성하여, 상기 보간 프레임이 포함된 상기 제2 프레임 레이트 및 상기 제2 해상도의 컨텐츠를 생성하는, 디스플레이 장치.
  12. 제1 해상도의 컨텐츠를 제1 프레임 레이트로 출력 가능한 디스플레이 패널을 포함하는 디스플레이 장치의 제어 방법에 있어서,
    상기 제1 해상도의 컨텐츠를 수신하는 단계;
    상기 수신된 컨텐츠의 프레임 레이트가 상기 제1 프레임 레이트이면, 상기 수신된 컨텐츠의 해상도를 제2 해상도로 조정하는 단계;
    상기 제2 해상도의 컨텐츠에 대한 보간 프레임을 생성하는 단계; 및
    상기 보간 프레임이 포함된 상기 제2 해상도의 컨텐츠를 상기 제1 프레임보다 큰 제2 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어하는 단계;를 포함하는 제어방법.
  13. 제12항에 있어서,
    상기 디스플레이 패널은,
    복수의 픽셀 라인을 포함하고,
    상기 디스플레이 패널을 제어하는 단계는,
    상기 복수의 픽셀 라인 중 인접한 적어도 두 개의 픽셀 라인에 동일한 데이터를 제공하여 상기 보간 프레임이 포함된 상기 제2 해상도의 컨텐츠를 상기 제2 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어하는 단계;를 포함하는, 제어 방법.
  14. 제13항에 있어서,
    상기 복수의 픽셀 라인의 개수는,
    상기 디스플레이 패널에 포함된 복수의 픽셀 중 수직 방향으로 배열된 픽셀의 수에 대응되는, 제어 방법.
  15. 제12항에 있어서,
    상기 디스플레이 패널은,
    복수의 게이트 라인, 복수의 데이터 라인 및 타이밍 컨트롤러를 포함하며,
    상기 디스플레이 패널을 제어하는 단계는,
    상기 복수의 게이트 라인 중 인접한 두 개의 게이트 라인을 선택하는 단계; 및
    상기 복수의 데이터 라인을 통해 상기 두 개의 게이트 라인에 동일한 데이터를 제공하도록 상기 타이밍 컨트롤러를 제어하는 단계;를 포함하는, 제어 방법.
  16. 제15항에 있어서,
    상기 제2 해상도의 수평 해상도는 상기 제1 해상도의 수평 해상도와 동일하고,
    상기 제2 해상도의 수직 해상도는 상기 제1 해상도의 수직 해상도의 이등분 값에 대응되는, 제어 방법.
  17. 제15항에 있어서,
    상기 제1 프레임 레이트는 상기 제2 프레임 레이트의 이등분 값에 대응되는, 제어 방법.
  18. 제12항에 있어서,
    상기 디스플레이 패널을 제어하는 단계는,
    상기 디스플레이 장치가 제1 모드로 동작하면, 상기 제1 해상도의 컨텐츠를 상기 제1 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어하는 단계; 및
    상기 디스플레이 장치가 제2 모드로 동작하면, 상기 보간 프레임이 포함된 상기 제2 해상도의 컨텐츠를 상기 제1 프레임 레이트보다 큰 상기 제2 프레임 레이트로 출력하도록 상기 디스플레이 패널을 제어하는 단계;를 포함하는, 제어 방법.
  19. 제18에 있어서,
    상기 디스플레이 패널을 제어하는 단계는,
    사용자 입력에 기초하여 상기 디스플레이 장치를 상기 제1 모드 또는 상기 제2 모드 중 어느 하나로 동작시키는 단계;를 포함하는, 제어 방법.
  20. 제18항에 있어서,
    상기 디스플레이 패널을 제어하는 단계는,
    상기 컨텐츠가 제1 타입이면, 상기 디스플레이 장치를 상기 제1 모드로 동작시키는 단계; 및
    상기 컨텐츠가 제2 타입이면, 상기 디스플레이 장치를 상기 제2 모드로 동작시키는 단계;를 포함하는, 제어 방법.
KR1020200131461A 2020-10-12 2020-10-12 디스플레이 장치 및 그 제어 방법 KR20220048376A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200131461A KR20220048376A (ko) 2020-10-12 2020-10-12 디스플레이 장치 및 그 제어 방법
PCT/KR2021/013624 WO2022080734A1 (ko) 2020-10-12 2021-10-05 디스플레이 장치 및 그 제어 방법
US18/298,608 US20230245633A1 (en) 2020-10-12 2023-04-11 Display apparatus and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200131461A KR20220048376A (ko) 2020-10-12 2020-10-12 디스플레이 장치 및 그 제어 방법

Publications (1)

Publication Number Publication Date
KR20220048376A true KR20220048376A (ko) 2022-04-19

Family

ID=81209060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200131461A KR20220048376A (ko) 2020-10-12 2020-10-12 디스플레이 장치 및 그 제어 방법

Country Status (3)

Country Link
US (1) US20230245633A1 (ko)
KR (1) KR20220048376A (ko)
WO (1) WO2022080734A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070084932A (ko) * 2006-02-22 2007-08-27 삼성전자주식회사 액정표시장치 및 이의 구동 방법
KR20080048655A (ko) * 2006-11-29 2008-06-03 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
KR101434312B1 (ko) * 2010-06-21 2014-08-27 삼성전자주식회사 타이밍 컨트롤 유닛 및 이를 이용하는 디스플레이 장치 및 방법
JP2014236241A (ja) * 2013-05-30 2014-12-15 シャープ株式会社 表示装置
KR102289716B1 (ko) * 2017-08-01 2021-08-17 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
US20230245633A1 (en) 2023-08-03
WO2022080734A1 (ko) 2022-04-21

Similar Documents

Publication Publication Date Title
US9837030B2 (en) Refresh rate dependent adaptive dithering for a variable refresh rate display
KR101626742B1 (ko) 멀티 영상 표시 시스템
US20100295844A1 (en) Display control apparatus and display control method
US10223987B2 (en) Regional DC balancing for a variable refresh rate display panel
US20170213501A1 (en) Display apparatus and driving method thereof
KR20110138677A (ko) 타이밍 컨트롤 유닛 및 이를 이용하는 디스플레이 장치 및 방법
JP2013068793A (ja) 表示装置、駆動回路、駆動方法、および電子機器
US20230335041A1 (en) Display apparatus and control method thereof
US20230222993A1 (en) Display device and control method thereof
KR102135923B1 (ko) 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법
US10068549B2 (en) Cursor handling in a variable refresh rate environment
JP2017032974A (ja) 表示装置及びプログラム
KR20220048376A (ko) 디스플레이 장치 및 그 제어 방법
JP2012242452A (ja) 表示装置
WO2022213366A1 (zh) 显示驱动方法、显示驱动装置及显示装置
US20120268431A1 (en) Drive circuit for display, display, and method of driving display
CN106683608B (zh) 一种显示面板的驱动方法、显示面板及显示装置
JP5842632B2 (ja) 電気光学装置および電子機器
JP4259562B2 (ja) 映像表示方法、映像信号処理装置および映像表示装置
KR20220077733A (ko) 디스플레이 장치 및 그 제어 방법
WO2012073731A1 (ja) 液晶表示装置、立体表示システム、制御プログラムおよび記録媒体
EP4250282A1 (en) Display device and control method thereof
KR20220165131A (ko) 디스플레이 장치 및 그 제어 방법
EP4354881A1 (en) Display device and control method thereof
EP2549468A1 (en) Display device with high frame rate capability

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal