JP2014236241A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2014236241A JP2014236241A JP2013114571A JP2013114571A JP2014236241A JP 2014236241 A JP2014236241 A JP 2014236241A JP 2013114571 A JP2013114571 A JP 2013114571A JP 2013114571 A JP2013114571 A JP 2013114571A JP 2014236241 A JP2014236241 A JP 2014236241A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- video data
- processing circuit
- frequency
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Television Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】高精細度テレビジョン放送(50〜60Hz)を超えるような高いフレーム周波数に対応する表示装置を提供する。
【解決手段】表示部と、該表示部を所定の駆動周波数で駆動する駆動回路と、テレビジョン放送の映像信号を受け付け、映像データを生成する入力信号処理回路と、該映像データからフレーム周波数を判定し、判定されたフレーム周波数が上記駆動周波数を超える場合はフレーム周波数を下げるダウンコンバートを行う一方、判定されたフレーム周波数が上記駆動周波数を下回る場合はフレーム周波数を上げるアップコンバートを行うフレームレート処理回路とを備える。
【選択図】図1
【解決手段】表示部と、該表示部を所定の駆動周波数で駆動する駆動回路と、テレビジョン放送の映像信号を受け付け、映像データを生成する入力信号処理回路と、該映像データからフレーム周波数を判定し、判定されたフレーム周波数が上記駆動周波数を超える場合はフレーム周波数を下げるダウンコンバートを行う一方、判定されたフレーム周波数が上記駆動周波数を下回る場合はフレーム周波数を上げるアップコンバートを行うフレームレート処理回路とを備える。
【選択図】図1
Description
本発明は、表示装置に関する。
HDTVやハイビジョンといわれる現行の高精細度テレビジョン放送(表示画素数1920×1080)を超える表示画素数(例えば、3840×2160、7680×4320)を有する超高精細度テレビジョン放送(UHDTV、スーパーハイビジョン)の研究開発が進められている。
超高精細度テレビジョン放送のフレーム周波数は30〜120Hzが想定されているため、表示装置側でも、高精細度テレビジョン放送(50〜60Hz)を超えるような高いフレーム周波数への対応が求められている。
本表示装置は、表示部と、該表示部を所定の駆動周波数で駆動する駆動回路と、テレビジョン放送の映像信号を受け付け、映像データを生成する入力信号処理回路と、該映像データからフレーム周波数を判定し、判定されたフレーム周波数が上記駆動周波数を超える場合は、映像データのフレーム周波数を下げるダウンコンバートを行う一方、判定されたフレーム周波数が上記駆動周波数を下回る場合は、映像データのフレーム周波数を上げるアップコンバートを行うフレームレート処理回路とを備える。
本表示装置によれば、高精細度テレビジョン放送(50〜60Hz)を超えるフレーム周波数をもつ映像データの表示が可能となる。
本発明の実施形態を図1〜図17に基づいて説明すれば以下のとおりである。
〔実施例1〕
図1に示すように、実施例1の表示装置1は、入力信号処理回路2と、画像処理回路3と、フレームレート処理回路4と、パネル駆動回路5と、表示パネル6とを備えている。なお、図1・2に示すように、表示装置1の内部基板の裏面80には、映像入力端子55に近接(隣接)して第1基板10が設けられるとともに、表示パネル接続端子66に近接(隣接)して第2基板20が設けられ、第1基板10に入力信号処理回路2および画像処理回路3が備えられ、第2基板20にフレームレート処理回路4およびパネル駆動回路5が備えられている。
図1に示すように、実施例1の表示装置1は、入力信号処理回路2と、画像処理回路3と、フレームレート処理回路4と、パネル駆動回路5と、表示パネル6とを備えている。なお、図1・2に示すように、表示装置1の内部基板の裏面80には、映像入力端子55に近接(隣接)して第1基板10が設けられるとともに、表示パネル接続端子66に近接(隣接)して第2基板20が設けられ、第1基板10に入力信号処理回路2および画像処理回路3が備えられ、第2基板20にフレームレート処理回路4およびパネル駆動回路5が備えられている。
表示パネル6は、横7680画素×縦4320画素を有する、いわゆる8K4Kの超高精細液晶パネルであり、パネル駆動回路5は、駆動周波数60Hzで表示パネル6を駆動する。なお、表示パネル6は液晶パネルに限られず、有機ELパネルやPDP(プラズマディスプレイパネル)等でもよい。
入力信号処理回路2は、表示画素数が横7680(8K)×縦4320(4K)で、フレーム周波数30Hz〜120Hzの超高精細度テレビジョン放送(スーパーハイビジョン)の映像信号の受け付けが可能であり、この映像信号に、復調、多重分離、デコードおよび画素マッピング等の処理を行うことで映像データを生成する。映像データは8系統(図1の8つの矢印)の伝送路で画像処理回路3に入力される。1系統の伝送路(1つの矢印に相当)は、画素数4K×2Kでフレーム周波数60Hz分の伝送帯域をもち、8系統の伝送路では、最大で、画素数8K×4Kでフレーム周波数120Hz分の映像データを伝送することができる。なお、映像信号のフレーム周波数が60Hzや30Hzのときには伝送する映像データの量が少なくなるが、この場合、使用しない伝送路を設けたり、映像データを伝送していないブランク期間を長くしたり、伝送クロック周波数を低くしたりすることによって映像データの伝送が行われる。
画像処理回路3は、入力信号処理回路2からの映像データに、階調変換などの各種画像処理を施し、第2基板20のフレームレート処理回路4に出力する。このとき、映像データは、第1基板10と第2基板20とを繋ぐケーブルCb(図2参照)を介して伝送される。このケーブルの最大映像データ帯域も、画素数8K×4K、フレーム周波数120Hzとされている。
フレームレート処理回路4は、画像処理回路3からの映像データ(画素数8K×4K、フレーム周波数120Hz)にフレームレート処理を行い、画素数8K×4K、フレーム周波数60Hzの映像データを生成し、駆動周波数60Hzのパネル駆動回路5に出力する。
図3に示すように、フレームレート処理回路4は、フレームレート判別回路11と、3つの並列処理回路(ダウンコンバート回路12、スルー回路13およびアップコンバート回路14)と、選択回路15とを備える。フレームレート判別回路11は、画像処理回路3から入力された映像データのフレーム周波数を判別して選択回路15に指示を出すとともに、ダウンコンバート回路12、スルー回路13およびアップコンバート回路14それぞれに、並列して映像データを出力する。ダウンコンバート回路12は、フレームレート判別回路11から入力された映像データのフレーム周波数を1/2倍にして選択回路15に出力し、スルー回路13は、フレームレート判別回路11から入力された映像データをそのまま(フレーム周波数を入力時から変えずに)選択回路15に出力し、アップコンバート回路14は、フレームレート判別回路11から入力された映像データのフレーム周波数を2倍にして選択回路15に出力する。なお、これらダウンコンバート回路12、スルー回路13およびアップコンバート回路14での動作は並列して行われる。
選択回路15は、フレームレート判別回路11からの指示に応じて、3つの並列処理回路から出力された3系統の映像データのいずれか1つを選択し、パネル駆動回路5に伝送する。すなわち、フレームレート判別回路11は、映像データのフレーム周波数が120Hzであると判断すれば、(60Hzにダウンコンバートする)ダウンコンバート回路12の出力を選択するような指示を選択回路15に出し、映像データのフレーム周波数が30Hzであると判断すれば、(60Hzにアップコンバートする)アップコンバート回路14の出力を選択するような指示を出し、映像データのフレーム周波数が60Hzであると判断すれば、(フレーム周波数を変えない)スルー回路13の出力を選択するような指示を出す。
これにより、フレーム周波数が30Hz(駆動周波数より低い)、60Hz(駆動周波数と同じ)および120Hz(駆動周波数より高い)の超高精細度テレビジョン放送の映像を、解像度(画素数)8K4K、フレーム周波数60Hzで表示させることができる。
また、フレームレート処理回路4から出力される映像データ量は8K×4K(60Hz)分となるため、フレームレート処理回路4の後段に配される回路や伝送配線について、それらの規模を削減することができる。
ダウンコンバート回路12でのダウンコンバート処理では、図4のように、単純に偶数フレーム(例えば、フレームB・フレームD)を間引いてもよいし、図5のように、連続する2フレーム(例えば、フレームAおよびフレームB)を参照処理して1フレーム(フレームAB)を作成することで画質を向上させてもよい。このように2フレームを参照処理することで、動画をよりスムーズに表示したり、時間的にインパルス状映像ノイズを低減させたり(フレーム間で変化するインパルス状映像ノイズは、前後のフレームを平均することで相殺される)、階調が不足する暗い映像等を滑らかな階調で表現したり、絵柄のエッジを際立たせて精細感を高めたりする(前後のフレームを参照処理して映像の動きベクトルを算出し、動きに合わせて前後のオブジェクトを重ね合わせると精細感が高まる)ことが可能となる。
なお、表示パネル6の駆動周波数が(60Hzではなく)例えば90Hzである場合には、図6のように、連続する4フレーム(例えば、フレームA、フレームB、フレームCおよびフレームD)内で前後する2フレームを順次参照処理して3フレーム(フレームAB、フレームBCおよびフレームCD)を作成することで、120Hzのフレーム周波数を90Hzにダウンコンバートすることができる。
アップコンバート回路14でのアップコンバート処理では、図7のように、単純に同じフレームを2回ずつ出力してもよいし、図8のように、連続する2フレーム(例えば、フレームAおよびフレームB)の動きベクトルから生成した補間フレーム(例えば、フレームAB)を挿入してもよい。
〔実施例2〕
実施例1では、フレームレート処理回路4を第2基板20に設けているが、これに限定されない。図9に示すように、第1基板10にフレームレート処理回路4を設けてもよい。図9では、フレームレート処理回路4を画像処理回路3の前段に配している。
実施例1では、フレームレート処理回路4を第2基板20に設けているが、これに限定されない。図9に示すように、第1基板10にフレームレート処理回路4を設けてもよい。図9では、フレームレート処理回路4を画像処理回路3の前段に配している。
この場合、入力信号処理回路2から出力された映像データ(画素数8K×4K、フレーム周波数120Hz)はフレームレート処理回路4に入力される。フレームレート処理回路4は、画像処理回路3からの映像データ(画素数8K×4K、フレーム周波数120Hz)にフレームレート処理を行い、画素数8K×4K、フレーム周波数60Hzの映像データを生成し、画像処理回路3に出力する。
ここで、入力信号処理回路2から出力される映像データD(画素数8K×4K、フレーム周波数120Hz)は、図10に示すように、8つの部分映像データd1〜d8(1つの部分映像データは、画素数2K×2K、フレーム周波数120Hz)に分割されており、8系統の伝送路を介してフレームレート処理回路4に入力される。また、フレームレート処理回路4から出力される映像データ(画素数8K×4K、フレーム周波数60Hz)は、4つの部分映像データD1〜D4(1つの部分映像データは、画素数4K×2K、フレーム周波数60Hz)に分割され、4系統の伝送路を介して画像処理回路3に入力される。
画像処理回路3は、フレームレート処理回路4からの映像データに、階調変換などの各種画像処理を施し、第2基板20の駆動周波数60Hzのパネル駆動回路5に出力する。このとき、映像データは、第1基板10と第2基板20とを繋ぐケーブルCb(図2参照)を介して伝送される。
実施例2では、フレームレート処理回路4を画像処理回路3の前段に配しているため、画像処理回路3の回路規模を縮小することができる。また、第1基板10と第2基板20とを繋ぐケーブルCbの最大映像データ帯域が、画素数8K×4K、フレーム周波数60Hzで済むため、ケーブル内の伝送配線量の削減が可能となる。大型の表示パネルをもつ表示装置ではケーブルCbが長くなりがちであるため、ケーブル内の伝送配線量の削減は大きなメリットであるといえる。
〔実施例3〕
実施例2(図9)のフレームレート処理回路4の構成を図11のように構成することもできる。図11のフレームレート処理回路4は、ダウンコンバートおよびアップコンバートを行う兼用コンバート回路77と、フレームレート判別回路11での判定結果に基づいて兼用コンバート回路77を制御する制御部19とを備えている。兼用コンバート回路77には8系統(第1〜第8系統)の映像データが入力され、図12に示すように、兼用コンバート回路77は、4つの処理ブロックPB(2系統ごとに1つの処理ブロックPBが設けられる)を備える。各処理ブロックPBには、メモリMRY(記憶部)とフレーム間演算プロセッサ28とが設けられ、メモリMRYは、書き込みFIFO(先入れ先出し)回路25a・25bと、フレームメモリ26と、読み出しFIFO(先入れ先出し)回路27a・27bとを含む。
実施例2(図9)のフレームレート処理回路4の構成を図11のように構成することもできる。図11のフレームレート処理回路4は、ダウンコンバートおよびアップコンバートを行う兼用コンバート回路77と、フレームレート判別回路11での判定結果に基づいて兼用コンバート回路77を制御する制御部19とを備えている。兼用コンバート回路77には8系統(第1〜第8系統)の映像データが入力され、図12に示すように、兼用コンバート回路77は、4つの処理ブロックPB(2系統ごとに1つの処理ブロックPBが設けられる)を備える。各処理ブロックPBには、メモリMRY(記憶部)とフレーム間演算プロセッサ28とが設けられ、メモリMRYは、書き込みFIFO(先入れ先出し)回路25a・25bと、フレームメモリ26と、読み出しFIFO(先入れ先出し)回路27a・27bとを含む。
図13(a)(b)は、図5のダウンコンバートを行う場合の、回路ブロックPBのメモリMRYの書き込みおよび読み出しタイミングを示している。図13(a)に示すように、入力信号処理回路2からメモリMRYに、フレームCの部分映像データd1(2K2K、図10参照)およびフレームDの部分映像データd1(2K2K、図10参照)が、それぞれ120Hzで順次書き込まれ、この第1工程と時間的に並列するように、フレームCの部分映像データd2(2K2K、図10参照)およびフレームDの部分映像データd2(2K2K、図10参照)が、それぞれ120Hzで順次書き込まれる。第1工程にかかる時間は、(1/120)×2=1/60[秒]である。
そして、第1工程と時間的に並列して、フレームAの部分映像データD1(4K2K、図10参照)がフレーム間演算プロセッサ28に読み出され、第1工程と時間的に並列して、フレームBの部分映像データD1(4K2K、図10参照)がフレーム間演算プロセッサ28に読み出される。したがって、フレームAの部分映像データD1の読み出し速度は60Hzであり、フレームBの部分映像データD1の読み出し速度も60Hzとなる。フレーム間演算プロセッサ28は、フレームAの部分映像データD1およびフレームBの部分映像データD1を演算し、図5のフレームABの4分割の1つ(4K2K)を、60Hzの速度で画像処理回路3に出力する。
次のタイミングでは、図13(b)に示すように、入力信号処理回路2からメモリMRYに、フレームEの部分映像データd1(2K2K、図10参照)およびフレームFの部分映像データd1(2K2K、図10参照)が、それぞれ120Hzで順次書き込まれ、この第2工程と時間的に並列するように、フレームEの部分映像データd2(2K2K、図10参照)およびフレームFの部分映像データd2(2K2K、図10参照)が、それぞれ120Hzで順次書き込まれる。第2工程にかかる時間は、(1/120)×2=1/60[秒]である。
そして、第2工程と時間的に並列して、フレームCの部分映像データD1(4K2K、図10参照)がフレーム間演算プロセッサ28に読み出され、第2工程と時間的に並列して、フレームDの部分映像データD1(4K2K、図10参照)がフレーム間演算プロセッサ28に読み出される。したがって、フレームCの部分映像データD1の読み出し速度は60Hzであり、フレームDの部分映像データD1の読み出し速度も60Hzとなる。フレーム間演算プロセッサ28は、フレームCの部分映像データD1およびフレームDの部分映像データD1を演算し、図5のフレームCDの4分割の1つ(4K2K)を、60Hzの速度で画像処理回路3に出力する。
図14は、メモリMRYの書き込みFIFO回路25a・25b、フレームメモリ26、および読み出しFIFO回路27a・27bの、ライン単位の書き込み・読み出しのタイミングを示している。
書き込みFIFO回路25aには、Left Line 1、Left Line 2、Left Line 3、Left Line 4・・・のデータが書き込まれる。これと同期して、書き込みFIFO回路25bには、Right Line 1、Right Line 2、Right Line 3、Right Line 4・・・のデータが書き込まれる。なお、例えば、Left Line 1-4 のデータは、図13(a)のフレームCの部分映像データd1に含まれ、Right Line 1-4 のデータは、図13(a)のフレームCの部分映像データd2に含まれる。そして、Left Line 1 および Right Line 1 のデータの書き込みが終了すると、Left Line 1 および Right Line 1 のデータがセットでフレームメモリ26に移る。
そして、Left Line 1 および Right Line 1 のデータの書き込みと、Left Line 2 および Right Line 2 のデータの書き込みとが順次行われる期間に、前フレーム Line 1 および後フレーム Line 1 のデータが、それぞれ読み出しFIFO回路27aおよび読み出しFIFO回路27bから出力される。なお、例えば、前フレーム Line 1 のデータは、図13(a)のフレームAの部分映像データD1に含まれ、後フレーム Line 1 のデータは、図13(a)のフレームBの部分映像データD1に含まれる。なお、前フレーム Line 1 および後フレーム Line 1 のデータは、Left Line 1 および Right Line 1 のデータの(書き込みFIFO回路25aへの)書き込みに先んじて、フレームメモリ26に移されている。
図15(a)(b)は、図17の映像データD(8K4K/30Hz)に、図8のアップコンバートを行う場合の、回路ブロックPBのメモリMRYの書き込みおよび読み出しタイミングを示している。
まず、図15(a)に示すように、フレームDの部分映像データd1の半分(2K1K)が30Hzの速度でメモリMRYに書き込まれ、この第1工程と時間的に並列してフレームDの部分映像データd2の半分(2K1K)が30Hzの速度でメモリMRYに書き込まれる。また、第1工程と時間的に並列してフレームAの部分映像データD1(4K2K)が、60Hzの速度でフレーム間演算プロセッサ28に読み出される。フレーム間演算プロセッサ28は、フレームAの部分映像データD1をスルーさせることで、図8のフレームAの4分割の1つ(4K2K)を、60Hzの速度で画像処理回路3に出力する。
次いで、図15(b)に示すように、フレームDの部分映像データd1の残り半分(2K1K)が30Hzの速度でメモリMRYに書き込まれ、この第2工程と時間的に並列してフレームDの部分映像データd2の残り半分(2K1K)が30Hzの速度でメモリMRYに書き込まれる。また、第2工程と時間的に並列して、フレームAの部分映像データD1(4K2K)およびフレームBの部分映像データD1(4K2K)が、それぞれ60Hzの速度でフレーム間演算プロセッサ28に読み出される。フレーム間演算プロセッサ28は、フレームAの部分映像データD1およびフレームBの部分映像データD1を演算し、図8のフレームABの4分割の1つ(4K2K)を、60Hzの速度で画像処理回路3に出力する。
ついで、図16(a)に示すように、フレームEの部分映像データd1の半分(2K1K)が30Hzの速度でメモリMRYに書き込まれ、この第3工程と時間的に並列してフレームEの部分映像データd2の半分(2K1K)が30Hzの速度でメモリMRYに書き込まれる。また、第3工程と時間的に並列してフレームBの部分映像データD1(4K2K)が、60Hzの速度でフレーム間演算プロセッサ28に読み出される。フレーム間演算プロセッサ28は、フレームBの部分映像データD1をスルーさせることで、図8のフレームBの4分割の1つ(4K2K)を、60Hzの速度で画像処理回路3に出力する。
次いで、図16(b)に示すように、フレームEの部分映像データd1の残り半分(2K1K)が30Hzの速度でメモリMRYに書き込まれ、この第4工程と時間的に並列してフレームEの部分映像データd2の残り半分(2K1K)が30Hzの速度でメモリMRYに書き込まれる。また、第4工程と時間的に並列して、フレームBの部分映像データD1(4K2K)およびフレームCの部分映像データD1(4K2K)が、それぞれ60Hzの速度でフレーム間演算プロセッサ28に読み出される。フレーム間演算プロセッサ28は、フレームBの部分映像データD1およびフレームCの部分映像データD1を演算し、図8のフレームBCの4分割の1つ(4K2K)を、60Hzの速度で画像処理回路3に出力する。
以上のように、本表示装置は、表示部と、該表示部を所定の駆動周波数で駆動する駆動回路と、テレビジョン放送の映像信号を受け付け、映像データを生成する入力信号処理回路と、該映像データからフレーム周波数を判定し、判定されたフレーム周波数が上記駆動周波数を超える場合は、映像データのフレーム周波数を下げるダウンコンバートを行う一方、判定されたフレーム周波数が上記駆動周波数を下回る場合は、映像データのフレーム周波数を上げるアップコンバートを行うフレームレート処理回路とを備える。
本表示装置においては、上記フレームレート処理回路は、ダウンコンバートおよびアップコンバートそれぞれにおいて、映像データのフレーム周波数を駆動周波数に等しくする構成とすることもできる。
本表示装置においては、上記映像データの1フレームの表示画素数は、高精細度テレビジョン放送の最大表示画素数(1920×1080)よりも多い構成とすることもできる。
本表示装置においては、上記入力信号処理回路が設けられた第1基板と、上記駆動回路が設けられた第2基板とを備え、上記フレームレート処理回路が第1基板に設けられている構成とすることもできる。
本表示装置においては、上記フレームレート処理部は、読み書き可能な記憶部と、該記憶部を制御する制御部とを備え、上記制御部は、ダウンコンバートでは、映像データの記憶部への書き込みを記憶部からの読み出しよりも高速に行い、アップコンバートでは、映像データの記憶部への書き込みを記憶部からの読み出しよりも低速に行う構成とすることもできる。
本表示装置においては、上記フレームレート処理回路は、mを自然数、Mをmより大きい自然数として、連続するMフレーム分の映像データからmフレーム分の映像データを間引くことでダウンコンバートを行う構成とすることもできる。
本表示装置においては、上記フレームレート処理回路は、mを自然数、Mをmより大きい自然数として、連続するMフレーム分の映像データに基づいてmフレーム分の映像データを生成することでダウンコンバートを行う構成とすることもできる。
本表示装置においては、上記映像信号のフレーム周波数が120Hz以下であり、上記駆動周波数が60Hzである構成とすることもできる。
本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。
本発明の表示装置は、例えば、テレビジョン受像機に好適である。
1 表示装置
2 入力信号処理回路
3 画像処理回路
4 フレームレート処理回路
5 パネル駆動回路
6 表示パネル
10 第1基板
19 制御部
20 第2基板
MRY メモリ(記憶部)
2 入力信号処理回路
3 画像処理回路
4 フレームレート処理回路
5 パネル駆動回路
6 表示パネル
10 第1基板
19 制御部
20 第2基板
MRY メモリ(記憶部)
Claims (8)
- 表示部と、該表示部を所定の駆動周波数で駆動する駆動回路と、テレビジョン放送の映像信号を受け付け、映像データを生成する入力信号処理回路と、該映像データからフレーム周波数を判定し、判定されたフレーム周波数が上記駆動周波数を超える場合は、映像データのフレーム周波数を下げるダウンコンバートを行う一方、判定されたフレーム周波数が上記駆動周波数を下回る場合は、映像データのフレーム周波数を上げるアップコンバートを行うフレームレート処理回路とを備える表示装置。
- 上記フレームレート処理回路は、ダウンコンバートおよびアップコンバートそれぞれにおいて、映像データのフレーム周波数を駆動周波数に等しくする請求項1記載の表示装置。
- 上記映像データの1フレームの表示画素数は、高精細度テレビジョン放送の最大表示画素数(1920×1080)よりも多い請求項1記載の表示装置。
- 上記入力信号処理回路が設けられた第1基板と、上記駆動回路が設けられた第2基板とを備え、
上記フレームレート処理回路が第1基板に設けられている請求項1記載の表示装置。 - 上記フレームレート処理回路は、読み書き可能な記憶部と、該記憶部を制御する制御部とを備え、
上記制御部は、ダウンコンバートでは、映像データの記憶部への書き込みを記憶部からの読み出しよりも高速に行い、アップコンバートでは、映像データの記憶部への書き込みを記憶部からの読み出しよりも低速に行う請求項1記載の表示装置。 - 上記フレームレート処理回路は、mを自然数、Mをmより大きい自然数として、連続するMフレーム分の映像データからmフレーム分の映像データを間引くことでダウンコンバートを行う請求項1記載の表示装置。
- 上記フレームレート処理回路は、mを自然数、Mをmより大きい自然数として、連続するMフレーム分の映像データに基づいてmフレーム分の映像データを生成することでダウンコンバートを行う請求項1記載の表示装置。
- 上記映像信号のフレーム周波数が120Hz以下であり、上記駆動周波数が60Hzである請求項1記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013114571A JP2014236241A (ja) | 2013-05-30 | 2013-05-30 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013114571A JP2014236241A (ja) | 2013-05-30 | 2013-05-30 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014236241A true JP2014236241A (ja) | 2014-12-15 |
Family
ID=52138679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013114571A Pending JP2014236241A (ja) | 2013-05-30 | 2013-05-30 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014236241A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017038249A1 (ja) * | 2015-08-31 | 2017-03-09 | シャープ株式会社 | 表示制御装置、表示装置、表示制御装置の制御方法、および制御プログラム |
WO2021221273A1 (en) * | 2020-04-29 | 2021-11-04 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
WO2022080734A1 (ko) * | 2020-10-12 | 2022-04-21 | 삼성전자주식회사 | 디스플레이 장치 및 그 제어 방법 |
-
2013
- 2013-05-30 JP JP2013114571A patent/JP2014236241A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017038249A1 (ja) * | 2015-08-31 | 2017-03-09 | シャープ株式会社 | 表示制御装置、表示装置、表示制御装置の制御方法、および制御プログラム |
WO2021221273A1 (en) * | 2020-04-29 | 2021-11-04 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
US11715410B2 (en) | 2020-04-29 | 2023-08-01 | Samsung Electronics Co., Ltd. | Display apparatus and control method thereof |
WO2022080734A1 (ko) * | 2020-10-12 | 2022-04-21 | 삼성전자주식회사 | 디스플레이 장치 및 그 제어 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170054937A1 (en) | Audio and video playing device, data displaying method, and storage medium | |
US9832421B2 (en) | Apparatus and method for converting a frame rate | |
US8830403B1 (en) | Image processing device and image processing method | |
WO2017032071A1 (zh) | 音视频播放设备 | |
WO2017032072A1 (zh) | 音视频播放设备 | |
JP4263190B2 (ja) | 映像合成回路 | |
US20120256962A1 (en) | Video Processing Apparatus and Method for Extending the Vertical Blanking Interval | |
US9774821B2 (en) | Display apparatus and control method thereof | |
WO2017032074A1 (zh) | 音视频播放设备 | |
JP2014236241A (ja) | 表示装置 | |
JP2012182673A (ja) | 映像表示装置及び映像処理方法 | |
US9239697B2 (en) | Display multiplier providing independent pixel resolutions | |
CN112866795B (zh) | 电子设备及其控制方法 | |
US20200312278A1 (en) | Video Processing Circuit and Method for Handling Multiple Videos Using Single Video Processing Path | |
JPWO2009037818A1 (ja) | デジタル画像処理装置 | |
JP2013218002A (ja) | 表示装置 | |
JP5318811B2 (ja) | 2次元/3次元映像処理装置および映像表示装置 | |
JP2013250554A (ja) | 画像処理方法およびその画像表示システム | |
JP2009135847A (ja) | 映像処理装置及びフレームレート変換方法 | |
WO2017032115A1 (zh) | 音视频播放设备和音视频播放方法 | |
JP4332312B2 (ja) | 映像信号処理装置、映像表示装置並びに映像信号処理方法 | |
JP5259867B2 (ja) | 映像表示装置及び映像処理方法 | |
JP2009162945A (ja) | 液晶表示装置 | |
JP2007066268A (ja) | 画像処理装置および方法、並びにプログラム | |
US20110292292A1 (en) | Method and apparatus for displaying video data |