KR20220041200A - 탄성파 디바이스용 복합 기판 - Google Patents

탄성파 디바이스용 복합 기판 Download PDF

Info

Publication number
KR20220041200A
KR20220041200A KR1020227007275A KR20227007275A KR20220041200A KR 20220041200 A KR20220041200 A KR 20220041200A KR 1020227007275 A KR1020227007275 A KR 1020227007275A KR 20227007275 A KR20227007275 A KR 20227007275A KR 20220041200 A KR20220041200 A KR 20220041200A
Authority
KR
South Korea
Prior art keywords
layer
piezoelectric material
material layer
substrate
intermediate layer
Prior art date
Application number
KR1020227007275A
Other languages
English (en)
Inventor
유지 호리
다카히로 야마데라
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20220041200A publication Critical patent/KR20220041200A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02007Details of bulk acoustic wave devices
    • H03H9/02015Characteristics of piezoelectric layers, e.g. cutting angles
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02007Details of bulk acoustic wave devices
    • H03H9/02086Means for compensation or elimination of undesirable effects
    • H03H9/0211Means for compensation or elimination of undesirable effects of reflections
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02818Means for compensation or elimination of undesirable effects
    • H03H9/02866Means for compensation or elimination of undesirable effects of bulk wave excitation and reflections
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25Constructional features of resonators using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H2003/0071Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of bulk acoustic wave and surface acoustic wave elements in the same process
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02559Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명은 압전성 재료 기판과 지지 기판의 접합 강도를 향상시키면서 또한 벌크파의 반사를 효율적으로 감소시켜 스퓨리어스를 억제한다.
본 발명에 따른 탄성파 디바이스용 복합 기판(7A)은, 압전성 재료층(PZ), 지지 기판(S) 및 압전성 재료층과 지지 기판 사이에 있는 x층(x는 3 이상의 정수이다)의 중간층(1, 2, X)을 구비한다. 압전성 재료층, 지지 기판 및 중간층이 식 (1)을 만족하고, x가 짝수인 경우에는 식 (2)를 만족하고, x가 홀수인 경우에는 식 (3)을 만족한다.
Rn<Rn+1 ···(1)
(n은 1부터 x까지의 모든 정수를 나타내고, Rn은 압전성 재료층에서 봤을 때 n번째 층인 중간층의 압전성 재료층 측 표면의 산술 평균 거칠기이고, Rx+1은 지지 기판의 압전성 재료층 측 표면의 산술 평균 거칠기이다.)
Vn-1<Vn ··· (2)
(n은 2 이상 x 이하의 모든 짝수를 나타내고, Vn은 압전성 재료층에서 봤을 때 n번째 층의 중간층의 음속이다.)
Vn-1>Vn ··· (3)
(n은 1 이상 x 이하의 모든 홀수를 나타내고, Vn은 압전성 재료층에서 봤을 때 n번째 층인 중간층의 음속이고, V0은 압전성 재료층의 음속을 나타낸다.)

Description

탄성파 디바이스용 복합 기판
본 발명은 탄성파 디바이스용 복합 기판에 관한 것이다.
탄탈산리튬과 사파이어를 산화규소층을 매개로 맞붙인 표면 탄성파 필터는, 그 접합 계면에서 벌크파가 발생하여, 통과역 및 고주파역에 불필요 응답이 나타나는 것이 알려져 있다. 이것을 막을 목적에서 접합 계면에 조면(粗面)을 도입하여, 벌크파를 산란시켜 불필요 응답을 억제하는 수법이 제안되어 있다(특허문헌 1, 특허문헌 2).
특허문헌 1에서는, 접합면을 조면화했을 때, 그 조면의 기하학적 사양에 관해서, 조면을 구성하는 요철 구조의 단면 곡선에 있어서의 요소의 평균 길이(RSm)와 표면 탄성파의 파장(λ)과의 비를 0.2 이상 7.0 이하로 하고, 또한 요철 구조의 단면 곡선에 있어서의 산술 평균 거칠기(Ra)를 100 nm 이상으로 하고 있다. 한편, 특허문헌 2에서는 조면의 고저차에 관해서 규정하고 있다.
[특허문헌 1] 일본 특허 제6250856호 공보 [특허문헌 2] 미국 공개 제2017-063333호 공보
그러나, 충분히 높은 스퓨리어스 억제 효과를 얻기 위해서는, 압전성 재료 기판의 이면을 대폭 거칠게 하는 가공이 필요하게 된다. 그러나, 이러한 가공을 이면에 행한 압전성 재료 기판을 이용하여 접합체를 작성하면, 압전성 재료를 박화(薄化)했을 때에, 그 표면에 가공 변질층이 나타나, 특성 열화가 생기기 쉽다. 또한, 압전성 재료 기판을 지지 기판 상의 중간층에 대하여 접합함에 있어서, 압전성 재료 기판의 이면의 조도(粗度)가 크면, 접합 강도를 높이기가 어렵다.
본 발명의 과제는, 압전성 재료 기판과 지지 기판의 접합체로 이루어지는 탄성파 디바이스용 복합 기판에 있어서, 압전성 재료 기판과 지지 기판의 접합 강도를 향상시키면서 또한 벌크파의 반사를 효율적으로 감소시켜 스퓨리어스를 억제하는 것이다.
본 발명은, 압전성 재료층, 지지 기판 및 상기 압전성 재료층과 상기 지지 기판 사이에 있는 x층(x는 3 이상의 정수이다)의 중간층을 구비하고 있고, 상기 압전성 재료층, 상기 지지 기판 및 상기 중간층이 하기 식 (1)을 만족함과 더불어, x가 짝수인 경우에는 하기 식 (2)를 만족하고, x가 홀수인 경우에는 하기 식 (3)을 만족하는 것을 특징으로 하는 탄성파 디바이스용 복합 기판에 관한 것이다.
Rn<Rn+1 ··· (1)
(식 (1)에 있어서,
n은 1부터 x까지의 모든 정수를 나타내고,
Rn은 상기 압전성 재료층에서 봤을 때 n번째 층인 상기 중간층의 상기 압전성 재료층 측 표면의 산술 평균 거칠기이고,
Rx+1은 상기 지지 기판의 상기 압전성 재료층 측 표면의 산술 평균 거칠기이다.)
Vn-1<Vn ··· (2)
(식 (2)에 있어서,
n은 2 이상 x 이하의 모든 짝수를 나타내고,
Vn은 상기 압전성 재료층에서 봤을 때 n번째 층인 상기 중간층의 음속이다.)
Vn-1>Vn ··· (3)
(식 (3)에 있어서,
n은 1 이상 x 이하의 모든 홀수를 나타내고,
Vn은 상기 압전성 재료층에서 봤을 때 n번째 층인 상기 중간층의 음속이고,
V0은 상기 압전성 재료층의 음속이다.)
본 발명에 의하면, 압전성 재료 기판과 지지 기판의 접합체로 이루어지는 탄성파 디바이스용 복합 기판에 있어서, 지지 기판으로부터 압전성 재료층으로 향해서 중간층의 산술 평균 거칠기를 단계적으로 낮춤으로써, 압전성 재료 기판에 대한 접합 강도가 향상된다. 이와 함께, 압전성 재료층으로부터 지지 기판으로 향해서 음속이 빠른 중간층과 음속이 느린 중간층을 순차 인접하여 형성함으로써, 벌크파의 반사가 효율적으로 감소하고, 스퓨리어스파가 현저히 억제되는 것을 알아내어, 본 발명에 도달했다.
도 1에서, (a)는 지지 기판 상에 중간층(X, 2) 및 접합층(M)을 형성한 상태를 도시하는 모식적 단면도이고, (b)는 압전성 재료 기판 상에 접합층(Y)을 형성한 상태를 도시하는 단면도이고, (c)는 지지 기판과 압전성 재료 기판의 접합체(7A)를 도시하는 단면도이다.
도 2에서, (a)는 지지 기판 상에 중간층(X, 3, 2) 및 접합층(M)을 형성한 상태를 도시하는 모식적 단면도이고, (b)는 압전성 재료 기판 상에 접합층(Y)을 형성한 상태를 도시하는 단면도이고, (c)는 지지 기판과 압전성 재료 기판의 접합체(7B)를 도시하는 단면도이다.
도 3에서, (a)는 접합체의 압전성 재료 기판을 가공에 의해 얇게 한 상태를 도시하고, (b)는 탄성파 소자(8)를 도시한다.
도 4는 지지 기판 상의 중간층의 음속을 예시하는 그래프이다.
도 5는 지지 기판 상의 중간층의 음속을 예시하는 그래프이다.
도 6은 실시예의 탄성파 소자의 S11의 주파수 특성을 도시하는 그래프이다.
도 7은 비교예의 탄성파 소자의 S11의 주파수 특성을 도시하는 그래프이다.
이하, 적절하게 도면을 참조하면서 본 발명을 더욱 상세히 설명한다.
우선, 도 1의 (a)에 도시하는 것과 같이, 지지 기판(S)의 표면(Sa) 상에, 중간층(X, 2) 및 접합층(M)을 순차 형성한다. 이어서, 접합층(M)의 표면(Ma)을 정밀 연마 가공, 예컨대 화학 기계 연마 가공한다. 이어서, 접합층(M)의 표면(Ma)을 표면 활성화한다.
한편, 도 1의 (b)에 도시하는 것과 같이, 압전성 재료층(PZ)의 주면(PZa) 상에 접합층(Y)을 형성한다. 접합층(Y)의 표면(Ya)을 표면 활성화한다. 이어서, 접합층(M)의 표면(Ma)과 접합층(Y)의 표면(Ya)을 접촉시켜 직접 접합함으로써, 도 1의 (c)에 도시하는 접합체(7A)를 얻을 수 있다. 접합층(Y)과 접합층(M)은 동일한 재질인 경우에는 양자가 실질적으로 일체화하여 중간층(1)으로 된다.
또한, 도 2는 압전성 재료층과 지지 기판 사이에 4층의 중간층을 형성한 실시예이다.
우선, 도 2의 (a)에 도시하는 것과 같이, 지지 기판(S)의 표면(Sa) 상에, 중간층(X, 3, 2) 및 접합층(M)을 순차 형성한다. 이어서, 최상층의 접합층(M)의 표면(Ma)을 정밀 연마 가공, 예컨대 화학 기계 연마 가공한다. 이어서, 접합층(M)의 표면(Ma)을 표면 활성화한다.
한편, 도 2의 (b)에 도시하는 것과 같이, 압전성 재료 기판(PZ)의 표면(PZa)을 조면화 가공한다. 압전성 재료 기판(PZ)의 주면(PZa) 상에 접합층(Y)을 형성한다. 접합층(Y)의 표면(Ya)을 표면 활성화한다. 이어서, 접합층(M)의 표면(Ma)과 접합층(Y)의 표면(Ya)을 접촉시켜 직접 접합함으로써, 도 2의 (c)에 도시하는 접합체(7B)를 얻을 수 있다.
이어서, 도 3의 (a)에 도시하는 것과 같이, 압전성 재료 기판(PZ)을 가공에 의해서 얇게 하여 압전성 재료 기판(PZC)을 형성함으로써 접합체(7C)를 얻는다. 이 상태에서, 압전성 재료 기판(PZC) 상에 전극을 설치하여도 좋다. 그러나, 바람직하게는 도 3의 (b)에 도시하는 것과 같이, 압전성 재료 기판(PZC)의 가공면 상에 소정의 전극(9)을 형성하여 탄성파 소자(8)를 얻을 수 있다.
여기서, 압전성 재료층과 지지 기판 사이의 복수 층의 중간층의 각 산술 평균 거칠기(Ra) 및 각 음속을 조절함으로써, 지지 기판과 압전성 재료 기판의 접합 강도를 높일 수 있으면서 또한 스퓨리어스파를 억제할 수 있다. 이러한 구성에 관해서 더 설명한다.
우선, 압전성 재료층(PZ)(PZC)과 지지 기판(S)의 표면(Sa) 사이에 x층(x는 3 이상 이다)의 중간층을 형성한다. 3층 이상의 중간층이 필요한 것은, 중간층의 산술 평균 거칠기를 단계적으로 낮추면서 또한 벌크파의 반사를 효율적으로 감소시켜 스퓨리어스를 억제하기 위해서이다. 이러한 관점에서는, 중간층의 층수는 4층 이상으로 하는 것이 더욱 바람직하다. 또한, 중간층의 층수의 상한은 특별히 없지만, 중간층의 층수가 증가하면 제조 비용이 늘어나기 때문에, 이러한 관점에서는 중간층의 층수는 10층 이하인 것이 바람직하다.
접합체는, 식 (1)을 만족함과 더불어, x가 짝수인 경우에는 하기 식 (2)를 만족하고, x가 홀수인 경우에는 하기 식 (3)을 만족한다.
우선, 식 (1)은 지지 기판 및 각 중간층의 각 표면의 산술 평균 거칠기에 관해서 규정하는 것이다.
Rn<Rn+1 ··· (1)
(식 (1)에 있어서,
n은 1부터 x까지의 모든 정수를 나타내고,
Rn은 상기 압전성 재료층에서 봤을 때 n번째 층인 상기 중간층의 상기 압전성 재료층 측 표면의 산술 평균 거칠기이고,
Rx+1은 상기 지지 기판의 상기 압전성 재료층 측 표면의 산술 평균 거칠기이다.)
즉, 압전성 재료층(PZ)에서 봤을 때 1번째 층인 중간층(1)의 압전성 재료층 측 표면(1a)의 산술 평균 거칠기(R1)는, 2번째 층인 중간층(2)의 압전성 재료층 측 표면(2a)의 산술 평균 거칠기(R2)보다도 낮고, 압전성 재료층(PZ)에서 봤을 때 2번째 층인 중간층(2)의 압전성 재료층 측 표면(2a)의 산술 평균 거칠기(R2)는, 3번째 층인 중간층(3)의 압전성 재료층 측 표면(3a)의 산술 평균 거칠기(R3)보다도 낮게 되어 있고, 이후에도 지지 기판으로 향해서 중간층의 압전성 재료층 측 표면의 산술 평균 거칠기가 순차 높게 되어 있다. 그리고, 지지 기판(S)에 가장 가까운 중간층(X)의 압전성 재료층 측 표면(Xa)의 산술 평균 거칠기(Rx)보다도 지지 기판(S)의 압전성 재료층 측 표면(Sa)의 산술 평균 거칠기(Rx+1) 쪽이 높게 되어 있다.
즉, 지지 기판으로부터 압전성 재료층으로 향해서 각 중간층의 압전성 재료층 측의 각 표면의 산술 평균 거칠기를 순차 낮게 하고 있다.
예컨대 도 1의 (c)의 예에서는, 압전성 재료층(PZ)과 지지 기판(S) 사이에 3층의 중간층(1, 2, X)이 존재한다(x=3). 이 경우에는, 압전성 재료층(PZ)에서 봤을 때 1번째 층인 중간층(1)의 압전성 재료층 측 표면(1a)의 산술 평균 거칠기(R1)가, 2번째 층인 중간층(2)의 압전성 재료층 측 표면(2a)의 산술 평균 거칠기(R2)보다도 낮고, 2번째 층인 중간층(2)의 표면(2a)의 산술 평균 거칠기(R2)가, 3번째 층(x번째 층)인 중간층(X)의 표면(Xa)의 산술 평균 거칠기(Rx)보다도 낮고, 3번째 층인 중간층(X)의 표면(Xa)의 산술 평균 거칠기(Rx)가, 지지 기판(S)의 표면(Sa)의 산술 평균 거칠기(Rx+1)보다도 낮다. 즉, 압전성 재료층으로부터 멀어짐에 따라서, 중간층 표면의 산술 평균 거칠기가 단계적으로 높게 되어 있다.
또한, 도 2의 (c)의 예에서는, 압전성 재료층(PZ)과 지지 기판(S) 사이에 4층의 중간층(1, 2, 3, X)이 존재한다(x=4). 이 경우에는, 압전성 재료층(PZ)에서 봤을 때 1번째 층인 중간층(1)의 압전성 재료층 측 표면(1a)의 산술 평균 거칠기(R1)가, 2번째 층인 중간층(2)의 압전성 재료층 측 표면(2a)의 산술 평균 거칠기(R2)보다도 낮고, 2번째 층인 중간층(2)의 표면(2a)의 산술 평균 거칠기(R2)가, 3번째 층인 중간층(3)의 표면(3a)의 산술 평균 거칠기(R3)보다도 낮고, 3번째 층인 중간층(3)의 표면(3a)의 산술 평균 거칠기(R3)가, 4번째 층(x번째 층)인 중간층(X)의 표면(Xa)의 산술 평균 거칠기(Rx)보다도 낮고, 4번째 층인 중간층(X)의 표면(Xa)의 산술 평균 거칠기(Rx)가, 지지 기판(S)의 표면(Sa)의 산술 평균 거칠기(Rx+1)보다도 낮다. 즉, 압전성 재료층으로부터 멀어짐에 따라서, 중간층 표면의 산술 평균 거칠기가 단계적으로 높게 되어 있다.
이와 같이, 압전성 재료층으로부터 멀어짐에 따라서 중간층의 표면이 거칠게 되도록 함으로써, 압전성 재료 기판과의 접합 강도를 높일 수 있다.
이러한 관점에서는, Rx+1과 Rx의 차는, 0.2 nm 이상인 것이 바람직하고, 0.5 nm 이상인 것이 더욱 바람직하다. 또한, 실제적인 관점에서는, Rx+1과 Rx의 차는 1 nm 이하인 경우가 많다.
또한, 본 발명의 관점에서는, Rn-1과 Rn의 차는, 0.2 nm 이상인 것이 바람직하고, 0.5 nm 이상인 것이 더욱 바람직하다. 또한, 실제적인 관점에서는, Rn-1과 Rn의 차는 1 nm 이하인 경우가 많다.
또한, 지지 기판(S)의 표면(Sa)의 산술 평균 거칠기(Rx+1)는, 0.5∼5 nm인 것이 바람직하고, 1.5∼4.0 nm인 것이 더욱 바람직하다. 또한, 접합 강도의 관점에서는, 압전성 재료층에 가장 가까운(1번째 층인) 중간층(1)의 표면(1a)의 산술 평균 거칠기(R1)는, 1 nm 이하인 것이 바람직하고, 0.3 nm 이하인 것이 더욱 바람직하다.
더욱이, 본 발명의 접합체는, 각 층의 음속에 관해서 소정의 관계를 만족할 필요가 있다. 즉, x가 짝수인 경우에는 하기 식 (2)를 만족하고, x가 홀수인 경우에는 하기 식 (3)을 만족한다.
Vn-1<Vn ··· (2)
(식 (2)에 있어서,
n은 2 이상 x 이하의 모든 짝수를 나타내고,
Vn은 상기 압전성 재료층에서 봤을 때 n번째 층인 상기 중간층의 음속이다.)
Vn-1>Vn ··· (3)
(식 (3)에 있어서,
n은 1 이상 x 이하의 모든 홀수를 나타내고,
Vn은 상기 압전성 재료층에서 봤을 때 n번째 층인 상기 중간층의 음속이고,
V0은 상기 압전성 재료층의 음속을 나타낸다.)
예컨대 도 1의 (c)의 예에서는, 압전성 재료층과 지지 기판 사이에 3층의 중간층(1, 2, X)을 형성하고 있다. x=3이기 때문에 식 (3)을 만족한다.
그러므로, 식 (3)은 예컨대 도 4에 도시하는 것과 같이 된다. 또한, Vx+1은 지지 기판(S)의 음속이다.
일반적으로, x가 홀수인 경우에는, n은 1 이상 x 이하의 홀수이다. 그러므로, 지지 기판으로부터 압전성 재료층으로 향해서 이하와 같이 배열된다.
Vx-1>Vx:Vx-3>Vx-2 ······ V2>V3:V0>V1
이 경우, Vn-1과 Vn-2의 대소 관계는 한정되지 않지만,
Vn-2<Vn-1
의 관계를 만족하는 것이 특히 바람직하다.
x가 짝수인 경우에는,
Vn-1<Vn ··· (2)
를 만족하기 때문에, 압전성 재료층으로부터 지지 기판으로 향해서 각 중간층의 음속은 이하와 같이 된다.
Vx-1<Vx:Vx-3<Vx-2 ······ V3<V4:V1<V2
예컨대 도 2의 (c)의 예에서는, 압전성 재료층과 지지 기판 사이에 4층의 중간층(1, 2, 3, X)을 형성하고 있다. x= 4이기 때문에 식 (2)는 이하와 같이 된다.
V3<Vx:V1<V2
그러므로, 예컨대 도 5에 도시하는 것과 같이 된다. 또한, Vx+1은 지지 기판(S)의 음속이다.
이 경우, Vn-1과 Vn-2의 대소 관계는 한정되지는 않지만,
Vn-2>Vn-1
의 관계를 만족하는 것이 바람직하다.
본 발명의 관점에서는, 식 (2), 식 (3)에 있어서, 각각 Vn-1과 Vn의 차는, 200 m/sec 이상인 것이 바람직하고, 500 m/sec 이상인 것이 더욱 바람직하다. 또한, 실제상의 관점에서는, 식 (2), 식 (3)에 있어서, 각각 Vn-1과 Vn의 차는 3000 m/sec 이하인 경우가 많다.
본 발명의 관점에서는, V0과 V1의 차는 200 m/sec 이상인 것이 바람직하고, 500 m/sec 이상인 것이 더욱 바람직하다. 또한, V0과 V1의 차의 상한은 특별히 없지만, 실제상의 관점에서는, 3000 m/sec 이하라도 좋다.
또한, Vn-2와 Vn-1이 다른 경우에는, Vn-2와 Vn-1의 차는, 1000 m/sec 이상인 것이 바람직하고, 3000 m/sec 이상인 것이 더욱 바람직하다. 또한, 실제상의 관점에서는, Vn-2와 Vn-1의 차는 10,000 m/sec 이하인 경우가 많다.
지지 기판의 재질은 특별히 한정되지 않지만, 바람직하게는 실리콘, 수정, 사파이어로 이루어지는 군에서 선택된 재질로 이루어진다. 이에 따라, 탄성파 소자의 주파수의 온도 특성을 한층 더 개선할 수 있다.
또한, 지지 기판의 압전성 재료층 측의 표면이 연삭 지석에 의한 가공 또는 블라스트 가공에 의해 거칠게 되어 있어도 좋다.
또한, 블라스트 가공이란 컴프레셔 에어로 연마재를 표면에 분무하는 가공이다.
각 중간층, 압전성 재료 기판 상의 각 중간층의 성막 방법은 한정되지 않지만, 스퍼터링, 화학적 기상 성장법(CVD), 증착을 예시할 수 있다.
각 중간층의 재질은, 표면 활성화 처리가 가능하다면 특별히 한정되지 않지만, 금속 산화막이 바람직하고, 규소, 산화규소, 알루미나, 오산화탄탈, 오산화니오븀 및 산화티탄으로 이루어지는 군에서 선택된 재질이 특히 바람직하다. 또한, 표면 활성화 처리 방법은 이용하는 접합층의 재질에 따라서 적절한 것을 선택할 수 있다. 이러한 표면 활성화 방법으로서는 플라즈마 활성화와 FAB(Ar 원자 빔)를 예시할 수 있다.
각 중간층의 두께는, 본 발명의 관점에서는, 0.02 ㎛ 이상인 것이 바람직하고, 0.05 ㎛ 이상인 것이 더욱 바람직하고, 0.1 ㎛ 이상인 것이 특히 바람직하다. 또한, 각 중간층의 두께는, 3 ㎛ 이하인 것이 바람직하고, 2 ㎛ 이하가 바람직하고, 1 ㎛ 이하가 더욱 바람직하다.
또한, 복수의 중간층의 합계 두께는, 본 발명의 관점에서는, 0.1∼5 ㎛인 것이 바람직하고, 0.2∼2 ㎛인 것이 더욱 바람직하다.
본 발명에서 이용하는 압전성 재료 기판은, 탄탈산리튬(LT) 단결정, 니오븀산리튬(LN) 단결정, 니오븀산리튬-탄탈산리튬 고용체가 바람직하다. 이들은 탄성파의 전파 속도가 빠르고, 전기 기계 결합 계수가 크기 때문에, 고주파수 또 광대역 주파수용의 탄성 표면파 디바이스로서 적합하다.
또한, 압전성 재료 기판의 주면의 법선 방향은, 특별히 한정되지 않지만, 예컨대 압전성 재료 기판이 LT로 이루어질 때에는, 탄성 표면파의 전파 방향인 X축을 중심으로, Y축에서 Z축으로 32∼55° 회전한 방향인 것, 오일러각 표시로 (180°, 58∼35°, 180°)를 이용하는 것이 전파 손실이 작기 때문에 바람직하다. 압전성 재료 기판이 LN으로 이루어질 때에는, (가) 탄성 표면파의 전파 방향인 X축을 중심으로, Z축에서 -Y축으로 37.8° 회전한 방향인 것, 오일러각 표시로 (0°, 37.8°, 0°)를 이용하는 것이 전기 기계 결합 계수가 크기 때문에 바람직하다. 또는 (나) 탄성 표면파의 전파 방향인 X축을 중심으로, Y축에서 Z축으로 40∼65° 회전한 방향인 것, 오일러각 표시로 (180°, 50∼25°, 180°)를 이용하는 것이 고음속을 얻을 수 있기 때문에 바람직하다. 더욱이, 압전성 재료 기판의 크기는 특별히 한정되지 않지만, 예컨대 직경 100∼200 mm, 두께가 0.15∼1 ㎛이다.
예컨대 지지 기판 상의 최표면의 접합층(M)의 표면과, 압전성 재료 기판(PZ)의 지지 기판 측의 표면(PZa) 또는 압전성 재료 기판 상의 접합층(Y)의 표면(Ya)을 표면 활성화하여, 직접 접합한다. 예컨대 각 표면에 150℃ 이하에서 플라즈마를 조사하여, 접합면을 활성화시킨다. 본 발명의 관점에서는, 질소 플라즈마를 조사하는 것이 바람직하지만, 산소 플라즈마를 조사한 경우에도 본 발명의 접합체를 얻을 수 있다.
표면 활성화 시의 압력은, 100 Pa 이하가 바람직하고, 80 Pa 이하가 더욱 바람직하다. 또한, 분위기는 질소만이라도 좋고, 산소만이라도 좋지만, 질소, 산소의 혼합물이라도 좋다.
플라즈마 조사 시의 온도는 150℃ 이하로 하는 것이 바람직하다. 이에 따라, 접합 강도가 높으면서 또한 결정성의 열화가 없는 접합체를 얻을 수 있다. 이러한 관점에서, 플라즈마 조사 시의 온도를 150℃ 이하로 하지만, 100℃ 이하로 하는 것이 더욱 바람직하다.
또한, 플라즈마 조사 시의 에너지는 30∼150 W가 바람직하다. 또한, 플라즈마 조사 시의 에너지와 조사 시간의 곱은 0.12∼1.0 Wh가 바람직하다.
플라즈마 처리한 압전성 재료 기판의 접합면과 접합층의 접합면을 실온에서 서로 접촉시킨다. 이때 진공 중에서 처리하여도 좋지만, 보다 바람직하게는 대기 중에서 접촉시킨다.
아르곤 원자 빔에 의한 표면 활성화를 행할 때는, 일본 특허공개 2014-086400에 기재된 것과 같은 장치를 사용하여 아르곤 원자 빔을 발생시켜 조사하는 것이 바람직하다. 즉, 빔원으로서, 새들 필드 타입(Saddle field type)의 고속 원자 빔원을 사용한다. 그리고, 챔버에 불활성 가스를 도입하여, 전극에 직류 전원으로부터 고전압을 인가한다. 이에 따라, 전극(정극)과 하우징(부극) 사이에 생기는 새들 필드 타입의 전계에 의해, 전자(e)가 운동하여, 아르곤 원자와 이온의 빔이 생성된다. 그리드에 달한 빔 중, 이온 빔은 그리드로 중화되기 때문에, 아르곤 원자의 빔이 고속 원자 빔원으로부터 출사된다. 빔 조사에 의한 활성화 시의 전압은 0.5∼2.0 kV로 하는 것이 바람직하고, 전류는 50∼200 mA로 하는 것이 바람직하다.
이어서, 지지 기판 상의 최표면의 접합층(M)의 표면(Ma)과, 압전성 재료 기판(PZ)의 표면(PZa) 혹은 압전성 재료 기판 상의 접합층(Y)의 표면(Ya)을 접촉시켜 접합한다. 이 후, 어닐링 처리를 행함으로써 접합 강도를 향상시키는 것이 바람직하다. 어닐링 처리 시의 온도는 100℃ 이상 300℃ 이하가 바람직하다.
본 발명의 접합체는 탄성파 소자에 대하여 적합하게 이용할 수 있다. 즉, 본 발명의 접합체 및 압전성 재료 기판 상에 설치된 전극을 구비하고 있는 탄성파 소자이다.
구체적으로 탄성파 소자로서는 탄성 표면파 디바이스나 램파 소자, 박막 공진자(FBAR) 등이 알려져 있다. 예컨대 탄성 표면파 디바이스는, 압전성 재료 기판의 표면에, 탄성 표면파를 여진(勵振)하는 입력 측의 IDT(Interdigital Transducer) 전극(빗형 전극, 발형 전극이라고도 한다)과 탄성 표면파를 수신하는 출력 측의 IDT 전극을 설치한 것이다. 입력 측의 IDT 전극에 고주파 신호를 인가하면, 전극 사이에 전계가 발생하고, 탄성 표면파가 여진되어 압전성 재료 기판 위를 전파해 나간다. 그리고, 전파 방향으로 설치된 출력 측의 IDT 전극으로부터, 전파된 탄성 표면파를 전기 신호로서 뽑아낼 수 있다.
압전성 재료 기판 상의 전극을 구성하는 재질은, 알루미늄, 알루미늄 합금, 구리, 금이 바람직하고, 알루미늄 또는 알루미늄 합금이 더욱 바람직하다. 알루미늄 합금은, Al에 0.3부터 5 중량%의 Cu를 섞은 것을 사용하는 것이 바람직하다. 이 경우, Cu 대신에 Ti, Mg, Ni, Mo, Ta를 사용하여도 좋다.
실시예
(실시예 1)
도 1, 도 3을 참조하면서 설명한 방법에 따라서, 도 3의 (b)에 도시하는 탄성파 소자(8)를 제작했다.
구체적으로는, 두께 350 ㎛의 양면이 경면 가공된 42Y 컷트 X 전파 LiTaO3 기판(압전성 재료 기판)(PZ)을 준비했다. 또한, 두께가 675 ㎛인 고저항(>2 kΩ·cm) Si(100) 기판(지지 기판)(S)을 준비했다. 기판 사이즈는 모두 150 mm이다.
이어서, 지지 기판(S)의 표면(Sa)을 GC#6000 상당의 연삭 지석으로 연삭 가공을 실시했다. 전면이 균일하게 가공되도록 가공 자리를 5 ㎛로 했다. 가공 후의 지지 기판 표면(Sa)을 광간섭식 거칠기 측정기로 측정한 바, 산술 평균 거칠기(Rx+1)는 3.2 nm였다.
지지 기판(S)의 표면(Sa)을 세정한 후, 스퍼터 장치로 Ta2O5로 이루어지는 중간층(X)을 성막했다. 이때의 중간층(X)의 두께는 1200 nm였다. 성막 후의 웨이퍼를 일단 빼내어, 표면(Xa)의 산술 평균 거칠기(Rx)를 측정한 바, 1.9 nm로 크게 감소했다. 중간층(X) 상에 연속해서 실리콘으로 이루어지는 중간층(2)을 800 nm 성막했다. 중간층(2)의 표면(2a)의 산술 평균 거칠기(R2)는 1.3 nm였다. 또한, 산화규소로 이루어지는 접합층(M)을 두께 400 nm 성막하여, 최종적으로 3층의 적층 구조를 형성했다. 접합층(M)의 표면(Ma)의 산술 평균 거칠기는 1.0 nm로, 당초의 3.2 nm보다 대폭 매끄러운 표면이 얻어졌다. 최표면의 접합층의 표면을 CMP 가공하여, 약 30 nm를 제거했다. 그 결과, 표면의 산술 평균 거칠기를 0.6 nm로 할 수 있었다.
또한, 압전성 재료 기판(PZ)의 표면(PZa) 상에, 산화규소로 이루어지는 접합층(Y)을 두께 100 nm만큼 성막했다. 이때의 접합층(Y)의 표면(Ya)의 산술 평균 거칠기는 1.2 nm였다. 이 표면을 CMP에 의해 약 50 nm 가공한 바, 산술 평균 거칠기는 0.3 nm였다.
이렇게 해서 얻어진 압전성 재료 기판 상의 접합층의 접합면 및 지지 기판 상의 최표면의 접합층의 표면을 각각 세정 및 표면 활성화했다. 구체적으로는, 순수를 이용한 초음파 세정을 실시하고, 스핀 드라이에 의해 기판 표면을 건조시켰다. 이어서, 세정 후의 지지 기판을 플라즈마 활성화 챔버에 도입하여, 질소 가스 플라즈마로 30℃에서 접합면을 활성화했다. 또한, 압전성 재료 기판을 마찬가지로 플라즈마 활성화 챔버에 도입하여, 질소 가스 플라즈마로 30℃에서 접합면을 표면 활성화했다. 표면 활성화 시간은 40초로 하고, 에너지는 100 W로 했다. 표면 활성화 중에 부착된 파티클을 제거할 목적으로, 상술한 것과 동일한 초음파 세정, 스핀 드라이를 재차 실시했다.
이어서, 각 기판의 위치맞춤을 행하여, 실온에서 양 기판의 활성화한 접합면끼리를 접촉시켰다. 압전성 재료 기판 측을 위로 하여 접촉시켰다. 이 결과, 기판끼리의 밀착이 넓어지는 모습(소위 본딩 웨이브)이 관측되어, 양호하게 예비 접합이 이루어졌음을 확인할 수 있었다. 이어서, 접합 강도를 늘리는 것을 목적으로, 접합체를 질소 분위기의 오븐에 투입하여, 150℃에서 10시간 유지했다. 오븐으로부터 빼낸 접합체의 접합 강도를 균열 개구부(crack opening) 쪽에서 측정한 바, 2.3 J/㎡로 충분한 접합 강도가 얻어졌음을 알 수 있었다.
가열 후의 접합체의 압전성 재료 기판의 표면을 연삭 가공, 랩 가공 및 CMP 가공에 제공하여, 압전성 재료 기판의 두께가 20 ㎛가 되게 했다.
이어서, 본 발명의 효과를 확인하기 위해서, 접합체의 압전성 재료 기판 상에, 금속 알루미늄으로 이루어지는 빗살 전극을 형성하여, 표면 탄성파 소자의 공진자를 제작했다. 그 제원(諸元)을 이하에 나타낸다.
IDT 주기 6 ㎛
IDT 개구 길이 300 um
IDT 개수 80개
반사기 개수 40개
네트워크 아날라이저로 그 반사 특성을 측정한 바, 도 6에 도시하는 것과 같이 반공진 주파수보다 높은 영역에서의 최대 스퓨리어스의 크기는 2.2 dB였다.
이하에, 본 실시예에 있어서의 지지 기판, 중간층, 압전성 재료 기판의 각 물성을 정리하여 기재한다. 또한, 각 부분의 음속을 도 4에 도시한다.
표면의 산술 평균 거칠기(nm) 음속(m/sec)
압전성 재료층(PZC) ━ 5,574
1번째 층인 중간층(1) 1.0 4,173
2번째 층인 중간층(2) 1.3 7,458
3번째 층인 중간층(X) 1.9 5,235
지지 기판(S) 3.2 ━
단, 각 부분의 음속은 이하와 같이 정의한다.
즉, 물질의 탄성률을 E, 밀도를 ρ로 한 경우, 음속 V를 이하의 식을 이용하여 산출한다.
Figure pct00001
압전체 결정의 경우는 이들 파라미터에 관해서 다양한 보고가 되어 있지만(예컨대, 탄성파 디바이스 기술, 일본학술진흥회 탄성파 소자 기술 제150 위원회 편 등에 자세히 나와 있다), 유전 박막에 관해서는 각각 측정이 필요하다. Si 기판 상에 각각의 물질을 스퍼터링법에 의해 제막한다. 이때의 두께는 약 1 ㎛로 했다. 이들 막에 대하여, 우선은 X선 반사법에 의해 밀도를 측정했다. 또한, 나노인덴테이션 시험에 의해 탄성률을 측정하여, 각각의 막의 음속을 상기 식에 기초하여 산출한다.
또한, 각 표면의 산술 평균 거칠기는, 히타치하이테크사 제조의 원자간력 현미경(AFM)으로 10x10 ㎛의 범위를 관찰하여, 표면의 요철 데이터로부터 산출했다.
(실시예 2)
실시예 1과 같은 식으로 하여, 도 2의 (c)에 도시하는 것과 같은 접합체(7B)를 제작하고, 또한 도 3에 도시하는 것과 같은 처리를 실시하여 SAW 소자를 얻었다.
단, 지지 기판 상에 중간층(X, 3, 2), 접합층(M)을 설치했다. 구체적으로는, 산술 평균 거칠기(Ra)가 3.2 nm인 실리콘으로 이루어지는 지지 기판(S)의 표면(Sa)을 세정한 후, 스퍼터 장치로 산화알루미늄으로 이루어지는 중간층(X)을 성막했다. 이때의 중간층(X)의 두께는 600 nm였다. 성막 후의 웨이퍼를 일단 빼내어, 중간층(X)의 표면(Xa)의 산술 평균 거칠기(Rx)를 측정한 바, 2.7 nm까지 감소했다. 재차 동일한 웨이퍼 상에 연속해서 산화규소로 이루어지는 중간층(3)을 1000 nm 성막했다. 이때의 산술 평균 거칠기는 1.6 nm였다. 또한, 규소로 이루어지는 중간층(2)을 두께 300 nm 성막한 후, 산화규소로 이루어지는 접합층(M)을 연속해서 350 nm 성막하여, 최종적으로 4층의 막 구조를 갖는 지지 기판을 얻었다. 이때의 중간층(2), 접합층(M)의 산술 평균 거칠기는 각각 1.3 nm, 1.2 nm로 초기의 3.2 nm보다 대폭 매끄러운 표면을 얻었다. 최표면의 접합층(M)의 표면(Ma)을 CMP 가공하여 약 30 nm를 제거했다. 그 결과, 접합층(M)의 표면(Ma)의 산술 평균 거칠기를 0.55 nm로 할 수 있었다.
그 밖에는 실시예 1과 같은 식으로 도 3의 (b)과 같은 SAW 소자를 제작하여, 같은 식으로 측정을 실시한 바, 최대 스퓨리어스의 크기는 1.3 dB였다.
각 층의 표면 거칠기 및 음속은 이하와 같다. 또한, 각 부분의 음속을 도 5에 도시한다.
표면의 산술 평균 거칠기(nm) 음속(m/sec)
압전성 재료층(PZC) ━ 5,574
1번째 층인 중간층(1) 1.2 5,235
2번째 층인 중간층(2) 1.3 6,872
3번째 층인 중간층(3) 1.6 5,235
4번째 층인 중간층(X) 2.7 7,458
지지 기판(S) 3.2 ━
(비교예 1)
실시예 1과 같은 식으로 하여, 도 1에 도시하는 것과 같은 접합체를 제작하고, 또한 도 3에 도시하는 것과 같은 처리를 실시하여 SAW 소자를 얻었다.
단, 본 예에서는, 실시예 1과는 각 중간층의 재질을 변경했다. 구체적으로는, 산술 평균 거칠기(Ra)=2.8 nm인 실리콘으로 이루어지는 지지 기판(S)의 표면(Sa)에, 산화알루미늄으로 이루어지는 중간층(X)(600 nm), 산화규소로 이루어지는 중간층(2)(1200 nm), 실리콘으로 이루어지는 최표면의 접합층(M)(400 nm)을 계속하여 성막하여, 3층 구조를 얻었다. 각 중간층(2), 접합층(M)의 각 산술 평균 거칠기는 각각 1.2 nm, 1.0 nm, 0.9 nm였다. 최표층의 접합층을 20 nm 정도 CMP 연마하여, 경면으로 했다. 이어서, 압전성 재료 기판 상의 접합층의 표면과 지지 기판 상의 최표면의 중간층의 표면에 Ar의 중성 원자를 조사한 후, 직접 접합했다.
실시예 1과 같은 식으로 압전성 재료 기판 두께를 20 ㎛까지 가공한 후에 주파수 특성을 측정한 바, 도 7에 도시하는 것과 같은 S11의 주파수 변화의 차트가 얻어졌다. 또한, 최대 스퓨리어스의 크기는 14.4 dB였다.
각 층의 표면 거칠기 및 음속은 이하와 같다.
표면의 산술 평균 거칠기(nm) 음속(m/sec)
압전성 재료층(PZC) ━ 5,574
1번째 층인 중간층(1) 0.9 6,872
2번째 층인 중간층(2) 1.0 5,235
3번째 층인 중간층(X) 1.2 7,458
지지 기판(S) 2.8 ━
(비교예 2)
실시예 1과 같은 식으로 도 1에 도시하는 것과 같은 접합체를 제작하고, 또한 도 3에 도시하는 것과 같은 처리를 실시하여 SAW 소자를 얻었다.
단, 본 예에서는, 실시예 1과는 각 중간층의 재질을 변경했다. 구체적으로는, 산술 평균 거칠기(Ra)=2.9 nm인 실리콘으로 이루어지는 지지 기판(S)의 표면(Sa)에, 규소로 이루어지는 중간층(X)(600 nm), 산화알루미늄으로 이루어지는 중간층(2)(1200 nm), 규소로 이루어지는 최표면의 접합층(M)(400 nm)을 계속해서 성막했다. 각 중간층(2), 접합층(M)의 성막 시의 각 산술 평균 거칠기는 각각 2.2 nm, 1.7 nm, 1.6 nm였다. 최표층의 접합층을 80 nm 정도 CMP 연마하여, 경면으로 했다. 이어서, 압전성 재료 기판의 표면과 지지 기판 상의 최표면의 접합층의 표면에 Ar의 중성 원자를 조사한 후, 직접 접합했다.
실시예 1과 같은 식으로 압전성 재료 기판 두께를 20 ㎛까지 가공한 후에 주파수 특성을 측정한 바, 최대 스퓨리어스의 크기는 17.8 dB였다.
각 층의 표면 거칠기 및 음속은 이하와 같다.
표면의 산술 평균 거칠기(nm) 음속(m/sec)
압전성 재료층(PZC) ━ 5,574
1번째 층인 중간층(1) 1.6 6,872
2번째 층인 중간층(2) 1.7 7,458
3번째 층인 중간층(X) 2.2 6,872
지지 기판(S) 2.9 ━

Claims (3)

  1. 압전성 재료층, 지지 기판 및 상기 압전성 재료층과 상기 지지 기판 사이에 있는 x층(x는 3 이상의 정수이다)의 중간층을 구비하고 있고, 상기 압전성 재료층, 상기 지지 기판 및 상기 중간층이 하기 식 (1)을 만족하며, x가 짝수인 경우에는 하기 식 (2)를 만족하고, x가 홀수인 경우에는 하기 식 (3)을 만족하는 것을 특징으로 하는 탄성파 디바이스용 복합 기판.
    Rn<Rn+1 ··· (1)
    (식 (1)에 있어서,
    n은 1부터 x까지의 모든 정수를 나타내고,
    Rn은 상기 압전성 재료층에서 봤을 때 n번째 층인 상기 중간층의 상기 압전성 재료층 측 표면의 산술 평균 거칠기이고,
    Rx+1은 상기 지지 기판의 상기 압전성 재료층 측 표면의 산술 평균 거칠기이다.)
    Vn-1<Vn ··· (2)
    (식 (2)에 있어서,
    n은 2 이상 x 이하의 모든 짝수를 나타내고,
    Vn은 상기 압전성 재료층에서 봤을 때 n번째 층인 상기 중간층의 음속이다.)
    Vn-1>Vn ··· (3)
    (식 (3)에 있어서,
    n은 1 이상 x 이하의 모든 홀수를 나타내고,
    Vn은 상기 압전성 재료층에서 봤을 때 n번째 층인 상기 중간층의 음속이고,
    V0은 상기 압전성 재료층의 음속이다.)
  2. 제1항에 있어서, 상기 중간층이 규소, 산화규소, 알루미나, 오산화탄탈, 오산화니오븀, 산화하프늄 및 산화티탄으로 이루어지는 군에서 선택된 재질로 이루어지는 것을 특징으로 하는 탄성파 디바이스용 복합 기판.
  3. 제1항 또는 제2항에 있어서, 상기 지지 기판의 상기 압전성 재료층 측의 상기 표면이 연삭 지석에 의한 가공 또는 블라스트 가공에 의해 거칠게 되어 있는 것을 특징으로 하는 탄성파 디바이스용 복합 기판.
KR1020227007275A 2020-09-10 2021-06-24 탄성파 디바이스용 복합 기판 KR20220041200A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020152198 2020-09-10
JPJP-P-2020-152198 2020-09-10
PCT/JP2021/023918 WO2022054372A1 (ja) 2020-09-10 2021-06-24 弾性波デバイス用複合基板

Publications (1)

Publication Number Publication Date
KR20220041200A true KR20220041200A (ko) 2022-03-31

Family

ID=80632255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227007275A KR20220041200A (ko) 2020-09-10 2021-06-24 탄성파 디바이스용 복합 기판

Country Status (7)

Country Link
US (1) US20220190804A1 (ko)
EP (1) EP4047819A4 (ko)
JP (1) JPWO2022054372A1 (ko)
KR (1) KR20220041200A (ko)
CN (1) CN115956339A (ko)
TW (1) TW202211619A (ko)
WO (1) WO2022054372A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024004333A1 (ja) * 2022-06-27 2024-01-04 日本碍子株式会社 複合基板および複合基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170063333A (ko) 2015-11-27 2017-06-08 한국전자통신연구원 광 음향 프로브 및 그를 포함하는 광 음향 스펙트로스코피

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348724A (en) 1980-04-15 1982-09-07 Honeywell Information Systems Inc. Address pairing apparatus for a control store of a data processing system
JPH0563500A (ja) * 1991-08-30 1993-03-12 Tdk Corp 表面弾性波素子
JP2001053579A (ja) * 1999-06-02 2001-02-23 Matsushita Electric Ind Co Ltd 弾性表面波素子と移動体通信機器
JP2014086400A (ja) 2012-10-26 2014-05-12 Mitsubishi Heavy Ind Ltd 高速原子ビーム源およびそれを用いた常温接合装置
US10523178B2 (en) 2015-08-25 2019-12-31 Avago Technologies International Sales Pte. Limited Surface acoustic wave (SAW) resonator
KR20190134827A (ko) * 2016-03-25 2019-12-04 엔지케이 인슐레이터 엘티디 접합체 및 탄성파 소자
KR20180107212A (ko) * 2016-03-25 2018-10-01 엔지케이 인슐레이터 엘티디 접합 방법
JP6250856B1 (ja) * 2016-07-20 2017-12-20 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法とこの複合基板を用いた表面弾性波デバイス
WO2018154950A1 (ja) * 2017-02-21 2018-08-30 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
US20220069803A1 (en) * 2018-12-21 2022-03-03 Kyocera Corporation Elastic wave device, splitter, and communication apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170063333A (ko) 2015-11-27 2017-06-08 한국전자통신연구원 광 음향 프로브 및 그를 포함하는 광 음향 스펙트로스코피

Also Published As

Publication number Publication date
EP4047819A1 (en) 2022-08-24
US20220190804A1 (en) 2022-06-16
TW202211619A (zh) 2022-03-16
WO2022054372A1 (ja) 2022-03-17
JPWO2022054372A1 (ko) 2022-03-17
EP4047819A4 (en) 2023-03-01
CN115956339A (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
WO2018180827A1 (ja) 接合体および弾性波素子
JP6648346B1 (ja) 圧電性材料基板と支持基板との接合体
WO2019130852A1 (ja) 圧電性材料基板と支持基板との接合体およびその製造方法
KR20200078571A (ko) 압전성 재료 기판과 지지 기판의 접합체, 그 제조 방법 및 탄성파 소자
WO2019188350A1 (ja) 接合体および弾性波素子
WO2022054372A1 (ja) 弾性波デバイス用複合基板
JP6850401B1 (ja) 接合体および弾性波素子
JP2021180465A (ja) 表面弾性波デバイス用複合基板及びその製造方法
KR102404966B1 (ko) 압전성 재료 기판과 지지 기판의 접합체 및 탄성파 소자
KR102402296B1 (ko) 압전성 재료 기판과 지지 기판의 접합체
US11791796B2 (en) Bonded body of piezoelectric material substrate and supporting substrate
TWI733368B (zh) 接合體及彈性波元件
TWI743700B (zh) 4g頻帶用彈性表面波元件
WO2023188514A1 (ja) 接合体および弾性波素子
JP2022174977A (ja) 弾性波デバイス、フィルタ、マルチプレクサ並びにウエハおよびその製造方法
WO2019188325A1 (ja) 接合体および弾性波素子
JPWO2018203430A1 (ja) 弾性波素子およびその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal