KR20220035743A

KR20220035743A - 다층 회로층을 포함하는 인쇄회로기판의 제조 방법 및 이에 의해 제조되는 인쇄회로기판

Info

Publication number: KR20220035743A
Application number: KR1020200117860A
Authority: KR
Inventors: 유문상; 임윤호; 이선옥
Original assignee: 주식회사 심텍
Priority date: 2020-09-14
Filing date: 2020-09-14
Publication date: 2022-03-22

Abstract

일 측면에 따르는 인쇄회로기판의 제조 방법에 있어서, 적어도 한층 이상의 제1 부재 회로층, 및 상기 적어도 한층 이상의 제1 부재 회로층을 절연하도록 배치되는 적어도 한층 이상의 제1 부재 절연층을 포함하는 제1 기판 부재를 제공한다. 상기 적어도 한층 이상의 제1 부재 회로층 중 최상층인 제1 부재 최상부 회로층이 외부로 노출된다. 적어도 한층 이상의 제2 부재 회로층, 및 상기 적어도 한층 이상의 제2 부재 회로층을 절연하도록 배치되는 적어도 한층 이상의 제2 부재 절연층을 포함하는 제2 기판 부재를 제공한다. 상기 적어도 한층 이상의 제2 부재 회로층 중 최하층인 제2 부재 최하부 회로층이 외부로 노출된다. 상기 제1 부재 최상부 회로층의 일부분인 제1 부재 접속 패드와 상기 제2 부재 최하부 회로층의 일부분인 제2 부재 접속 패드를 솔더 접합하고, 상기 제1 기판 부재와 상기 제2 기판 부재 사이의 공간을 몰딩한다.

Description

다층 회로층을 포함하는 인쇄회로기판의 제조 방법 및 이에 의해 제조되는 인쇄회로기판{method of fabricating printed circuit board including multi circuit layers and printed circuit board fabricated by the same}

본 출원은 다층 회로층을 포함하는 인쇄회로기판의 제조 방법 및 이에 의해 제조되는 인쇄회로기판에 관한 것이다.

다층 회로층을 포함하는 인쇄회로기판은, 서로 다른 회로층을 연결하는 비아의 형성 방법에 따라 크게 두가지로 나뉠 수 있다. 먼저, 상기 비아를 형성함에 있어서, 한 층의 회로층을 형성한 후에 다음 층의 회로층을 형성할 때마다 비아홀을 형성하고, 상기 비아홀을 채우는 비아를 형성하는 빌드업(build up)방식이 있다. 다른 방식으로, 절연층의 상하면에 회로층을 형성한 코어 자재를 복수개 적층하여 적층 구조물을 형성한 후에, 상기 적층 구조물을 관통하는 관통 비아홀을 형성하고, 상기 관통 비아홀을 채우는 비아를 형성하는 논-빌드업(non-build up) 방식이 있다.

최근에는 회로의 미세화 및 회로층의 개수가 증가함에 따라, 층간 연결의 미세화에 쉬운 빌드업 방식을 채택하는 인쇄회로기판이 늘어나고 있다. 하지만, 빌드업 방식의 경우, 회로 적층수가 증가함에 따른 공정 마진 부족, 제작 기간이 늘어남에 따른 제작 수율 저하, 및 품질 신뢰성 저하에 대한 대처와 관련된 과제가 있다.

본 출원이 이루고자 하는 기술적 과제는, 다층 회로층을 포함하는 인쇄회로기판을 신뢰성 있게 제조하는 방법을 제공한다.

본 출원이 이루고자 하는 기술적 과제는, 상술한 방법으로 제조되는 다층 회로층을 포함하는 인쇄회로기판을 제공하는 것이다.

본 출원의 일 측면에 따르는 인쇄회로기판의 제조 방법이 개시된다. 상기 제조 방법에 있어서, 적어도 한층 이상의 제1 부재 회로층, 및 상기 적어도 한층 이상의 제1 부재 회로층을 절연하도록 배치되는 적어도 한층 이상의 제1 부재 절연층을 포함하는 제1 기판 부재를 제공한다. 상기 적어도 한층 이상의 제1 부재 회로층 중 최상층인 제1 부재 최상부 회로층이 외부로 노출된다. 적어도 한층 이상의 제2 부재 회로층, 및 상기 적어도 한층 이상의 제2 부재 회로층을 절연하도록 배치되는 적어도 한층 이상의 제2 부재 절연층을 포함하는 제2 기판 부재를 제공한다. 상기 적어도 한층 이상의 제2 부재 회로층 중 최하층인 제2 부재 최하부 회로층이 외부로 노출된다. 상기 제1 부재 최상부 회로층의 일부분인 제1 부재 접속 패드와 상기 제2 부재 최하부 회로층의 일부분인 제2 부재 접속 패드를 솔더 접합하고, 상기 제1 기판 부재와 상기 제2 기판 부재 사이의 공간을 몰딩한다.

본 출원의 다른 측면에 따르는 인쇄회로기판은 적어도 한층 이상의 제1 부재 회로층, 및 상기 적어도 한층 이상의 제1 부재 회로층을 절연하도록 배치되는 적어도 한층 이상의 제1 부재 절연층을 포함하는 제1 기판 부재; 적어도 한층 이상의 제2 부재 회로층, 및 상기 적어도 한층 이상의 제2 부재 회로층을 절연하도록 배치되는 적어도 한층 이상의 제2 부재 절연층을 포함하는 제2 기판 부재; 및 상기 제1 기판 부재와 상기 제2 기판 부재를 접합시키는 접합부를 포함한다. 상기 제1 기판 부재는 상기 적어도 한층 이상의 제1 부재 회로층 중 최상층인 제1 부재 최상부 회로층의 일부분인 제1 부재 접속 패드를 포함하고, 상기 제2 기판 부재는 상기 적어도 한층 이상의 제2 부재 회로층 중 최하층인 제2 부재 최하부 회로층의 일부분인 제2 부재 접속 패드를 포함한다. 상기 접합부는 상기 제1 부재 접속 패드와 상기 제2 부재 접속 패드를 전기적으로 연결하는 솔더 접속부, 및 상기 제1 기판 부재와 상기 제2 기판 부재 사이의 공간을 채우는 몰드 물질을 포함한다.

본 출원의 일 실시 예에 따르면, 적어도 한층 이상의 회로층 및 적어도 한층 이상의 절연층을 구비하는 제1 기판 부재 및 제2 기판 부재를 각각 준비하고, 솔더 접합 방법에 의해 상기 제1 및 제2 회로 기판부를 전기적으로 연결할 수 있다. 이어서, 상기 제1 기판 부재와 상기 제2 기판 부재 사이의 공간을 몰드 물질로 채움으로써, 다층 회로층을 포함하는 인쇄회로기판을 신뢰성 있게 제조할 수 있다.

도 1은 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 순서도이다.
도 2 내지 도 12는 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.
도 13은 본 발명의 다른 실시 예에 따르는 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 14은 본 출원의 또다른 실시 예에 따르는 인쇄회로기판(3)을 개략적으로 나타내는 단면도이다.
도 15는 본 출원의 또다른 실시 예에 따르는 인쇄회로기판(4)을 개략적으로 나타내는 단면도이다.
도 16 내지 도 20은 본 출원의 또다른 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.
도 21은 본 출원의 또다른 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.

이하, 첨부한 도면을 참조하여 본 개시의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다.

복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또한, 방법 또는 제조 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 경우에 따라 반대의 순서대로 수행되는 경우를 배제하지 않는다.

이하에서는, 다양한 도면을 이용하여, 본 출원의 실시예들에 따르는 다층 회로층을 포함하는 인쇄회로기판의 제조 방법 및 이에 의해 제조된 인쇄회로기판을 설명한다.

도 1은 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 순서도이다. 도 2 내지 도 12는 본 출원의 일 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다.

도 1의 S110을 참조하면, 적어도 한층 이상의 제1 부재 회로층 및 적어도 한층 이상의 제1 부재 절연층을 포함하는 제1 기판 부재를 제공한다. 이때, 상기 적어도 한층 이상의 제1 부재 절연층은 상기 적어도 한층 이상의 제1 부재 회로층을 절연하도록 배치될 수 있다.

보다 구체적으로, 도 2 내지 도 5를 참조하여, S110 단계의 상기 제1 기판 부재(10)의 제조 방법을 설명하도록 한다. 도 2를 참조하면, 제1 부재 베이스 시트(100)를 준비한다. 제1 부재 베이스 시트(100)는 제1 부재 절연 코어층(110), 제1 부재 절연 코어층(110)의 상면 및 하면에 각각 배치되는 제1 부재 상부 구리층(110a) 및 제1 부재 하부 구리층(110b)을 포함한다.

이어서, 도 3을 참조하면, 제1 부재 베이스 시트(100)를 관통하는 관통 비아홀을 형성하고, 상기 관통 비아홀 내부를 채우는 제1 부재 관통 비아(120c)를 형성한다. 또한, 도 2의 제1 부재 상부 구리층(110a)을 도금 시드층으로 이용하여, 제1 부재 절연 코어층(110)의 상면 상에 제1 부재 제1 상부 회로층(120a)을 형성한다. 또한, 도 2의 제1 부재 하부 구리층(110b)을 도금 시드층으로 이용하여, 제1 부재 절연 코어층(110)의 하면 상에 제1 부재 제1 하부 회로층(120b)을 형성한다.

이어서, 도 4를 참조하면, 제1 부재 절연 코어층(110)의 상면 상에서, 제1 부재 제1 상부 회로층(120a)를 덮는 제1 부재 제1 상부 절연층(130a)을 형성한다. 마찬가지로, 제1 부재 절연 코어층(110)의 하면 상에서, 제1 부재 제1 하부 회로층(120b)를 덮는 제1 부재 제1 하부 절연층(130b)을 형성한다.

이어서, 제1 부재 제1 상부 절연층(130a)을 관통하여 제1 부재 제1 상부 회로층(120a)을 노출시키는 제1 상부 비아홀을 형성한다. 이어서, 도금법에 의해 상기 제1 상부 비아홀의 내부를 구리 도금하여 제1 부재 제1 상부 비아(132a)를 형성하고, 상기 제1 상부 비아홀 외부의 제1 부재 제1 상부 절연층(130a) 상에 제1 부재 제2 상부 회로층(140a)을 형성한다. 마찬가지로, 제1 부재 제1 하부 절연층(130b)을 관통하여 제1 부재 제1 하부 회로층(120b)을 노출시키는 제1 하부 비아홀을 형성한다. 이어서, 도금법에 의해 상기 제1 하부 비아홀 내부를 구리 도금하여 제1 부재 제1 하부 비아(132b)를 형성하고, 상기 제1 하부 비아홀 외부의 제1 부재 제1 하부 절연층(130b) 상에 제1 부재 제2 하부 회로층(140b)을 형성한다.

이어서, 도 5를 참조하면, 도 4의 공정과 실질적으로 동일한 공정을 진행할 수 있다. 구체적으로, 제1 부재 제1 상부 절연층(130a) 상에서 제1 부재 제2 상부 회로층(140a)을 덮는 제1 부재 제2 상부 절연층(150a)을 형성한다. 이어서, 제1 부재 제2 상부 절연층(150a) 내부에 제1 부재 제2 상부 비아(152a), 및 제1 부재 제2 상부 절연층(150a) 상에 제1 부재 제3 상부 회로층(160a)을 형성한다. 제1 부재 제2 상부 비아(152a)는 제1 부재 제2 상부 회로층(140a)과 제1 부재 제3 상부 회로층(150a)을 전기적으로 연결시킬 수 있다.

마찬가지로, 제1 부재 제1 하부 절연층(130b) 상에서 제1 부재 제2 하부 회로층(140b)을 덮는 제1 부재 제2 하부 절연층(150b)을 형성한다. 제1 부재 제2 하부 절연층(150b) 내부에 제1 부재 제2 하부 비아(152b), 및 제1 부재 제2 하부 절연층(150b) 상에 제1 부재 제3 하부 회로층(160b)를 형성한다. 제1 부재 제2 하부 비아(152b)는 제1 부재 제2 하부 회로층(140b)와 제1 부재 제3 하부 회로층(150b)을 전기적으로 연결시킬 수 있다.

상술한 공정의 결과, 도 5에 도시되는 제1 기판 부재(10)를 제조할 수 있다. 결과적으로, 제1 기판 부재(10)는 적어도 한층 이상의 제1 부재 회로층(120a, 120b, 140a, 140b, 160a, 160b)과 적어도 한층 이상의 제1 부재 절연층(130a, 130b, 150a, 150b)을 포함한다. 적어도 한층 이상의 제1 부재 회로층 중 최상층인 제1 부재 제3 상부 회로층(160a)은 외부로 노출될 수 있다. 마찬가지로, 적어도 한층 이상의 제1 부재 회로층 중 최하층인 제1 부재 제3 하부 회로층(160b)는 외부로 노출될 수 있다.

도 1을 다시 참조하면, S120 단계에서, 적어도 한층 이상의 제2 부재 회로층 및 적어도 한층 이상의 제2 부재 절연층을 포함하는 제2 기판 부재를 제공한다. 이때, 상기 적어도 한층 이상의 제2 부재 절연층은 상기 적어도 한층 이상의 제2 부재 회로층을 절연하도록 배치될 수 있다.

보다 구체적으로, 도 6 내지 도 9를 참조하여, S120 단계의 상기 제2 기판 부재(20)의 제조 방법을 설명하도록 한다. 제2 기판 부재(20)의 제조 방법은 제1 기판 부재(10)의 제조 방법과 실질적으로 동일하다.

도 6을 참조하면, 제2 부재 베이스 시트(200)를 제공한다. 제2 부재 베이스 시트(200)는 제2 부재 절연 코어층(210), 및 제2 부재 절연 코어층(210)의 상면 및 하면 상에 각각 배치되는 제2 부재 상부 구리층(210a) 및 제2 부재 하부 구리층(210b)을 포함한다.

이어서, 도 7을 참조하면, 제2 부재 베이스 시트(200)를 관통하는 관통 비아홀을 형성하고, 상기 관통 비아홀 내부를 채우는 제2 부재 관통 비아(220c)를 형성한다. 또한, 도 6의 제2 부재 상부 구리층(210a)을 도금 시드층으로 이용하여, 제2 부재 절연 코어층(210)의 상면 상에 제2 부재 제1 상부 회로층(220a)을 형성한다. 또한, 도 6의 제2 부재 하부 구리층(210b)을 도금 시드층으로 이용하여, 제2 부재 절연 코어층(210)의 하면 상에 제2 부재 제1 하부 회로층(220b)을 형성한다.

이어서, 도 8을 참조하면, 제2 부재 절연 코어층(210)의 상면 상에서, 제2 부재 제1 상부 회로층(220a)를 덮는 제2 부재 제1 상부 절연층(230a)을 형성한다. 마찬가지로, 제2 부재 절연 코어층(210)의 하면 상에서, 제2 부재 제1 하부 회로층(220b)를 덮는 제2 부재 제1 하부 절연층(230b)을 형성한다.

이어서, 제2 부재 제1 상부 절연층(230a)을 관통하여 제2 부재 제1 상부 회로층(220a)을 노출시키는 제1 상부 비아홀을 형성한다. 이어서, 도금법에 의해 상기 제1 상부 비아홀의 내부를 구리 도금하여 제2 부재 제1 상부 비아(232a)를 형성하고, 상기 제1 상부 비아홀 외부의 제2 부재 제1 상부 절연층(230a) 상에 제2 부재 제2 상부 회로층(240a)을 형성한다. 마찬가지로, 제2 부재 제1 하부 절연층(230b)을 관통하여 제2 부재 제1 하부 회로층(220b)을 노출시키는 제1 하부 비아홀을 형성한다. 이어서, 도금법에 의해 상기 제1 하부 비아홀 내부를 구리 도금하여 제2 부재 제1 하부 비아(232b)를 형성하고, 상기 제1 하부 비아홀 외부의 제2 부재 제1 하부 절연층(230b) 상에 제2 부재 제2 하부 회로층(240b)을 형성한다.

이어서, 도 9를 참조하면, 제2 부재 제1 상부 절연층(230a) 상에서 제2 부재 제2 상부 회로층(240a)을 덮는 제2 부재 제2 상부 절연층(250a)을 형성한다. 이어서, 제2 부재 제2 상부 절연층(250a) 내부에 제2 부재 제2 상부 비아(252a), 및 제2 부재 제2 상부 절연층(250a) 상에 제2 부재 제3 상부 회로층(260a)을 형성한다. 제2 부재 제2 상부 비아(252a)는 제2 부재 제2 상부 회로층(240a)과 제2 부재 제3 상부 회로층(250a)을 전기적으로 연결시킬 수 있다.

마찬가지로, 제2 부재 제1 하부 절연층(230b) 상에서 제2 부재 제2 하부 회로층(240b)을 덮는 제2 부재 제2 하부 절연층(250b)을 형성한다. 제2 부재 제2 하부 절연층(250b) 내부에 제2 부재 제2 하부 비아(252b), 및 제2 부재 제2 하부 절연층(250b) 상에 제2 부재 제3 하부 회로층(260b)을 형성한다. 제2 부재 제2 하부 비아(252b)는 제2 부재 제2 하부 회로층(240b)과 제2 부재 제3 하부 회로층(250b)을 전기적으로 연결시킬 수 있다.

상술한 공정의 결과, 도 9에 도시되는 제2 기판 부재(20)를 제조할 수 있다. 결과적으로, 제2 기판 부재(20)는 적어도 한층 이상의 제2 부재 회로층(220a, 220b, 240a, 240b, 260a, 260b)과 적어도 한층 이상의 제1 부재 절연층(230a, 230b, 250a, 250b)을 포함한다.

도 1을 다시 참조하면, S130 단계에서, 상기 제1 기판 부재의 제1 부재 접속 패드와 상기 제2 기판 부재의 제2 부재 접속 패드를 솔더 접합하고, 상기 제1 기판 부재와 상기 제2 기판 부재 사이의 공간을 몰드 물질로 채운다.

이때, 상기 제1 부재 접속 패드는 상기 제1 기판 부재에서, 상기 적어도 한층 이상의 제1 부재 회로층 중 최상층인 제1 부재 최상부 회로층(즉, 도 5에서, 제1 기판 부재(10)의 제1 부재 제3 상부 회로층(160a)의 일부분일 수 있다. 또한, 상기 제2 부재 접속 패드는 상기 제2 기판 부재에서, 상기 적어도 한층 이상의 제2 부재 회로층 중 최하층인 제2 부재 최하부 회로층(즉, 도 9에서, 제2 기판 부재(20)의 제2 부재 제3 하부 회로층(260b)의 일부분일 수 있다.

보다 구체적으로, 도 10 내지 도 12를 참조하여, S130 단계의 상기 솔더 접합 및 몰딩 공정을 설명하도록 한다. 도 10을 참조하면, 제1 기판 부재(10)의 제1 부재 제3 상부 회로층(160a)의 일부분인 제1 부재 접속 패드(160a) 상에 솔더 물질(310)을 배치시킨다. 제1 부재 접속 패드(160a) 상에 솔더 물질(310)을 배치시키는 공정은, 솔더 물질(310)의 종류에 따라 달라질 수 있다. 일 실시 예로서, 솔더 물질(310)이 솔더 페이스트인 경우, 솔더 물질(310)을 배치시키는 공정은, 제1 부재 접속 패드(160a) 상에 상기 솔더 페이스트를 인쇄하는 공정일 수 있다. 다른 실시 예로서, 솔더 물질(310)이 솔더볼인 경우, 솔더 물질(310)을 배치시키는 공정은, 제1 부재 접속 패드(160a) 상에 상기 솔더볼을 안착시키는 공정일 수 있다.

이어서, 도 11을 참조하면, 제2 기판 부재(20)를 준비한다. 이어서, 제1 기판 부재(10)와 제2 기판 부재(20)를 서로 압착시켜, 솔더 물질(310)이 제1 부재 접속 패드(160a)와 제2 부재 접속 패드(260b)를 접합시키도록 한다. 이때, 솔더 물질(310)에 열이 인가될 수 있다. 그 결과, 상기 압착 결과, 솔더 물질(310)은 솔더 접속부(312)로 변환될 수 있다.

이어서, 도 12를 참조하면, 유동성을 가지는 절연성 몰딩재를 준비한다. 상기 몰딩재는 에폭시를 포함하는 몰딩 화합물일 수 있다. 이어서, 상기 절연성 몰딩재를 제1 기판 부재(10)와 제2 기판 부재(20) 사이의 공간에 주입한다. 이어서, 상기 몰딩재를 고형화시켜, 제1 기판 부재(10)와 제2 기판 부재(20)를 결합시킨다.

추가적으로, 제2 부재 제2 상부 절연층(250a) 상에서 제2 부재 제3 상부 회로층(260a)를 선택적으로 덮는 상부 솔더 레지스트층(410a)이 베치될 수 있다. 상술한 공정의 결과, 도 12의 인쇄회로기판(1)이 제조될 수 있다.

한편, 몇몇 다른 실시 예들에 있어서, S130 단계의 상기 솔더 접합 및 몰딩 공정을 설명하도록 한다. 먼저, 도 10에서와 같이, 제1 기판 부재(10)의 제1 부재 제3 상부 회로층(160a)의 일부분인 제1 부재 접속 패드(160a) 상에 솔더 물질(310)을 배치시킨다. 솔더 물질(310)을 배치시키는 방법은 솔더 페이스트를 제1 부재 접속 패드(160a) 상에 인쇄하는 방법 또는 솔더볼을 제1 부재 접속 패드(160a) 상에 안착시키는 방법일 수 있다.

이어서, 절연성의 몰딩 시트를 준비한다. 상기 몰딩 시트를 제1 기판 부재(10)와 제2 기판 부재(20) 사이에 배치한다. 상기 몰딩 시트는 에폭시를 포함할 수 있다. 이어서, 제1 기판 부재(10)와 제2 기판 부재(20)를 서로 압착시켜, 솔더 물질(310)이 제1 부재 접속 패드(160a)와 제2 부재 접속 패드(260b)를 접합함과 동시에 상기 몰딩 시트가 제1 기판 부재(10)와 제2 기판 부재(20) 사이의 공간을 매립하도록 한다.

추가적으로, 제2 부재 제2 상부 절연층(250a) 상에서 제2 부재 제3 상부 회로층(260a)를 선택적으로 덮는 상부 솔더 레지스트층(410a)이 배치될 수 있다. 상술한 공정의 결과, 도 12의 인쇄회로기판(1)이 제조될 수 있다.

한편, 도 10의 실시 예에서, 솔더 물질(310)을 제1 부재 접속 패드(160a) 상에 배치시키고 있으나, 몇몇 다른 실시 예들에 있어서, 도시된 것과 다르게, 솔더 물질(310)을 제2 부재 접속 패드(260b) 상에 배치할 수도 있다.

한편, 이하에서는 도 12를 이용하여, 본 출원의 일 실시 예에 따르는 인쇄회로기판을 설명한다.

도 12를 참조하면, 인쇄회로기판(1)은 제1 기판 부재(10), 제2 기판 부재(20), 및 제1 및 제2 기판 부재(10, 20)를 접합시키는 접합부(312, 320)을 포함한다.

제1 기판 부재(10)는 적어도 한층 이상의 제1 부재 회로층(120a, 120b, 140a, 140b, 160a, 160b) 및 적어도 한층 이상의 제1 부재 회로층(120a, 120b, 140a, 140b, 160a, 160b)을 절연하도록 배치되는 적어도 한층 이상의 제1 부재 절연층(130a, 130b, 150a, 150b)을 포함한다. 또한, 제1 기판 부재(10)는 서로 다른 층에 위치하는 제1 부재 회로층(120a, 120b, 140a, 140b, 160a, 160b)을 전기적으로 연결하는 제1 부재 비아(132a, 132b, 152a, 152b)를 포함한다. 이때, 제1 기판 부재(10)는 적어도 한층 이상의 제1 부재 회로층(120a, 120b, 140a, 140b, 160a, 160b) 중 최상층인 제1 부재 최상부 회로층(160a)의 일부분인 제1 부재 접속 패드(160a)를 구비할 수 있다.

제2 기판 부재(20)는 적어도 한층 이상의 제2 부재 회로층(220a, 220b, 240a, 240b, 260a, 260b) 및 상기 적어도 한층 이상의 제2 부재 회로층(220a, 220b, 240a, 240b, 260a, 260b)을 절연하도록 배치되는 적어도 한층 이상의 제2 부재 절연층(230a, 230b, 250a, 250b)을 포함한다. 또한, 제2 기판 부재(20)는 서로 다른 층에 위치하는 제2 부재 회로층(220a, 220b, 240a, 240b, 260a, 260b)을 전기적으로 연결하는 제2 부재 비아(232a, 232b, 252a, 252b)를 포함한다. 이때, 제2 기판 부재(20)는 적어도 한층 이상의 제2 부재 회로층(220a, 220b, 240a, 240b, 260a, 260b) 중 최하층인 제2 부재 최하부 회로층(260b)의 일부분인 제2 부재 접속 패드(260b)를 구비할 수 있다.

접합부(312, 320)는 제1 부재 접속 패드(160a)와 제2 부재 접속 패드(260b)를 접합시키는 솔더 접속부(312)를 포함할 수 있다. 또한, 접합부(312, 320)은 제1 기판 부재(10)와 제2 기판 부재(20) 사이의 공간을 채우는 몰드 물질(320)을 포함할 수 있다. 상기 몰드 물질은 절연성을 가질 수 있으며, 에폭시를 포함할 수 있다.

도 13은 본 발명의 다른 실시 예에 따르는 인쇄회로기판을 개략적으로 나타내는 단면도이다. 도 13을 참조하면, 인쇄회로기판(2)은 서로 다른 3개의 기판 부재(11, 21. 31)가 솔더 접합 및 몰딩 공정을 통해 접합되어 제조될 수 있다. 기판 부재(11, 21, 31)의 구성, 솔더 접합 공정 및 몰딩 공정은, 각각 도 1 내지 도 12와 관련하여 상술한 기판 부재(10, 20)의 구성, 솔더 접합 공정 및 몰딩 공정과 실질적으로 동일하다. 이하에서는 서로 다른 3개의 기판 부재(11, 21, 31)을 각각 하부 기판 부재(11), 중간 기판 부재(21) 및 상부 기판 부재(31)로 지칭한다.

구체적으로, 하부 기판 부재(11)와 중간 기판 부재(21)는 하부 기판 부재(11)의 하부 부재 제1 접속 패드(161a)와 중간 기판 부재(21)의 중간 부재 제2 접속 패드(261b) 사이에 형성된 솔더 접속부(312a)에 의해 전기적으로 연결될 수 있다. 또한, 하부 기판 부재(11)와 중간 기판 부재(21)는, 하부 기판 부재(11)와 중간 기판 부재(21) 사이의 공간을 채우는 몰드 물질(320a)에 의해 접합될 수 있다.

마찬가지로, 중간 기판 부재(21)와 상부 기판 부재(31)는 중간 기판 부재(21)의 중간 부재 제1 접속 패드(261a)와 상부 기판 부재(31)의 상부 부재 제2 접속 패드(361b) 사이에 형성된 솔더 접속부(312b)에 의해 전기적으로 연결될 수 있다. 또한, 중간 기판 부재(21)와 상부 기판 부재(31)는, 중간 기판 부재(21)와 상부 기판 부재(31) 사이의 공간을 채우는 몰드 물질(320b)에 의해 접합될 수 있다.

또한, 상부 솔더레지스트층(410a)가 상부 기판 부재(31)의 상부 부재 제1 접속 패드(361a)를 선택적으로 덮도록 배치될 수 있다. 하부 솔더레지스트층(410b)가 하부 기판 부재(11)의 하부 부재 제2 접속 패드(161b)를 선택적으로 덮도록 배치될 수 있다.

도 14은 본 출원의 또다른 실시 예에 따르는 인쇄회로기판(3)을 개략적으로 나타내는 단면도이다. 도 14를 참조하면, 인쇄회로기판(3)은 서로 다른 제1 및 제2 기판 부재(12, 22)가 솔더 접합부(314) 및 몰드 물질(322)에 의해 접합되어 이루어질 수 있다. 기판 부재(12, 22)의 구성, 솔더 접합 공정에 의한 솔더 접합부(314)의 구성 및 몰드 물질(322)에 의한 몰딩 공정은, 각각 도 1 내지 도 12와 관련하여 상술한 기판 부재(10, 20)의 구성, 솔더 접합 공정에 의한 솔더 접합부의 구성 및 몰드 물질에 의한 몰딩 공정과 실질적으로 동일하다.

다만, 도 14의 인쇄회로기판(3)에서, 제1 기판 부재(12)와 제2 기판 부재(22)는 서로 다른 두께를 가질 수 있다. 도시된 것과 같이, 제1 기판 부재(12)의 두께(t1)는 제2 기판 부재(22)의 두께(t2)보다 두꺼울 수 있다.

일 예로서, 제1 기판 부재(12)의 적어도 한층 이상의 제1 부재 회로층(12a, 12b) 중 어느 한층과 제2 기판 부재(22)의 적어도 한층 이상의 제2 부재 회로층(22a, 22b) 중 어느 한층의 두께는 서로 다를 수 있다. 다른 예로서, 제1 기판 부재(12)의 적어도 한층 이상의 제1 부재 절연층(135a, 135b, 155a, 155b) 중 어느 한층과 제2 기판 부재(22)의 적어도 한층 이상의 제2 부재 절연층(235a, 235b) 중 어느 한층의 두께는 서로 다를 수 있다. 또다른 예로서, 제1 기판 부재(12)의 제1 부재 절연 코어층(112) 및 제1 부재 관통 비아(112c)의 두께는 제2 기판 부재(22)의 제2 부재 절연 코어층(212) 및 제2 부재 관통 비아(212c)의 두께와 서로 다를 수 있다.

도 15는 본 출원의 또다른 실시 예에 따르는 인쇄회로기판(4)을 개략적으로 나타내는 단면도이다. 도 15를 참조하면, 인쇄회로기판(4)은 서로 다른 제1 및 제2 기판 부재(10, 23)가 솔더 접합부(312) 및 몰드 물질(320)에 의해 접합되어 이루어질 수 있다.

도 15의 인쇄회로기판(4)는 제2 기판 부재(23)가 캐비티(400)을 가지는 점에서, 도 1 내지 도 12와 관련하여 상술한 인쇄회로기판(1)과 그 구성이 차별될 수 있다.

인쇄회로기판(4)의 제조 방법은, 제2 기판 부재(23)를 제조할 때, 도 6 내지 도 9와 관련한 공정을 완료한 후에, 제2 부재 제2 상부 절연층(250a) 및 제2 부재 제1 상부 절연층(230a)를 제거하여, 제2 부재 절연 코어층(210)을 노출시키는 캐비티(400)를 형성한다. 이어서, 도 2 내지 도 5와 관련하여 제조된 제1 기판 부재(10)와 상술한 방법에 의해 제조된 제2 기판 부재(23)를 도 10 내지 도 12에 따르는 솔더 접합 공정 및 몰딩 공정을 진행하여 접합시킨다. 그 결과, 도 15의 인쇄회로기판(4)을 제조할 수 있다.

도 16 내지 도 20은 본 출원의 또다른 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 도 16 내지 도 20에서는 매립 트레이스(embedded trace) 패턴 형태의 회로층을 포함하는 제1 및 제2 기판 부재를 캐리어 부재를 이용하여 제조하고, 상기 제1 및 제2 기판 부재를 솔더 접합 공정 및 몰딩 공정을 통해 접합하여 인쇄회로기판을 제조하는 방법을 설명한다.

도 16을 참조하면, 제1 캐리어 부재(500)를 준비한다. 제1 캐리어 부재(500)는 제1 부재 코어 절연층(510), 및 제1 부재 코어 절연층(510)의 상면 및 하면 상에 각각 배치되는 제1 부재 상부 구리층(510a) 및 제1 부재 하부 구리층(510b)를 포함한다.

도 17을 참조하면, 제1 부재 상부 구리층(510a)의 상면 상에 적어도 한층 이상의 제1 부재 회로층(520, 540, 560), 및 적어도 한층 이상의 제1 부재 회로층(520, 540, 560)을 절연하는 적어도 한층 이상의 제1 부재 절연층(530, 550)을 교대로 형성한다. 또한, 서로 다른 층의 제1 부재 회로층(520, 540, 560)을 서로 연결하는 제1 부재 비아(532, 552)를 형성한다. 제1 부재 회로층(520, 540, 560), 제1 부재 절연층(530, 550) 및 제1 부재 비아(532, 552)의 제조 방법은 도 2 내지 도 5의 제1 기판 부재(10)에서, 제1 부재 절연 코어층(110) 상에 제1 부재 제1 및 제3 상부 회로층(120a, 140a, 160a), 제1 부재 제1 및 제2 상부 절연층(130a, 150a), 및 제1 부재 제1 및 제2 상부 비아(132a, 152a)의 제조 방법과 실질적으로 동일하다. 다만, 제1 부재 코어 절연층(510)의 상면에는 제1 부재 상부 구리층(510a)가 잔존할 수 있다. 도 17의 공정 결과, 제1 중간 구조물(50')가 제조될 수 있다.

도 18을 참조하면, 제1 중간 구조물(50')로부터 제1 캐리어 부재(500)의 일부분인 제1 부재 코어 절연층(510) 및 제1 부재 상부 구리층(510a)와 하부 구리층(510b)를 제거한다. 이에 따라, 적어도 한층 이상의 제1 부재 회로층(520, 540, 560) 중 하나인 최하부의 회로층(520)이 노출된다. 상술한 공정을 통해, 제1 기판 부재(50)가 제조될 수 있다.

도 19에서와 같이, 제1 기판 부재(50)는 제1 부재 제1 회로층(520), 제1 부재 제2 회로층(540) 및 제1 부재 제3 회로층(560)을 구비할 수 있다. 또한, 제1 기판 부재(50)는 제1 부재 제1 절연층(530) 및 제1 부재 제2 절연층(550)을 구비할 수 있다. 또한, 제1 기판 부재(50)는 제1 부재 제1 비아(532) 및 제1 부재 제2 비아(552)를 구비할 수 있다. 이때, 제1 부재 제1 회로층(520)은 제1 부재 제1 절연층(530)에 의해 매립된 매립 트레이스 패턴의 형태를 가질 수 있다. 제1 부재 제3 회로층(560)은 제1 부재 제2 절연층(550)의 표면으로부터 돌출된 패턴의 형태를 가질 수 있다.

한편, 도 16 내지 도 18의 공정과 실질적으로 동일한 공정을 진행하여, 제2 기판 부재(60)를 제조한다. 도 19에서와 같이, 제2 기판 부재(60)는 제2 부재 제1 회로층(620), 제2 부재 제2 회로층(640) 및 제2 부재 제3 회로층(660)을 구비할 수 있다. 또한, 제2 기판 부재(60)는 제2 부재 제1 절연층(630) 및 제2 부재 제2 절연층(650)을 구비할 수 있다. 또한, 제2 기판 부재(60)는 제2 부재 제1 비아(632) 및 제2 부재 제2 비아(652)를 구비할 수 있다. 이때, 제2 부재 제1 회로층(620)은 제2 부재 제1 절연층(630)에 의해 매립된 매립 트레이스 패턴의 형태를 가질 수 있다. 제2 부재 제3 회로층(660)은 제1 부재 제2 절연층(650)의 표면으로부터 돌출된 패턴의 형태를 가질 수 있다.

도 20을 참조하면, 제1 기판 부재(50)의 제1 부재 제1 회로층(520)의 일부분을 제1 부재 접속 패드(520)로 정하고, 제2 기판 부재(60)의 제2 부재 제3 회로층(660)의 일부분을 제2 부재 접속 패드(660)로 정한다.

이어서, 도 10 내지 도 12와 관련하여 상술한 솔더 접합 공정 및 몰딩 공정을 통하여, 제1 부재 접속 패드(520)와 제2 부재 접속 패드(660) 사이에 솔더 접속부(324)를 형성하고, 몰딩 물질(324)을 이용하여 제1 기판 부재(50)와 제2 기판 부재(60)를 접합한다. 이어서, 제2 부재 제1 회로층(620)을 선택적으로 덮는 상부 솔더레지스트층(810a) 및 제1 부재 제3 회로층(560)을 선택적으로 덮는 하부 솔더레지스트층(810b)를 형성한다. 이를 통해, 도 20에 도시된 바와 같은 인쇄회로기판(5)을 제조한다. 도 20의 인쇄회로기판(5)에서는 최상부 회로층인 제2 부재 제1 회로층(620)은 제2 부재 제1 절연층(630)에 의해 매립되고, 최하부 회로층인 제1 부재 제3 회로층(560)은 제1 부재 제2 절연층(550)의 표면으로부터 돌출될 수 있다.

도 21은 본 출원의 또다른 실시 예에 따르는 인쇄회로기판의 제조 방법을 개략적으로 나타내는 단면도이다. 먼저, 도 16 내지 도 19와 관련된 공정을 진행하여, 제1 기판 부재(50) 및 제2 기판 부재(60)를 준비한다.

도 21을 참조하면, 제1 기판 부재(50)의 제1 부재 제3 회로층(560)의 일부분을 제1 부재 접속 패드(560)로 정하고, 제2 기판 부재(60)의 제2 부재 제3 회로층(660)의 일부분을 제2 부재 접속 패드(660)로 정한다.

이어서, 도 10 내지 도 12와 관련하여 상술한 솔더 접합 공정 및 몰딩 공정을 통하여, 제1 부재 접속 패드(560)와 제2 부재 접속 패드(660) 사이에 솔더 접속부(324)를 형성하고, 몰딩 물질(324)을 이용하여 제1 기판 부재(50)와 제2 기판 부재(60)를 접합한다. 이어서, 제2 부재 제1 회로층(620)을 선택적으로 덮는 상부 솔더레지스트층(810a) 및 제1 부재 제1 회로층(520)을 선택적으로 덮는 하부 솔더레지스트층(810b)를 형성한다. 이를 통해, 도 21에 도시된 바와 같은 인쇄회로기판(6)을 제조한다. 도 21의 인쇄회로기판(6)에서는 최상부 회로층인 제2 부재 제1 회로층(620)은 제2 부재 제1 절연층(630)에 의해 매립되고, 최하부 회로층인 제1 부재 제1 회로층(520)은 제1 부재 제1 절연층(530)에 의해 매립될 수 있다. 즉, 도 21의 인쇄회로기판(6)에서는, 최상부 회로층과 최하부 회로층이 모두 절연층에 의해 매립된 매립 트레이스 패턴의 형태를 가질 수 있다.

상술한 바와 같이, 본 출원의 일 실시 예에 따르면, 적어도 한층 이상의 회로층 및 적어도 한층 이상의 절연층을 구비하는 제1 기판 부재 및 제2 기판 부재를 각각 준비하고, 솔더 접합 방법에 의해 상기 제1 및 제2 회로 기판부를 전기적으로 연결할 수 있다. 또한, 상기 제1 기판 부재와 상기 제2 기판 부재 사이의 공간을 몰드 물질로 채움으로써, 다층 회로층을 포함하는 인쇄회로기판을 신뢰성 있게 제조할 수 있다.

본 출원의 인쇄회로기판 제조 방법에 의하면, 하나의 코어 절연층으로부터 순차적으로 회로층과 절연층을 번갈아 적층하는 방법에 비해, 단일 코어 절연층에 대한 상기 회로층과 상기 절연층의 적층 회수를 감소시킬 수 있다. 이에 따라, 인쇄회로기판의 제작 기간과 제작 비용을 감소시킬 수 있다.

이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

1, 2, 3, 4: 인쇄회로기판,
10, 12: 제1 기판 부재, 11: 하부 기판 부재, 12a, 12b: 제1 부재 회로층,
20, 22, 23: 제2 기판 부재, 21: 중간 기판 부재, 22: 제2 기판 부재, 22a, 22b: 제2 부재 회로층, 31: 상부 기판 부재, 50: 제1 기판 부재, 60: 제2 기판 부재
100: 제1 부재 베이스 시트, 110a: 제1 부재 상부 구리층, 110b: 제1 부재 하부 구리층,
110, 112: 제1 부재 절연 코어층, 112c: 제1 부재 관통 비아,
120a: 제1 부재 제1 상부 회로층, 120b: 제1 부재 제1 하부 회로층, 120c: 제1 부재 관통 비아,
130a: 제1 부재 제1 상부 절연층, 130b: 제1 부재 제1 하부 절연층,
132a: 제1 부재 제1 상부 비아, 132b: 제1 부재 제1 하부 비아,
135a: 제1 부재 제1 상부 절연층, 135b: 제1 부재 제1 하부 절연층,
140a: 제1 부재 제2 상부 회로층, 140b: 제1 부재 제2 하부 회로층,
150a: 제1 부재 제2 상부 절연층, 150b: 제1 부재 제2 하부 절연층,
152a: 제1 부재 제2 상부 비아, 152b: 제1 부재 제2 하부 비아,
155a: 제1 부재 제2 상부 절연층, 155b: 제1 부재 제2 하부 절연층,
160a: 제1 부재 제3 상부 회로층, 160b: 제1 부재 제3 하부 회로층,
200: 제2 부재 베이스 시트, 210: 제2 부재 절연 코어층, 212c: 제2 부재 관통 비아, 210a: 제2 부재 상부 구리층, 210b: 제2 부재 하부 구리층,
220a: 제2 부재 제1 상부 회로층, 220b: 제2 부재 제1 하부 회로층, 220c: 제2 부재 관통 비아
230a: 제2 부재 제1 상부 절연층, 230b: 제2 부재 제1 하부 절연층,
232a: 제2 부재 제1 상부 비아, 232b: 제2 부재 제1 하부 비아,
235a: 제2 부재 제1 상부 절연층, 235b: 제2 부재 제1 하부 절연층,
240a: 제2 부재 제2 상부 회로층, 240b: 제2 부재 제2 하부 회로층,
250a: 제2 부재 제2 상부 절연층, 250b: 제2 부재 제2 하부 절연층,
252a: 제2 부재 제2 상부 비아, 252b: 제2 부재 제2 하부 비아,
260a: 제2 부재 제3 상부 회로층, 260b: 제2 부재 제3 하부 회로층,
310: 솔더 물질, 312, 312a, 312b, 314, 316: 솔더 접속부,
320, 320a, 320b, 324: 몰드 물질,
400: 캐비티, 410a: 상부 솔더레지스트층, 410b: 하부 솔더레지스트층,
500: 제1 캐리어 부재, 510: 제1 부재 절연 코어층, 510a: 제1 부재 상부 구리층, 510b: 제1 부재 하부 구리층, 520: 제1 부재 제1 회로층,
530: 제1 부재 제1 절연층, 532: 제1 부재 제1 비아, 540: 제1 부재 제2 회로층,
550: 제1 부재 제2 절연층, 552: 제1 부재 제2 비아, 560: 제1 부재 제3 회로층,
620: 제1 부재 제1 회로층, 630: 제1 부재 제1 절연층, 632: 제1 부재 제1 비아,
640: 제1 부재 제2 회로층, 650: 제1 부재 제2 절연층, 652: 제1 부재 제2 비아,
660: 제1 부재 제3 회로층, 810a: 상부 솔더레지스트층, 810b: 하부 솔더레지스트층.

Claims

(a) 적어도 한층 이상의 제1 부재 회로층, 및 상기 적어도 한층 이상의 제1 부재 회로층을 절연하도록 배치되는 적어도 한층 이상의 제1 부재 절연층을 포함하는 제1 기판 부재를 제공하되, 상기 적어도 한층 이상의 제1 부재 회로층 중 최상층인 제1 부재 최상부 회로층이 외부로 노출되는 단계;
(b) 적어도 한층 이상의 제2 부재 회로층, 및 상기 적어도 한층 이상의 제2 부재 회로층을 절연하도록 배치되는 적어도 한층 이상의 제2 부재 절연층을 포함하는 제2 기판 부재를 제공하되, 상기 적어도 한층 이상의 제2 부재 회로층 중 최하층인 제2 부재 최하부 회로층이 외부로 노출되는 단계; 및
(c) 상기 제1 부재 최상부 회로층의 일부분인 제1 부재 접속 패드와 상기 제2 부재 최하부 회로층의 일부분인 제2 부재 접속 패드를 솔더 접합하고, 상기 제1 기판 부재와 상기 제2 기판 부재 사이의 공간을 몰딩하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(c) 단계에서 상기 솔더 물질을 이용하는 접합 단계는
상기 제1 부재 접속 패드와 상기 제2 부재 접속 패드 중 어느 하나의 접속 패드 상에 솔더 페이스트를 인쇄하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(c) 단계에서, 상기 솔더 물질을 이용하는 접합 단계는
상기 제1 부재 접속 패드와 상기 제2 부재 접속 패드 중 어느 하나의 접속 패드 상에 솔더볼을 안착시키는 단계를 포함하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(c) 단계는
(c1) 상기 제1 부재 접속 패드와 상기 제2 부재 접속 패드 중 어느 하나의 접속 패드 상에 상기 솔더 물질을 배치하는 단계;
(c2) 상기 제1 기판 부재와 상기 제2 기판 부재를 서로 압착시켜, 상기 솔더 물질이 상기 제1 부재 접속 패드와 상기 제2 부재 접속 패드를 접합시키는 단계;
(c3) 유동성을 가지는 절연성 몰딩재를 준비하는 단계;
(c4) 상기 절연성 몰딩재를 제1 기판 부재와 상기 제2 기판 부재 사이의 공간에 주입하는 단계; 및
(c5) 상기 몰딩재를 고형화시켜 상기 제1 기판 부재와 상기 제2 기판 부재를 결합시키는 단계를 포함하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(c) 단계는
(c1) 상기 제1 부재 접속 패드와 상기 제2 부재 접속 패드 중 어느 하나의 접속 패드 상에 상기 솔더 물질을 배치하는 단계;
(c2) 절연성의 몰딩 시트를 준비하는 단계;
(c3) 상기 몰딩 시트를 제1 기판 부재와 상기 제2 기판 부재 사이에 배치하는 단계; 및
(c4) 상기 제1 기판 부재와 상기 제2 기판 부재를 서로 압착시켜, 상기 솔더 물질이 상기 제1 부재 접속 패드와 상기 제2 부재 접속 패드를 접합함과 동시에 상기 몰딩 시트가 상기 제1 기판 부재와 상기 제2 기판 부재 사이의 공간을 매립하도록 하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(a) 단계의 제1 기판 부재를 제공하는 단계는
(a1) 제1 부재 절연 코어층을 포함하는 제1 부재 베이스 시트를 준비하는 단계;
(a2) 상기 제1 부재 절연 코어층의 상면 및 하면 상에 각각 적어도 한층 이상의 제1 부재 상부 회로층 및 제1 부재 하부 회로층을 형성하고, 상기 적어도 한층 이상의 제1 부재 상부 회로층 및 제1 부재 하부 회로층을 각각 절연하는 적어도 한층 이상의 제1 부재 상부 절연층 및 제1 부재 하부 절연층을 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(a) 단계의 제1 기판 부재를 제공하는 단계는
(a1) 제1 부재 절연 코어층을 포함하는 제1 캐리어 부재를 준비하는 단계;
(a2) 상기 제1 부재 절연 코어층의 상면 상에 상기 적어도 한층 이상의 제1 부재 회로층, 및 상기 적어도 한층 이상의 제1 부재 회로층을 절연하는 적어도 한층 이상의 제1 부재 절연층을 교대로 형성하여 제1 중간 구조물을 형성하는 단계; 및
(a3) 상기 제1 중간 구조물로부터 상기 제1 캐리어 부재의 일부분을 제거하여, 상기 적어도 한층 이상의 제1 부재 회로층 중 하나의 회로층을 노출시키는 단계를 포함하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(b) 단계의 제2 기판 부재를 제공하는 단계는
(b1) 제2 부재 절연 코어층을 포함하는 제2 부재 베이스 시트를 준비하는 단계; 및
(b2) 상기 제2 부재 절연 코어층의 상면 및 하면 상에 각각 적어도 한층 이상의 제2 부재 상부 회로층 및 제2 부재 하부 회로층을 형성하고, 상기 적어도 한층 이상의 제2 부재 상부 회로층 및 제2 부재 하부 회로층을 절연하는 적어도 한층 이상의 제2 부재 상부 절연층 및 제2 부재 하부 절연층을 형성하는 단계를 포함하는
인쇄회로기판의 제조 방법.
제8 항에 있어서,
(b3) 상기 적어도 한층 이상의 제2 부재 상부 절연층을 관통하여, 상기 제2 부재 절연 코어층을 노출시키는 캐비티를 형성하는 단계를 더 포함하는
인쇄회로기판의 제조 방법.
제1 항에 있어서,
(b) 단계의 제2 기판 부재를 제공하는 단계는
(a1) 제2 캐리어 부재를 준비하는 단계;
(a2) 상기 제2 캐리어 부재의 상면에 상기 적어도 한층 이상의 제2 부재 회로층, 및 상기 적어도 한층 이상의 제2 부재 회로층을 절연하는 적어도 한층 이상의 제2 부재 절연층을 형성하여 제2 중간 구조물을 형성하는 단계; 및
(a3) 상기 제2 중간 구조물로부터 상기 제2 캐리어 부재를 제거하여, 상기 적어도 한층 이상의 제2 부재 회로층 중 하나의 회로층을 노출시키는 단계를 포함하는
인쇄회로기판의 제조 방법.
적어도 한층 이상의 제1 부재 회로층, 및 상기 적어도 한층 이상의 제1 부재 회로층을 절연하도록 배치되는 적어도 한층 이상의 제1 부재 절연층을 포함하는 제1 기판 부재;
적어도 한층 이상의 제2 부재 회로층, 및 상기 적어도 한층 이상의 제2 부재 회로층을 절연하도록 배치되는 적어도 한층 이상의 제2 부재 절연층을 포함하는 제2 기판 부재; 및
상기 제1 기판 부재와 상기 제2 기판 부재를 접합시키는 접합부를 포함하되,
상기 제1 기판 부재는 상기 적어도 한층 이상의 제1 부재 회로층 중 최상층인 제1 부재 최상부 회로층의 일부분인 제1 부재 접속 패드를 포함하고, 상기 제2 기판 부재는 상기 적어도 한층 이상의 제2 부재 회로층 중 최하층인 제2 부재 최하부 회로층의 일부분인 제2 부재 접속 패드를 포함하고,
상기 접합부는 상기 제1 부재 접속 패드와 상기 제2 부재 접속 패드를 전기적으로 연결하는 솔더 접속부, 및 상기 제1 기판 부재와 상기 제2 기판 부재 사이의 공간을 채우는 몰드 물질을 포함하는
인쇄회로기판.
제11 항에 있어서,
상기 솔더 접속부는
전도성 솔더 물질을 포함하는
인쇄회로기판.
제11 항에 있어서,
상기 몰드 물질은
상기 솔더 접속부를 둘러싸도록 배치되는
인쇄회로기판.
제11 항에 있어서,
상기 몰드 물질은
상기 제1 기판 부재와 상기 제2 기판 부재를 서로 접합시키는
인쇄회로기판.
제11 항에 있어서,
상기 적어도 한층 이상의 제1 부재 절연층 중 어느 한층과 상기 적어도 한층 이상의 제2 부재 절연층 중 어느 한층의 두께는 서로 다른
인쇄회로기판.
제11 항에 있어서,
상기 적어도 한층 이상의 제1 부재 회로층 중 최하층인 제1 부재 최하부 회로층은 상기 적어도 한층 이상의 제1 부재 절연층 중 최하층에 의해 매립된 형태를 가지고,
상기 적어도 한층 이상의 제2 부재 회로층 중 최상층인 제2 부재 최상층 회로층은 상기 적어도 한층 이상의 제2 부재 절연층 중 최상층에 의해 매립된 형태를 가지는
인쇄회로기판.