KR20220015688A - 반도체 테스트용 소켓 - Google Patents

반도체 테스트용 소켓 Download PDF

Info

Publication number
KR20220015688A
KR20220015688A KR1020200096026A KR20200096026A KR20220015688A KR 20220015688 A KR20220015688 A KR 20220015688A KR 1020200096026 A KR1020200096026 A KR 1020200096026A KR 20200096026 A KR20200096026 A KR 20200096026A KR 20220015688 A KR20220015688 A KR 20220015688A
Authority
KR
South Korea
Prior art keywords
outer layer
pin
slit
insertion hole
socket
Prior art date
Application number
KR1020200096026A
Other languages
English (en)
Other versions
KR102378164B1 (ko
Inventor
이성율
이재홍
이현용
Original Assignee
주식회사 유씨에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유씨에스 filed Critical 주식회사 유씨에스
Priority to KR1020200096026A priority Critical patent/KR102378164B1/ko
Publication of KR20220015688A publication Critical patent/KR20220015688A/ko
Application granted granted Critical
Publication of KR102378164B1 publication Critical patent/KR102378164B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Geometry (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

테스트용 소켓은, 다수의 층으로 구성된 몸체; 및 판재로서 상기 몸체에 삽입되고, 구부러진 형상으로 가공된 핀;을 포함하되, 상기 핀은, 적어도 일부의 구간에 다수의 홈이 형성되어 있고, 상기 핀에 형성된 다수의 홈의 적어도 일부 영역은, 디바이스의 테스트 시 디바이스와 접촉하는 면에 구비되며, 상기 몸체의 외부로 노출되는 것을 특징으로 한다.

Description

반도체 테스트용 소켓{SOCKET FOR TEST OF SEMICONDUCTOR}
본 발명은 반도체 테스트용 소켓에 관한 것으로, 더욱 상세하게는 판재의 핀을 이용하는 반도체 테스트용 소켓에 관한 것이다.
반도체와 같은 전자 디바이스의 테스트는, 테스트 장비와 해당 디바이스 사이에 다수의 핀을 구비한 소켓을 이용하여 실시된다.
아울러, 반도체와 같은 전자 디바이스의 핀의 피치(Pitch)는 점점 작아지고, 해당 디바이스의 전류 동작 범위 및 주파수 동작 범위에 대한 요구 사양은 점점 더 엄격해지고 있다.
예를 들면, 반도체 디바이스의 핀의 피치가 0.3㎜ 이하이고, 동작 전류는 5A 이상이고, 동작 주파수가 40㎓ 이상인 사양에 대해 테스트용 소켓이 대응할 필요가 있다. 또한, 5만회 이상의 테스트에 대응 가능하도록 장수명에 대한 요구도 만족할 필요가 있다.
국내공개특허 제10-2020-0080922호 : 테스트 소켓용 컨택트 핀 및 이를 포함하는 테스트 소켓(2020년 07월 07일 공개).
본 발명은 전술한 바와 같은 기술적 과제를 해결하는 데 목적이 있는 발명으로서, 하나의 판재인 핀을 이용하는 것에 의해 고전류 및 고주파수의 동작에 대해 대응 가능하고, 내구성이 강한 반도체 테스트용 소켓을 제공하는 것에 그 목적이 있다.
본 발명의 테스트용 소켓은, 다수의 층으로 구성된 몸체; 및 판재로서 상기 몸체에 삽입되고, 구부러진 형상으로 가공된 핀;을 포함한다.
구체적으로, 상기 핀은, 하나의 개구에 의해, 상기 개구의 내측에 하나의 내부의 오목한 공간을 갖는 형상인 것을 특징으로 한다. 아울러, 상기 핀은, 적어도 일부의 구간에 다수의 홈이 형성되어 있는 것이 바람직하다.
또한, 상기 핀에 형성된 다수의 홈의 적어도 일부 영역은, 디바이스의 테스트 시 디바이스와 접촉하는 면에 구비되며, 상기 몸체의 외부로 노출되는 것을 특징으로 한다.
아울러, 상기 몸체는, 수지가 채워진 내층부; 및 상기 내층부의 상부에 형성되고, 제 1-1 외층을 포함하는 적어도 하나의 층으로 구성된 제 1 외층부;를 포함하되, 상기 제 1-1 외층은, 상기 핀이 삽입되는 제 1-1 핀 삽입구; 상기 제 1-1 핀 삽입구의 양단에 각각 연결되고, 상기 제 1-1 핀 삽입구와 일정 각도를 이루며 관통된 제 1-1-1 슬릿 및 제 1-1-2 슬릿; 및 상기 제 1-1-1 슬릿, 상기 제 1-1 핀 삽입구 및 상기 제 1-1-2 슬릿에 의해 둘러싸인 제 1-1 부분;을 구비한 것을 특징으로 한다.
바람직하게는, 상기 제 1-1 부분은, 상기 내층부를 향해 구부러진 형상인 것을 특징으로 한다.
또한, 상기 내층부는, 상기 제 1-1 부분의 하부의 적어도 일부분이 비어 있고, 단면도 상에서 상기 핀은, 구부러진 형상의 개구의 내측의 오목한 공간의 표면은 상기 내층부의 비어 있는 부분에 위치하고, 상기 개구 부분의 반대 방향인 상기 개구의 외측의 볼록한 부분의 표면은 상기 내층부와 접한다.
아울러, 단면도 상에서 상기 핀은, 구부러진 형상의 개구의 내측의 오목한 공간의 표면 및 상기 개구 부분의 반대 방향인 상기 개구의 외측의 볼록한 부분의 표면 모두, 상기 내층부와 접한다.
또한, 상기 제 1 외층부는, 상기 제 1-1 외층의 상부에 형성된 제 1-2 외층;을 더 포함하되, 상기 제 1-2 외층은, 상기 핀이 삽입되는 제 1-2 핀 삽입구;를 구비하되, 단면도 상에서 상기 제 1-1 외층과 상기 제 1-2 외층은, 단차를 갖는 것을 특징으로 한다. 아울러, 상기 제 1-2 외층은, 상기 제 1-2 핀 삽입구의 양단에 각각 연결되고, 상기 제 1-2 핀 삽입구와 일정 각도를 이루며 관통된 제 1-2-1 슬릿 및 제 1-2-2 슬릿; 및 상기 제 1-2-1 슬릿, 상기 제 1-2 핀 삽입구 및 상기 제 1-2-2 슬릿에 의해 둘러싸인 제 1-2 부분;을 더 구비하되, 상기 제 1-1-1 슬릿 및 상기 제 1-1-2 슬릿의 길이보다, 상기 제 1-2-1 슬릿 및 상기 제 1-2-2 슬릿의 길이가 더 짧은 것이 바람직하다.
본 발명의 반도체 테스트용 소켓에 따르면, 하나의 판재인 핀을 이용하는 것에 의해 고전류 및 고주파수의 동작에 대해 대응 가능대응 가능하고, 내구성이 강하다.
도 1은 본 발명의 바람직한 제 1 실시예에 따른 반도체 테스트용 소켓의 단면도
도 2의 (a) 및 (b)는 각각, 본 발명의 핀의 몸체에의 삽입 후의 단면도 및 종래의 핀의 단면도.
도 3의 (a) 내지 (c)는 각각, 몸체에 삽입되기 전, 본 발명의 제 1 실시예 내지 제 3 실시예에 따른 핀의 정면도 및 사시도.
도 4는 본 발명의 핀과 반도체 디바이스의 핀의 접촉 설명도.
도 5의 (a) 및 (b)는 각각, 제 1-1 외층의 상면도 및 단면도.
도 6은 본 발명의 바람직한 제 2 실시예에 따른 반도체 테스트용 소켓의 단면도.
도 7은 본 발명의 바람직한 제 3 실시예에 따른 반도체 테스트용 소켓의 단면도.
도 8은 본 발명의 바람직한 제 4 실시예에 따른 반도체 테스트용 소켓의 단면도.
이하, 첨부된 도면을 참조하면서 본 발명의 실시예에 따른 반도체 테스트용 소켓에 대해 상세히 설명하기로 한다. 본 발명의 하기의 실시예는 본 발명을 구체화하기 위한 것일 뿐 본 발명의 권리 범위를 제한하거나 한정하는 것이 아님은 물론이다. 본 발명의 상세한 설명 및 실시예로부터 본 발명이 속하는 기술 분야의 전문가가 용이하게 유추할 수 있는 것은 본 발명의 권리 범위에 속하는 것으로 해석된다.
먼저, 도 1은 본 발명의 바람직한 제 1 실시예에 따른 반도체 테스트용 소켓(100)의 단면도를 나타낸다.
도 1로부터 알 수 있는 바와 같이 본 발명의 바람직한 제 1 실시예에 따른 반도체 테스트용 소켓(100)은, 핀(P1, P2, P3) 및 몸체(B)를 포함하여 구성된다.
도 2의 (a) 및 (b)는 각각, 본 발명의 핀(P1, P2, P3)의 몸체(B)에의 삽입 후의 단면도이고, 종래의 핀(P4)의 단면도이다.
본 발명의 핀(P1, P2, P3)은, 판재(板材), 즉 판상형으로서 몸체(B)에 삽입되어, 구부러진 형상으로 가공되어 고정된다. 즉, 본 발명의 핀(P1, P2, P3)은 담면도 상에서 곡선으로 구부러지도록 가공되어, 핀(P1, P2, P3)의 양단은 각각 몸체(B)의 상부 및 하부에 접속하여 고정된다. 이 핀(P1, P2, P3)의 양단이 각각, 반도체 디바이스의 핀 및 테스트 장비의 단자 핀을 각각 연결된다.
구체적으로, 핀(P1, P2, P3)은 하나의 개구(O)를 구비하며, 하나의 개구(O)에 의해 개구(O)의 내측에 하나의 내부의 오목한 공간을 갖는 구조이다. 즉, 편평한 판재의 핀(P1, P2, P3)을 몸체(B)에 삽입 후, 'C'자형으로 가공하여 그 상부 및 하부에 각각 반도체 디바이스의 핀 및 테스트 장비의 단자 핀을 각각 연결한다. 여기서, 'C'자형이라는 것은 하나의 개구(O)를 구부러진 갖는 형상을 의미하며, 경우에 따라서는 'U'자형 및 'ㄷ'자형 등과 같이 표현될 수도 있는 개념이다.
지그재그가 반복되는 것에 의해, 다수의 개구(O)가 형성되어 다수의 내부 공간이 형성되며, 스프링 구조로 된 종래의 (P4)핀의 경우에는, 주파수 및 전류 특성에 한계가 발생한다.
본 발명에서는, 판재의 핀(P1, P2, P3)을 사용하는 것에 의해, 전류가 많이 흐르더라도 강인하게 대응할 수 있어, 고전류의 동작 범위가 확보 가능다. 아울러, 'C'자형의 단순한 핀(P1, P2, P3)의 형상으로 인해 주파수 특성이 뛰어나, 고주파의 동작 범위 또한 확보 가능하다.
핀(P1, P2, P3)은 탄성력을 가지는 전도성 금속을 이용하여 제작될 수 있다. 구체적으로 핀(P1, P2, P3)의 재질은, 무산소동, Cu 합금, Ni 합금 또는 Au 합금을 이용하거나, 이들 중 2개 이상의 조합을 이용할 수도 있다.
도 3의 (a) 내지 (c)는, 몸체(B)에 삽입되기 전, 본 발명의 제 1 실시예 내지 제 3 실시예에 따른 핀(P1, P2, P3)의 정면도 및 사시도를 나타낸다.
도 3의 (a)로부터 알 수 있는 바와 같이, 본 발명의 제 1 실시예에 따른 핀(P1)은 표면이 편평한 평면인 것을 특징으로 한다.
아울러, 도 3의 (b)로부터 알 수 있는 바와 같이, 본 발명의 제 2 실시예에 따른 핀(P2)은 표면의 전 구간에 다수의 홈(G)이 형성되어 있는 것을 특징으로 한다. 또한, 도 3의 (c)로부터 알 수 있는 바와 같이, 본 발명의 제 3 실시예에 따른 핀(P3)은 표면의 일부 구간에는 다수의 홈(G)이 형성되어 있는 것을 알 수 있다. 즉, 다수의 홈(G)은, 핀(P2, P3)의 표면의 전 구간에 대해 형성될 수도 있고, 일부 구간에 대해 형성될 수도 있다.
다만, 반도체 디바이스의 핀 및 테스트 장비의 단자 핀과 접촉하는 부분의 핀(P2, P3) 영역에 다수의 홈(G)이 형성되는 것이 바람직하다.
다수의 홈(G) 각각은 도 3의 (b) 및 도 3의 (c)와 같이 슬릿(Slit) 형상으로 형성될 수 있다. 또는 다수의 홈(G) 각각은, 원형 또는 다각형의 홈(G)을 가로와 세로로 배열된 행렬 형상으로 형성될 수도 있다.
본 발명의 핀(P1, P2, P3)의 특징을 정리하자면 다음과 같다.
핀(P1, P2, P3)은 판재로서 몸체(B)에 삽입되어, 'C'자 형상으로 가공된 것을 특징으로 한다. 아울러, 핀(P1, P2, P3)은, 'C'자 형상의 개구(O)를 기준으로 상부 및 하부에 위치하며, 몸체(B)의 외부로 노출되는 부분인 제 1 노출 영역 및 제 2 노출 영역에, 디바이스 및 테스트 장비가 각각 연결된다.
또한, 제 1 노출 영역의 하부 및 제 2 노출 영역의 상부, 즉 몸체(B)의 외부로 노출되는 부분인 제 1 노출 영역 및 제 2 노출 영역의 반대쪽 표면의 핀(P1, P2, P3) 영역은, 몸체(B)와 접촉하여 지지된다. 바람직하게는, 제 1 노출 영역의 상부 및 제 2 노출 영역의 하부는 각각, 다수의 홈(G)이 형성되어 있는 것을 특징으로 한다.
도 4는 본 발명의 핀(P2, P3)과 반도체 디바이스의 핀의 접촉 설명도이다.
탄성력 및 다수의 홈(G)을 가진 핀(P2, P3)의 구조에 의해 BGA(Ball Grid Array)의 볼(Ball)과 같은 반도체 디바이스의 핀은, 안정되게 넓은 면적으로 본 발명의 핀과 접할 수 있다. 구체적으로, BGA의 볼이 핀(P2, P3)을 가압하게 되면, 볼의 형상을 따라 핀(P2, P3)의 형상이 그 탄성력에 의해 변형되려고 하는 데, 이 때 다수의 홈(G)에 의해 핀(P2, P3)의 BGA의 볼과 접촉하는 표면적이 넓어질 수 있게 된다.
즉, 핀(P2, P3)에 형성된 다수의 홈(G)의 적어도 일부 영역은, 반도체 디바이스의 테스트 시 디바이스와 접촉하는 면에 구비되며, 몸체(B)의 외부로 노출되는 것을 특징으로 한다.
몸체(B)는 다수의 층으로 구성된다.
구체적으로 몸체(B)는, 내층부(10), 제 1 외층부(20a) 및 제 2 외층부(20b)를 포함하여 구성된다.
내층부(10)를 구성하는 내층은, 실리콘 수지와 같은 수지가 채워져 있는 것이 바람직하다. 제 1 실시예의 반도체 테스트용 소켓에서 내층부(10)는, 가공된 수지를 제 1 외층부(20a)와 제 2 외층부(20b) 사이에 삽입하여 형성될 수 있다.
제 1 외층부(20a)는, 내층부(10)의 상부에 형성되고, 적어도 하나의 층으로 구성될 수 있다. 아울러, 제 2 외층부(20b)는 내층부(10)의 하부에 형성되고, 적어도 하나의 층으로 구성될 수 있다.
즉, 제 1 외층부(20a) 및 제 2 외층부(20b)를 구성하는 각각의 층은, 수지 계열 필름인 PI 필름 또는 PE, PC 등의 재질의 필름을 이용하여 제작될 수 있다. 또한, 필름 재질인 제 1 외층부(20a) 및 제 2 외층부(20b)의 경도 값이, 내층부(10)의 경도 값 보다 높은 것이 바람직하다. 즉, 제 1 외층부(20a) 및 제 2 외층부(20b)는 내층부(10)를 보호하는 보호층으로서 기능하게 된다.
제 1 외층부(20a)는, 제 1-1 외층(21a)을 포함하여 구성된다.
도 5의 (a) 및 (b)는 각각, 제 1-1 외층(21a)의 상면도 및 단면도를 나타낸다.
도 5로부터 알 수 있는 바와 같이, 제 1-1 외층(21a)은, 핀(P1, P2, P3)이 삽입되는 제 1-1 핀 삽입구(I11); 제 1-1 핀 삽입구(I11)의 양단에 각각 연결되고, 제 1-1 핀 삽입구(I11)와 일정 각도를 이루며 관통된 제 1-1-1 슬릿(S111) 및 제 1-1-2 슬릿(S112); 및 제 1-1-1 슬릿(S111), 제 1-1 핀 삽입구(I11) 및 제 1-1-2 슬릿(S112)에 의해 둘러싸인 제 1-1 부분(A11);을 포함하여 구성된다.
제 1-1 부분(A11)은, 내층부(10)를 향해 구부러진 형상인 것을 특징으로 한다. 즉, 제 1-1 부분(A11)은, 단면도 상에서 곡선이 되도록 가공된다.
제 1-1 외층(21a)의 제 1-1 부분(A11)은, 90도 보다 작은 각도로 내층부(10)를 향해 구부러진 형상으로 형성되어, 핀(P1, P2, P3)의 탄력성을 보완할 수 있고, 핀(P1, P2, P3)이 구부러지도록 몸체(B)에 삽입 후 가공시, 핀(P1, P2, P3)의 90도 꺾임 현상을 방지하여 핀(P1, P2, P3)의 내구성을 향상시킬 수 있다.
도 1의 테스트용 소켓(100)의 단면도 상에서 핀(P1, P2, P3)은, 제 1-1 부분(A11)이 형성된 제 1-1 외층(21a)의 방향으로 구부러져서, 제 1-1 외층(21a)과 접촉하게 된다. 아울러 제 1-1 외층(21a)과 접촉한 핀(P1, P2, P3)의 반대측 표면은 외부로 노출되어, 반도체 디바이스 또는 테스트 장비와 연결할 수 있는 단자로서 역할을 하게 된다.
참고로, 제 1-2 외층(22a), 제 2-1 외층(21b) 및 제 2-2 외층(22b)도 제 1-1 외층(21a)과 동일한 구조를 구비한다.
아울러, 내층부(10)는, 제 1-1 부분(A11)의 하부의 적어도 일부분이 비어 있는 것이 바람직하다.
단면도 상에서 핀(P1, P2, P3)은, 구부러진 형상의 개구(O)의 내측의 오목한 공간의 표면은 내층부(10)의 비어 있는 부분에 위치하고, 개구(O) 부분의 반대 방향인 개구(O)의 외측의 볼록한 부분의 표면은 내층부(10)와 접하는 것을 특징으로 한다.
또한, 내층부(10)는, 핀(P1, P2, P3)이 삽입되는 내부 핀 삽입구(I10)를 구비하는 것이 바람직하다. 또한, 단면도 상에서 내부 핀 삽입구(I10)의 너비는, 제 1-1 핀 삽입구(I11)의 너비보다 커서 제 1-1 부분(A11)이 형성된 제 1-1 외층(21a)의 부분과 그 하부의 내층부(10)는 단차를 갖는 것을 특징으로 한다.
제 2 외층부(20b)는, 제 2-1 외층(21b)을 포함하여 구성된다.
제 2 외층부(20b)는, 별도의 설명이 없는 한 상술한 제 1 외층부(20a)와 대칭적인 동일한 구조를 갖는다.
즉, 제 2-1 외층(21b)은, 핀(P1, P2, P3)이 삽입되는 제 2-1 핀 삽입구; 제 2-1 핀 삽입구의 양단에 각각 연결되고, 제 2-1 핀 삽입구와 일정 각도를 이루며 관통된 제 2-1-1 슬릿 및 제 2-1-2 슬릿; 및 제 2-1-1 슬릿, 제 2-1 핀 삽입구 및 제 2-1-2 슬릿에 의해 둘러싸인 제 2-1 부분;을 포함하여 구성된다.
제 2-1 부분은, 내층부(10)를 향해 구부러진 형상인 것을 특징으로 한다.
제 2 외층의 제 2-1 부분이 90도 보다 작은 각도로 내층부(10)를 향해 구부러진 형상으로 형성되어, 핀(P1, P2, P3)의 탄력성을 보완할 수 있고, 핀(P1, P2, P3)이 구부러지도록 몸체(B)에 삽입 후 가공시, 핀(P1, P2, P3)의 90도 꺾임 현상을 방지하여 핀(P1, P2, P3)의 내구성을 향상할 수 있다.
도 1의 테스트용 소켓(100)의 단면도 상에서 핀(P1, P2, P3)은, 제 2-1 부분이 형성된 제 2-1 외층(21b)의 방향으로 구부러져서, 제 2-1 외층(21b)과 접촉하게 된다.
아울러, 내층부(10)는, 제 2-1 부분의 상부의 적어도 일부분이 비어 있는 것이 바람직하다. 또한, 단면도 상에서 내부 핀 삽입구(I10)의 너비는, 제 2-1 핀 삽입구의 너비보다 커서, 제 2-1 부분이 형성된 제 2-1 외층(21b)과 그 상부의 내층부(10)는 단차를 갖는 것을 특징으로 한다.
도 6은 본 발명의 바람직한 제 2 실시예에 따른 반도체 테스트용 소켓(200)의 단면도를 나타낸다.
본 발명의 바람직한 제 2 실시예에 따른 반도체 테스트용 소켓(200)은, 별도의 설명이 없는 한 상술한 본 발명의 바람직한 제 1 실시예에 따른 반도체 테스트용 소켓(100)의 모든 특징을 포함한다.
하기에는 본 발명의 바람직한 제 2 실시예에 따른 반도체 테스트용 소켓(100)의 제 1 실시예에 따른 반도체 테스트용 소켓(100)과의 차이나는 부분에 대해서만 설명하기로 한다.
도 6으로부터 알 수 있는 바와 같이, 본 발명의 바람직한 제 2 실시예에 따른 반도체 테스트용 소켓(100)의 단면도 상에서 핀(P1, P2, P3)은 구부러진 형상의 개구(O)의 내측의 오목한 공간의 표면 및 개구(O) 반대 방향인 개구(O)의 외측의 볼록한 부분의 표면은 모두, 내층부(10)와 접하는 것을 특징으로 한다. 즉, 내층부(10)에 빈 공간이 형성되지 않는다.
본 발명의 바람직한 제 2 실시예에서 내층부(10)는, 액상 실리콘을 제 1-1 외층(21a)과 제 2-1 외층(21b) 사이에 부어서 경화하여 제조될 수 있다.
도 7은 본 발명의 바람직한 제 3 실시예에 따른 반도체 테스트용 소켓(300)의 단면도를 나타낸다.
본 발명의 바람직한 제 3 실시예에 따른 반도체 테스트용 소켓(300)은, 별도의 설명이 없는 한 상술한 본 발명의 바람직한 제 1 실시예에 따른 반도체 테스트용 소켓(100)의 모든 특징을 포함한다.
하기에는 본 발명의 바람직한 제 3 실시예에 따른 반도체 테스트용 소켓(300)의 제 1 실시예에 따른 반도체 테스트용 소켓(100)과의 차이나는 부분에 대해서만 설명하기로 한다.
도 7로부터 알 수 있는 바와 같이, 본 발명의 바람직한 제 3 실시예에 따른 반도체 테스트용 소켓(300)의 제 1 외층부(20a)는, 제 1-1 외층(21a)의 상부에 형성된 제 1-2 외층(22a);을 더 포함하되, 제 1-2 외층(22a)은, 핀(P1, P2, P3)이 삽입되는 제 1-2 핀 삽입구; 제 1-2 핀 삽입구의 양단에 각각 연결되고, 제 1-2 핀 삽입구와 일정 각도를 이루며 관통된 제 1-2-1 슬릿 및 제 1-2-2 슬릿; 및 제 1-2-1 슬릿, 제 1-2 핀 삽입구 및 제 1-2-2 슬릿에 의해 둘러싸인 제 1-2 부분;를 구비한다.
아울러, 단면도 상에서 제 1-2 핀 삽입구의 너비는, 제 1-1 핀 삽입구(I11)의 너비보다 크고, 제 1-1 부분(A11)이 형성된 제 1-1 외층(21a)과 그 상부의 제 1-2 외층(22a)은, 단차를 갖는 것을 특징으로 한다. 이에 따라, 제 1-1-1 슬릿(S111) 및 제 1-1-2 슬릿(S112)의 길이보다, 제 1-2-1 슬릿 및 제 1-2-2 슬릿의 길이가 더 짧은 것을 특징으로 한다.
또한, 본 발명의 바람직한 제 3 실시예에 따른 반도체 테스트용 소켓(300)의 제 2 외층부(20b)는, 제 2-1 외층(21b)의 하부에 형성된 제 2-2 외층(22b);을 더 포함하되, 제 2-2 외층(22b)은, 핀(P1, P2, P3)이 삽입되는 제 2-1 핀 삽입구;를 구비한다.
아울러, 단면도 상에서 제 2-2 핀 삽입구의 너비는, 제 2-1 핀 삽입구의 너비보다 크고, 제 2-1 부분이 형성된 제 2-1 외층(21b)과 그 하부의 제 2-2 외층(22b)은, 단차를 갖는 것을 특징으로 한다.
본 발명의 바람직한 제 3 실시예에 따른 반도체 테스트용 소켓(300)의 내층부(10)는, 제 1-1 부분(A11)의 하부의 적어도 일부분이 비어 있다. 아울러, 단면도 상에서 핀(P1, P2, P3)은, 구부러진 형상의 개구(O)의 내측의 표면은 내층부(10)의 비어 있는 부분에 위치하고, 개구(O) 부분의 반대 방향의 볼록한 부분의 표면은 내층부(10)와 접하는 것을 특징으로 한다.
정리하자면, 본 발명의 바람직한 제 3 실시예에 따른 반도체 테스트용 소켓(300)은, 상하의 필름을 각각 두 장으로 단차를 형성하여 핀(P1, P2, P3)을 구부러지도록 가공시 가능한한 90도 미만으로 구부러지도록 한 구조이다.
도 8은 본 발명의 바람직한 제 4 실시예에 따른 반도체 테스트용 소켓(400)의 단면도를 나타낸다.
본 발명의 바람직한 제 4 실시예에 따른 반도체 테스트용 소켓(400)은, 별도의 설명이 없는 한 상술한 본 발명의 바람직한 제 3 실시예에 따른 반도체 테스트용 소켓(300)의 모든 특징을 포함한다.
하기에는 본 발명의 바람직한 제 4 실시예에 따른 반도체 테스트용 소켓(400)의 제 3 실시예에 따른 반도체 테스트용 소켓(300)과의 차이나는 부분에 대해서만 설명하기로 한다.
도 8로부터 알 수 있는 바와 같이, 핀(P1, P2, P3)은 구부러진 형상의 개구(O)의 내측의 표면 및 개구(O) 부분의 반대 방향의 볼록한 부분의 표면 모두, 내층부(10)와 접하는 것을 특징으로 한다. 즉, 내층부(10)에 빈 공간이 형성되지 않는다.
본 발명의 바람직한 제 4 실시예에서 내층부(10)는, 액상 실리콘을 제 1-1 외층(21a)과 제 2-1 외층(21b) 사이에 부어서 경화하여 제조될 수 있다.
상술한 바와 같이, 본 발명의 반도체 테스트용 소켓(100, 200, 300, 400)에 따르면, 하나의 판재인 핀(P1, P2, P3)을 이용하는 것에 의해 고전류 및 고주파수의 동작에 대해 대응 가능하고, 대응 가능하고, 내구성이 강함을 알 수 있다.
100, 200, 300, 400 : 반도체 테스트용 소켓
P1, P2, P3 : 핀
B : 몸체 10 : 내층부
20a : 제 1 외층부 20b : 제 2 외층부
21a : 제 1-1 외층 22a : 제 1-2 외층
21b : 제 2-1 외층 22b : 제 2-2 외층

Claims (15)

  1. 테스트용 소켓에 있어서,
    다수의 층으로 구성된 몸체; 및
    판재로서 상기 몸체에 삽입되고, 구부러진 형상으로 가공된 핀;을 포함하는 것을 특징으로 하는 테스트용 소켓.
  2. 제1항에 있어서,
    상기 핀은,
    하나의 개구에 의해, 상기 개구의 내측에 하나의 내부의 오목한 공간을 갖는 형상인 것을 특징으로 하는 테스트용 소켓.
  3. 제1항에 있어서,
    상기 핀은,
    적어도 일부의 구간에 다수의 홈이 형성되어 있는 것을 특징으로 하는 테스트용 소켓.
  4. 제3항에 있어서,
    상기 핀에 형성된 다수의 홈의 적어도 일부 영역은,
    디바이스의 테스트 시 디바이스와 접촉하는 면에 구비되며, 상기 몸체의 외부로 노출되는 것을 특징으로 하는 테스트용 소켓.
  5. 제1항에 있어서,
    상기 몸체는,
    수지가 채워진 내층부; 및 상기 내층부의 상부에 형성되고, 제 1-1 외층을 포함하는 적어도 하나의 층으로 구성된 제 1 외층부;를 포함하되,
    상기 제 1-1 외층은,
    상기 핀이 삽입되는 제 1-1 핀 삽입구; 상기 제 1-1 핀 삽입구의 양단에 각각 연결되고, 상기 제 1-1 핀 삽입구와 일정 각도를 이루며 관통된 제 1-1-1 슬릿 및 제 1-1-2 슬릿; 및 상기 제 1-1-1 슬릿, 상기 제 1-1 핀 삽입구 및 상기 제 1-1-2 슬릿에 의해 둘러싸인 제 1-1 부분;을 구비한 것을 특징으로 하는 테스트용 소켓.
  6. 제5항에 있어서,
    상기 제 1-1 부분은,
    상기 내층부를 향해 구부러진 형상인 것을 특징으로 하는 테스트용 소켓.
  7. 제5항에 있어서,
    상기 내층부는,
    상기 제 1-1 부분의 하부의 적어도 일부분이 비어 있고,
    단면도 상에서 상기 핀은,
    구부러진 형상의 개구의 내측의 오목한 공간의 표면은 상기 내층부의 비어 있는 부분에 위치하고, 상기 개구 부분의 반대 방향인 상기 개구의 외측의 볼록한 부분의 표면은 상기 내층부와 접하는 것을 특징으로 하는 테스트용 소켓.
  8. 제5항에 있어서,
    단면도 상에서 상기 핀은,
    구부러진 형상의 개구의 내측의 오목한 공간의 표면 및 상기 개구 부분의 반대 방향인 상기 개구의 외측의 볼록한 부분의 표면 모두, 상기 내층부와 접하는 것을 특징으로 하는 테스트용 소켓.
  9. 제5항에 있어서,
    상기 제 1 외층부는,
    상기 제 1-1 외층의 상부에 형성된 제 1-2 외층;을 더 포함하되,
    상기 제 1-2 외층은, 상기 핀이 삽입되는 제 1-2 핀 삽입구;를 구비하되,
    단면도 상에서 상기 제 1-1 외층과 상기 제 1-2 외층은, 단차를 갖는 것을 특징으로 하는 테스트용 소켓.
  10. 제9항에 있어서,
    상기 제 1-2 외층은,
    상기 제 1-2 핀 삽입구의 양단에 각각 연결되고, 상기 제 1-2 핀 삽입구와 일정 각도를 이루며 관통된 제 1-2-1 슬릿 및 제 1-2-2 슬릿; 및 상기 제 1-2-1 슬릿, 상기 제 1-2 핀 삽입구 및 상기 제 1-2-2 슬릿에 의해 둘러싸인 제 1-2 부분;을 더 구비하되,
    상기 제 1-1-1 슬릿 및 상기 제 1-1-2 슬릿의 길이보다, 상기 제 1-2-1 슬릿 및 상기 제 1-2-2 슬릿의 길이가 더 짧은 것을 특징으로 하는 테스트용 소켓.
  11. 테스트용 소켓에 있어서,
    다수의 층으로 구성된 몸체; 및
    판재로서 상기 몸체에 삽입되어, 'C'자 형상으로 가공된 핀;을 포함하는 것을 특징으로 하는 테스트용 소켓.
  12. 제11항에 있어서,
    상기 핀은,
    'C'자 형상의 개구를 기준으로 상부 및 하부에 위치하며, 상기 몸체의 외부로 노출되는 부분인 제 1 노출 영역 및 제 2 노출 영역에, 디바이스 및 테스트 장비가 각각 연결되는 것을 특징으로 하는 테스트용 소켓.
  13. 제12항에 있어서,
    상기 제 1 노출 영역의 하부 및 상기 제 2 노출 영역의 상부는 각각, 상기 몸체와 접촉하고,
    상기 제 1 노출 영역의 상부 및 상기 제 2 노출 영역의 하부는 각각, 다수의 홈이 형성되어 있는 것을 특징으로 하는 테스트용 소켓.
  14. 제11항에 있어서,
    상기 몸체는,
    수지가 채워진 내층부; 및 상기 내층부의 상부에 형성되고, 제 1-1 외층을 포함하는 적어도 하나의 층으로 구성된 제 1 외층부;를 포함하되,
    상기 제 1-1 외층은,
    상기 핀이 삽입되는 제 1-1 핀 삽입구; 상기 제 1-1 핀 삽입구의 양단에 각각 연결되고, 상기 제 1-1 핀 삽입구와 일정 각도를 이루며 관통된 제 1-1-1 슬릿 및 제 1-1-2 슬릿; 및 상기 제 1-1-1 슬릿, 상기 제 1-1 핀 삽입구 및 상기 제 1-1-2 슬릿에 의해 둘러싸인 제 1-1 부분;을 구비한 것을 특징으로 하는 테스트용 소켓.
  15. 제14항에 있어서,
    상기 제 1-1 부분은,
    상기 내층부를 향해 구부러진 형상인 것을 특징으로 하는 테스트용 소켓.
KR1020200096026A 2020-07-31 2020-07-31 반도체 테스트용 소켓 KR102378164B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200096026A KR102378164B1 (ko) 2020-07-31 2020-07-31 반도체 테스트용 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200096026A KR102378164B1 (ko) 2020-07-31 2020-07-31 반도체 테스트용 소켓

Publications (2)

Publication Number Publication Date
KR20220015688A true KR20220015688A (ko) 2022-02-08
KR102378164B1 KR102378164B1 (ko) 2022-03-25

Family

ID=80251837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200096026A KR102378164B1 (ko) 2020-07-31 2020-07-31 반도체 테스트용 소켓

Country Status (1)

Country Link
KR (1) KR102378164B1 (ko)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288036A (ja) * 1995-04-10 1996-11-01 Mitsubishi Electric Corp Ｂｇａパッケージ用ソケットおよびその組み立て方法
KR20000055988A (ko) * 1999-02-12 2000-09-15 로마스 엘 심스 접촉 면적이 확대된 접속핀 및 이를 이용한 집적회로 검사 소켓
JP2002040097A (ja) * 2000-06-02 2002-02-06 Wayne K Pfaff グリッドアレイパッケージの試験用実装
JP2003317845A (ja) * 2002-04-22 2003-11-07 Enplas Corp コンタクトピン、コンタクトピンの成形方法、電気部品用ソケット及び電気部品用ソケットの製造方法
JP2004014132A (ja) * 2002-06-03 2004-01-15 Enplas Corp コンタクトピン及び電気部品用ソケット
JP3822722B2 (ja) * 1997-08-12 2006-09-20 ジェネシス・テクノロジー株式会社 コンタクトプローブおよびその製造方法と前記コンタクトプローブを備えたプローブ装置
KR100849207B1 (ko) * 2007-04-11 2008-07-31 주식회사 오킨스전자 통형 프로브 핀 및 이를 포함하는 테스트 소켓
JP4283289B2 (ja) * 2005-07-18 2009-06-24 シーゲート テクノロジー，エルエルシー 検出コンタクト・プローブ
JP2014002971A (ja) * 2012-06-20 2014-01-09 Fujitsu Component Ltd コンタクト装置、ソケット装置及び電子装置
KR101410866B1 (ko) * 2013-04-16 2014-06-24 신종천 반도체 칩 테스트용 소켓 및 그 제조 방법
KR20180010935A (ko) * 2016-07-22 2018-01-31 송유선 평판 접이식 연결 핀
KR20200080922A (ko) 2018-12-27 2020-07-07 주식회사 아이에스시 테스트 소켓용 컨택트 핀 및 이를 포함하는 테스트 소켓

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288036A (ja) * 1995-04-10 1996-11-01 Mitsubishi Electric Corp Ｂｇａパッケージ用ソケットおよびその組み立て方法
JP3822722B2 (ja) * 1997-08-12 2006-09-20 ジェネシス・テクノロジー株式会社 コンタクトプローブおよびその製造方法と前記コンタクトプローブを備えたプローブ装置
KR20000055988A (ko) * 1999-02-12 2000-09-15 로마스 엘 심스 접촉 면적이 확대된 접속핀 및 이를 이용한 집적회로 검사 소켓
JP2002040097A (ja) * 2000-06-02 2002-02-06 Wayne K Pfaff グリッドアレイパッケージの試験用実装
JP2003317845A (ja) * 2002-04-22 2003-11-07 Enplas Corp コンタクトピン、コンタクトピンの成形方法、電気部品用ソケット及び電気部品用ソケットの製造方法
JP2004014132A (ja) * 2002-06-03 2004-01-15 Enplas Corp コンタクトピン及び電気部品用ソケット
JP4283289B2 (ja) * 2005-07-18 2009-06-24 シーゲート テクノロジー，エルエルシー 検出コンタクト・プローブ
KR100849207B1 (ko) * 2007-04-11 2008-07-31 주식회사 오킨스전자 통형 프로브 핀 및 이를 포함하는 테스트 소켓
JP2014002971A (ja) * 2012-06-20 2014-01-09 Fujitsu Component Ltd コンタクト装置、ソケット装置及び電子装置
KR101410866B1 (ko) * 2013-04-16 2014-06-24 신종천 반도체 칩 테스트용 소켓 및 그 제조 방법
KR20180010935A (ko) * 2016-07-22 2018-01-31 송유선 평판 접이식 연결 핀
KR20200080922A (ko) 2018-12-27 2020-07-07 주식회사 아이에스시 테스트 소켓용 컨택트 핀 및 이를 포함하는 테스트 소켓

Also Published As

Publication number Publication date
KR102378164B1 (ko) 2022-03-25

Similar Documents

Publication Publication Date Title
US7887336B2 (en) Double-sided connector with protrusions
US6024579A (en) Electrical connector having buckling beam contacts
US4161346A (en) Connecting element for surface to surface connectors
TWI283948B (en) Ball grid array connector
JP4173145B2 (ja) コンタクトアッセンブリおよびこれを用いた半導体パッケージ用ソケット
US20120238136A1 (en) Spring contact and a socket embedded with spring contacts
US20040127073A1 (en) Contact sheet, method of manufacturing the same and socket including the same
US8109768B2 (en) Connector and electronic component provided with same
JP5436122B2 (ja) 電気部品用ソケット
US7448877B1 (en) High density flexible socket interconnect system
US7140884B2 (en) Contact assembly and method of making thereof
JP4598779B2 (ja) コンタクタ及びコンタクタを用いた試験方法
KR102378164B1 (ko) 반도체 테스트용 소켓
KR100815306B1 (ko) 전력 전달 개선을 위한 빗 형상 랜드 그리드어레이（ｌｇａ） 소켓 컨택
US6326688B1 (en) Socket for semiconductor devices
KR20000064787A (ko) Ic 소켓
KR20190022374A (ko) 소켓
KR101160846B1 (ko) 전도성 고무 연결핀 및 그 제조 방법
KR101800812B1 (ko) 실리콘 고무에 관통 홀을 포함하는 테스트 소켓, 및 그 제조 방법
JPH02309579A (ja) 検査用ｉｃソケット
JP2009193883A (ja) 接続端子、コネクタおよび半導体パッケージ
US20210351115A1 (en) Electronic device
JP6841505B2 (ja) バネ構造体
US8586417B1 (en) Isostress grid array and method of fabrication thereof
KR102607955B1 (ko) 메쉬형 핀 및 다양한 크기의 블레이드 핀을 포함하는 하이브리드형 테스트 소켓

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant