KR20210142054A - 표시 장치 및 표시 장치의 제조방법 - Google Patents

표시 장치 및 표시 장치의 제조방법 Download PDF

Info

Publication number
KR20210142054A
KR20210142054A KR1020200058445A KR20200058445A KR20210142054A KR 20210142054 A KR20210142054 A KR 20210142054A KR 1020200058445 A KR1020200058445 A KR 1020200058445A KR 20200058445 A KR20200058445 A KR 20200058445A KR 20210142054 A KR20210142054 A KR 20210142054A
Authority
KR
South Korea
Prior art keywords
layer
bank layer
electrode
bank
opening
Prior art date
Application number
KR1020200058445A
Other languages
English (en)
Inventor
김지윤
김율국
구영모
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200058445A priority Critical patent/KR20210142054A/ko
Priority to US17/220,855 priority patent/US20210359048A1/en
Priority to EP21173159.1A priority patent/EP3910681A1/en
Priority to CN202110504258.5A priority patent/CN113675238A/zh
Publication of KR20210142054A publication Critical patent/KR20210142054A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3246—
    • H01L27/3258—
    • H01L27/326—
    • H01L27/3276—
    • H01L51/0005—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H01L2227/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 기판; 상기 기판 상에 적어도 하나의 박막트랜지스터를 포함하는 화소회로층; 상기 화소회로층 상에 배치되며, 제1개구부를 포함하는 제1뱅크층; 및 상기 제1개구부에 대응하여 배치되고, 제1전극, 발광층, 및 제2전극이 차례로 적층된 표시요소;를 포함하고, 상기 제1전극은 상기 제1개구부를 정의하는 상기 제1뱅크층의 내측면으로부터 상기 제1뱅크층의 상면을 따라 연장되고, 상기 발광층은 상기 제1전극 상에서 상기 제1뱅크층의 내측면을 따라 연장된, 표시 장치를 개시한다.

Description

표시 장치 및 표시 장치의 제조방법{Display device and Method of manufacturing of the display device}
본 발명은 표시 장치 및 표시 장치의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시 장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시 장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시 장치에는 액정 표시 장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기 발광 표시 장치(Organic Light Emitting Display Device: OLED), 그리고 전기 영동 표시 장치(Electrophoretic Display Device: EPD) 등이 있다.
표시 장치 중 유기 발광 표시 장치는 표시요소로서 대향전극과 화소전극 및 발광층으로 구비되는 유기발광다이오드를 포함할 수 있다. 유기발광다이오드의 대향전극과 화소전극에 전압을 인가하면 발광층에서 가시 광선이 취출될 수 있다. 이러한 유기발광다이오드의 발광층은 발광 물질을 포함하는 잉크를 화소전극 상에 토출하여 형성할 수 있다.
본 발명의 실시예들은 표시요소의 수명과 시인성이 향상된 표시 장치 및 표시 장치의 제조방법을 제공하고자 한다.
본 발명의 일 실시예는, 기판; 상기 기판 상에 적어도 하나의 박막트랜지스터를 포함하는 화소회로층; 상기 화소회로층 상에 배치되며, 제1개구부를 포함하는 제1뱅크층; 및 상기 제1개구부에 대응하여 배치되고, 제1전극, 발광층, 및 제2전극이 차례로 적층된 표시요소;를 포함하고, 상기 제1전극은 상기 제1개구부를 정의하는 상기 제1뱅크층의 내측면으로부터 상기 제1뱅크층의 상면을 따라 연장되고, 상기 발광층은 상기 제1전극 상에서 상기 제1뱅크층의 내측면을 따라 연장된, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 제1전극의 단부를 덮으며, 상기 제1개구부에 대응하는 제2개구부를 포함하는 제2뱅크층;을 더 포함하고, 상기 제2뱅크층은 상기 제2개구부를 정의하는 상기 제2뱅크층의 내측면을 포함하며, 상기 기판의 상면 및 상기 제2뱅크층의 내측면이 이루는 제2사이각은 상기 기판의 상면 및 상기 제1뱅크층의 내측면이 이루는 제1사이각보다 클 수 있다.
일 실시예에 있어서, 상기 제1전극은 상기 제1뱅크층 및 상기 제2뱅크층 사이에서 연장될 수 있다.
일 실시예에 있어서, 상기 발광층은 상기 제2뱅크층의 내측면을 따라 연장될 수 있다.
일 실시예에 있어서, 상기 제2뱅크층의 상면은 발액성을 가질 수 있다.
일 실시예에 있어서, 상기 제2뱅크층은 불소 수지를 포함할 수 있다.
일 실시예에 있어서, 상기 제2뱅크층은 네거티브형 포토레지스트를 포함하고, 상기 제1뱅크층은 포지티브형 포토레지스트를 포함할 수 있다.
일 실시예에 있어서, 상기 제2전극은 상기 발광층 및 상기 제2뱅크층을 덮을 수 있다.
일 실시예에 있어서, 상기 제2전극은 상기 발광층 상에서 상기 제1뱅크층의 내측면을 따라 연장될 수 있다.
일 실시예에 있어서, 상기 기판의 상면 및 상기 제1뱅크층의 내측면이 이루는 제1사이각은 30도 이하일 수 있다.
일 실시예에 있어서, 상기 화소회로층 및 상기 표시요소 사이에 배치된 연결전극;을 더 포함하고, 상기 제1전극은 상기 연결전극과 연결될 수 있다.
일 실시예에 있어서, 상기 제1뱅크층은 상기 제1개구부와 이격된 연결개구부를 더 포함하고, 상기 화소회로층은 상기 적어도 하나의 박막트랜지스터를 덮으며, 상기 적어도 하나의 박막트랜지스터를 노출하는 컨택홀을 포함하는 평탄화층을 포함하며, 상기 연결개구부는 상기 컨택홀과 연결될 수 있다.
일 실시예에 있어서, 상기 제1전극은 상기 제1뱅크층의 상면으로부터 상기 연결개구부로 연장될 수 있다.
일 실시예에 있어서, 상기 제1뱅크층은 제1두께를 가지는 제1뱅크영역 및 상기 제1두께와 상이한 제2두께를 가지는 제2뱅크영역을 포함할 수 있다.
본 발명의 다른 실시예는, 기판; 상기 기판 상에 적어도 하나의 박막트랜지스터를 포함하는 화소회로층; 상기 화소회로층 상에 배치되며, 제1개구부를 포함하는 제1뱅크층; 상기 제1개구부에 대응하여 배치되고, 제1전극, 발광층, 및 제2전극이 차례로 적층된 표시요소; 및 상기 제1전극의 단부를 덮으며, 상기 제1개구부에 대응되는 제2개구부를 포함하는 제2뱅크층;을 포함하고, 상기 제1전극은 상기 제1개구부를 정의하는 상기 제1뱅크층의 내측면으로부터 상기 제1뱅크층의 상면을 따라 연장되고, 상기 발광층은 상기 제1전극 상에서 상기 제1뱅크층의 내측면을 따라 연장되며, 상기 제1뱅크층의 내측면 및 상기 기판의 상면이 이루는 제1사이각은 30도 이하이며, 상기 제2전극은 상기 발광층 및 상기 제2뱅크층을 덮는, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 제1전극은 상기 제1뱅크층 및 상기 제2뱅크층 사이에서 연장될 수 있다.
일 실시예에 있어서, 상기 제2뱅크층은 상기 제2개구부를 정의하는 상기 제2뱅크층의 내측면을 포함하며, 상기 기판의 상면 및 상기 제2뱅크층의 내측면이 이루는 제2사이각은 상기 제1사이각보다 클 수 있다.
일 실시예에 있어서, 상기 제1뱅크층은 포지티브형 포토레지스트를 포함하고, 상기 제2뱅크층은 불소 수지 또는 네거티브형 포토레지스트를 포함할 수 있다.
일 실시예에 있어서, 상기 제2뱅크층의 상면은 발액성을 가질 수 있다.
본 발명의 또 다른 실시예는, 기판 상에 적어도 하나의 박막트랜지스터를 포함하는 화소회로층을 형성하는 단계; 상기 화소회로층 상에 제1개구부를 포함하는 제1뱅크층을 형성하는 단계; 상기 제1개구부에 대응되도록 제1전극을 형성하는 단계; 상기 제1뱅크층 상에 제2개구부를 포함하는 제2뱅크층을 형성하는 단계; 및 상기 제1전극 상에 발광 물질을 포함하는 잉크를 토출하여 발광층을 형성하는 단계;를 포함하고, 상기 제2뱅크층의 상면은 발액성을 가지는, 표시 장치의 제조방법을 개시한다.
일 실시예에 있어서, 상기 제1뱅크층을 형성하는 단계는, 상기 화소회로층 상에 제1포토레지스트층을 형성하는 단계, 상기 제1포토레지스트층의 제1영역을 노광하는 단계, 및 상기 제1영역에 상기 제1개구부가 형성되는 단계를 포함하고, 상기 제2뱅크층을 형성하는 단계는, 상기 제1뱅크층 및 상기 제1전극 상에 제2포토레지스트층을 형성하는 단계, 상기 제2포토레지스트층 중 상기 제1뱅크층의 상면에 배치된 제2영역을 노광하는 단계 및 상기 제1개구부 상에 상기 제2개구부가 형성되는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1뱅크층은 상기 제1개구부를 정의하는 상기 제1뱅크층의 내측면을 포함하고, 상기 제2뱅크층은 상기 제2개구부를 정의하는 상기 제2뱅크층의 내측면을 포함하며, 상기 기판의 상면 및 상기 제2뱅크층의 내측면이 이루는 제2사이각은 상기 기판의 상면 및 상기 제1뱅크층의 내측면이 이루는 제1사이각보다 크게 형성될 수 있다.
일 실시예에 있어서, 상기 제1전극을 형성하는 단계에서, 상기 제1전극은 상기 제1뱅크층의 내측면으로부터 상기 제1뱅크층의 상면으로 연장될 수 있다.
일 실시예에 있어서, 상기 발광층을 형성하는 단계에서, 상기 발광층은 상기 제1전극 상에서 상기 제1뱅크층의 내측면을 따라 형성될 수 있다.
일 실시예에 있어서, 상기 제2뱅크층을 형성하는 단계는, 불소 수지를 포함하는 성형 재료를 몰드에 제공하는 단계 및 상기 성형 재료가 상기 제1뱅크층의 상면에 압출 성형되는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제2뱅크층을 형성하는 단계는, 불소 수지를 포함하는 예비층을 상기 제1전극 및 상기 제1뱅크층 상에 형성하는 단계, 및 엑시머 레이저(excimer laser)를 조사하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 발광층 및 상기 제2뱅크층을 덮는 제2전극이 형성하는 단계;를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1뱅크층을 형성하는 단계는, 제1두께를 가지는 제1뱅크영역을 형성하는 단계 및 상기 제1두께와 상이한 제2두께를 가지는 제2뱅크영역을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1전극의 상에 산소 및 오존 중 적어도 하나를 공급하는 단계;를 더 포함할 수 있다.
상기한 바와 같이 본 발명의 일 실시예인 표시 장치는, 상기 제1전극이 상기 제1뱅크층의 내측면으로부터 상기 제1뱅크층의 상면을 따라 연장되고, 상기 발광층이 상기 제1전극 상에서 상기 제1뱅크층의 내측면을 따라 연장되어 표시요소의 수명과 시인성이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치에 포함된 어느 하나의 화소의 등가회로도이다.
도 3a은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 3b는 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시 장치의 화소를 개략적으로 나타낸 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 순차적으로 나타낸 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 8a 및 도 8b는 본 발명의 다른 실시예에 따른 표시 장치의 제조방법을 나타낸 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 10a 및 도 10b는 본 발명의 또 다른 실시예에 따른 표시 장치의 제조방법을 나타낸 단면도이다.
도 11 및 도 12는 본 발명의 또 다른 실시예에 따른 표시 장치의 제조방법을 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
표시 장치는 화상을 표시하는 장치로서, 게임기, 멀티미디어기기, 초소형 PC와 같이 휴대가 가능한 모바일 기기일 수 있다. 후술할 표시 장치는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 양자점 표시 장치(Quantum dot display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등을 포함할 수 있다. 이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 실시예들은 전술한 바와 같은 다양한 방식의 표시 장치가 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 표시 장치(1)는 기판(100) 상에 표시영역(DA) 및 비표시영역(NDA)을 포함할 수 있다.
표시영역(DA)은 이미지를 구현할 수 있다. 표시영역(DA)에는 화소(PX)들이 배치될 수 있다. 이 때, 화소(PX)들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있다.
비표시영역(NDA)은 이미지를 제공하지 않는 영역으로, 화소(PX)가 배치되지 않는다. 비표시영역(NDA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)은 화소(PX)들에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 비표시영역(NDA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드부(미도시)를 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치에 포함된 어느 하나의 화소(PX)의 등가회로도이다.
도 2를 참조하면, 화소(PX)는 화소회로(PC), 및 화소회로(PC)에 연결된 표시요소, 예를 들어, 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(PX)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 또는 청색의 빛을 방출하거나, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스위칭 전압 또는 스위칭 신호(Sn)에 따라 데이터선(DL)으로부터 입력된 데이터 전압 또는 데이터 신호(Dm)를 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예를 들어, 캐소드)는 제2전원전압(ELVSS)을 공급받을 수 있다.
도 2는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 다른 실시예에서 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다.
도 3a은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 나타낸 단면도이다. 도 3b는 본 발명의 다른 실시예에 따른 표시 장치(1)를 개략적으로 나타낸 단면도이다.
도 3a을 참조하면, 표시 장치(1)의 기판(100) 상에는 표시층(DPL) 및 박막봉지층(TFE)을 포함할 수 있다. 표시층(DPL)은 화소회로와 절연층들을 포함하는 화소회로층(PCL) 및 화소회로층(PCL) 상에 복수의 표시요소들을 포함하는 표시요소층(DEL)을 포함할 수 있다.
기판(100)은 글라스이거나 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트, 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다.
화소회로층(PCL) 및 기판(100) 사이에는 배리어층(미도시)을 더 포함할 수 있다. 배리어층은 외부 이물질의 침투를 방지하는 층으로, 실리콘질화물(SiNX), 실리콘산화물(SiOX)과 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.
표시요소층(DEL)은 표시요소들, 예를 들어, 유기발광다이오드를 포함할 수 있다. 화소회로층(PCL)은 유기발광다이오드에 연결된 화소회로와 절연층들을 포함할 수 있다. 화소회로층(PCL)은 복수의 트랜지스터들 및 복수의 스토리지 커패시터들, 그리고 이들 사이에 개재된 절연층들을 포함할 수 있다.
표시요소들은 박막봉지층(TFE)과 같은 봉지부재로 덮힐 수 있다. 박막봉지층(TFE)은 표시요소층(DEL)을 덮는 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 무기봉지층은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있다. 유기봉지층은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층은 아크릴레이트(acrylate)를 포함할 수 있다.
도 3b를 참조하면, 표시 장치(1)의 기판(100) 상에는 표시층(DPL) 및 상부기판(200)을 포함할 수 있다. 기판(100) 및 상부기판(200) 사이에는 밀봉부재(300)가 배치될 수 있다. 상부기판(200)은 투명한 부재일 수 있다. 기판(100) 및 상부기판(200)은 밀봉부재(300)로 결합되어 기판(100)과 상부기판(200) 사이의 내부공간이 밀봉되는 구조일 수 있다. 이 때, 내부공간에는 흡습제나 충진재 등이 위치할 수 있다. 밀봉부재(300)는 실런트일 수 있으며, 다른 실시예에서, 밀봉부재(300)는 레이저에 의해서 경화되는 물질로 구성될 수 있다. 예를 들어, 밀봉부재(300)는 프릿(frit)일 수 있다. 구체적으로 밀봉부재(300)는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 또는 무기 실런트인 실리콘 등으로 이루어질 수 있다. 우레탄계 수지로서는, 예를 들어, 우레탄 아크릴레이트 등을 사용할 수 있다. 아크릴계 수지로는, 예를 들어, 부틸아크릴레이트, 에틸헬실아크레이트 등을 사용할 수 있다. 한편, 밀봉부재(300)는 열에 의해서 경화되는 물질로 구성될 수 있다.
일부 실시예에서, 표시요소층(DEL)은 도 3a의 박막봉지층(TFE)과 함께 도 3b의 상부기판(200) 및 밀봉부재(300)에 의해 덮힐 수 있다.
박막봉지층(TFE) 및/또는 상부기판(200) 상에는 도시하지는 않았으나, 터치전극층이 배치될 수 있으며, 터치전극층 상에는 광학기능층이 배치될 수 있다. 터치전극층은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 광학기능층은 외부로부터 표시 장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있고, 및/또는 표시 장치(1)에서 방출되는 빛의 색 순도를 향상시킬 수 있다. 일 실시예로, 광학기능층은 위상지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다.
다른 실시예로, 광학기능층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 장치(1)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 컬러필터들 각각은 적색, 녹색, 또는 청색의 안료나 염료를 포함할 수 있다. 또는, 컬러필터들 각각은 전술한 안료나 염료 외에 양자점을 더 포함할 수 있다. 또는, 컬러필터들 중 일부는 전술한 안료나 염료를 포함하지 않을 수 있으며, 산화티타늄과 같은 산란입자들을 포함할 수 있다.
다른 실시예로, 광학기능층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1반사층과 제2반사층을 포함할 있다. 제1반사층 및 제2반사층에서 각각 반사된 제1반사광과 제2반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
상기 터치전극층 및 광학기능층 사이에는 접착 부재가 배치될 수 있다. 상기 접착 부재는 당 기술분야에 알려진 일반적인 것을 제한 없이 채용할 수 있다. 상기 접착 부재는 감압성 접착제(pressure sensitive adhesive, PSA)일 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시 장치의 화소(PX)를 개략적으로 나타낸 단면도이다. 도 4a 및 도 4b에 있어서, 도 3a와 동일한 참조부호는 동일부재를 의미하므로, 중복된 설명은 생략하기로 한다.
도 4a 및 도 4b를 참조하면, 표시 장치는 기판(100), 기판(100) 상에 화소회로층(PCL), 및 화소회로층(PCL) 상에 표시요소층(DEL)을 포함할 수 있다. 화소회로층(PCL)은 적어도 하나의 박막트랜지스터(TFT)를 포함할 수 있다. 표시요소층(DEL)은 제1뱅크층(BL1), 제2뱅크층(BL2), 및 표시요소로서 유기발광다이오드(OLED)를 포함할 수 있다. 유기발광다이오드(OLED)는 제1전극(121), 발광층(122), 및 제2전극(123)을 포함할 수 있다.
화소회로층(PCL)은 박막트랜지스터(TFT) 및 박막트랜지스터(TFT)의 구성요소 아래 또는/및 위에 배치되는 버퍼층(111), 제1게이트절연층(113), 제2게이트절연층(115), 층간절연층(117) 및 평탄화층(119)을 포함할 수 있다.
버퍼층(111)은 실리콘질화물, 실리콘산질화물 및 실리콘산화물과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT)는 반도체층(112)을 포함하며, 반도체층(112)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(112)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 반도체층(112)은 채널영역(112c) 및 채널영역(112c)의 양측에 각각 배치된 드레인영역(112a) 및 소스영역(112b)을 포함할 수 있다.
게이트전극(114)은 채널영역(112c)과 중첩할 수 있다. 게이트전극(114)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(114)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(112)과 게이트전극(114) 사이의 제1게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다.
제2게이트절연층(115)은 게이트전극(114)을 덮도록 구비될 수 있다. 제2게이트절연층(115)은 제1게이트절연층(113)과 유사하게 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다.
제2게이트절연층(115) 상부에는 스토리지 커패시터(Cst)의 상부 전극(Cst2)이 배치될 수 있다. 상부 전극(Cst2)은 그 아래의 게이트전극(114)과 중첩할 수 있다. 이 때, 제2게이트절연층(115)을 사이에 두고 중첩하는 게이트전극(114) 및 상부 전극(Cst2)은 스토리지 커패시터(Cst)를 형성할 수 있다. 즉, 게이트전극(114)은 스토리지 커패시터(Cst)의 하부 전극(Cst1)으로 기능할 수 있다.
이와 같이, 스토리지 커패시터(Cst)와 박막트랜지스터(TFT)가 중첩되어 배치될 수 있다. 일부 실시예에서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩되지 않도록 배치될 수도 있다.
상부 전극(Cst2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(117)은 상부 전극(Cst2)을 덮을 수 있다. 층간절연층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다. 층간절연층(117)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
드레인전극(116a) 및 소스전극(116b)은 각각 층간절연층(117) 상에 위치할 수 있다. 드레인전극(116a) 및 소스전극(116b)은 각각 제1게이트절연층(113), 제2게이트절연층(115), 층간절연층(117)에 구비된 컨택홀을 통해 드레인영역(112a) 및 소스영역(112b)에 연결될 수 있다. 드레인전극(116a) 및 소스전극(116b)은 전도성이 좋은 재료를 포함할 수 있다. 드레인전극(116a) 및 소스전극(116b)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 드레인전극(116a) 및 소스전극(116b)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
평탄화층(119)은 박막트랜지스터(TFT)를 덮으며, 박막트랜지스터(TFT)의 일부를 노출하는 컨택홀을 포함할 수 있다. 평탄화층(119)은 유기절연층을 포함할 수 있다. 평탄화층(119)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
일 실시예에서, 연결전극(LE)은 화소회로층(PCL) 상에 배치될 수 있다. 연결전극(LE)은 화소회로층(PCL) 및 유기발광다이오드(OLED) 사이에 배치될 수 있다. 연결전극(LE)은 평탄화층(119)의 컨택홀을 통해 박막트랜지스터(TFT)와 연결될 수 있다. 구체적으로, 연결전극(LE)은 드레인전극(116a) 또는 소스전극(116b)과 연결될 수 있다. 또한, 연결전극(LE)은 유기발광다이오드(OLED)와 연결될 수 있다.
일 실시예에서, 연결전극(LE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예에서, 연결전극(LE)은 Ti/Al/Ti의 다층 구조를 가질 수 있다. 또는 일 실시예에서, 연결전극(LE)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 연결전극(LE)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 연결전극(LE)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 일부 실시예에서, 연결전극(LE)은 생략될 수 있다.
제1뱅크층(BL1)은 화소회로층(PCL) 상에 배치될 수 있다. 제1뱅크층(BL1)은 제1개구부(OP1)를 포함할 수 있다. 또한, 제1뱅크층(BL1)은 제1개구부(OP1)를 정의하는 제1뱅크층(BL1)의 내측면(SSL1)을 포함할 수 있다. 제1뱅크층(BL1)의 내측면(SSL1)은 기판(100)의 상면에 대해서 완만한 경사를 가질 수 있다. 본 실시예에서, 제1뱅크층(BL1)의 내측면(SSL1)에는 제1전극(121) 및 발광층(122)이 배치될 수 있다. 이 때, 발광층(122)이 제1뱅크층(BL1)의 내측면(SSL1) 상에서 실질적으로 일정한 두께를 구비하기 위해서는 제1뱅크층(BL1)의 내측면(SSL1)이 기판(100)의 상면에 대해 완만한 경사를 구비하여야 한다. 구체적인 내용은 후술하기로 한다.
일 실시예에서, 화소회로층(PCL)의 상면(PCLUS)과 제1뱅크층(BL1)의 내측면(SSL1)이 이루는 제1사이각(A1)은 예각일 수 있다. 구체적으로, 화소회로층(PCL)의 상면과 제1뱅크층(BL1)의 내측면(SSL1)이 이루는 제1사이각(A1)은 30도 이하일 수 있다. 이 때, 화소회로층(PCL)의 상면(PCLUS)은 화소회로층(PCL)과 제1뱅크층(BL1)이 마주보는 면일 수 있다.
또는 일 실시예에서, 기판(100)의 상면과 제1뱅크층(BL1)의 내측면(SSL1)이 이루는 제1사이각(A1)은 예각일 수 있다. 구체적으로, 기판(100)의 상면과 제1뱅크층(BL1)의 내측면(SSL1)이 이루는 제1사이각(A1)은 30도 이하일 수 있다. 이 때, 기판(100)의 상면은 기판(100)이 화소회로층(PCL)과 마주보는 면일 수 있다.
일 실시예에서, 제1뱅크층(BL1)은 연결전극(LE)의 단부를 덮으며, 제1개구부(OP1)는 연결전극(LE)의 적어도 일부를 노출시킬 수 있다.
제1개구부(OP1)는 유기발광다이오드(OLED)에 대응하여 배치될 수 있다. 도 4a 및 도 4b에서는 하나의 제1개구부(OP1)를 도시하고 있지만, 일 실시예에서, 표시요소층(DEL)에는 복수의 제1개구부(OP1)가 배치될 수 있다.
제1뱅크층(BL1)은 포토레지스트 즉, 감광성 수지를 포함할 수 있다. 구체적으로, 제1뱅크층(BL1)은 포지티브(Positive)형 포토레지스트를 포함할 수 있다. 예를 들어, 제1뱅크층(BL1)은 디아조나프토퀴논류, 무수말레인산/노르보넨 공중합체, 히드록시스티렌/아크릴레이트 공중합체, 또는 메타크릴레이트 공중합체 등을 포함할 수 있다. 다른 예로, 제1뱅크층(BL1)은 디아조나프토퀴논(diazonaphthoquinone, DNQ) 및 노볼락 수지(novolac resin) 중 적어도 하나를 포함할 수 있다.
화소(PX)는 유기발광다이오드(OLED) 및 박막트랜지스터(TFT)를 포함할 수 있다. 각 화소(PX)는 유기발광다이오드(OLED)를 통해 예를 들어, 적색, 녹색, 또는 청색 빛을 방출하거나, 적색, 녹색, 청색, 또는 백색의 빛을 방출할 수 있다.
유기발광다이오드(OLED)는 제1개구부(OP1)에 대응하여 배치될 수 있다. 유기발광다이오드(OLED)는 차례로 적층된 제1전극(121), 발광층(122), 및 제2전극(123)을 포함할 수 있다. 이 때, 제1전극(121)은 화소전극일 수 있으며, 제2전극(123)은 대향전극일 수 있다.
제1전극(121)은 제1뱅크층(BL1)의 내측면(SSL1)으로부터 제1뱅크층(BL1)의 상면(LUS1)을 따라 연장될 수 있다. 또한 제1전극(121)은 제1뱅크층(BL1)의 상면(LUS1)에서 연장될 수 있다. 이 때, 제1뱅크층(BL1)의 상면(LUS1)은 제1뱅크층(BL1)이 제2뱅크층(BL2)과 마주보는 면일 수 있다.
일 실시예에서, 제1전극(121)은 제1전극영역(E1), 제2전극영역(E2), 및 제3전극영역(E3)을 포함할 수 있다. 제1전극영역(E1)은 제1개구부(OP1) 내부에 배치될 수 있다. 일 실시예에서, 제1전극영역(E1)은 연결전극(LE) 상부에 배치될 수 있으며, 연결전극(LE)과 연결될 수 있다. 제2전극영역(E2)은 제1전극영역(E1)으로부터 연장된 영역일 수 있다. 제2전극영역(E2)은 제1뱅크층(BL1)의 내측면(SSL1)에 배치될 수 있다. 제3전극영역(E3)은 제2전극영역(E2)으로부터 연장된 영역일 수 있다. 제3전극영역(E3)은 제1뱅크층(BL1)의 상면(LUS1)에 배치될 수 있다. 제3전극영역(E3)은 제1뱅크층(BL1)의 상면(LUS1)에서 연장될 수 있다.
일 실시예에서, 제1전극(121)은 박막트랜지스터(TFT)와 연결될 수 있다. 제1전극(121)은 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다. 일 실시예에서, 제1전극(121)은 연결전극(LE)을 통해 박막트랜지스터(TFT)와 연결될 수 있다.
제1전극(121)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 제1전극(121)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 제1전극(121)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 일부 실시예에서, 제1전극(121)의 두께는 약 100nm일 수 있다.
제2뱅크층(BL2)은 제1뱅크층(BL1) 상에 배치될 수 있다. 이 때, 제2뱅크층(BL2)은 제1전극(121)의 단부를 덮을 수 있다. 즉, 제2뱅크층(BL2)은 제1전극(121)의 제3전극영역(E3)을 덮을 수 있다. 따라서, 제1전극(121)은 제1뱅크층(BL1) 및 제2뱅크층(BL2) 사이에서 연장될 수 있다. 구체적으로, 제1뱅크층(BL1)의 상면(LUS1)에 배치된 제3전극영역(E3)은 제1뱅크층(BL1) 및 제2뱅크층(BL2) 사이에서 연장될 수 있다. 일부 실시예에서, 제2뱅크층(BL2)의 두께는 약 500nm 이하로 형성될 수 있다.
제2뱅크층(BL2)은 제2개구부(OP2)를 포함할 수 있다. 또한, 제2뱅크층(BL2)은 제2개구부(OP2)를 정의하는 제2뱅크층(BL2)의 내측면(SSL2)을 포함할 수 있다. 제2개구부(OP2)는 유기발광다이오드(OLED)에 대응하여 배치될 수 있다. 도 4a 및 도 4b에서는 하나의 제2개구부(OP2)를 도시하고 있지만, 일 실시예에서, 표시요소층(DEL)에서 복수의 제2개구부(OP2)가 배치될 수 있다.
일 실시예에서, 제2뱅크층(BL2)은 제1전극(121)의 단부를 덮으며, 제2개구부(OP2)는 제1전극(121)의 적어도 일부를 노출시킬 수 있다. 구체적으로, 제2개구부(OP2)는 제1전극(121)의 제1전극영역(E1) 및/또는 제2전극영역(E2)을 노출시킬 수 있다.
제2개구부(OP2)는 유기발광다이오드(OLED)에서 방출되는 빛의 발광영역(이하, 발광영역이라 함, EA)을 정의할 수 있다. 예를 들어, 제2개구부(OP2)의 폭이 발광영역(EA)의 폭에 해당할 수 있다. 이 때, 제2개구부(OP2)의 폭은 제2뱅크층(BL2)의 내측면(SSL2) 사이의 최단거리로 정의할 수 있다.
제2개구부(OP2)의 폭은 제1개구부(OP1)의 폭보다 클 수 있다. 제1개구부(OP1)의 폭은 제1뱅크층(BL1)의 내측면(SSL1) 사이의 최단거리로 정의할 수 있다. 즉, 제1뱅크층(BL1)의 적어도 일부는 제2개구부(OP2) 내부에 배치될 수 있다. 이 때, 제1뱅크층(BL1)은 제1거리(dis1)만큼 제2개구부(OP2) 내부에 배치될 수 있다. 예를 들어, 제1거리(dis1)는 x 방향으로 약 2um 내지 약 3um일 수 있다.
일 실시예에서, 화소회로층(PCL)의 상면(PCLUS)과 제2뱅크층(BL2)의 내측면(SSL2)이 이루는 제2사이각(A2)은 60도 이상일 수 있다. 이 때, 제2사이각(A2)은 기판(100)의 상면과 제2뱅크층(BL2)의 내측면(SSL2)이 이루는 사이각으로 정의할 수도 있다. 일 실시예에서, 기판(100)의 상면과 제2뱅크층(BL2)의 내측면(SSL2)이 이루는 각은 60도 이상일 수 있다.
화소회로층(PCL)의 상면(PCLUS)과 제2뱅크층(BL2)의 내측면(SSL2)이 이루는 제2사이각(A2)은 화소회로층(PCL)의 상면(PCLUS)과 제1뱅크층(BL1)의 내측면(SSL1)이 이루는 제1사이각(A1)보다 클 수 있다.
제2뱅크층(BL2)은 포토레지스트 즉, 감광성 수지를 포함할 수 있다. 구체적으로, 제2뱅크층(BL2)은 네거티브(Negative)형 포토레지스트를 포함할 수 있다. 예를 들어, 제2뱅크층(BL2)은 애폭시 기반의 폴리머(epoxy-based polymer) 또는 번외 화학양론적 티올렌(Off-stoichiometry thiol-enes, OSTE) 폴리머를 포함할 수 있다. 제2뱅크층(BL2)의 물질은 제1뱅크층(BL1)의 물질보다 상대적으로 고분자일 수 있다. 또는 일부 실시예에서, 제2뱅크층(BL2)은 제1뱅크층(BL1)과 유사하게 포지티브(Positive)형 포토레지스트를 포함할 수 있다.
제2뱅크층(BL2)은 발액성을 가질 수 있다. 특히, 제2뱅크층(BL2)의 상면(LUS2)은 발액성을 가질 수 있다. 본 명세서에서, 발액성을 가진다는 것은 잉크젯 공정시, 발광층(122)을 형성하는 발광 물질이 포함된 잉크를 구성하는 용매 또는 발광 물질이 포함된 잉크에 대한 접촉각이 약 90도 이상인 것을 의미한다. 즉, 발액성을 가진다는 것은 잉크젯 공정시, 발광층(122)을 형성하는 발광 물질이 포함된 잉크를 구성하는 용매 또는 발광 물질이 포함된 잉크에 대한 접촉각이 상대적으로 큰 것을 의미한다. 한편, 친액성을 가진다는 것은 잉크젯 공정시, 발광층(122)을 형성하는 발광 물질이 포함된 잉크를 구성하는 용매 또는 발광 물질이 포함된 잉크에 대한 접촉각이 상대적으로 작은 것을 의미한다.
발광층(122)은 제1전극(121) 상에 배치될 수 있다. 발광층(122)은 제1전극(121) 상에서 제1뱅크층(BL1)의 내측면(SSL1)을 따라 연장될 수 있다. 일 실시예에서, 발광층(122)은 제1발광층영역(P1) 및 제2발광층영역(P2)을 포함할 수 있다. 제1발광층영역(P1)은 제1전극영역(E1) 상에 배치될 수 있다. 제2발광층영역(P2)은 제2전극영역(E2) 상에 배치될 수 있다. 즉, 제2발광층영역(P2)은 제1뱅크층(BL1)의 내측면(SSL1) 상에 배치될 수 있다. 일부 실시예에서, 발광층(122)은 제2뱅크층(BL2)의 내측면(SSL2)을 따라 더 연장될 수 있다. 이러한 경우, 발광층(122)은 제2발광층영역(P2)에서 연장된 제3발광층영역(P3)을 더 포함할 수 있다. 제3발광층영역(P3)은 제2뱅크층(BL2)의 내측면(SSL2)에 배치될 수 있다. 일부 실시예에서, 제3발광층영역(P3)의 두께는 도 4b에 도시된 바와 같이, 제3발광층영역(P3)의 가장자리로 갈수록 점차 얇아질 수 있다.
발광층(122)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 이 때, 발광층(122)은 발광 물질을 포함하는 잉크를 제1전극(121) 상에 토출하여 형성될 수 있다. 예를 들어, 발광층(122)은 잉크젯 프린팅 공정으로 형성될 수 있다.
도시되지는 않았으나, 발광층(122)의 아래와 위에는 각각 제1기능층 및 제2기능층이 배치될 수 있다. 제1기능층은 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층은 발광층(122) 위에 배치되는 구성요소로서, 선택적(optional)이다. 제2기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층 및/또는 제2기능층은 후술할 제2전극(123)과 마찬가지로 기판(100)을 전체적으로 덮도록 형성되는 공통층일 수 있다.
제2전극(123)은 발광층(122) 및 제2뱅크층(BL2)을 덮으며 배치될 수 있다. 제2전극(123)은 발광층(122) 상에서 제1뱅크층(BL1)의 내측면(SSL1)을 따라 연장될 수 있다. 또한, 제2전극(123)은 발광층(122) 상에서 제2뱅크층(BL2)의 내측면(SSL2)을 따라 연장될 수 있으며, 제2전극(123)은 제2뱅크층(BL2)의 상면(LUS2)을 따라 연장될 수 있다.
제2전극(123)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 제2전극(123)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 제2전극(123)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
또한, 도시하지는 않았으나, 일 실시예에서, 제2전극(123) 상에는 박막봉지층 및/또는 상부기판이 배치될 수 있다.
본 발명의 실시예는, 표시요소의 수명 및 시인성을 향상시키기 위함일 수 있다. 본 발명의 실시예는, 제1전극(121)이 제1뱅크층(BL1)의 내측면(SSL1)으로부터 제1뱅크층(BL1)의 상면(LUS1)을 따라 연장되고, 발광층(122)이 제1전극(121) 상에서 제1뱅크층(BL1)의 내측면(SSL1)을 따라 연장될 수 있다. 이러한 경우, 제1뱅크층(BL1)의 내측면(SSL1)은 기판(100)의 상면에 대해 완만한 경사를 가지므로, 발광층(122)의 두께는 실질적으로 일정하게 유지될 수 있다. 예를 들어, 제1발광층영역(P1)에서의 발광층(122)의 두께와 제2발광층영역(P2)에서의 발광층(122)의 두께는 일정할 수 있다. 만약 제2발광층영역(P2)에서의 발광층(122)의 두께가 제1발광층영역(P1)에서의 발광층(122)의 두께보다 큰 경우, 제2발광층영역(P2)에서 빛이 취출되지 않을 수 있다. 본 발명의 실시예는, 제1뱅크층(BL1)의 내측면(SSL1)은 기판(100)의 상면에 대해 완만한 경사를 가지므로, 발광층(122)의 두께가 실질적으로 일정하게 유지될 수 있다. 따라서, 제1발광층영역(P1) 및 제2발광층영역(P2)에서 빛이 취출될 수 있어 발광영역(EA)이 확장될 수 있으며, 유기발광다이오드(OLED)의 수명이 향상될 수 있다.
또한 본 발명의 실시예는, 제1뱅크층(BL1)의 내측면(SSL1)에 배치된 발광층(122)에서도 빛이 취출되므로, 시인성이 향상될 수 있다. 특히, WAD(white angle difference)가 개선될 수 있다.
또한 본 발명의 실시예는, 제1전극(121)이 제1뱅크층(BL1)에 의해 오목한 형상으로 배치되므로, 발광층(122)에서 측면으로 나가는 빛을 출광방향으로 반사시키는 역할을 할 수 있다. 따라서, 유기발광다이오드(OLED)의 광추출효율이 향상될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치(1)를 개략적으로 나타낸 단면도이다. 도 5에 있어서, 도 4a와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 5를 참조하면, 표시 장치(1)는 기판(100), 기판(100) 상에 박막트랜지스터(TFT)를 포함하는 화소회로층(PCL), 화소회로층(PCL) 상에 배치되며, 제1개구부(OP1)를 포함하는 제1뱅크층(BL1), 및 제1개구부(OP1)에 대응하여 배치되고, 제1전극(121), 발광층(122), 및 제2전극(123)이 차례로 적층된 유기발광다이오드(OLED)를 포함할 수 있다. 제1전극(121)은 제1뱅크층(BL1)의 내측면(SSL1)으로부터 제1뱅크층(BL1)의 상면(LUS1)을 따라 연장되고, 발광층(122)은 제1전극(121) 상에서 제1뱅크층(BL1)의 내측면(SSL1)을 따라 연장될 수 있다.
본 실시예에서, 제1전극(121)은 화소회로층(PCL)의 상면(PCLUS)에 배치될 수 있다. 이 때, 화소회로층(PCL)의 상면(PCLUS)은 화소회로층(PCL)에서 제1뱅크층(BL1)과 마주보는 면일 수 있다. 일 실시예에서, 화소회로층(PCL)의 상면(PCLUS)은 평탄화층(119)의 상면일 수 있다. 이러한 경우, 도 4a의 연결전극(LE)은 생략될 수 있다.
본 실시예에서, 제1뱅크층(BL1)은 연결개구부(COP)를 포함할 수 있다. 연결개구부(COP)는 제1개구부(OP1)와 이격되어 배치될 수 있다. 일 실시예에서, 연결개구부(COP)는 인접한 제1개구부(OP1) 사이에 배치될 수 있다. 이 때, 연결개구부(COP)는 평탄화층(119)의 컨택홀(119H)과 연결될 수 있다. 즉, 연결개구부(COP)는 평탄화층(119)의 컨택홀(119H)의 상부에 배치될 수 있다.
제1전극(121)은 제1뱅크층(BL1)의 상면(LUS1)으로부터 연결개구부(COP)로 연장될 수 있으며, 제1전극(121)은 평탄화층(119)의 컨택홀(119H)을 통해 박막트랜지스터(TFT)와 연결될 수 있다. 즉, 제1전극(121)은 박막트랜지스터(TFT)에 직접 연결될 수 있다. 본 실시예는, 제1전극(121)이 박막트랜지스터(TFT)에 연결되므로, 연결전극을 따로 형성할 필요가 없을 수 있다.
도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 순차적으로 나타낸 단면도이다. 도 6a 내지 도 6g에 있어서, 도 4a와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 6a를 참조하면, 기판(100) 상에 적어도 하나의 박막트랜지스터(TFT)를 포함하는 화소회로층(PCL)을 형성할 수 있다.
일 실시예에서, 화소회로층(PCL) 상에 연결전극(LE)을 형성할 수 있다. 연결전극(LE)은 화소회로층(PCL)의 상면(PCLUS)에 형성될 수 있다. 이러한 경우, 연결전극(LE)은 평탄화층(119)의 컨택홀을 통해 박막트랜지스터(TFT)와 연결되도록 형성될 수 있다.
도 6b 및 도 6c를 참조하면, 화소회로층(PCL) 상에 제1포토레지스트층(L1)을 형성할 수 있다. 제1포토레지스트층(L1)은 포지티브(Positive)형 포토레지스트를 포함할 수 있으며, 제1포토레지스트층(L1)은 포지티브형 포토레지스트액(미도시)을 화소회로층(PCL) 상에 스핀 코팅(Spin-coating), 스프레이 또는 담금 등의 다양한 방법으로 도포함으로써 형성될 수 있다. 제1포토레지스트층(L1)이 화소회로층(PCL)의 상면에 도포하기 이전에 제1포토레지스트층(L1)이 도포될 화소회로층(PCL)의 상면(PCLUS)을 연마(Polishing)하는 공정을 추가적으로 실시할 수 있다.
그 다음, 제1포토레지스트층(L1) 상에 제1노광마스크(M1)를 배치할 수 있다. 제1노광마스크(M1)의 개구부는 제1영역(R1)에 대응하도록 배치할 수 있다. 제1영역(R1)은 제1개구부가 형성될 영역으로, 일 실시예에서, 연결전극(LE)에 대응될 수 있다.
그 다음, 제1포토레지스트층(L1)을 노광할 수 있다. 이 때, 제1포토레지스트층(L1)의 제1영역(R1)이 노광될 수 있다.
그 다음, 제1포토레지스트층(L1)의 일부를 현상(developing) 공정을 통해 제거할 수 있다. 제1포토레지스트층(L1)은 포지티브형의 포토레지스트액을 이용한 것으로, 현상 공정을 거치면 제1포토레지스트층(L1) 중 노광(Light exposure)된 제1영역(R1)이 제거될 수 있다. 따라서, 제1포토레지스트층(L1)에 제1개구부(OP1)가 형성하여 제1뱅크층(BL1)을 형성할 수 있다.
일 실시예에서, 화소회로층(PCL) 상에 연결전극(LE)이 형성된 경우, 제1뱅크층(BL1)은 연결전극(LE)의 단부를 덮으며 형성될 수 있으며, 연결전극(LE)의 적어도 일부를 노출시킬 수 있다.
그 다음, 제1뱅크층(BL1)의 경화 건조 공정을 통해 화소회로층(PCL)과의 접착도를 증가시킬 수 있다. 이 때, 경화 건조 공정은 열처리 공정을 포함할 수 있다. 이러한 경우, 제1뱅크층(BL1)은 포지티브형 포토레지스트를 채용하므로, 열처리 공정이 진행되더라도 제1뱅크층(BL1)의 내측면(SSL1)은 기판(100)의 상면에 대해 완만한 경사를 가질 수 있다.
일 실시예에서, 화소회로층(PCL)의 상면(PCLUS) 또는 기판(100)의 상면과 제1뱅크층(BL1)의 내측면(SSL1)이 이루는 제1사이각(A1)은 예각일 수 있다. 특히, 화소회로층(PCL)의 상면(PCLUS) 또는 기판(100)의 상면과 제1뱅크층(BL1)의 내측면(SSL1)이 이루는 제1사이각(A1)은 30도 이하로 형성될 수 있다.
그 다음, 도 6d를 참조하면, 제1개구부(OP1)에 대응되도록 제1전극(121)을 형성할 수 있다. 제1전극(121)은 제1뱅크층(BL1)의 내측면(SSL1)으로부터 제1뱅크층(BL1)의 상면(LUS1)을 따라 연장되도록 형성될 수 있다. 제1전극(121)은 포토리소그래피(photolithography) 공정을 통해 형성될 수 있다.
일 실시예에서, 제1전극(121)은 제1전극영역(E1), 제2전극영역(E2), 및 제3전극영역(E3)을 포함할 수 있다. 제1전극영역(E1)은 제1개구부(OP1) 내부에 형성될 수 있다. 일 실시예에서, 제1전극영역(E1)은 연결전극(LE) 상부에 형성될 수 있으며, 연결전극(LE)과 연결될 수 있다. 제2전극영역(E2)은 제1전극영역(E1)으로부터 연장된 영역일 수 있다. 제2전극영역(E2)은 제1뱅크층(BL1)의 내측면(SSL1)에 형성될 수 있다. 제3전극영역(E3)은 제2전극영역(E2)으로부터 연장된 영역일 수 있다. 제3전극영역(E3)은 제1뱅크층(BL1)의 상면(LUS1)에 형성될 수 있다. 제3전극영역(E3)은 제1뱅크층(BL1)의 상면(LUS1)에서 연장될 수 있다.
그 다음, 제1뱅크층(BL1) 및 제1전극(121) 상에 제2포토레지스트층(L2)을 형성할 수 있다. 제2포토레지스트층(L2)은 네거티브(Negative)형 포토레지스트를 포함할 수 있으며, 제2포토레지스트층(L2)은 네거티브형 포토레지스트액(미도시)을 제1뱅크층(BL1) 및 제1전극(121) 상에 스핀 코팅(Spin-coating), 스프레이 또는 담금 등의 다양한 방법으로 도포함으로써 형성될 수 있다. 일부 실시예에서, 제2포토레지스트층(L2)은 포지티브(Positive)형 포토레지스트를 포함할 수 있다. 그러나 설명의 편의를 위하여, 제2포토레지스트층(L2)은 네거티브(Negative)형 포토레지스트를 포함하는 경우를 중심으로 상세히 설명하기로 한다. 제2포토레지스트층(L2)을 형성하는 방법은 제1포토레지스트층(L1)을 형성하는 방법과 동일 또는 유사할 수 있다.
그 다음, 제2포토레지스트층(L2) 상에 제2노광마스크(M2)를 배치할 수 있다. 제2노광마스크(M2)의 개구부는 제1뱅크층(BL1)에 대응하도록 배치될 수 있다. 즉, 제2노광마스크(M2)의 개구부는 제2포토레지스트층(L2) 중 제1뱅크층(BL1)에 대응하는 제2영역(R2)에 대응하도록 배치될 수 있다.
그 다음, 제2포토레지스트층(L2)을 노광할 수 있다. 이 때, 제2포토레지스트층(L2)의 제2영역(R2)이 노광될 수 있다. 여기서 제2영역(R2)은 제2포토레지스트층(L2) 중 제1뱅크층(BL1)의 상면(LUS1)에 배치된 영역으로, 제2포토레지스트층(L2) 중 제1영역(R1)에 대응되지 않은 영역일 수 있다.
그 다음, 도 6e를 참조하면, 제2포토레지스트층(L2)의 일부를 현상(developing) 공정을 통해 제거할 수 있다. 제2포토레지스트층(L2)은 네거티브형의 포토레지스트액을 이용한 것으로, 현상 공정을 거치면 제2포토레지스트층(L2) 중 노광(Light exposure)된 제2영역(R2)을 제외한 영역이 제거될 수 있다. 따라서, 제2포토레지스트층(L2)에 제2개구부(OP2)를 형성하여 제2뱅크층(BL2)을 형성할 수 있다. 이 때, 제2개구부(OP2)는 제1개구부(OP1) 상에 형성될 수 있다. 따라서, 제2개구부(OP2)는 제1개구부(OP1)에 대응될 수 있다.
제2뱅크층(BL2)은 제1전극(121)의 단부를 덮으며 형성될 수 있다. 즉, 제2뱅크층(BL2)은 제1전극(121)의 제3전극영역(E3)을 덮으며 형성될 수 있다. 일부 실시예에서, 제2뱅크층(BL2)의 두께는 약 500nm 이하로 형성될 수 있다.
그 다음, 제2뱅크층(BL2)은 경화 건조 공정으로 제1전극(121) 및/또는 제1뱅크층(BL1)과의 접착도를 증가시킬 수 있다. 이 때, 경화 건조 공정은 열처리 공정을 포함할 수 있다. 제2뱅크층(BL2)은 네거티브형 포토레지스트를 포함하기 때문에, 포지티브형 포토레지스트를 포함하는 제1뱅크층(BL1)보다 더 수축할 수 있다. 일 실시예에서, 화소회로층(PCL)의 상면(PCLUS) 또는 기판(100)의 상면과 제2뱅크층(BL2)의 내측면(SSL2)이 이루는 제2사이각(A2)은 60도 이상으로 형성될 수 있다. 따라서, 화소회로층(PCL)의 상면(PCLUS) 또는 기판(100)의 상면과 제2뱅크층(BL2)의 내측면(SSL2)이 이루는 제2사이각(A2)은 화소회로층(PCL)의 상면(PCLUS) 또는 기판(100)의 상면과 제1뱅크층(BL1)의 내측면(SSL1)이 이루는 제1사이각(A1)보다 크게 형성될 수 있다.
제2뱅크층(BL2)은 발액성을 가질 수 있다. 이러한 경우, 제2뱅크층(BL2)에 경화 건조 공정을 수행하면, 제2뱅크층(BL2) 내부의 발액성 물질 또는 소수성 물질이 제2뱅크층(BL2)의 상면(LUS2)으로 떠오를 수 있다. 즉, 제2뱅크층(BL2)의 상면(LUS2)이 발액성을 가질 수 있으며, 제2뱅크층(BL2)의 내측면(SSL2)은 발액성을 가지지 않을 수 있다.
도 6f를 참조하면, 제1전극(121) 상에 발광층(122)을 형성할 수 있다. 발광층(122)은 제1전극(121) 상에서 제1뱅크층(BL1)의 내측면(SSL1)을 따라 형성될 수 있다. 일부 실시예에서, 발광층(122)은 제2뱅크층(BL2)의 내측면(SSL2)을 따라 더 형성될 수 있다. 즉, 제1발광층영역(P1)은 제1전극영역(E1) 상에 형성되고, 제2발광층영역(P2)은 제2전극영역(E2) 상에 형성될 수 있다. 제3발광층영역(P3)은 제2뱅크층(BL2)의 내측면(SSL2)에 형성될 수 있다. 일부 실시예에서, 제3발광층영역(P3)의 두께는 제3발광층영역(P3)의 가장자리로 갈수록 얇아질 수 있다.
발광층(122)은 발광 물질을 포함하는 잉크를 제1전극(121) 상에 토출하여 형성될 수 있다. 예를 들어, 발광층(122)은 잉크젯 프린팅 공정으로 형성될 수 있다. 이러한 경우, 잉크젯 토출구(미도시)와 제2개구부(OP2) 간의 정확한 얼라인(align)을 필요로 할 수 있다. 만약, 잉크젯 토출구와 제2개구부(OP2) 간의 정확한 얼라인이 되지 않는 경우, 발광층(122)은 제2뱅크층(BL2)의 상면(LUS2)에도 형성될 수 있다. 따라서, 불량 유기발광다이오드가 발생할 수 있다. 본 실시예에서는 제2뱅크층(BL2)의 상면이 발액성을 가지므로, 발광층(122)은 제2뱅크층(BL2)의 상면(LUS2)에 형성되지 않을 수 있으며, 제1개구부(OP1) 및/또는 제2개구부(OP2)에 형성될 수 있다.
그 다음, 도 6g를 참조하면, 발광층(122)을 덮는 제2전극(123)이 형성될 수 있다. 제2전극(123)은 발광층(122) 및 제2뱅크층(BL2)을 덮으며 형성될 수 있다.
본 발명의 실시예는, 제1뱅크층(BL1)을 포지티브형 포토레지스트로 형성하고, 제2뱅크층(BL2)은 네거티브형 포토레지스트로 형성할 수 있다. 따라서, 제1사이각(A1)은 제2사이각(A2)보다 작을 수 있으며, 발광층(122)은 제1전극(121) 상에서 제1뱅크층(BL1)의 내측면(SSL1)을 따라 형성될 수 있다. 또는 본 발명의 실시예는, 제1뱅크층(BL1) 및 제2뱅크층(BL2) 모두 포지티브형 포토레지스트로 형성할 수 있다. 만약, 제1뱅크층(BL1)을 네거티브형 포토레지스트로 형성하는 경우, 제1뱅크층(BL1)의 내측면(SSL1)이 이루는 제1사이각(A1)은 제1뱅크층(BL1)을 포지티프형 포토레지스트로 형성하는 경우보다 상대적으로 커지게 된다. 또한, 제1전극(121)이 제1뱅크층(BL1)의 내측면(SSL1)을 따라 형성되지 않은 경우, 제1뱅크층(BL1)의 내측면(SSL1)은 발액성을 가지지 않고, 제1사이각(A1)이 크므로, 발광층(122)의 두께는 제1뱅크층(BL1)의 내측면(SSL1)에서 일정하게 유지될 수 없다. 즉, 제2발광층영역(P2)의 두께가 제1발광층영역(P1)의 두께보다 커질 수 있다. 제2발광층영역(P2)의 두께가 제1발광층영역(P1)의 두께보다 커지는 경우, 제2발광층영역(P2)에서는 빛이 취출되지 않을 수 있다. 따라서, 유기발광다이오드의 발광영역이 축소될 수 있다. 그러나, 본 실시예는 발광층(122)의 두께가 실질적으로 일정하게 유지될 수 있으므로, 제1발광층영역(P1) 및 제2발광층영역(P2)에서도 빛이 취출될 수 있으며, 발광영역이 확장될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치(1)를 개략적으로 나타낸 단면도이다. 도 7에 있어서, 도 4a와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 7을 참조하면, 표시 장치(1)는 기판(100), 기판(100) 상에 박막트랜지스터(TFT)를 포함하는 화소회로층(PCL), 화소회로층(PCL) 상에 배치되며, 제1개구부(OP1)를 포함하는 제1뱅크층(BL1), 및 제1개구부(OP1)에 대응하여 배치되고, 제1전극(121), 발광층(122), 및 제2전극(123)이 차례로 적층된 유기발광다이오드(OLED)를 포함할 수 있다. 제1전극(121)은 제1뱅크층(BL1)의 내측면(SSL1)으로부터 제1뱅크층(BL1)의 상면(LUS1)을 따라 연장되고, 발광층(122)은 제1전극(121) 상에서 제1뱅크층(BL1)의 내측면(SSL1)을 따라 연장될 수 있다.
본 실시예에서, 제1뱅크층(BL1)은 제1두께(d1)를 가지는 제1뱅크영역(LP1) 및 제2두께(d2)를 가지는 제2뱅크영역(LP2)을 포함할 수 있다. 이 때, 제1두께(d1) 및 제2두께(d2)는 상이할 수 있다. 일 실시예에서, 제2두께(d2)는 제1두께(d1)보다 클 수 있다.
제1뱅크영역(LP1) 및 제2뱅크영역(LP2)은 제1개구부(OP1)와 이격되어 배치될 수 있다. 즉, 제1뱅크영역(LP1) 및 제2뱅크영역(LP2)은 제1뱅크층(BL1)의 내측면(SSL1)과 이격되어 배치될 수 있다.
본 실시예에서는, 제2뱅크영역(LP2)의 제2두께(d2)가 제1뱅크영역(LP1)의 제1두께(d1)보다 크므로, 제2뱅크영역(LP2) 및 제2뱅크층(BL2)은 스페이서(SPC)를 형성할 수 있다. 따라서, 상부기판이 결합되는 경우 또는 마스크를 이용한 공정을 수행하는 경우에 있어서, 유기발광다이오드(OLED)가 손상됨을 방지할 수 있다.
도 8a 및 도 8b는 본 발명의 다른 실시예에 따른 표시 장치의 제조방법을 나타낸 단면도이다. 도 8a 및 도 8b에 있어서, 도 6b와 동일한 참조부호는 동일부재를 의미하는 바, 중복된 설명은 생략하기로 한다.
도 8a 및 도 8b를 참조하면, 기판(100) 상에 적어도 하나의 박막트랜지스터(TFT)를 포함하는 화소회로층(PCL)을 형성할 수 있으며, 화소회로층(PCL) 상에 제1포토레지스트층(L1)을 형성할 수 있다. 제1포토레지스트층(L1)은 포지티브형 포토레지스트를 포함할 수 있다.
제1포토레지스트층(L1) 상에 하프톤마스크(HM)를 배치할 수 있다. 하프톤마스크(HM)는 제1포토레지스트층(L1)에 가해지는 노광량을 조절할 수 있다. 예를 들어, 하프톤마스크(HM)는 제1뱅크영역(LP1)이 형성될 영역에 가해지는 노광량을 제1개구부(OP1)가 형성될 영역에 가해지는 노광량보다 작게 조절할 수 있다. 또한, 하프톤마스크(HM)는 제2뱅크영역(LP2)에 가해지는 노광량을 제1뱅크영역(LP1)이 형성될 영역에 가해지는 노광량보다 작게 조절할 수 있다. 일부 실시예에서, 하프톤마스크(HM)는 제2뱅크영역(LP2)에 노광이 되지 않도록 차폐할 수 있다.
그 다음, 제1포토레지스트층(L1)을 노광할 수 있으며, 현상 공정을 통해 제거할 수 있다. 따라서, 제1포토레지스트층(L1)에 제1개구부(OP1), 제1뱅크영역(LP1), 및 제2뱅크영역(LP2)이 형성될 수 있다. 이 때, 제1개구부(OP1), 제1뱅크영역(LP1), 및 제2뱅크영역(LP2)은 동시에 형성될 수 있다.
본 실시예는, 제1포토레지스트층(L1)이 포지티브 포토레지스트를 포함하므로, 제1개구부(OP1), 제1뱅크영역(LP1), 및 제2뱅크영역(LP2)은 하프톤마스크(HM)를 사용하여 동시에 형성될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다. 도 9에 있어서, 도 4a와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 9를 참조하면, 표시 장치는 기판(100), 기판(100) 상에 박막트랜지스터(TFT)를 포함하는 화소회로층(PCL), 화소회로층(PCL) 상에 배치되며, 제1개구부(OP1)를 포함하는 제1뱅크층(BL1), 및 제1개구부(OP1)에 대응하여 배치되고, 제1전극(121), 발광층(122), 및 제2전극(123)이 차례로 적층된 유기발광다이오드(OLED)를 포함할 수 있다. 제1전극(121)은 제1뱅크층(BL1)의 내측면(SSL1)으로부터 제1뱅크층(BL1)의 상면(LUS1)을 따라 연장되고, 발광층(122)은 제1전극(121) 상에서 제1뱅크층(BL1)의 내측면(SSL1)을 따라 연장될 수 있다.
본 실시예에서, 제2뱅크층(BL2-1)은 제1뱅크층(BL1) 상에 배치될 수 있다. 이 때, 제2뱅크층(BL2-1)은 제1전극(121)의 단부를 덮을 수 있다. 따라서, 제1전극(121)은 제1뱅크층(BL1) 및 제2뱅크층(BL2-1) 사이에서 연장될 수 있다. 본 실시예에서, 제2뱅크층(BL2-1)은 불소 수지를 포함할 수 있다. 예를 들어, 제2뱅크층(BL2-1)은 불포화결합을 갖는 유기물과 불소기(Fluoro group)를 포함할 수 있다. 또는, 제2뱅크층(BL2-1)은 불포화결합을 갖는 유기물과 불소를 포함할 수 있다. 제2뱅크층(BL2-1)의 표면에 포함된 불소기 또는 불소는 제2뱅크층(BL2-1)의 표면의 발액성(repellant)을 향상시킬 수 있다.
발광층(122)은 제1전극(121) 상에 배치될 수 있다. 일 실시예에서, 발광층(122)은 제1발광층영역(P1) 및 제2발광층영역(P2)을 포함할 수 있다. 제1발광층영역(P1)은 제1전극영역(E1) 상에 배치될 수 있다. 제2발광층영역(P2)은 제2전극영역(E2) 상에 배치될 수 있다. 즉, 제2발광층영역(P2)은 제1뱅크층(BL1)의 내측면(SSL1) 상에 배치될 수 있다. 본 실시예에서, 제2뱅크층(BL2-1)의 표면은 불소기 또는 불소를 포함하고 있으므로, 제2뱅크층(BL2-1)의 표면은 발액성을 가질 수 있다. 따라서, 발광층(122)은 제2개구부(OP2) 내부에 배치될 수 있다.
도 10a 및 도 10b는 본 발명의 또 다른 실시예에 따른 표시 장치의 제조방법을 나타낸 단면도이다. 도 11 및 도 12는 본 발명의 또 다른 실시예에 따른 표시 장치의 제조방법을 나타낸 단면도이다.
도 10a, 도 10b, 도 11, 및 도 12를 참조하면, 기판(100) 상에 적어도 하나의 박막트랜지스터(TFT)를 포함하는 화소회로층(PCL)을 형성할 수 있으며, 화소회로층(PCL) 상에 제1개구부(OP1)를 포함하는 제1뱅크층(BL1) 및 제1개구부(OP1)에 대응되도록 제1전극(121)을 형성할 수 있다. 제1뱅크층(BL1) 및 제1전극(121)을 형성하는 방법은 도 6a 내지 도 6d와 동일 유사하므로, 상세한 설명은 생략하기로 한다.
본 실시예에서, 도 10a를 참조하면, 제1뱅크층(BL1) 상에 불소기 또는 불소를 포함하는 제2뱅크층(BL2-1)을 형성할 수 있다. 구체적으로, 성형 재료(SM)를 가열 유동화시킬 수 있으며, 성형 재료(SM)를 몰드(MD)에 제공할 수 있다. 이 때, 성형 재료(SM)는 불소 수지를 포함할 수 있다. 예를 들어, 성형 재료(SM)는 불포화결합을 갖는 유기물과 불소기를 포함할 수 있다. 또는, 성형 재료(SM)는 불포화결합을 갖는 유기물과 불소를 포함할 수 있다. 몰드(MD)는 폴리머 공중합체를 포함할 수 있다. 예를 들어, 몰드(MD)는 디메틸실록산과 아미노프로필메틸실록산 공중합체(PDMS-co-APMS) 또는 PDMS(polydimethylsilixane)를 포함할 수 있다.
그 다음, 도 10b를 참조하면, 성형 재료(SM)는 제1뱅크층(BL1)의 상면(LUS1)에 압출 성형될 수 있다. 따라서, 제2뱅크층(BL2-1)은 제1뱅크층(BL1)의 상면(LUS1)에 형성될 수 있다.
또는, 도 11 및 도 12를 참조하면, 제1뱅크층(BL1) 및 제1전극(121) 상에 예비층(PPL)을 형성할 수 있다. 예비층(PPL)은 불소 수지를 포함할 수 있다. 예를 들어, 예비층(PPL)은 불포화결합을 갖는 유기물과 불소기를 포함할 수 있다. 또는 예비층(PPL)은 불포화결합을 갖는 유기물과 불소를 포함할 수 있다.
그 다음, 예비층(PPL) 상에 마스크(M)를 배치할 수 있다. 마스크(M)의 개구부는 제1개구부(OP1)에 대응하도록 배치될 수 있다.
그 다음, 예비층(PPL)에 엑시머 레이저(excimer laser)를 조사할 수 있다. 이 때, 엑시머 레이저는 자외선 영역의 파장을 구비한 레이저일 수 있다. 예를 들어, 엑시머 레이저는 약 248nm의 KrF 엑시머 레이저일 수 있다. 그러나 이에 한정되지 않는다.
엑시머 레이저는 마스크(M)의 개구부를 통과하여 예비층(PPL)에 조사될 수 있으며, 엑시머 레이저는 예비층(PPL) 중 제1개구부(OP1)에 대응되는 영역을 제거(ablation)할 수 있다. 따라서, 예비층(PPL) 중 제1개구부(OP1)와 대응되는 영역에 제2뱅크층(BL2-1)이 형성될 수 있다.
일부 실시예에서, 예비층(PPL)에 엑시머 레이저를 조사할 때, 산소 및 오존 중 적어도 하나를 공급할 수 있다. 이 때, 예비층(PPL)에 레이저가 조사되면 산소 및 오존 중 적어도 하나가 라디칼화되고, 예비층(PPL)의 일부가 제거될 수 있다.
구체적으로, 제1전극(121)에 대응하도록 산소 및 오전 중 적어도 하나를 공급할 수 있다. 그 다음, 예비층(PPL) 상에 자외선이 조사되면 산소 및 오존 중 적어도 하나는 라디칼화되고, 상기 라디칼이 불소 수지와 반응할 수 있다. 따라서, 예비층(PPL)의 일부 즉, 제1전극(121)의 상면에 형성된 불소 수지가 제거될 수 있다. 본 실시예는, 제1전극(121)의 상면에 형성된 예비층(PPL)을 제거하여 발광층이 제1전극(121) 상에 균일하게 형성될 수 있다. 또한, 본 실시예에서, 제1전극(121)의 상면에 히드록시기(-OH)가 형성될 수 있다. 따라서, 제1전극(121)의 상면은 발광 물질을 포함하는 잉크에 대해 친액성 또는 친수성을 띌 수 있게 되며, 발광층은 제1전극(121)에 균일하게 형성될 수 있다.
이와 같은 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
A1, A2: 제1사이각, 제2사이각
OP1, OP2: 제1개구부, 제2개구부
LP1, LP2: 제1뱅크영역, 제2뱅크영역
BL1: 제1뱅크층
BL2, BL2-1: 제2뱅크층
R1, R2: 제1영역, 제2영역
L1, L2: 제1포토레지스트층, 제2포토레지스트층
1: 표시 장치
100: 기판
119H: 컨택홀
119: 평탄화층
121, 123: 제1전극, 제2전극
122: 발광층
123: 제2전극

Claims (29)

  1. 기판;
    상기 기판 상에 적어도 하나의 박막트랜지스터를 포함하는 화소회로층;
    상기 화소회로층 상에 배치되며, 제1개구부를 포함하는 제1뱅크층; 및
    상기 제1개구부에 대응하여 배치되고, 제1전극, 발광층, 및 제2전극이 차례로 적층된 표시요소;를 포함하고,
    상기 제1전극은 상기 제1개구부를 정의하는 상기 제1뱅크층의 내측면으로부터 상기 제1뱅크층의 상면을 따라 연장되고,
    상기 발광층은 상기 제1전극 상에서 상기 제1뱅크층의 내측면을 따라 연장된, 표시 장치.
  2. 제1항에 있어서,
    상기 제1전극의 단부를 덮으며, 상기 제1개구부에 대응하는 제2개구부를 포함하는 제2뱅크층;을 더 포함하고,
    상기 제2뱅크층은 상기 제2개구부를 정의하는 상기 제2뱅크층의 내측면을 포함하며,
    상기 기판의 상면 및 상기 제2뱅크층의 내측면이 이루는 제2사이각은 상기 기판의 상면 및 상기 제1뱅크층의 내측면이 이루는 제1사이각보다 큰, 표시 장치.
  3. 제2항에 있어서,
    상기 제1전극은 상기 제1뱅크층 및 상기 제2뱅크층 사이에서 연장된, 표시 장치.
  4. 제2항에 있어서,
    상기 발광층은 상기 제2뱅크층의 내측면을 따라 연장되는, 표시 장치.
  5. 제2항에 있어서,
    상기 제2뱅크층의 상면은 발액성을 가지는, 표시 장치.
  6. 제2항에 있어서,
    상기 제2뱅크층은 불소 수지를 포함하는, 표시 장치.
  7. 제2항에 있어서,
    상기 제2뱅크층은 네거티브형 포토레지스트를 포함하고,
    상기 제1뱅크층은 포지티브형 포토레지스트를 포함하는, 표시 장치.
  8. 제2항에 있어서,
    상기 제2전극은 상기 발광층 및 상기 제2뱅크층을 덮는, 표시 장치.
  9. 제8항에 있어서,
    상기 제2전극은 상기 발광층 상에서 상기 제1뱅크층의 내측면을 따라 연장된, 표시 장치.
  10. 제1항에 있어서,
    상기 기판의 상면 및 상기 제1뱅크층의 내측면이 이루는 제1사이각은 30도 이하인, 표시 장치.
  11. 제1항에 있어서,
    상기 화소회로층 및 상기 표시요소 사이에 배치된 연결전극;을 더 포함하고,
    상기 제1전극은 상기 연결전극과 연결된, 표시 장치.
  12. 제1항에 있어서,
    상기 제1뱅크층은 상기 제1개구부와 이격된 연결개구부를 더 포함하고,
    상기 화소회로층은 상기 적어도 하나의 박막트랜지스터를 덮으며, 상기 적어도 하나의 박막트랜지스터를 노출하는 컨택홀을 포함하는 평탄화층을 포함하며,
    상기 연결개구부는 상기 컨택홀과 연결된, 표시 장치.
  13. 제12항에 있어서,
    상기 제1전극은 상기 제1뱅크층의 상면으로부터 상기 연결개구부로 연장된, 표시 장치.
  14. 제1항에 있어서,
    상기 제1뱅크층은 제1두께를 가지는 제1뱅크영역 및
    상기 제1두께와 상이한 제2두께를 가지는 제2뱅크영역을 포함하는, 표시 장치.
  15. 기판;
    상기 기판 상에 적어도 하나의 박막트랜지스터를 포함하는 화소회로층;
    상기 화소회로층 상에 배치되며, 제1개구부를 포함하는 제1뱅크층;
    상기 제1개구부에 대응하여 배치되고, 제1전극, 발광층, 및 제2전극이 차례로 적층된 표시요소; 및
    상기 제1전극의 단부를 덮으며, 상기 제1개구부에 대응되는 제2개구부를 포함하는 제2뱅크층;을 포함하고,
    상기 제1전극은 상기 제1개구부를 정의하는 상기 제1뱅크층의 내측면으로부터 상기 제1뱅크층의 상면을 따라 연장되고,
    상기 발광층은 상기 제1전극 상에서 상기 제1뱅크층의 내측면을 따라 연장되며,
    상기 제1뱅크층의 내측면 및 상기 기판의 상면이 이루는 제1사이각은 30도 이하이며,
    상기 제2전극은 상기 발광층 및 상기 제2뱅크층을 덮는, 표시 장치.
  16. 제15항에 있어서,
    상기 제1전극은 상기 제1뱅크층 및 상기 제2뱅크층 사이에서 연장된, 표시 장치.
  17. 제15항에 있어서,
    상기 제2뱅크층은 상기 제2개구부를 정의하는 상기 제2뱅크층의 내측면을 포함하며,
    상기 기판의 상면 및 상기 제2뱅크층의 내측면이 이루는 제2사이각은 상기 제1사이각보다 큰, 표시 장치.
  18. 제15항에 있어서,
    상기 제1뱅크층은 포지티브형 포토레지스트를 포함하고,
    상기 제2뱅크층은 불소 수지 또는 네거티브형 포토레지스트를 포함하는, 표시 장치.
  19. 제15항에 있어서,
    상기 제2뱅크층의 상면은 발액성을 가지는, 표시 장치.
  20. 기판 상에 적어도 하나의 박막트랜지스터를 포함하는 화소회로층을 형성하는 단계;
    상기 화소회로층 상에 제1개구부를 포함하는 제1뱅크층을 형성하는 단계;
    상기 제1개구부에 대응되도록 제1전극을 형성하는 단계;
    상기 제1뱅크층 상에 제2개구부를 포함하는 제2뱅크층을 형성하는 단계; 및
    상기 제1전극 상에 발광 물질을 포함하는 잉크를 토출하여 발광층을 형성하는 단계;를 포함하고,
    상기 제2뱅크층의 상면은 발액성을 가지는, 표시 장치의 제조방법.
  21. 제20항에 있어서,
    상기 제1뱅크층을 형성하는 단계는,
    상기 화소회로층 상에 제1포토레지스트층을 형성하는 단계,
    상기 제1포토레지스트층의 제1영역을 노광하는 단계, 및
    상기 제1영역에 상기 제1개구부가 형성되는 단계를 포함하고,
    상기 제2뱅크층을 형성하는 단계는,
    상기 제1뱅크층 및 상기 제1전극 상에 제2포토레지스트층을 형성하는 단계,
    상기 제2포토레지스트층 중 상기 제1뱅크층의 상면에 배치된 제2영역을 노광하는 단계, 및
    상기 제1개구부 상에 상기 제2개구부가 형성되는 단계를 포함하는, 표시 장치의 제조방법.
  22. 제20항에 있어서,
    상기 제1뱅크층은 상기 제1개구부를 정의하는 상기 제1뱅크층의 내측면을 포함하고,
    상기 제2뱅크층은 상기 제2개구부를 정의하는 상기 제2뱅크층의 내측면을 포함하며,
    상기 기판의 상면 및 상기 제2뱅크층의 내측면이 이루는 제2사이각은 상기 기판의 상면 및 상기 제1뱅크층의 내측면이 이루는 제1사이각보다 크게 형성되는, 표시 장치의 제조방법.
  23. 제22항에 있어서,
    상기 제1전극을 형성하는 단계에서,
    상기 제1전극은 상기 제1뱅크층의 내측면으로부터 상기 제1뱅크층의 상면으로 연장되는, 표시 장치의 제조방법.
  24. 제22항에 있어서,
    상기 발광층을 형성하는 단계에서,
    상기 발광층은 상기 제1전극 상에서 상기 제1뱅크층의 내측면을 따라 형성되는, 표시 장치의 제조방법.
  25. 제20항에 있어서,
    상기 제2뱅크층을 형성하는 단계는,
    불소 수지를 포함하는 성형 재료를 몰드에 제공하는 단계 및
    상기 성형 재료가 상기 제1뱅크층의 상면에 압출 성형되는 단계를 포함하는, 표시 장치의 제조방법.
  26. 제20항에 있어서,
    상기 제2뱅크층을 형성하는 단계는,
    불소 수지를 포함하는 예비층을 상기 제1전극 및 상기 제1뱅크층 상에 형성하는 단계, 및
    엑시머 레이저(excimer laser)를 조사하는 단계를 포함하는, 표시 장치의 제조방법.
  27. 제20항에 있어서,
    상기 발광층 및 상기 제2뱅크층을 덮는 제2전극이 형성하는 단계;를 더 포함하는, 표시 장치의 제조방법.
  28. 제20항에 있어서,
    상기 제1뱅크층을 형성하는 단계는,
    제1두께를 가지는 제1뱅크영역을 형성하는 단계 및
    상기 제1두께와 상이한 제2두께를 가지는 제2뱅크영역을 형성하는 단계를 포함하는, 표시 장치의 제조방법.
  29. 제20항에 있어서,
    상기 제1전극의 상에 산소 및 오존 중 적어도 하나를 공급하는 단계;를 더 포함하는, 표시 장치의 제조방법.
KR1020200058445A 2020-05-15 2020-05-15 표시 장치 및 표시 장치의 제조방법 KR20210142054A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200058445A KR20210142054A (ko) 2020-05-15 2020-05-15 표시 장치 및 표시 장치의 제조방법
US17/220,855 US20210359048A1 (en) 2020-05-15 2021-04-01 Display apparatus and method of manufacturing the same
EP21173159.1A EP3910681A1 (en) 2020-05-15 2021-05-10 Display apparatus and method of manufacturing the same
CN202110504258.5A CN113675238A (zh) 2020-05-15 2021-05-10 显示设备及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200058445A KR20210142054A (ko) 2020-05-15 2020-05-15 표시 장치 및 표시 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20210142054A true KR20210142054A (ko) 2021-11-24

Family

ID=75904767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200058445A KR20210142054A (ko) 2020-05-15 2020-05-15 표시 장치 및 표시 장치의 제조방법

Country Status (4)

Country Link
US (1) US20210359048A1 (ko)
EP (1) EP3910681A1 (ko)
KR (1) KR20210142054A (ko)
CN (1) CN113675238A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023068880A1 (ko) 2021-10-22 2023-04-27 주식회사 엘지에너지솔루션 음극 선분산액, 이를 포함하는 음극 조성물, 음극 조성물을 포함하는 리튬 이차 전지용 음극, 음극을 포함하는 리튬 이차 전지 및 음극 조성물의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114639793A (zh) * 2020-12-16 2022-06-17 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637147B1 (ko) * 2004-02-17 2006-10-23 삼성에스디아이 주식회사 박막의 밀봉부를 갖는 유기 전계 발광 표시장치, 그제조방법 및 막 형성장치
JP2008108530A (ja) * 2006-10-25 2008-05-08 Hitachi Displays Ltd 有機ｅｌ表示装置
KR100874458B1 (ko) * 2007-11-22 2008-12-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 제조방법
JP2013214496A (ja) * 2012-03-08 2013-10-17 Seiko Epson Corp 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
KR102090709B1 (ko) * 2013-05-31 2020-03-19 삼성디스플레이 주식회사 백색 유기 발광 표시 장치
JP2015138612A (ja) * 2014-01-21 2015-07-30 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
JP6332772B2 (ja) * 2014-07-09 2018-05-30 株式会社Ｊｏｌｅｄ 有機発光デバイスと有機表示装置
JP6560847B2 (ja) * 2014-08-07 2019-08-14 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
JP6816994B2 (ja) * 2016-08-24 2021-01-20 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
CN106941113B (zh) * 2017-05-15 2020-04-21 京东方科技集团股份有限公司 一种oled显示面板及其制备方法、显示装置
KR102410500B1 (ko) * 2017-11-30 2022-06-16 엘지디스플레이 주식회사 전계 발광 표시장치
KR102603232B1 (ko) * 2018-07-27 2023-11-15 엘지디스플레이 주식회사 표시장치
CN109873023B (zh) * 2019-03-29 2021-10-19 京东方科技集团股份有限公司 一种oled显示基板及其制备方法、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023068880A1 (ko) 2021-10-22 2023-04-27 주식회사 엘지에너지솔루션 음극 선분산액, 이를 포함하는 음극 조성물, 음극 조성물을 포함하는 리튬 이차 전지용 음극, 음극을 포함하는 리튬 이차 전지 및 음극 조성물의 제조 방법

Also Published As

Publication number Publication date
EP3910681A1 (en) 2021-11-17
US20210359048A1 (en) 2021-11-18
CN113675238A (zh) 2021-11-19

Similar Documents

Publication Publication Date Title
US20150236074A1 (en) Manufacturing method of organic light emitting device, organic light emitting device and electronic apparatus
KR20190075197A (ko) 유기발광표시장치 및 이의 제조방법
US20220059805A1 (en) Display device and method of manufacturing the same
EP3910681A1 (en) Display apparatus and method of manufacturing the same
US8400056B2 (en) Reflector, display device, and method of manufacturing the same
CN114122067A (zh) 包括对准图案的显示装置
KR20140110497A (ko) 유기전계 발광소자
US20240155866A1 (en) Display device and method of manufacturing the same
US11329119B2 (en) Display apparatus and method of manufacturing the same
US20220165817A1 (en) Display device and method of fabricating the same
US11925063B2 (en) Thin-film transistor array substrate and display device
KR20220036403A (ko) 표시 장치 및 그 제조 방법
KR20210024360A (ko) 표시 장치 및 표시 장치의 제조방법
US20230380219A1 (en) Display apparatus and method of manufacturing the same
KR20220007788A (ko) 표시 장치 및 표시 장치의 제조 방법
US20220149125A1 (en) Display device and method of manufacturing the same
CN220359681U (zh) 显示设备
US20240040849A1 (en) Display apparatus, mask for manufacturing the same, and manufacturing method of display apparatus
US20230329067A1 (en) Display device and method of manufacturing the display device
US20220238615A1 (en) Display apparatus and method of manufacturing the same
US20220328569A1 (en) Display panel, display device, and method of manufacturing of the display device
KR20220023284A (ko) 표시 장치 및 표시 장치의 제조방법
KR20230161299A (ko) 디스플레이 장치 및 그 제조방법
KR20220078009A (ko) 표시 장치 및 표시 장치의 제조방법
KR20220094303A (ko) 표시 장치 및 표시 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination