KR20210024360A - 표시 장치 및 표시 장치의 제조방법 - Google Patents

표시 장치 및 표시 장치의 제조방법 Download PDF

Info

Publication number
KR20210024360A
KR20210024360A KR1020190103306A KR20190103306A KR20210024360A KR 20210024360 A KR20210024360 A KR 20210024360A KR 1020190103306 A KR1020190103306 A KR 1020190103306A KR 20190103306 A KR20190103306 A KR 20190103306A KR 20210024360 A KR20210024360 A KR 20210024360A
Authority
KR
South Korea
Prior art keywords
layer
region
encapsulation layer
disposed
thin film
Prior art date
Application number
KR1020190103306A
Other languages
English (en)
Inventor
박재범
신동규
백봉진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190103306A priority Critical patent/KR20210024360A/ko
Priority to US16/811,365 priority patent/US20210057498A1/en
Priority to CN202010460083.8A priority patent/CN112420770A/zh
Publication of KR20210024360A publication Critical patent/KR20210024360A/ko

Links

Images

Classifications

    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L51/5016—
    • H01L51/5237—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H01L2251/301—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Abstract

본 발명의 일 실시예는, 표시영역과 비표시영역을 포함하는 기판; 상기 표시영역에 배치되며 화소전극, 공통층, 발광층, 및 대향전극을 포함하는 복수의 표시요소들; 및 상기 화소전극의 중앙부를 노출하는 개구부를 갖는 화소정의막;을 포함하고, 상기 공통층은 상기 복수의 표시요소들 중 제1표시요소 및 제2표시요소 사이의 제1영역을 포함하며, 상기 제1영역은 서로 이격되어 배치된 돌출부들을 구비하고, 상기 제1영역은 상기 화소정의막의 상부 및 상기 개구부의 내측면의 적어도 일부까지 연장된, 표시장치를 개시한다.

Description

표시 장치 및 표시 장치의 제조방법{Display apparatus and Method of manufacturing of the same}
본 발명의 실시예들은 표시 장치 및 표시 장치의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시 장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시 장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시 장치에는 액정 표시 장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기 발광 표시 장치(Organic Light Emitting Display Device: OLED), 그리고 전기 영동 표시 장치(Electrophoretic Display Device: ED) 등이 있다.
표시 장치 중 유기 발광 표시 장치는 대향전극과 화소전극 및 발광층으로 구비되는 유기 발광 다이오드를 포함한다. 유기 발광 다이오드의 대향전극과 화소전극에 전압을 인가하면 발광층에서 가시 광선이 취출된다.
유기 발광 표시 장치는 천연색 화면을 구현하기 위해 적색, 녹색, 청색의 가시광선을 구현하는 유기 발광 다이오드를 포함할 수 있는데, 각 유기 발광 다이오드들의 발광층은 잉크젯 프린팅 제조방법 등을 이용하여 형성할 수 있다.
또한, 표시 장치에는 이미지를 구현하는 표시영역과 이미지를 구현하지 않는 비표시영역을 포함한다. 최근에는 표시 장치의 배선 등이 배치되는 비표시영역의 면적을 줄여 표시영역을 확대하고자 하는 연구가 활발하게 진행되고 있다.
본 발명의 실시예들은 유기 발광 다이오드들 각각에 배치되는 발광층이 용이하게 형성될 수 있는 표시 장치 및 이러한 표시 장치의 제조방법을 제공하고자 한다.
또한, 본 발명의 실시예들은 비표시영역의 면적이 줄어든 표시 장치 및 이러한 표시 장치의 제조방법을 제공하고자 한다.
본 발명의 일 실시예는, 표시영역과 비표시영역을 포함하는 기판; 상기 표시영역에 배치되며 화소전극, 공통층, 발광층, 및 대향전극을 포함하는 복수의 표시요소들; 및 상기 화소전극의 중앙부를 노출하는 개구부를 갖는 화소정의막;을 포함하고, 상기 공통층은 상기 복수의 표시요소들 중 제1표시요소 및 제2표시요소 사이의 제1영역을 포함하며, 상기 제1영역은 서로 이격되어 배치된 돌출부들을 구비하고, 상기 제1영역은 상기 화소정의막의 상부 및 상기 개구부의 내측면의 적어도 일부까지 연장된, 표시장치를 개시한다.
일 실시예에 있어서, 상기 발광층의 상면은 상기 기판의 상면과 평행할 수 있다.
일 실시예에 있어서, 상기 발광층은 상기 대향전극 및 상기 공통층 사이에 배치되고, 상기 화소전극의 중앙부에서 상기 개구부의 내측면의 적어도 일부까지 연장될 수 있다.
일 실시예에 있어서, 상기 발광층의 상부면은 상기 기판에서 상기 화소전극이 배치된 방향으로 볼록할 수 있다.
일 실시예에 있어서, 상기 공통층 중 상기 발광층이 배치되는 제2영역의 폭은 상기 화소정의막에 의해 상기 화소전극의 중앙부가 노출되는 크기로 정의되는 상기 개구부의 폭보다 작을 수 있다.
일 실시예에 있어서, 상기 제1영역은 상기 개구부의 내측면까지 연장될 수 있다.
일 실시예에 있어서, 상기 발광층은 상기 공통층 및 상기 대향전극 사이에 배치되고, 상기 개구부의 내부에 배치될 수 있다.
일 실시예에 있어서, 상기 제1영역에서 상기 공통층은 상기 돌출부들이 각각 연결되는 하부영역을 포함할 수 있다.
일 실시예에 있어서, 상기 돌출부들 중 적어도 하나는 단면상 사각형 형상일 수 있다.
일 실시예에 있어서, 상기 돌출부들 중 적어도 하나의 제1지점에서의 폭은 상기 제1지점보다 상기 하부영역에 더 가까운 제2지점에서의 폭 보다 작을 수 있다.
일 실시예에 있어서, 상기 돌출부들이 서로 이격되어 배치된 간격은 1um 이상 30um 이하일 수 있다.
일 실시예에 있어서, 상기 공통층 중 발광층이 배치되는 영역인 제2영역을 포함하고, 상기 제1영역 및 상기 제2영역 중 적어도 하나는 소수성 영역이고, 상기 제1영역 및 상기 제2영역 중 다른 하나는 친수성 영역일 수 있다.
본 발명의 다른 실시예는, 화상을 표시하는 표시영역 및 상기 표시영역을 둘러싸는 비표시영역을 포함하는 기판; 상기 표시영역 상에 박막트랜지스터 및 상기 박막트랜지스터와 연결되는 화소전극, 발광층, 및 대향전극을 포함하는 표시요소; 및 상기 표시요소 상에 배치된 제1무기봉지층, 유기봉지층, 및 제2무기봉지층;을 포함하고, 상기 비표시영역 상에 상기 제1무기봉지층은 서로 이격되어 배치된 돌출부들을 포함하는 경계부를 구비하며, 상기 경계부는 상기 표시영역을 둘러싸고, 상기 유기봉지층은 상기 표시영역부터 상기 경계부의 안쪽 경계까지 배치되는, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 제2무기봉지층은 상기 제1무기봉지층과 상기 경계부에서 접촉될 수 있다.
일 실시예에 있어서, 상기 경계부에서 상기 제1무기봉지층은 상기 돌출부들이 연결되는 하부영역을 포함할 수 있다.
일 실시예에 있어서, 상기 경계부에서 상기 제1무기봉지층은 상기 돌출부들은 단면상 사각형 형상일 수 있다.
일 실시예에 있어서, 상기 돌출부들 중 적어도 하나의 제1지점에서의 폭은 상기 제1지점보다 상기 하부영역에 더 가까운 제2지점에서의 폭 보다 작을 수 있다.
일 실시예에 있어서, 상기 제1무기봉지층은 상기 표시영역부터 상기 경계부의 안쪽 경계로 배치된 내측부를 포함하고, 상기 경계부 및 상기 내측부 중 적어도 하나는 친수성 영역이며, 상기 경계부 및 상기 내측부 중 다른 하나는 소수성 영역일 수 있다.
본 발명의 또 다른 실시예는, 표시영역과 비표시영역을 포함하는 기판을 준비하는 단계; 상기 표시영역 상에 표시요소들을 형성하는 단계; 상기 표시요소 상에 제1무기봉지층을 형성하는 단계; 상기 비표시영역 상에 배치된 제1무기봉지층에 서로 이격되어 배치된 돌출부들을 포함하는 경계부를 형성하는 단계; 및 상기 제1무기봉지층 상에서 상기 표시영역으로부터 상기 경계부의 안쪽 경계까지 유기봉지층을 형성하고, 상기 유기봉지층 및 상기 경계부 상에 제2무기봉지층을 형성하는 단계를 포함하는, 표시 장치의 제조방법을 개시한다.
일 실시예에 있어서, 상기 제2무기봉지층은 상기 경계부에서 상기 제1무기봉지층과 접촉될 수 있다.
상기한 바와 같이, 본 발명의 실시예들은 제1표시요소 및 제1표시요소 사이의 제1영역에 서로 이격되어 배치된 돌출부를 구비하여 서로 다른 색을 발광하는 유기 발광 다이오드들 각각에 서로 다른 발광층이 용이하게 형성될 수 있다.
또한, 본 발명의 실시예들인 표시 장치 및 표시 장치의 제조방법으로 제조된 표시 장치는 표시영역의 외측의 비표시영역이 최소화될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치에 포함된 어느 하나의 화소의 등가회로도이다.
도 2c는 본 발명의 일 실시예에 따른 화소회로의 평면 배치도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치 중 어느 하나인 제1 화소 및 제1 화소와 인접한 제2 화소의 일부에 해당하는 단면도이다.
도 4b는 본 발명의 일 실시예에 따른 표시 장치 중 제1영역에 해당하는 제1기능층의 A부분을 확대한 확대도이다.
도 4c는 본 발명의 다른 실시예에 따른 표시 장치 중 제1영역에 해당하는 제1기능층의 A부분을 확대한 확대도이다.
도 5a, 도 5b, 및 도 5c는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 간략하게 나타낸 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치 중 어느 하나인 제1 화소 및 제1화소와 인접한 제2 화소의 일부에 해당하는 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 8는 본 발명의 또 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 9은 본 발명의 또 다른 실시예에 따른 표시 장치 중 어느 하나인 제1 화소의 일부에 해당하는 단면도이다.
도 10a, 도 10b, 도 10c, 및 도 10d는 본 발명의 다른 실시예에 따른 표시 장치의 제조방법을 간략하게 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라, 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 표시 장치(1)는 소정의 화상을 표시하는 표시영역(DA)과 상기 표시영역(DA) 외측에 비표시영역(NDA)을 갖는다.
표시 장치(1)는 화상을 표시하는 장치로서, 게임기, 멀티미디어기기, 초소형 PC와 같이 휴대가 가능한 모바일 기기일 수 있다.
표시영역(DA)에는 복수의 화소(P)들이 배치될 수 있다. 표시영역(DA)에 배치된 복수의 화소(P)들은 각각 적색, 녹색, 또는 청색의 빛을 방출할 수 있으며, 표시영역(DA)은 화소(P)들에서 방출된 빛을 이용하여 소정의 이미지를 제공할 수 있다.
화소(P)들은 각각 제1 방향(예를 들어, x 방향)으로 연장된 스캔라인(SL)과 제2 방향(예를 들어, y 방향)으로 연장된 데이터라인(DL)에 전기적으로 연결될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 표시 장치에 포함된 어느 하나의 화소(P)의 등가회로도이다.
도 2a을 참조하면, 화소(P)는 화소회로(PC), 및 화소회로(PC)에 연결된 표시요소로서 유기발광다이오드(OLED)를 포함할 수 있다.
화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 또는 청색의 빛을 방출하거나, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 기초하여 데이터라인(DL)으로부터 입력된 데이터 전압을 구동 박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1 전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)은 제2 전원전압(ELVSS)을 공급받을 수 있다.
도 2a는 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 일부 실시예에서 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다. 예컨대, 화소회로(PC)는 전술한 2개의 박막트랜지스터 외에 1개 또는 그 이상의 박막트랜지스터들을 더 포함할 수 있다.
도 2b를 참조하면, 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 박막트랜지스터들 및 스토리지 커패시터는 신호라인(SL, SIL, EL, DL), 초기화전압라인(VL), 및 구동전압선(PL)에 연결될 수 있다.
도 2b에서는 각 화소(P)가 신호라인(SL, SIL, EL, DL), 초기화전압라인(VL), 및 구동전압선(PL)에 연결된 것을 도시하고 있으나, 또 다른 실시예로서, 신호라인(SL, SIL, EL, DL) 중 적어도 어느 하나, 초기화전압라인(VL)과 구동전압선(PL) 등은 이웃하는 화소들에서 공유될 수 있다.
복수의 박막트랜지스터는 구동 박막트랜지스터(driving TFT, T1), 스위칭 박막트랜지스터(switching TFT, T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함할 수 있다.
신호라인은 스캔신호(GW)를 전달하는 스캔라인(SL), 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)에 이전 스캔신호(SI)를 전달하는 이전 스캔라인(SIL), 동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)에 발광제어신호(EM)를 전달하는 발광제어라인(EL), 스캔라인(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터라인(DL)을 포함한다. 구동전압선(PL)은 구동 박막트랜지스터(T1)에 제1 전원전압(ELVDD)을 전달하며, 초기화전압라인(VL)은 구동 박막트랜지스터(T1) 및 화소전극을 초기화하는 초기화전압(Vint)을 전달한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 하부 전극(Cst1)에 연결되어 있고, 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)에 연결되어 있으며, 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 스위칭 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광소자(OLED)에 구동전류(IOLED)를 공급한다.
스위칭 박막트랜지스터(T2)의 스위칭 게이트전극(G2)은 스캔라인(SL)에 연결되어 있고, 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)은 데이터라인(DL)에 연결되어 있으며, 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)에 연결되어 있으면서 동작제어 박막트랜지스터(T5)를 경유하여 구동전압선(PL)에 연결되어 있다. 스위칭 박막트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(GW)에 따라 턴-온되어 데이터라인(DL)으로 전달된 데이터신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 스캔라인(SL)에 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)에 연결되어 있으면서 발광제어 박막트랜지스터(T6)를 경유하여 유기발광소자(OLED)의 화소전극과 연결되어 있고, 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 하부 전극(Cst1), 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 보상 박막트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(GW)에 따라 턴-온되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 전기적으로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결시킨다.
제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 이전 스캔라인(SIL)에 연결되어 있고, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)은 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)과 초기화전압라인(VL)에 연결되어 있으며, 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4)은 스토리지 커패시터(Cst)의 하부 전극(Cst1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SIL)을 통해 전달받은 이전 스캔신호(GI)에 따라 턴-온되어 초기화전압(Vint)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화동작을 수행한다.
동작제어 박막트랜지스터(T5)의 동작제어 게이트전극(G5)은 발광제어라인(EL)에 연결되어 있으며, 동작제어 박막트랜지스터(T5)의 동작제어 소스전극(S5)은 구동전압선(PL)과 연결되어 있고, 동작제어 박막트랜지스터(T5)의 동작제어 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 스위칭 박막트랜지스터(T2)의 스위칭 드레인전극(D2)과 연결되어 있다.
발광제어 박막트랜지스터(T6)의 발광제어 게이트전극(G6)은 발광제어라인(EL)에 연결되어 있고, 발광제어 박막트랜지스터(T6)의 발광제어 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)에 연결되어 있으며, 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6)은 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7) 및 유기발광소자(OLED)의 화소전극에 전기적으로 연결되어 있다.
동작제어 박막트랜지스터(T5) 및 발광제어 박막트랜지스터(T6)는 발광제어라인(EL)을 통해 전달받은 발광제어신호(EM)에 따라 동시에 턴-온되어, 제1 전원전압(ELVDD)이 유기발광소자(OLED)에 전달되어 유기발광소자(OLED)에 구동전류(IOLED)가 흐르도록 한다.
제2초기화 박막트랜지스터(T7)의 제2초기화 게이트전극(G7)은 이전 스캔라인(SIL)에 연결되어 있고, 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7)은 발광제어 박막트랜지스터(T6)의 발광제어 드레인전극(D6) 및 유기발광소자(OLED)의 화소전극에 연결되어 있으며, 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)은 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 초기화전압라인(VL)에 연결되어 있다. 제2초기화 박막트랜지스터(T7)는 이전 스캔라인(SIL)을 통해 전달받은 이전 스캔신호(GI)에 따라 턴-온되어 유기발광소자(OLED)의 화소전극을 초기화시킨다.
도 2b에서는 제1초기화 박막트랜지스터(T4)와 제2초기화 박막트랜지스터(T7)가 이전 스캔라인(SIL)에 연결된 경우를 도시하였으나 또 다른 실시예로서, 제1초기화 박막트랜지스터(T4)는 이전 스캔라인(SIL)에 연결되어 이전 스캔신호(GI)에 따라 구동하고, 제2초기화 박막트랜지스터(T7)는 별도의 신호라인(예컨대, 이후 스캔라인)에 연결되어 상기 신호라인에 전달되는 신호에 따라 구동될 수 있다.
스토리지 커패시터(Cst)의 상부 전극(Cst2)은 구동전압선(PL)에 연결되어 있으며, 유기발광소자(OLED)의 대향전극은 제2 전원전압(ELVSS)에 연결되어 있다. 이에 따라, 유기발광소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동전류(IOLED)를 전달받아 발광함으로써 화상을 표시할 수 있다.
도 2b에서는 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4)가 듀얼 게이트전극을 갖는 것으로 도시하고 있으나, 보상 박막트랜지스터(T3)와 제1초기화 박막트랜지스터(T4)는 한 개의 게이트전극을 가질 수 있다.
도 2c는 본 발명의 일 실시예에 따른 화소회로(PC)의 평면 배치도이다.
도 2c을 참조하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)는, 반도체층(1130)을 따라 배치된다. 반도체층(1130)은 무기 절연물질인 버퍼층이 형성된 기판 상에 배치된다.
반도체층(1130)의 일부 영역들은, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)의 반도체층들에 해당한다. 바꾸어 말하면, 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 동작제어 박막트랜지스터(T5), 발광제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)의 반도체층들은 서로 연결되며 다양한 형상으로 굴곡진 것으로 이해할 수 있다.
반도체층(1130)은 채널영역 및 채널영역 양측의 소스영역 및 드레인영역을 포함하는데, 소스영역 및 드레인영역은 해당하는 박막트랜지스터의 소스전극 및 드레인전극으로 이해될 수 있다. 이하는 편의상, 소스영역 및 드레인영역을 각각 소스전극 및 드레인전극으로 부른다.
구동 박막트랜지스터(T1)는 구동 채널영역에 중첩하는 구동 게이트전극(G1) 및 구동 채널영역 양측의 구동 소스전극(S1) 및 구동 드레인전극(D1)을 포함한다. 구동 게이트전극(G1)과 중첩하는 구동 채널영역은 오메가 형상과 같이 절곡된 형상을 가짐으로써 좁은 공간 내에 긴 채널길이를 형성할 수 있다. 구동 채널영역의 길이가 긴 경우 게이트 전압의 구동 범위(driving range)가 넓어지게 되어 유기발광다이오드(OLED)에서 방출되는 빛의 계조를 보다 정교하게 제어할 수 있으며, 표시 품질을 향상시킬 수 있다.
스위칭 박막트랜지스터(T2)는 스위칭 채널영역에 중첩하는 스위칭 게이트전극(G2) 및 스위칭 채널영역 양측의 스위칭 소스전극(S2) 및 스위칭 드레인전극(D2)을 포함한다. 스위칭 드레인전극(D2)은 구동 소스전극(S1)과 연결될 수 있다.
보상 박막트랜지스터(T3)는 듀얼 박막트랜지스터로, 2개의 보상 채널영역에 중첩하는 보상 게이트전극(G3)들을 구비할 수 있으며, 양 측에 배치된 보상 소스전극(S3) 및 보상 드레인전극(D3)을 포함할 수 있다. 보상 박막트랜지스터(T3)는 후술할 노드연결선(1174)을 통해 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 연결될 수 있다.
제1초기화 박막트랜지스터(T4)는 듀얼 박막트랜지스터로, 2개의 제1초기화 채널영역에 중첩하는 제1초기화 게이트전극(G4)을 구비하며, 양측에 배치된 제1초기화 소스전극(S4) 및 제1초기화 드레인전극(D4)을 포함할 수 있다.
동작제어 박막트랜지스터(T5)는 동작제어 채널영역에 중첩하는 동작제어 게이트전극(G5) 및 양측에 위치하는 동작제어 소스전극(S4) 및 동작제어 드레인전극(D5)을 포함할 수 있다. 동작제어 드레인전극(D5)은 구동 소스전극(S1)과 연결될 수 있다.
발광제어 박막트랜지스터(T6)는 발광제어 채널영역에 중첩하는 발광제어 게이트전극(G6), 및 양측에 위치하는 발광제어 소스전극(S6) 및 발광제어 드레인전극(D6)을 포함할 수 있다. 발광제어 소스전극(S6)은 구동 드레인전극(D1)과 연결될 수 있다.
제2초기화 박막트랜지스터(T7)는 제2초기화 채널영역에 중첩하는 제2초기화 게이트전극(G7), 및 양측에 위치하는 제2초기화 소스전극(S7) 및 제2초기화 드레인전극(D7)을 포함할 수 있다.
전술한 박막트랜지스터들은 신호라인(SL, SIL, EL, DL), 초기화전압라인(VL) 및 구동전압선(PL)에 연결될 수 있다.
전술한 반도체층(1130) 상에는 절연층(들)을 사이에 두고 스캔라인(SL), 이전 스캔라인(SIL), 발광 제어라인(EL), 및 구동 게이트전극(G1)이 배치될 수 있다.
스캔라인(SL)은 제1방향을 따라 연장될 수 있다. 스캔라인(SL)의 일 영역들은 스위칭 및 보상 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 스캔라인(SL) 중 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2초기화 게이트전극(G4, G7)일 수 있다.
이전 스캔라인(SIL)은 제1방향을 따라 연장되되, 일부 영역들은 각각 제1 및 제2초기화 게이트전극(G4, G7)에 해당할 수 있다. 예컨대, 이전 스캔라인(SIL) 중 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)의 채널영역들과 중첩하는 영역이 각각 제1 및 제2초기화 게이트전극(G4, G7)일 수 있다.
발광 제어라인(EL)은 제1방향을 따라 연장된다. 발광 제어라인(EL)의 일 영역들은 각각 동작제어 및 발광제어 게이트전극(G5, G6)에 해당할 수 있다. 예컨대, 발광 제어라인(EL) 중 동작제어 및 발광제어 구동박막트랜지스터(T6, T7)의 채널영역들과 중첩하는 영역이 각각 동작제어 및 발광제어 게이트전극(G5, G6)일 수 있다.
구동 게이트전극(G1)은 플로팅 전극으로, 전술한 노드연결선(1174)을 통해 보상 박막트랜지스터(T3)와 연결될 수 있다.
전술한 스캔라인(SL), 이전 스캔라인(SIL), 발광 제어라인(EL), 및 구동 게이트전극(G1) 상에는 절연층(들)을 사이에 두고, 전극전압라인(HL)이 배치될 수 있다.
전극전압라인(HL)은 데이터라인(DL) 및 구동전압선(PL)과 교차하도록 제1방향을 따라 연장될 수 있다. 전극전압라인(HL)의 일부는 구동 게이트전극(G1)의 적어도 일부를 커버하며, 구동 게이트전극(G1)과 함께 스토리지 커패시터(Cst)를 형성할 수 있다. 예컨대, 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 하부 전극(Cst1)이 되고 전극전압라인(HL)의 일부는 스토리지 커패시터(Cst)의 상부 전극(Cst2)이 될 수 있다.
스토리지 커패시터(Cst)의 상부 전극(Cst2)은 구동전압선(PL)과 전기적으로 연결된다. 이와 관련하여, 전극전압라인(HL)은 전극전압라인(HL) 상에 배치된 구동전압선(PL)과 콘택홀(CNT)을 통해 접속될 수 있다. 따라서, 전극전압라인(HL)은 구동전압선(PL)과 동일한 전압 레벨(정전압)을 가질 수 있다. 예컨대, 전극전압라인(HL)은 +5V의 정전압을 가질 수 있다. 전극전압라인(HL)은 횡방향 구동전압라인으로 이해할 수 있다.
구동전압선(PL)은 제2방향을 따라 연장되고, 구동전압선(PL)과 전기적으로 연결된 전극전압라인(HL)은 제2방향에 교차하는 제1방향을 따라 연장되므로, 표시영역에서 복수의 구동전압선(PL)들과 전극전압라인(HL)들은 그물 구조(mesh structure)를 이룰 수 있다.
본 실시예에서, 전극전압라인(HL)은 구동전압선(PL)과 다른 층에 배치되며, 전극전압라인(HL)의 비저항은 구동전압선(PL)의 비저항에 비해서 크게 구비될 수 있다.
전극전압라인(HL) 상에는 절연층(들)을 사이에 두고 데이터라인(DL), 구동전압선(PL), 초기화연결선(1173), 및 노드연결선(1174)이 배치될 수 있다.
데이터라인(DL)은 제2방향으로 연장되며, 콘택홀(1154)을 통해 스위칭 박막트랜지스터(T2)의 스위칭 소스전극(S2)에 접속될 수 있다. 데이터라인(DL)의 일부는 스위칭 소스전극으로 이해될 수 있다.
구동전압선(PL)은 제2방향으로 연장되며, 전술한 바와 같이 콘택홀(CNT)을 통해 전극전압라인(HL)에 접속된다. 또한, 콘택홀(1155)을 통해 동작제어 박막트랜지스터(T5)에 연결될 수 있다. 구동전압선(PL)은 콘택홀(1155)을 통해 동작제어 드레인전극(D5)에 접속될 수 있다.
초기화연결선(1173)의 일단은 콘택홀(1152)을 통해 제1 및 제2초기화 박막트랜지스터(T4, T7)에 연결되고, 타단은 콘택홀(1151)을 통해 후술할 초기화전압라인(VL)과 연결될 수 있다.
노드연결선(1174)의 일단은 콘택홀(1156)을 통해 보상 드레인전극(D3)에 연결되고, 타단은 콘택홀(1157)을 통해 구동 게이트전극(G1)에 접속할 수 있다.
데이터라인(DL), 구동전압선(PL), 초기화연결선(1173), 및 노드연결선(1174) 상에는 절연층(들)을 사이에 두고 초기화전압라인(VL)이 배치될 수 있다.
초기화전압라인(VL)은 제1방향으로 연장된다. 초기화전압라인(VL)은 초기화연결선(1173)을 통해 제1 및 제2초기화 구동 박막트랜지스터(T4, T7)에 연결될 수 있다. 초기화전압라인(VL)은 정전압(예컨대, -2V 등)을 가질 수 있다.
초기화전압라인(VL)은 상부 전극(Cst2), 즉, 전극전압라인(HL)과 동일층 상에 배치되고, 동일한 물질을 포함할 수 있다. 표시영역(DA)에서, 유기발광다이오드(OLED)의 화소전극은 발광제어 박막트랜지스터(T6)에 연결될 수 있다. 화소전극은 콘택홀(1163)을 통해 접속메탈(1175)에 접속되고, 접속메탈(1175)은 콘택홀(1153)을 통해 발광제어 드레인전극(D6)에 접속할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다.
도 3을 참조하면, 표시 장치(1)의 기판(101) 상에는 화소회로와 절연층들을 포함하는 화소회로층(PCL), 상기 화소회로층(PCL) 상에는 복수의 표시요소들을 포함하는 표시요소층(DEL)이 배치될 수 있다.
기판(101)은 글라스이거나 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이드(polyethyleneterephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다.
화소회로층(PCL) 및 기판(101) 사이에는 배리어층(미도시)을 더 포함할 수 있다. 배리어층은 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘질화물(SiNx, x>0), 실리콘산화물(SiOx, x>0)와 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.
표시요소층(DEL)은 표시요소들, 예컨대 앞서 설명한 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로층(PCL)은 유기발광다이오드(OLED)들 각각에 연결된 화소회로와 절연층들을 포함할 수 있다. 화소회로층(PCL)은 복수의 트랜지스터들 및 스토리지 커패시터들, 그리고 이들 사이에 개재된 절연층들을 포함할 수 있다.
표시요소들은 박막봉지층(TFE)과 같은 봉지부재로 커버될 수 있다. 박막봉지층(TFE)은 표시요소층(DEL)을 커버하는 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 무기봉지층은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있다. 유기봉지층은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층은 아크릴레이트(acrylate)를 포함할 수 있다.
다른 실시예에서, 박막봉지층(TFE)은 기판(101) 및 투명한 부재인 상부기판이 밀봉부재로 결합되어 기판(101)과 상부기판 사이의 내부공간이 밀봉되는 구조일 수 있다. 이때 내부공간에는 흡습제나 충진재 등이 위치할 수 있다. 밀봉부재는 실런트 일 수 있으며, 다른 실시예에서, 밀봉부재는 레이저에 의해서 경화되는 물질로 구성될 수 있다. 예를 들어, 밀봉부재는 프릿(frit)일 수 있다. 구체적으로 밀봉부재는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 또는 무기 실런트인 실리콘 등으로 이루어질 수 있다. 우레탄계 수지로서는, 예를 들어, 우레탄 아크릴레이트 등을 사용할 수 있다. 아크릴계 수지로는, 예를 들어, 부틸아크릴레이트, 에틸헬실아크레이트 등을 사용할 수 있다. 한편, 밀봉부재는 열에 의해서 경화되는 물질로 구성될 수 있다.
박막봉지층(TFE) 상에는 터치전극들을 포함하는 터치전극층(TSL)이 배치되고, 터치전극층(TSL) 상에는 광학적 기능층(OFL)이 배치될 수 있다. 터치전극층(TSL)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 광학적 기능층(OFL)은 외부로부터 표시 장치(1)를 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있고, 및/또는 표시 장치(1)에서 방출되는 빛의 색 순도를 향상시킬 수 있다. 일 실시예로, 광학적 기능층(OFL)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다.
다른 실시예로, 광학적 기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 장치(1)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 컬러필터들 각각은 적색, 녹색, 또는 청색의 안료나 염료를 포함할 수 있다. 또는, 컬러필터들 각각은 전술한 안료나 염료 외에 양자점을 더 포함할 수 있다. 또는, 컬러필터들 중 일부는 전술한 안료나 염료를 포함하지 않을 수 있으며, 산화티타늄과 같은 산란입자들을 포함할 수 있다.
다른 실시예로, 광학적 기능층(OFL)은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1반사층과 제2반사층을 포함할 있다. 제1반사층 및 제2반사층에서 각각 반사된 제1반사광과 제2반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
상기 터치전극층(TSL) 및 광학적 기능층(OFL) 사이에는 접착 부재가 배치될 수 있다. 상기 접착 부재는 당 기술분야에 알려진 일반적인 것을 제한 없이 채용할 수 있다. 상기 접착 부재는 감압성 접착제(pressure sensitive adhesive, PSA)일 수 있다.
도 4a는 본 발명의 일 실시예에 따른 표시 장치 중 어느 하나인 제1화소(P1) 및 제1화소(P1)와 인접한 제2화소(P2)의 일부에 해당하는 단면도이다. 도 4b는 본 발명의 일 실시예에 따른 표시 장치 중 제1영역(R1)에 해당하는 제1기능층(123)의 A부분을 확대한 확대도이다. 도 4c는 본 발명의 다른 실시예에 따른 표시 장치 중 제1영역(R1)에 해당하는 제1기능층(123)의 A부분을 확대한 확대도이다.
기판(101) 상에는 화소회로층(PCL)이 배치된다. 도 4a는 화소회로층(PCL)이 박막트랜지스터 및 박막트랜지스터의 구성요소들 아래 또는/및 위에 배치되는 버퍼층(111), 제1 게이트절연층(113a), 제2 게이트절연층(113b), 층간 절연층(115) 및 평탄화 절연층(117)을 포함하는 것을 도시한다. 한편, 박막트랜지스터는 제1박막트랜지스터(TFT1) 및 제2박막트랜지스터(TFT2)를 포함할 수 있다.
이하에서 제2박막트랜지스터(TFT2)의 구성은 제1박막트랜지스터(TFT1)와 동일 유사하므로, 제1박막트랜지스터(TFT1)를 중점적으로 설명하고 제2박막트랜지스터(TFT2)의 상세한 설명은 생략하기로 한다.
버퍼층(111)은 실리콘질화물, 실리콘산질화물 및 실리콘산화물과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
제1박막트랜지스터(TFT1)는 반도체층(112)을 포함하며, 반도체층(112)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(112)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 반도체층(112)은 채널영역(112c) 및 채널영역(112c)의 양측에 각각 배치된 드레인영역(112a) 및 소스영역(112b)을 포함할 수 있다. 게이트전극(114)은 채널영역(112c)과 중첩할 수 있다.
게이트전극(114)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(114)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(112)과 게이트전극(114) 사이의 제1 게이트절연층(113a)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등과 같은 무기 절연물을 포함할 수 있다.
제2 게이트절연층(113b)은 상기 게이트전극(114)을 덮도록 구비될 수 있다. 제2 게이트절연층(113b)은 상기 제1 게이트절연층(113a)과 유사하게 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등과 같은 무기 절연물을 포함할 수 있다.
제2 게이트절연층(113b) 상부에는 스토리지 커패시터(Cst)의 상부 전극(Cst2)이 배치될 수 있다. 상부 전극(Cst2)은 그 아래의 게이트전극(114)과 중첩할 수 있다. 이 때, 제2 게이트절연층(113b)을 사이에 두고 중첩하는 게이트전극(114) 및 상부 전극(Cst2)은 스토리지 커패시터(Cst)를 형성할 수 있다. 즉, 게이트전극(114)은 스토리지 커패시터(Cst)의 하부 전극(Cst1)으로 기능할 수 있다.
이와 같이, 스토리지 커패시터(Cst)와 제1박막트랜지스터(TFT1)가 중첩되어 형성될 수 있다. 일부 실시예에서, 스토리지 커패시터(Cst)는 제1박막트랜지스터(TFT1)와 중첩되지 않도록 형성될 수도 있다.
상부 전극(Cst2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Ni), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간 절연층(115)은 상기 상부 전극(Cst2)을 덮을 수 있다. 층간 절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다. 층간 절연층(115)은 전술한 무기 절연물을 포함하는 단일층 또는 다층일 수 있다.
드레인전극(116a) 및 소스전극(116b)은 각각 층간 절연층(115) 상에 위치할 수 있다. 드레인전극(116a) 및 소스전극(116b)은 전도성이 좋은 재료를 포함할 수 있다. 드레인전극(116a) 및 소스전극(116b)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 드레인전극(116a) 및 소스전극(116b)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
평탄화 절연층(117)은 유기절연층을 포함할 수 있다. 평탄화 절연층(117)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
전술한 구조의 화소회로층(PCL) 상에는 표시요소층(DEL)이 배치된다. 표시요소층(DEL)은 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2)를 포함하되, 제1유기발광다이오드(OLED1)의 화소전극(121)은 평탄화 절연층(117)의 콘택홀을 통해 제1박막트랜지스터(TFT1)와 전기적으로 연결될 수 있다. 또한, 제2유기발광다이오드(OLED2)의 화소전극은 평탄화 절연층(117)의 콘택홀을 통해 제2박막트랜지스터(TFT2)와 전기적으로 연결될 수 있다.
이하에서 제2유기발광다이오드(OLED2)는 제1유기발광다이오드(OLED1)와 동일 유사하므로 제1유기발광다이오드(OLED1)를 중점적으로 설명하기로 하고, 제2유기발광다이오드(OLED2)의 상세한 설명은 생략하기로 한다.
화소전극(121)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 징크산화물(ZnO; zinc oxide), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 화소전극(121)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(121) 상에는 화소전극(121)의 중앙부를 노출하는 개구부(119OP)를 갖는 화소정의막(119)이 배치된다. 화소정의막(119)은 유기절연물 및/또는 무기절연물을 포함할 수 있다. 개구부(119OP)는 제1유기발광다이오드(OLED1)에서 방출되는 빛의 발광영역(이하, 제1 발광영역이라 함, EA1)을 정의할 수 있다. 예컨대, 개구부(119OP)의 폭이 제1 발광영역(EA1)의 폭에 해당할 수 있다. 상세하게 개구부(119OP)의 폭은 화소전극(121)의 중앙부가 노출되는 크기로 정의될 수 있다.
제1기능층(123)은 화소정의막(119)을 덮도록 배치될 수 있다. 제1기능층(123)은 단층 또는 다층일 수 있다. 제1기능층(123)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)일 수 있다. 또는, 제1기능층(123)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제1기능층(123)은 기판(101)을 전체적으로 커버하도록 형성되는 공통층일 수 있다.
제1기능층(123)은 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2) 사이의 제1영역(R1)을 포함할 수 있다. 일 실시예에서, 상기 제1영역(R1)은 상기 화소정의막(119)의 상부에 배치될 수 있다. 다른 실시예에서, 제1영역(R1)은 상기 개구부(119OP)의 내측면의 적어도 일부까지 연장될 수 있다. 예컨대, 제1영역(R1)은 제1 발광영역(EA1)에 인접하도록 배치될 수 있다. 또한, 제1영역(R1)은 제2유기발광다이오드(OLED2)에서 방출되는 빛의 발광영역(이하, 제2 발광영역이라 함, EA2)과 인접하도록 배치될 수 있다. 구체적으로, 제1영역(R1)은 화소정의막(119)의 상부 및 개구부(119OP)가 배치되는 화소정의막(119)의 측면에 배치될 수 있다.
제1영역(R1)에 포함되는 제1기능층(123)은 서로 이격되어 배치된 제1돌출부를 구비할 수 있다. 도 4b를 참조하면, 제1기능층(123)은 제1영역(R1)에서 제1돌출부(123a)를 구비할 수 있다. 또한, 제1기능층(123)은 제1영역(R1)에서 상기 제1돌출부(123a)가 각각 연결되는 제1하부영역(123b)을 포함할 수 있다.
일 실시예에서 상기 제1돌출부(123a)는 서로 이격되어 구비될 수 있다. 예를 들어, 상기 제1돌출부(123a)들은 제1간격(d1)으로 이격되어 구비될 수 있다. 상기 제1간격(d1)은 인접한 제1돌출부(123a)의 중심 간의 거리일 수 있다. 다른 실시예에서, 상기 제1돌출부(123a)들은 다양한 간격으로 이격되어 구비될 수 있다. 예를 들어, 상기 제1돌출부(123a) 간의 간격은 1um 이상 30um 이하일 수 있다. 구체적으로 상기 제1간격(d1)은 10um 일 수 있다.
제1돌출부(123a)의 크기는 1um 이상 30um 이하로 구비될 수 있다. 구체적으로 제1돌출부(123a)의 크기는 10um 일 수 있다. 도 4b를 참조하면 상기 제1돌출부(123a)는 서로 같은 크기로 구비되어 있는 것을 도시하고 있으나, 다른 실시예에서 상기 제1돌출부(123a)는 다양한 크기를 구비할 수 있다.
일 실시예에서 제1돌출부(123a)는 단면상 사각형 형상일 수 있다. 그러나, 다른 실시예에서 제1돌출부(123a)는 단면상 삼각형 사다리꼴 등 다각형일 수 있다. 또 다른 실시예에서 제1돌출부(123a)는 곡률부분을 포함할 수 있다.
도 4c를 참조하면, 제1돌출부(123a')의 단면상 형상은 사다리꼴 모양일 수 있다. 구체적으로, 제1돌출부(123a')의 제1지점에서의 폭(U1)은 상기 제1지점 보다 상기 제1하부영역(123b')에 더 가까운 제2지점에서의 폭(U2) 보다 작을 수 있다.
다시 도 4a를 참조하면, 제1기능층(123)은 후술할 발광층(125)이 배치되는 제2영역(R2)을 포함할 수 있다. 일 실시예에서, 제2영역(R2)의 폭은 상기 제1 발광영역(EA1) 또는 제2발광영역(EA2)의 폭과 동일할 수 있다. 그러나, 다른 실시예에서, 제2영역(R2)의 폭은 제1 발광영역(EA1) 또는 제2발광영역(EA2)의 폭보다 클 수 있다.
다른 관점에서 보면, 제1기능층(123)은 제1영역(R1) 및 제2영역(R2)을 포함할 수 있다. 그리고, 제2영역(R2)은 제1기능층(123) 중 제1영역(R1)이 아닌 부분일 수 있다.
일 실시예에서, 제2영역(R2)은 제1영역(R1)과 상이하게 제1돌출부(123a)를 구비하지 않는 부분일 수 있다. 구체적으로, 상기 제1돌출부(123a)는 제1영역(R1)에 배치되고, 상기 제1돌출부(123a)는 제2영역(R2)에 배치되지 않을 수 있다. 도면에 도시하지는 않았으나, 다른 실시예에서, 제2영역(R2)이 상기 돌출부를 구비하고 제1영역(R1)이 돌출부를 구비하지 않을 수 있다. 그러나, 설명의 편의를 위해서 제1영역(R1)에 제1돌출부(123a)를 구비하고, 제2영역(R2)에 제1돌출부(123a)를 구비하지 않은 경우를 중심으로 상세히 설명하기로 한다.
제1영역(R1)과 제2영역(R2) 중 적어도 하나는 소수성(hydrophobic) 영역이고, 제1영역(R1)과 제2영역(R2) 중 다른 하나는 친수성(hydrophilic) 영역일 수 있다. 예를 들어, 제1영역(R1)이 소수성 영역이고, 제2영역(R2)이 친수성 영역일 수 있다. 구체적으로, 제1기능층(123) 중 상기 제1돌출부(123a)를 구비하는 제1영역(R1)은 소수성 영역일 수 있고, 제2영역(R2)은 친수성 영역일 수 있다. 즉, 제1돌출부(123a)로 인하여, 제1영역(R1)에서 다른 물질(예를 들어 발광층)과의 접촉각이 150도 이상일 수 있다. 따라서 제1영역(R1)은 초소수성, 초발수성을 나타낼 수 있다.
다른 실시예로서, 제1영역(R1)이 친수성 영역이고, 제2영역(R2)이 소수성 영역일 수 있다. 구체적으로 제2영역(R2)에서 다른 물질(예를 들어, 발광층)과의 접촉각이 150도 이상일 수 있다. 따라서 제2영역(R2)은 소수성, 제1영역(R1)은 친수성을 나타낼 수 있다.
화소정의막(119)의 개구부(119OP)에는 발광층(125)이 배치될 수 있다. 구체적으로 제1기능층(123) 중 제2영역(R2) 상에 발광층(125)이 배치될 수 있다. 발광층(125)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
일 실시예에서, 상기 발광층(125)의 상면은 상기 기판(101)의 상면과 평행할 수 있다. 예컨대, 상기 발광층(125)의 상면은 x 방향으로 일정하게 배치될 수 있다. 따라서, 상기 발광층(125)의 상면은 평평할 수 있다.
상기 발광층(125)의 양 끝단은 제1영역(R1)과 인접하게 배치될 수 있다. 예를 들어, 상기 발광층(125)의 일측은 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2) 사이의 제1영역(R1)과 접촉할 수 있다. 구체적으로, 발광층(125)은 화소전극(121)의 중앙부에서 상기 개구부(119OP)의 내측면의 적어도 일부까지 연장되어 배치될 수 있다.
상기 발광층(125) 및 제1영역(R1) 중 적어도 하나는 친수성 영역이고, 다른 하나는 소수성 영역일 수 있다. 예를 들어, 상기 발광층(125)이 친수성이라면, 제1기능층(123) 중 제1영역(R1)은 소수성일 수 있다. 또한, 제1기능층(123) 중 제2영역(R2)은 친수성일 수 있다. 따라서, 발광층(125)은 제2영역(R2)에 중점적으로 배치될 수 있다. 다른 예로서, 상기 발광층(125)이 소수성이라면, 제1기능층(123) 중 제1영역(R1)은 친수성일 수 있다. 또한, 제1기능층(123) 중 제2영역(R2)은 소수성일 수 있다. 따라서, 발광층(125)은 제2영역(R2)에 중점적으로 배치될 수 있다.
상기 발광층(125) 상부에는 제2기능층(127)이 배치될 수 있다. 제2기능층(127)은 단층 또는 다층일 수 있다. 제2기능층(127)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2기능층(127)은 기판(101)을 전체적으로 커버하도록 일체로 형성될 수 있다.
제2기능층(127) 상부에는 대향전극(129)이 배치될 수 있다. 대향전극(129)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(129)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(129)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
상기와 같은 제1영역(R1) 및 발광층(125)의 배치는 발광층(125)의 상면의 형상을 평평하게 하기 위함일 수 있다. 더 나아가, 발광층(125)의 상면의 형상을 제어하기 위함일 수 있다. 구체적으로, 제1기능층(123)은 제1영역(R1) 및 제2영역(R2)을 포함하고, 제1영역(R1) 및 제2영역(R2) 중 적어도 하나는 소수성 영역이고, 다른 하나는 친수성 영역일 수 있다. 예를 들어, 발광층(125)이 친수성 물질을 포함한다면, 제1영역(R1)을 소수성 영역, 제2영역(R2)을 친수성 영역으로 구비될 수 있다. 따라서, 발광층(125)은 제1영역(R1)과 접촉각이 크게 형성될 수 있으며, 제2영역(R2)과 접촉각이 작게 형성될 수 있다.
만약, 제1기능층(123)의 표면이 동일하게 친수성 또는 소수성 이라면, 제1기능층(123) 상에 배치되는 발광층(125)의 상면의 형상을 제어할 수 없다. 예를 들어, 개구부(119OP)에 배치된 제1기능층(123) 및 발광층(125) 사이의 응집력에 의해 발광층(125)이 기판(101)에서 멀어질수록 오목한 형상을 포함할 수 있다.
본 실시예에서, 제1기능층(123)의 제1영역(R1) 및 제2영역(R2) 중 적어도 하나는 친수성 영역, 다른 하나는 소수성 영역으로 구비되는 바, 개구부(119OP)에 배치된 발광층(125)의 상면의 형상을 제어할 수 있다.
이하, 도 5a 내지 도 c를 참조하여, 제1영역(R1) 및 제2영역(R2)을 포함하는 표시 장치의 제조방법에 대해서 상세히 설명하기로 한다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 간략하게 나타낸 단면도이다. 도 5a 내지 도 5c에 있어서, 도 4a 및 도 4b와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 5a를 참조하면, 먼저 기판(101)을 준비하고, 상기 기판(101) 상에 화소회로층(PCL)을 형성한다.
그 다음, 상기 화소회로층(PCL) 상에 표시요소층(DEL)을 형성할 수 있다. 즉, 화소전극(121)을 형성하고, 화소전극(121)의 중앙부를 노출하는 개구부(119OP)를 갖는 화소정의막(119)을 형성할 수 있다. 또한, 상기 화소정의막(119) 상에 제1기능층(123)을 형성할 수 있다.
도 5b를 참조하면, 일 실시예에서, 제1영역(R1)에 해당하는 제1기능층(123)의 표면에 제1돌출부(123a)를 형성할 수 있다. 구체적으로, 제1영역(R1)에 포함되는 화소정의막(119)의 상부 및 상기 개구부(119OP)의 내측면의 적어도 일부까지 제1돌출부(123a)가 형성될 수 있다. 다른 실시예에서, 제1영역(R1)은 상기 개구부(119OP)의 내측면까지 연장되어 제1돌출부(123a)가 형성될 수 있다. 또 다른 실시예에서, 도면에 도시하지 않았지만, 제2영역(R2)에 해당하는 제1기능층(123)의 표면에만 제1돌출부(123a)가 형성되도록 할 수 있다. 그러나 설명의 편의를 위하여 제1영역(R1)에 상기 제1돌출부(123a)가 형성된 경우를 중심으로 상세하게 설명하기로 한다.
제1돌출부(123a)는 서로 이격되어 형성될 수 있다. 일 실시예에서, 상기 제1돌출부(123a)들은 제1간격(d1)으로 이격되어 형성될 수 있다. 다른 실시예에서 상기 제1돌출부(123a)들은 다양한 간격으로 이격되어 형성될 수 있다. 예를 들어, 상기 제1돌출부(123a) 간의 간격은 0.1um 이상 30um 이하로 형성될 수 있다. 구체적으로, 상기 제1간격(d1)은 10um으로 형성될 수 있다.
제1돌출부(123a)의 크기는 1um 이상 30um 이하로 형성될 수 있다. 구체적으로 제1돌출부(123a)의 크기는 10um 로 형성될 수 있다. 도 5b를 참조하면, 상기 제1돌출부(123a)는 서로 같은 크기로 형성되는 것을 도시하고 있지만, 다른 실시예에서 상기 제1돌출부(123a)는 다양한 크기로 형성될 수 있다.
일 실시예에서 제1돌출부(123a)는 단면상 사각형 형상으로 형성될 수 있다. 그러나 다른 실시예에서, 제1돌출부(123a)는 단면상 삼각형 사다리꼴 등 다각형으로 형성될 수 있다. 또 다른 실시예에서, 제1돌출부(123a)는 곡률부분을 형성할 수 있다.
일 실시예에서, 제1기능층(123)은 발광층(125)이 형성되는 제2영역(R2)을 포함할 수 있다. 일 실시예에서, 제2영역(R2)의 폭은 상기 제1발광영역(미도시) 또는 제2발광영역(미도시)의 폭과 동일하게 형성될 수 있다. 다른 실시예에서, 제2영역(R2)의 폭은 제1발광영역 또는 제2발광영역의 폭보다 크게 형성될 수 있다.
제1영역(R1)에 돌출부를 형성하는 단계는 레이저 소스(200)에서 발생한 레이저 빔을 이용할 수 있다. 상기 레이저 소스(200)는 UV pico, Femto 초레이저 등 당 기술분야에 알려진 일반적인 것을 제한없이 채용할 수 있다. 또한 상기 레이저 소스(200)는 제1기능층(123)이 포함하고 있는 물질에 따라 변경될 수 있다.
그 다음, 도 5c를 참조하면, 발광층(125)이 형성될 수 있다. 구체적으로 제1기능층(123) 중 제2영역(R2) 상에 발광층(125)이 형성될 수 있다. 발광층(125)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함하며 형성될 수 있다. 발광층(125)은 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사 방식 등의 통상의 방법을 이용할 수 있다. 이하에서는 잉크젯 프린팅 제조방법을 이용하여 발광층(125)을 형성하는 경우를 중심으로 상세히 설명하기로 한다.
일 실시예에서, 상기 발광층(125)의 상면은 상기 기판(101)의 상면과 평행하게 형성될 수 있다. 예컨대, 상기 발광층(125)의 상면은 도 5c의 x 방향으로 일정하게 형성될 수 있다. 따라서, 발광층(125)의 상면은 평평하게 형성될 수 있다.
상기 발광층(125)의 양 끝단은 제1영역(R1)과 인접하게 형성될 수 있다. 예를 들어, 상기 발광층(125)의 일측은 제1영역(R1)과 접촉하도록 형성될 수 있다. 구체적으로, 발광층(125)은 화소전극(121)의 중앙부에서 상기 개구부(119OP)의 내측면의 적어도 일부까지 연장되어 형성될 수 있다.
상기와 같은 제1영역(R1)을 형성하고, 발광층(125)을 형성하는 것은 발광층(125)의 상면을 평평하게 형성하기 위함일 수 있다. 더 나아가 발광층(125)의 상면의 형상을 제어하기 위함일 수 있다. 구체적으로, 제1영역(R1) 및 제2영역(R2) 중 적어도 하나는 소수성 영역이고, 다른 하나는 친수성 영역일 수 있다. 예를 들어, 발광층(125)이 친수성 물질을 포함한다면, 제1영역(R1)을 소수성 영역, 제2영역(R2)을 친수성 영역으로 형성될 수 있다. 따라서, 제1영역(R1) 및 발광층(125) 간의 접촉각을 크게 형성될 수 있다. 제1영역(R1)의 돌출부를 형성할 때, 개구부(119OP)에 배치되는 제1영역(R1)의 폭을 제어하면서 발광층(125)의 상면의 형상을 조절할 수 있다.
또한, 잉크젯 프린팅 방법을 이용하여 발광층(125)을 제조하는 경우 잉크젯 토출구(미도시)와 제2영역(R2) 간의 정확한 얼라인(align)을 필요로 할 수 있다. 만약, 잉크젯 토출구와 제2영역(R2) 간의 정확한 얼라인이 되지 않는 경우, 발광층(125)은 상기 개구부(119OP) 이외의 영역에도 형성될 수 있다. 즉, 잉크가 화소정의막(119)의 상면에 쌓이게 되어 불량 유기발광다이오드가 발생할 수 있다.
다만 본 발명의 실시예와 같이, 제1영역(R1) 및 제2영역(R2) 중 적어도 하나는 친수성 영역, 다른 하나는 소수성 영역으로 형성하여 발광층(125)을 상기 개구부(119OP) 상에 형성한다면, 상기 문제를 해결할 수 있다. 즉, 잉크젯 토출구와 제2영역(R2) 간의 정확히 얼라인이 되지 않아 발광층(125)이 제1영역(R1) 상에 형성되는 경우라도, 발광층(125)이 제2영역(R2)으로 흘러 정확한 패터닝이 가능해질 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치 중 어느 하나인 제1화소(P1) 및 제1화소(P1)와 인접한 제2화소(P2)의 일부에 해당하는 단면도이다.
도 6에 있어서, 도 4a와 동일한 참조부호는 동일 부재를 의미하는 바, 상세한 설명은 생략하기로 한다.
도 6을 참조하면, 기판(101) 상에 화소회로층(PCL), 표시요소층(DEL)이 배치될 수 있다. 그리고, 제1영역(R1-1)에 포함되는 제1기능층(123)은 서로 이격되어 배치된 제1돌출부를 구비할 수 있다.
한편, 상기 제1영역(R1-1)은 상기 개구부(119OP)의 내측면까지 연장될 수 있다. 따라서, 상기 제1영역(R1-1)은 제1유기발광다이오드(OLED1) 및 제2유기발광다이오드(OLED2) 사이의 화소정의막(119)의 상부면 및 개구부(119OP) 에 전체적으로 배치될 수 있다.
제2영역(R2-1)의 폭은 상기 개구부(119OP)의 폭보다 작을 수 있다. 구체적으로, 제2영역(R2-1)은 제1기능층(123) 중 제1영역(R1-1)이 아닌 부분일 수 있다. 제1영역(R1-1)이 상기 개구부(119OP)의 내측면까지 연장되었다면, 제2영역(R2-1)의 폭은 감소될 수 있다. 이에 따라, 제2영역(R2-1)의 폭은 상기 개구부(119OP)의 폭보다 작을 수 있다.
발광층(125)은 상기 개구부(119OP) 내부에 배치될 수 있다. 한편, 발광층(125)은 제2영역(R2-1)에 배치될 수 있다. 제2영역(R2-1)의 폭은 상기 개구부(119OP)의 폭보다 작을 수 있으므로, 발광층(125)은 상기 개구부(119OP)의 내부에 배치될 수 있다.
발광층(125)은 상기 기판(101)에서 화소전극(121)이 배치된 방향으로 볼록할 수 있다. 발광층(125) 및 제1영역(R1-1) 중 적어도 하나는 소수성 영역이고, 다른 하나는 친수성 영역이므로, 발광층(125) 및 제1영역(R1-1)의 접촉각이 클 수 있다. 구체적으로, 발광층(125)은 단면상 활꼴 모양으로 배치될 수 있다.
따라서, 본 발명의 실시예에서는 제1영역(R1-1)의 폭을 조절하여 발광층(125)의 형상을 제어할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치(1)의 평면도이다. 도 8는 본 발명의 또 다른 실시예에 따른 표시 장치(1)를 개략적으로 나타낸 단면도이다.
도 7 및 8에 있어서, 도 1 및 3과 동일한 참조부호는 동일한 부재를 의미하는 바, 중복된 설명은 생략하기로 한다.
일 실시예에서 표시 장치(1)는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 양자점 표시 장치(Quantum dot display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등을 포함할 수 있다. 이하에서는, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 실시예들은 전술한 바와 같은 다양한 방식의 표시 장치에 적용될 수 있다.
도 7을 참조하면, 표시영역(DA)을 둘러싸도록 무기봉지층에 경계부(BP)를 구비할 수 있다. 구체적으로, 상기 경계부(BP)는 비표시영역(NDA) 상에 배치되어, 표시영역(DA)을 둘러싸며 배치될 수 있다.
도 8를 참조하면, 박막봉지층(TFE)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예에서, 박막봉지층(TFE)은 제1무기봉지층(131), 유기봉지층(132), 및 제2무기봉지층(133)을 포함할 수 있다. 다른 실시예에서, 박막봉지층(TFE)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 더 포함하고, 교대로 적층하여 배치될 수 있다. 이하에서는 설명의 편의를 위하여 박막봉지층(TFE)이 제1무기봉지층(131), 유기봉지층(132), 및 제2무기봉지층(133)을 포함하는 경우를 중심으로 상세히 설명하도록 한다.
한편, 경계부(BP)는 제1무기봉지층(131) 상에 배치되고, 유기봉지층(132)은 상기 표시영역(DA)부터 경계부(BP)의 안쪽 경계까지 배치될 수 있다. 일 실시예에서, 상기 제2무기봉지층(133)은 상기 제1무기봉지층(131)과 상기 경계부(BP)에서 접촉할 수 있다.
도 9은 본 발명의 또 다른 실시예에 따른 표시 장치 중 어느 하나인 제1화소(P1)의 일부에 해당하는 단면도이다.
도 9에 있어서, 도 4a와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
한편, 경계부(BP)에 포함되는 제1무기봉지층(131)은 서로 이격되어 배치된 제2돌출부(131a)를 구비할 수 있다. 구체적으로, 제1무기봉지층(131)은 경계부(BP)에서 제2돌출부(131a)들을 구비할 수 있으며, 제1무기봉지층(131)은 경계부(BP)에서 상기 제2돌출부(131a)가 각각 연결되는 제2하부영역(131b)을 포함할 수 있다.
일 실시예에서 상기 제2돌출부(131a)는 서로 이격되어 구비될 수 있다. 예를 들어, 상기 제2돌출부(131a)들은 제2간격(d2)으로 이격되어 구비될 수 있다. 상기 제2간격(d2)은 인접한 제2돌출부(131a)의 중심 간의 거리일 수 있다. 다른 실시예에서, 상기 제2돌출부(131a)들은 서로 다양한 간격으로 이격되어 구비될 수 있다. 예를 들어, 상기 제2돌출부(131a) 간의 간격은 1um 이상 30um 이하일 수 있다. 구체적으로 상기 제2간격(d2)은 10um 일 수 있다.
제2돌출부(131a)의 크기는 1um 이상 30um 이하로 구비될 수 있다. 구체적으로 제2돌출부(131a)의 크기는 10um 일 수 있다. 도 9를 참조하면 상기 제2돌출부(131a)는 서로 같은 크기로 구비되어 있는 것을 도시하고 있으나, 다른 실시예에서 상기 제2돌출부(131a)는 다양한 크기를 구비할 수 있다.
일 실시예에서 제2돌출부(131a)는 단면상 사각형 형상일 수 있다. 그러나, 다른 실시예에서 제2돌출부(131a)는 단면상 삼각형 사다리꼴 등 다각형일 수 있다. 구체적으로, 제2돌출부(131a)의 제1지점에서의 폭은 상기 제1지점 보다 상기 제2하부영역(131b)에 더 가까운 제2지점에서의 폭 보다 작을 수 있다. 또 다른 실시예에서 제2돌출부(131a)는 곡률부분을 포함할 수 있다.
제1무기봉지층(131)은 표시영역(DA)으로부터 경계부(BP)의 안쪽 경계로 배치된 내측부(IP)를 포함할 수 있다. 상기 경계부(BP) 및 상기 내측부(IP) 중 적어도 하나는 친수성 영역이며, 다른 하나는 소수성 영역일 수 있다. 구체적으로, 제1무기봉지층(131) 중 상기 제2돌출부(131a)를 구비하는 경계부(BP)는 소수성 영역일 수 있고, 내측부(IP)는 친수성 영역일 수 있다. 즉, 제2돌출부(131a)로 인하여, 경계부(BP)에서 다른 물질(예를 들어, 유기봉지층)과의 접촉각이 150도 이상일 수 있다. 따라서 경계부(BP)는 초소수성, 초발수성을 나타낼 수 있다. 다른 예로서, 경계부(BP)가 친수성 영역이고, 내측부(IP)가 소수성 영역일 수 있다.
유기봉지층(132)은 상기 제1무기봉지층(131) 상에 배치될 수 있다. 특히, 상술한 바와 같이 유기봉지층(132)은 상기 표시영역(DA)부터 경계부(BP)의 안쪽 경계까지 배치될 수 있다. 다시 말하면, 유기봉지층(132)은 내측부(IP) 상에 배치되고, 경계부(BP) 상에 배치되지 않을 수 있다.
유기봉지층(132) 및 제1무기봉지층(131)의 경계부(BP) 중 적어도 하나는 친수성이며, 다른 하나는 소수성일 수 있다. 예를 들어, 유기봉지층(132)이 소수성 물질을 포함한다면, 제1무기봉지층(131)의 경계부(BP)는 친수성일 수 있다. 또한, 제1무기봉지층(131)의 내측부(IP)는 소수성일 수 있다. 다른 예로서, 상기 유기봉지층(132)이 친수성 물질을 포함한다면, 제1무기봉지층(131)의 경계부(BP)는 소수성일 수 있다. 또한, 제1무기봉지층(131)의 내측부(IP)는 친수성일 수 있다. 따라서, 유기봉지층(132)은 제1무기봉지층(131)의 내측부(IP)에 중점적으로 배치되고, 제1무기봉지층(131)의 경계부(BP)에는 배치되지 않을 수 있다.
상기와 같은 경계부(BP) 및 내측부(IP)의 배치는 유기봉지층(132)이 경계부(BP) 바깥의 비표시영역(NDA) 상으로 흘러 넘치는 것을 방지하기 위함일 수 있다.
만약, 제1무기봉지층(131)의 표면이 동일하게 친수성 또는 소수성이라면, 제1무기봉지층(131) 상에 배치되는 유기봉지층(132)의 흐름을 제어하기 위해서 댐(DAM) 구조 혹은 홈을 더 배치해야 한다. 이러한 댐 구조 또는 홈은 비표시영역(NDA)의 크기를 늘릴 수 있다.
본 발명의 실시예와 같이, 제2돌출부(131a)가 형성된 경계부(BP)를 비표시영역(NDA) 상에 배치한다면, 부가적인 댐 구조 또는 홈을 구비하지 않아도 유기봉지층(132)의 흐름을 제어할 수 있다. 따라서, 비표시영역(NDA)의 면적을 줄일 수 있다.
이하, 상기 제1무기봉지층(131) 상에 경계부(BP)가 형성된 표시 장치의 제조방법에 대해 상세히 설명하도록 한다.
도 10a 내지 도 10d는 본 발명의 다른 실시예에 따른 표시 장치의 제조방법을 간략하게 나타낸 단면도이다. 도 10a 내지 도 10d에 있어서, 도 9와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 10a를 참조하면, 먼저 표시영역(DA) 및 비표시영역(NDA)을 포함하는 기판을 준비할 수 있다.
그 다음, 표시영역(DA) 상에 화소회로층(PCL)을 형성하고, 상기 화소회로층(PCL) 상에 표시요소층을 형성할 수 있다.
그 다음, 상기 제1유기발광다이오드(OLED1) 및 화소정의막(119) 상에 제1무기봉지층(131)을 형성할 수 있다. 제1무기봉지층(131)은 당 기술분야에 알려진 일반적인 증착 방법을 제한없이 채용하여 형성될 수 있다. 제1무기봉지층(131)은 그 하부의 구조물을 따라 형성되기에, 제1무기봉지층(131)의 상면이 평탄하지 않게 될 수 있다.
도 10b를 참조하면, 비표시영역(NDA) 상에 배치된 제1무기봉지층(131)에 서로 이격되어 배치된 제2돌출부(131a)들을 포함하는 경계부(BP)를 형성할 수 있다. 상기 경계부(BP)는 표시영역(DA)을 둘러싸도록 형성될 수 있다.
한편, 경계부(BP)에 포함되는 제1무기봉지층(131)은 서로 이격되어 배치된 제2돌출부(131a)를 형성할 수 있다. 또한, 제1무기봉지층(131)은 경계부(BP)에서 상기 제2돌출부(131a)가 각각 연결되는 제2하부영역(131b)을 형성할 수 있다.
일 실시예에서, 상기 제2돌출부(131a)는 서로 이격되어 형성될 수 있다. 예를 들어, 상기 제2돌출부(131a)들은 제2간격(d2)으로 이격되어 형성될 수 있다. 다른 실시예에서, 상기 제2돌출부(131a)들은 서로 다양한 간격으로 이격되어 형성될 수 있다. 예를 들어, 상기 제2돌출부(131a) 간의 간격은 1um 이상 30um 이하로 형성될 수 있다. 구체적으로 상기 제2간격(d2)은 10um 로 형성될 수 있다.
제2돌출부(131a)의 크기는 1um 이상 30um 이하로 형성될 수 있다. 구체적으로 제2돌출부(131a)의 크기는 10um일 수 있다. 도 10b를 참조하면 상기 제2돌출부(131a)는 서로 같은 크기로 형성되어 있는 것을 도시하고 있으나, 다른 실시예에서 상기 제2돌출부(131a)는 다양한 크기로 형성될 수 있다.
일 실시예에서 제2돌출부(131a)는 단면상 사각형 형상으로 형성될 수 있다. 도면에 도시하지 않았으나, 다른 실시예에서 제2돌출부(131a)는 단면상 삼각형 사다리꼴 등 다각형으로 형성될 수 있다. 구체적으로, 제2돌출부(131a)의 제1지점에서의 폭은 상기 제1지점 보다 상기 제2하부영역(131b)에 더 가까운 제2지점에서의 폭 보다 작게 형성될 수 있다. 또 다른 실시예에서 제2돌출부(131a)는 곡률부분을 포함하여 형성될 수 있다.
제1무기봉지층(131)은 표시영역(DA)으로부터 경계부(BP)의 안쪽 경계로 배치된 내측부(IP)를 형성할 수 있다. 상기 경계부(BP) 및 상기 내측부(IP) 중 적어도 하나는 친수성 영역이며, 다른 하나는 소수성 영역으로 형성될 수 있다. 구체적으로, 제1무기봉지층(131) 중 상기 제2돌출부(131a)를 구비하는 경계부(BP)는 소수성 영역으로 형성될 수 있고, 내측부(IP)는 친수성 영역으로 형성될 수 있다.
경계부(BP)에 제2돌출부(131a)를 형성하는 단계는 레이저 소스(200)에서 발생한 레이저 빔을 이용할 수 있다. 상기 레이저 소스(200)는 UV pico, Femto 초레이저 등 당 기술분야에서 알려진 일반적인 것을 제한없이 채용할 수 있다. 또한 상기 레이저 소스(200)는 제1무기봉지층(131)이 포함하고 있는 물질에 따라 변경될 수 있다.
도 10c를 참조하면, 유기봉지층(132)이 상기 제1무기봉지층(131) 상에 배치될 수 있다. 구체적으로, 상기 유기봉지층(132)은 표시영역(DA)부터 사이 경계부(BP)의 안쪽 경계까지 형성될 수 있다. 다시 말하면, 상기 유기봉지층(132)은 내측부(IP)에 형성될 수 있다. 유기봉지층(132) 및 경계부(BP) 중 적어도 하나는 친수성이고, 다른 하나는 소수성이므로 유기봉지층(132)은 경계부(BP) 상에 형성되지 않을 수 있다.
유기봉지층(132)은 제1무기봉지층(131)과 달리 그 상면이 대략 평탄하도록 형성될 수 있다.
그 다음, 도 10d를 참조하면, 유기봉지층(132) 및 경계부(BP) 상에 제2무기봉지층(133)이 형성될 수 있다. 제2무기봉지층(133)은 유기봉지층(132)과 달리 그 하부의 구조물의 형상에 따라 배치될 수 있다.
한편, 상기 제2무기봉지층(133)은 상기 경계부(BP)에서 제1무기봉지층(131) 상에 배치될 수 있다. 구체적으로, 제2무기봉지층(133)은 제1무기봉지층(131)과 상기 경계부(BP)에서 접촉되도록 형성될 수 있다.
본 발명의 실시예와 같이, 제2돌출부(131a)가 형성된 경계부(BP)를 비표시영역(NDA) 상에 배치한다면, 부가적인 댐 구조 또는 홈을 구비하지 않아도 유기봉지층(132)의 흐름을 제어할 수 있다. 따라서 비표시영역(NDA)의 면적을 줄일 수 있다.
또한, 본 발명의 실시예와 같이, 레이저 소스(200)를 이용하여 경계부(BP) 및 내측부(IP) 중 적어도 하나는 친수성, 다른 하나는 소수성 영역으로 형성되게 하여 표시 장치 제조방법의 공정을 단순화할 수 있다.
이와 같은 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
EA1, EA2: 제1발광영역, 제2발광영역
Cst1, Cst2: 하부 전극, 상부 전극
P1, P2: 제1화소, 제2화소
d1, d2: 제1간격, 제2간격
R1, R1-1: 제1영역
R2, R2-1: 제2영역
101: 기판
111: 버퍼층
112: 반도체층
113a: 제1 게이트절연층
113b: 제2 게이트절연층
114: 게이트전극
115: 층간 절연층
116a: 드레인전극
116b: 소스전극
117: 평탄화 절연층
119OP: 개구부
119: 화소정의막
121: 화소전극
123: 제1기능층
123a, 123a': 제1돌출부
123b, 123b': 제1하부영역
125: 발광층
127: 제2기능층
129: 대향전극
131: 제1무기봉지층
131a: 제2돌출부
131b: 제2하부영역
132: 유기봉지층
133: 제2무기봉지층
200: 레이저 소스

Claims (20)

  1. 표시영역과 비표시영역을 포함하는 기판;
    상기 표시영역에 배치되며 화소전극, 공통층, 발광층, 및 대향전극을 포함하는 복수의 표시요소들; 및
    상기 화소전극의 중앙부를 노출하는 개구부를 갖는 화소정의막;을 포함하고,
    상기 공통층은 상기 복수의 표시요소들 중 제1표시요소 및 제2표시요소 사이의 제1영역을 포함하며,
    상기 제1영역은 서로 이격되어 배치된 돌출부들을 구비하고,
    상기 제1영역은 상기 화소정의막의 상부 및 상기 개구부의 내측면의 적어도 일부까지 연장된, 표시장치.
  2. 제1항에 있어서,
    상기 발광층의 상면은 상기 기판의 상면과 평행한, 표시 장치.
  3. 제1항에 있어서,
    상기 발광층은 상기 대향전극 및 상기 공통층 사이에 배치되고, 상기 화소전극의 중앙부에서 상기 개구부의 내측면의 적어도 일부까지 연장된, 표시 장치.
  4. 제1항에 있어서,
    상기 발광층의 상부면은 상기 기판에서 상기 화소전극이 배치된 방향으로 볼록한, 표시 장치.
  5. 제4항에 있어서,
    상기 공통층 중 상기 발광층이 배치되는 제2영역의 폭은 상기 화소정의막에 의해 상기 화소전극의 중앙부가 노출되는 크기로 정의되는 상기 개구부의 폭보다 작은, 표시 장치.
  6. 제4항에 있어서,
    상기 제1영역은 상기 개구부의 내측면까지 연장된, 표시 장치.
  7. 제4항에 있어서,
    상기 발광층은 상기 공통층 및 상기 대향전극 사이에 배치되고,
    상기 개구부의 내부에 배치되는, 표시 장치.
  8. 제1항에 있어서,
    상기 제1영역에서 상기 공통층은 상기 돌출부들이 각각 연결되는 하부영역을 포함하는, 표시 장치.
  9. 제8항에 있어서,
    상기 돌출부들 중 적어도 하나는 단면상 사각형 형상인, 표시 장치.
  10. 제8항에 있어서,
    상기 돌출부들 중 적어도 하나의 제1지점에서의 폭은 상기 제1지점보다 상기 하부영역에 더 가까운 제2지점에서의 폭 보다 작은, 표시 장치.
  11. 제1항에 있어서,
    상기 돌출부들이 서로 이격되어 배치된 간격은 1um 이상 30um 이하인, 표시 장치.
  12. 제1항에 있어서,
    상기 공통층 중 발광층이 배치되는 영역인 제2영역을 포함하고,
    상기 제1영역 및 상기 제2영역 중 적어도 하나는 소수성 영역이고, 상기 제1영역 및 상기 제2영역 중 다른 하나는 친수성 영역인, 표시 장치.
  13. 화상을 표시하는 표시영역 및 상기 표시영역을 둘러싸는 비표시영역을 포함하는 기판;
    상기 표시영역 상에 박막트랜지스터 및 상기 박막트랜지스터와 연결되는 화소전극, 발광층, 및 대향전극을 포함하는 표시요소; 및
    상기 표시요소 상에 배치된 제1무기봉지층, 유기봉지층, 및 제2무기봉지층;을 포함하고,
    상기 비표시영역 상에 상기 제1무기봉지층은 서로 이격되어 배치된 돌출부들을 포함하는 경계부를 구비하며,
    상기 경계부는 상기 표시영역을 둘러싸고,
    상기 유기봉지층은 상기 표시영역부터 상기 경계부의 안쪽 경계까지 배치되는, 표시 장치.
  14. 제13항에 있어서,
    상기 제2무기봉지층은 상기 제1무기봉지층과 상기 경계부에서 접촉되는, 표시 장치.
  15. 제13항에 있어서,
    상기 경계부에서 상기 제1무기봉지층은 상기 돌출부들이 연결되는 하부영역을 포함하는, 표시 장치.
  16. 제15항에 있어서,
    상기 경계부에서 상기 제1무기봉지층은 상기 돌출부들은 단면상 사각형 형상인, 표시장치.
  17. 제15항에 있어서,
    상기 돌출부들 중 적어도 하나의 제1지점에서의 폭은 상기 제1지점보다 상기 하부영역에 더 가까운 제2지점에서의 폭 보다 작은, 표시 장치.
  18. 제14항에 있어서,
    상기 제1무기봉지층은 상기 표시영역부터 상기 경계부의 안쪽 경계로 배치된 내측부를 포함하고,
    상기 경계부 및 상기 내측부 중 적어도 하나는 친수성 영역이며,
    상기 경계부 및 상기 내측부 중 다른 하나는 소수성 영역인, 표시 장치.
  19. 표시영역과 비표시영역을 포함하는 기판을 준비하는 단계;
    상기 표시영역 상에 표시요소들을 형성하는 단계;
    상기 표시요소 상에 제1무기봉지층을 형성하는 단계;
    상기 비표시영역 상에 배치된 제1무기봉지층에 서로 이격되어 배치된 돌출부들을 포함하는 경계부를 형성하는 단계; 및
    상기 제1무기봉지층 상에서 상기 표시영역으로부터 상기 경계부의 안쪽 경계까지 유기봉지층을 형성하고, 상기 유기봉지층 및 상기 경계부 상에 제2무기봉지층을 형성하는 단계를 포함하는, 표시 장치의 제조방법.
  20. 제19항에 있어서,
    상기 제2무기봉지층은 상기 경계부에서 상기 제1무기봉지층과 접촉되는, 표시 장치의 제조방법.
KR1020190103306A 2019-08-22 2019-08-22 표시 장치 및 표시 장치의 제조방법 KR20210024360A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190103306A KR20210024360A (ko) 2019-08-22 2019-08-22 표시 장치 및 표시 장치의 제조방법
US16/811,365 US20210057498A1 (en) 2019-08-22 2020-03-06 Display device and method of manufacturing the same
CN202010460083.8A CN112420770A (zh) 2019-08-22 2020-05-27 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190103306A KR20210024360A (ko) 2019-08-22 2019-08-22 표시 장치 및 표시 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20210024360A true KR20210024360A (ko) 2021-03-05

Family

ID=74647069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190103306A KR20210024360A (ko) 2019-08-22 2019-08-22 표시 장치 및 표시 장치의 제조방법

Country Status (3)

Country Link
US (1) US20210057498A1 (ko)
KR (1) KR20210024360A (ko)
CN (1) CN112420770A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109065744B (zh) * 2018-07-10 2020-03-17 武汉华星光电半导体显示技术有限公司 一种oled显示面板及其封装方法

Also Published As

Publication number Publication date
CN112420770A (zh) 2021-02-26
US20210057498A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
US10553622B2 (en) Display apparatus and method of manufacturing the same
KR20200136549A (ko) 표시 장치 및 표시 장치의 제조 방법
US11678535B2 (en) Display panel having a plurality of connection lines in third area being electrically connected to plurality of pixels of first area
KR20210074447A (ko) 표시 장치
US20220140041A1 (en) Display device
US20210305351A1 (en) Display device
KR20210048005A (ko) 표시 장치 및 표시 장치의 제조방법
US20230329032A1 (en) Display device
KR20210052650A (ko) 유기발광표시장치
US11690262B2 (en) Display apparatus
US20240023390A1 (en) Display panel and display apparatus
CN113675238A (zh) 显示设备及其制造方法
US20230337461A1 (en) Display panel and display apparatus including the same
JP2021015270A (ja) 表示装置
US20210057498A1 (en) Display device and method of manufacturing the same
US11925063B2 (en) Thin-film transistor array substrate and display device
US11818918B2 (en) Display apparatus
US20220285468A1 (en) Display panel and display apparatus including the same
KR20230102044A (ko) 표시장치
KR20210028803A (ko) 표시 장치
US20220149125A1 (en) Display device and method of manufacturing the same
US20230380219A1 (en) Display apparatus and method of manufacturing the same
CN220359681U (zh) 显示设备
US11793043B2 (en) Display apparatus having a metal pattern layer disposed between a substrate and a pixel
KR20230020068A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination