KR20210138051A - 유용 층을 캐리어 기판에 전사하는 공정 - Google Patents

유용 층을 캐리어 기판에 전사하는 공정 Download PDF

Info

Publication number
KR20210138051A
KR20210138051A KR1020217032705A KR20217032705A KR20210138051A KR 20210138051 A KR20210138051 A KR 20210138051A KR 1020217032705 A KR1020217032705 A KR 1020217032705A KR 20217032705 A KR20217032705 A KR 20217032705A KR 20210138051 A KR20210138051 A KR 20210138051A
Authority
KR
South Korea
Prior art keywords
weakening
buried
plane
bonding
annealing
Prior art date
Application number
KR1020217032705A
Other languages
English (en)
Inventor
디디에 랑드뤼
올레그 코논추크
모하메드 나디아 벤
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20210138051A publication Critical patent/KR20210138051A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 유용 층(useful layer)을 캐리어 기판에 전달(transfer)하는 공정에 관한 것으로서, a) 매립된 약화 평면(buried weakened plane)을 포함하는 도너 기판을 제공하는 단계로서, 유용 층은 도너 기판의 전면과 매립된 약화 평면에 의해 경계가 정해지는, 상기 제공하는 단계; b) 캐리어 기판을 제공하는 단계; c) 결합 계면을 따라 도너 기판을 그것의 전면에 의해 캐리어 기판에 접합하여 결합 구조체를 형성하는 단계; 및 d) 결합 구조체를 어닐링하여 매립된 약화 평면의 약화 수준을 증가시키는 단계;를 포함하며, 전달 공정은, - 사전결정된 응력이 어닐링 단계 d)에서 일 기간 동안 매립된 약화 평면에 인가되되, 주어진 약화 수준에 도달했을 때 사전결정된 응력이 분할파(splitting wave)를 개시하도록 선택되는 것; - 그 기간의 마지막에, 주어진 약화 수준에 도달했으면, 사전결정된 응력이 매립된 약화 평면을 따라 분할파의 개시 및 자체 지속 전파를 야기하여, 그 결과, 유용 층이 캐리어 기판에 전달되는 것;을 특징으로 한다.

Description

유용 층을 캐리어 기판에 전사하는 공정
본 발명은 마이크로일렉트로닉스의 분야에 관한 것이다. 특히, 본 발명은 유용 층(useful layer)을 캐리어 기판에 전달(transfer)하는 공정에 관한 것이다.
도 1에 나타낸 캐리어 기판(4)에 유용 층(3)을 전달하는 공정은 종래 기술로부터 알려져 있으며; 특히, 문헌들 WO2005043615 및 WO2005043616에 기재된 이 공정은 다음의 단계들을 포함한다:
ㆍ 이 평면과 도너 기판(donor substrate)의 표면 사이에 유용 층(3)을 형성하기 위해 가벼운 종(light species)을 도너 기판(1)에 주입함으로써 매립된 약화 평면(weakened plane)(2)을 형성하는 단계;
ㆍ 다음으로, 도너 기판(1)을 캐리어 기판(4)에 접합하여 결합 구조체(5)를 형성하는 단계;
ㆍ 매립된 약화 평면을 약화시키기 위해 결합 구조체(5)에 열 처리를 인가하는 단계;
ㆍ 마지막으로, 매립된 약화 평면(2)의 레벨에서 인가되는 에너지 펄스에 의해 분할파(splitting wave)를 개시하고, 상기 매립된 약화 평면(2)을 따르는 도너 기판(1)에서의 분할파의 자체 지속 전파(propagation)를 이용하는 단계.
이 공정에서, 매립된 약화 층(2)의 레벨에 주입되는 종은 미세공동들(microcavities)의 성장을 개시한다. 약화 열 처리는 이러한 미세공동들의 성장과 가압을 촉진시키는 효과를 갖는다. 열 처리 후 부가적인 외력들(에너지 펄스)을 인가함으로써, 매립된 약화 평면(2)에서 분할파가 개시되며, 이 파는 자체 지속 방식으로 전파되어, 그 결과, 매립된 약화 평면(2)의 레벨에서 유용 층(3)이 박리를 통해 전달된다. 이러한 공정은 특히 전달 후 표면의 거칠기(roughness)를 감소시키는 것을 가능하게 한다.
이 공정은 SOI(silicon-on-insulator) 기판들을 생산하는 데 사용될 수 있다. 이 경우, 도너 기판(1) 및 캐리어 기판(4)은 각각 실리콘 웨이퍼로 형성되며, 그 표준 직경은 추후 세대를 위해 통상적으로 200mm, 300mm 또는 450mm이다. 도너 기판(1)과 캐리어 기판(4) 중 일방 또는 양방 모두는 표면 산화된다.
SOI 기판들은 매우 엄격한 사양들을 준수해야 한다. 이것은 특히 유용 층(3)의 평균 두께 및 두께 균일성에 대한 경우이다. 이러한 사양들을 준수하는 것은 이 유용 층(3) 내부 및 위에 형성될 반도체 디바이스들이 올바르게 동작하는 데 필요하다.
일부 경우들에서, 이러한 반도체 디바이스들의 아키텍처는 유용 층(3)의 매우 낮은 평균 두께, 예를 들어 50㎚ 미만을 나타내는, 그리고 유용 층(3)에 대해 매우 높은 두께 균일성을 나타내는 SOI 기판들을 배열하는 것을 필요로 한다. 예상되는 두께 균일성은 최대 약 5%일 수 있으며, 이는 유용 층(3)의 전체 표면에 걸쳐 통상적으로 +/- 0.3㎚ 내지 +/- 1㎚의 변화들에 대응한다. 에칭 또는 표면 평활화 열 처리와 같은 부가적인 마무리 단계들이, 유용 층(3)이 캐리어 기판(4)에 전달된 후에 수행되더라도, 최종 사양들이 충족되었음을 보장하기 위해, 전달 후 형태학적 표면 특성들이 가능한 한 유리하도록 하는 것이 중요하다.
유사한 조건들 하에서 준비된, 그리고 동일한 약화 열 처리를 거친 결합 구조체들로부터 유래되는, 전술한 공정에 따라 전달되는 유용 층들(3)이 일 웨이퍼에서 다음 웨이퍼로 재현 가능한 형태학적 표면 특성들(거칠기, 두께 균일성)을 나타내지 않음을 출원인은 관찰했다. 마무리 단계들이 모든 유용 층들의 거칠기 및 두께 균일성을 필요한 사양 레벨로 가져오는 데 항상 성공적인 것은 아니기 때문에 전달 후 유용 층들의 형태학적 표면 특성들의 비재현성은 생산 수율들에 영향을 미칠 수 있다.
본 발명은 유용 층을 캐리어 기판에 전달하는 공정에 관한 것이다. 본 공정은 전달 후 유용 층들에 대해 낮은 표면 조도(low degree of surface roughness)와 높은 두께 균일도를 획득하는 것, 그리고 전달된 유용 층들의 형태학적 표면 특성들의 웨이퍼 간 재현성을 개선하는 것을 목적으로 한다.
본 발명은 유용 층을 캐리어 기판에 전달하는 공정에 관한 것으로서,
a) 매립된 약화 평면을 포함하는 도너 기판을 제공하는 단계로서, 유용 층은 도너 기판의 전면과 매립된 약화 평면에 의해 경계가 정해지는, 상기 제공하는 단계;
b) 캐리어 기판을 제공하는 단계;
c) 결합 계면을 따라 도너 기판을 그것의 전면에 의해 캐리어 기판에 접합하여 결합 구조체를 형성하는 단계;
d) 결합 구조체를 어닐링하여 매립된 약화 평면의 약화 수준을 증가시키는 단계
를 포함하며,
전달 공정은,
- 사전결정된 응력이 어닐링 단계 d)에서 일 기간 동안 매립된 약화 평면에 인가되고, 사전결정된 응력은, 주어진 약화 수준에 도달했을 때 분할파를 개시하도록 선택되는 것이고;
- 그 기간의 마지막에, 주어진 약화 수준에 도달했으면, 사전결정된 응력이 상기 매립된 약화 평면을 따라 분할파의 개시 및 자체 지속 전파를 야기하여, 그 결과, 유용 층이 캐리어 기판에 전달되는 것
에 주목할 만하다.
단독으로 또는 기술적으로 실현 가능한 조합들로 취해지는, 본 발명의 다른 유리하고 비제한적인 특징들에 따르면,
- 그 기간은 1분 내지 5시간이다;
- 그 기간은 1% 내지 100%의 어닐링 지속 시간의 일부이다;
- 전달 공정은 복수의 결합 구조체들의 일괄 처리에 적용되며, 사전결정된 응력이 결합 구조체들의 각각의 매립된 약화 평면에 인가되어, 일단 각 결합 구조에 대해 주어진 약화 수준에 도달했다면 분할파를 개시한다;
- 단계 d)에서의 어닐링은 복수의 결합 구조체들을 일괄 처리하기에 적합한, 수평 또는 수직 구성의 열 처리 장치에서 수행된다;
- 사전결정된 응력이 결합 계면에 위치된 웨지에 의해 결합 구조체의 매립된 약화 평면에 국부적으로 인가되고, 상기 결합 구조체(5)의 도너 기판(1) 및 캐리어 기판의 모따기된 에지들(chamfered edges)에 대해 가압력을 가하여, 매립된 약화 평면(2)에 인장 변형을 생성한다;
- 가압력은 0.5N 내지 50N이다;
- 주어진 약화 수준은 매립된 약화 평면에서 미세공동들에 의해 차지되는 영역에 의해 정의되고, 1% 내지 90%, 바람직하게는 5% 내지 40%가 되도록 선택된다;
- 단계 d)에서의 어닐링은 300℃ 내지 600℃의 최대 온도에 도달한다;
- 단계 d)에서의 어닐링이 시작될 때부터 사전결정된 응력이 인가된다;
- 도너 기판 및 캐리어 기판은 단결정 실리콘으로 이루어지며, 또한 매립된 약화 평면은 도너 기판으로의 가벼운 종의 이온 주입에 의해 형성되되, 상기 가벼운 종은 수소 및 헬륨, 또는 수소와 헬륨의 조합으로부터 선택된다.
본 발명의 다른 특징들 및 이점들은 본 발명의 다음의 상세한 설명으로부터 명백해질 것이며, 이러한 설명은 다음과 같은 첨부 도면들을 참조하여 주어진다.
도 1은 종래 기술에 따른 박층을 전달하는 공정을 나타낸다.
도 2는 본 발명에 따른 전달 공정을 나타낸다.
도 3은 본 발명에 따른 전달 공정에서 복수의 구조체들 일괄 처리하는 일 예를 나타낸다.
설명에서, 도면들에서의 동일한 참조 부호들이 동일한 유형의 엘리먼트들에 대해 사용될 수 있다. 도면들은, 가독성을 위한, 축척이 아닌 도식적 표현들이다. 특히, z축을 따른 층들의 두께들은 x축 및 y축을 따른 횡방향 치수와 관련하여 스케일링되지 않으며; 서로에 대한 층들의 상대적 두께들이 도면들에서 반드시 준수되는 것은 아니다. 도 1의 좌표계(x,y,z)는 도 2에 적용된다는 점에 유의해야 한다.
본 발명은 유용 층(3)을 캐리어 기판(4)에 전달하는 공정에 관한 것이다. 유용 층(3)은 마이크로일렉트로닉스 또는 마이크로시스템 분야들에서의 컴포넌트들 생산에 사용하도록 의도되는 것이기 때문에 그렇게 명명된다. 유용 층 및 캐리어 기판은 타겟 컴포넌트 유형 및 타겟 애플리케이션에 따라 특성에 있어서 달라질 수 있다. 실리콘은 현재 가장 일반적으로 사용되는 반도체 재료이므로, 유용 층 및 캐리어 기판은 특히 단결정 실리콘으로 이루어질 수 있지만, 물론 이 재료에 제한되는 것은 아니다.
본 발명에 따른 전달 공정은 먼저 도너 기판(1)을 제공하는 단계 a)를 포함하며, 이로부터 유용 층(3)이 취해질 것이다. 도너 기판(1)은 매립된 약화 평면(2)을 포함한다(도 2의 a)). 후자는 정의된 깊이에서 도너 기판(1) 내로 가벼운 종을 이온 주입함으로써 유리하게 형성된다. 가벼운 종은 바람직하게는 수소 및 헬륨, 또는 수소와 헬륨의 조합으로부터 선택되는데, 왜냐하면 이러한 종은 정의된 주입 깊이 주위에 미세공동들의 형성을 촉진하여, 그 결과, 매립된 약화 평면(2)을 생성하기 때문이다.
유용 층(3)은 도너 기판(1)의 전면(1a)과 매립된 약화 평면(2)에 의해 그 경계가 정해진다.
도너 기판(1)은 실리콘, 게르마늄, 실리콘 카바이드, IV-IV, III-V 또는 II-VI 반도체 화합물들 및 압전 재료들(예를 들어, LiNbO3, LiTaO3 등)로부터 선택되는 적어도 하나의 재료로 형성될 수 있다. 그것은 전면(1a) 및/또는 후면(1b) 상에 배열되는 하나 이상의 표면층을 더 포함할 수 있으며, 이는 예를 들어 유전체와 같은 임의의 성질일 수 있다.
전달 공정은 또한 캐리어 기판(4)을 제공하는 단계 b)를 포함한다(도 2의 b)).
캐리어 기판은, 예를 들어 실리콘, 탄화규소, 유리, 사파이어, 질화알루미늄 또는 기판 형태로 이용 가능할 수 있는 임의의 다른 재료로부터 선택되는 적어도 하나의 재료로 형성될 수 있다. 그것은 또한, 예를 들어 유전체와 같은 임의의 성질의 하나 이상의 표면층을 포함할 수 있다.
전술한 바와 같이, 본 발명에 따른 전달 공정의 한 가지 유리한 애플리케이션은 SOI 기판들의 생산이다. 이 특정한 경우에, 도너 기판(1) 및 캐리어 기판(4)은 단결정 실리콘으로 이루어지고, 상기 기판들 중 일방 또는 양방 모두는 그 전면에 실리콘 산화물(6)의 표면층을 포함한다.
다음으로, 전달 공정은 결합 계면(7)을 따라 도너 기판(1)을 그것의 전면(1a)에 의해 캐리어 기판(4)에 접합하여 결합 구조체(5)를 형성하는 단계 c)를 포함한다(도 2의 c)).
부착 동작은 임의의 알려진 방법, 특히, 분자 접착에 의한 직접 결합에 의해, 열압착에 의해 또는 정전기 결합에 의해 수행될 수 있다. 이들 잘 알려진 종래 기법들은 여기에서 상세히 설명되지 않을 것이다. 하지만, 접합 전에, 도너 기판(1) 및 캐리어 기판(4)은 결함들 및 접합 에너지의 관점에서 결합 계면(7)의 품질을 보장하기 위해 표면 활성화 및/또는 세정 순서들을 거칠 것이라는 점을 상기한다.
그런 다음, 본 발명에 따른 전달 공정에서, 결합 구조체(5)를 어닐링하는 단계 d)는 매립된 약화 평면(2)의 약화 수준을 증가시키기 위해 수행된다. 매립된 평면(2)을 약화시키는 이러한 동작을 위해 어닐링이 수행될 수 있는 온도 범위는 주로 결합 구조체(5)(동종 구조체 또는 이종 구조체)의 유형과 도너 기판(1)의 특성에 따라 다르다.
예로서, 도너 기판(1) 및 실리콘으로 이루어진 캐리어 기판(4)의 경우, 단계 d)에서의 어닐링은 통상적으로 200℃ 내지 600℃, 유리하게는 300℃ 내지 500℃, 훨씬 더 유리하게는 350℃ 내지 450℃인 최대 온도에 도달한다.
어닐링은 온도 상승(통상적으로 200℃와 최대 온도 사이) 및 최대 온도에서의 유지를 포함할 수 있다. 일반적으로 이러한 어닐링의 지속 시간은 어닐링의 최대 온도에 따라 수십 분 내지 몇 시간일 것이다. 시간/온도 쌍은 어닐링 동안 결합 구조체(5)에 적용되는 열 버짓(thermal budget)을 결정한다.
매립된 약화 평면(2)의 약화 수준은 매립된 약화 층(2)에 존재하는 미세공동들에 의해 차지되는 영역에 의해 정의된다. 실리콘으로 이루어진 도너 기판(1)의 경우, 미세공동들에 의해 차지되는 이 영역은 적외선 현미경에 의해 특징지어질 수 있다.
약화 수준은 어닐링 동안 결합 구조체(5)에 적용되는 열 버짓에 따라 낮은 수준(<1%, 특성화 기기들의 검출 임계치 미만)로부터 최대 80%까지의 범위일 수 있다. 약화 열 버짓은 어닐링 동안 매립된 약화 평면(2)에서 분할파의 자발적 개시가 획득되는 분할 열 버짓 미만으로 항상 유지된다.
도입부에서 언급된 종래 기술의 전달 공정에서, 매립된 약화 평면(2)이 특정 약화 수준을 나타낼 때 결합 구조체(5)는 어닐링 단계 후에 제거된다는 것을 상기한다. 그런 다음, 에너지 펄스가 매립된 약화 평면(2)에 인가되어 분할파로 하여금 분할파의 전파를 개시하게 하여, 그 결과, 유용 층(3)이 캐리어 기판(4)에 전달된다. 전술한 바와 같이, 공정에서의 단계가 동일한 조건들 하에서 수행되더라도, 전달 후 유용 층들(3)의 형태학적 표면 특성들의 재현성에 문제들이 있음을 출원인은 식별했다.
이러한 재현성의 부족은 특히 매립된 약화층을 형성하기 위해 가벼운 종을 주입하는 단계와 어닐링 단계에 있어서의 가변성으로 인한 것이다. 이러한 변동성은 주입된 선량(dose) 또는 주입 에너지에 있어서의 불균일성, 또는 구조체에 걸친 또는 복수의 구조에 걸친 온도에 있어서의 불균일성으로부터 기인할 수 있다. 따라서, 하나의 동일한 열 버짓에 대해 어닐링 과정에 따른 약화 수준의 변화는 일괄적으로 또는 개별적으로 어닐링되는 유사한 결합 구조체들에 대해 상이할 수 있다.
이 문제를 극복하기 위해, 본 발명에 따른 전달 공정은 어닐링 단계 d)에서 일 기간 동안 매립된 약화 층(2)에 사전결정된 응력이 인가되는 것을 예상한다(도 2의 d)). "사전결정된 응력"으로 이해되는 것은 정의되고 일정한 진폭의 응력이다. 아래에서 더 상세히 설명되는 바와 같이, 특히 제어된 기계적 하중을 결합 구조체(5)에 인가함으로써 사전결정된 응력이 인가될 수 있다.
사전결정된 응력은, 매립된 약화 평면(2)에서 주어진 약화 수준에 도달했을 때, 자체 지속 전파를 나타내는 분할파를 개시하도록 선택된다. 자체 지속 전파는 일단 시작되면, 분할파가 추가 응력을 인가하지 않으면서 매립된 약화 평면(2)의 전체 범위에 걸쳐 자체적으로 전파되어, 유용 층(3)이 도너 기판(1)으로부터 완전히 분리되어 캐리어 기판(4)에 전달되는 것을 의미한다.
매립된 약화 평면(2)에 사전결정된 응력이 인가되는 기간은 통상적으로 1분보다 길다. 특히, 그것은 1분 내지 5시간이다. 바꾸어 말하면, 그 기간은 1% 내지 100%의 어닐링 지속 시간의 일부이다.
그 기간의 마지막에, 주어진 약화 수준에 도달했는데, 그런 다음, 사전결정된 응력이 매립된 약화 평면(2)을 따라 분할파의 개시 및 자체 지속 전파를 야기하여, 그 결과, 유용 층(3)이 캐리어 기판(4)에 전달된다(도 2의 e)). 본 발명에 따른 전달 공정에서, 매립된 약화 평면(2)에서의 분할파의 개시는 상기 평면(2)으로의 사전결정된 응력의 인가와 동시에 발생하지 않는다. 분할파는 일단 매립된 약화 평면이 주어진 약화 수준에 도달한 후에만 사전결정된 응력에 의해 개시된다.
어닐링 단계 d)에서 이러한 방식으로 일 기간 동안 결합 구조체(5)에 사전결정된 응력을 인가하는 것은, 일단 일정하고 재현 가능한 주어진 약화 수준에 도달하면, 매립된 약화 평면(2)에서 분할파가 개시되는 것을 허용한다. 그러므로, 분할파는 (전술한 종래 기술의 전달 공정에서와 같이) 더 이상 일정한 열 버짓에서 개시되지 않고 매립된 약화 평면(2)의 일정한 약화 수준에서 개시된다. 하나의 동일한 일괄 처리 또는 다른 일괄 처리들로 처리되는 결합 구조체들(5) 사이의 주입 또는 어닐링 조건들에 변화들이 있더라도, 각 구조체(5)의 매립된 약화 평면(2)에 인가되는 동일한 사전결정된 응력은 각 구조체(5)에 지정된 기간의 마지막에 하나의 동일한 주어진 약화 수준에 대한 분할파를 개시할 것이다. 이것은, 분할파의 개시 및 전파 순간에, 매립된 약화 평면(2)의 약화 수준에 크게 의존하는 유용 층(3)의 형태학적 표면 특성들의 높은 수준의 재현성을 보장하는 것을 가능하게 한다.
제 1 변형예에 따르면, 어닐링 단계 d)가 시작될 때부터, 사전결정된 응력이 매립된 약화 평면(2)에 인가되며, 따라서 (사전결정된 응력이 매립된 약화 평면(2)에 인가되는) 그 기간은, 어닐링이 시작될 때부터 (또는 잠재적으로는 어닐링의 이전부터) 분할파가 개시될 때인 주어진 약화 수준에 도달할 때까지로 된다.
제 2 변형예에 따르면, 사전결정된 응력은, 상기 어닐링을 중단하지 않으면서, 사전결정된 어닐링 지속 시간 후에 인가된다. 이 변형예는 매립된 약화 평면(2)에 사전결정된 응력을 인가하기 전에 어닐링의 시작 시 결합 구조체(5)의 결합 계면(7)의 통합을 촉진할 수 있다. 이 경우, 그 기간은 어닐링 도중의 중간 시간부터 분할파가 개시될 때인 주어진 약화 수준에 도달할 때까지로 된다.
본 발명에 따른 공정에 따르면, 사전결정된 응력은 분할파의 전파에 필요한 약화 수준에 따라 선택된다. 큰 응력은 매립된 약화 평면(2)의 낮은 약화 수준에 대해 분할파가 개시되는 것을 허용할 것이며, 더 작은 응력은 매립된 약화 평면(2)의 더 높은 약화 수준을 위해 분할파가 개시되는 것을 허용할 것이다. 주어진 약화 수준은 매립된 약화 평면(2)에서 미세공동들에 의해 차지되는 영역에 의해 정의되고, 1% 내지 90%, 바람직하게는 5% 내지 40%가 되도록 선택될 수 있다. 예를 들어 25% 미만의 상대적으로 낮은 수준들의 약화는 전달 후 감소된 표면 거칠기와 전달된 유용 층들(3)에 대한 두께의 높은 균일도를 촉진한다.
유리하게는, 전달 공정은 복수의 결합 구조체들(5)의 일괄 처리에 적용되며, 여기서 사전결정된 응력이 결합 구조체들(5)의 각각의 매립된 약화 평면(2)에 인가되어, 일단 각 결합 구조체(5)에 대해 주어진 약화 수준에 도달했다면 분할파를 개시한다. 이 경우, 단계 d)에서의 어닐링은 복수의 결합 구조체들(5)을 일괄 처리하기에 적합한, 수평 또는 수직 구성의 열 처리 장치에서 수행될 수 있다.
결합 구조체들(5) 사이의 주입 또는 어닐링 조건들의 변화들을 고려하면, 사전결정된 응력이 매립된 약화 평면(2)에 인가되는, 그리고 그 마지막에는 분할파가 개시될, 그 기간이 결합 구조체들(5)의 각각에 대해 더 길거나 짧을 수 있으며, 구체적으로, 매립된 약화 평면들(2)은 인가된 사전결정된 응력이 개시를 야기할 주어진 약화 수준에 모두 동시에 도달하지 않을 것이다. 어닐링의 지속 시간은 이러한 변화들을 고려하도록, 그리고 모든 결합 구조체들(5)에 대해 매립된 약화 평면(2)에서 개시 및 자체 지속 전파를 허용하도록 정의된다. 그런 다음, 각각의 결합 구조체(5)는 주어진 약화 수준, 즉 일정하고 재현 가능한 수준에 대해 그것의 매립된 약화 평면(5)의 분할을 거치게 될 것이다.
본 발명에 따른 전달 공정은, 분할파가 전파될 약화 수준이 선택되는 것을 허용하고 상기 파가 모든 결합 구조체들(5)에 대해 일정한 약화 수준에서 개시되도록 보장하는데, 이것은 유리한 형태학적 표면 특성들(낮은 조도, 높은 균일도 및 웨이퍼 간 재현성)이 전달된 유용 층(3)에 대해 획득되는 것을 허용한다.
하나의 유리한 실시예에 따르면, 사전결정된 응력은, 웨지(wedge)(10)에 의해 결합 구조체(5)에 지점(point) 기계적 하중을 인가함으로써, 매립된 약화 평면(2)에 국부적으로 인가된다. 웨지(10)는 결합 계면(7)에 위치되고 결합 구조체(5)의 도너 기판(1) 및 캐리어 기판(4)의 모따기된 에지들에 대해 가압력(pressing force)을 가한다. 이로 인해 매립된 약화 평면(2)에 인장 변형이 발생한다. 가압력의 진폭은 사전결정되고 일정하다. 예로서, 가압력은 0.5N 내지 50N일 수 있다.
예시적 애플리케이션:
본 발명에 따른 전달 공정은 SOI 기판들의 생산에 사용될 수 있으며, 이것의 유용 층(3)은 특히 수 나노미터 내지 50㎚로 매우 얇다.
사용된 예는, 각각 직경 300mm 웨이퍼의 형태를 취하는, 단결정 실리콘으로 이루어진 도너 기판(1) 및 캐리어 기판(4)의 예이다. 도너 기판(1)은 50㎚의 두께를 갖는 실리콘 산화물 층으로 덮인다. 매립된 약화 평면(2)은 다음의 조건들 하에서 수소 및 헬륨 이온들을 공동 주입함으로써 도너 기판(1)에 형성된다.
ㆍ H: 주입 에너지 38keV, 선량 1E16 H/cm2;
ㆍ He: 주입 에너지 25keV, 선량 1E16 He/cm2.
매립된 약화 층(2)은 도너 기판(1)의 표면으로부터 약 290㎚의 깊이에 위치된다. 이것은, 산화물 층(6)과 함께, 약 240㎚의 유용 층(3)의 경계를 정한다.
도너 기판(1)은 분자 접착에 의한 직접 결합에 의해 캐리어 기판(4)에 접합되어 결합 구조체(5)를 형성한다. 접합 전에, 도너 기판(1) 및 캐리어 기판(4)은 결함들 및 접합 에너지의 관점에서 결합 계면(7)의 품질을 보장하기 위해 표면 활성화 및/또는 세정 순서들을 거칠 것이다.
수평 구성의 오븐(oven)(20)은 전술한 바와 같은 복수의 결합된 구조체들(5)의 일괄 처리 어닐링을 수행하는 데 사용된다. 이러한 유형의 열 처리 장치(20)는 결합 구조체들(5)이 배치되는 카세트들(22)을 지지하는 충전 셔블(21)을 포함한다(도 3). 충전 셔블(21)은 결합 구조체(5)가 오븐(20) 내부에 있는 진입 위치와 오븐(20) 외부에 있는 진출 위치 사이에서 이동한다.
웨지 시스템(10)은 각 카세트(22) 상에, 결합 구조체들(5)의 아래 또는 상부에 위치되어, 각각의 결합 구조체(5)의 접합된 기판들의 모따기된 에지에 대해 일정한 지점 가압력을 가한다.
웨지(10)가 결합 구조체들(5) 아래에 위치되는 경우, 각각의 결합 구조체의 중량이 상기 가압력을 구성할 수 있다는 점에 유의해야 한다. 대안적으로, 결합 구조체들(5)의 에지 및 상부에 국부적으로 추가적인 가압력을 인가하기 위해 추가 디바이스(11)가 제공될 수 있다.
(추가 디바이스(11)가 있거나 없는) 웨지 시스템(10)에 의해 결합 구조체들(5)에 인가되는 이 기계적 하중은 매립된 약화 평면(2)에서 사전결정된 국부적인 인장 변형을 생성한다. 기계적 하중은 어닐링이 시작될 때부터 또는 결정된 지속 기간 후에 인가될 수 있다. 이 결정된 지속 시간은, 사전결정된 응력으로 인해 분할파가 개시되는 주어진 약화 수준에 도달하는 데 필요한 지속 시간보다 항상 훨씬 짧다.
최고 온도가 350℃인 어닐링의 경우, 평균 200분 후에 자발적인 분할이 발생한다.
추가 디바이스(11)를 통해 결합 구조체들(5)의 각각에 (약 5N의 가압력에 대응하는) 500g의 무게가 인가되는 경우, 분할파의 개시는 약 16%의 약화 수준에 대해 평균 160분 후에 발생한다.
추가 디바이스(11)를 통해 결합 구조체들(5)의 각각에 (약 15 N의 가압력에 대응하는) 1500 g의 무게가 인가되는 경우, 분할파의 개시는 약 12%의 약화 수준에 대해 평균 110분 후에 발생한다.
결합 구조체들(5)의 각각에서의 분할파의 자체 지속 전파에 이어, 전달 후에 획득되는 것은 SOI 기판(전달된 어셈블리(5a)) 및 도너 기판의 나머지(5b)이다.
일정한 성숙도에서 분할파를 개시하는 전술한 두 가지 예의 경우, 매우 유리하고(낮은 조도, 높은 균일도) 일 웨이퍼로부터 다음 웨이퍼로 재현 가능한 전달된 유용 층들(3)에 대해 형태학적 표면 특성들이 획득된다.
전달된 어셈블리들(5a)에 적용되는 마무리 단계들은 화학적 세정 동작들 및 적어도 하나의 고온 평활화 열 처리를 포함한다. 이러한 단계들이 완료될 때, SOI 기판들은 두께가 50㎚이고, 그것의 불균일도가 2% 미만이고, 그것의 표면 거칠기가 0.3㎚ RMS 미만인 유용 층(3)을 포함한다.
물론, 본 발명은 설명된 구현예들 및 예시들에 제한되지 않으며, 청구항들에 의해 정의되는 본 발명의 범위를 벗어나지 않는 변형 실시예들이 이에 도입될 수 있다.

Claims (11)

  1. 유용 층(useful layer)(3)을 캐리어 기판(4)에 전달(transfer)하는 공정으로서, 상기 전달 공정은,
    a) 매립된 약화 평면(weakened plane)(2)을 포함하는 도너 기판(1)을 제공하는 단계로서, 상기 유용 층(3)은 상기 도너 기판(1)의 전면(1a)과 상기 매립된 약화 평면(2)에 의해 경계가 정해지는, 상기 제공하는 단계;
    b) 상기 캐리어 기판(4)을 제공하는 단계;
    c) 결합 계면(7)을 따라 상기 도너 기판(1)을 그것의 전면(1a)에 의해 상기 캐리어 기판(4)에 접합하여, 결합 구조체(5)를 형성하는 단계; 및
    d) 상기 결합 구조체(5)를 어닐링하여 상기 매립된 약화 평면(2)의 약화 수준을 증가시키는 단계;
    를 포함하며,
    상기 전달 공정은,
    - 사전결정된 응력이 상기 어닐링 단계 d)에서 일 기간 동안 상기 매립된 약화 평면(2)에 인가되고, 상기 사전결정된 응력은, 주어진 약화 수준에 도달했을 때 분할파(splitting wave)를 개시하도록 선택된 것이고;
    - 상기 기간의 마지막에, 상기 주어진 약화 수준에 도달했으면, 상기 사전결정된 응력이 상기 매립된 약화 평면(2)을 따라 상기 분할파의 개시 및 자체 지속 전파(propagation)를 야기하여, 그 결과, 상기 유용 층(3)이 상기 캐리어 기판(4)에 전달되는 것;
    을 특징으로 하는, 전달 공정.
  2. 제 1 항에 있어서,
    상기 기간은 1분 내지 5시간인, 전달 공정.
  3. 제 1 항에 있어서,
    상기 기간은 1% 내지 100%의 어닐링 지속 시간의 일부인, 전달 공정.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전달 공정은 복수의 결합 구조체들(5)의 일괄 처리에 적용되되, 상기 사전결정된 응력이 상기 결합 구조체들(5)의 각각의 상기 매립된 약화 평면(2)에 인가되어, 각 결합 구조체(5)에 대해 상기 주어진 약화 수준에 도달했을 때 상기 분할파를 개시하는, 전달 공정.
  5. 제 4 항에 있어서,
    상기 단계 d)에서의 어닐링은 복수의 결합 구조체들(5)을 일괄 처리하기에 적합한, 수평 또는 수직 구성의 열 처리 장치(20)에서 수행되는, 전달 공정.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 사전결정된 응력이 상기 결합 계면(7)에 위치된 웨지(10)에 의해 상기 결합 구조체(5)의 상기 매립된 약화 평면(2)에 국부적으로 인가되고, 상기 결합 구조체(5)의 상기 도너 기판(1) 및 상기 캐리어 기판(4)의 모따기된 에지들(chamfered edges)에 대해 가압력을 가하여, 상기 매립된 약화 평면(2)에 인장 변형을 생성하는, 전달 공정.
  7. 제 6 항에 있어서,
    상기 가압력은 0.5N 내지 50N인, 전달 공정.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 주어진 약화 수준은 상기 매립된 약화 평면(2)에서 미세공동들(microcavities)에 의해 차지되는 영역에 의해 정의되고, 1% 내지 90%, 바람직하게는 5% 내지 40%가 되도록 선택되는, 전달 공정.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 단계 d)에서의 어닐링은 300℃ 내지 600℃의 최대 온도에 도달하는, 전달 공정.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 단계 d)에서의 어닐링이 시작될 때부터 상기 사전결정된 응력이 인가되는, 전달 공정.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 도너 기판(1) 및 상기 캐리어 기판(4)은 단결정 실리콘으로 이루어지며, 또한 상기 매립된 약화 평면(2)은 상기 도너 기판으로의 가벼운 종(light species)의 이온 주입에 의해 형성되되, 상기 가벼운 종은 수소 및 헬륨, 또는 수소와 헬륨의 조합으로부터 선택되는, 전달 공정.
KR1020217032705A 2019-03-15 2020-02-26 유용 층을 캐리어 기판에 전사하는 공정 KR20210138051A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1902668A FR3093858B1 (fr) 2019-03-15 2019-03-15 Procédé de transfert d’une couche utile sur un substrat support
FR1902668 2019-03-15
PCT/FR2020/050367 WO2020188167A1 (fr) 2019-03-15 2020-02-26 Procede de transfert d'une couche utile sur un substrat support

Publications (1)

Publication Number Publication Date
KR20210138051A true KR20210138051A (ko) 2021-11-18

Family

ID=67384006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217032705A KR20210138051A (ko) 2019-03-15 2020-02-26 유용 층을 캐리어 기판에 전사하는 공정

Country Status (9)

Country Link
US (1) US20220172983A1 (ko)
EP (1) EP3939076A1 (ko)
JP (1) JP2022526250A (ko)
KR (1) KR20210138051A (ko)
CN (1) CN113574654A (ko)
FR (1) FR3093858B1 (ko)
SG (1) SG11202109798UA (ko)
TW (1) TWI811528B (ko)
WO (1) WO2020188167A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US8845859B2 (en) * 2011-03-15 2014-09-30 Sunedison Semiconductor Limited (Uen201334164H) Systems and methods for cleaving a bonded wafer pair
JP6167108B2 (ja) * 2011-10-31 2017-07-19 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッドＭｅｍｃ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 結合ウェハ構造体を劈開させるための固定装置及び劈開方法
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
FR2995441B1 (fr) * 2012-09-07 2015-11-06 Soitec Silicon On Insulator Dispositif de separation de deux substrats
FR3020175B1 (fr) * 2014-04-16 2016-05-13 Soitec Silicon On Insulator Procede de transfert d'une couche utile
JP6396852B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法

Also Published As

Publication number Publication date
TW202036782A (zh) 2020-10-01
JP2022526250A (ja) 2022-05-24
SG11202109798UA (en) 2021-10-28
CN113574654A (zh) 2021-10-29
TWI811528B (zh) 2023-08-11
US20220172983A1 (en) 2022-06-02
EP3939076A1 (fr) 2022-01-19
FR3093858B1 (fr) 2021-03-05
WO2020188167A1 (fr) 2020-09-24
FR3093858A1 (fr) 2020-09-18

Similar Documents

Publication Publication Date Title
KR102671192B1 (ko) 지지 기판 상에 압전 층을 전달하기 위한 방법
US7115481B2 (en) Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate
CN100474557C (zh) 注入或联合注入后由冲击引发薄层自持转移的方法
JP2010219566A (ja) 所望の基板への単結晶材料からなる薄層の移動方法
US6936523B2 (en) Two-stage annealing method for manufacturing semiconductor substrates
CN105870048B (zh) 用于转移有用层的方法
JP2005505935A (ja) 超小型構成部品を含む薄膜層を製造するための方法
KR20080068115A (ko) 마무리 시퀀스의 단순화 방법 및 이를 이용하여 얻은 구조
JP6773274B2 (ja) ドナー基板から圧電層を剥離するための電界の使用
KR20210138051A (ko) 유용 층을 캐리어 기판에 전사하는 공정
TWI824112B (zh) 用於將有用層移轉至支撐底材上之方法
KR102026506B1 (ko) 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법
KR20210134783A (ko) 유용 층을 캐리어 기판에 전달하는 공정
JP2009537076A (ja) 絶縁体上半導体構造を形成するための方法
KR20100072010A (ko) 기판의 분리 방법
US7863156B2 (en) Method of producing a strained layer
TW202335092A (zh) 用於將薄層移轉至載體底材之方法
CN111527584B (zh) 供体基底剩余物制备方法、由该方法生产的基底及其用途
WO2007071787A1 (en) Process for simplification of a finishing sequence and structure obtained by the process
TW202349475A (zh) 用於將工作層移轉到支撐底材正面之方法