KR20210134103A - 발광 소자 및 이를 포함하는 표시 장치 - Google Patents

발광 소자 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20210134103A
KR20210134103A KR1020200052062A KR20200052062A KR20210134103A KR 20210134103 A KR20210134103 A KR 20210134103A KR 1020200052062 A KR1020200052062 A KR 1020200052062A KR 20200052062 A KR20200052062 A KR 20200052062A KR 20210134103 A KR20210134103 A KR 20210134103A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
disposed
electrode
Prior art date
Application number
KR1020200052062A
Other languages
English (en)
Inventor
신미향
임상형
박명규
안나리
이두형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200052062A priority Critical patent/KR20210134103A/ko
Priority to CN202180032259.2A priority patent/CN115485863A/zh
Priority to PCT/KR2021/005157 priority patent/WO2021221392A1/ko
Priority to US17/997,519 priority patent/US20230170441A1/en
Publication of KR20210134103A publication Critical patent/KR20210134103A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광 소자 및 이를 포함하는 표시 장치가 제공된다. 발광 소자는 일 방향을 따라 연장되는 발광 소자 코어, 및 상기 발광 소자 코어의 측면의 일부를 둘러싸는 투과 필터층을 포함하되, 상기 발광 소자 코어의 측면은, 상기 투과 필터층이 배치되는 제1 영역, 및 상기 투과 필터층이 배치되지 않은 제2 영역을 포함한다.

Description

발광 소자 및 이를 포함하는 표시 장치{Light emitting element and display device comprising the same}
본 발명은 발광 소자 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 일 방향으로의 광 효율이 증가된 발광 소자를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 일 방향으로의 광 효율이 증가된 발광 소자를 포함하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자는 일 방향을 따라 연장되는 발광 소자 코어, 및 상기 발광 소자 코어의 측면의 일부를 둘러싸는 투과 필터층을 포함하되, 상기 발광 소자 코어의 측면은, 상기 투과 필터층이 배치되는 제1 영역, 및 상기 투과 필터층이 배치되지 않은 제2 영역을 포함한다.
상기 투과 필터층은 입사하는 광의 파장 및 법선 방향을 기준으로 하는 입사 각도에 따라 다른 반사율을 가질 수 있다.
상기 투과 필터층은 적어도 하나의 광학층을 포함하고, 상기 광학층은 상기 제2 영역 상에서 상기 일 방향에 수직한 방향으로 순차 적층된 제1 굴절률을 갖는 제1 무기막 및 상기 제1 굴절률과 상이한 제2 굴절률을 갖는 제2 무기막을 포함할 수 있다.
상기 제1 굴절률은 상기 제2 굴절률보다 작을 수 있다.
상기 발광 소자 코어는 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함할 수 있다.
상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층은 상기 일 방향을 따라 순차적으로 배치될 수 있다.
상기 발광 소자 코어는 상기 제1 반도체층 상에 배치된 제1 전극층, 및 상기 제2 반도체층 상에 배치된 제2 전극층을 더 포함하되, 상기 제1 전극층 및 상기 제2 전극층은 반사율이 높은 도전성 물질을 포함할 수 있다.
상기 제2 영역은 상기 활성층의 측면의 적어도 일부를 포함할 수 있다.
상기 투과 필터층의 외주면을 둘러싸는 반사막을 더 포함할 수 있다.
상기 투과 필터층에 의해 상기 제2 영역의 표면은 노출될 수 있다.
상기 제1 영역의 외주 길이는 상기 제2 영역의 외주 길이보다 길 수 있다.
상기 일 방향으로의 상기 제1 영역의 길이는 상기 발광 소자 코어의 길이와 동일할 수 있다.
상기 일 방향으로의 상기 제2 영역의 최대 길이는 상기 제1 영역의 길이보다 작을 수 있다.
상기 제2 영역의 인접 영역에 배치되는 상기 투과 필터층의 두께는 상기 제1 영역에서 상기 제2 영역 측으로 갈수록 감소할 수 있다.
상기 제2 영역의 표면은 표면 요철을 포함할 수 있다.
상기 투과 필터층은 상기 제1 영역에 직접 접촉할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전극;상기 기판 상에 배치되고 상기 제1 전극과 이격 배치된 제2 전극;상기 제1 전극과 상기 제2 전극 사이에 배치되어 상기 제1 전극과 상기 제2 전극과 전기적으로 연결되는 발광 소자, 및 상기 발광 소자 상에 배치되는 절연층을 포함하되,상기 발광 소자는,일 방향을 따라 연장되는 발광 소자 코어, 및상기 발광 소자 코어의 측면의 일부를 둘러싸는 투과 필터층을 포함하고,상기 발광 소자 코어의 측면은,상기 투과 필터층이 배치되는 제1 영역 및 상기 투과 필터층이 배치되지 않는 제2 영역을 포함한다.
상기 일 방향은 상기 기판의 상면에 평행하고, 상기 발광 소자는 상기 제2 영역이 상기 기판과 대향하는 일측의 반대측을 향하도록 배치될 수 있다.
상기 제1 영역은 상기 기판과 대향하는 일측에 배치되고, 상기 투과 필터층은 상기 발광 소자 코어와 상기 기판 사이에 배치될 수 있다.
상기 절연층은 상기 제2 영역과 접촉할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 발광 소자는 발광 소자 코어 및 이의 측면의 일부를 둘러싸는 투과 필터층을 포함한다. 발광 소자 코어의 측면의 일부에 투과 필터층을 배치함으로써, 발광 소자 코어에서 생성되어 방향성이 없이 무작위로 진행하는 광을 투과 광(L)의 진행 방향을 조절할 수 있다. 구체적으로, 투과 필터층을 표시 장치의 표시 방향과 반대 방향에 배치함으로써, 활성층에서 방출되어 기판의 하부 방향으로 진행하는 광을 기판의 상부 방향으로 진행하도록 하여 광의 손실을 최소화할 수 있다. 따라서, 표시 장치의 발광 효율을 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 3은 일 실시예에 따른 발광 소자의 개략적인 사시도이다.
도 4는 일 실시예에 따른 발광 소자의 단면도로, 도 3의 IV-IV' 선을 따라 자른 단면도이다.
도 5는 일 실시예에 따른 발광 소자의 단면도로, 도 3의 V-V' 선을 따라 자른 단면도이다.
도 6은 도 3의 A 부분을 확대한 확대 단면도이다.
도 7은 일 실시예에 따른 발광 소자에서 생성된 광의 진행 방향을 나타내는 개략도이다.
도 8은 도 2의 VIII-VIII' 선을 따라 자른 개략적인 단면도이다.
도 9는 도 2의 IX-IX' 선을 따라 자른 개략적인 단면도이다.
도 10 내지 도 17은 일 실시예에 따른 발광 소자의 제조 공정을 나타내는 단면도들이다.
도 18은 도 3의 V-V' 선을 따라 자른 발광 소자의 다른 예를 나타내는 단면도이다.
도 19는 도 3의 V-V' 선을 따라 자른 발광 소자의 다른 예를 나타내는 단면도이다.
도 20은 도 3의 V-V' 선을 따라 자른 발광 소자의 다른 예를 나타내는 단면도이다.
도 21은 다른 실시예에 따른 발광 소자의 단면도이다.
도 22는 도 21의 발광 소자가 전극 상에 배치된 것을 나타내는 개략적인 단면도이다.
도 23은 다른 실시예에 따른 발광 소자의 단면도이다.
도 24는 다른 실시예에 따른 발광 소자의 개략적인 사시도이다.
도 25는 도 24의 XXV-XXV' 선을 따라 자른 개략적인 단면도이다.
도 26은 도 2의 XXVI-XXVI' 선을 따라 자른 일 예를 나타낸 단면도이다.
도 27은 도 26의 Q1 부분을 확대한 일 예를 나타낸 확대 단면도이다.
도 28은 도 26의 Q1 부분을 확대한 다른 예를 나타낸 확대 단면도이다.
도 29는 도 2의 XXVI-XXVI' 선을 따라 자른 다른 예를 나타낸 단면도이다.
도 30은 도 29의 Q2 부분을 확대한 일 예를 나타낸 확대 단면도이다.
도 31은 다른 실시예에 따른 발광 소자의 개략적인 사시도이다.
도 32는 도 31의 발광 소자의 단면도이다.
도 33은 다른 실시예에 따른 발광 소자의 개략적인 사시도이다.
도 34는 도 33의 발광 소자의 단면도이다.
도 35는 다른 실시예에 따른 발광 소자의 개략적인 사시도이다.
도 36은 도 35의 XXXVI-XXXVI' 선을 따라 자른 개략적인 단면도이다.
도 37은 다른 실시예에 따른 발광 소자의 개략적인 사시도이다.
도 38은 도 37의 XXXVIII-XXXVIII' 선을 따라 자른 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
도면에서는 제1 방향(DR1), 제2 방향(DR2), 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예들에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향을 나타낸다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일측에 배치될 수 있다. 실시예들에서 다른 별도의 언급이 없는 한, 표시 장치(10)를 설명함에 있어서, 상부 또는 상측은 제3 방향(DR3) 일측으로 표시 방향을 나타내고, 마찬가지로 상면은 제3 방향(DR3) 일측을 향하는 표면을 나타낸다. 또한, 하부 또는 하측은 제3 방향(DR3) 타측으로 표시 방향의 반대 방향을 나타내고, 하면은 제3 방향(DR3) 타측을 향하는 표면을 지칭한다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DPA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 각 화소(PX)는 특정 파장대의 광을 방출하는 적어도 하나의 발광 소자(300, 도 2 참조)를 포함할 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DPA)의 4변에 인접하도록 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다. 비표시 영역(NDA)에는 표시 장치(10)에 포함되는 배선들, 회로 구동부들, 또는 외부 장치가 실장되는 패드부가 배치될 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소를 나타내는 평면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다.
제1 서브 화소(SPX1)는 제1 색의 광을 발광하고, 제2 서브 화소(SPX2)는 제2 색의 광을 발광하며, 제3 서브 화소(SPX3)는 제3 색의 광을 발광할 수 있다. 예를 들어, 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(SPXn)는 서로 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 각 화소(PX)가 3개의 서브 화소(SPXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 각 화소(PX)는 더 많은 수의 서브 화소(SPXn)들을 포함할 수도 있다.
표시 장치(10)의 각 서브 화소(SPXn)는 발광 영역(EMA)으로 정의되는 영역을 포함할 수 있다. 발광 영역(EMA)에는 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다. 제1 서브 화소(SPX1)는 제1 발광 영역(EMA1)을, 제2 서브 화소(SPX2)는 제2 발광 영역(EMA2)을, 제3 서브 화소(SPX3)는 제3 발광 영역(EMA3)을 포함할 수 있다.
발광 영역(EMA)은 발광 소자(300)가 배치된 영역을 포함할 수 있다. 또한, 발광 영역(EMA)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역을 포함할 수 있다. 즉, 각 서브 화소(SPXn)에는 복수의 발광 소자(300)가 배치되고, 복수의 발광 소자(300)가 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.
각 서브 화소(SPXn)는 발광 영역(EMA) 이외의 영역으로 정의된 비발광 영역(미도시)을 포함할 수 있다. 비발광 영역은 발광 소자(300)가 배치되지 않고, 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다.
표시 장치(10)의 각 서브 화소(SPXn)는 복수의 발광 소자(300), 복수의 전극(210, 220), 내부 뱅크(410, 420) 및 외부 뱅크(450)를 포함할 수 있다.
외부 뱅크(450)는 이웃하는 서브 화소(SPXn)들을 구분하는 역할을 할 수 있다. 외부 뱅크(450)는 각 서브 화소(SPXn)들 간의 경계에 배치될 수 있다. 외부 뱅크(450)는 표시 영역(DPA) 전면에 있어서 격자형 패턴을 형성할 수 있다. 외부 뱅크(450)는 각 서브 화소(SPXn)에 포함된 복수의 내부 뱅크(410, 420) 및 복수의 전극(210, 220) 사이에 발광 소자(300)가 배치되는 영역을 포함하여 복수의 내부 뱅크(410, 420)과 복수의 전극(210, 220)의 일부를 둘러싸도록 배치될 수 있다.
내부 뱅크(410, 420)는 각 화소(PX) 또는 서브 화소(SPXn)의 중심부에 인접하여 배치된 제1 내부 뱅크(410) 및 제2 내부 뱅크(420)를 포함할 수 있다.
제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 제2 방향(DR2)으로 연장되되, 제2 방향(DR2)으로 이웃하는 다른 서브 화소(SPXn)로 연장되지 않도록 서브 화소(SPXn)들 간의 경계에서 이격되어 종지할 수 있다. 이에 따라 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 각 서브 화소(SPXn) 마다 배치되어 표시 장치(10)의 전면에 있어 패턴을 이룰 수 있다.
제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 제1 방향(DR1)으로 서로 이격하여 배치될 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 제1 방향(DR1) 사이의 이격 공간에는 복수의 발광 소자(300)가 배치될 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 복수의 발광 소자(300)가 배치되는 영역을 형성할 수 있다. 즉, 내부 뱅크(410, 420)는 발광 소자(300)가 배치되는 영역을 제공하는 역할을 할 수 있다.
도 2에는 각 서브 화소(SPXn)가 하나의 제1 내부 뱅크(410)와 하나의 제2 내부 뱅크(420)를 포함하는 것으로 도시되어 있으나, 이에 제한되지 않는다. 경우에 따라서 후술하는 각 서브 화소(SPXn)에 포함되는 복수의 전극(210, 220)의 수에 따라 더 많은 수의 내부 뱅크(410, 420)를 포함할 수도 있다.
복수의 전극(210, 220)은 내부 뱅크(410, 420) 상에 배치된다. 복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다.
제1 전극(210)은 각 서브 화소(SPXn) 내에서 제1 내부 뱅크(410) 상에 배치될 수 있다. 제1 전극(210)은 제1 내부 뱅크(410)와 중첩하도록 배치될 수 있다.
제1 전극(210)은 제2 방향(DR2)으로 연장된 형상일 수 있다. 제1 전극(210)은 제2 방향(DR2)으로 연장되되, 제2 방향(DR2)으로 이웃하는 다른 서브 화소(SPXn)로 연장되지 않도록 서브 화소(SPXn) 간의 경계에서 이격되어 종지할 수 있다. 제1 전극(210)은 각 서브 화소(SPXn)를 둘러싸는 외부 뱅크(450)와 부분적으로 이격되어 배치될 수 있다.
제1 전극(210)은 외부 뱅크(450)와 중첩하도록 배치되는 영역을 더 포함할 수 있다. 제1 전극(210)은 상기 외부 뱅크(450)와 중첩하는 영역에서 제1 컨택홀(CT1)을 통해 후술할 구동 트랜지스터와 전기적으로 연결될 수 있다.
제2 전극(220)은 각 서브 화소(SPXn) 내에서 제2 내부 뱅크(420) 상에 배치될 수 있다. 제2 전극(220)은 제2 내부 뱅크(420)와 중첩하도록 배치될 수 있다.
제2 전극(220)은 제2 방향(DR2)으로 연장된 형상일 수 있다. 제2 전극(220)은 제1 전극(210)과 상이하게 제2 방향(DR2)으로 이웃하는 다른 서브 화소(SPXn)로 연장되어 배치될 수 있다. 즉, 제2 방향(DR2)으로 이웃하는 복수의 서브 화소(SPXn)들에는 하나의 연결된 제2 전극(220)이 배치될 수 있다. 제2 전극(220)은 제2 방향(DR2)으로 이웃하는 서브 화소(SPXn)의 경계에서 외부 뱅크(450)와 부분적으로 중첩할 수 있다. 제2 전극(220)은 상기 외부 뱅크(450)와 중첩하는 영역에서 제2 컨택홀(CT2)을 통해 후술할 제2 전압 배선(VL2, 도 26 참조)과 전기적으로 연결될 수 있다.
복수의 전극(210, 220)의 형상 및 배치 구조는 다양하게 변형될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 제1 방향(DR1)으로 연장된 줄기부를 더 포함할 수 있다. 제1 전극(210)은 각 서브 화소(SPXn)마다 서로 다른 줄기부들이 배치되고, 제2 전극(220)은 제1 방향(DR1)으로 이웃하는 서브 화소(SPXn)들에 하나의 줄기부가 연장되어 각 서브 화소(SPXn)의 제2 전극(220)들은 상기 줄기부를 통해 전기적으로 연결될 수도 있다. 이 경우, 제2 전극(220)은 복수의 화소(PX) 또는 서브 화소(SPXn)들이 배치된 표시 영역(DPA)의 외곽부에 위치한 비표시 영역(NDA)에서 제2 전압 배선(VL2, 도 26 참조)과 전기적으로 연결될 수도 있다.
도면에는 제2 전극(220)이 제2 방향(DR2)으로 연장되어 제2 방향(DR2)으로 이웃하는 다른 서브 화소(SPXn)로 연장되어 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 예를 들어, 제2 전극(220)은 제1 전극(210)과 마찬가지로 제2 방향(DR2)으로 연장되되, 제2 방향(DR2)으로 이웃하는 다른 서브 화소(SPXn)로 연장되지 않도록 서브 화소(SPXn) 간의 경계에서 이격되어 종지할 수도 있다.
한편, 도면에는 각 서브 화소(SPXn)마다 하나의 제1 전극(210)과 하나의 제2 전극(220)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 각 서브 화소(SPXn)마다 배치되는 제1 전극(210)과 제2 전극(220)의 수는 더 많을 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다. 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 서로 이격되어 대향함으로써, 그 사이에 발광 소자(300)가 배치될 영역이 형성된다면 이들이 배치되는 구조나 형상은 특별히 제한되지 않는다.
복수의 전극(210, 220)들은 발광 소자(300)들과 전기적으로 연결되어, 발광 소자(300)가 광을 방출하도록 소정의 전압을 인가받을 수 있다. 예를 들어, 복수의 전극(210, 220)들은 후술하는 접촉 전극(260)을 통해 발광 소자(300)와 전기적으로 연결되고, 각 전극(210, 220)에 인가된 전기 신호를 접촉 전극(260)을 통해 발광 소자(300)에 전달할 수 있다.
예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(SPXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(SPXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다. 또한, 상술한 바와 같이 제1 전극(210) 및 제2 전극(220)은 각 서브 화소(SPXn) 마다 분리되어 배치될 수도 있다.
복수의 전극(210, 220)들은 발광 소자(300)를 정렬하기 위해 서브 화소(SPXn) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(300)는 제1 전극(210)과 제2 전극(220)에 정렬 신호를 인가하여 형성된 제1 전극(210)과 제2 전극(220) 사이에 형성된 전기장을 통해 제1 전극(210)과 제2 전극(220) 사이에 배치되도록 정렬될 수 있다.
발광 소자(300)는 잉크젯 프린팅 공정을 통해 잉크에 분산된 상태로 제1 전극(210)과 제2 전극(220) 상에 분사될 수 있다. 상기 잉크에 분산된 상태로 분사된 발광 소자(300)는 제1 전극(210)과 제2 전극(220)에 정렬 신호를 인가하여 형성된 유전영동힘(Dieletrophoretic Force)에 의해 제1 전극(210)과 제2 전극(220) 사이에 정렬될 수 있다.
상술한 바와 같이, 제1 전극(210)과 제2 전극(220)은 각각 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 상에 배치될 수 있다. 제1 내부 뱅크(410) 및 제2 내부 뱅크(420) 상에 배치된 제1 전극(210) 및 제2 전극(220)은 서로 이격 대향할 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 사이에 배치된 복수의 발광 소자(300)들은 적어도 일 단부가 제1 전극(210) 및/또는 제2 전극(220)과 전기적으로 연결될 수 있다.
발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이, 또는 제1 내부 뱅크(410)와 제2 내부 뱅크(420) 사이에 형성된 영역에 배치될 수 있다. 발광 소자(300)는 일 단부가 제1 전극(210)과 전기적으로 연결되고, 타 단부가 제2 전극(220)과 전기적으로 연결될 수 있다. 발광 소자(300)는 접촉 전극(260)을 통해 각각 제1 전극(210)과 제2 전극(220)에 전기적으로 연결될 수 있다.
복수의 발광 소자(300)들은 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 복수의 발광 소자(300)는 불균일한 밀집도를 갖고 일 방향으로 배향되어 정렬될 수 있다.
발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 각 전극(210, 220) 사이에 배치된 발광 소자(300)의 연장 방향은 각 전극(210, 220)이 연장된 방향과 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 각 전극(210, 220)들이 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
표시 장치(10)는 서로 다른 파장대의 광을 방출하는 발광 소자(300)들을 포함할 수 있다. 제1 서브 화소(SPX1)에 포함된 발광 소자(300)는 중심 파장 대역이 제1 파장인 제1 색의 광을 방출할 수 있고, 제2 서브 화소(SPX2)에 포함된 발광 소자(300)는 중심 파장 대역이 제2 파장인 제2 색의 광을 방출할 수 있고, 제3 서브 화소(SPX3)에 포함된 발광 소자(300)는 중심 파장대역이 제3 파장인 제3 색의 광을 방출할 수 있다. 예를 들어, 제1 색의 광은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색광이고, 제2 색의 광은 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색광이고, 제3 색의 광은 중심 파장대역이 620nm 내지 752nm의 범위를 갖는 적색광 일 수 있다.
이에 따라 제1 서브 화소(SPX1)에서는 제1 색의 광이 출사되고, 제2 서브 화소(SPX2)에서는 제2 색의 광이 출사되고, 제3 서브 화소(SPX3)에서는 제3 색의 광이 출사될 수 있다. 다만, 이에 제한되지 않고 경우에 따라 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)는 서로 동일한 색의 광을 방출하는 발광 소자(300)를 포함하여 실질적으로 동일한 색의 광을 출사할 수도 있다.
복수의 접촉 전극(260)은 복수의 전극(210, 220) 상에 배치될 수 있다. 복수의 접촉 전극(260)들은 일 방향으로 연장된 형상을 가질 수 있다. 복수의 접촉 전극(260)들은 각각 발광 소자(300) 및 복수의 전극(210, 220)들과 접촉할 수 있고, 발광 소자(300)들은 접촉 전극(260)을 통해 제1 전극(210)과 제2 전극(220)으로부터 전기 신호를 전달받을 수 있다.
접촉 전극(260)은 제1 접촉 전극(261) 및 제2 접촉 전극(262)을 포함할 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제1 전극(210)과 제2 전극(220) 상에 배치될 수 있다. 제1 접촉 전극(261)은 제1 전극(210) 상에 배치되고, 제2 접촉 전극(262)은 제2 전극(220) 상에 배치될 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 서로 제1 방향(DR1)으로 이격 대향할 수 있으며, 이들은 각 서브 화소(SPXn)의 발광 영역(EMA) 내에서 스트라이프형 패턴을 형성할 수 있다.
도면에서는 하나의 서브 화소(SPXn)에 하나의 제1 접촉 전극(261)과 하나의 제2 접촉 전극(262)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 제1 접촉 전극(261)과 제2 접촉 전극(262)의 개수는 각 서브 화소(SPXn)에 배치된 제1 전극(210)과 제2 전극(220)의 수에 따라 달라질 수 있다.
도 3은 일 실시예에 따른 발광 소자의 개략적인 사시도이다. 도 4는 일 실시예에 따른 발광 소자의 단면도로, 도 3의 IV-IV' 선을 따라 자른 단면도이다. 도 5는 일 실시예에 따른 발광 소자의 단면도로, 도 3의 V-V' 선을 따라 자른 단면도이다.
발광 소자(300)는 발광 다이오드(Light Emitting diode)일 수 있다. 구체적으로 발광 소자(300)는 마이크로 미터(Micro-meter) 또는 나노미터(Nano-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(300)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
도 3 내지 도 5를 참조하면, 발광 소자(300)는 발광 소자 코어(310) 및 투과 필터층(380)을 포함한다.
발광 소자 코어(310)는 일 방향(X)으로 연장된 형상을 가질 수 있다. 발광 소자 코어(310)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자 코어(310)는 원통형 또는 로드형(rod)일 수 있다. 다만, 이에 제한되지 않고 발광 소자 코어(310)는 정육면체, 직육면체, 육각기둥 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 가질 수도 있다. 후술하는 일 실시예에 따른 발광 소자 코어(310)에 포함되는 복수의 반도체들은 상기 일 방향(X)을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자 코어(310)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체층 및 활성층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호를 전달받고, 이를 특정 파장대의 광으로 방출할 수 있다.
발광 소자 코어(310)는 제1 면(310U1), 제2 면(310U2) 및 측면(310S)을 포함할 수 있다. 발광 소자 코어(310)의 제1 면(310U1) 및 제2 면(310U2)은 발광 소자 코어(310)의 길이 방향(또는 연장 방향, X) 일측 및 타측에 배치되는 면들일 수 있다. 즉, 발광 소자(300)의 사시도(도 3 참조)에서 제1 면(310U1)은 발광 소자 코어(310)의 상면, 제2 면(310U2)은 발광 소자 코어(320)의 하면일 수 있다.
발광 소자 코어(310)의 측면(310S)에는 투과 필터층(380)이 배치될 수 있다. 투과 필터층(380)은 발광 소자 코어(310)의 측면(310S)을 부분적으로 둘러싸도록 배치될 수 있다. 투과 필터층(380)은 발광 소자 코어(310)의 측면(310S)을 둘러싸되, 적어도 일부 영역을 노출하도록 배치될 수 있다. 투과 필터층(380)은 발광 소자 코어(310)의 측면(310S)의 일부 영역에 직접적으로 접촉하여 배치될 수 있다.
투과 필터층(380)은 발광 소자 코어(310)에서 생성되어 발광 소자 코어(310)의 측면(310S)을 통해 방출되는 광의 투과 및 반사를 조절하는 역할을 할 수 있다. 투과 필터층(380)은 발광 소자 코어(310)에서 생성된 광 중 투과 필터층(380)으로 입사하는 광의 각도에 따라 적어도 일부의 광은 투과시키고 다른 일부의 광은 반사시킬 수 있다. 예를 들어, 투과 필터층(380)은 분산 브래그 반사층(Distributed bragg reflector DBR)일 수 있다. 투과 필터층(380)의 상세한 설명은 다른 도면을 참조하여 후술하기로 한다.
발광 소자 코어(310)의 측면(310S)은 투과 필터층(380)이 배치되는 제1 영역(310S1)과 투과 필터층(380)이 배치되지 않는 제2 영역(310S2)을 포함할 수 있다.
제1 영역(310S1) 및 제2 영역(310S2)은 볼록한 곡면을 포함할 수 있다. 일 실시예에서, 발광 소자 코어(310)의 연장 방향(X)에 수직인 단면의 제1 영역(310S1)의 외주와 및 제2 영역(310S2)의 외주는 곡률 반경이 일정할 수 있다. 또한, 제1 영역(310S1)의 곡률 반경과 제2 영역(310S2)의 곡률 반경은 서로 동일할 수 있다. 다만, 이에 제한되지 않고 발광 소자 코어(310)의 제1 영역(310S1)과 제2 영역(310S2)의 곡률 반경은 서로 상이할 수 있다. 상기 제1 영역(310S1)과 제2 영역(310S2)이 서로 다른 곡률 반경을 갖는 구조는 제조 과정에서 형성되는 구조로, 이에 대한 상세한 설명은 다른 도면을 참조하여 후술하기로 한다.
투과 필터층(380)은 발광 소자 코어(310)의 제1 영역(310S1)을 둘러싸도록 배치되되, 일단 및 타단이 제1 영역(310S1)과 제2 영역(310S2)의 경계에 위치하도록 배치될 수 있다. 투과 필터층(380)의 일단과 타단은 상호 평행할 수 있다. 투과 필터층(380)의 일단과 타단이 이격된 공간에서 발광 소자 코어(310)의 제2 영역(310S2)이 외부로 노출될 수 있다. 투과 필터층(380)이 발광 소자 코어(310)의 측면(310S)에 직접 배치되므로, 상기 이격된 공간에서 발광 소자 코어(310)의 표면, 즉 제2 영역(310S2)이 직접 노출될 것이다. 상기 투과 필터층(380)에 의해 외부로 노출되는 제2 영역(310S2)은 발광 소자 코어(310)에서 생성된 광이 방출되는 출사면 중 하나일 수 있다.
도 5를 참조하면, 발광 소자(300)의 연장 방향인 일 방향(X)에 수직인 발광 소자 코어(310)의 단면에서, 제1 영역(310S1) 외주 길이는 제2 영역(310S2)의 외주 길이보다 클 수 있다.
도 3 및 도 4를 참조하면, 일 방향(X)으로의 제1 영역(310S1)의 최대 길이(h)는 일 방향(X)으로의 발광 소자 코어(310)의 길이와 동일할 수 있다. 또한, 일 방향(X)으로의 제1 영역(310S1)의 최대 길이(h)는 일 방향(X)으로의 제2 영역(310S2)의 최대 길이(h)와 동일할 수 있다. 즉, 투과 필터층(380)의 일단과 타단은 도 3 및 도 5에 도시된 바와 같이 상호 대칭이 되도록 배치될 수 있다. 즉, 제1 영역(310S1)과 제2 영역(310S2)의 경계에 위치하는 투과 필터층(380)의 일 방향(X)으로의 길이(h)는 실질적으로 동일할 수 있다. 따라서, 제1 영역(310S1)의 면적은 제2 영역(310S2)의 면적보다 클 수 있다.
이하, 도 3 및 도 4를 참조하여, 발광 소자 코어(310)의 구조에 대하여 설명하기로 한다.
도 3 및 도 4를 참조하면, 발광 소자 코어(310)는 제1 반도체층(311), 제2 반도체층(312) 및 활성층(313)을 포함한다. 발광 소자 코어(310)는 적어도 하나의 전극층(317)을 더 포함할 수 있다. 도 3에는 발광 소자 코어(310)가 하나의 전극층(317)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않고 발광 소자 코어(310)는 더 많은 수의 전극층을 포함할 수도 있다.
제1 반도체층(311), 활성층(313), 제2 반도체층(312) 및 전극층(317)은 발광 소자 코어(310)의 연장 방향인 일 방향(X)으로 순차적으로 적층되어 배치될 수 있다. 이하, 설명의 편의상 발광 소자(300)의 구조를 설명함에 있어서, 상부 또는 상측은 발광 소자 코어(310)의 연장 방향인 일 방향(X) 일측(도면에서 상측)을 나타내고, 마찬가지로 상면은 일 방향(X) 일측을 향하는 표면을 지칭한다. 또한, 하부 또는 하측은 발광 소자 코어(310)의 연장 방향인 일 방향(X)의 타측을 나타내고, 마찬가지로 하면은 일 방향(X) 타측을 향하는 표면을 지칭한다.
제1 반도체층(311)은 제1 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 일 예로, 발광 소자 코어(310)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(311)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(311)은 제1 도전형 도펀트가 도핑될 수 있으며, 일 예로 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(311)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(311)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(312)은 후술하는 활성층(313) 상에 배치된다. 제2 반도체층(312)은 제2 도전형을 갖는, 예컨대 p형 반도체일 수 있으며 일 예로, 발광 소자 코어(310)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(312)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(312)은 제2 도전형 도펀트가 도핑될 수 있으며, 일 예로 제2 도전형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(312)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(312)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(311)과 제2 반도체층(312)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 활성층(313)이 포함하는 물질에 따라 제1 반도체층(311)과 제2 반도체층(312)은 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
활성층(313)은 제1 반도체층(311)과 제2 반도체층(312) 사이에 배치된다. 활성층(313)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(313)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(313)은 제1 반도체층(311) 및 제2 반도체층(312)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(313)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(313)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(313)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(313)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(313)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(313)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(313)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
전극층(317)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극층(317)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(317)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(317)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(317)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
일 실시예에서, 발광 소자 코어(310)의 제1 면(310U1), 즉 발광 소자 코어(310)의 상면은 전극층(317)의 상면일 수 있다. 또한, 발광 소자 코어(310)의 제2 면(310U2) 즉, 발광 소자 코어(310)의 하면은 제1 반도체층(311)의 하면일 수 있다.
발광 소자 코어(310)의 제2 영역(310S2)은 활성층(313)의 측면을 적어도 일부 포함할 수 있다.
투과 필터층(380)은 상술한 제1 반도체층(311), 제2 반도체층(312), 활성층(313) 및 전극층(317)의 측면의 일부를 둘러싸도록 배치될 수 있다. 투과 필터층(380)은 제1 반도체층(311), 제2 반도체층(312), 활성층(313) 및 전극층(317)의 측면에 직접적으로 배치될 수 있다. 투과 필터층(380)은 발광 소자 코어(310)의 길이 방향으로 연장되어 제1 영역(310S1)에서 제1 반도체층(311)부터 전극층(317)까지 커버할 수 있도록 형성될 수 있다.
투과 필터층(380)은 발광 소자 코어(310)의 측면(310S)에 배치되되, 발광 소자 코어(310)의 제2 영역(310S2)에 배치된 제1 반도체층(311), 제2 반도체층(312), 활성층(313) 및 전극층(317)의 측면을 외부로 노출하도록 배치될 수 있다. 투과 필터층(380)은 발광 소자 코어(310)의 길이 방향으로 연장되어 제2 영역(310S2)에서 제1 반도체층(311)부터 전극층(317)까지 모두 노출될 수 있도록 형성될 수 있다.
도 6은 도 3의 A 부분을 확대한 확대 단면도이다.
도 6을 참조하면, 상술한 바와 같이, 투과 필터층(380)은 분산 브래그 반사층(Distributed bragg reflector DBR)일 수 있다. 투과 필터층(380)은 서로 다른 굴절률을 가지는 복수의 무기막을 포함하는 광학층이 반복적으로 적층된 구조일 수 있다.
투과 필터층(380)은 서로 다른 굴절률을 갖는 복수의 무기막(381, 382, 383, 384)이 적층된 광학층(380A, 380B)을 적어도 하나 이상 포함할 수 있다. 일 실시예에서, 투과 필터층(380)은 제1 광학층(380A) 및 제2 광학층(380B)을 포함할 수 있다.
제1 광학층(380A) 및 제2 광학층(380B)은 발광 소자 코어(310)의 제1 영역(310S1) 상에 배치될 수 있다. 제1 광학층(380A)과 제2 광학층(380B)은 발광 소자 코어(310)의 제1 영역(310S1)에서 발광 소자 코어(310)의 연장 방향인 일 방향(X)에 수직한 방향으로 순차적으로 적층될 수 있다. 즉, 제1 광학층(380A)과 제2 광학층(380B)은 발광 소자 코어(310) 상에서 발광 소자 코어(310)의 외부 방향으로 순차 적층되어 배치될 수 있다.
제1 광학층(380A)은 제1 굴절률(n1)을 갖는 제1 무기막(381) 및 제1 굴절률(n1)과 상이한 제2 굴절률(n2)을 갖는 제2 무기막(382)을 포함할 수 있다. 제1 무기막(381) 및 제2 무기막(382)은 일 방향(X)에 수직한 방향으로 순차적으로 적층될 수 있다. 제1 굴절률(n1)은 제2 굴절률(n2)보다 작을 수 있다. 즉, 발광 소자 코어(310)를 기준으로 발광 소자 코어(310)의 외부 방향으로 순차 적층되는 제1 무기막(381), 제2 무기막(382)의 각 굴절률은 n1<n2(단, n1은 제1 무기막(381)의 굴절률, n2는 제2 무기막(382)의 굴절률)의 관계를 가질 수 있다.
제2 광학층(380B)은 제1 굴절률(n1)을 갖는 제3 무기막(383) 및 제1 굴절률과 상이한 제2 굴절률(n2)을 갖는 제4 무기막(384)을 포함할 수 있다. 제3 무기막(383) 및 제4 무기막(384)은 일 방향(X)에 수직한 방향으로 순차적으로 적층될 수 있다.
즉, 투과 필터층(380)은 제1 굴절률(n1)을 갖는 제1 무기막(381) 및 제1 굴절률(n1)과 상이한 제2 굴절률(n2)을 갖는 제2 무기막(382)이 서로 교번하여 반복적으로 적층되는 구조를 가질 수 있다.
도면에는 제1 내지 제4 무기막(381, 382, 383, 384)을 포함하는 투과 필터층(380), 즉 두 쌍의 광학층(380A, 380B)을 포함하는 투과 필터층(380)을 예시하였으나, 이에 제한되지 않는다. 예를 들어, 투과 필터층(380)은 더 많은 쌍의 광학층을 포함할 수도 있고, 서로 굴절률이 상이한 3개 이상의 무기막이 적층되어 한 쌍의 광학층을 형성할 수도 있다.
투과 필터층(380)이 포함하는 복수의 무기막(381, 382, 383, 384)는 투명한 절연 물질을 포함할 수 있다. 예를 들어, 투명한 절연 물질은 실리콘 산화물(SiOx), 실리콘질화물(SiNx), 실리콘 산질화물(SiOxNy), 티타늄 산화물(TiOx) 등을 포함할 수 있다. 따라서, 투과 필터층(380)은 발광 소자 코어(310)를 보호하고 절연하는 역할도 할 수 있다.
투과 필터층(380)은 발광 소자 코어(310) 내부에서 생성되어 투과 필터층(380)으로 입사하는 광의 일부는 투과하고, 나머지 일부는 반사할 수 있다. 투과 필터층(380)은 굴절률이 다른 두 무기막(381, 382)을 교대로 적층하여 굴절률의 차이를 반복적으로 형성함으로써, 투과 필터층(380)에 입사하는 광은 그 입사 각도에 따라 투과율이 상이할 수 있다. 즉, 적층되는 각 무기막(381, 382)에 포함되는 물질, 두께 및/또는 무기막(381, 382)의 수를 조절함으로써, 투과 필터층(380)에 입사하는 각도에 따라 반사율을 조절할 수 있다.
예를 들어, 투과 필터층(380)에 입사하는 광의 반사율을 최적으로 높이기 위해 각 무기막(381, 382, 383, 384)의 두께는 광의 파장 및 굴절률에 따라 조절될 수 있다. 적층되는 굴절층(무기막)의 굴절률이 n이고, 반사시키려는 파장이 λ1일 때, (λ1)/(4n) 두께의 저굴절층과 고굴절층을 교대로 적층하면, 특정 파장(λ1) 영역의 광을 효과적으로 반사시킬 수 있다.
도 7은 일 실시예에 따른 발광 소자에서 생성된 광의 진행 방향을 나타내는 개략도이다.
발광 소자 코어(310)의 활성층(313)에서 방출된 광(L)은 방향성 없이 무작위 방향으로 진행할 수 있다. 발광 소자 코어(310)의 활성층(313)에서 방출된 광(L)은 발광 소자 코어(310)의 제1 면(310U1) 및 제2 면(310U2) 뿐만 아니라, 측면(310S) 측으로도 진행할 수 있다. 활성층(313)에서 생성되어 방출되는 광(L)의 진행 방향은 방향성이 제한되지 않는다.
도 7에는 활성층(313)에서 생성되어 발광 소자 코어(310)의 제1 영역(310S1), 즉 투과 필터층(380) 측으로 진행하는 광(L)의 진행 방향을 개략적으로 도시하였다.
투과 필터층(380) 측으로 진행하는 광(L) 중 일부의 광(La)은 제1 무기막(381)의 일면으로 입사할 수 있다. 상기 제1 무기막(381)의 일면으로 입사한 광(La) 중 일부는 입사하는 각도에 따라 제1 무기막(381)에 의해 반사되어 발광 소자 코어(310)의 내부 측으로 진행할 수 있다.
또한, 투과 필터층(380) 측으로 진행하는 광(L) 중 다른 일부의 광(Lb)은 제1 무기막(381) 측으로 진행하여 제1 무기막(381) 및 제2 무기막(382)을 투과하고, 제3 무기막(383)의 일면으로 입사할 수 있다. 상기 제3 무기막(383)의 일면으로 입사한 광(Lb)은 제3 무기막(383)의 굴절률(n1)이 제2 무기막(382)의 굴절률(n2)보다 작으므로, 굴절률 차이에 의해 제3 무기막(383)의 일면에서 전반사되어 발광 소자 코어(310)의 내부 측으로 진행할 수 있다.
투과 필터층(380) 측으로 진행하는 광(L) 중 또 다른 일부의 광(Lc)은 제1 무기막(381) 측으로 진행하여 입사하는 각도에 따라 제1 내지 제4 무기막(381, 382, 383, 384)를 투과하고, 발광 소자(300)의 외부로 방출될 수 있다.
상기 활성층(313)에서 생성되어 방출되는 광(L)은 투과 필터층(380)의 일면으로 입사하는 각도에 따라 일부는 반사되어 발광 소자 코어(310) 내부로 진행하고, 다른 일부는 투과되어 발광 소자(300)의 외부로 방출될 수 있다. 다만, 굴절률이 상이한 복수의 무기막을 적층함으로써, 투과 필터층(380) 측으로 입사하는 광(L) 중 대부분의 광은 발광 소자 코어(310)의 내측으로 진행할 수 있다.
도 8은 도 2의 VIII-VIII' 선을 따라 자른 개략적인 단면도이다. 도 9는 도 2의 IX-IX' 선을 따라 자른 개략적인 단면도이다. 도 8 및 도 9를 참조하여, 제1 전극(210) 및 제2 전극(220) 상에 배치되는 발광 소자(300)에서 방출하는 광(L)의 진행 방향을 설명하기로 한다.
도 8 및 도 9를 참조하면, 표시 장치(1)는 기판(101)을 더 포함할 수 있다. 제1 전극(210) 및 제2 전극(220)은 기판(101) 상에 배치될 수 있다. 상술한 바와 같이, 발광 소자(300)의 일 단부 및 타 단부는 각각 제1 전극(210) 및 제2 전극(220) 상에 배치될 수 있다. 도 8 및 도 9에는 발광 소자(300)가 제1 전극(210) 및 제2 전극(220)에 직접 배치되는 것을 도시하였으나, 이는 개념적인 도면일 뿐, 발광 소자(300)는 제1 전극(210) 및 제2 전극(220)과 각각 전기적으로 연결될 수 있다.
발광 소자(300)는 기판(101) 상에 배치될 수 있다. 발광 소자(300)는 기판(101) 상에 기판(101)의 상면과 발광 소자(300)의 연장 방향(X, 도 4 참조)이 평행하도록 배치될 수 있다. 즉, 발광 소자 코어(310)의 측면(310S)이 기판(101)의 상면에 대향하도록 배치될 수 있다.
발광 소자(300)는 발광 소자 코어(310)의 제2 영역(310S2)이 상부를 향하도록 배치될 수 있다. 또한, 발광 소자 코어(310)의 제1 영역(310S1)은 하부를 향하도록 배치될 수 있다. 발광 소자 코어(310)의 제1 영역(310S1)은 기판(101) 측에 배치될 수 있다. 발광 소자 코어(310)와 기판(101) 사이에는 투과 필터층(380)이 배치될 수 있다.
발광 소자 코어(310)의 활성층(313)에서 생성된 광(L)은 진행하는 방향에 따라 제1 광(L1), 제2 광(L2) 및 제3 광(L3)을 포함할 수 있다.
제1 광(L1)은 발광 소자 코어(310)의 제2 영역(310S2) 측으로 진행하는 광일 수 있다. 제2 광(L2)은 발광 소자 코어(310)의 제1 면(310U1) 및 제2 면(310U2) 측으로 향하는 광일 수 있다. 제3 광(L3)은 발광 소자 코어(310)의 제1 영역(310S1) 측으로 진행하는 광일 수 있다.
제1 광(L1)은 발광 소자 코어(310)의 제2 영역(310S2)을 투과하여 발광 소자(300)의 외부로 방출될 수 있다. 제1 광(L1)은 기판(101)의 상부 방향(DR3)으로 방출될 수 있다.
제2 광(L2)은 발광 소자 코어(310)의 제1 면(310U1) 및 제2 면(310U2)을 투과하여 발광 소자(300)의 외부로 방출될 수 있다. 제2 광(L2)은 표시 장치(1)의 표시 방향(DR3)으로 방출될 수 있다.
제3 광(L3)은 발광 소자 코어(310)의 제1 영역(310S1)에 배치된 투과 필터층(380) 측으로 진행할 수 있다. 투과 필터층(380) 측으로 진행한 제3 광(L3) 중 일부의 광(L3a)은 발광 소자 코어(310)의 제1 영역(310S1) 경계면에서 투과 필터층(380)에 의해 반사되어, 발광 소자 코어(310)의 제1 영역(310S1) 또는 제1 면(310U1) 및 제2 면(310U2) 측으로 진행하여 발광 소자(300)의 외부로 방출될 수 있다. 따라서, 투과 필터층(380) 측으로 진행하여 반사된 제3 광(L3a)은 기판(101)의 상부 방향(DR3)으로 방출될 수 있다. 또한, 투과 필터층(380) 측으로 진행한 제3 광(L3) 중 일부의 광(L3b)은 투과 필터층(380)을 투과하여 발광 소자(300)의 외부로 방출될 수 있다. 따라서, 투과 필터층(380) 측으로 진행하여 투과 필터층(380)을 투과한 제3 광(L3b)은 기판(101)의 하부 방향으로 방출될 수 있다. 다만, 투과 필터층(380) 측으로 진행하는 제3 광(L3)의 대부분은 반사되어 기판(101)의 상부 방향(DR3)으로 방출될 수 있다.
본 실시예에서, 발광 소자 코어(310)의 제1 면(310U1), 제2 면(310U2) 및 제2 영역(310S2)은 발광 소자 코어(310)에 생성된 광(L)이 발광 소자(300)의 외부로 방출되는 출사면일 수 있다. 발광 소자 코어(310)에서 생성된 광(L)이 발광 소자 코어(310)의 제1 영역(310S1) 측으로 입사하는 경우, 발광 소자 코어(310)의 제1 영역(310S1) 측으로 입사 대부분의 광은 투과 필터층(380)에 의해 반사되어 광의 진행 경로가 변경될 수 있다. 따라서, 상기 광은 대체로 발광 소자 코어(310)의 제1 면(310U1), 제2 면(310U2) 및 제2 영역(310S2)을 통하여 외부로 방출될 수 있다.
따라서, 본 실시예에 따른 발광 소자(300)는 발광 소자 코어(310)의 외면 상에 투과 필터층(380)을 배치함으로써, 활성층(313)에서 생성되어 방향성이 없이 무작위로 진행하는 광(L)의 진행 방향을 조절할 수 있다. 구체적으로, 투과 필터층(380)을 표시 장치(10)의 표시 방향(DR3)과 반대 방향에 배치함으로써, 활성층(313)에서 방출되어 기판(101)의 하부 방향으로 진행하는 제3 광(L3)을 기판(101)의 상부 방향으로 진행하도록 하여 광의 손실을 최소화함으로써, 표시 장치(10)의 발광 효율을 향상시킬 수 있다.
이하, 다른 도면들을 참조하여 일 실시예에 따른 발광 소자(300)의 제조 방법에 대하여 상세히 설명하기로 한다.
도 10 내지 도 17은 일 실시예에 따른 발광 소자의 제조 공정을 나타내는 단면도들이다.
도 10 내지 도 17에는 제4 방향(DR4), 제5 방향(DR5) 및 제6 방향(DR6)이 정의되어 있다. 제4 방향(DR4)과 제5 방향(DR5)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제6 방향(DR6)은 제4 방향(DR4)과 제5 방향(DR5)이 위치하는 평면에 수직한 방향일 수 있다. 제6 방향(DR6)은 제4 방향(DR4)과 제5 방향(DR5) 각각에 대해 수직을 이룬다. 도 10 내지 도 17에서는 제6 방향(DR6)은 후술할 코어 구조물(3100)에 포함된 복수의 물질층들이 적층되는 방향일 수 있다.
먼저, 도 10을 참조하면, 하부 기판(1000) 상에 코어 구조물(3100)을 형성한다.
베이스 기판(1100) 및 베이스 기판(1100) 상에 형성된 버퍼 물질층(1200)을 포함하는 하부 기판(1000)을 준비한다. 베이스 기판(1100)은 사파이어 기판(Al2O3) 및 유리와 같은 투명성 기판을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, GaN, SiC, ZnO, Si, GaP 및 GaAs 등과 같은 도전성 기판으로 이루어질 수도 있다. 이하에서는, 베이스 기판(1100)이 사파이어 기판(Al2O3)인 경우를 예시하여 설명한다.
베이스 기판(1100) 상에는 복수의 반도체층들이 형성된다. 에피택셜법에 의해 성장되는 복수의 반도체층들은 시드 결정을 성장시켜 형성될 수 있다. 여기서, 반도체층을 형성하는 방법은 전자빔 증착법, 물리적 기상 증착법(Physical vapor deposition, PVD), 화학적 기상 증착법(Chemical vapor deposition, CVD), 플라즈마 레이저 증착법(Plasma laser deposition, PLD), 이중형 열증착법(Dual-type thermal evaporation), 스퍼터링(Sputtering), 금속-유기물 화학기상 증착법(Metal organic chemical vapor deposition, MOCVD) 등일 수 있으며, 바람직하게는, 금속-유기물 화학기상 증착법(MOCVD)에 의해 형성될 수 있다. 다만, 이에 제한되지 않는다.
복수의 반도체층을 형성하기 위한 전구체 물질은 대상 물질을 형성하기 위해 통상적으로 선택될 수 있는 범위 내에서 특별히 제한되지 않는다. 일 예로, 전구체 물질은 메틸기 또는 에틸기와 같은 알킬기를 포함하는 금속 전구체일 수 있다. 예를 들어, 트리메틸 갈륨(Ga(CH3)3), 트리메틸 알루미늄(Al(CH3)3), 트리에틸 인산염((C2H5)3PO4)과 같은 화합물일 수 있으나, 이에 제한되지 않는다. 이하에서는, 복수의 반도체층을 형성하는 방법이나 공정 조건 등에 대하여는 생략하여 설명하며, 발광 소자(300)의 제조 방법의 순서나 적층 구조에 대하여 상세히 설명하기로 한다.
베이스 기판(1100) 상에는 버퍼 물질층(1200)이 형성된다. 도면에서는 버퍼 물질층(1200)이 한층 적층된 것을 도시하고 있으나, 이에 제한되지 않으며, 복수의 층을 형성할 수도 있다. 버퍼 물질층(1200)은 제1 반도체(3110)와 베이스 기판(1100)의 격자 상수 차이를 줄이기 위해 배치될 수 있다.
이어, 하부 기판(1000) 상에 코어 구조물(3100)을 형성한다. 코어 구조물(3100)은 제1 반도체(3110), 소자 활성 물질층(3130), 제2 반도체(3120) 및 전극물질층(3170)을 포함할 수 있다. 코어 구조물(3100)에 포함되는 복수의 물질층들은 상술한 바와 같이 통상적인 공정을 수행하여 형성될 수 있고, 코어 구조물(3100)에 포함된 복수의 층들은 일 실시예에 따른 발광 소자(300)의 발광 소자 코어(310)에 포함된 각 층들에 대응될 수 있다. 즉, 제1 반도체(3110), 소자 활성 물질층(3130), 제2 반도체(3120) 및 전극물질층(3170)은 각각 발광 소자 코어(310)의 제1 반도체층(311), 활성층(313), 제2 반도체층(312) 및 전극층(317)과 동일한 물질들을 포함할 수 있다.
다음으로, 도 11을 참조하면, 코어 구조물(3100)을 수직(또는 제6 방향(DR6))으로 식각하여 서로 이격된 발광 소자 코어(310)를 형성한다. 상기 코어 구조물(3100)을 식각하는 수직 방향은 코어 구조물(3100)에 포함된 복수의 물질층의 적층된 방향과 평행할 수 있다. 코어 구조물(3100)은 통상적인 방법에 의해 식각될 수 있다. 예를 들어, 코어 구조물(3100)은 그 상부에 식각 마스크층을 형성하고, 코어 구조물(3100)을 식각 마스크층을 따라 하부 기판(1000)에 수직한 방향으로 식각하는 방법에 의해 식각될 수 있다. 상기 식각 공정에 의해 발광 소자 코어(310) 사이에는 이격 공간(hole)이 형성될 수 있다.
예를 들어, 코어 구조물(3100)을 식각하는 공정은 건식식각법, 습식식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 건식 식각법의 경우 이방성 식각이 가능하여 수직 식각에 적합할 수 있다. 상술한 방법의 식각법을 이용할 경우, 식각 에천트(Etchant)는 Cl2 또는 O2 등일 수 있다. 다만, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 코어 구조물(3100)의 식각은 건식 식각법과 습식 식각법을 혼용하여 이루어질 수 있다. 예를 들어, 먼저 건식 식각법에 의해 깊이 방향의 식각을 한 후, 등방성 식각인 습식 식각법을 통해 식각된 측벽이 표면과 수직한 평면에 놓이도록 할 수 있다.
이어, 도 12를 참조하면, 투과 필터 물질층(3800)을 발광 소자 코어(310) 상에 전면적으로 형성한다. 투과 필터 물질층(3800)은 발광 소자 코어(310)의 측면, 상면 및 발광 소자 코어(310)가 이격된 영역에서 노출된 버퍼 물질층(1200) 상에도 형성될 수 있다.
투과 필터 물질층(3800)은 발광 소자 코어(310)의 외면에 무기 물질을 도포하거나 침지시키는 방법 등을 이용하여 형성될 수 있다. 다만, 이에 제한되는 것은 아니다. 일 예로, 투과 필터 물질층(3800)은 원자층 증착법(Atomic layer depsotion, ALD)으로 형성될 수 있다.
투과 필터 물질층(3800)은 적층된 복수의 무기 물질층을 포함할 수 있다. 투과 필터 물질층(3800)은 제1 무기 물질층(3810), 제2 무기 물질층(3820), 제3 무기 물질층(3830) 및 제4 무기 물질층(3840)을 포함할 수 있다.
제1 무기 물질층(3810)과 제3 무기 물질층(3830)은 굴절률이 동일한 물질을 포함할 수 있다. 제1 무기 물질층(3810)과 제3 무기 물질층(3830)이 포함하는 물질은 굴절률은 제1 굴절률(n1)일 수 있다. 제2 무기 물질층(3820)과 제3 무기 물질층(3830)은 굴절률이 동일한 물질을 포함할 수 있다. 제2 무기 물질층(3820)과 제4 무기 물질층(3840)이 포함하는 물질은 굴절률은 제1 굴절률(n1)과 상이한 제2 굴절률(n2)일 수 있다. 상기 제1 굴절률(n1)은 제2 굴절률(n2)보다 작을 수 있다.
투과 필터 물질층(3800)에 포함되는 복수의 무기 물질층들(3810, 3820, 3830, 3840)은 통상적인 공정에 의하여 순차 적층하여 형성될 수 있다. 투과 필터 물질층(3800)에 포함되는 복수의 무기 물질층들(3810, 3820, 3830, 3840)에 포함된 복수의 층들은 도 6에 도시된 일 실시예에 따른 발광 소자(300)의 투과 필터층(380)에 포함된 각 층들에 대응될 수 있다. 즉, 투과 필터 물질층(3800)의 제1 무기 물질층(3810), 제2 무기 물질층(3820), 제3 무기 물질층(3830) 및 제4 무기 물질층(3840)은 각각 투과 필터층(380)의 제1 무기막(381), 제2 무기막(382), 제3 무기막(383) 및 제4 무기막(384)과 동일한 물질들을 포함할 수 있다.
이어, 도 13을 참조하면, 투과 필터 물질층(3800)이 발광 소자 코어(310)의 상면은 노출하되 발광 소자 코어(310)의 측면은 둘러싸도록 투과 필터 물질층(3800)의 일부를 부분적으로 제거할 수 있다. 구체적으로, 본 공정에서 투과 필터 물질층(3800)은 발광 소자 코어(310)의 전극층(317)의 상면을 노출하도록 일부가 제거될 수 있다. 투과 필터 물질층(3800)을 부분적으로 제거하는 공정은 이방성 식각인 건식 식각이나 에치백 등의 공정으로 수행될 수 있다. 투과 필터 물질층(3800)을 부분적으로 제거하는 공정에서는 발광 소자 코어(310)가 이격된 영역에서 노출된 버퍼 물질층(1200) 상에 배치된 투과 필터 물질층(3800)도 일부 제거될 수 있다.
다음으로, 도 14 및 도 15를 참조하면, 발광 소자 코어(310)의 측면을 전면적으로 덮는 투과 필터 물질층(3800)의 일부 영역을 제거하여 발광 소자 코어(310)의 일부 영역을 외부로 노출시키는 투과 필터층(380)을 형성한다.
상기 투과 필터 물질층(3800)의 일부 영역을 제거하여 투과 필터층(380)을 형성하는 공정은 발광 소자 코어(310)에 포함된 복수의 층의 적층 방향(DR6)과 수직 방향으로 식각하여 수행될 수 있다. 상기 투과 필터 물질층(3800)을 식각하는 방향은 발광 소자 코어(310)에 포함된 복수의 층의 적층 방향(DR6)과 수직한 방향(DR5)일 수 있다. 투과 필터 물질층(3800)은 통상적인 방법에 의해 식각될 수 있다. 예를 들어, 투과 필터 물질층(3800)의 일부를 제거하는 식각 공정은 에치백 등의 공정이 수행될 수 있다.
상기 식각 공정에 의해, 제5 방향(DR5)에 배치된 투과 필터 물질층(3800)의 적어도 일부는 제거될 수 있다. 따라서, 투과 필터 물질층(3800)이 제거됨에 따라 발광 소자 코어(310)의 측면은 제1 영역(310S1) 및 제2 영역(310S2)으로 구분될 수 있다.
다음으로, 도 16 및 도 17을 참조하면, 하부 기판(1000)에 고정되어 발광 소자 코어(310) 및 투과 필터층(380)을 포함하는 구조물을 하부 기판(1000)으로부터 분리한다. 상기 구조물은 발광 소자 코어(310) 및 발광 소자 코어(310)의 제1 영역(310S1)을 둘러싸는 투과 필터층(380)을 포함할 수 있다. 발광 소자 코어(310) 및 투과 필터층(380)을 포함하는 구조물을 하부 기판(1000)으로부터 분리시킴으로써, 일 실시예에 따른 발광 소자(300)를 제조할 수 있다. 발광 소자 코어(310) 및 투과 필터층(380)을 포함하는 구조물을 하부 기판(1000)에서 분리하는 방법을 특별히 제한되지 않는다. 발광 소자 코어(310) 및 투과 필터층(380)을 포함하는 구조물을 하부 기판(1000)으로부터 분리하는 공정은 물리적 분리 방법, 또는 화학적 분리 방법 등으로 수행될 수 있다.
상기 일 실시예에 따른 발광 소자(300)의 제조 방법에 의해 제조된 발광 소자(300)는 발광 소자 코어(310)의 측면의 적어도 일부 영역에 투과 필터층(380)이 배치되지 않은 구조를 가질 수 있다. 즉, 발광 소자 코어(310)의 측면은 투과 필터층(380)이 배치된 제1 영역(310S1)과 투과 필터층(380)이 배치되지 않은 제2 영역(310S2)을 포함할 수 있다. 발광 소자 코어(310)에서 생성된 광은 대체로 발광 소자 코어(310)의 제2 영역(310S2), 제1 면(310U1) 및 제2 면(310U2)을 통해 방출될 수 있다. 투과 필터층(380)을 식각 공정을 통해 발광 소자 코어(310)의 측면의 일부 영역 상에 선택적으로 배치함으로써, 발광 소자(300)에서 방출하는 광의 출광면의 배치 및 면적을 조절하여 표시 장치(10)의 표시면으로 방출되는 광량을 증가시킬 수 있다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서, 이전에 이미 설명한 것과 동일한 구성에 대해서는 중복 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 18은 도 3의 V-V' 선을 따라 자른 발광 소자의 다른 예를 나타내는 단면도이다.
도 18을 참조하면, 본 실시예에 따른 발광 소자(300_1)는 투과 필터층(380_1)의 두께가 영역별로 상이한 점이 도 5의 실시예와 차이점이다.
구체적으로, 발광 소자 코어(310)의 제1 영역(310S1)에 배치된 투과 필터층(380_1)은 대체로 그 두께가 동일할 수 있다. 투과 필터층(380_1)의 두께는 발광 소자 코어(310)의 제2 영역(310S2)의 인접 영역에서 제1 영역(310S2)으로부터 제2 영역(320S2) 측으로 갈수록 감소할 수 있다. 이는, 투과 필터 물질층(3800)을 제거하는 식각 공정에서 각 투과 필터 물질층(3800)을 이루는 각 무기 물질층에 대한 상이한 식각 속도에 의해 형성될 수 있다. 또한, 투과 필터 물질층(3800)을 제거하는 식각 공정에서 상부에 배치되는 면이 하부에 배치되는 면에 비하여 식각 용액이 접촉하는 시간이 길어 도 18에 도시된 단면 구조를 가지는 발광 소자(300_1)가 형성될 수 있다.
도 19는 도 3의 V-V' 선을 따라 자른 발광 소자의 다른 예를 나타내는 단면도이다.
도 19를 참조하면, 본 실시예에 따른 발광 소자(300_2)는 발광 소자 코어(310_2)의 제1 영역(310S)의 곡률 반경과 제2 영역(310S2_2)의 곡률 반경이 상이한 점이 도 5의 실시예와 차이점이다.
구체적으로, 발광 소자 코어(310_2)의 연장 방향에 수직한 방향으로 자른 발광 소자 코어(310_2)의 단면에서, 제1 영역(310S1)은 제1 곡률 반경을 갖고, 제2 영역(310S2_2)은 제1 곡률 반경보다 큰 제2 곡률 반경을 갖는다. 상기 발광 소자(300_2)의 구조는 투과 필터 물질층(3800)을 제거하는 식각 공정에서 형성될 수 있다. 예를 들어, 식각 용액에 노출된 발광 소자 코어(310_2)의 제2 영역(310S2_2)이 식각 용액에 의해 일부 식각되어 도 19에 도시된 단면 구조를 가지는 발광 소자(300_2)가 형성될 수 있다.
도 20은 도 3의 V-V' 선을 따라 자른 발광 소자의 다른 예를 나타내는 단면도이다.
도 20을 참조하면, 본 실시예에 따른 발광 소자(300_3)는 발광 소자 코어(310_3)의 제2 영역(310S2_3)에 표면 거칠기(또는 표면 요철)가 형성된 점이 도 5의 실시예와 차이점이다.
구체적으로, 발광 소자 코어(310_3)의 제2 영역(310S2_3)은 표면 거칠기를 포함할 수 있다. 상기 발광 소자(300_3)의 구조는 투과 필터 물질층(3800)을 제거하는 식각 공정에서 형성될 수 있다. 예를 들어, 식각 용액에 노출된 발광 소자 코어(310_3)의 제2 영역(310S2_3)이 식각 용액에 의해 표면 거칠기를 포함할 수 있다. 발광 소자 코어(310_3)의 제2 영역(310S2_3)에 포함된 요철 거칠기에 의해, 발광 소자 코어(310_3)의 제2 영역(310S2_3)을 통해 방출하는 광은 다양한 방향으로 진행할 수 있다.
도 21은 다른 실시예에 따른 발광 소자의 단면도이다. 도 22는 도 21의 발광 소자가 전극 상에 배치된 것을 나타내는 개략적인 단면도이다. 도 21 및 도 22를 참조하면, 본 실시예에 따른 발광 소자(300_4)는 복수의 전극층(318, 319)을 포함하는 점이 도 4의 발광 소자(300)와 차이점이다.
도 21 및 도 22를 참조하면, 본 실시예에 따른 발광 소자(300_4)의 발광 소자 코어(310_4)는 복수의 전극층(318, 319)을 포함할 수 있다.
복수의 전극층(318, 319)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 복수의 전극층(318, 319)은 쇼트키(Schottky) 접촉 전극일 수도 있다.
복수의 전극층(318, 319)은 제1 전극층(318) 및 제2 전극층(319)을 포함할 수 있다. 제1 전극층(318)은 제2 반도체층(312)의 상면에 배치되고, 제2 전극층(319)은 제1 반도체층(311)의 하면에 배치될 수 있다.
제1 전극층(318) 및 제2 전극층(319)은 발광 소자(300)가 전극 또는 접촉 전극과 전기적으로 연결될 때, 발광 소자(300)와 전극 또는 접촉 전극 사이의 저항을 감소시킬 수 있다. 제1 전극층(318) 및 제2 전극층(319)은 각각 전도성이 있는 금속을 포함할 수 있다.
일 실시예에서, 제1 전극층(318) 및 제2 전극층(319)은 각각 투명한 전도성 물질을 포함할 수 있다. 예를 들어, 제1 전극층(318) 및 제2 전극층(319)은 투명한 전도성 물질로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있다. 제1 전극층(318) 및 제2 전극층(319)이 투명한 전도성 물질을 포함하는 경우, 활성층(313)에서 생성된 광 중 발광 소자 코어(310)의 제1 면(310U1) 및 제2 면(310U2) 측으로 진행하는 광 중 적어도 일부는 제1 전극층(318) 및 제2 전극층(319)으로 투과하여 발광 소자(300_4)의 양 단부로 방출될 수 있다.
다른 실시예에서, 제1 전극층(318) 및 제2 전극층(319)은 각각 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 전극층(318) 및 제2 전극층(319)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 제1 전극층(318) 및 제2 전극층(319)이 반사율이 높은 전도성 물질을 포함하는 경우, 활성층(313)에서 생성된 광 중 발광 소자(300_4)의 양 단부로 진행하는 적어도 일부의 광은 제1 전극층(318) 및 제2 전극층(319)에 의해 반사될 수 있다.
구체적으로, 도 22를 참조하여 제1 전극층(318) 및 제2 전극층(319)이 반사율이 높은 전도성 물질을 포함하는 경우, 활성층(313)에서 생성된 광(L)의 진행 경로에 대하여 설명하기로 한다.
본 실시예에 따른 발광 소자(300_4)의 활성층(313)에서 생성되어 발광 소자 코어(310)의 제1 면(310U1) 및 제2 면(310U2) 측으로 진행하는 제2 광(L2)은 제1 전극층(318) 및 제2 전극층(319)에 의해 반사될 수 있다. 상기 제2 광(L2)은 반사되어 발광 소자 코어(310_4)의 제2 영역(310S2) 측으로 진행할 수 있다. 따라서, 제1 전극층(318) 및 제2 전극층(319) 측으로 진행하는 제2 광(L2) 중 적어도 일부의 광은 발광 소자 코어(310_4)의 제2 영역(310S2)을 통해 표시 장치(10)의 표시 방향(DR3)으로 방출될 수 있다.
본 실시예에서, 발광 소자(300_4)가 반사율이 높은 전도성 물질을 포함하는 제1 전극층(318) 및 제2 전극층(319)을 포함함으로써, 발광 소자 코어(310_4)의 제1 면(310U1) 및 제2 면(310U2) 측으로 진행하는 광(L2)을 반사시켜 표시 장치(10)의 표시 방향(DR3) 측으로 진행할 수 있다. 따라서, 표시 장치(10)의 표시 방향(DR3)으로 방출되는 광량을 증가함으로써, 표시 장치(10)의 발광 효율을 향상시킬 수 있다.
도 23은 다른 실시예에 따른 발광 소자의 단면도이다.
도 23을 참조하면, 본 실시예에 따른 발광 소자(300_5)는 투과 필터층(380) 상에 반사막(390)이 더 배치되는 점이 도 4의 발광 소자(300)와 차이점이다.
도 23을 참조하면, 본 실시예에 따른 발광 소자(300_5)는 반사막(390)을 더 포함할 수 있다. 반사막(390)은 투과 필터층(380) 상에 배치될 수 있다. 반사막(390)은 투과 필터층(380)의 외측면을 둘러싸도록 배치될 수 있다. 상기 외측면은 투과 필터층(380)의 제4 무기막(384, 도 6 참조)의 외면일 수 있다. 반사막(390)은 발광 소자 코어(310)의 제1 영역(310S1) 상에 배치될 수 있다. 반사막(390)은 발광 소자 코어(310)의 제2 영역(310S2) 상에는 배치되지 않을 수 있다.
반사막(390)은 활성층(313)에서 생성되어 투과 필터층(380) 측으로 진입하여 투과한 광 중 적어도 일부의 광을 반사시켜 다시 발광 소자 코어(310) 측으로 재진입시키는 역할을 한다.
반사막(390)은 반사 물질을 포함할 수 있다. 반사막(390)은 예를 들어, 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 란타늄(La) 등과 같이 반사율이 높은 물질을 포함하는 재질로 형성할 수 있으나, 이에 제한되는 것은 아니다.
본 실시예의 경우와 같이, 투과 필터층(380)의 외주면 상에 투과 필터층(380)을 둘러싸도록 반사막(390)을 더 배치함으로써, 활성층(313)에서 생성되어 투과 필터층(380) 측으로 진입한 광 중 투과 필터층(380)을 투과한 적어도 일부의 광을 발광 소자 코어(310)의 제2 영역(310S2) 측으로 반사하여, 발광 소자 코어(310)의 제2 영역(310S2) 측을 통해 출광되는 광의 양이 증가될 수 있다. 따라서, 광의 누설을 최소화함으로써, 발광 소자(300_5)의 발광 효율을 향상시킬 수 있다.
도 24는 다른 실시예에 따른 발광 소자의 개략적인 사시도이다. 도 25는 도 24의 XXV-XXV' 선을 따라 자른 개략적인 단면도이다. 도 24 및 도 25을 참조하면, 본 실시예에 따른 발광 소자(300_6)는 발광 소자 코어(310)의 제1 영역(310S1_6)의 최대 길이 길이(h1)가 제2 영역(310S2_6)의 최대 길이(h2)와 상이한 점이 도 3 및 도 4의 발광 소자(300)와 차이점이다.
구체적으로, 본 실시예에 따른 발광 소자 코어(310)의 제1 영역(310S1)과 제2 영역(310S2)은 발광 소자 코어(310)의 연장 방향인 일 방향(X)으로의 길이가 상이할 수 있다. 일 방향(X)으로의 제2 영역(310S2)은 최대 길이(h2)는 일 방향(X)으로의 제1 영역(310S1)의 최대 길이(h1)보다 작을 수 있다.
투과 필터층(380_6)은 발광 소자 코어(310)의 양 단부 영역(310A)에서는 발광 소자 코어(310)의 측면을 완전히 둘러싸도록 배치될 수 있다. 투과 필터층(380_6)은 발광 소자 코어(310)의 중앙 영역(310B)에서는 발광 소자 코어(310)의 측면의 일부 영역에만 배치될 수 있다. 이에 제한되는 것은 아니지만, 투과 필터층(380_6)은 발광 소자 코어(310)의 일 단부 영역(310A)에 배치되는 전극층(317), 제2 반도체층(312)의 측면을 완전히 둘러싸도록 배치될 수 있다. 또한, 투과 필터층(380_6)은 발광 소자 코어(310)의 타 단부 영역(310A)에 배치되는 제1 반도체층(311)의 측면의 일부를 완전히 둘러싸도록 배치될 수 있다.
본 실시예에 따른 발광 소자(300_6)를 발광 소자 코어(310)의 연장 방향으로 자른 단면 상, 발광 소자 코어(310)의 양 단부 영역(310A)에는 투과 필터층(380_6)이 모두 배치되고, 발광 소자 코어(310)의 중앙 영역(310B)에는 일 측에만 투과 필터층(380_6)이 배치될 수 있다.
본 실시예에 따른 발광 소자(300_6)는 발광 소자 코어(310)의 연장 방향(X)에 수직인 단면 구조는 영역별로 그 구조가 상이할 수 있다. 예를 들어, 일 방향(X)에 수직인 방향으로 자른 발광 소자 코어(310)의 양 단부 영역(310A)의 단면은 발광 소자 코어(310)의 외면(또는 측면)을 투과 필터층(380_6)이 완전히 둘러싸도록 배치될 수 있다. 반면, 일 방향(X)에 수직인 방향으로 자른 발광 소자 코어(310)의 중앙 영역(310B)의 단면은 도 5와 같이 발광 소자 코어(310)의 외면(또는 측면)의 적어도 일부를 외부로 노출하도록 투과 필터층(380_6)이 배치될 수 있다.
도 26은 도 2의 XXVI-XXVI' 선을 따라 자른 일 예를 나타낸 단면도이다. 도 27은 도 26의 Q1 부분을 확대한 일 예를 나타낸 확대 단면도이다.
도 2, 도 26 및 도 27을 참조하면, 표시 장치(10)는 기판(101) 상에 배치되는 회로 소자층과 표시 소자층을 포함할 수 있다. 기판(101) 상에는 반도체층, 복수의 도전층, 및 복수의 절연층이 배치되고, 이들은 각각 회로 소자층과 표시 소자층을 구성할 수 있다. 복수의 도전층은 제1 평탄화층(109)의 하부에 배치되어 회로 소자층을 구성하는 제1 게이트 도전층, 제2 게이트 도전층, 제1 데이터 도전층, 제2 데이터 도전층과, 제1 평탄화층(109) 상에 배치되어 표시소자층을 구성하는 전극(210, 220) 및 접촉 전극(260)을 포함할 수 있다. 복수의 절연층은 제1 게이트 절연층(103), 제1 보호층(105), 제1 층간 절연층(107), 제2 층간 절연층(108), 제1 평탄화층(109), 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(550) 등을 포함할 수 있다.
회로소자층은 발광 소자(300)를 구동하기 위한 회로 소자와 복수의 배선들로써, 구동 트랜지스터(DT), 스위칭 트랜지스터(ST), 제1 도전 패턴(CDP) 및 복수의 전압 배선(VL1, VL2)을 포함하고, 표시소자층은 발광 소자(300)를 포함하여 제1 전극(210), 제2 전극(220), 제1 접촉 전극(261) 및 제2 접촉 전극(262)등을 포함할 수 있다.
기판(101)은 절연 기판일 수 있다. 기판(101)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(101)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML1, BML2)은 기판(101) 상에 배치될 수 있다. 차광층(BML1, BML2)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)과 제2 차광층(BML2)은 적어도 각각 구동 트랜지스터(DT)의 제1 활성물질층(DT_ACT) 및 스위칭 트랜지스터(ST)의 제2 활성물질층(ST_ACT)과 중첩하도록 배치된다. 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(DT_ACT, ST_ACT)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML1, BML2)은 생략될 수 있다. 도면에 도시되지 않았으나, 제1 차광층(BML1)은 후술하는 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 전기적으로 연결되고, 제2 차광층(BML2)은 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)과 전기적으로 연결될 수 있다.
버퍼층(102)은 차광층(BML1, BML2)을 포함하여 기판(101) 상에 전면적으로 배치될 수 있다. 버퍼층(102)은 투습에 취약한 기판(101)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터(DT, ST)들을 보호하기 위해 기판(101) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(102)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(102)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON) 중 적어도 어느 하나를 포함하는 무기층이 교번하여 적층된 다중층으로 형성될 수 있다.
반도체층은 버퍼층(102) 상에 배치된다. 반도체층은 구동 트랜지스터(DT)의 제1 활성물질층(DT_ACT)과 스위칭 트랜지스터(ST)의 제2 활성물질층(ST_ACT)을 포함할 수 있다. 이들은 후술하는 제1 게이트 도전층의 게이트 전극(DT_G, ST_G)등과 부분적으로 중첩하도록 배치될 수 있다.
예시적인 실시예에서, 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들 수 있으나, 이에 제한되는 것은 아니다. 반도체층이 다결정 실리콘을 포함하는 경우, 제1 활성물질층(DT_ACT)은 제1 도핑 영역(DT_ACTa), 제2 도핑 영역(DT_ACTb) 및 제1 채널 영역(DT_ACTc)을 포함할 수 있다. 제1 채널 영역(DT_ACTc)은 제1 도핑 영역(DT_ACTa)과 제2 도핑 영역(DT_ACTb) 사이에 배치될 수 있다. 제2 활성물질층(ST_ACT)은 제3 도핑 영역(ST_ACTa), 제4 도핑 영역(ST_ACTb) 및 제2 채널 영역(ST_ACTc)을 포함할 수 있다. 제2 채널 영역(ST_ACTc)은 제3 도핑 영역(ST_ACTa)과 제4 도핑 영역(ST_ACTb) 사이에 배치될 수 있다. 제1 도핑 영역(DT_ACTa), 제2 도핑 영역(DT_ACTb), 제3 도핑 영역(ST_ACTa) 및 제4 도핑 영역(ST_ACTb)은 제1 활성물질층(DT_ACT) 및 제2 활성물질층(ST_ACT)의 일부 영역이 불순물로 도핑된 영역일 수 있다.
예시적인 실시예에서, 제1 활성물질층(DT_ACT) 및 제2 활성물질층(ST_ACT)은 산화물 반도체를 포함할 수도 있다. 이 경우, 제1 활성물질층(DT_ACT)과 제2 활성물질층(ST_ACT)의 도핑 영역은 각각 도체화 영역일 수 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 몇몇 실시예에서, 상기 산화물 반도체는 인듐-주석 산화물(Indium-Tin Oxide, ITO), 인듐-아연 산화물(Indium-Zinc Oxide, IZO), 인듐-갈륨 산화물(Indium-Gallium Oxide, IGO), 인듐-아연-주석 산화물(Indium-Zinc-Tin Oxide, IZTO), 인듐-갈륨-주석 산화물(Indium-Gallium-Tin Oxide, IGTO), 인듐-갈륨-아연 산화물(Indium-Gallium- Zinc Oxide, IGZO), 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide, IGZTO) 등일 수 있다. 다만, 이에 제한되지 않는다.
제1 게이트 절연층(103)은 반도체층 및 버퍼층(102)상에 배치된다. 제1 게이트 절연층(103)은 반도체층을 포함하여, 버퍼층(102) 상에 배치될 수 있다. 제1 게이트 절연층(103)은 구동 트랜지스터(DT) 및 스위칭 트랜지스터(ST)의 게이트 절연막으로 기능할 수 있다. 제1 게이트 절연층(103)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 게이트 도전층은 제1 게이트 절연층(103) 상에 배치된다. 제1 게이트 도전층은 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G)과 스위칭 트랜지스터(ST)의 제2 게이트 전극(ST_G)을 포함할 수 있다. 제1 게이트 전극(DT_G)은 제1 활성물질층(DT_ACT)의 제1 채널 영역(DT_ACTc)과 두께 방향으로 중첩하도록 배치되고, 제2 게이트 전극(ST_G)은 제2 활성물질층(ST_ACT)의 제2 채널 영역(ST_ACTc)과 두께 방향으로 중첩하도록 배치될 수 있다.
제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 보호층(105)은 제1 게이트 도전층 상에 배치된다. 제1 보호층(105)은 제1 게이트 도전층을 덮도록 배치되어 이를 보호하는 기능을 수행할 수 있다. 제1 보호층(105)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 게이트 도전층은 제1 보호층(105) 상에 배치된다. 제2 게이트 도전층은 적어도 일부 영역이 제1 게이트 전극(DT_G)과 두께 방향으로 중첩하도록 배치된 스토리지 커패시터의 제1 용량 전극(CE1)을 포함할 수 있다. 제1 용량 전극(CE1)은 제1 보호층(105)을 사이에 두고 제1 게이트 전극(DT_G)과 두께 방향으로 중첩하고, 이들 사이에는 스토리지 커패시터가 형성될 수 있다. 제2 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 층간 절연층(107)은 제2 게이트 도전층 상에 배치된다. 제1 층간 절연층(107)은 제2 게이트 도전층과 그 위에 배치되는 다른 층들 사이에서 절연막의 기능을 수행할 수 있다. 제1 층간 절연층(107)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제1 데이터 도전층은 제1 층간 절연층(107) 상에 배치된다. 제1 데이터 도전층은 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 제2 소스/드레인 전극(DT_SD2), 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)과 제2 소스/드레인 전극(ST_SD2)을 포함할 수 있다.
구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 제2 소스/드레인 전극(DT_SD2)은 제1 층간 절연층(107)과 제1 게이트 절연층(103)을 관통하는 컨택홀을 통해 제1 활성물질층(DT_ACT)의 제1 도핑 영역(DT_ACTa) 및 제2 도핑 영역(DT_ACTb)과 각각 접촉될 수 있다. 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)과 제2 소스/드레인 전극(ST_SD2)은 제1 층간 절연층(107)과 제1 게이트 절연층(103)을 관통하는 컨택홀을 통해 제2 활성물질층(ST_ACT)의 제3 도핑 영역(ST_ACTa) 및 제4 도핑 영역(ST_ACTb)과 각각 접촉될 수 있다. 또한, 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(ST_SD1)은 또 다른 컨택홀(미도시)을 통해 각각 제1 차광층(BML1) 및 제2 차광층(BML2)과 전기적으로 연결될 수 있다. 한편, 구동 트랜지스터(DT)와 스위칭 트랜지스터(ST)의 제1 소스/드레인 전극(DT_SD1, ST_SD1) 및 제2 소스/드레인 전극(DT_SD2, ST_SD2)은 어느 한 전극이 소스 전극인 경우 다른 전극은 드레인 전극일 수 있다. 다만 이에 제한되지 않고, 제1 소스/드레인 전극(DT_SD1, ST_SD1) 및 제2 소스/드레인 전극(DT_SD2, ST_SD2)은 어느 한 전극이 드레인 전극인 경우 다른 전극은 소스 전극일 수 있다.
제1 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 층간 절연층(108)은 제1 데이터 도전층 상에 배치될 수 있다. 제2 층간 절연층(108)은 제1 데이터 도전층을 덮으며 제1 층간 절연층(107) 상에 전면적으로 배치되고, 제1 데이터 도전층을 보호하는 기능을 수행할 수 있다. 제2 층간 절연층(108)은 무기물, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON)을 포함하는 무기층으로 이루어지거나, 이들이 적층된 구조로 형성될 수 있다.
제2 데이터 도전층은 제2 층간 절연층(108) 상에 배치된다. 제2 데이터 도전층은 제1 전압 배선(VL1), 제2 전압 배선(VL2) 및 제1 도전 패턴(CDP)을 포함할 수 있다. 제1 전압 배선(VL1)은 구동 트랜지스터(DT)에 공급되는 고전위 전압(또는 제1 전원 전압, VDD)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(220)에 공급되는 저전위 전압(또는 제2 전원 전압, VSS)이 인가될 수 있다. 제2 전압 배선(VL2)은 표시 장치(10)의 제조 공정 중, 발광 소자(300)를 정렬시키기 데에 필요한 정렬 신호가 인가될 수도 있다.
제1 도전 패턴(CDP)은 제2 층간 절연층(108)에 형성된 컨택홀을 통해 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 전기적으로 연결될 수 있다. 제1 도전 패턴(CDP)은 후술하는 제1 전극(210)과도 접촉하며, 구동 트랜지스터(DT)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압(VDD)을 제1 도전 패턴(CDP)을 통해 제1 전극(210)으로 전달할 수 있다. 한편, 도면에서는 제2 데이터 도전층이 하나의 제2 전압 배선(VL2)과 하나의 제1 전압 배선(VL1)을 포함하는 것이 도시되어 있으나, 이에 제한되지 않는다. 제2 데이터 도전층은 더 많은 수의 제1 전압 배선(VL1)과 제2 전압 배선(VL2)을 포함할 수 있다.
제2 데이터 도전층은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 평탄화층(109)은 제2 데이터 도전층 상에 배치된다. 제1 평탄화층(109)은 유기 절연 물질, 예를 들어 폴리이미드(Polyimide, PI)와 같은 유기 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
제1 평탄화층(109) 상에는 내부 뱅크(410, 420), 복수의 전극(210, 220), 외부 뱅크(450), 복수의 접촉 전극(260) 및 발광 소자(300)가 배치된다. 제1 평탄화층(109) 상에는 복수의 절연층(510, 520, 530, 550)들이 더 배치될 수 있다.
내부 뱅크(410, 420)는 제1 평탄화층(109) 상에 배치된다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420)는 제1 평탄화층(109)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 돌출된 부분은 경사진 측면을 가질 수 있고, 발광 소자(300)에서 방출된 광은 내부 뱅크(410, 420)의 경사진 측면을 향해 진행될 수 있다.
내부 뱅크(410, 420) 상에 배치되는 전극(210, 220)들이 반사율이 높은 재료를 포함하는 경우, 발광 소자(300)에서 방출된 광은 내부 뱅크(410, 420)의 측면에 배치된 전극(210, 220)에 의해 반사되어, 기판(101)의 상부 방향으로 출사될 수 있다. 따라서, 내부 뱅크(410, 420)는 상술한 바와 같이 발광 소자(300)가 배치되는 영역을 제공함과 동시에 발광 소자(300)에서 방출된 광을 상부 방향으로 반사시키는 반사 격벽의 기능을 수행할 수도 있다. 예시적인 실시예에서 내부 뱅크(410, 420)들은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(210, 220)은 내부 뱅크(410, 420)와 제1 평탄화층(109) 상에 배치된다. 제1 전극(210)과 제2 전극(220)은 각각 제1 내부 뱅크(410)와 제2 내부 뱅크(420)의 외면을 완전히 덮도록 배치될 수 있다. 또한, 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 제1 평탄화층(109) 상에 직접 배치될 수 있다
제1 전극(210)은 외부 뱅크(450)와 중첩하는 영역에 형성되어 제1 평탄화층(109)을 관통하는 제1 컨택홀(CT1)을 통해 제1 도전 패턴(CDP)과 접촉하고, 이를 통해 구동 트랜지스터(DT)의 제1 소스/드레인 전극(DT_SD1)과 전기적으로 연결될 수 있다.
제2 전극(220)은 외부 뱅크(450)와 중첩하는 영역에 형성되어 제1 평탄화층(109)을 관통하는 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 도면에 도시된 바와 같이, 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)의 제2 전극(220)들은 각각 제2 컨택홀(CT2)을 통해 제2 전압 배선(VL2)과 전기적으로 연결될 수 있다.
각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 각 전극(210, 220)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다.
다만, 이에 제한되지 않고, 각 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(210, 220)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다.
제1 절연층(510)은 제1 평탄화층(109), 제1 전극(210) 및 제2 전극(220) 상에 배치된다. 제1 절연층(510)은 각 전극(210, 220)들, 또는 내부 뱅크(410, 420)들의 사이의 이격 공간에 배치될 수 있다. 또한, 제1 절연층(510)은 내부 뱅크(410, 420)를 중심으로 이들 사이 영역의 반대편에도 배치될 수 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 부분적으로 덮도록 배치된다. 예를 들어, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 포함하여 제1 평탄화층(109) 상에 전면적으로 배치되되, 제1 전극(210)과 제2 전극(220)의 상면 일부를 노출하도록 배치될 수 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(510) 상에 배치되는 발광 소자(300)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 다만, 제1 절연층(510)의 형상 및 구조는 이에 제한되지 않는다.
예시적인 실시예에서, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에서 상면 일부에 단차가 형성될 수 있다. 몇몇 실시예에서, 제1 절연층(510)은 무기물 절연성 물질을 포함하고, 제1 전극(210)과 제2 전극(220)을 부분적으로 덮도록 배치된 제1 절연층(510)은 하부에 배치되는 전극(210, 220)들이 형성하는 단차에 의해 상면의 일부가 단차질 수 있다.
외부 뱅크(450)는 제1 절연층(510) 상에 배치될 수 있다. 일 실시예에 따르면, 외부 뱅크(450)의 높이는 내부 뱅크(410, 420)의 높이보다 클 수 있다. 상술한 바와 같이, 외부 뱅크(450)는 이웃하는 서브 화소(SPXn)들을 구분함과 동시에 표시 장치(10)의 제조 공정 중 발광 소자(300)를 배치하기 위한 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(SPXn)로 넘치는 것을 방지하는 기능을 수행할 수 있다. 예를 들어, 외부 뱅크(450)는 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(300)는 내부 뱅크(410, 420)들 사이 또는 각 전극(210, 220) 사이에서 제1 절연층(510) 상에 배치될 수 있다. 예를 들어, 발광 소자(300)는 내부 뱅크(410, 420) 사이에 배치된 제1 절연층(510) 상에 배치될 수 있다.
다만, 이에 제한되지 않으며, 도면에 도시되지 않았으나 각 서브 화소(SPXn) 내에 배치된 발광 소자(300)들 중 적어도 일부는 내부 뱅크(410, 420) 사이에 형성된 영역 이외의 영역, 예를 들어 내부 뱅크(410, 420)와 외부 뱅크(450) 사이에도 배치될 수 있다.
발광 소자(300)는 기판(101) 또는 제1 평탄화층(109)의 상면에 수직한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 장치(10)의 발광 소자(300)는 일 방향으로 연장된 형상을 갖고, 복수의 반도체층들이 일 방향으로 순차적으로 배치된 구조를 가질 수 있다. 발광 소자(300)는 연장된 일 방향이 제1 평탄화층(109)과 평행하도록 배치되고, 발광 소자(300)에 포함된 복수의 반도체층들은 제1 평탄화층(109)의 상면과 평행한 방향을 따라 순차적으로 배치될 수 있다.
투과 필터층(380)은 발광 소자 코어(310)와 제1 절연층(510) 사이에 배치될 수 있다. 즉, 발광 소자 코어(310)는 제2 영역(310S2)이 표시 장치(10)의 상부를 향하고 제1 영역(310S1)이 표시 장치(10)의 하부를 향하도록 배치될 수 있다.
제2 절연층(520)은 제1 전극(210)과 제2 전극(220) 사이에 배치된 발광 소자(300) 상에 부분적으로 배치될 수 있다. 제2 절연층(520)은 발광 소자(300)의 상부에 배치되는 제2 상부 절연층(521) 및 발광 소자(300)의 하부에 배치되는 제2 하부 절연층(522)을 포함할 수 있다.
제2 상부 절연층(521)은 발광 소자 코어(310)의 제2 영역(310S2)과 직접 접촉할 수 있다. 예를 들어, 제2 상부 절연층(521)은 발광 소자 코어(310)의 제2 영역(310S2)을 부분적으로 감싸도록 배치되어 발광 소자 코어(310)를 보호함과 동시에 표시 장치(10)의 제조 공정 중 발광 소자(300)가 유실되지 않도록 발광 소자(300)를 고정시킬 수 있다.
제2 상부 절연층(521)은 발광 소자(300)의 상부에 배치되되, 발광 소자(300)의 일 단부 및 타 단부를 노출할 수 있다. 발광 소자(300)의 노출된 단부는 접촉 전극(260)과 접촉할 수 있다. 제2 상부 절연층(521)의 형상은 통상적인 마스크 공정을 이용하여 제2 절연층(520)을 이루는 재료를 이용한 패터닝 공정으로 형성된 것일 수 있다. 제2 상부 절연층(521)을 형성하기 위한 마스크는 발광 소자(300)의 길이보다 좁은 폭을 갖고, 제2 상부 절연층(521)을 이루는 재료가 패터닝되어 발광 소자(300)의 양 단부가 노출될 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 하부 절연층(522)은 발광 소자 코어(310)의 제1 영역(310S1)의 하부에 배치될 수 있다. 제2 하부 절연층(522)은 발광 소자 코어(310)의 제1 영역(310S1)에 배치된 투과 필터층(380)과 직접 접촉할 수 있다. 제2 하부 절연층(522)은 표시 장치(10)의 제조 공정 중에 형성된 제1 절연층(510)과 발광 소자(300) 사이의 공간을 채우도록 형성될 수도 있다. 이에 따라 제2 하부 절연층(522)은 투과 필터층(380)의 외면을 감싸도록 형성될 수도 있다. 다만, 이에 제한되지 않는다.
제2 절연층(520) 상에는 복수의 접촉 전극(260)들과 제3 절연층(530)이 배치될 수 있다.
제1 접촉 전극(261)과 제2 접촉 전극(262)은 각각 발광 소자(300)의 일 단부 및 타 단부와 접촉함과 동시에, 제1 전극(210)과 제2 전극(220)의 양 측면을 덮도록 배치될 수 있다. 상술한 바와 같이, 제1 전극(210)과 제2 전극(220)은 상면 일부가 노출되고, 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제1 전극(210)과 제2 전극(220)의 노출된 상면과 접촉할 수 있다.
제1 접촉 전극(261) 및 제2 접촉 전극(262)은 제2 상부 절연층(521)에 의해 노출된 발광 소자 코어(310)의 반도체층와 접촉할 수 있다. 즉, 제1 접촉 전극(261) 및 제2 접촉 전극(262)은 발광 소자 코어(310)의 제2 영역(310S1) 배치된 반도체층 중 적어도 일부와 접촉할 수 있다. 발광 소자(300)의 일 단부는 제1 접촉 전극(261)을 통해 제1 전극(210)과 전기적으로 연결되고, 타 단부는 제2 접촉 전극(262)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
제3 절연층(530)은 제1 접촉 전극(261) 상에 배치될 수 있다. 제3 절연층(530)은 제1 접촉 전극(261)을 덮도록 배치되되, 발광 소자(300)가 제2 접촉 전극(262)과 연결될 수 있도록 발광 소자(300)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제3 절연층(530)은 제2 상부 절연층(521)의 상면에서 제1 접촉 전극(261) 및 제2 절연층(520)과 부분적으로 접촉할 수 있다. 제3 절연층(530)은 제1 접촉 전극(261)을 보호함과 동시에, 이를 제2 접촉 전극(262)과 전기적으로 절연시킬 수 있다.
제2 접촉 전극(262)은 제2 전극(220), 제2 절연층(520) 및 제3 절연층(530) 상에 배치된다. 제2 접촉 전극(262)은 발광 소자(300)의 타 단부 및 제2 전극(220)의 노출된 상면과 접촉할 수 있다. 발광 소자(300)의 타 단부는 제2 접촉 전극(262)을 통해 제2 전극(220)과 전기적으로 연결될 수 있다.
제4 절연층(550)은 기판(101) 상에 전면적으로 배치될 수 있다. 제4 절연층(550)은 기판(101) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(550) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510), 제2 절연층(520), 제3 절연층(530) 및 제4 절연층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또는, 이들은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
도 28은 도 26의 Q1 부분을 확대한 다른 예를 나타낸 확대 단면도이다. 도 28은 도 25의 발광 소자(300_6)를 포함하는 표시 장치(10)의 확대 단면도이다.
도 25를 결부하여 도 28을 참조하면, 도 25의 발광 소자 코어(310)의 양 단부 영역(310A)에는 투과 필터층(380_6)이 둘러싸도록 배치될 수 있다. 따라서, 표시 장치(10)의 단면도상 투과 필터층(380_6)은 발광 소자 코어(310)의 상부 및 하부에 배치될 수 있다. 즉, 발광 소자 코어(310)의 양 단부 영역(310A)에 배치된 투과 필터층(380_6)은 기판(101)에 대향하는 일측 및 일측의 반대측인 타측에도 배치될 수 있다. 따라서, 제2 상부 절연층(521)은 발광 소자 코어(310)의 상부에서 투과 필터층(380_6)의 적어도 일부와 접촉하도록 배치될 수 있다.
도 29는 도 2의 XXVI-XXVI' 선을 따라 자른 다른 예를 나타낸 단면도이다. 도 30은 도 29의 Q2 부분을 확대한 일 예를 나타낸 확대 단면도이다.
도 29 및 도 30을 참조하면, 일 실시예에 따른 표시 장치(10_1)는 제3 절연층(530)이 생략될 수 있다. 도 29의 표시 장치(10_1)는 제3 절연층(530)이 생략된 점에서 도 26의 실시예와 차이가 있다. 이하, 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
일 실시예에 따른 표시 장치(10_1)는 제3 절연층(530)이 생략되고, 제2 접촉 전극(262_1)은 일부 영역이 제2 상부 절연층(521_2) 상에 직접 배치될 수 있다. 제1 접촉 전극(261_1)과 제2 접촉 전극(262_1)은 제2 상부 절연층(521_2) 상에서 서로 이격 배치될 수 있다. 예를 들어, 제1 접촉 전극(261_1)과 제2 접촉 전극(262_1)은 서로 이격 대향하는 측면이 제2 상부 절연층(521_1) 상에 배치될 수 있다. 제1 접촉 전극(261_1)은 발광 소자(300)의 일 단부, 제1 전극(210) 및 제2 상부 절연층(521_1)과 접촉하고, 제2 접촉 전극(262)은 발광 소자(300)의 타 단부, 제2 전극(220) 및 제2 상부 절연층(521_1)과 접촉할 수 있다. 접촉 전극(261_1)과 제2 접촉 전극(262_1)은 동일한 공정에서 함께 형성될 수 있다.
도 31은 다른 실시예에 따른 발광 소자의 개략적인 사시도이다. 도 32는 도 31의 발광 소자의 단면도이다.
도 31 및 도 32를 참조하면, 본 실시예에 따른 발광 소자(300_7)는 발광 소자 코어(310_7)의 형상이 육각기둥인 점이 도 3 내지 도 5의 발광 소자(300)와 차이점이다.
구체적으로, 발광 소자 코어(310_7)는 일 방향(X)으로 연장된 형상을 갖되, 발광 소자 코어(310_7)의 연장 방향인 일 방향(X)과 수직한 방향으로 자른 발광 소자 코어(310_7)의 단면 형상은 육각형일 수 있다. 따라서, 발광 소자 코어(310_7)의 측면은 볼록한 곡면이 아닌 복수의 평면들로 이루어질 수 있다. 예시적인 실시예에서, 발광 소자 코어(310_7)의 단면 형상이 육각형인 경우, 발광 소자 코어(310_7)는 평면으로 이루어진 6개의 측면들을 포함할 수 있다.
상술한 바와 같이 투과 필터층(380_7)은 발광 소자 코어(310_7)의 측면을 부분적으로 둘러싸도록 배치될 수 있다. 투과 필터층(380_7)은 발광 소자 코어(310_7)의 복수의 측면들 중 적어도 일부의 측면을 노출하도록 배치될 수 있다. 예를 들어, 투과 필터층(380_7)은 발광 소자 코어(310_7)의 6개의 측면들 중 5개의 측면들은 둘러싸도록 배치되되, 1개의 측면은 노출하도록 1개의 측면에는 배치되지 않을 수 있다. 따라서, 발광 소자 코어(310_7)의 제1 영역(310S1_7)은 평면으로 이루어진 발광 소자 코어(310_7)의 6개의 측면들 중 5개의 측면들을 포함하고, 발광 소자 코어(310_7)의 제2 영역(310S2_7)은 평면으로 이루어진 발광 소자 코어(310_7)의 6개의 측면들 중 1개의 측면을 포함할 수 있다. 다만 이에 제한되지 않고, 투과 필터층(380_7)은 발광 소자 코어(310_7)의 2개 이상의 측면을 노출하도록 배치될 수도 있다. 또한, 도면에는 투과 필터층(380_7)이 발광 소자 코어(310_7)의 측면들 중 1개의 측면을 완전히 노출하도록 배치되는 것을 도시하고 있으나, 투과 필터층(380_7)은 1개의 측면의 일부만 노출하도록 배치될 수도 있다. 이 경우, 투과 필터층(380_7)의 일단 및 타단은 일 측면 상에 상호 이격되어 배치되며, 투과 필터층(380_7)의 일단과 타단이 이격된 공간에서 발광 소자 코어(310_8)의 제2 영역(310S2_7)이 직접 노출될 수 있다. 도 33은 다른 실시예에 따른 발광 소자의 개략적인 사시도이다. 도 34는 도 33의 발광 소자의 단면도이다.
도 33 및 도 34를 참조하면, 본 실시예에 따른 발광 소자(300_8)는 발광 소자 코어(310_8)의 형상이 삼각기둥인 점이 도 31 및 도 32의 발광 소자(300_7)와 차이점이다.
구체적으로, 발광 소자 코어(310_8)는 일 방향(X)으로 연장된 형상을 갖되, 발광 소자 코어(310_8)의 연장 방향인 일 방향(X)과 수직한 방향으로 자른 발광 소자 코어(310_8)의 단면 형상은 삼각형일 수 있다. 예시적인 실시예에서, 발광 소자 코어(310_8)의 단면 형상이 삼각형인 경우, 발광 소자 코어(310_8)는 평면으로 이루어진 3개의 측면들을 포함할 수 있다.
본 실시예에서, 투과 필터층(380_8)은 발광 소자 코어(310_8)의 측면들 상에 배치되되, 발광 소자 코어(310_8)의 일 측면은 완전히 덮고 다른 두 측면의 적어도 일부는 노출하도록 배치될 수 있다. 따라서, 발광 소자 코어(310_8)의 제1 영역(310S1_8)은 평면으로 이루어진 발광 소자 코어(310_8)의 3개의 측면들 중 일 측면 및 일 측면과 인접한 다른 2개의 타 측면들의 일부 영역을 포함하고, 발광 소자 코어(310_8)의 제2 영역(310S2_8)은 다른 2개의 타 측면들의 다른 일부 영역을 포함할 수 있다. 발광 소자 코어(310_8)의 제2 영역(310S2_8)은 투과 필터층(380_8)에 의해 완전히 덮힌 발광 소자 코어(370_8)의 일 측면과 마주보는 모서리를 포함할 수 있다.
도 35는 다른 실시예에 따른 발광 소자의 개략적인 사시도이다. 도 36은 도 35의 XXXVI-XXXVI' 선을 따라 자른 개략적인 단면도이다.
도 35 및 도 36을 참조하면, 발광 소자(300_9)는 일 방향으로 연장된 형상을 갖되, 부분적으로 측면이 경사진 형상을 가질 수 있다. 즉, 일 실시예에 따른 발광 소자(300_9)는 부분적으로 원추형의 형상을 가질 수 있다.
본 실시예에 따른 발광 소자(300_9)는 본체부(300A), 본체부(300A)의 일 측에 연결된 제1 단부(300B) 및 본체부(300A)의 타 측에 연결된 제2 단부(300C)를 포함할 수 있다. 본체부(300A), 제1 단부(300B) 및 제2 단부(300C)는 발광 소자(300_9) 또는 발광 소자(300_9)를 구성하는 반도체층들의 일 부분을 정의하기 위해 지칭된 것이며 이들은 각각 분리되는 것이 아닌 일체로 형성되어 하나의 발광 소자(300_9)를 이루는 것일 수 있다. 즉, 본체부(300A), 제1 단부(300B) 및 제2 단부(300C)는 발광 소자(300_9) 또는 발광 소자(300_9)를 구성하는 반도체층들의 일부 영역을 구분하여 지칭하는 것일 수 있다. 이하에서 서술되는 본체부(300A), 제1 단부(300B) 및 제2 단부(300C)는 반드시 복수의 반도체층들을 모두 포함하는 발광 소자(300_9)의 일부 영역을 지칭하기 위한 것으로 제한되지 않으며, 발광 소자(300_9)의 일부 구성, 예컨대 제1 반도체층(311_9), 활성층(313_9), 제2 반도체층(312_9) 등을 포함하는 발광 소자 코어(310_9)의 일부 영역을 지칭하기 위한 것으로 이해될 수도 있다.
발광 소자(300_9)의 본체부(300A)는 일 방향으로 연장된 형상을 가질 수 있다. 몇몇 실시예에서 본체부(300A)는 원통형, 로드형 또는 다각 기둥형의 형상을 가질 수 있으나, 이에 제한되지 않는다.
발광 소자(300_9)의 제1 단부(300B)는 발광 소자(300_9)의 본체부(300A)의 일 측으로부터 연장되어 외면이 경사진 형상을 가질 수 있다. 제1 단부(300B)의 경사진 외면은 한 점에서 만나며, 제1 단부(300B)는 실질적으로 원추형의 형상을 가질 수 있다.
발광 소자(300_9)의 제2 단부(300C)는 발광 소자(300_9)의 본체부(300A)의 타 측으로부터 연장되어 외면이 경사진 형상을 가질 수 있다. 발광 소자(300_9)의 제2 단부(300C)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300_9)의 제2 단부(300C)는 발광 소자(300_9)의 본체부(300A)와 유사한 형상을 갖되, 발광 소자(300_9)의 본체부(300A)으로부터 멀어질수록 폭이 좁아지는 원뿔대 형상을 가질 수 있다.
발광 소자(300_9)는 복수의 층들이 일 방향으로 적층되지 않고, 각 층들이 어느 다른 층의 외면을 둘러싸도록 형성될 수 있다. 발광 소자(300_9)는 적어도 일부 영역이 일 방향으로 연장된 발광 소자 코어(310_9) 및 발광 소자 코어(310_9)를 둘러싸되 적어도 일부 영역을 노출하는 투과 필터층(380_9)을 포함할 수 있다.
제1 반도체층(311_9)은 발광 소자(300_9)의 본체부(300A), 제1 단부(300B) 및 제2 단부(300C)에 배치될 수 있다. 제1 반도체층(311_9)은 일 방향으로 연장되고 양 단부가 중심부를 향해 경사지게 형성될 수 있다. 제1 반도체층(311_9)은 발광 소자(300_9)의 본체부(300A)에 대응하는 제1 부분(NR1), 발광 소자(300_9)의 제1 단부(300B)에 대응하는 제2 부분(NR2) 및 발광 소자(300_9)의 제2 단부(300C)에 대응하는 제3 부분(NR3)을 포함할 수 있다.
제1 부분(NR1)은 발광 소자(300_9)의 본체부(300A)와 유사하게 일 방향으로 연장된 형상을 가질 수 있다. 제1 부분(NR1)은 실질적으로 본체부(300A)와 동일한 형상을 가질 수 있다.
제2 부분(NR2)은 제1 부분(NR1)의 일 측에 위치하는 부분으로, 외면이 경사지게 형성될 수 있다. 제2 부분(NR2)은 제1 부분(NR1)의 일 측으로 연장되되, 단면상 측면이 경사지도록 형성될 수 있다. 제2 부분(NR2)은 제1 단부(300B)와 유사하게 원추형의 형상을 가질 수 있다.
제3 부분(NR3)은 제1 부분(NR1)의 타 측에 위치하는 부분으로, 일 방향으로 연장된 형상을 갖되, 제1 부분(NR1)으로부터 멀어질수록 폭이 좁아지도록 형성될 수 있다. 제3 부분(NR3)은 제2 단부(300C)와 유사하게 발광 소자(300_9)의 타 단부측으로 갈수록 폭이 좁아지는 원뿔대 형상을 가질 수 있다.
활성층(313_9)은 발광 소자(300_9)의 본체부(300A)에 배치될 수 있다. 활성층(313_9)은 제1 반도체층(311_9)에서 제1 부분(NR1)의 외면을 둘러싸도록 배치될 수 있다. 활성층(313_9)은 일 방향으로 연장된 고리형의 형상을 가질 수 있다. 활성층(313_9)은 제1 반도체층(311_9)의 제2 부분(NR2) 및 제3 부분(NR3)에는 형성되지 않을 수 있다. 활성층(313_9)에서 방출되는 광은 발광 소자(300_9)의 길이 방향의 양 단부뿐만 아니라, 발광 소자(300_9)의 길이 방향을 기준으로 양 측면으로 방출될 수 있다. 본 실시예에 따른 발광 소자(300_9)는 활성층(313_9)의 면적이 넓어 많은 양의 광을 방출할 수 있다.
제2 반도체층(312_9)은 발광 소자(300_9)의 본체부(300A) 및 제1 단부(300B)에 배치될 수 있다. 제2 반도체층(312_9)은 본체부(300A)에 배치된 활성층(313_9)의 외면과 제1 단부(300B)에 배치된 제1 반도체층(311_9)의 제2 부분(NR2)의 외면을 둘러싸도록 배치될 수 있다. 따라서, 제2 반도체층(312_9)은 일 방향으로 연장된 고리형의 본체부와 측면이 경사지도록 형성된 상단부를 포함할 수 있다. 제2 반도체층(312_9)은 제2 단부(300C)에 배치된 제1 반도체층(311_9)의 제3 부분(NR3)의 외면에는 배치되지 않을 수 있다.
전극층(317_9)은 발광 소자(300_9)의 본체부(300A) 및 제1 단부(300B)에 배치될 수 있다. 전극층(317_9)은 본체부(300A) 및 제1 단부(300B)에 배치된 제2 반도체층(312_9)의 외면을 둘러싸도록 배치될 수 있다. 전극층(317_9)은 제2 반도체층(312_9')의 형상과 실질적으로 동일한 닮은꼴의 형상을 가질 수 있다. 전극층(317_9)은 제2 반도체층(312_9)의 외면을 완전히 덮도록 제2 반도체층(312_9)의 외면의 전면과 직접 접촉할 수 있다. 전극층(317_9)은 제2 단부(300C)에 배치된 제1 반도체층(311_9)의 제3 부분(NR3)의 외면에는 배치되지 않을 수 있다.
투과 필터층(380_9)은 발광 소자 코어(310_9)의 외면에 배치되되, 발광 소자 코어(310_9)의 외면의 적어도 일부를 노출하도록 배치될 수 있다. 투과 필터층(380_9)은 발광 소자(300_9)의 본체부(300A), 제1 단부(300B) 및 제2 단부(300C)에 배치될 수 있다. 투과 필터층(380_9)은 발광 소자(300_9)의 제1 단부(300B) 및 제2 단부(300C)는 완전히 둘러싸도록 배치되되, 발광 소자(300_9)의 본체부(300A)의 적어도 일부에는 배치되지 않을 수 있다. 투과 필터층(380_9)은 제1 단부(300B)에 배치된 전극층(317_9)의 외면과 제2 단부(300C)에 배치된 제1 반도체층(311_9)의 제3 부분(NR3)의 외면을 둘러싸도록 배치될 수 있다. 투과 필터층(380_9)은 본체부(300A)에 배치된 전극층(317_9)의 외면의 적어도 일부를 노출하도록 배치될 수 있다.
도 37은 다른 실시예에 따른 발광 소자의 개략적인 사시도이다. 도 38은 도 37의 XXXVIII-XXXVIII' 선을 따라 자른 개략적인 단면도이다.
도 37 및 도 38을 참조하면 본 실시예에 따른 발광 소자(300_10)는 제1 단부(300B)가 원뿔대 형상인 점이 도 35 및 도 36의 발광 소자(300_9)와 차이점이다. 구체적으로, 발광 소자(300_10)는 제1 단부(300B)는 본체부(300A)로부터 멀어질수록 폭이 좁아지는 원뿔대 형상일 수 있다. 발광 소자(300_10)의 제1 단부(300B)에 배치되는 제1 반도체층(311_10)의 제2 부분(NR2)은 제1 단부(300B)의 형상과 유사하게 제1 부분(NR1)으로부터 멀어질수록 폭이 좁아지도록 형성될 수 있다. 즉, 제1 반도체층(311_10)의 제2 부분(NR2)은 발광 소자(300_10)의 일 단부측으로 갈수록 폭이 좁아지는 원뿔대 형상을 가질 수 있다. 따라서, 제1 반도체층(311_10)의 외면을 둘러싸도록 배치되어 순차적 적층되는 제2 반도체층(312_10), 전극층(317_10) 및 투과 필터층(380_10)은 제1 단부(300B)의 형상은 제1 반도체층(311_10)의 형상과 닮은꼴의 형상일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
210: 제1 전극 220: 제2 전극
261: 제1 접촉 전극 262: 제2 접촉 전극
300: 발광 소자 310: 발광 소자 코어
380: 투과 필터층
510: 제1 절연층 520: 제2 절연층

Claims (20)

  1. 일 방향을 따라 연장되는 발광 소자 코어; 및
    상기 발광 소자 코어의 측면의 일부를 둘러싸는 투과 필터층을 포함하되,
    상기 발광 소자 코어의 측면은,
    상기 투과 필터층이 배치되는 제1 영역, 및
    상기 투과 필터층이 배치되지 않은 제2 영역을 포함하는 발광 소자.
  2. 제1 항에 있어서,
    상기 투과 필터층은 입사하는 광의 파장 및 법선 방향을 기준으로 하는 입사 각도에 따라 다른 반사율을 갖는 발광 소자.
  3. 제2 항에 있어서,
    상기 투과 필터층은 적어도 하나의 광학층을 포함하고,
    상기 광학층은 상기 제2 영역 상에서 상기 일 방향과 수직한 방향으로 순차 적층된 제1 굴절률을 갖는 제1 무기막 및 상기 제1 굴절률과 상이한 제2 굴절률을 갖는 제2 무기막을 포함하는 발광 소자.
  4. 제3 항에 있어서,
    상기 제1 굴절률은 상기 제2 굴절률보다 작은 발광 소자.
  5. 제1 항에 있어서,
    상기 발광 소자 코어는 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하는 발광 소자.
  6. 제5 항에 있어서,
    상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층은 상기 일 방향을 따라 순차적으로 배치되는 발광 소자.
  7. 제6 항에 있어서,
    상기 발광 소자 코어는,
    상기 제1 반도체층 상에 배치된 제1 전극층, 및
    상기 제2 반도체층 상에 배치된 제2 전극층을 더 포함하되,
    상기 제1 전극층 및 상기 제2 전극층은 반사율이 높은 도전성 물질을 포함하는 발광 소자.
  8. 제6 항에 있어서,
    상기 제2 영역은 상기 활성층의 측면의 적어도 일부를 포함하는 발광 소자.
  9. 제1 항에 있어서,
    상기 투과 필터층의 외주면을 둘러싸는 반사막을 더 포함하는 발광 소자.
  10. 제1 항에 있어서,
    상기 투과 필터층에 의해 상기 제2 영역의 표면은 노출되는 발광 소자.
  11. 제1 항에 있어서,
    상기 제1 영역의 외주 길이는 상기 제2 영역의 외주 길이보다 긴 발광 소자.
  12. 제11 항에 있어서,
    상기 일 방향으로의 상기 제1 영역의 길이는 상기 발광 소자 코어의 길이와 동일한 발광 소자.
  13. 제12 항에 있어서,
    상기 일 방향으로의 상기 제2 영역의 최대 길이는 상기 제1 영역의 길이보다 작은 발광 소자.
  14. 제1 항에 있어서,
    상기 제2 영역의 인접 영역에 배치되는 상기 투과 필터층의 두께는 상기 제1 영역에서 상기 제2 영역 측으로 갈수록 감소하는 발광 소자.
  15. 제1 항에 있어서,
    상기 제2 영역의 표면은 표면 요철을 포함하는 발광 소자.
  16. 제1 항에 있어서,
    상기 투과 필터층은 상기 제1 영역에 직접 접촉하는 발광 소자.
  17. 기판;
    상기 기판 상에 배치된 제1 전극;
    상기 기판 상에 배치되고 상기 제1 전극과 이격 배치된 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 배치되어 상기 제1 전극과 상기 제2 전극과 전기적으로 연결되는 발광 소자; 및
    상기 발광 소자 상에 배치되는 절연층을 포함하되,
    상기 발광 소자는,
    일 방향을 따라 연장되는 발광 소자 코어, 및
    상기 발광 소자 코어의 측면의 일부를 둘러싸는 투과 필터층을 포함하고,
    상기 발광 소자 코어의 측면은,
    상기 투과 필터층이 배치되는 제1 영역 및 상기 투과 필터층이 배치되지 않는 제2 영역을 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 일 방향은 상기 기판의 상면에 평행하고,
    상기 발광 소자는 상기 제2 영역이 상기 기판과 대향하는 일측의 반대측을 향하도록 배치되는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 영역은 상기 기판과 대향하는 일측에 배치되고,
    상기 투과 필터층은 상기 발광 소자 코어와 상기 기판 사이에 배치되는 표시 장치.
  20. 제18 항에 있어서,
    상기 절연층은 상기 제2 영역과 접촉하는 표시 장치.

KR1020200052062A 2020-04-29 2020-04-29 발광 소자 및 이를 포함하는 표시 장치 KR20210134103A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200052062A KR20210134103A (ko) 2020-04-29 2020-04-29 발광 소자 및 이를 포함하는 표시 장치
CN202180032259.2A CN115485863A (zh) 2020-04-29 2021-04-23 发光器件和包括该发光器件的显示设备
PCT/KR2021/005157 WO2021221392A1 (ko) 2020-04-29 2021-04-23 발광 소자 및 이를 포함하는 표시 장치
US17/997,519 US20230170441A1 (en) 2020-04-29 2021-04-23 Light emitting device and display apparatus comprising same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200052062A KR20210134103A (ko) 2020-04-29 2020-04-29 발광 소자 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20210134103A true KR20210134103A (ko) 2021-11-09

Family

ID=78373684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200052062A KR20210134103A (ko) 2020-04-29 2020-04-29 발광 소자 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US20230170441A1 (ko)
KR (1) KR20210134103A (ko)
CN (1) CN115485863A (ko)
WO (1) WO2021221392A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101209446B1 (ko) * 2011-04-28 2012-12-07 피에스아이 주식회사 초소형 ｌｅｄ 소자 번들 및 그 제조방법
JP2013055170A (ja) * 2011-09-02 2013-03-21 Sharp Corp 自発光ディスプレイおよび自発光ディスプレイの製造方法
WO2015005655A1 (ko) * 2013-07-09 2015-01-15 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
KR102547689B1 (ko) * 2018-06-20 2023-06-27 삼성디스플레이 주식회사 유기 발광 장치 및 그 제조 방법

Also Published As

Publication number Publication date
WO2021221392A1 (ko) 2021-11-04
CN115485863A (zh) 2022-12-16
US20230170441A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
EP3828927A1 (en) Display device
US20220336527A1 (en) Light emitting device, manufacturing method therefor, and display device comprising same
US11349054B2 (en) Display device and method of fabricating the same
EP3866195B1 (en) Display device
US20220367756A1 (en) Light emitting element, manufacturing method therefor and display device including same
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
US20220376144A1 (en) Light-emitting diode and display device comprising same
US20220238756A1 (en) Light-emitting element, light-emitting element unit including the light-emitting element, and display device
US20230006101A1 (en) Light-emitting element and display device comprising same
US20230352621A1 (en) Light-emitting device, manufacturing method therefor, and display apparatus
KR20210054119A (ko) 표시 장치
KR20210003995A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20220014388A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20210134103A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20220019120A (ko) 표시 장치 및 그 제조 방법
KR20210008206A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
US20230369542A1 (en) Light-emitting device, manufacturing method for light-emitting device, and display apparatus
KR20210079433A (ko) 표시 장치
KR20230161550A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20230099727A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20230130184A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20230107435A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20240077536A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20210077864A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination