KR20210133364A - 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치 - Google Patents

반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치 Download PDF

Info

Publication number
KR20210133364A
KR20210133364A KR1020200051761A KR20200051761A KR20210133364A KR 20210133364 A KR20210133364 A KR 20210133364A KR 1020200051761 A KR1020200051761 A KR 1020200051761A KR 20200051761 A KR20200051761 A KR 20200051761A KR 20210133364 A KR20210133364 A KR 20210133364A
Authority
KR
South Korea
Prior art keywords
patterns
layout
features
image
machine learning
Prior art date
Application number
KR1020200051761A
Other languages
English (en)
Inventor
이수용
이지용
정재호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200051761A priority Critical patent/KR20210133364A/ko
Priority to US17/112,048 priority patent/US11763058B2/en
Publication of KR20210133364A publication Critical patent/KR20210133364A/ko
Priority to US18/360,209 priority patent/US20240020450A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/11—Region-based segmentation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20081—Training; Learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Abstract

본 발명은 반도체 장치의 제조를 위한 방법에 관한 것이다. 본 발명의 방법은, 반도체 장치의 제조를 위한 패턴들을 포함하는 제1 레이아웃을 수신하는 단계, 제1 레이아웃의 패턴들의 특색들에 기반하여 기계 학습 기반의 공정 근접 수정을 수행하여 제2 레이아웃을 생성하는 단계, 그리고 제2 레이아웃에 대해 광학 근접 보정을 수행하여 제3 레이아웃을 생성하는 단계를 포함한다.

Description

반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치{METHOD AND COMPUTING DEVICE FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 향상된 정확도를 갖는 반도체 장치의 제조를 위한 레이아웃을 생성하는 방법 및 컴퓨팅 장치에 관한 것이다.
반도체 장치를 제조하는 반도체 공정은 식각(etching), 증착(depositing), 평탄화(planation), 성장(growth), 주입(implanting) 등과 같은 다양한 절차들의 조합으로 구현된다. 식각은 대상 위에 포토 레지스트의 패턴을 형성하고, 그리고 화학 약품, 가스, 플라스마, 이온 빔 등을 이용하여 포로 레지스트에 의해 가려지지 않은 대상의 부분들을 제거함으로써 수행될 수 있다.
식각을 수행하는 과정에서, 다양한 요인들로 인해 공정 오차가 발생할 수 있다. 공정 오차를 유발하는 요인들은 공정의 특성에 기인할 수도 있지만, 포토 레지스트의 패턴 또는 식각에 의해 구현되는 반도체 패턴의 특성에 기인할 수 있다. 패턴의 특성에 기인하는 공정 오차는 패턴들의 레이아웃을 수정 또는 변경함으로써 보상될 수 있다.
반도체 장치의 집적도가 증가하고 그리고 반도체 공정이 미세화 되면서, 반도체 레이아웃에 포함되는 패턴들의 수가 급격히 증가하고 있다. 따라서, 공정 오차를 보상하기 위해 패턴들의 레이아웃을 수정 또는 변경하기 위한 연산량 또한 급격히 증가하고 있다.
본 발명의 목적은 향상된 신뢰도 및 감소된 연산량을 갖는 반도체 장치의 제조를 위한 레이아웃을 생성하는 방법 및 컴퓨팅 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 반도체 장치의 제조를 위한 방법은, 반도체 장치의 제조를 위한 패턴들을 포함하는 제1 레이아웃을 수신하는 단계, 제1 레이아웃의 패턴들의 특색들에 기반하여 기계 학습 기반의 공정 근접 수정(PPC)(Process Proximity Correction)을 수행하여 제2 레이아웃을 생성하는 단계, 그리고 제2 레이아웃에 대해 광학 근접 보정(OPC)(Optical Proximity Correction)을 수행하여 제3 레이아웃을 생성하는 단계를 포함한다.
본 발명의 실시 예에 따른 반도체 장치의 제조를 위한 방법은, 반도체 장치의 제조를 위한 패턴들을 포함하는 제1 레이아웃의 이미지를 수신하는 단계, 제1 레이아웃의 이미지를 분할하여 그리드들(grids)을 생성하는 단계, 그리드들의 특색들을 추출하는 단계, 그리고 특색들에 대해 기계 학습 기반의 추론을 수행하여 세정 후 검사(ACI)(After Cleaning Image)의 이미지를 생성하는 단계를 포함한다.
본 발명의 실시 예에 따른 컴퓨팅 장치는 프로세서들을 포함한다. 프로세서들 중 적어도 하나의 프로세서는 반도체 장치의 제조를 위한 레이아웃의 생성을 수행하도록 구성된다. 반도체 장치의 제조를 위한 레이아웃을 생성하는 것은, 반도체 장치의 제조를 위한 패턴들을 포함하는 제1 레이아웃을 수신하고, 제1 레이아웃의 패턴들의 특색들에 기반하여 기계 학습 기반의 공정 근접 수정(PPC)(Process Proximity Correction)을 수행하여 제2 레이아웃을 생성하고, 그리고 제2 레이아웃에 대해 광학 근접 보정(OPC)(Optical Proximity Correction)을 수행하여 레이아웃을 생성하는 것을 포함한다.
본 발명에 따르면, 패턴들의 특성들에 기반하여 기계 학습 기반의 추론이 수행되고, 그리고 추론의 결과로 레이아웃이 생성된다. 추론 과정에서, 근거리의 추론 및 원거리의 추론이 반영될 수 있다. 따라서, 향상된 신뢰도 및 감소된 연산량을 갖는 반도체 장치의 제조를 위한 레이아웃을 생성하는 방법 및 컴퓨팅 장치가 제공된다.
도 1은 본 발명의 실시 예에 따른 컴퓨팅 장치를 보여주는 블록도이다.
도 2는 도 1의 반도체 공정 기계 학습 모듈이 레이아웃의 생성을 수행하는 과정의 예를 보여준다.
도 3은 제1 레이아웃의 예를 보여준다.
도 4는 제2 레이아웃의 예를 보여준다.
도 5는 제3 레이아웃의 예를 보여준다.
도 6은 본 발명의 실시 예에 따른 반도체 공정 기계 학습 모듈이 공정 근접 수정을 실행하는 예를 보여준다.
도 7은 이웃 패턴들이 특정한 패턴에 주는 영향을 특색으로 추출하는 제1 예를 보여준다.
도 8 및 도 9는 이웃 패턴들이 특정한 패턴에 주는 영향을 특색으로 추출하는 제2 예를 보여준다.
도 10은 제1 레이아웃의 패턴들에 특색들이 태깅된 예를 보여준다.
도 11은 반도체 공정 기계 학습 모듈이 기계 학습 기반의 추론을 수행하는 예를 보여준다.
도 12는 본 발명의 실시 예에 따른 제4 레이아웃이 그리드들로 분할되는 예를 보여준다.
도 13은 본 발명의 실시 예에 따른 반도체 공정 기계 학습 모듈이 원거리에서 공정 근접 수정을 실행하는 예를 보여준다.
도 14는 제4 레이아웃의 그리드들에 특색들이 태깅된 예를 보여준다.
도 15는 원거리의 제 이미지로부터 특색들을 추출하기 위한 콘볼루션 필터를 적용하는 예를 보여준다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 컴퓨팅 장치(100)를 보여주는 블록도이다. 도 1을 참조하면, 컴퓨팅 장치(100)는 프로세서들(110), 랜덤 액세스 메모리(120), 장치 드라이버(130), 스토리지 장치(140), 모뎀(150), 그리고 사용자 인터페이스들(160)을 포함할 수 있다.
프로세서들(110) 중 적어도 하나는 반도체 공정 기계 학습 모듈(200)을 실행할 수 있다. 반도체 공정 기계 학습 모듈(200)은 기계 학습에 기반하여, 반도체 장치의 제조를 위한 레이아웃의 생성을 수행할 수 있다. 예를 들어, 반도체 공정 기계 학습 모듈(200)은 프로세서들(110) 중 적어도 하나에 의해 실행되는 명령들(또는 코드들)의 형태로 구현될 수 있다. 이때, 적어도 하나의 프로세서는 반도체 공정 기계 학습 모듈(200)의 명령들(또는 코드들)을 랜덤 액세스 메모리(120)에 로드할 수 있다.
다른 예로서, 적어도 하나의 프로세서는 반도체 공정 기계 학습 모듈(200)을 구현하도록 제조될 수 있다. 다른 예로서, 적어도 하나의 프로세서는 다양한 기계 학습 모듈들을 구현하도록 제조될 수 있다. 적어도 하나의 프로세서는 반도체 공정 기계 학습 모듈(200)에 대응하는 정보를 수신함으로써, 반도체 공정 기계 학습 모듈(200)을 구현할 수 있다.
프로세서들(110)은, 예를 들어, 중앙 프로세싱 유닛(111)(CPU), 응용 프로세서(AP) 등과 같은 적어도 하나의 범용 프로세서를 포함할 수 있다. 프로세서들(110)은 또한 뉴럴 프로세싱 유닛(113), 뉴로모픽 프로세서(114), 그래픽 프로세싱 유닛(115)(GPU) 등과 같은 적어도 하나의 특수 목적 프로세서를 포함할 수 있다. 프로세서들(110)은 두 개 이상의 동일한 종류의 프로세서들을 포함할 수 있다.
랜덤 액세스 메모리(120)는 프로세서들(110)의 동작 메모리로 사용되고, 컴퓨팅 장치(100)의 주 메모리 또는 시스템 메모리로 사용될 수 있다. 랜덤 액세스 메모리(120)는 동적 랜덤 액세스 메모리 또는 정적 랜덤 액세스 메모리와 같은 휘발성 메모리, 또는 상 변화 랜덤 액세스 메모리, 강유전체 랜덤 액세스 메모리, 자기 랜덤 액세스 메모리, 또는 저항성 랜덤 액세스 메모리와 같은 불휘발성 메모리를 포함할 수 있다.
장치 드라이버(130)는 프로세서들(110)의 요청에 따라 스토리지 장치(140), 모뎀(150), 사용자 인터페이스들(160) 등과 같은 주변 장치들을 제어할 수 있다. 스토리지 장치(140)는 하드 디스크 드라이브, 솔리드 스테이트 드라이브 등과 같은 고정식 스토리지 장치, 또는 외장형 하드 디스크 드라이브, 외장형 솔리드 스테이트 드라이브, 착탈식 메모리 카드 등과 같은 착탈식 스토리지 장치를 포함할 수 있다.
모뎀(150)은 외부의 장치와 원격 통신을 제공할 수 있다. 모뎀(150)은 외부의 장치와 무선 또는 유선 통신을 수행할 수 있다. 모뎀(150)은 이더넷, 와이파이, LTE, 5G 모바일 이동 통신 등과 같은 다양한 통신 형태들 중 적어도 하나를 통해 외부의 장치와 통신할 수 있다.
사용자 인터페이스들(160)은 사용자로부터 정보를 수신하고, 그리고 사용자에게 정보를 제공할 수 있다. 사용자 인터페이스들(160)은 디스플레이(161), 스피커(162) 등과 같은 적어도 하나의 사용자 출력 인터페이스, 그리고 마우스(163)(mice), 키보드(164), 터치 입력 장치(165) 등과 같은 적어도 하나의 사용자 입력 인터페이스를 포함할 수 있다.
반도체 공정 기계 학습 모듈(200)의 명령들(또는 코드들)은 모뎀(150)을 통해 수신되어 스토리지 장치(140)에 저장될 수 있다. 반도체 공정 기계 학습 모듈(200)의 명령들(또는 코드들)은 착탈식 스토리지 장치에 저장되고 그리고 컴퓨팅 장치(100)에 결합될 수 있다. 반도체 공정 기계 학습 모듈(200)의 명령들(또는 코드들)은 스토리지 장치(140)로부터 랜덤 액세스 메모리(120)로 로드되어 실행될 수 있다.
도 2는 도 1의 반도체 공정 기계 학습 모듈(200)이 레이아웃의 생성을 수행하는 과정의 예를 보여준다. 도 1 및 도 2를 참조하면, S110 단계에서, 반도체 공정 기계 학습 모듈(200)은 제1 레이아웃을 수신할 수 있다. 예를 들어, 제1 레이아웃은 세정 후 검사(ACI)(After Cleaning Inspection) 시에 획득되기를 원하는 목표 레이아웃일 수 있다.
S120 단계에서, 반도체 공정 기계 학습 모듈(200)은 제1 레이아웃에 대해 공정 근접 수정(PPC)(Process Proximity Correction)을 수행하여 제2 이미지를 생성할 수 있다. 공정 근접 수정은 제1 레이아웃의 패턴들의 특색들(features)에 대해 기계 학습 기반의 추론(inference)을 수행함으로써 진행될 수 있다. 제2 레이아웃은 생성 후 검사(ADI)(After Development Inspection) 시에 획득되기를 원하는 포토 레지스트의 목표 레이아웃일 수 있다.
공정 근접 수정은 식각을 수행할 때 패턴들의 특성들의 영향 및 식각 스큐(skew)의 영향에 의해 반도체 패턴의 형태가 변형되는 것을 보상할 수 있다. 예를 들어, 공정 근접 수정은 특정한 패턴에서 형태가 변형될 것으로 예상되는 부분의 형태를 사전에 변형하여 레이아웃에 반영함으로써, 식각 수행 시의 형태의 변형을 사전에 보상할 수 있다.
S130 단계에서, 반도체 공정 기계 학습 모듈(200)은 제2 레이아웃에 대해 광학 근접 보정(OPC)(Optical Proximity Correction)을 수행하여 제3 레이아웃을 생성할 수 있다. 제3 레이아웃은 포토 마스크의 레이아웃일 수 있다.
광학 근접 수정은 포토 레지스트의 패턴을 생성할 패턴들의 특성들의 영향 및 스큐(skew)의 영향에 의해 포로 레지스트의 패턴의 형태가 변형되는 것을 보상할 수 있다. 예를 들어, 광학 근접 수정은 특정한 패턴에서 형태가 변형될 것으로 예상되는 부분의 형태를 사전에 변형하여 레이아웃에 반영함으로써, 식각 수행 시의 형태의 변형을 사전에 보상할 수 있다.
S140 단계에서, 제3 레이아웃에 기반하여 반도체 장치들이 생성(또는 제조)될 수 있다. 예를 들어, 제3 레이아웃의 포토 마스크를 이용하여 대상(예를 들어, 반도체 장치로 제조되는 반도체 공정의 대상)의 위에 포토 레지스트의 패턴들이 생성될 수 있다. 식각을 통해 포토 레지스트의 패턴들에 의해 가려지지 않은 대상의 노출된 부분들이 제거될 수 있다. 이후에, 포토 레지스트를 제거함으로써 식각 공정이 완료될 수 있다.
도 3은 제1 레이아웃(L1)의 예를 보여준다. 도 2 및 도 3을 참조하면, 제1 레이아웃(L1)은 사각형의 패턴들을 포함할 수 있다. 예를 들어, 사각형의 패턴들은 비아들(vias)의 패턴들일 수 있다. 즉, 제1 레이아웃(L1)은 비아들을 생성하기 위한 레이아웃일 수 있다. 제1 레이아웃(L1)은 세정 후 검사(ACI) 시에 획득하기를 의도하는 하는 목표 레이아웃일 수 있다.
도 4는 제2 레이아웃(L2)의 예를 보여준다. 도 3 및 도 4를 참조하면, 도 4의 제2 레이아웃(L2)의 패턴들은 도 3의 제1 레이아웃(L1)의 패턴들로부터 변형된 형태들을 가질 수 있다. 제2 레이아웃(L2)은 생성 후 검사(ADI)(After Development Inspection)에서 획득하기를 의도하는 목표 레이아웃일 수 있다.
예시적으로, 도 3 및 도 4에서 패턴들은 동일한 형태로 수정되는 것으로 도시되었다. 그러나 이러한 예는 본 발명의 기술적 사상을 용이하게 전달하기 위한 것에 불과하다. 패턴들은 서로 다른 형태들로 수정될 수 있다.
도 5는 제3 레이아웃(L3)의 예를 보여준다. 도 4 및 도 5를 참조하면, 도 5의 제3 레이아웃(L3)의 패턴들은 도 4의 제2 레이아웃(L2)의 패턴들로부터 변형된 형태들을 가질 수 있다. 제3 레이아웃(L3)은 포토 마스크의 레이아웃일 수 있다.
예시적으로, 도 4 및 도 5에서 패턴들은 동일한 형태로 수정되는 것으로 도시되었다. 그러나 이러한 예는 본 발명의 기술적 사상을 용이하게 전달하기 위한 것에 불과하다. 패턴들은 서로 다른 형태들로 수정될 수 있다.
도 3의 제1 레이아웃(L1)으로부터 도 4의 제2 레이아웃(L2)을 생성하는 과정은 공정 근접 수정(PPC)일 수 있다. 예시적으로, PPC는 규칙 기반(rule-base)으로 수행될 수 있다. 규칙 기반 PPC는 패턴들의 폭(width) 및 간격(space)과 같은 패턴들의 외곽(edge)의 정보에 기반할 수 있다.
다른 예로서, PPC는 모델 기반(model-base)으로 수행될 수 있다. 모델 기반 PPC는 레이아웃의 픽셀 기반 이미지를 이용하여 수행될 수 있다. 모델 기반 PPC는 이미지를 가공하여 임계 치수(CD)(Critical Dimension)를 예측하고, 예측 결과에 따라 보정을 수행할 수 있다.
규칙 기반 PPC는 모델 기반 PPC보다 적은 양의 연산들을 수행한다. 그러나 규칙 기반 PPC는 모델 기반 PPC보다 더 적은 양의 정보를 사용하므로, 규칙 기반 PPC의 정확도는 모델 기반 PPC의 정확도보다 낮을 수 있다. 반대로, 모델 기반 PPC는 연산들에 규칙 기반 PPC보다 더 많은 양의 정보를 사용하므로, 모델 기반 PPC의 정확도는 규칙 기반 PPC의 정확도보다 높을 수 있다. 그러나 모델 기반 PPC의 연산량은 규칙 기반 PPC의 연산량보다 많을 수 있다.
본 발명의 실시 예에 따른 반도체 공정 기계 학습 모듈(200)은 레이아웃의 패턴들의 특색들에 기반하여 기계 학습 기반의 추론을 수행함으로써, 향상된 정확도 및 감소된 연산량을 갖는 PPC를 수행할 수 있다.
도 6은 본 발명의 실시 예에 따른 반도체 공정 기계 학습 모듈(200)이 공정 근접 수정을 실행하는 예를 보여준다. 도 1, 도 2 및 도 6을 참조하면, S210 단계에서, 반도체 공정 기계 학습 모듈(200)은 제1 레이아웃의 이미지를 수신할 수 있다. 제1 레이아웃의 이미지는 세정 후 검사(ACI) 시에 획득하고자 하는 패턴들의 형태들을 포함할 수 있다.
S220 단계에서, 반도체 공정 기계 학습 모듈(200)은 제1 레이아웃의 이미지로부터 패턴들의 특색들(features)을 추출할 수 있다. 예를 들어, 반도체 공정 기계 학습 모듈(200)은 패턴들의 각각으로부터 하나 또는 그보다 많은 특색들을 추출할 수 있다. 반도체 공정 기계 학습 모듈(200)은 패턴들에 대해 동일한 종류의 특색들을 추출하거나 또는 서로 다른 종류의 특색들을 추출할 수 있다.
특색들은 패턴들의 각각의 특성(예를 들어, 사이즈 및 형태), 그리고 패턴들의 각각이 인접한 이웃 패턴들로부터 식각 시에 경험하는 영향을 포함할 수 있다. 특색들에 포함되는 정보들의 양은 규칙 기반 PPC에서 사용되는 정보들의 양보다 많을 수 있다. 따라서, 특색들에 대한 기계 학습 기반의 추론(예를 들어, 특색 기반 PPC)은 규칙 기반 PPC보다 더 정확할 수 있다.
특색들에 포함되는 정보들의 양은 모델 기반 PPC에서 사용되는 정보들의 양보다 적을 수 있다. 정보들의 양이 감소하므로, 특색 기반 PPC의 연산량은 모델 기반 PPC의 연산량보다 적을 수 있다. 또한, 잡음에 가까운 정보들이 제거되고 식각 시에 패턴들의 각각에 직접적인 영향을 주는 정보들이 추론에 반영되므로, 특색 기반 PPC는 모델 기반 PPC보다 더 정확할 수 있다.
S230 단계에서, 반도체 공정 기계 학습 모듈(200)은 패턴들의 각각으로부터 추출된 특색들을 패턴들의 각각에 태깅(tagging)할 수 있다. 즉, 식각 시에 패턴들의 각각에 가해지는 영향이 정보화되어 패턴들의 각각에 부여될 수 있다.
S240 단계에서, 반도체 공정 기계 학습 모듈(200)은 특색들에 대해 기계 학습 기반의 추론(inference)을 수행하여, 예상되는 세정 후 검사(ACI)의 이미지를 생성할 수 있다. 예를 들어, 반도체 공정 기계 학습 모듈(200)은 제1 레이아웃을 생성 후 검사(ADI) 이미지로 사용하였을 때, 예상되는 ACI 이미지를 추론할 수 있다.
S250 단계에서, 반도체 공정 기계 학습 모듈(200)은 추론된 ACI 이미지가 수용 가능한지 판단할 수 있다. 예를 들어, 추론된 ACI 이미지와 목표 ACI 이미지(예를 들어, 제1 레이아웃의 이미지)의 차이가 문턱보다 크면, 반도체 공정 기계 학습 모듈(200)은 추론된 ACI 이미지가 수용 가능하지 않은 것으로 판단할 수 있다.
추론된 ACI 이미지가 수용 가능하지 않으면, S260 단계에서, 반도체 공정 기계 학습 모듈(200)은 특색들을 조절할 수 있다. 예를 들어, 반도체 공정 기계 학습 모듈(200)은 패턴들의 사이즈들, 형태들 등과 같은 패턴들의 자체적인 특색들을 조절할 수 있다. 패턴들의 자체적인 특색들이 조절됨에 따라, 패턴들이 이웃 패턴들에 주는 영향의 특색들 또한 갱신될 수 있다.
예시적으로, 특색들의 조절 또한 기계 학습 기반의 추론에 의해 수행될 수 있다. 반도체 공정 기계 학습 모듈(200)은 추론된 ACI 이미지와 목표 ACI 이미지 사이의 차이에 대해 기계 학습 기반의 추론을 수행하여 특색들의 조절 값들을 결정할 수 있다. 예를 들어, 반도체 공정 기계 학습 모듈(200)은 패턴들의 각각에 대해 또는 패턴들의 그룹 또는 이미지의 단위로 추론을 수행할 수 있다.
이후에, S240 단계에서, 반도체 공정 기계 학습 모듈(200)은 조절된 특색들에 대해 기계 학습 기반의 추론을 수행하여 예상되는 ACI 이미지를 생성할 수 있다. 추론된 ACI 이미지와 목표 ACI 이미지 사이의 차이가 문턱 이하가 될 때까지, 즉 추론된 ACI 이미지가 수용 가능해질 때까지, 반도체 공정 기계 학습 모듈(200)은 S240 단계 내지 S250 단계를 반복할 수 있다.
추론된 ACI 이미지가 수용 가능하면, S270 단계에서, 반도체 공정 기계 학습 모듈(200)은 패턴들의 특색들에 기반하여 제2 이미지, 즉 ADI 이미지를 생성할 수 있다. 반도체 공정 기계 학습 모듈(200)은 수용 가능한 패턴들의 특색들로부터 제2 이미지를 생성할 수 있다.
S260 단계의 특색들을 조절하는 단계에서, 특색들의 사이즈들, 형태들과 같은 패턴들의 자체적인 특색들이 조절되었다. 따라서, 목표 ACI 이미지로부터 패턴들의 사이즈들, 형태들과 같은 패턴들의 자체적인 부분들을 조절된 특색들에 기반하여 수정함으로써, 제2 이미지가 생성될 수 있다.
도 7은 이웃 패턴들이 특정한 패턴(예를 들어, 선택된 패턴)에 주는 영향을 특색으로 추출하는 제1 예를 보여준다. 도 7을 참조하면, 선택된 패턴(SP)은 굵은 선으로 표시되어 있다. 선택된 패턴(SP)을 중심으로, 이웃 패턴들의 영향, 예를 들어 이웃 패턴들이 존재함에 따른 영향이 추출될 수 있다. 예를 들어, 이웃 패턴들의 영향은 수학식 1에 기반하여 추출될 수 있다.
Figure pat00001
수학식 1에서, 'R'은 범위 내의 패턴들을 가리킨다. 범위는 선택된 패턴(SP)에 실질적인 영향을 주는 범위이며, 따라서 영향 범위(influence range)라 불릴 수 있다. 영향 범위의 사이즈는 레이아웃의 이미지의 사이즈보다 작을 수 있다.
수학식 1에서, 'i0'은 선택된 패턴(SP)의 식별 번호일 수 있다. '
Figure pat00002
'은 이미지의 좌표계에서 선택된 패턴(SP)의 위치 벡터일 수 있다. 'Ai'는 제i 패턴(i는 1 이상이고 R의 수보다 작은 양의 정수)의 사이즈(또는 형태를 포함)일 수 있다. '
Figure pat00003
'는 이미지의 좌표계에서 제i 패턴의 위치 벡터일 수 있다.
예시적으로, 이웃 패턴들의 배치는 수학식 1에 기재된 바와 같이 정규 분포(Gaussian Distribution)의 함수로 추출될 수 있다. 수학식 1에서, 'σ'는 정규 분포의 함수의 가중치, 예를 들어 감쇠(decay)를 가리킬 수 있다. 예시적으로, 공정의 특성, 예를 들어 온도, 시간, 피치, 선폭, 물질, 소재 등에 따라, 정규 분포의 함수의 가중치가 결정될 수 있다.
이웃 패턴들의 배치의 영향은 선택된 패턴(SP)과의 거리가 증가할수록 정규 분포의 함수에 기반하여 감소할 수 있다. 이웃 패턴들의 배치의 영향은 선택된 패턴(SP)과의 거리가 감소할수록 정규 분포의 함수에 기반하여 증가할 수 있다. 이웃 패턴들의 배치의 특색은 패턴들에 대해 각각 추출될 수 있다.
도 8 및 도 9는 이웃 패턴들이 특정한 패턴(예를 들어, 선택된 패턴)에 주는 영향을 특색으로 추출하는 제2 예를 보여준다. 도 8 및 도 9를 참조하면, 선택된 패턴(SP)은 굵은 선으로 표시되어 있다. 선택된 패턴(SP)을 중심으로, 이웃 패턴들의 영향, 예를 들어 식각 시에 이웃 패턴들에 인가되는 전기장의 영향이 추출될 수 있다. 예를 들어, 이웃 패턴들의 전기장의 영향은 수학식 2에 기반하여 추출될 수 있다.
Figure pat00004
수학식 2는 선택된 패턴(SP)을 중심으로, 선택된 패턴(SP)의 이웃 패턴들의 위치 벡터들의 합일 수 있다. 이웃 패턴들의 위치 벡터들의 크기들은 '1'로 단일화되고, 그리고 수학식 1의 배치의 특색으로 대체될 수 있다.
예시적으로, 수학식 2에 따르면, 도 8에 도시된 제1 내지 제11 위치 벡터들(V1~V11)의 합은, 예를 들어 도 9의 벡터(V)일 수 있다. 도 9의 벡터(V)의 크기가 전기장의 영향의 특색들로 추출될 수 있다.
추가적으로 이웃 패턴들이 선택된 패턴(SP)의 식각의 스큐(skew)에 주는 영향이 수학식 3에 기반하여 추출될 수 있다.
Figure pat00005
수학식 3에서, 'θ0'은 이미지의 좌표계에서 선택된 패턴(SP)의 위상이고, 그리고 'θi'는 이미지의 좌표계에서 제i 패턴의 위상일 수 있다. 수학식 3에 따르면, 스큐(skew)의 영향의 특색은 선택된 패턴(SP)을 중심으로 한 이웃 패턴들의 위치 벡터들의 각도 정보를 2배로 보정하여 수학식 1의 배치 특성에 하모닉스(harmonics)를 반영함으로써 추출될 수 있다.
예시적으로, 수학식 3에서 각도 정보를 '2배'로 보정하는 것으로 기재되었지만, 공정의 특성에 따라 각도 정보는 'm배'(m은 양의 정수)로 보정될 수 있다. 또한, 하모닉스를 반영하는 대신, 베셀 함수(Bessel)와 같은 직교 기저 함수(orthogonal basis function)을 반영함으로써 스큐(skew)의 영향의 특색이 추출될 수 있다.
수학식 1 내지 수학식 3에서, 극 좌표계를 참조하여 특색들을 추출하는 과정이 설명되었다. 그러나 특색들을 추출하기 위한 이미지 상의 좌표계는 극 좌표계로 한정되지 않으며, 다양한 좌표계들이 사용될 수 있다.
도 10은 제1 레이아웃(L1)의 패턴들에 특색들이 태깅된 예를 보여준다. 도 10을 참조하면, 패턴들의 각각에 사이즈(또는 형태를 포함하여)의 특색, 배치 특색, 전기장의 벡터 특색, 그리고 스큐 특색이 태깅될 수 있다. 반도체 공정 기계 학습 모듈(200)은 패턴들의 특색들에 기반하여 기계 학습 기반의 추론을 수행할 수 있다.
도 11은 반도체 공정 기계 학습 모듈(200)이 기계 학습 기반의 추론을 수행하는 예를 보여준다. 도 1 및 도 11을 참조하면, S310 단계에서, 반도체 공정 기계 학습 모듈(200)은 선형 회귀(linear regression)에 기반한 추론을 수행할 수 있다. 이후에, S320 단계에서, 선형 회귀의 결과에 기반하여 비선형 회귀(nonlinear regression)에 기반한 추론을 수행할 수 있다.
선형 회귀에 기반한 추론은 추론 결과가 하나의 지점으로 수렴하는 것을 특징으로 한다. 반면, 비선형 회귀에 기반한 추론은 추론 결과가 둘 이상의 지점들일 수 있으며, 즉 추론 결과가 진동 또는 발산할 수 있다. 추론 결과가 진동 또는 발산하는 것을 방지하기 위하여, 반도체 공정 기계 학습 모듈(200)은 선형 회귀에 기반한 추론을 먼저 수행할 수 있다.
선형 회귀에 기반한 추론의 정확도는 비선형 회귀에 기반한 추론의 정확도보다 낮을 수 있다. 따라서, 반도체 공정 기계 학습 모듈(200)은 선형 회귀에 기반한 추론의 결과에 기반하여 비선형 회귀에 기반한 추론을 추가적으로 수행할 수 있다. 선형 회귀에 기반한 추론의 결과로부터 추론을 시작하므로, 비선형 회귀에 기반한 추론은 진동 또는 발산하지 않고 가장 인접한 추론 지점으로 접근할 수 있다. 따라서, 반도체 공정 기계 학습 모듈(200)은 향상된 정확도 및 안정성을 갖고 추론을 수행할 수 있다.
위에서 언급된 선형 회귀 및 비선형 회귀와 달리, 또는 위에서 언급된 선형 회귀 및 비선형 회귀에 더하여, SVM(Support Vector Machine), 랜덤 포레스트(Random Forest) 등과 같은 다양한 알고리즘들 중 적어도 하나가 사용될 수 있다. 본 발명의 실시 예에 따른 반도체 공정 기계 학습 모듈(200)은 둘 이상의 알고리즘들을 이용하여 추론을 수행하고, 추론의 결과들 중 더 적합한 하나를 선택하는 앙상블 알고리즘을 실행하도록 구성될 수 있다.
예시적으로, 패턴들의 각각에 대하여 특색들을 추출하고, 추출된 특색들에 기반하여 추론을 수행하는 도 6 내지 도 11의 방법들은 연산력의 제약으로 인해 상대적으로 근거리(short range)의 이미지에 대해서 수행될 수 있다. 예를 들어, 도 6 내지 도 11의 방법들은 가로 및 세로의 길이가 1um인 이미지에 대해 수행될 수 있다.
실제 식각 공정은 1um보다 더 큰 단위로 수행된다. 실제 식각 공적은 수 mm의 단위 또는 수 cm의 단위로도 수행될 수 있다. 도 6 내지 도 11의 근거리 이미지 기반 PPC는 수 내지 수십 um의 원거리(long range)의 단위에서 발생하는 특색들을 반영하기 어려울 수 있다.
도 12는 본 발명의 실시 예에 따른 제4 레이아웃(L4)이 그리드들로 분할되는 예를 보여준다. 도 1 및 도 12를 참조하면, 제4 레이아웃(L4)은 목표 ACI 이미지일 수 있다. ACI 이미지를 추론하기 전에, 반도체 공정 기계 학습 모듈(200)은 제4 레이아웃(L4)의 이미지에서 추론을 수행할 원거리 영역을 선택하고, 선택된 원거리 영역을 분할하여 그리드들(G1~G9)을 생성할 수 있다.
반도체 공정 기계 학습 모듈(200)은 각 패턴의 특색들을 추출하는 대신, 각 그리드의 특색들을 추출할 수 있다. 예를 들어, 각 그리드의 특색들은 각 그리드의 자체적인 특성(예를 들어, 포함된 패턴들의 사이지 또는 형태, 그리고 포함된 패턴들의 수(또는 밀도))을 포함할 수 있다.
각 그리드의 특색들은 이웃 그리드들로부터 각 그리드로 전달되는 영향을 포함할 수 있다. 수학식 1 내지 3에서, 각 그리드에 포함된 패턴들의 수(또는 밀도)가 사이즈(Ai) 대신 사용될 수 있다.
도 13은 본 발명의 실시 예에 따른 반도체 공정 기계 학습 모듈(200)이 원거리에서 공정 근접 수정을 실행하는 예를 보여준다. 도 1, 도 2 및 도 13을 참조하면, S410 단계에서, 반도체 공정 기계 학습 모듈(200)은 제1 레이아웃의 이미지를 수신할 수 있다. 제1 레이아웃의 이미지는 목표 ACI 이미지일 수 있다.
S420 단계에서, 반도체 공정 기계 학습 모듈(200)은 제1 레이아웃의 이미지를 분할하여 그리드들을 생성할 수 있다. S430 단계에서, 반도체 공정 기계 학습 모듈(200)은 제1 레이아웃의 이미지로부터 그리드들의 특색들(features)을 추출할 수 있다. 예를 들어, 반도체 공정 기계 학습 모듈(200)은 그리드들의 각각으로부터 하나 또는 그보다 많은 특색들을 추출할 수 있다.
반도체 공정 기계 학습 모듈(200)은 그리드들에 대해 동일한 종류의 특색들을 추출하거나 또는 서로 다른 종류의 특색들을 추출할 수 있다. 특색들은 그리드들의 각각에 포함된 패턴들의 특성(예를 들어, 사이즈 및 개수), 그리고 그리드들의 각각이 인접한 이웃 그리드들로부터 식각 시에 경험하는 영향을 포함할 수 있다.
S440 단계에서, 반도체 공정 기계 학습 모듈(200)은 그리드들의 각각으로부터 추출된 특색들을 그리드들의 각각에 태깅(tagging)할 수 있다. 즉, 식각 시에 그리드들의 각각에 가해지는 영향이 정보화되어 그리드들의 각각에 부여될 수 있다.
S450 단계에서, 반도체 공정 기계 학습 모듈(200)은 특색들에 대해 기계 학습 기반의 추론(inference)을 수행하여, 예상되는 ACI 이미지를 생성할 수 있다. 예를 들어, 반도체 공정 기계 학습 모듈(200)은 제1 레이아웃을 ADI 이미지로 사용하였을 때, 예상되는 ACI 이미지를 추론할 수 있다.
S460 단계에서, 반도체 공정 기계 학습 모듈(200)은 추론된 ACI 이미지가 수용 가능한지 판단할 수 있다. 예를 들어, 추론된 ACI 이미지와 목표 ACI 이미지(예를 들어, 제1 레이아웃의 이미지)의 차이가 문턱보다 크면, 반도체 공정 기계 학습 모듈(200)은 추론된 ACI 이미지가 수용 가능하지 않은 것으로 판단할 수 있다.
추론된 ACI 이미지가 수용 가능하지 않으면, S470 단계에서, 반도체 공정 기계 학습 모듈(200)은 특색들을 조절할 수 있다. 예를 들어, 반도체 공정 기계 학습 모듈(200)은 그리드들에 포함된 패턴들의 사이즈들, 형태들 등과 같은 패턴들의 자체적인 특색들을 조절할 수 있다. 패턴들의 자체적인 특색들이 조절됨에 따라, 그리드들이 이웃 그리드들에 주는 영향의 특색들 또한 갱신될 수 있다.
예시적으로, 특색들의 조절 또한 기계 학습 기반의 추론에 의해 수행될 수 있다. 반도체 공정 기계 학습 모듈(200)은 추론된 ACI 이미지와 목표 ACI 이미지 사이의 차이에 대해 기계 학습 기반의 추론을 수행하여 특색들의 조절 값들을 결정할 수 있다.
이후에, S450 단계에서, 반도체 공정 기계 학습 모듈(200)은 조절된 특색들에 대해 기계 학습 기반의 추론을 수행하여 예상되는 ACI 이미지를 생성할 수 있다. 추론된 ACI 이미지와 목표 ACI 이미지 사이의 차이가 문턱 이하가 될 때까지, 즉 추론된 ACI 이미지가 수용 가능해질 때까지, 반도체 공정 기계 학습 모듈(200)은 S450 단계 내지 S460 단계를 반복할 수 있다.
추론된 ACI 이미지가 수용 가능하면, S480 단계에서, 반도체 공정 기계 학습 모듈(200)은 패턴들의 특색들에 기반하여 제2 이미지, 즉 ADI 이미지를 생성할 수 있다. 반도체 공정 기계 학습 모듈(200)은 수용 가능한 그리드들의 특색들로부터 제2 이미지를 생성할 수 있다.
도 14는 제4 레이아웃(L14)의 그리드들에 특색들이 태깅된 예를 보여준다. 도 14를 참조하면, 그리드들의 각각에 패턴들의 사이즈(또는 형태를 포함하여)의 특색, 패턴들의 밀도(또는 수)의 특색, 그리드들의 배치 특색, 그리드들의 전기장의 벡터 특색, 그리고 그리드들의 스큐 특색이 태깅될 수 있다. 반도체 공정 기계 학습 모듈(200)은 그리드들의 특색들에 기반하여 기계 학습 기반의 추론을 수행할 수 있다.
도 15는 원거리의 제5 이미지(L5)로부터 특색들을 추출하기 위한 콘볼루션 필터를 적용하는 예를 보여준다. 예시적으로, 제5 이미지(L5)는 36x36개의 그리드들로 분할될 수 있다. 콘볼루션 필터(CF)의 사이즈는 공정에 따라 그리고 제조 대상인 반도체 장치의 종류에 따라 정해질 수 있으며, 도 15에서 예시적으로 3x3인 것으로 가정된다. 그러나 콘볼루션 필터(CF)의 사이즈는 nXn(n은 1보다 큰 양의 정수 또는 양의 홀수)일 수 있다.
콘볼루션 필터(CF)는 콘볼루션 필터(CF)와 중복되는 위치의 그리드들 중 이웃 그리드들로부터 선택된 그리드로 전달되는 영향의 특색들을 추출할 수 있다. 예를 들어, 선택된 그리드는 콘볼루션 필터(CF)의 중앙에 위치한 그리드일 수 있다.
제1 화살표(A1)로 표시된 바와 같이, 콘볼루션 필터(CF)는 1의 보폭(stride) 또는 j(j는 양의 정수)의 보폭으로 행 방향으로 이동할 수 있다. 콘볼루션 필터(CF)가 행의 끝에 도달하면, 제2 화살표(A2)로 표시된 바와 같이, 콘볼루션 필터(CF)는 1의 보폭 또는 k(k는 양의 정수)의 보폭으로 열 방향으로 이동할 수 있다. 이후에, 콘볼루션 필터(CF)는 행 방향의 역방향을 따라 정해진 보폭으로 이동할 수 있다.
콘볼루션 필터(CF)가 이동하는 동안, 콘볼루션 필터(CF)로부터 특색들이 계산될 수 있다. 반도체 공정 기계 학습 모듈(200)은 콘볼루션 필터(CF)를 이동시키고 그리고 특색들을 계산하는 과정을 반복함으로써, 제5 이미지(L5)로부터 특색들을 추출할 수 있다.
이후에, 반도체 공정 기계 학습 모듈(200)은 추출된 특색들에 기반하여 도 13의 방법을 수행하여 ACI 이미지를 추론할 수 있다. 그리드 단위의 추론이 수행된 ACI 이미지가 수용 가능하면, 반도체 공정 기계 학습 모듈(200)은 추론된 ACI 이미지를 확정할 수 있다.
또는, 그리드 단위의 추론이 수행된 ACI 이미지가 수용 가능하면, 반도체 공정 기계 학습 모듈(200)은 관심 영역(ZOI)(Zone of Interest)의 그리드들에 대해 도 6을 참조하여 설명된 패턴 단위의 추론을 추가적으로 수행할 수 있다. 추가적으로 수행된 패턴 단위의 추론에 의해 확정된 ACI 이미지에 기반하여, 그리드 단위로 추론된 ACI 이미지의 그리드들 중 대응하는 그리드가 갱신될 수 있다.
즉, 반도체 공정 기계 학습 모듈(200)은 관심 영역(ZOI)에 대해 2단계의 추론을 수행함으로써, 관심 영역(ZOI)의 레이아웃의 정확도를 더 향상할 수 있다.
예시적으로, 연산을 수행하는데 소비되는 자원(예를 들어, 시간, 전력, 연산력 등)을 고려하여, 도 6을 참조하여 설명된 패턴 단위의 PPC는 1x1um의 사이즈의 이미지에 대해 수행될 수 있다. 도 13을 참조하여 설명된 그리드 단위의 PPC는 1x1um의 사이즈의 그리드들을 100x100개를 포함하는 이미지에 대해 수행될 수 있다.
상술된 바와 같이, 본 발명의 실시 예들에 따르면, 식각의 과정에 영향을 주는 패턴들의 특색들에 기반하여 추론이 수행된다. 패턴들의 특색은 패턴들 각각의 자체의 특색들 및 이웃 패턴들로부터의 영향의 특색들을 포함할 수 있다. 따라서, PPC의 정확도가 향상되고 연산량이 감소할 수 있다.
또한, 본 발명의 실시 예들에 따르면, 근거리의 이미지에 대한 PPC 및 원거리의 이미지에 대한 PPC가 선택적으로 수행될 수 있다. 또한, 원거리의 이미지에 대한 PPC 및 근거리의 이미지에 대한 PPC가 복합적으로 수행될 수 있다. 따라서, PPC의 정확도 및 연산량이 최적화될 수 있다.
상술된 실시 예들에서, 제1, 제2, 제3 등의 용어들을 사용하여 본 발명의 기술적 사상에 따른 구성 요소들이 설명되었다. 그러나 제1, 제2, 제3 등과 같은 용어들은 구성 요소들을 서로 구별하기 위해 사용되며, 본 발명을 한정하지 않는다. 예를 들어, 제1, 제2, 제3 등과 같은 용어들은 순서 또는 임의의 형태의 수치적 의미를 내포하지 않는다.
상술된 실시 예들에서, 블록들을 사용하여 본 발명의 실시 예들에 따른 구성 요소들이 참조되었다. 블록들은 IC (Integrated Circuit), ASIC (Application Specific IC), FPGA (Field Programmable Gate Array), CPLD (Complex Programmable Logic Device) 등과 같은 다양한 하드웨어 장치들, 하드웨어 장치들에서 구동되는 펌웨어, 응용과 같은 소프트웨어, 또는 하드웨어 장치와 소프트웨어가 조합된 형태로 구현될 수 있다. 또한, 블록들은 IC 내의 반도체 소자들로 구성되는 회로들 또는 IP(Intellectual Property)로 등록된 회로들을 포함할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100: 컴퓨팅 장치
110: 프로세서들
111: 중앙 프로세싱 유닛
112: 응용 프로세서
113: 뉴럴 프로세싱 유닛
114: 뉴로모픽 프로세서
115: 그래픽 프로세싱 유닛
120: 랜덤 액세스 메모리
130: 장치 드라이버
140: 스토리지 장치
150: 모뎀
160: 사용자 인터페이스들

Claims (20)

  1. 반도체 장치의 제조를 위한 방법에 있어서:
    상기 반도체 장치의 제조를 위한 패턴들을 포함하는 제1 레이아웃을 수신하는 단계;
    상기 제1 레이아웃의 상기 패턴들의 특색들에 기반하여 기계 학습 기반의 공정 근접 수정(PPC)(Process Proximity Correction)을 수행하여 제2 레이아웃을 생성하는 단계; 그리고
    상기 제2 레이아웃에 대해 광학 근접 보정(OPC)(Optical Proximity Correction)을 수행하여 제3 레이아웃을 생성하는 단계를 포함하는 방법.
  2. 제1항에 있어서,
    상기 패턴들의 특색들은 상기 패턴들의 사이즈들을 포함하는 방법.
  3. 제1항에 있어서,
    상기 패턴들의 특색들은 상기 패턴들의 배치 정보를 포함하는 방법.
  4. 제3항에 있어서,
    상기 배치 정보는 상기 패턴들 중 선택된 패턴과 이웃 패턴 사이의 거리가 증가할수록 상기 이웃 패턴이 상기 선택된 패턴에 미치는 영향이 감소하는 방법.
  5. 제4항에 있어서,
    상기 영향의 감소는 정규 분포(Gaussian Distribution)에 기반하는 방법.
  6. 제1항에 있어서,
    상기 패턴들의 특색들은 식각 공정 시에 상기 패턴들에 인가되는 전기장 정보를 포함하는 방법.
  7. 제6항에 있어서,
    상기 전기장 정보는 상기 패턴들 중 선택된 패턴들 중심으로 상기 패턴들 중 상기 선택된 패턴의 이웃 패턴들의 위치 벡터들의 합을 포함하는 방법.
  8. 제7항에 있어서,
    상기 위치 벡터들의 크기들은 상기 선택된 패턴과 상기 이웃 패턴들 사이의 거리가 증가할수록 감소하는 방법.
  9. 제8항에 있어서,
    상기 위치 벡터들의 크기들의 감소는 정규 분포(Gaussian Distribution)에 기반하는 방법.
  10. 제1항에 있어서,
    상기 패턴들의 특색들은 식각 공정 시에 발생하는 스큐를 포함하는 방법.
  11. 제10항에 있어서,
    상기 스큐는 상기 패턴들 중 선택된 패턴들 중심으로 상기 패턴들 중 상기 선택된 패턴의 이웃 패턴들의 위치 벡터들의 각도들을 m배(m은 양의 정수) 보정하는 하모닉스(harmonics)를 포함하는 방법.
  12. 제1항에 있어서,
    상기 제2 레이아웃을 생성하는 단계는:
    상기 제1 레이아웃의 이미지를 수신하는 단계;
    상기 제1 레이아웃의 상기 이미지로부터 상기 패턴들의 상기 특색들을 추출하는 단계; 그리고
    상기 패턴들의 상기 특색들에 기반하여 상기 기계 학습 기반의 추론을 수행하여 세정 후 검사(ACI)(After Cleaning Inspection)의 이미지를 생성하는 단계를 포함하는 방법.
  13. 제12항에 있어서,
    상기 추론된 ACI 이미지와 상기 제1 이미지 사이의 차이에 기반하여 상기 특색들을 조절하는 단계; 그리고
    상기 조절된 특색들에 기반하여 상기 기계 학습 기반의 상기 추론을 수행하여 조절된 ACI 이미지를 생성하는 단계를 더 포함하는 방법.
  14. 제12항에 있어서,
    상기 ACI 이미지를 생성하는 단계는:
    상기 특색들에 대해 선형 회귀(linear regression)에 기반한 제1 기계 학습 기반 추론을 수행하는 단계; 그리고
    상기 제1 기계 학습 기반 추론의 결과에 대해 비선형 회귀(nonlinear regression)에 기반한 제2 기계 학습 기반 추론을 수행하는 단계를 포함하는 방법.
  15. 반도체 장치의 제조를 위한 방법에 있어서:
    상기 반도체 장치의 제조를 위한 패턴들을 포함하는 제1 레이아웃의 이미지를 수신하는 단계;
    상기 제1 레이아웃의 이미지를 분할하여 그리드들(grids)을 생성하는 단계;
    상기 그리드들의 특색들을 추출하는 단계; 그리고
    상기 특색들에 대해 기계 학습 기반의 추론을 수행하여 세정 후 검사(ACI)(After Cleaning Image)의 이미지를 생성하는 단계를 포함하는 방법.
  16. 제15항에 있어서,
    상기 특색들은 상기 패턴들 중에서 상기 그리드들의 각각에 포함된 패턴들의 각각의 사이즈 및 상기 그리드들의 각각에 포함된 상기 패턴들의 밀도를 포함하는 방법.
  17. 제15항에 있어서,
    상기 특색들을 추출하는 단계는, 상기 그리드들 중 선택된 그리드에 대해 상기 선택된 그리드의 이웃 그리드들이 미치는 영향을 상기 특색들 중 일부로서 추출하는 단계를 포함하는 방법.
  18. 제17항에 있어서,
    상기 영향은 상기 그리드들에 대해 nXn(n은 양의 정수)의 콘볼루션 필터를 적용함으로써 추출되는 방법.
  19. 제15항에 있어서,
    상기 그리드들 중 관심 영역에 속한 그리드의 패턴들의 특색들을 추출하는 단계; 그리고
    상기 그리드의 패턴들의 특색들에 대해 기계 학습 기반의 제2 추론을 수행하여 상기 ACI의 이미지를 갱신하는 단계를 더 포함하는 방법.
  20. 프로세서들을 포함하고,
    상기 프로세서들 중 적어도 하나의 프로세서는 반도체 장치의 제조를 위한 레이아웃의 생성을 수행하도록 구성되고,
    상기 반도체 장치의 제조를 위한 상기 레이아웃을 생성하는 것은:
    상기 반도체 장치의 제조를 위한 패턴들을 포함하는 제1 레이아웃을 수신하고;
    상기 제1 레이아웃의 상기 패턴들의 특색들에 기반하여 기계 학습 기반의 공정 근접 수정(PPC)(Process Proximity Correction)을 수행하여 제2 레이아웃을 생성하고; 그리고
    상기 제2 레이아웃에 대해 광학 근접 보정(OPC)(Optical Proximity Correction)을 수행하여 상기 레이아웃을 생성하는 것을 포함하는 컴퓨팅 장치.
KR1020200051761A 2020-04-28 2020-04-28 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치 KR20210133364A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200051761A KR20210133364A (ko) 2020-04-28 2020-04-28 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치
US17/112,048 US11763058B2 (en) 2020-04-28 2020-12-04 Method and computing device for manufacturing semiconductor device
US18/360,209 US20240020450A1 (en) 2020-04-28 2023-07-27 Method and computing device for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200051761A KR20210133364A (ko) 2020-04-28 2020-04-28 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치

Publications (1)

Publication Number Publication Date
KR20210133364A true KR20210133364A (ko) 2021-11-08

Family

ID=78222336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200051761A KR20210133364A (ko) 2020-04-28 2020-04-28 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치

Country Status (2)

Country Link
US (2) US11763058B2 (ko)
KR (1) KR20210133364A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11714347B2 (en) 2020-07-29 2023-08-01 Samsung Electronics Co., Ltd. Process proximity correction method and the computing device for the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113495426A (zh) * 2020-04-08 2021-10-12 长鑫存储技术有限公司 一种光学临近效应修正方法及装置
KR20220051868A (ko) * 2020-10-19 2022-04-27 삼성전자주식회사 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치
KR20230016112A (ko) * 2021-07-23 2023-02-01 삼성전자주식회사 반도체 장치의 제조를 위한 전자 장치 및 전자 장치의 동작 방법
CN114218887B (zh) * 2022-02-14 2022-06-24 西安芯瞳半导体技术有限公司 一种基于深度学习的芯片配置设计方法、装置及介质
KR20230142209A (ko) * 2022-04-01 2023-10-11 삼성전자주식회사 공정 근접 효과 보정 방법 및 컴퓨팅 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7620930B2 (en) 2004-08-24 2009-11-17 Asml Masktools B.V. Method, program product and apparatus for model based scattering bar placement for enhanced depth of focus in quarter-wavelength lithography
US8161421B2 (en) 2008-07-07 2012-04-17 International Business Machines Corporation Calibration and verification structures for use in optical proximity correction
KR102094652B1 (ko) 2013-03-04 2020-03-30 케이엘에이 코포레이션 계측 타겟의 식별, 디자인 및 검증
US9317645B2 (en) 2013-07-31 2016-04-19 GlobalFoundries, Inc. Methods for modifying an integrated circuit layout design
US8910098B1 (en) * 2014-02-18 2014-12-09 Mentor Graphics Corporation Neighbor-aware edge fragment adjustment for optical proximity correction
KR102230503B1 (ko) * 2015-04-14 2021-03-22 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용한 마스크 패턴 제조 시스템 및 방법
KR102466464B1 (ko) 2015-08-03 2022-11-14 삼성전자주식회사 광 근접 보정을 위해 초기 바이어스 값을 제공하는 방법, 및 그 초기 바이어스 값에 기초한 광 근접 보정을 수반하는 마스크 제작 방법
US10197908B2 (en) 2016-06-21 2019-02-05 Lam Research Corporation Photoresist design layout pattern proximity correction through fast edge placement error prediction via a physics-based etch profile modeling framework
KR20180036239A (ko) 2016-09-30 2018-04-09 삼성전자주식회사 픽셀 기반 학습을 이용한 마스크 최적화 방법
US10402524B2 (en) 2017-05-08 2019-09-03 Globalfoundries Inc. Prediction of process-sensitive geometries with machine learning
EP3457212A1 (en) * 2017-09-18 2019-03-20 ASML Netherlands B.V. Method of controlling a patterning process, device manufacturing method
US10621302B2 (en) * 2018-06-27 2020-04-14 International Business Machines Corporation Classification and localization of hotspots in integrated physical design layouts
US11079672B2 (en) * 2018-10-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for layout enhancement based on inter-cell correlation
US11092899B2 (en) * 2018-11-30 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for mask data synthesis with wafer target adjustment
US11010525B2 (en) 2019-06-29 2021-05-18 Intel Corporation Fast pattern matching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11714347B2 (en) 2020-07-29 2023-08-01 Samsung Electronics Co., Ltd. Process proximity correction method and the computing device for the same

Also Published As

Publication number Publication date
US20240020450A1 (en) 2024-01-18
US11763058B2 (en) 2023-09-19
US20210334444A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
KR20210133364A (ko) 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치
US9170481B2 (en) Sub-resolution assist feature implementation using shot optimization
US7689968B2 (en) Proximity effect correction with regard to a semiconductor circuit design pattern
US8739079B2 (en) Recording medium and determination method
JP2010127970A (ja) 半導体装置の製造不良箇所の予測方法、予測装置及び予測プログラム
US11853660B2 (en) System and method for modeling a semiconductor fabrication process
KR20230036578A (ko) 광 근접 보정 방법. 그것을 이용하는 마스크 제작 방법 및 반도체 칩
US9372408B2 (en) Mask pattern generation method
KR102582665B1 (ko) 집적 회로의 패턴들을 평가하는 시스템 및 방법
JP2000214577A (ja) パタ―ン歪検出方法、パタ―ン歪検出装置およびその記録媒体
CN115630600B (zh) 用于版图处理的方法、设备和介质
US10255397B2 (en) Methods of rasterizing mask layout and methods of fabricating photomask using the same
CN115981115B (zh) 光学邻近校正方法、装置、计算机设备和存储介质
US20220171913A1 (en) Methods and devices of correcting layout for semiconductor processes using machine learning
JP2013140863A (ja) シミュレーション装置およびシミュレーションプログラム
CN115935901A (zh) 用于版图处理的方法、设备和介质
KR20220158146A (ko) 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치
KR20230016112A (ko) 반도체 장치의 제조를 위한 전자 장치 및 전자 장치의 동작 방법
US20230314957A1 (en) Process proximity correction method and computing device for the same
CN117389108B (zh) 用于光学邻近效应修正的方法、设备和介质
KR20240052351A (ko) 심층 강화 학습을 사용하는 레이아웃 설계 시스템 및 그것의 학습 방법
KR20230130833A (ko) 기계 학습 기반의 반도체 레이아웃 시뮬레이션 모듈을 실행하는 프로세서를 포함하는 전자 장치의 동작 방법
US20240160827A1 (en) Methods of training deep learning models for optical proximity correction, optical proximity correction methods, and methods of manufacturing semiconductor devices using the same
US20220121107A1 (en) Method and computing device for manufacturing semiconductor device
KR20230143774A (ko) 머신 러닝 기반 공정 근접 보정 검증 방법 및 그것을 이용한 반도체 칩 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination