KR20220158146A - 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치 - Google Patents

반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치 Download PDF

Info

Publication number
KR20220158146A
KR20220158146A KR1020210065022A KR20210065022A KR20220158146A KR 20220158146 A KR20220158146 A KR 20220158146A KR 1020210065022 A KR1020210065022 A KR 1020210065022A KR 20210065022 A KR20210065022 A KR 20210065022A KR 20220158146 A KR20220158146 A KR 20220158146A
Authority
KR
South Korea
Prior art keywords
patterns
type
layout
proximity correction
pattern
Prior art date
Application number
KR1020210065022A
Other languages
English (en)
Inventor
이수용
권미진
김동호
양승훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210065022A priority Critical patent/KR20220158146A/ko
Priority to US17/566,151 priority patent/US20220382249A1/en
Publication of KR20220158146A publication Critical patent/KR20220158146A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4097—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by using design data to control NC machines, e.g. CAD/CAM
    • G05B19/4099—Surface or curve machining, making 3D objects, e.g. desktop manufacturing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706839—Modelling, e.g. modelling scattering or solving inverse problems
    • G03F7/706841—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Automation & Control Theory (AREA)
  • Health & Medical Sciences (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 반도체 장치의 제조를 위한 방법에 관한 것이다. 본 발명의 방법은, 반도체 장치의 제조를 위한 패턴들을 포함하는 제1 레이아웃을 수신하는 단계, 제1 레이아웃의 패턴들의 특색들에 기반하여 기계 학습 기반의 공정 근접 보정(PPC)(Process Proximity Correction)을 수행하여 제2 레이아웃을 생성하는 단계, 제2 레이아웃에 대해 광학 근접 보정(OPC)(Optical Proximity Correction)을 수행하여 제3 레이아웃을 생성하는 단계, 그리고 제3 레이아웃에 기반하여 다중 패터닝 공정을 수행하는 단계를 포함한다. 다중 패터닝 공정은 제1 타입의 패턴들을 패터닝하는 단계, 그리고 제2 타입의 패턴들을 패터닝하는 단계를 포함한다. 기계 학습 기반의 공정 근접 보정은 제1 타입의 패턴들의 특색들 및 제2 타입의 패턴들의 특색들에 기반하여 수행된다.

Description

반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치{METHOD AND COMPUTING DEVICE FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 향상된 정확도 및 해상도를 갖는 반도체 장치의 제조를 위한 레이아웃을 생성하는 방법 및 컴퓨팅 장치에 관한 것이다.
반도체 장치를 제조하는 반도체 공정은 식각(etching), 증착(depositing), 평탄화(planation), 성장(growth), 주입(implanting) 등과 같은 다양한 절차들의 조합으로 구현된다. 식각은 대상 위에 포토 레지스트의 패턴을 형성하고, 그리고 화학 약품, 가스, 플라스마, 이온 빔 등을 이용하여 포로 레지스트에 의해 가려지지 않은 대상의 부분들을 제거함으로써 수행될 수 있다.
식각을 수행하는 과정에서, 다양한 요인들로 인해 공정 오차가 발생할 수 있다. 공정 오차를 유발하는 요인들은 공정의 특성에 기인할 수도 있지만, 포토 레지스트의 패턴 또는 식각에 의해 구현되는 반도체 패턴의 특성에 기인할 수 있다. 패턴의 특성에 기인하는 공정 오차는 패턴들의 레이아웃을 수정 또는 변경함으로써 보상될 수 있다.
반도체 장치의 집적도가 증가하고 그리고 반도체 공정이 미세화 되면서, 반도체 레이아웃에 포함되는 패턴들의 수가 급격히 증가하고 있다. 따라서, 공정 오차를 보상하기 위해 패턴들의 레이아웃을 수정 또는 변경하기 위한 연산량 또한 급격히 증가하고 있다.
본 발명의 목적은 향상된 신뢰도, 감소된 연산량 및 향상된 해상도를 갖는 반도체 장치의 제조를 위한 레이아웃을 생성하는 방법 및 컴퓨팅 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 반도체 장치의 제조를 위한 방법은, 반도체 장치의 제조를 위한 패턴들을 포함하는 제1 레이아웃을 수신하는 단계, 제1 레이아웃의 패턴들의 특색들에 기반하여 기계 학습 기반의 공정 근접 보정(PPC)(Process Proximity Correction)을 수행하여 제2 레이아웃을 생성하는 단계, 제2 레이아웃에 대해 광학 근접 보정(OPC)(Optical Proximity Correction)을 수행하여 제3 레이아웃을 생성하는 단계, 그리고 제3 레이아웃에 기반하여 다중 패터닝 공정을 수행하는 단계를 포함한다. 다중 패터닝 공정은 제1 타입의 패턴들을 패터닝하는 단계, 그리고 제2 타입의 패턴들을 패터닝하는 단계를 포함한다. 기계 학습 기반의 공정 근접 보정은 제1 타입의 패턴들의 특색들 및 제2 타입의 패턴들의 특색들에 기반하여 수행된다.
본 발명의 실시 예에 따른 반도체 장치의 제조를 위한 방법은, 반도체 장치의 제조를 위한 패턴들을 포함하는 제1 레이아웃을 수신하는 단계, 제1 레이아웃의 패턴들 중 제1 타입의 패턴들에 대응하는 제1 이미지를 생성하는 단계, 제1 레이아웃의 패턴들 중 제2 타입의 패턴들에 대응하는 제2 이미지를 생성하는 단계, 제1 이미지 및 제2 이미지에 기반하여 심층 학습 기반의 공정 근접 보정(PPC)(Process Proximity Correction)을 수행하여 제2 레이아웃을 생성하는 단계, 제2 레이아웃에 대해 광학 근접 보정(OPC)(Optical Proximity Correction)을 수행하여 제3 레이아웃을 생성하는 단계, 그리고 제3 레이아웃에 기반하여 다중 패터닝 공정을 수행하는 단계를 포함한다. 다중 패터닝 공정은, 제1 타입의 패턴들을 패터닝하는 단계, 그리고 제2 타입의 패턴들을 패터닝하는 단계를 포함한다.
본 발명의 실시 예에 따른 컴퓨팅 장치는 프로세서들을 포함한다. 프로세서들 중 적어도 하나의 프로세서는 반도체 장치의 제조를 위한 레이아웃의 생성을 수행하도록 구성된다. 반도체 장치의 제조를 위한 레이아웃을 생성하는 것은, 반도체 장치의 제조를 위한 패턴들을 포함하는 제1 레이아웃을 수신하고, 제1 레이아웃의 패턴들의 특색들에 기반하여 기계 학습 기반의 공정 근접 보정(PPC)(Process Proximity Correction)을 수행하여 제2 레이아웃을 생성하고, 제2 레이아웃에 대해 광학 근접 보정(OPC)(Optical Proximity Correction)을 수행하여 제3 레이아웃을 생성하고, 그리고 제3 레이아웃에 기반하여 다중 패터닝 공정을 수행하는 것을 포함한다. 다중 패터닝 공정은 제1 타입의 패턴들의 패터닝 및 제2 타입의 패턴들의 패터닝을 포함하고, 그리고 기계 학습 기반의 공정 근접 보정은 제1 타입의 패턴들의 특색들 및 제2 타입의 패턴들의 특색들에 기반하여 수행된다.
본 발명에 따르면, 다중 패터닝 공정의 패턴들의 특성들에 기반하여 기계 학습 또는 심층 학습 기반의 공정 근접 보정이 수행되고, 그리고 공정 근접 보정의 결과로 레이아웃이 생성된다. 따라서, 향상된 신뢰도, 감소된 연산량 및 향상된 해상도를 갖는 반도체 장치의 제조를 위한 레이아웃을 생성하는 방법 및 컴퓨팅 장치가 제공된다.
도 1은 본 발명의 실시 예에 따른 컴퓨팅 장치를 보여주는 블록도이다.
도 2는 도 1의 반도체 공정 근접 보정 모듈이 레이아웃의 생성을 수행하는 과정의 예를 보여준다.
도 3은 제1 레이아웃의 예를 보여준다.
도 4는 다중 패터닝 공정의 규칙에 의해 제1 레이아웃의 패턴들이 서로 다른 타입들로 구분되는 패턴들의 예를 보여준다.
도 5는 제2 레이아웃의 예를 보여준다.
도 6은 제3 레이아웃의 예를 보여준다.
도 7은 본 발명의 실시 예에 따른 반도체 공정 근접 보정 모듈이 공정 근접 보정을 실행하는 예를 보여준다.
도 8은 이웃 패턴들이 특정한 패턴에 주는 영향을 특색으로 추출하는 제1 예를 보여준다.
도 9 및 도 10은 이웃 패턴들이 특정한 패턴에 주는 영향을 특색으로 추출하는 제2 예를 보여준다.
도 11은 제1 레이아웃의 패턴들에 특색들이 태깅된 예를 보여준다.
도 12는 제1 레이아웃의 제1 타입의 패턴들에 특색들이 태깅된 예를 보여준다.
도 13은 제1 레이아웃의 제2 타입의 패턴들에 특색들이 태깅된 예를 보여준다.
도 14는 본 발명의 원거리 공정 근접 보정의 예를 보여준다.
도 15는 본 발명의 실시 예에 따른 반도체 공정 근접 보정 모듈이 공정 근접 보정을 실행하는 다른 예를 보여준다.
도 16은 본 발명의 실시 예에 따른 반도체 공정 근접 보정 모듈이 공정 근접 보정을 실행하는 또 다른 예를 보여준다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 컴퓨팅 장치(100)를 보여주는 블록도이다. 도 1을 참조하면, 컴퓨팅 장치(100)는 프로세서들(110), 랜덤 액세스 메모리(120), 장치 드라이버(130), 스토리지 장치(140), 모뎀(150), 그리고 사용자 인터페이스들(160)을 포함할 수 있다.
프로세서들(110) 중 적어도 하나는 반도체 공정 근접 보정 모듈(200)을 실행할 수 있다. 반도체 공정 근접 보정 모듈(200)은 기계 학습(Machine Learning) 또는 심층 학습(Deep Learning)에 기반하여, 반도체 장치의 제조를 위한 레이아웃의 생성을 수행할 수 있다. 예를 들어, 반도체 공정 근접 보정 모듈(200)은 프로세서들(110) 중 적어도 하나에 의해 실행되는 명령들(또는 코드들)의 형태로 구현될 수 있다. 이때, 적어도 하나의 프로세서는 반도체 공정 근접 보정 모듈(200)의 명령들(또는 코드들)을 랜덤 액세스 메모리(120)에 로드할 수 있다.
다른 예로서, 적어도 하나의 프로세서는 반도체 공정 근접 보정 모듈(200)을 구현하도록 제조될 수 있다. 다른 예로서, 적어도 하나의 프로세서는 다양한 기계 학습 또는 심층 학습 모듈들을 구현하도록 제조될 수 있다. 적어도 하나의 프로세서는 반도체 공정 근접 보정 모듈(200)에 대응하는 정보(예를 들어, 명령들 또는 코드들)를 수신함으로써, 반도체 공정 근접 보정 모듈(200)을 구현할 수 있다.
프로세서들(110)은, 예를 들어, 중앙 프로세싱 유닛(111)(CPU), 응용 프로세서(AP) 등과 같은 적어도 하나의 범용 프로세서를 포함할 수 있다. 프로세서들(110)은 또한 뉴럴 프로세싱 유닛(113), 뉴로모픽 프로세서(114), 그래픽 프로세싱 유닛(115)(GPU) 등과 같은 적어도 하나의 특수 목적 프로세서를 포함할 수 있다. 프로세서들(110)은 두 개 이상의 동일한 종류의 프로세서들을 포함할 수 있다.
랜덤 액세스 메모리(120)는 프로세서들(110)의 동작 메모리로 사용되고, 컴퓨팅 장치(100)의 주 메모리 또는 시스템 메모리로 사용될 수 있다. 랜덤 액세스 메모리(120)는 동적 랜덤 액세스 메모리 또는 정적 랜덤 액세스 메모리와 같은 휘발성 메모리, 또는 상 변화 랜덤 액세스 메모리, 강유전체 랜덤 액세스 메모리, 자기 랜덤 액세스 메모리, 또는 저항성 랜덤 액세스 메모리와 같은 불휘발성 메모리를 포함할 수 있다.
장치 드라이버(130)는 프로세서들(110)의 요청에 따라 스토리지 장치(140), 모뎀(150), 사용자 인터페이스들(160) 등과 같은 주변 장치들을 제어할 수 있다. 스토리지 장치(140)는 하드 디스크 드라이브, 솔리드 스테이트 드라이브 등과 같은 고정식 스토리지 장치, 또는 외장형 하드 디스크 드라이브, 외장형 솔리드 스테이트 드라이브, 착탈식 메모리 카드 등과 같은 착탈식 스토리지 장치를 포함할 수 있다.
모뎀(150)은 외부의 장치와 원격 통신을 제공할 수 있다. 모뎀(150)은 외부의 장치와 무선 또는 유선 통신을 수행할 수 있다. 모뎀(150)은 이더넷, 와이파이, LTE, 5G 모바일 이동 통신 등과 같은 다양한 통신 형태들 중 적어도 하나를 통해 외부의 장치와 통신할 수 있다.
사용자 인터페이스들(160)은 사용자로부터 정보를 수신하고, 그리고 사용자에게 정보를 제공할 수 있다. 사용자 인터페이스들(160)은 디스플레이(161), 스피커(162) 등과 같은 적어도 하나의 사용자 출력 인터페이스, 그리고 마우스(163)(mouse), 키보드(164), 터치 입력 장치(165) 등과 같은 적어도 하나의 사용자 입력 인터페이스를 포함할 수 있다.
반도체 공정 근접 보정 모듈(200)의 명령들(또는 코드들)은 모뎀(150)을 통해 수신되어 스토리지 장치(140)에 저장될 수 있다. 반도체 공정 근접 보정 모듈(200)의 명령들(또는 코드들)은 착탈식 스토리지 장치에 저장되고 그리고 컴퓨팅 장치(100)에 결합될 수 있다. 반도체 공정 근접 보정 모듈(200)의 명령들(또는 코드들)은 스토리지 장치(140)로부터 랜덤 액세스 메모리(120)로 로드되어 실행될 수 있다.
도 2는 도 1의 반도체 공정 근접 보정 모듈(200)이 레이아웃의 생성을 수행하는 과정의 예를 보여준다. 도 1 및 도 2를 참조하면, S110 단계에서, 반도체 공정 근접 보정 모듈(200)은 제1 레이아웃을 수신할 수 있다. 예를 들어, 제1 레이아웃은 세정 후 검사(ACI)(After Cleaning Inspection) 시에 획득되기를 원하는 목표 레이아웃일 수 있다.
S120 단계에서, 반도체 공정 근접 보정 모듈(200)은 제1 레이아웃에 대해 공정 근접 보정(PPC)(Process Proximity Correction)을 수행하여 제2 이미지를 생성할 수 있다. 예시적으로, 제1 레이아웃에 대응하는 반도체 패턴들은 다중 패터닝(multiple patterning) 공정들에 기반하여 생성될 수 있다. 다중 패터닝 공정들의 각각은 포토 레지스트 마스크를 생성하는 포토 리소그라피(photo lithography) 공정과 포토 레지스트 마스크에 의해 노출된 부분을 식각하는 식각 공정을 포함할 수 있다. 즉, 다중 패터닝 공정은 포토 리소그라피 공정과 식각 공정의 반복적인 수행들을 포함할 수 있다.
공정 근접 보정은 다중 패터닝 공정들의 패턴들, 그리고/또는 다중 패터닝 공정들의 각각의 패턴들의 특색들(features)에 대해 기계 학습 또는 심층 학습 기반의 보정(correction)을 수행함으로써 진행될 수 있다. 제2 레이아웃은 생성 후 검사(ADI)(After Development Inspection) 시에 획득되기를 원하는 포토 레지스트 마스크의 목표 레이아웃일 수 있다.
공정 근접 보정은 다중 패터닝 공정들의 각각에서 식각 공정을 수행할 때 패턴들의 특성들의 영향 및 식각 스큐(skew)의 영향에 의해 반도체 패턴의 형태가 변형되는 것을 보상할 수 있다. 예를 들어, 공정 근접 보정은 다중 패터닝 공정들의 각각에서 특정한 패턴에서 형태가 변형될 것으로 예상되는 부분의 형태를 사전에 변형하여 레이아웃에 반영함으로써, 식각 수행 시의 형태의 변형을 사전에 보상할 수 있다.
S130 단계에서, 반도체 공정 근접 보정 모듈(200)은 제2 레이아웃에 대해 광학 근접 보정(OPC)(Optical Proximity Correction)을 수행하여 제3 레이아웃을 생성할 수 있다. 제3 레이아웃은 포토 리소그라피 공정을 통해 생성되는 포토 레지스트 마스크의 목표 레이아웃일 수 있다. 제3 레이아웃은 공정 근접 보정 및 광학 근접 보정이 모두 반영된 형태일 수 있다.
광학 근접 보정은 포토 레지스트 마스크의 패턴들의 특성들의 영향 및 스큐(skew)의 영향에 의해 포로 레지스트 마스크의 패턴들의 형태가 변형되는 것을 보상할 수 있다. 예를 들어, 광학 근접 보정은 특정한 패턴에서 형태가 변형될 것으로 예상되는 부분의 형태를 사전에 변형하여 레이아웃에 반영함으로써, 포토 리소그라피 공정 수행 시의 형태의 변형을 사전에 보상할 수 있다.
S140 단계에서, 제3 레이아웃에 기반하여 다중 패터닝 공정이 수행될 수 있다. 예를 들어, 제3 레이아웃의 패턴들 중 일부 패턴들에 기반하여 포로 리소그라피 공정이 수행되어, 일부 패턴들에 대응하는 제1 포토 레지스트 마스크가 대상(예를 들어, 반도체 장치로 제조되는 반도체 공정의 대상)의 위에 생성될 수 있다. 제1 포토 레지스트 마스크를 이용하여 식각 공정이 수행될 수 있다. 식각 공정을 통해 포토 레지스트 마스크에 의해 가려지지 않은 대상의 노출된 부분들이 제거될 수 있다.
이후에, 제3 레이아웃의 패턴들 중 다른 일부 패턴들에 기반하여 포로 리소그라피 공정이 수행되어, 다른 일부 패턴들에 대응하는 제2 포토 레지스트 마스크가 대상(예를 들어, 반도체 장치로 제조되는 반도체 공정의 대상)의 위에 생성될 수 있다. 제2 포토 레지스트 마스크를 이용하여 식각 공정이 수행될 수 있다. 식각 공정을 통해 포토 레지스트 마스크에 의해 가려지지 않은 대상의 노출된 부분들이 제거될 수 있다. 포로 리소그라피 공정 및 식각 공정은 다중 패터닝 공정의 규칙에 의해 정해진 횟수 만큼 반복될 수 있다.
도 3은 제1 레이아웃(L1)의 예를 보여준다. 도 2 및 도 3을 참조하면, 제1 레이아웃(L1)은 사각형의 패턴들을 포함할 수 있다. 예를 들어, 사각형의 패턴들은 비아들(vias)의 패턴들일 수 있다. 즉, 제1 레이아웃(L1)은 비아들을 생성하기 위한 레이아웃일 수 있다. 제1 레이아웃(L1)은 세정 후 검사(ACI) 시에 획득하기를 의도하는 하는 목표 레이아웃일 수 있다.
도 4는 다중 패터닝 공정의 규칙에 의해 제1 레이아웃(L1)의 패턴들이 서로 다른 타입들로 구분되는 패턴들의 예를 보여준다. 예시적으로, 제1 레이아웃(L1)의 패턴들은 제1 타입(T1)의 패턴들 및 제2 타입(T2)의 패턴들로 구분될 수 있다. 제2 타입(T2)의 패턴들은 사선으로 채워진 것으로 보여진다.
제1 타입(T1)의 패턴들은 하나의 포로 리소그라피 공정 및 하나의 식각 공정에 대응할 수 있다. 제2 타입(T2)의 패턴들은 다른 하나의 포토 리소그라피 공정 및 다른 하나의 식각 공정에 대응할 수 있다. 예시적으로, 제1 타입(T1)의 패턴들 사이의 간격 또는 제2 타입(T2)의 패턴들 사이의 간격은 제1 레이아웃(L1)의 전체 패턴들 사이의 간격보다 커지도록 제1 타입(T1)의 패턴들 및 제2 타입(T2)의 패턴들이 정해질 수 있다. 즉, 다중 패터닝 공정은 반도체 장치의 패턴들의 해상도를 향상시킬 수 있다.
도 5는 제2 레이아웃(L2)의 예를 보여준다. 도 4 및 도 5를 참조하면, 도 5의 제2 레이아웃(L2)의 패턴들은 도 4의 제1 레이아웃(L1)의 패턴들로부터 변형된 형태들을 가질 수 있다. 예시적으로, 제2 레이아웃(L2)은 제1 레이아웃(L1)에 공정 근접 보정이 적용된 형태일 수 있다. 제2 레이아웃(L2)은 생성 후 검사(ADI)(After Development Inspection)에서 획득하기를 의도하는 목표 레이아웃일 수 있다.
예시적으로, 도 4 및 도 5에서 패턴들은 동일한 형태로 수정되는 것으로 도시되었다. 그러나 이러한 예는 본 발명의 기술적 사상을 용이하게 전달하기 위한 것에 불과하다. 패턴들은 서로 다른 형태들로 수정될 수 있다.
도 6은 제3 레이아웃(L3)의 예를 보여준다. 도 5 및 도 6을 참조하면, 도 5의 제3 레이아웃(L3)의 패턴들은 도 4의 제2 레이아웃(L2)의 패턴들로부터 변형된 형태들을 가질 수 있다. 예시적으로, 제3 레이아웃(L3)은 제2 레이아웃(L2)에 광학 근접 보정이 적용된 형태일 수 있다. 제3 레이아웃(L3)은 포토 마스크의 레이아웃일 수 있다.
예시적으로, 도 5 및 도 6에서 패턴들은 동일한 형태로 수정되는 것으로 도시되었다. 그러나 이러한 예는 본 발명의 기술적 사상을 용이하게 전달하기 위한 것에 불과하다. 패턴들은 서로 다른 형태들로 수정될 수 있다.
도 4의 제1 레이아웃(L1)으로부터 도 5의 제2 레이아웃(L2)을 생성하는 과정은 공정 근접 보정(PPC)일 수 있다. 예시적으로, PPC는 규칙 기반(rule-base)으로 수행될 수 있다. 규칙 기반 PPC는 패턴들의 폭(width) 및 간격(space)과 같은 패턴들의 외곽(edge)의 정보에 기반할 수 있다.
다른 예로서, PPC는 모델 기반(model-base)으로 수행될 수 있다. 모델 기반 PPC는 레이아웃의 픽셀 기반 이미지를 이용하여 수행될 수 있다. 모델 기반 PPC는 이미지를 가공하여 임계 치수(CD)(Critical Dimension)를 예측하고, 예측 결과에 따라 보정을 수행할 수 있다.
규칙 기반 PPC는 모델 기반 PPC보다 적은 양의 연산들을 수행한다. 그러나 규칙 기반 PPC는 모델 기반 PPC보다 더 적은 양의 정보를 사용하므로, 규칙 기반 PPC의 정확도는 모델 기반 PPC의 정확도보다 낮을 수 있다. 반대로, 모델 기반 PPC는 연산들에 규칙 기반 PPC보다 더 많은 양의 정보를 사용하므로, 모델 기반 PPC의 정확도는 규칙 기반 PPC의 정확도보다 높을 수 있다. 그러나 모델 기반 PPC의 연산량은 규칙 기반 PPC의 연산량보다 많을 수 있다.
본 발명의 실시 예에 따른 반도체 공정 근접 보정 모듈(200)은 레이아웃의 패턴들의 특색들에 기반하여 기계 학습 또는 심층 학습 기반의 보정을 수행함으로써, 향상된 정확도 및 감소된 연산량을 갖는 PPC를 수행할 수 있다.
예시적으로, 제1 타입(T1)의 패턴들은 제2 타입(T2)의 패턴들과 서로 다른 다중 패터닝 공정들을 통해 구현될 수 있다. 제1 타입(T1)의 패턴들의 식각 공정 시에, 제1 타입(T1)의 패턴들 사이의 상호 영향은 제2 타입(T2)의 패턴들의 식각 공정으로부터의 영향보다 클 수 있다. 마찬가지로, 제2 타입(T2)의 패턴들의 식각 공정 시에, 제2 타입(T2)의 패턴들 사이의 상호 영향은 제1 타입(T1)의 패턴들의 식각 공정으로부터의 영향보다 클 수 있다.
본 발명의 실시 예에 따른 반도체 공정 근접 보정 모듈(200)은 다중 패터닝 공정들 중에서 제1 타입(T1)의 패턴들의 식각 공정의 특색들 및 제2 타입(T2)의 패턴들의 식각 공정의 특색들을 서로 개별적으로 반영하여 기계 학습 또는 심층 학습 기반의 공정 근접 보정을 수행할 수 있다. 따라서, 제1 타입(T1)의 패턴들의 식각 공정의 특색들 및 제2 타입(T2)의 패턴들의 식각 공정의 특색들이 공정 근접 보정에 유효하게 반영될 수 있다.
본 발명의 실시 예에 따른 반도체 공정 근접 보정 모듈(200)은 전체 패턴들의 특색들을 공통적으로 반영하여 기계 학습 또는 심층 학습 기반의 공정 근접 보정을 수행할 수 있다. 따라서, 다중 패터닝 공정들을 수행하는 동안 제1 타입(T1)의 패턴들의 식각 공정 및 제2 타입(T2)의 패턴들의 식각 공정에 의해 공통적으로 또는 순차적으로 발생하는 특색들이 공정 근접 보정에 유효하게 반영될 수 있다.
도 7은 본 발명의 실시 예에 따른 반도체 공정 근접 보정 모듈(200)이 공정 근접 보정을 실행하는 예를 보여준다. 도 1, 도 2 및 도 7을 참조하면, S210 단계에서, 반도체 공정 근접 보정 모듈(200)은 제1 레이아웃의 데이터를 수신할 수 있다. 제1 레이아웃의 데이터는 세정 후 검사(ACI) 시에 획득하고자 하는 패턴들의 형태들을 포함할 수 있다.
S220 단계에서, 반도체 공정 근접 보정 모듈(200)은 특색들을 제1 레이아웃의 패턴들에 태깅할 수 있다. 반도체 공정 근접 보정 모듈(200)은 제1 레이아웃의 데이터로부터 패턴들의 특색들(features)을 추출할 수 있다. 예를 들어, 반도체 공정 근접 보정 모듈(200)은 패턴들의 각각으로부터 하나 또는 그보다 많은 특색들을 추출할 수 있다. 반도체 공정 근접 보정 모듈(200)은 패턴들에 대해 동일한 종류의 특색들을 추출하거나 또는 서로 다른 종류의 특색들을 추출할 수 있다.
특색들은 패턴들의 각각의 특성(예를 들어, 사이즈 및 형태), 그리고 패턴들의 각각이 인접한 이웃 패턴들로부터 식각 공정 시에 경험하는 영향을 포함할 수 있다. 특색들에 포함되는 정보들의 양은 규칙 기반 PPC에서 사용되는 정보들의 양보다 많을 수 있다. 따라서, 특색들에 대한 기계 학습 기반의 추론(예를 들어, 특색 기반 PPC)은 규칙 기반 PPC보다 더 정확할 수 있다.
특색들에 포함되는 정보들의 양은 모델 기반 PPC에서 사용되는 정보들의 양보다 적을 수 있다. 정보들의 양이 감소하므로, 특색 기반 PPC의 연산량은 모델 기반 PPC의 연산량보다 적을 수 있다. 또한, 잡음에 가까운 정보들이 제거되고 식각 시에 패턴들의 각각에 직접적인 영향을 주는 정보들이 추론에 반영되므로, 특색 기반 PPC는 모델 기반 PPC보다 더 정확할 수 있다.
반도체 공정 근접 보정 모듈(200)은 패턴들의 각각으로부터 추출된 특색들을 패턴들의 각각에 태깅(tagging)할 수 있다. 예시적으로, S220 단계에서 패턴들에 태깅되는 특색들은 제1 레이아웃의 패턴들의 전체에 기반할 수 있다. S220 단계의 특색들은 공통 특색들이라 불릴 수 있다.
S230 단계에서, 반도체 공정 근접 보정 모듈(200)은 타입 특색들을 제1 레이아웃의 패턴들에 태깅할 수 있다. 반도체 공정 근접 보정 모듈(200)은 제1 레이아웃의 데이터로부터 제1 타입의 패턴들의 특색들 및 제2 타입의 패턴들의 특색들을 각각 추출할 수 있다. 예를 들어, 반도체 공정 근접 보정 모듈(200)은 제1 타입의 패턴들 또는 제2 타입의 패턴들의 각각으로부터 하나 또는 그보다 많은 특색들을 추출할 수 있다.
제1 타입의 특색들은 제1 타입의 패턴들의 각각의 특성(예를 들어, 형태), 그리고 제1 타입의 패턴들의 각각이 인접한 이웃의 제1 타입의 패턴들로부터 식각 공정 시에 경험하는 영향을 포함할 수 있다. 제2 타입의 특색들은 제2 타입의 패턴들의 각각의 특성(예를 들어, 형태), 그리고 제2 타입의 패턴들의 각각이 인접한 이웃의 제2 타입의 패턴들로부터 식각 공정 시에 경험하는 영향을 포함할 수 있다.
반도체 공정 근접 보정 모듈(200)은 제1 타입의 패턴들의 각각으로부터 추출된 제1 타입의 특색들을 제1 타입의 패턴들의 각각에 태깅(tagging)할 수 있다. 반도체 공정 근접 보정 모듈(200)은 제2 타입의 패턴들의 각각으로부터 추출된 제2 타입의 특색들을 제2 타입의 패턴들의 각각에 태깅(tagging)할 수 있다.
S240 단계에서, 반도체 공정 근접 보정 모듈(200)은 특색들에 대해 기계 학습 기반의 공정 근접 보정을 수행하여, 예상되는 생성 후 검사(ADI)의 제2 레이아웃의 데이터를 생성할 수 있다.
S250 단계에서, 반도체 공정 근접 보정 모듈(200)은 생성된 ADI 데이터가 수용 가능한지 판단할 수 있다. 생성된 ADI 데이터가 수용 가능하지 않으면, S260 단계에서 특색들이 조절될 수 있다. 생성된 ADI 데이터가 수용 가능하면, S270 단계에서, 반도체 공정 근접 보정 모듈(200)은 ADI 데이터에 기반하여 제2 레이아웃을 결정할 수 있다. 예를 들어, 반도체 공정 근접 보정 모듈(200)은 패턴들의 특색들(예를 들어, 조절된 특색들)에 기반하여 제2 레이아웃을 생성할 수 있다.
예시적으로, S250 단계 및 S260 단계는 광학 근접 보정과의 반복(iteration)을 통해 수행될 수 있다. 예를 들어, 제2 레이아웃에 대해 광학 근접 보정이 적용되어, 제3 레이아웃이 생성될 수 있다. ACI 데이터로 생성된 제3 레이아웃과 목표 ACI 데이터의 차이가 문턱보다 크면, 반도체 공정 근접 보정 모듈(200)은 공정 근접 보정의 패턴들의 특색들을 조절(S260 단계)하거나, 또는 광학 근접 보정에 적용되는 파라미터들을 조절할 수 있다.
예를 들어, 반도체 공정 근접 보정 모듈(200)은 패턴들의 사이즈들, 형태들 등과 같은 패턴들의 자체적인 특색들을 조절할 수 있다. 패턴들의 자체적인 특색들이 조절됨에 따라, 패턴들이 이웃 패턴들에 주는 영향의 특색들 또한 갱신될 수 있다.
예시적으로, 특색들의 조절 또한 기계 학습 기반으로 수행될 수 있다. 반도체 공정 근접 보정 모듈(200)은 생성된 ACI 데이터와 목표 ACI 데이터 사이의 차이에 기반하여 기계 학습 기반으로 특색들의 조절 값들을 결정할 수 있다. 예를 들어, 반도체 공정 근접 보정 모듈(200)은 패턴들의 각각에 대해 또는 패턴들의 그룹(예를 들어, 타입들 또는 타입들과 다른 단위)의 단위로 특색들을 조절할 수 있다.
도 8은 이웃 패턴들이 특정한 패턴(예를 들어, 선택된 패턴)에 주는 영향을 특색으로 추출하는 제1 예를 보여준다. 도 8을 참조하면, 선택된 패턴(SP)은 굵은 선으로 표시되어 있다. 선택된 패턴(SP)을 중심으로, 이웃 패턴들의 영향, 예를 들어 이웃 패턴들이 존재함에 따른 영향이 추출될 수 있다. 예를 들어, 이웃 패턴들의 영향은 수학식 1에 기반하여 추출될 수 있다.
Figure pat00001
수학식 1에서, 'R'은 범위 내의 패턴들을 가리킨다. 범위는 선택된 패턴(SP)에 실질적인 영향을 주는 범위이며, 따라서 영향 범위(influence range)라 불릴 수 있다. 영향 범위의 사이즈는 레이아웃의 이미지의 사이즈보다 작을 수 있다.
수학식 1에서, 'i0'은 선택된 패턴(SP)의 식별 번호일 수 있다. '
Figure pat00002
'은 이미지의 좌표계에서 선택된 패턴(SP)의 위치 벡터일 수 있다. 'Ai'는 제i 패턴(i는 1 이상이고 R의 수보다 작은 양의 정수)의 사이즈(또는 형태를 포함)일 수 있다. '
Figure pat00003
'는 이미지의 좌표계에서 제i 패턴의 위치 벡터일 수 있다.
예시적으로, 이웃 패턴들의 배치는 수학식 1에 기재된 바와 같이 정규 분포(Gaussian Distribution)의 함수로 추출될 수 있다. 수학식 1에서, 'σ'는 정규 분포의 함수의 가중치, 예를 들어 감쇠(decay)를 가리킬 수 있다. 예시적으로, 공정의 특성, 예를 들어 온도, 시간, 피치, 선폭, 물질, 소재 등에 따라, 정규 분포의 함수의 가중치가 결정될 수 있다.
이웃 패턴들의 배치의 영향은 선택된 패턴(SP)과의 거리가 증가할수록 정규 분포의 함수에 기반하여 감소할 수 있다. 이웃 패턴들의 배치의 영향은 선택된 패턴(SP)과의 거리가 감소할수록 정규 분포의 함수에 기반하여 증가할 수 있다. 이웃 패턴들의 배치의 특색은 패턴들에 대해 각각 추출될 수 있다.
공통 특색으로서, 이웃 패턴들의 배치의 영향은 패턴들의 전체에 대해 각각 결정될 수 있다. 제1 타입의 특색으로서, 이웃 패턴들의 배치의 영향은 제1 타입의 패턴들에 대해 각각 결정될 수 있다. 제2 타입의 특색으로서, 이웃 패턴들의 배치의 영향은 제2 타입의 패턴들에 대해 각각 결정될 수 있다.
도 9 및 도 10은 이웃 패턴들이 특정한 패턴(예를 들어, 선택된 패턴)에 주는 영향을 특색으로 추출하는 제2 예를 보여준다. 도 9 및 도 10을 참조하면, 선택된 패턴(SP)은 굵은 선으로 표시되어 있다. 선택된 패턴(SP)을 중심으로, 이웃 패턴들의 영향, 예를 들어 식각 시에 이웃 패턴들에 인가되는 전기장의 영향이 추출될 수 있다. 예를 들어, 이웃 패턴들의 전기장의 영향은 수학식 2에 기반하여 추출될 수 있다.
Figure pat00004
수학식 2는 선택된 패턴(SP)을 중심으로, 선택된 패턴(SP)의 이웃 패턴들의 위치 벡터들의 합일 수 있다. 이웃 패턴들의 위치 벡터들의 크기들은 '1'로 단일화되고, 그리고 수학식 1의 배치의 특색으로 대체될 수 있다.
예시적으로, 수학식 2에 따르면, 도 9에 도시된 제1 내지 제11 위치 벡터들(V1~V11)의 합은, 예를 들어 도 10의 벡터(V)일 수 있다. 도 10의 벡터(V)의 크기가 전기장의 영향의 특색들로 추출될 수 있다.
공통 특색으로서, 도 9 및 도 10에 도시된 바와 같이, 이웃 패턴들의 전기장의 영향은 패턴들의 각각에서 패턴들의 위치 벡터들의 합으로 결정될 수 있다. 제1 타입의 특색으로서, 이웃 패턴들의 전기장의 영향은 제1 타입의 패턴들의 각각에서 제1 타입의 패턴들의 위치 벡터들의 합으로 결정될 수 있다. 제2 타입의 특색으로서, 이웃 패턴들의 전기장의 영향은 제2 타입의 패턴들의 각각에서 제2 타입의 패턴들의 위치 벡터들의 합으로 결정될 수 있다.
추가적으로 이웃 패턴들이 선택된 패턴(SP)의 식각의 스큐(skew)에 주는 영향이 수학식 3에 기반하여 추출될 수 있다.
Figure pat00005
수학식 3에서, 'θ0'은 이미지의 좌표계에서 선택된 패턴(SP)의 위상이고, 그리고 'θi'는 이미지의 좌표계에서 제i 패턴의 위상일 수 있다. 수학식 3에 따르면, 스큐(skew)의 영향의 특색은 선택된 패턴(SP)을 중심으로 한 이웃 패턴들의 위치 벡터들의 각도 정보를 2배로 보정하여 수학식 1의 배치 특성에 하모닉스(harmonics)를 반영함으로써 추출될 수 있다.
예시적으로, 수학식 3에서 각도 정보를 '2배'로 보정하는 것으로 기재되었지만, 공정의 특성에 따라 각도 정보는 'm배'(m은 양의 정수)로 보정될 수 있다. 또한, 하모닉스를 반영하는 대신, 베셀 함수(Bessel)와 같은 직교 기저 함수(orthogonal basis function)을 반영함으로써 스큐(skew)의 영향의 특색이 추출될 수 있다.
수학식 1 내지 수학식 3에서, 극 좌표계를 참조하여 특색들을 추출하는 과정이 설명되었다. 그러나 특색들을 추출하기 위한 이미지 상의 좌표계는 극 좌표계로 한정되지 않으며, 다양한 좌표계들이 사용될 수 있다.
공통 특색으로서, 도 9 및 도 10에 도시된 바와 같이 그리고 수학식 3으로 표현되는 바와 같이, 이웃 패턴들의 스큐의 영향은 패턴들의 각각에서 패턴들의 위치 벡터들의 합에 기반하여 결정될 수 있다. 제1 타입의 특색으로서, 이웃 패턴들의 스큐의 영향은 제1 타입의 패턴들의 각각에서 제1 타입의 패턴들의 위치 벡터들의 합으로 결정될 수 있다. 제2 타입의 특색으로서, 이웃 패턴들의 스큐의 영향은 제2 타입의 패턴들의 각각에서 제2 타입의 패턴들의 위치 벡터들의 합에 기반하여 결정될 수 있다.
도 11은 제1 레이아웃(L1)의 패턴들에 특색들이 태깅된 예를 보여준다. 도 11을 참조하면, 패턴들의 각각에 사이즈(또는 형태를 포함하여)의 특색, 배치 특색, 전기장의 벡터 특색, 그리고 스큐 특색이 태깅될 수 있다. 반도체 공정 근접 보정 모듈(200)은 패턴들의 특색들에 기반하여 기계 학습 기반으로 공정 근접 보정을 수행할 수 있다.
예를 들어, 반도체 공정 근접 보정 모듈(200)은 선형 회귀(linear regression), 비선형 회귀(nonlinear regression) 등을 포함하는 회귀(regression)에 기반하여 공정 근접 보정을 수행할 수 있다.
도 12는 제1 레이아웃(L1)의 제1 타입(T1)의 패턴들에 특색들이 태깅된 예를 보여준다. 도 11 및 도 12를 참조하면, 제1 타입(T1)의 패턴들의 각각에 제1 타입(T1)의 패턴들의 배치 특색(Displacement_T1), 제1 타입(T1)의 패턴들의 전기장의 벡터 특색(Vector_T1), 그리고 제1 타입(T1)의 패턴들의 스큐 특색(Skew_T1)이 태깅될 수 있다.
제1 타입(T1)의 패턴들의 각각은 제1 타입(T1)을 가리키는 타입 특색(T_T1)을 더 포함할 수 있다. 예시적으로, 타입 특색(T_T1)은 다중 패터닝 공정들 중 제1 타입(T1)의 패턴들의 식각 공정이 수행되는 순서의 정보를 포함할 수 있다. 반도체 공정 근접 보정 모듈(200)은 제1 타입의 패턴들의 특색들에 기반하여 기계 학습 기반으로 공정 근접 보정을 수행할 수 있다.
도 13은 제1 레이아웃(L1)의 제2 타입(T2)의 패턴들에 특색들이 태깅된 예를 보여준다. 도 11 및 도 13을 참조하면, 제2 타입(T2)의 패턴들의 각각에 제2 타입의 패턴들의 배치 특색(Displacement_T2), 제2 타입의 패턴들의 전기장의 벡터 특색(Vector_T2), 그리고 제2 타입의 패턴들의 스큐 특색(Skew_T2)이 태깅될 수 있다.
제2 타입(T2)의 패턴들의 각각은 제2 타입(T2)을 가리키는 타입 특색(T_T2)을 더 포함할 수 있다. 예시적으로, 타입 특색(T_T2)은 다중 패터닝 공정들 중 제2 타입(T2)의 패턴들의 식각 공정이 수행되는 순서의 정보를 포함할 수 있다. 반도체 공정 근접 보정 모듈(200)은 제2 타입의 패턴들의 특색들에 기반하여 기계 학습 기반으로 공정 근접 보정을 수행할 수 있다.
예시적으로, 반도체 공정 근접 보정 모듈(200)은 도 11의 특색들, 도 12의 제1 타입의 특색들, 그리고 도 13의 제2 타입의 특색들에 기반하여 공정 근접 보정을 수행할 수 있다. 도 11의 특색들에 패턴들 각각의 사이즈(또는 형태)의 특색이 반영되어 있으므로, 도 12의 제1 타입의 특색들 및 도 13의 제2 타입의 특색들에 사이즈(또는 형태)의 특색들이 생략될 수 있다.
도 11 내지 도 13을 참조하여 설명된 바와 같이, 제1 레이아웃(L1)의 패턴들의 각각은 자신의 사이즈(또는 형태)의 특색, 전체 패턴들 중 이웃 패턴들의 배치 특색, 전체 패턴들 중 이웃 패턴들의 전기장의 벡터 특색, 전체 패턴들 중 이웃한 패턴들의 스큐 특색, 자신의 타입과 동일한 타입의 패턴들 중 이웃 패턴들의 배치 특색, 자신의 타입과 동일한 타입의 패턴들 중 이웃 패턴들의 전기장의 벡터 특색, 자신의 타입과 동일한 타입의 패턴들 중 이웃 패턴들의 스큐 특색, 자신의 타입의 특색에 태깅될 수 있다.
도 14는 제4 레이아웃(L4)의 그리드들에 특색들이 태깅된 예를 보여준다. 도 14를 참조하면, 그리드들의 각각에 패턴들의 사이즈(또는 형태를 포함하여)의 특색, 패턴들의 밀도(또는 수)의 특색, 그리드들의 배치 특색, 그리드들의 전기장의 벡터 특색, 그리고 그리드들의 스큐 특색이 태깅될 수 있다. 반도체 공정 근접 보정 모듈(200)은 그리드들의 특색들에 기반하여 기계 학습 기반의 추론을 수행할 수 있다.
도 14는 본 발명의 원거리 공정 근접 보정의 예를 보여준다. 도 1 및 도 14를 참조하면, 제4 레이아웃(L4)은 목표 ACI 데이터일 수 있다. ACI 데이터를 생성하기 전에, 반도체 공정 근접 보정 모듈(200)은 제4 레이아웃(L4)의 공정 근접 보정을 수행할 원거리 영역을 선택하고, 선택된 원거리 영역을 분할하여 그리드들(G1~G9)을 생성할 수 있다.
반도체 공정 근접 보정 모듈(200)은 각 패턴의 특색들을 추출하는 대신, 각 그리드의 특색들을 추출할 수 있다. 예를 들어, 각 그리드의 특색들은 각 그리드의 자체적인 특성(예를 들어, 포함된 패턴들의 사이즈 또는 형태, 그리고 포함된 패턴들의 수(또는 밀도))을 포함할 수 있다.
그리드들의 각각에 패턴들의 사이즈(또는 형태를 포함하여)의 특색, 패턴들의 밀도(또는 수)의 특색, 그리드들의 배치 특색, 그리드들의 전기장의 벡터 특색, 그리고 그리드들의 스큐 특색이 태깅될 수 있다.
각 그리드의 특색들은 이웃 그리드들로부터 각 그리드로 전달되는 영향을 포함할 수 있다. 수학식 1 내지 3에서, 각 그리드에 포함된 패턴들의 수(또는 밀도)가 사이즈(Ai) 대신 사용될 수 있다. 반도체 공정 근접 보정 모듈(200)은 그리드들의 특색들에 기반하여 기계 학습 기반의 추론을 수행할 수 있다.
각 그리드는 제1 타입(T1)의 패턴들 및 제2 타입(T2)의 패턴들을 포함할 수 있다. 도 12 및 도 13을 참조하여 설명된 바와 같이, 각 그리드에 제1 타입(T1)의 패턴들의 밀도 특색, 제1 타입(T1)의 패턴들의 전기장의 벡터 특색, 제1 타입(T1)의 패턴들의 스큐 특색, 제2 타입의 패턴들의 밀도 특색, 제2 타입의 패턴들의 전기장의 벡터 특색, 그리고 제2 타입의 패턴들의 스큐 특색이 태깅될 수 있다.
반도체 공정 근접 보정 모듈(200)은 도 7 내지 도 13을 참조하여 설명된 근거리 공정 근접 보정 및 도 14를 참조하여 설명된 원거리 공정 근접 보정을 조합하여, 공정 근접 보정을 수행할 수 있다.
도 15는 본 발명의 실시 예에 따른 반도체 공정 근접 보정 모듈(200)이 공정 근접 보정을 실행하는 다른 예를 보여준다. 도 1, 도 2 및 도 15를 참조하면, S310 단계에서, 반도체 공정 근접 보정 모듈(200)은 제1 레이아웃의 데이터를 수신할 수 있다. 제1 레이아웃의 데이터는 세정 후 검사(ACI) 시에 획득하고자 하는 패턴들의 형태들을 포함할 수 있다.
S320 단계에서, 반도체 공정 근접 보정 모듈(200)은 제1 레이아웃의 패턴들의 이미지를 생성할 수 있다. 예시적으로, S320 단계의 이미지는 제1 레이아웃의 패턴들의 전체에 기반할 수 있다. S320 단계의 이미지는 공통 이미지라 불릴 수 있다.
S330 단계에서, 반도체 공정 근접 보정 모듈(200)은 제1 레이아웃의 제1 타입의 패턴들의 제1 타입의 이미지를 생성하고, 그리고 제1 레이아웃의 제2 타입의 패턴들의 제2 타입의 이미지를 생성할 수 있다.
S340 단계에서, 반도체 공정 근접 보정 모듈(200)은 이미지들에 대해 심층 학습 기반의 공정 근접 보정을 수행하여, 예상되는 생성 후 검사(ADI)의 제2 레이아웃의 데이터를 생성할 수 있다. 예시적으로, 반도체 공정 근접 보정 모듈(200)은 공통 이미지, 제1 타입의 이미지 및 제2 타입의 이미지에 기반하여 공정 근접 보정을 수행할 수 있다. 다른 예로서, 반도체 공정 근접 보정 모듈(200)은 제1 타입의 이미지 및 제2 타입의 이미지에 기반하여 공정 근접 보정을 수행할 수 있다.
S350 단계에서, 반도체 공정 근접 보정 모듈(200)은 생성된 ADI 데이터가 수용 가능한지 판단할 수 있다. 생성된 ADI 데이터가 수용 가능하지 않으면, S360 단계에서 공통 이미지, 제1 타입의 이미지 또는 제2 타입의 이미지가 조절될 수 있다. 생성된 ADI 데이터가 수용 가능하면, S370 단계에서, 반도체 공정 근접 보정 모듈(200)은 ADI 데이터에 기반하여 제2 레이아웃을 결정할 수 있다. 예를 들어, 반도체 공정 근접 보정 모듈(200)은 패턴들의 이미지(예를 들어, 조절된 이미지)에 기반하여 제2 레이아웃을 생성할 수 있다.
예시적으로, S350 단계 및 S360 단계는 광학 근접 보정과의 반복(iteration)을 통해 수행될 수 있다. 예를 들어, 제2 레이아웃에 대해 광학 근접 보정이 적용되어, 제3 레이아웃이 생성될 수 있다. ACI 데이터로 생성된 제3 레이아웃과 목표 ACI 데이터의 차이가 문턱보다 크면, 반도체 공정 근접 보정 모듈(200)은 공정 근접 보정의 패턴들의 이미지들을 조절(S360 단계)하거나, 또는 광학 근접 보정에 적용되는 파라미터들을 조절할 수 있다. 예를 들어, 반도체 공정 근접 보정 모듈(200)은 패턴들의 사이즈들, 형태들 등과 같은 패턴들의 이미지들을 조절할 수 있다.
예시적으로, 이미지들의 조절 또한 심층 학습 기반으로 수행될 수 있다. 반도체 공정 근접 보정 모듈(200)은 생성된 ACI 데이터와 목표 ACI 데이터 사이의 차이에 기반하여 심층 학습 기반으로 특색들의 조절 값들을 결정할 수 있다. 예를 들어, 반도체 공정 근접 보정 모듈(200)은 패턴들의 각각에 대해 또는 패턴들의 그룹(예를 들어, 타입들 또는 타입들과 다른 단위)의 단위로 특색들을 조절할 수 있다.
예시적으로, 반도체 공정 근접 보정 모듈(200)은 콘볼루션 신경망(CNN)에 기반하여 ADI 이미지를 생성할 수 있다. 또는, 반도체 공정 근접 보정 모듈(200)은 GAN(Generative Adversarial Network)에 기반하여 ADI 이미지를 생성할 수 있다.
도 16은 본 발명의 실시 예에 따른 반도체 공정 근접 보정 모듈(200)이 공정 근접 보정을 실행하는 또 다른 예를 보여준다. 도 16의 S410 단계는 도 15의 S310 단계에 대응할 수 있다. 도 16의 S420 단계, S430 단계, S440 단계, S450 단계 및 S460 단계는 도 15의 S330 단계, S340 단계, S350 단계, S360 단계 및 S370 단계에 각각 대응할 수 있다.
즉, 반도체 공정 근접 보정 모듈(200)은 제1 레이아웃의 패턴들의 공통의 이미지 없이, 제1 타입의 이미지 및 제2 타입의 이미지에 기반하여 공정 근접 보정을 수행할 수 있다.
상술된 실시 예들에서, 제1, 제2, 제3 등의 용어들을 사용하여 본 발명의 기술적 사상에 따른 구성 요소들이 설명되었다. 그러나 제1, 제2, 제3 등과 같은 용어들은 구성 요소들을 서로 구별하기 위해 사용되며, 본 발명을 한정하지 않는다. 예를 들어, 제1, 제2, 제3 등과 같은 용어들은 순서 또는 임의의 형태의 수치적 의미를 내포하지 않는다.
상술된 실시 예들에서, 블록들을 사용하여 본 발명의 실시 예들에 따른 구성 요소들이 참조되었다. 블록들은 IC (Integrated Circuit), ASIC (Application Specific IC), FPGA (Field Programmable Gate Array), CPLD (Complex Programmable Logic Device) 등과 같은 다양한 하드웨어 장치들, 하드웨어 장치들에서 구동되는 펌웨어, 응용과 같은 소프트웨어, 또는 하드웨어 장치와 소프트웨어가 조합된 형태로 구현될 수 있다. 또한, 블록들은 IC 내의 반도체 소자들로 구성되는 회로들 또는 IP(Intellectual Property)로 등록된 회로들을 포함할 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100: 컴퓨팅 장치
110: 프로세서들
111: 중앙 프로세싱 유닛
112: 응용 프로세서
113: 뉴럴 프로세싱 유닛
114: 뉴로모픽 프로세서
115: 그래픽 프로세싱 유닛
120: 랜덤 액세스 메모리
130: 장치 드라이버
140: 스토리지 장치
150: 모뎀
160: 사용자 인터페이스들
200: 반도체 공정 근접 보정 모듈

Claims (10)

  1. 반도체 장치의 제조를 위한 방법에 있어서:
    상기 반도체 장치의 제조를 위한 패턴들을 포함하는 제1 레이아웃을 수신하는 단계;
    상기 제1 레이아웃의 상기 패턴들의 특색들에 기반하여 기계 학습 기반의 공정 근접 보정(PPC)(Process Proximity Correction)을 수행하여 제2 레이아웃을 생성하는 단계;
    상기 제2 레이아웃에 대해 광학 근접 보정(OPC)(Optical Proximity Correction)을 수행하여 제3 레이아웃을 생성하는 단계; 그리고
    상기 제3 레이아웃에 기반하여 다중 패터닝 공정을 수행하는 단계를 포함하고,
    상기 다중 패터닝 공정은:
    제1 타입의 패턴들을 패터닝하는 단계; 그리고
    제2 타입의 패턴들을 패터닝하는 단계를 포함하고,
    상기 기계 학습 기반의 공정 근접 보정은 상기 제1 타입의 패턴들의 특색들 및 상기 제2 타입의 패턴들의 특색들에 기반하여 수행되는 방법.
  2. 제1항에 있어서,
    상기 제1 타입의 패턴들의 특색들은 상기 제1 타입의 패턴들의 사이즈들을 포함하고, 그리고
    상기 제2 타입의 패턴들의 특색들은 상기 제2 타입의 패턴들의 사이즈들을 포함하는 방법.
  3. 제1항에 있어서,
    상기 제1 타입의 패턴들의 특색들은 상기 제1 타입의 패턴들의 배치 정보를 포함하고, 그리고
    상기 제2 타입의 패턴들의 특색들은 상기 제2 타입의 패턴들의 배치 정보를 포함하는 방법.
  4. 제3항에 있어서,
    상기 제1 타입의 패턴들의 배치 정보는 상기 제1 패턴들 중 선택된 제1 패턴과 이웃 제1 패턴 사이의 거리가 증가할수록 상기 이웃 제1 패턴이 상기 선택된 제1 패턴에 미치는 영향이 감소하는 정도를 포함하고, 그리고
    상기 제2 타입의 패턴들의 배치 정보는 상기 제2 패턴들 중 선택된 제2 패턴과 이웃 제2 패턴 사이의 거리가 증가할수록 상기 이웃 제2 패턴이 상기 선택된 제2 패턴에 미치는 영향이 감소하는 정도를 포함하는 방법.
  5. 제4항에 있어서,
    상기 제1 패턴들 또는 상기 제2 패턴들에서 상기 영향이 감소하는 정도는 정규 분포(Gaussian Distribution)에 기반하는 방법.
  6. 제1항에 있어서,
    상기 제1 패턴들의 특색들은 상기 제1 타입의 패턴들을 패터닝하는 단계에서 인가되는 제1 전기장의 정보를 포함하고, 그리고
    상기 제2 패턴들의 특색들은 상기 제2 타입의 패턴들을 패터닝하는 단계에서 인가되는 제2 전기장의 정보를 포함하는 방법.
  7. 제6항에 있어서,
    상기 제1 전기장의 정보는 상기 제1 패턴들 중 선택된 제1 패턴들 중심으로 상기 제1 패턴들 중 상기 선택된 제1 패턴의 이웃 제1 패턴들의 제1 위치 벡터들의 합을 포함하고, 그리고
    상기 제2 전기장의 정보는 상기 제2 패턴들 중 선택된 제2 패턴들 중심으로 상기 제2 패턴들 중 상기 선택된 제2 패턴의 이웃 제2 패턴들의 제2 위치 벡터들의 합을 포함하는 방법.
  8. 제7항에 있어서,
    상기 제1 위치 벡터들의 크기들은 상기 선택된 제1 패턴과 상기 이웃 제1 패턴들 사이의 거리가 증가할수록 감소하고, 그리고
    상기 제2 위치 벡터들의 크기들은 상기 선택된 제2 패턴과 상기 이웃 제2 패턴들 사이의 거리가 증가할수록 감소하는 방법.
  9. 반도체 장치의 제조를 위한 방법에 있어서:
    상기 반도체 장치의 제조를 위한 패턴들을 포함하는 제1 레이아웃을 수신하는 단계;
    상기 제1 레이아웃의 상기 패턴들 중 제1 타입의 패턴들에 대응하는 제1 이미지를 생성하는 단계;
    상기 제1 레이아웃의 상기 패턴들 중 제2 타입의 패턴들에 대응하는 제2 이미지를 생성하는 단계;
    상기 제1 이미지 및 상기 제2 이미지에 기반하여 심층 학습 기반의 공정 근접 보정(PPC)(Process Proximity Correction)을 수행하여 제2 레이아웃을 생성하는 단계;
    상기 제2 레이아웃에 대해 광학 근접 보정(OPC)(Optical Proximity Correction)을 수행하여 제3 레이아웃을 생성하는 단계; 그리고
    상기 제3 레이아웃에 기반하여 다중 패터닝 공정을 수행하는 단계를 포함하고,
    상기 다중 패터닝 공정은:
    상기 제1 타입의 패턴들을 패터닝하는 단계; 그리고
    상기 제2 타입의 패턴들을 패터닝하는 단계를 포함하는 방법.
  10. 프로세서들을 포함하고,
    상기 프로세서들 중 적어도 하나의 프로세서는 반도체 장치의 제조를 위한 레이아웃의 생성을 수행하도록 구성되고,
    상기 반도체 장치의 제조를 위한 상기 레이아웃을 생성하는 것은:
    상기 반도체 장치의 제조를 위한 패턴들을 포함하는 제1 레이아웃을 수신하고;
    상기 제1 레이아웃의 상기 패턴들의 특색들에 기반하여 기계 학습 기반의 공정 근접 보정(PPC)(Process Proximity Correction)을 수행하여 제2 레이아웃을 생성하고;
    상기 제2 레이아웃에 대해 광학 근접 보정(OPC)(Optical Proximity Correction)을 수행하여 제3 레이아웃을 생성하고; 그리고
    상기 제3 레이아웃에 기반하여 다중 패터닝 공정을 수행하는 것을 포함하고,
    상기 다중 패터닝 공정은 제1 타입의 패턴들의 패터닝 및 제2 타입의 패턴들의 패터닝을 포함하고, 그리고
    상기 기계 학습 기반의 공정 근접 보정은 상기 제1 타입의 패턴들의 특색들 및 상기 제2 타입의 패턴들의 특색들에 기반하여 수행되는 컴퓨팅 장치.
KR1020210065022A 2021-05-20 2021-05-20 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치 KR20220158146A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210065022A KR20220158146A (ko) 2021-05-20 2021-05-20 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치
US17/566,151 US20220382249A1 (en) 2021-05-20 2021-12-30 Method and computing device for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210065022A KR20220158146A (ko) 2021-05-20 2021-05-20 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치

Publications (1)

Publication Number Publication Date
KR20220158146A true KR20220158146A (ko) 2022-11-30

Family

ID=84194024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210065022A KR20220158146A (ko) 2021-05-20 2021-05-20 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치

Country Status (2)

Country Link
US (1) US20220382249A1 (ko)
KR (1) KR20220158146A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7849423B1 (en) * 2006-07-21 2010-12-07 Cadence Design Systems, Inc. Method of verifying photomask data based on models of etch and lithography processes
KR101855803B1 (ko) * 2012-02-22 2018-05-10 삼성전자주식회사 식각 근접 보정방법
KR102230503B1 (ko) * 2015-04-14 2021-03-22 삼성전자주식회사 레이아웃 디자인 시스템, 이를 이용한 마스크 패턴 제조 시스템 및 방법
KR102570888B1 (ko) * 2017-11-23 2023-08-28 삼성전자주식회사 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 소자의 제조방법
US11079672B2 (en) * 2018-10-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for layout enhancement based on inter-cell correlation
KR102701616B1 (ko) * 2019-03-25 2024-09-04 에이에스엠엘 네델란즈 비.브이. 패터닝 공정에서 패턴을 결정하는 방법
CN114286964B (zh) * 2019-08-20 2024-08-13 Asml荷兰有限公司 用于改善图像中的结构的基于过程的轮廓信息的方法
EP4055444A1 (en) * 2019-11-04 2022-09-14 Synopsys, Inc. Using mask fabrication models in correction of lithographic masks

Also Published As

Publication number Publication date
US20220382249A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
KR20210133364A (ko) 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치
CN100397403C (zh) 用于校验光刻中的分辨率增强技术和光学邻近校正的方法
JP4510118B2 (ja) 光近接効果補正方法と装置、光近接効果検証方法と装置、露光用マスクの製造方法、更に光近接効果補正プログラムと光近接効果検証プログラム
CN110361926B (zh) 光学邻近效应修正模型及其建立方法和掩膜板的形成方法
US8739079B2 (en) Recording medium and determination method
CN101836161A (zh) 用于确定掩模图案和写图案的技术
US9372408B2 (en) Mask pattern generation method
CN115981115B (zh) 光学邻近校正方法、装置、计算机设备和存储介质
CN114254579A (zh) 用于对半导体制造工艺进行建模的系统和方法
US10255397B2 (en) Methods of rasterizing mask layout and methods of fabricating photomask using the same
US6350977B2 (en) Pattern distortion detecting method and apparatus and recording medium for pattern distortion detection
CN117669473B (zh) 用于模型校准的方法、电子设备及存储介质
US10571799B1 (en) Hessian-free calculation of product of Hessian matrix and vector for lithography optimization
CN111507059A (zh) 一种图形图像联合优化的光刻掩模优化方法、装置及电子设备
CN115630600B (zh) 用于版图处理的方法、设备和介质
KR20220158146A (ko) 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치
US20170329886A1 (en) Generating manufacturable sub-resolution assist feature shapes from a usefulness map
US12086526B2 (en) Methods and devices of correcting layout for semiconductor processes using machine learning
CN117272919A (zh) 光刻掩膜的更新方法、装置、设备及存储介质
KR20230016112A (ko) 반도체 장치의 제조를 위한 전자 장치 및 전자 장치의 동작 방법
US20230314957A1 (en) Process proximity correction method and computing device for the same
US8609303B2 (en) Mask pattern generating method and computer program product
CN117311080B (zh) 用于拆分版图图案的方法、设备和介质
KR20220051868A (ko) 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치
KR20230130833A (ko) 기계 학습 기반의 반도체 레이아웃 시뮬레이션 모듈을 실행하는 프로세서를 포함하는 전자 장치의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination