KR20210132606A - 반도체 기판 상의 3차원 구조에 갭을 충진하는 방법 - Google Patents

반도체 기판 상의 3차원 구조에 갭을 충진하는 방법 Download PDF

Info

Publication number
KR20210132606A
KR20210132606A KR1020210051308A KR20210051308A KR20210132606A KR 20210132606 A KR20210132606 A KR 20210132606A KR 1020210051308 A KR1020210051308 A KR 1020210051308A KR 20210051308 A KR20210051308 A KR 20210051308A KR 20210132606 A KR20210132606 A KR 20210132606A
Authority
KR
South Korea
Prior art keywords
thin film
frequency
trench
deposition
khz
Prior art date
Application number
KR1020210051308A
Other languages
English (en)
Inventor
김기강
권학용
김희철
강성규
이승환
김성배
안종현
김성영
김규민
김영민
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20210132606A publication Critical patent/KR20210132606A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Abstract

본 출원은 반도체 기판 위의 3차원 구조 내 갭을 채우는 방법에 관한 것이다. 상기 방법은 제1 주파수를 갖는 제1 무선 주파수(RF) 전력으로 활성화된 적어도 하나의 반응 가스를 사용하여 기판 위의 적어도 3차원 구조 상에 박막을 증착하는 단계를 포함할 수 있으며, 상기 3차원 구조는 트렌치 및/또는 홀을 포함한다. 또한, 상기 방법은 제1 주파수보다 낮은 제2 주파수를 갖는 제2 RF 전력으로 활성화된 적어도 하나의 에천트를 사용하여 상기 증착된 박막을 에칭하는 단계를 포함할 수 있다. 상기 방법은 트렌치 및/또는 홀이 박막으로 채워질 때까지 증착 및 에칭의 사이클을 적어도 1회 반복하는 단계를 더 포함할 수 있다. 일부 실시예들에 따르면, 실질적으로 공극 및/또는 시임(seam)이 없는 박막이 3차원 구조로 형성될 수 있다.

Description

반도체 기판상의 3차원 구조 내 갭을 채우는 방법 {Method for filling a gap in a three-dimensional structure on a semiconductor substrate}
관련 출원의 참조
본 출원은 2020년 4월 24일에 출원된 미국 가출원 제63/014,916호에 대한 우선권을 주장하며, 이는 본원에 전체가 참조로 포함된다.
기술분야
본 개시는 일반적으로 반도체 소자 제조 분야에 관한 것으로, 보다 구체적으로는, 반도체 기판 상의 트렌치 또는 홀과 같은 3차원 구조에서 갭을 충진하는 방법에 관한 것이다.
고 종횡비 트렌치 또는 홀 내의 박막의 증착은 반도체 제조 분야에서, 예를 들어 갭 충진 공정에서 유용하다. 원자층 증착(ALD), 플라즈마 강화 원자층 증착(PEALD), 화학 기상 증착(CVD), 플라즈마 강화 화학 기상 증착(PECVD)과 같은 방법을 사용하여, 박막은 고 종횡비 홀과 같은 3차원(3D) 구조 내에 직접 증착될 수 있다. 고 종횡비 구조에서 박막을 증착할 때, 오버행 또는 돌출부가 적어도 트렌치 또는 홀의 상부 상에 형성될 수 있음에 주목하였다. 따라서, 트렌치 또는 홀의 상부는 박막으로 먼저 충진될 수 있고, 트렌치의 갭은 상부로부터 폐쇄되어, 트렌치의 중간 부분에 형성된 일부 공극 및/또는 이음매를 초래한다. 유사하게, 트렌치가 트렌치의 상부에서 더 작은 폭과 하부에서 더 큰 폭을 갖는 음의 기울기를 갖는 상황에서, 트렌치의 상부는 또한 박막으로 먼저 충진될 수 있고, 트렌치의 갭은 상부로부터 폐쇄되어, 트렌치의 중간 부분에 형성된 일부 공극 및/또는 이음매를 야기한다.
설명된 기술과 및 선행 기술에 대하여 달성되는 장점을 요약하기 위한 목적으로, 본 발명의 특정 목적 및 장점이 본원에 설명되어 있다. 이러한 모든 목적 또는 이점이 설명된 기술의 임의의 특정 구현예에서 달성될 수 있는 것은 아니다. 따라서, 예를 들면 당업자는 설명된 기술이 본원에 교시 또는 제시될 수 있는 다른 목적 또는 이점을 반드시 달성하지 않고, 본원에 교시된 바와 같은 하나의 이점 또는 여러 이점들을 달성하거나 최적화하는 방식으로 구현되거나 수행될 수 있다는 것을 인식할 것이다.
일 양태는 반도체 기판 상의 3차원 구조 내의 갭을 충진하는 방법이고, 상기 방법은, 제1 주파수를 갖는 제1 무선 주파수(RF) 전력으로 활성화된 적어도 하나의 반응 가스를 사용하여 상기 3차원 구조 상에 박막을 증착하는 단계(상기 3차원 구조는 트렌치 및/또는 홀을 포함함); 및 상기 제1 주파수보다 낮은 제2 주파수를 갖는 제2 RF 전력으로 활성화된 적어도 하나의 에천트를 사용하여 상기 증착된 박막을 식각하는 단계를 포함한다.
상기 방법은 트렌치 및/또는 홀이 박막으로 충진될 때까지 적어도 한 번 증착 및 식각 사이클을 반복하는 단계를 추가로 포함한다. 상기 방법에서, 반응 가스는 산소를 포함한다. 상기 방법에서, 반응 가스는 O2, O3, H2O, NO2, N2O, 또는 이들의 조합 중 적어도 하나를 포함한다. 상기 방법에서, 제1 주파수는 약 100 kHz 내지 약 3,000 MHz의 범위이다. 상기 방법에서, 제1 주파수는 약 27.12 MHz 내지 약 100 MHz의 범위이다. 상기 방법에서, 제1 RF 전력은 약 100 와트 내지 약 20,000 와트의 범위이다. 상기 방법에서, 제1 RF 전력은 약 500 와트 내지 약 3,000 와트의 범위이다.
상기 방법에서, 제2 주파수는 약 3 kHz 내지 약 13,560 kHz의 범위이다. 상기 방법에서, 제2 주파수는 약 100 kHz 내지 약 5,000 kHz의 범위이다. 상기 방법에서, 제2 RF 전력은 약 100 와트 내지 약 500 와트의 범위이다. 상기 방법에서, 제1 주파수는 약 27.12 MHz 내지 약 100 MHz의 범위에 있고, 제2 주파수는 약 100 kHz 내지 약 5,000 kHz의 범위에 있다. 상기 방법에서, 에천트는 불소를 포함한다. 상기 방법에서, 에천트는 NF3, ClF3, F2, SF6, CF4, 또는 이들의 조합 중 적어도 하나를 포함한다. 상기 방법에서, 트렌치 및/또는 홀은 적어도 약 20:1의 종횡비를 갖는다.
상기 방법에서, 종횡비는 약 30:1 내지 약 80:1의 범위이다. 상기 방법에서, 트렌치 및/또는 홀의 폭은 적어도 약 200 nm이고, 에천트 가스는 SF6, CF4, 또는 이들의 조합 중 적어도 하나를 포함한다. 상기 방법에서, 반복은 트렌치 및/또는 홀의 폭이 적어도 약 200 nm일 경우에 약 1 내지 10회 수행된다. 상기 방법에서, 반복은 트렌치 및/또는 홀의 폭이 약 150 nm 내지 약 200 nm의 범위에 있을 경우에, 약 1 내지 20회 수행된다. 상기 방법에서, 반복은 트렌치 및/또는 홀의 폭이 약 100 nm 내지 약 150 nm의 범위에 있을 경우에, 약 1 내지 30회 수행된다.
상기 방법에서, 반복은 트렌치 및/또는 홀의 폭이 약 100 nm 이하일 경우에, 약 1 내지 40회 수행된다. 상기 방법에서, 증착 또는 식각 중 적어도 하나는 약 50°C 내지 약 600°C 범위의 온도에서 수행된다. 상기 방법에서, 증착 또는 식각 중 적어도 하나는 약 1 토르 내지 약 5 토르 범위의 압력에서 수행된다. 상기 방법에서, 증착은 원자층 증착(ALD) 공정, 플라즈마 강화 ALD(PEALD) 공정, 또는 플라즈마 강화 화학 기상 증착(PECVD) 공정 중 적어도 하나를 통해 수행된다.
또 다른 양태는 반도체 기판 위에 3차원 구조 내의 갭을 충진하는 방법이고, 상기 방법은, 상기 3차원 구조를 반응 가스로 접촉시키는 단계를 포함한 기상 증착 공정에 의해 적어도 상기 3차원 구조 상에 박막을 증착하는 단계(상기 3차원 구조는 트렌치 및/또는 홀을 포함함); 및 약 3 kHz 내지 약 13,560 kHz의 범위의 주파수를 갖는 RF 전력으로 활성화된 적어도 하나의 에천트를 사용하여 상기 증착된 박막을 식각하는 단계를 포함한다.
상기 방법은 트렌치 및/또는 홀이 박막으로 충진될 때까지 적어도 한 번 증착 및 식각 사이클을 반복하는 단계를 추가로 포함한다. 상기 방법에서, 상기 증착 단계는 약 3 kHz 내지 약 13,560 kHz 범위의 주파수로 반응 가스를 활성화시키는 단계를 포함한다. 상기 방법에서, 상기 증착 단계는 약 100 kHz 내지 약 3,000 kHz 범위의 주파수로 반응 가스를 활성화시키는 단계를 포함한다. 상기 방법에서, RF 전력은 약 100 와트 내지 약 500 와트의 범위이다. 상기 방법에서, 에천트는 NF3, ClF3, F2, SF6, CF4, 또는 이들의 조합 중 적어도 하나를 포함한다. 상기 방법에서, 트렌치 및/또는 홀은 적어도 약 20:1의 종횡비를 갖는다. 상기 방법에서, 증착 공정은 원자층 증착(ALD) 공정, 플라즈마 강화 ALD(PEALD) 공정, 또는 플라즈마 강화 화학 기상 증착(PECVD) 공정 중 적어도 하나를 포함한다.
다른 양태는 반도체 기판 위에 트렌치 및/또는 홀을 포함하는 3차원 구조 내의 갭을 충진하는 방법이고, 상기 방법은, 제1 주파수를 갖는 RF 전력으로 활성화된 반응 가스를 사용하여 적어도 상기 3차원 구조 상에 박막을 증착하는 단계; 및 상기 증착된 박막을 식각하여 상기 트렌치 및/또는 홀의 상부 표면 상에 형성된 박막의 제1 부분이 상기 트렌치 및/또는 홀의 나머지 표면 상에 형성된 박막의 제2 부분보다 더 식각되도록 하는 단계를 포함한다.
상기 방법은 트렌치 및/또는 홀이 박막으로 충진될 때까지 적어도 한 번 증착 및 식각 사이클을 반복하는 단계를 추가로 포함한다. 상기 방법에서, 식각은, 트렌치 및/또는 홀의 중간 표면 상에 형성된 박막의 제3 부분이 트렌치 및/또는 홀의 하부 표면 상에 형성된 박막의 제4 부분보다 더 식각되도록, 수행된다. 상기 방법에서, 식각은, 박막의 제1 부분이 3차원 구조의 상단부 상에 형성된 박막의 제5 부분보다 더 식각되도록, 수행된다. 상기 방법에서, 3차원 구조의 상단부는, 트렌치 및/또는 홀의 상부 표면과 접경하는 에지부, 및 상기 에지부를 제외한 나머지 부분을 포함하고, 상기 3차원 구조의 에지부 상에 형성된 박막의 제6 부분은 상기 3차원 구조의 나머지 부분 상에 형성된 박막의 제7 부분보다 덜 식각된다.
상기 방법에서, 식각은, 제1 주파수 미만의 제2 주파수를 갖는 RF 전력으로 활성화된 에천트로 수행된다. 상기 방법에서, 제2 주파수는 약 3 kHz 내지 약 13,560 kHz의 범위이다. 상기 방법에서, 증착은, 트렌치 및/또는 홀의 상부가 박막으로 충진되기 전에 트렌치 및/또는 홀의 하부가 박막으로 충진되도록, 수행된다. 상기 방법에서, 박막의 두께가 트렌치 및/또는 홀의 내부 표면 전체에 걸쳐 실질적으로 균일하도록 증착이 수행된다.
다른 양태는 반도체 기판 위에 음으로 경사진 트렌치를 포함하는 3차원 구조 내의 갭을 충진하는 방법이고, 상기 방법은, 상기 음으로 경사진 트렌치를 양으로 경사진 트렌치로 변환하는 단계; 반응 가스를 이용해 양으로 경사진 트렌치 내에 박막을 증착하는 단계; 에천트를 이용해 상기 증착된 박막을 식각하는 단계; 양으로 경사진 트렌치가 상기 박막으로 충진될 때까지 적어도 한 번 증착 및 식각 사이클을 반복하는 단계를 포함한다.
상기 방법에서, 상기 변환 단계는, 음으로 경사진 트렌치에 박막을 증착하면서 상기 음으로 경사진 트렌치에 증착 억제제를 공급하는 단계를 포함한다. 상기 방법에서, 증착 억제제는 N2 억제제를 포함한다. 상기 방법에서, 에천트는 약 3 kHz 내지 약 13,560 kHz 범위의 주파수를 갖는 RF 전력으로 활성화된다. 상기 방법에서, RF 전력은 약 100 와트 내지 약 500 와트의 범위이다. 상기 방법에서, 증착은, 약 100 kHz 내지 약 3,000 MHz 범위의 주파수를 갖는 RF 전력으로 활성화된 반응 가스로 수행된다. 상기 방법에서, RF 전력은 약 100 와트 내지 약 20,000 와트의 범위이다. 상기 방법에서, 식각은 양으로 경사진 트렌치의 상부를 넓히는 단계를 포함한다.
또 다른 양태는 반도체 기판 위에 3차원 구조 내의 갭을 충진하는 방법이고, 상기 방법은, 반응 가스를 이용하여 적어도 상기 3차원 구조 상에 박막을 증착하는 단계(상기 3차원 구조는 종횡비를 갖는 트렌치 및/또는 홀을 포함함); 상기 증착된 박막을 식각하여 상기 트렌치 및/또는 홀이 상기 트렌치 및/또는 홀의 상이한 부분에서 상이한 식각 속도로 식각되도록 하는 단계; 및 상기 트렌치 및/또는 홀이 상기 박막으로 충진될 때까지 적어도 한 번 증착 및 식각 사이클을 반복하는 단계를 포함한다.
상기 방법에서, 증착된 박막이, 약 3 kHz 내지 약 13,560 kHz 범위의 주파수를 갖는 RF 전력으로 활성화된 에천트로 식각되도록 식각이 수행되며, RF 전력은 약 100 와트 내지 약 500 와트 범위이다. 상기 방법에서, 트렌치 및/또는 홀의 상부 표면 상에 형성된 박막의 제1 부분은, 트렌치 및/또는 홀의 나머지 표면 상에 형성된 박막의 제2 부분보다 높은 식각 속도를 갖는다. 상기 방법에서, 상기 증착 단계는, 약 100 kHz 내지 약 3,000 MHz 범위의 주파수를 갖는 RF 전력으로 반응 가스를 활성화시키는 단계를 포함하며, 상기 RF 전력은 약 100 와트 내지 약 20,000 와트 범위이다. 상기 방법에서, 종횡비는 적어도 약 20:1이다. 상기 방법에서, 3차원 구조는 3차원 NAND 플래시 요소를 포함한다. 상기 방법에서, 트렌치 및/또는 홀에 충진된 박막은 실질적으로 공극 및/또는 이음매가 없다.
다른 양태는 상기 방법에 의해 제조된 반도체 박막 패턴이며, 상기 트렌치 및/또는 홀에 충진된 박막은 실질적으로 공극 및/또는 이음매가 없다. 상기 반도체 박막 패턴에서, 증착된 박막의 부피에 대한 공극/이음매의 부피의 비율은 약 0.001 내지 약 0.005 이하의 범위이다. 상기 반도체 박막 패턴에서, 트렌치 및/또는 홀에 충진된 박막은 검출 가능한 공극 및/또는 이음매를 함유하지 않는다.
다른 양태는 상기 반도체 박막 패턴을 포함하는 반도체 기판이다.
일 양태의 임의의 특징은 본원에서 식별된 모든 양태에 적용 가능하다. 또한, 양태의 임의의 특징은 임의의 방식으로 본원에 설명된 다른 양태와 독립적으로, 부분적으로 또는 전체적으로 조합될 수 있으며, 예를 들어, 1개, 2개, 또는 3개 이상의 양태는 전체적으로 또는 부분적으로 조합될 수 있다. 또한, 일 양태의 임의의 특징은 다른 양태에 대해 선택적으로 이루어질 수 있다.
본 개시의 전술한 특징 및 다른 특징은 첨부된 도면과 관련하여 취해진 다음의 설명 및 첨부된 청구범위로부터 더욱 완전하게 명백해질 것이다. 이들 도면은 본 개시에 따른 여러 구현예만을 도시하며 본 개시의 범주를 제한하는 것으로 간주되어서는 안 된다는 것을 이해하면서, 본 개시는 첨부 도면의 사용을 통해 추가적인 특이성 및 세부 사항으로 설명될 것이다.
도 1은 일부 구현예에 따른 갭 충진 공정을 나타낸다.
도 2는 일부 구현예에 따라 다른 갭 충진 공정을 나타낸다.
도 3은 일부 구현예에 따라 갭 충진 공정 예시를 나타낸다.
도 4는 일부 구현예에 따른 반도체 제조 공정에서 패터닝된 반도체 기판 내의 특징부 또는 구조 내의 갭을 충진하는 방법 예시를 나타낸다.
도 5는 일부 구현예에 따른 반도체 제조 공정에서 패터닝된 반도체 기판 내의 특징부 또는 구조 내의 갭을 충진하는 다른 방법 예시를 나타낸다.
도 6은 일부 구현예에 따른 갭 충진 공정의 공정 시퀀스를 나타낸다.
도 7a 및 도 7b는, 일부 구현예에 따른 증착 단계 동안에 생성된 산소 라디칼의 양과 주파수 사이의 관계를 나타내는 다이어그램 예시이다.
도 8은, 일부 구현예에 따른 증착 단계 동안에 생성된 산소 라디칼의 양과 주파수 사이의 관계를 나타내는 다른 다이어그램 예시이다.
도 9a 및 도 9b는 일부 구현예에 따른 식각 절차 동안에 이온 충돌 효과의 양과 주파수 사이의 관계를 나타내는 다이어그램 예시이다.
도 10a, 도 10b, 및 도 10c는 일부 구현예에 따른 식각 절차 동안에 이온 충돌 효과의 양과 식각 주파수 사이의 관계를 나타내는 추가적인 다이어그램 예시이다.
도 11a는 일부 구현예에 따라 패터닝된 반도체 기판 내의 구조의 상이한 부분에서의 식각 속도를 나타내는 다이어그램이다.
도 11b는 비교예에 따라 패터닝된 반도체 기판 내의 구조의 상이한 부분에서의 식각 속도를 나타내는 다이어그램이다.
도 12는 상이한 RF 주파수를 사용하는 비교예에 따라 그리고 일부 구현예에 따라, 패턴의 상이한 부분에서의 상이한 식각 속도를 나타내는 비교 다이어그램이다.
도 13a는 일부 구현예에 따라 갭 내에 충진된, 이음매 없는 박막을 나타낸다.
도 13b는 비교예에 따라 내부에 이음매를 갖는 박막을 나타낸다.
도 14는 일부 구현예에 따른 반도체 제조 공정에서 반도체 패턴 내에 갭을 충진하는 다른 방법 예시를 나타낸다.
도 15는 일부 구현예에 따른 반도체 제조 공정에서 음으로 경사진 반도체 패턴 내에 갭을 충진하는 공정 예시를 나타낸다.
도 16은 일부 구현예에 따라 도 15의 음으로 경사진 반도체 패턴 내에 갭을 충진하는 방법 예시를 나타낸다.
본원에 고 종횡비 트렌치, 비아 또는 홀과 같은 특징부 또는 구조를 충진하기 위한 갭 충진 방법의 다양한 구현예가 제공된다. 일부 구현예에서, 상기 방법은 공극 또는 이음매의 형성을 감소시키거나 회피한다. 예를 들어, 특정 구현예에서, 본원에 개시된 갭 충진 방법은, 증착 공정을 위한 고주파 RF 전력 및 식각 공정을 위한 저주파 RF 전력의 조합을 사용한다. 고주파는 증착 공정에서 반응 가스를 활성화하는 데 사용될 수 있다. 고주파의 사용은, 구조 전체에 걸쳐 보다 균일한 증착을 얻도록 트렌치/홀과 같은 구조 내로의 플라즈마 가스(즉, 반응 가스 라디칼)의 침투를 개선할 수 있다. 고주파는, 예를 들어 약 13.56 MHz 내지 약 100 MHz의 범위일 수 있다. 저주파는 식각 공정에서 에천트를 활성화시키는 데 사용될 수 있다. 저주파의 사용은 이온 충돌 효과를 증가시킬 수 있어서, 고 에너지 에천트 가스 라디칼의 더 많은 수가 박막, 특히 구조의 상단부 상에 형성된 박막과 능동적으로 충돌할 수 있는 반면에, 고 에너지 에천트 가스 라디칼의 더 적은 수가 구조의 하부 상에 형성된 박막과 충돌한다. 그 결과, 구조의 상단부 상에 형성된 박막이 구조의 하단부 상에 형성된 박막보다 더 많이 식각될 수 있다. 저주파는, 예를 들어 약 3 kHz 내지 약 13,560 kHz의 범위일 수 있다. 바닥부에 대해 상단부를 식각함으로써, 증착 공정은 특징부를 상향식으로 충진할 수 있다. 그 결과, 고주파 기반 증착과 저주파 기반 식각의 조합은, 공극 또는 이음매가 실질적으로 없는 구조 내에 박막을 형성하는 데 사용될 수 있다. 다양한 구현예가 원자층 증착(ALD) 또는 플라즈마 강화 ALD(PEALD)에 기초하여 설명되지만, 설명된 기술은 이에 제한되지 않으며, 플라즈마 강화 화학 기상 증착(PECVD)과 같이 플라즈마 가스를 포함한 다른 기상 증착 방법에 적용될 수 있다.
고 종횡비 트렌치 또는 홀 내의 박막의 증착은 반도체 제조 분야에서, 예를 들어 갭 충진 공정에서 유용하다. 원자층 증착(ALD)과 같은 방법을 사용하여, 박막은 고 종횡비 홀과 같은 3차원(3D) 구조에 바로 증착될 수 있다. 전술한 바와 같이, 상기 방법은 증착 부분 또는 절차 및 식각 부분 또는 절차를 포함할 수 있다. 일부 구현예에서, ALD, PEALD 또는 PECVD와 같은 방법을 사용하면, 박막이 증착 절차(또는 증착 부분 또는 페이즈)에 증착된다. 그 다음, 증착된 박막이 식각되는 식각 절차가 이어진다. 증착 및 식각 절차는, 실질적으로 공극 또는 이음매를 형성하지 않고 특징부 또는 구조를 충진하기 위해 반복될 수 있다.
도 1은 갭 충진 공정(100)을 나타낸다. 갭 충진 공정(100)은 박막 증착 절차(110) 및 식각 절차(120)를 포함한다. 증착 절차(110)는 기상 증착 공정일 수 있다. 박막 증착 절차(110)에서, 반도체 패턴(114)에 형성된 홀 또는 트렌치(112)에 박막(116)이 증착된다. 일부 구현예에서, 트렌치(112)는 트렌치(112)의 높이(H)에 대한 폭(W)의 비율(W/H)인 종횡비(AR)를 갖는다. 증착 절차(110) 동안에, 오버행 또는 돌출부(118)는 적어도 트렌치(112)의 상부 상에 형성될 수 있다. 식각 절차(120)에서, 오버행 또는 돌출부(118)는 에천트로 식각된다(식각 절차(120)의 점선 참조). 증착 절차(110) 및 식각 절차(120)는, 절차(130)에 나타낸 바와 같이 트렌치(112)가 박막으로 충진될 때까지 N회 반복되며, 여기서 N은 자연수이다.
도 2는 다른 갭 충진 공정(200)을 나타낸다. 갭 충진 공정(200)은 억제제 공급 절차(210) 및 증착 절차(220)를 포함한다. 억제제 공급 절차(210)에서, 플라즈마 가스로 활성화된 억제제(216)가 트렌치(212)와 같은 3차원 구조를 포함한 반도체 패턴(214) 상에 공급된다. 일부 구현예에서, 억제제 또는 증착 억제제는, 예를 들어 박막 증착을 억제하거나 감소시키기 위한 ALD와 같은 기상 증착 공정에서, 소스 가스가 반도체 패턴 상에 흡착하는 것을 억제하거나 방지하는 데 사용될 수 있다. 나타낸 억제제 공급 절차(210)에서, 억제제는 플라즈마 가스(억제제 플라즈마)로 활성화될 수 있다. 억제제(216)는, 더 적은 양의 박막이 반도체 패턴(214)의 상단부 및 트렌치(212)의 상부 표면 상에 형성되도록, 반도체 패턴(214)의 상단부 및 트렌치(212)의 상부 표면을 패시베이션 영역으로 변환시킴으로써, 소스 가스의 흡착을 억제할 수 있다. 예를 들어, 질소 라디칼이 억제제로서 사용되는 경우에, 질소 라디칼은 반도체 패턴(214)의 표면 상의 수소 원소와 반응하여 NH3로 기화하여, 반도체 패턴(214) 상의 소스 가스의 결합을 감소시킬 수 있다. 일부 구현예에서, 억제제는, 변경된 기판 표면이 패시베이션 층의 특성을 가질 수 있도록, 기판 표면을 변화시켜 후속 증착을 감소시키거나 억제한다. 후속하는 증착 절차(220)에서, 소스 가스 및 반응 가스는 대안적으로 트렌치(212)에 공급되어 박막(222)을 형성한다. 억제제(216)로 인해, 트렌치(212)의 하부 영역보다는 트렌치(212)의 상부 영역 및 패턴(214)의 상단부에 더 적은 양의 박막(222)이 증착된다. 억제제 공급 절차(210) 및 증착 절차(220)는, 절차(230)에 나타낸 바와 같이 트렌치(212)가 박막으로 충진될 때까지 N회 반복된다.
그러나, 상기 갭 충진 공정(100, 200)은, 종횡비가 증가함에 따라, 예를 들어 약 20:1을 초과함에 따라, 하나 이상의 바람직하지 않은 공극 또는 이음매가 박막에서 발생할 수 있는 한계가 있다. 특히, 3D NAND 플래시 요소의 경우, 수직 적층된 게이트의 높이가 증가함에 따라, 바람직하지 않은 공극 또는 이음매가 또한 증가할 수 있다. 따라서, 공극 또는 이음매가 실질적으로 없는 고 종횡비 홀 내에 박막을 형성하는 것이 유리할 것이다.
본 개시의 일부 구현예는, 갭 충진 공정에서 박막 증착을 사용하여 공극 또는 이음부의 형성을 감소시키거나 회피하는 방식으로, 고 종횡비 트렌치, 비아 또는 홀과 같은 특징부 또는 구조를 충진한다. 특징부 또는 구조는 임의의 원하는 재료, 예를 들어 SiO2로 채워질 수 있다. 다양한 구현예가 도 3 내지 도 16을 참조하여 설명될 것이다.
도 3은 일부 구현예에 따라 갭 충진 공정(300) 예시를 나타낸다. 갭 충진 공정(300)은 박막 증착 절차(310) 및 식각 절차(320)를 포함한다. 박막 증착 절차(310)에서, 박막(316)은 기판(미도시)의 반도체 패턴(314)에 형성된 3차원(3D) 구조에 증착된다. 편의상, 3D 구조의 상부 표면 근처에서 반도체 패턴(314)의 일부분만이 도 3에 나타나 있다. 3D 구조는 트렌치, 홀, 갭 또는 개구 중 하나 이상을 포함할 수 있다. 편의상, 본 개시는 주로 용어 "트렌치"를 사용하지만, 개시된 구현예는 트렌치를 충진하는 것에 제한되지 않는다.
증착 절차(310)는 원자층 증착(ALD), 플라즈마 강화 ALD(PEALD) 또는 플라즈마 강화 화학 기상 증착(PECVD)을 포함하나 이에 제한되지 않는 기상 증착 방법에 의해 수행될 수 있다. 이들 기상 증착 방법에 사용된 반응물은, 원하는 재료를 증착하기 위해 선택될 수 있다. 일부 구현예에서, PEALD 공정은 증착 절차(310)에서 사용된다. PEALD 공정은, 예를 들어 적어도 하나가 활성화되는 두 개 이상의 반응물과 기판을 교대 순차적으로 접촉시키는 단계를 포함할 수 있다. 일부 구현예에서, PECVD 공정은 증착 절차(310)에서 사용된다. 예를 들어, 일부 구현예에서, 기판은 하나 이상의 반응 가스와 접촉하고, 이들 중 적어도 하나는 플라즈마 등에 의해 활성화된다.
트렌치(312)는 높은 종횡비를 가질 수 있다. 일부 구현예에서, 고 종횡비는 적어도 약 20:1일 수 있다. 예를 들어, 고 종횡비는 약 20:1 내지 약 80:1의 범위일 수 있다. 다른 예시로서, 고 종횡비는 약 30:1 내지 약 80:1의 범위에 있을 수 있다. 이들은 단지 예시일 뿐이며, 다른 종횡비가 사용될 수도 있다(예, 약 20:1 미만 또는 약 80:1 초과).
증착 절차(310)는 도 3에 나타낸 바와 같이, 트렌치(312)의 상부 표면 및 패턴(314)의 상단부 상에 오버행 또는 돌출부의 양을 감소하거나, 피하거나 최소화하도록 수행될 수 있다. 증착 절차(310)는 적어도 1회(1회의 증착 사이클) 수행될 수 있고, 일부 구현예에서는 2회 이상, 예를 들어 복수의 횟수(복수의 증착 사이클)로 수행된다. 일부 구현예에서, 증착 절차(310)는 무선 주파수(RF) 전력으로 활성화된 반응 가스를 사용할 수 있다. 일부 구현예에서, RF 전력은 (이하에서 더욱 상세히 설명되는) 소정의 비교적 높은 주파수를 갖는다.
식각 절차(320)에서, 증착된 박막(316)은 트렌치(312)의 상부 표면(326) 및 패턴(314)의 상단부(328)가 트렌치(312)의 나머지 부분보다 더 많이 식각되도록 식각될 수 있다. 일부 구현예에서, 트렌치(312)의 상부 표면(326) 및 패턴(314)의 상단부(328) 상에 형성된 박막은, 트렌치(312)의 중간 표면(324) 및 트렌치(312)의 하부 표면(322) 상에 형성된 박막보다 더 식각된다. 일부 구현예에서, 트렌치(312)의 상부 표면(326) 및 패턴(314)의 상단부(328) 상에 형성된 박막은, 유사하게 또는 실질적으로 동일한 양으로 식각될 수 있다. 다른 구현예에서, 트렌치(312)의 상부 표면(326) 상에 형성된 박막은, 패턴(314)의 상단부(328) 상에 형성된 박막보다 작거나 많게 식각될 수 있다.
하부 표면(322)은 트렌치(312)의 바닥 표면을 포함할 수 있다. 상부 표면(326), 중간 표면(324) 및 하부 표면(322)은 수 많은 상이한 방식으로 분할될 수 있다. 비제한적인 예시로서, 하부 표면(322)은 트렌치(312)의 바닥 표면에서 트렌치(312)의 하부 약 1/3까지 연장되는 영역을 포함할 수 있고, 상부 표면(326)은 트렌치(312)의 상부 약 1/3을 포함할 수 있고, 중간 표면(324)은 트렌치(312)의 상부 표면(326)과 하부 표면(322) 사이의 영역을 포함할 수 있다.
일부 구현예에서, 트렌치(312)의 중간 표면(324) 상에 형성된 박막은, 트렌치(312)의 하부 표면 상에 형성된 박막보다 더 식각될 수 있다. 다른 예시로서, 트렌치(312)의 중간 표면(324) 및 트렌치(312)의 하부 표면(322) 상에 형성된 박막은 유사하게 식각될 수 있다.
일부 구현예에서, 증착된 박막(316)이 일반적으로 트렌치(312)의 하부 표면(322)으로부터 트렌치(312)의 상부 표면(326) 및 패턴(314)의 상단부(328)까지 더 점진적으로 식각될 수 있도록, 식각 절차(320)를 수행할 수 있다. 다른 구현예에서, 증착된 박막(316)이 일반적으로 트렌치(312)의 중간 표면(324)으로부터 트렌치(312)의 상부 표면(326) 및 패턴(314)의 상단 표면까지 더 점진적으로 식각될 수 있도록, 식각 절차(320)를 수행할 수 있다. 다른 구현예에서, 식각 절차(320)는, 식각되는 증착 박막(316)의 양 및/또는 정도가 트렌치(312)의 표면의 상이한 부분에서 상이하도록, 수행될 수 있다.
일부 구현예에서, 트렌치(312)는 상부 절반 표면 및 하부 절반 표면(미도시)으로 분할될 수 있다. 이들 구현예에서, 트렌치(312)의 상부 절반 표면 상에 형성된 박막은, 트렌치(312)의 하부 절반 표면 상에 형성된 박막보다 더 식각될 수 있다.
일부 구현예에서, 식각의 양 및/또는 정도는 RF 전력 및/또는 에천트에 인가되는 주파수의 세기에 적어도 부분적으로 기초하여 제어될 수 있다. 일부 구현예에서, 식각 절차(320)는, (아래에서 더 상세히 설명되는 바와 같이) 트렌치(312)의 나머지 부분 상에 형성된 박막보다 더 많이 패턴(314)의 상단부(328) 및 트렌치(312)의 상부 표면(326) 상에 형성된 박막을 식각하기 위해, 비교적 낮은 특정 주파수를 갖는 특정 RF 전력으로 활성화된 에천트를 사용할 수 있다. 일부 구현예에서, 예시적인 갭 충진 공정(300)은 식각 절차(320) 전에 별도의 에천트 활성화 절차를 포함할 수 있다. 별도의 에천트 활성화 절차는 상기 RF 전력을 사용할 수 있다. 식각 절차(320)는 적어도 1회(하나의 식각 사이클), 예를 들어 복수의 횟수(복수의 식각 사이클)로 수행될 수 있다. 일부 구현예에서, 에천트 및/또는 에천트에 인가된 RF 전력은 모든 사이클에서 제공/적용될 필요가 없을 수 있다. 증착 절차(310)는 각각의 식각 공정(320)에 대해 여러 번 반복될 수 있다. 예를 들어, 식각 공정은 전체 공정에서 간격을 두고, 또는 증착 사이클과 소정의 비율로 수행될 수 있다.
증착 절차(310) 및 식각 절차(320)는, 트렌치(312)가 박막(316)으로 충진될 때까지 N회 반복될 수 있고, 패턴(314)의 상단부(328)는 절차(330)에 도시된 바와 같이 실질적으로 균일한 두께를 갖는 박막(316)으로 덮인다. 일부 구현예에 따라, 실질적으로 공극 및/또는 이음매가 없는 박막(316)은, 패턴(314)의 상단부 및 트렌치(312) 내에 증착될 수 있다.
도 4는 일부 구현예에 따른 반도체 제조 공정에서 반도체 패턴 내에 갭을 충진하는 방법(400) 예시를 나타낸다. 방법(400)은 특정 순서를 참조하여 본원에서 설명되지만, 다양한 구현예에서, 본원의 단계는 상이한 순서로 수행되거나 생략될 수 있고, 추가 단계가 추가될 수 있다. 예를 들어, 반응 가스를 활성화하는 단계는 증착 절차에 선행할 수 있고/있거나, 에천트를 활성화하는 단계는 식각 절차에 선행할 수 있다. 이는 도 5, 14 및 16에 나타낸 방법(500, 1400 및 1600)에 적용될 수 있다.
단계(410)에서, 반도체 기판은 반응기(미도시)의 반응 공간에 로딩될 수 있다. 예를 들어, 기판은 반응기 내부에 있는 서셉터 또는 가열 블록 상에 장착될 수 있다. 기판은, 트렌치/홀과 같은 3D 구조를 포함한 반도체 패턴을 포함할 수 있다. 일부 구현예에서, 기판은 적어도 약 20:1, 예를 들어, 약 20:1 내지 약 80:1, 예컨대 약 30:1 내지 약 80:1의 종횡비를 가질 수 있는 트렌치를 포함할 수 있다(이하, 고 종횡비로 상호 교환하여 사용됨). 종횡비의 이들 범위는 단지 예시일 뿐이며, 약 20:1 내지 약 80:1의 임의의 범위의 값을 포함할 수 있다. 또한, 종횡비는 또한 약 20:1 미만 또는 약 80:1 초과의 비율을 포함할 수 있다.
단계(420)에서, 고 종횡비 트렌치를 포함하는 기판의 패턴 상에 박막이 증착될 수 있다(증착 절차). 일부 구현예에서, 박막은 SiO2를 포함할 수 있다. 다른 유형의 박막이 또한 형성될 수 있다. SiO2 박막이 사용되는 경우에, 소스 가스(Si 전구체)는 아미노실란, 요오드실란, 또는 할라이드 유형의 Si 전구체를 포함할 수 있다. 예를 들어, Si 전구체는 다음 중 하나 이상을 포함할 수 있다: DIPAS, SiH3N(iPr)2; TSA, (SiH3)3N; DSO, (SiH3)2; DSMA, (SiH3)2NMe; DSEA, (SiH3)2NEt; DSIPA, (SiH3)2N(iPr); DSTBA, (SiH3)2N(tBu); DEAS, SiH3NEt2; DTBAS, SiH3N(tBu)2; BDEAS, SiH2(NEt2)2; BDMAS, SiH2(NMe2)2; BTBAS, SiH2(NHtBu)2; BITS, SiH2(NHSiMe3)2; TEOS, Si(OEt)4; SiCl4; HCD, Si2Cl6; 3DMAS, SiH(N(Me)2)3; BEMAS, Si H2[N(Et)(Me)]2; AHEAD, Si2 (NHEt)6; TEAS, Si(NHEt)4; Si3H8 ; DCS, SiH2Cl2; SiHI3; or SiH2I2.
증착 절차(420)는, 박막을 형성하기 위해 반응 가스를 사용할 수 있다. 반응 가스는 산소를 포함할 수 있다. 예를 들어, 반응 가스는 O2, O3, H2O, NO2, N2O, 또는 이들의 조합을 포함할 수 있다.
증착 절차(420)에서, 반응 가스는 제1 주파수를 갖는 제1 RF 전력으로 활성화될 수 있다. 제1 주파수는 약 100 kHz 내지 약 3,000 MHz, 예를 들어 약 100 kHz, 약 500 kHz, 약 1,000 kHz, 약 5 MHz, 약 50 MHz, 약 500 MHz, 약 1,000 MHz, 약 2,000 MHz 또는 약 3,000 MHz, 또는 이들 사이의 임의의 범위의 값일 수 있다. 일부 구현예에서, 제1 주파수는 약 27.12 MHz 내지 약 100 MHz의 범위일 수 있다. 다른 구현예에서, 제1 주파수는 약 27.12 MHz일 수 있다. 제1 주파수의 이들 범위는 단지 예시일 뿐이며, 또한 약 100 kHz 미만 또는 약 3,000 MHz 초과의 주파수를 포함할 수 있다.
제1 RF 전력은 약 100 와트 내지 약 20,000 와트, 예를 들어, 약 100 와트, 약 500 와트, 약 1,000 와트, 약 5,000 와트, 약 10,000 와트 또는 약 20,000 와트, 또는 이들 사이의 임의의 범위의 값일 수 있다. 일부 구현예에서, 약 500 와트 내지 약 3,000 와트 범위의 제1 RF 전력으로 보다 효과적인 증착(예, 박막의 보다 균일한 증착)을 얻을 수 있다. 제1 RF 전력의 이들 범위는 단지 예시일 뿐이며, 또한 약 100 와트 미만 또는 약 20,000 와트 초과의 RF 전력을 포함할 수 있다.
증착 절차(420)는 식각 절차(430)를 수행하기 전에 적어도 하나의 증착 사이클을 가질 수 있다. 종횡비가 커짐에 따라, 즉 트렌치의 깊이가 커지고 트렌치의 폭이 작아짐에 따라, 증착 사이클의 수가 증가할 수 있다. 예를 들어, 종횡비가 적어도 약 20:1이고 트렌치의 폭이 적어도 약 200 nm일 경우에, 증착 절차(420)에서 약 1 내지 10회의 증착 사이클이 사용될 수 있다. 다른 예시로서, 동일한 종횡비에서, 증착 절차(420) 내의 약 1 내지 20회의 증착 사이클이, 약 150 nm 내지 약 200 nm의 범위에 있는 트렌치의 폭에 대해 사용될 수 있고, 증착 절차(420) 내의 약 1 내지 30회의 증착 사이클이, 약 100 nm 내지 약 150 nm의 범위에 있는 트렌치의 폭에 대해 사용될 수 있고, 증착 절차(420) 내의 약 1 내지 40회의 증착 사이클이 약 100 nm 미만에 있는 트렌치의 폭에 대해 사용될 수 있다. 이들 증착 사이클의 횟수는 단지 예시일 뿐이며, 다른 횟수의 증착 사이클도 사용될 수 있다.
단계(430)에서, 증착된 박막은 활성화된 에천트로 식각될 수 있다(식각 절차). 일부 구현예에서, 에천트는 불소를 포함할 수 있다. 예를 들어, 에천트는 NF3, ClF3, F2, SF6, CF4, 또는 이들의 조합을 포함할 수 있다. 이들은 단지 예시일 뿐이며, 박막 식각을 위한 다른 에천트가 사용될 수도 있다. 에천트는, 제2 주파수를 갖는 제2 RF 전력으로 플라즈마 가스에 활성화될 수 있다. 일부 구현예에서, 제2 주파수를 갖는 제2 RF 전력이 인가되는 동안에, 에천트는 반응 공간에서 인시츄로 패턴 상에서 활성화될 수 있다. 다른 구현예에서, 에천트는 반응 공간 외부의 제2 RF 전력으로 활성화될 수 있고, 활성화된 에천트는 반응 공간에 제공될 수 있다. 제2 RF 전력은 제1 RF 전력 미만일 수 있다(보다 상세히 설명될 것임). 제2 주파수는 제1 주파수 미만일 수 있다(보다 상세히 설명될 것임).
일부 구현예에서, 제2 주파수는 약 3 kHz 내지 약 13,560 kHz, 예를 들어 약 3 kHz, 약 30 kHz, 약 100 kHz, 약 500 kHz, 약 1,000 kHz, 약 5,000 kHz, 약 10,000 kHz 또는 약 13,560 kHz, 또는 이들 사이의 임의의 범위의 값일 수 있다. 일부 구현예에서, 보다 효과적인 식각은 약 100 kHz 내지 약 5,000 kHz 범위의 제2 주파수로 얻을 수 있다. 다른 구현예에서, 훨씬 더 효과적인 식각은 약 430 kHz인 제2 주파수로 얻을 수 있다. 그러나, 제1 주파수의 이들 범위는 단지 예시일 뿐이며, 또한 약 3 kHz 미만 또는 약 13,560 kHz 초과의 주파수를 포함할 수 있다.
제2 RF 전력은 약 100 와트 내지 약 500 와트, 예를 들어 약 100 와트, 약 200 와트, 약 300 와트, 약 400 와트, 약 500 와트 또는 이들 사이의 임의의 범위의 값일 수 있다. 다른 구현예에서, 훨씬 더 효과적인 식각은 약 300 와트인 제2 RF 전력으로 얻을 수 있다. 그러나, 제2 RF 전력의 이들 범위는 단지 예시일 뿐이며, 또한 약 100 와트 미만 또는 약 500 와트 초과의 RF 전력을 포함할 수 있다.
증착 절차(420) 및 식각 절차(430)는, 트렌치가 박막으로 충진될 때까지 N회(N은 자연수임) 수행될 수 있다(단계(440)). 전술한 바와 같이, 반복 횟수는, 온도, 압력, 소스/반응 가스 유량, 또는 단위 사이클 당 공정 시간 등을 포함하나 이에 제한되지 않는 다른 공정 파라미터, 반응 가스의 유형, 에천트의 유형, 제1 및 제2 RF 전력의 세기, 제1 및 제2 주파수의 세기, 종횡비의 크기, 트렌치의 폭 중 하나 이상에 따라 달라질 수 있다.
증착된 박막은 실질적으로 공극 및/또는 이음매가 없을 수 있다. 일부 구현예에서, 증착된 박막은, 전체 박막의 부피에 대한 공극/이음매의 부피의 비가 약 0.001 내지 약 0.005의 범위, 또는 그 미만인 경우에, 공극 및/또는 이음매가 실질적으로 없는 것으로 간주될 수 있다. 박막에 공극 및/또는 이음매가 실질적으로 없는지 여부를 결정함에 있어서, 투과 전자 현미경(TEM) 분석 장치가 사용될 수 있다. 공극/이음매를 결정하기 위한 다른 장비가 사용될 수도 있다.
도 5는 일부 구현예에 따라, 반도체 제조 공정에서 반도체 패턴 내에 갭을 충진하는 다른 방법(500) 예시를 나타낸다. 단계(510)에서, 고 종횡비 트렌치/홀을 갖는 반도체 패턴이 기판 상에 형성될 수 있다. 전술한 바와 같이, 일부 구현예에서, 고 종횡비는 적어도 약 20:1일 수 있다.
단계(520)에서, 박막은, 제1 주파수를 갖는 제1 RF 전력으로 활성화된 반응 가스를 사용하여, 반도체 패턴을 포함한 기판 상에 증착될 수 있다(증착 절차). 반응 가스는 O2, O3, H2O, NO2, N2O, 또는 이들의 조합을 포함할 수 있으나 이에 제한되지 않는다. 제1 주파수는 약 100 kHz 내지 약 3,000 MHz의 범위일 수 있다. 제1 RF 전력은 약 100 와트 내지 약 20,000 와트의 범위일 수 있다.
단계(530)에서, 증착된 박막은, 제1 주파수보다 낮은 제2 RF 주파수를 갖는 제2 RF 전력으로 활성화된 에천트를 사용하여 식각될 수 있다(식각 절차). 에천트는 NF3, ClF3, F2, SF6, CF4, 또는 이들의 조합을 포함할 수 있으나, 이에 제한되지 않는다. 제2 주파수는 약 3 kHz 내지 약 13,560 kHz의 범위일 수 있다. 제2 RF 전력은 약 100 와트 내지 약 500 와트의 범위일 수 있다.
단계(540)에서, 증착 절차(단계(520)) 및 식각 절차(단계(530))의 사이클은, 예를 들어 트렌치 및/또는 홀이 박막으로 충진될 때까지 N회(N은 자연수임) 반복될 수 있다. 반복 횟수는, 전술한 처리 파라미터 및 조건 중 하나 이상에 따라 달라질 수 있다. TEM 분석 장치는 트렌치/홀이 실질적으로 공극 및/또는 이음매가 없는 박막으로 채워지는지 여부에 사용될 수 있다.
도 6은 일부 구현예에 따른 갭 충진 방법의 공정 시퀀스(600)를 나타낸다. 도 6에 나타낸 공정 시퀀스는 패터닝된 반도체 기판 내의 구조 내에 갭을 충진하는 데 사용될 수 있다. 일부 구현예에서, 구조는 약 20:1 이상의 종횡비를 가질 수 있다. 일부 구현예에서, PEALD는 공정 시퀀스(600)에서 SiO2의 박막을 형성하는 데 사용될 수 있다. 그러나, 종횡비, 증착 방법 및 박막의 유형 등의 다른 조합도 또한 사용될 수 있다. 공정 시퀀스(600)는 증착 절차(S1-S4) 및 식각 절차(S5-S7)를 포함할 수 있다. 도 6은 단지 증착 및 식각을 위한 예시적인 시퀀스이고, 하나 이상의 단계가 생략될 수 있고, 추가 단계가 추가될 수 있거나, 적어도 두 개의 단계가 단일 단계로 결합될 수 있다. 전체 시퀀스(600)는 x회의 사이클 동안 반복될 수 있다(x는 자연수임).
증착 방법
증착 절차(S1-S4)는 각각의 사이클에서 m의 사이클 수(여기서 m은 자연수임) 동안에 수행될 수 있다. 예를 들어, 증착 절차(S1-S4)는 적어도 한 번 수행될 수 있다. 편의상, Si 전구체를 소스 가스로서, O2를 반응 가스로서, Ar을 캐리어 가스(이는 반응 공간으로부터 잔여 가스를 퍼지할 수 있음)로서 사용하여 SiO2의 증착용 증착 절차(S1-S4)가 나타나 있다. 그러나, 소스 가스, 반응 가스 또는 캐리어 가스의 다른 조합이 또한 사용될 수도 있다. 소스 가스는 단계 S1에서만 제공될 수 있다. 반응 가스는 단계 S1 내지 S4에 걸쳐 연속적으로 제공될 수 있다. 캐리어 가스는 증착 절차(S1-S4) 및 식각 절차(S5-S7) 전반에 걸쳐 연속 제공될 수 있다.
증착 절차(S1-S4)는 약 20°C 내지 약 600°C, 예를 들어 약 20°C 내지 약 30°C, 약 20°C 내지 약 100°C, 약 50°C 내지 약 600°C, 또는 약 400°C 내지 약 550°C의 범위의 온도에서 수행될 수 있다. 증착 절차(S1-S4)는 약 1 토르 내지 약 5 토르의 범위, 예를 들어 약 3 토르의 압력에서 수행될 수 있다. 증착 절차(S1-S4) 동안에, 반응 가스(O2)는 약 2,000 sccm 내지 약 4,000 sccm, 예를 들어 약 3,000 sccm 범위의 가스 유량으로 반응 챔버에 제공될 수 있다.
증착 절차는 소스 가스 공급 단계(S1), 소스 가스 퍼지 단계(S2), SiO2 층 형성 단계(S3), 및 반응 가스 퍼지 단계(S4)를 포함할 수 있다. 소스 가스 공급 단계(S1)에서, 소스 가스가 제공될 수 있다. 예를 들어, Si 전구체 증기 및 캐리어 가스(Ar)가 기판 상에 제공될 수 있어서, Si 전구체가 기판 표면 상에, 예를 들어 구조 또는 특징부, 예컨대 트렌치 또는 홀의 표면 상에 흡착된다. 소스 가스 공급 단계(S1) 동안에, 캐리어 가스(Ar)는 약 500 sccm 내지 약 1,500 sccm, 예를 들어 약 1,000 sccm 범위의 가스 유량으로 반응 챔버에 제공될 수 있다. 단위 사이클 당 소스 가스 공급 단계(S1)의 처리 시간은 약 0.1초 내지 약 0.4초의 범위, 예를 들어 약 0.2초일 수 있다.
소스 가스 퍼지 단계(S2)에서, 기판 내에 흡착된(예, 물리 흡착된) Si 증기 및/또는 과량의 소스 가스는 캐리어 가스(Ar)를 사용하여 퍼지될 수 있다. 소스 가스 퍼지 단계(S2) 및 반응 가스 퍼지 단계(S4) 동안에, 캐리어 가스(Ar)는 약 500 sccm 내지 약 1,000 sccm의 범위, 예를 들어 약 700 sccm의 가스 유량으로 반응 챔버에 제공될 수 있다. 단위 사이클 당 소스 가스 퍼지 단계(S2)의 처리 시간은 약 0.1초 내지 약 0.5초의 범위, 예를 들어 약 0.3초일 수 있다.
SiO2 층 형성 단계(S3)에서, 제1 주파수를 갖는 제1 RF 전력이 반응 가스를 활성화시키기 위해 반응 가스에 인가되는 동안에 반응 가스(O2)가 기판에 공급될 수 있다. 제1 RF 전력은 약 300 와트 내지 약 2,000 와트의 범위, 예를 들어 약 950 와트일 수 있다. 제1 주파수는 약 13.56 MHz 내지 약 100 MHz의 범위, 예를 들어 약 27.12 MHz일 수 있다. 활성화된 O2는 Si 증기와 화학적으로 반응하여 SiO2의 단층을 형성할 수 있다. 단위 사이클 당 SiO2 층 형성 단계(S3)의 처리 시간은 약 0.1초 내지 약 0.5초의 범위, 예를 들어 약 0.3초일 수 있다.
제1 주파수를 갖는 제1 RF 전력이 반응 가스(O2)에 인가되는 경우에, 산소 라디칼(O 라디칼)의 양 및/또는 밀도는 (예를 들어, 반응 가스에 인가되는 더 낮은 주파수와 비교하면) 증가할 수 있어서, 더 많은 양의 산소 라디칼이 Si 증기와 반응하여, 트렌치 내에 형성된 실질적으로 균일한 SiO2 층을 생성할 수 있다. 예를 들어, 전술한 제1 주파수는 특징부 또는 구조에서 원하는 증착 균일성을 달성할 수 있다. 산소는 반응 가스로서 설명되지만, 설명된 기술은 산소에 제한되지 않으며, 다른 반응 가스 및 이의 라디칼에 적용될 수 있다. 이러한 단계는 이하에서 더욱 상세히 설명된다.
도 7a 및 도 7b는, 일부 구현예에 따른 갭 충진 방법의 증착 절차 동안에 생성되는 산소 라디칼의 양과 주파수 사이의 관계를 나타내는 다이어그램 예시이다.
도 7a는, 약 430 kHz와 같은 저주파를 갖는 RF 전력이 반응 가스(O2)에 인가되는 비교예에 따라, 증착 절차(710)를 나타낸다. 증착 절차(710) 동안에, 전극(718)을 사용하여 저주파 RF 전력을 반응 가스(O2)에 인가하여 반응 가스(O2)를 활성화시키면서, 소스 가스(Si 전구체)가 패턴(714) 및 트렌치(712) 상에 증착된다. 결과적으로, 산소 라디칼(716)이 생성되고, 이들 라디칼(716)은 Si 증기와 반응하여 패턴(714) 상에 SiO2 층(박막)을 형성한다. 그러나, 저주파 RF 전력으로 인해, 산소 라디칼(716)이 실질적으로 더 적게 생성되어, 트렌치(712)의 상부 표면(717)에 비해 트렌치(712)의 하부 표면(713) 및 중간 표면(715)에 형성된 SiO2 층의 양이 더 적어지게 된다(도 7a). 즉, SiO2 층은 트렌치(712)의 하부 표면(713)에서 상부 표면(717)으로 이동함에 따라 더 두꺼워진다.
도 7b는, 약 27.12 MHz와 같은 고주파를 갖는 RF 전력이 반응 가스(O2)에 인가되는 일부 구현예에 따라, 증착 절차(720)를 나타낸다. 도 7b는, 고주파의 사용은, 구조 전체에 걸쳐 보다 균일한 증착을 얻도록 트렌치/홀과 같은 구조 내로의 플라즈마 가스(즉, 반응 가스 라디칼)의 침투를 개선할 수 있음을 나타낸다. 증착 절차(720) 동안에, 전극(728)을 사용하여 고주파 RF 전력을 반응 가스(O2)에 인가하여 반응 가스(O2)를 활성화시키면서, 소스 가스(Si 전구체)가 패턴(714) 및 트렌치(712) 상에 증착된다. 결과적으로, 산소 라디칼(730)이 생성되고, 이들 라디칼(730)은 Si 증기와 반응하여 패턴(734) 상에 SiO2 층(박막)을 형성한다. 고주파 RF 전력으로 인해, 실질적으로 더 많은 산소 라디칼(730)이 생성되고, 이들 더 많은 산소 라디칼(730)이 Si 증기와 반응하여, 트렌치(732)의 하부 표면(722), 중간 표면(724), 및 상부 표면(726)에 형성된 실질적으로 균일한 SiO2 층을 생성한다. 즉, SiO2 층의 두께는 트렌치(732)의 표면 전체에 걸쳐 실질적으로 유사하거나 동일할 수 있다. 일부 구현예에서, 적어도 트렌치(732)의 하부 및 중간 표면에서 SiO2 층의 두께는, 증착 절차(710)에서보다 증착 절차(720)에서 적어도 약 5% 내지 약 10% 더 클 수 있다. 여기서, 27.12 MHz는 단순히 고주파의 예시일 뿐이며, 예를 들어 전술한 약 13.56 MHz 내지 약 100 MHz 범위의 다른 고주파도 유사한 결과를 달성할 수 있다.
도 8은, 일부 구현예에 따른 증착 절차 동안에 생성된 산소 라디칼의 양과 주파수 사이의 관계를 나타내는 다른 다이어그램 예시이다. 산소 라디칼이 도 8에 나타나 있지만, 이는 다른 반응 가스 라디칼에 적용될 수 있다. 도 8을 참조하면, 약 430 kHz와 같은 저주파(820)가 박막 증착 절차 동안에 사용되는 경우에, 실질적으로 더 적은 양의 산소 라디칼이 생성될 수 있어서, 도 7a에 대해 전술한 트렌치와 같은 특징부 또는 구조 상에 불균일한 SiO2 층이 형성된다. 대조적으로, 13.56 MHz와 같은 고주파(810)가 사용되는 경우에, 상당히 더 많은 양의 산소 라디칼이 생성될 수 있어서, 도 7b에 대해 전술한 트렌치의 표면에 실질적으로 균일한 SiO2 층이 형성된다. 재차, 13.56 MHz는 단순히 고주파의 예시일 뿐이며, 예를 들어 전술한 약 13.56 MHz 내지 약 100 MHz 범위의 다른 고주파도 유사한 결과를 달성할 수 있다.
도 6을 다시 참조하면, 반응 가스 퍼지 단계(S4)에서, 소스 가스와 반응하지 않은 나머지 반응 가스가 퍼지될 수 있다. 일부 구현예에서, 반응 가스 퍼지 단계(S4) 동안에, 캐리어 가스(Ar)는 약 500 sccm 내지 약 1,000 sccm의 범위, 예를 들어 약 700 sccm의 가스 유량으로 반응 챔버에 제공될 수 있다. 단위 사이클 당 반응 가스 퍼지 단계(S4)의 처리 시간은 약 0.1초 내지 약 0.5초의 범위, 예를 들어 약 0.2초일 수 있다. S1-S4의 사이클은 적어도 1회 반복될 수 있다(예를 들어, m 사이클, m은 자연수임).
표 1은 증착 절차(S1-S4)를 수행하는 데 사용될 수 있는 예시적인 처리 파라미터 또는 조건의 요약이다. 재차, 전술한 파라미터 및 조건, 및 표 1에 나타낸 것들은 단지 예시일 뿐이며, 다른 숫자 또는 값도 사용될 수 있다.
표1 - 도 6의 증착 절차 (S1 내지 S4)에 대한 공정 조건
Figure pat00001
식각 절차
식각 절차(S5-S7)는 n회의 사이클 동안 수행될 수 있다(여기서 n은 자연수임). 예를 들어, 식각 절차(S5-S7)는 적어도 한 번 수행될 수 있다. 편의상, 식각 절차(S5-S7)는 NF3을 에천트로서 사용하고 Ar을 캐리어 가스로서 사용할 수 있다. 그러나, 에천트와 캐리어 가스의 다른 조합이 사용될 수도 있다. 예를 들어, ClF3, SF6, CF4 또는 F2와 같은 다른 에천트, 또는 불소를 함유 또는 비함유하는 다른 에천트가 또한 사용될 수 있다. 에천트는 단계(S6)에서만 제공될 수 있다. 캐리어 가스는 식각 절차(S5-S7) 전반에 걸쳐 연속적으로 제공될 수 있다.
식각 절차(S5-S7)는 약 50°C 내지 약 600°C, 예를 들어 약 400°C 내지 약 550°C 범위의 온도에서 수행될 수 있다. 식각 절차(S5-S7)는 약 1 토르 내지 약 5 토르, 예를 들어 약 2 토르 범위의 압력에서 수행될 수 있다.
식각 절차(S5-S7)는 잔여 가스 퍼지 단계(S5), 식각 단계(S6) 및 잔여 에천트/식각된 박막 퍼지 단계(S7)를 포함할 수 있다. 잔여 가스 퍼지 단계(S5)에서, 증착 절차(S1-S4) 동안에 반응하지 않은 잔여 가스가 퍼지될 수 있다. 잔여 가스 퍼지 단계(S5) 동안에, 캐리어 가스(Ar)는 약 5,000 sccm 내지 약 10,000 sccm의 범위, 예를 들어 약 7,000 sccm의 가스 유량으로 반응 챔버에 제공될 수 있다. 단위 사이클 당 잔여 가스 퍼지 단계(S5)의 처리 시간은 약 0.1초 내지 약 10.0 초의 범위, 예를 들어 약 6.0초일 수 있다.
식각 단계(S6)에서, SiO2 층의 증착된 박막은 제2 주파수를 갖는 제2 RF 전력으로 활성화된 에천트로 식각될 수 있다. 에천트는 불소를 포함할 수 있다. 예를 들어, 에천트는 NF3, ClF3, F2, SF6, CF4, 또는 이들의 조합 중 적어도 하나를 포함할 수 있다. 일부 구현예에서, SF6 또는 CF4 중 적어도 하나는, 개선된 식각 효과를 위해 약 200 nm의 트렌치 폭을 갖는 적어도 약 20:1의 종횡비를 갖는 트렌치에 형성된 박막을 식각하는 데 사용될 수 있다. NF3은 식각 단계(S6)에 사용될 수 있다. 제2 RF 전력은 약 100 와트 내지 약 500 와트의 범위, 예를 들어 약 300 와트일 수 있다. 제2 주파수는 약 3 kHz 내지 약 13,560 kHz의 범위, 예를 들어 약 100 kHz 내지 약 5,000 kHz일 수 있다.
식각 단계(S6) 동안에, 에천트는 약 200 sccm 내지 약 1,000 sccm의 범위, 예를 들어 약 300 sccm의 가스 유량으로 반응 챔버에 제공될 수 있다. 단위 사이클 당 식각 단계(S6)의 처리 시간은 약 5.0초 내지 약 15.0초의 범위, 예를 들어 약 11.0초일 수 있다.
식각 단계(S6)는 도 9a 내지 도 12에 대해 상세히 설명될 것이다. 제2 주파수를 갖는 제2 RF 전력이 에천트(NF3)에 인가되는 경우에, 불소 라디칼(F 라디칼)의 이온 충돌 효과가 증가할 수 있어서, 트렌치의 하부 표면보다는 트렌치의 상부 표면 상에서 더 많은 식각이 달성될 수 있다. 이러한 단계는 도 9a 내지 도 10c를 참조함으로써 보다 상세히 설명되어 있다.
도 9a 및 도 9b는 일부 구현예에 따른 식각 절차 동안에 이온 충돌 효과의 양과 주파수 사이의 관계를 나타내는 다이어그램 예시이다.
도 9b는, 약 27.12 MHz와 같은 고주파를 갖는 RF 전력이 에천트에 인가되는 비교예에 따른, 식각 절차(920)를 나타낸다. 식각 절차(920) 동안에, 에천트(NF3)가 증착된 막(930)에 인가되면서, 전극(928)을 통해 고주파(27.12 MHz)를 갖는 RF 전력을 에천트(NF3)에 인가하여 에천트를 활성화시킨다. 더 많은 불소 라디칼(F 라디칼)(926)이 고주파때문에 발생되어, 생성된 F 라디칼(926)로 트렌치(932)가 포화되도록 한다. 그러나, 생성된 F 라디칼(926)은 고주파의 파장이 더 짧기 때문에 비교적 더 낮은 에너지를 갖는다. 이러한 상황에서, 트렌치(932)의 상부 표면(924)(예, 상부 절반) 상에 형성된 박막은, 트렌치(932)의 나머지 부분 및 패턴(934)의 상단부(936) 상의 것보다 더 식각되는데, 이는 트렌치(932)의 상부 표면 상의 박막이 트렌치의 다른 부분 상의 박막보다 더 약하게 형성되기 때문이다(즉, 다른 부분보다 더 쉽게 식각에 의해 제거될 수 있음). 그 결과, 패턴(934)의 상단부(936) 상에 형성된 박막은 트렌치(932)의 상부 표면(924)을 형성한 박막보다 덜 식각된다. 즉, SiO2 층은 트렌치(932)의 상부 표면(924)에서 패턴(934)의 상단부(936)로 더 두꺼워진다.
도 9a는, 약 430 kHz와 같은 저주파를 갖는 RF 전력이 에천트에 인가되는 일부 구현예에 따른, 식각 절차(910)를 나타낸다. 식각 절차(910) 동안에, 에천트(NF3)가 증착된 막(917)에 인가되면서, 전극(918)을 통해 저주파(예컨대 약 430 KHz)를 갖는 RF 전력을 에천트(NF3)에 인가하여 에천트를 활성화시킨다. 저주파로 인해 더 적은 불소 라디칼(F 라디칼)(916)이 생성되지만, 생성된 F 라디칼(916)은 저주파의 더 긴 파장으로 인해 상대적으로 더 강한 에너지를 가질 수 있다. 이러한 상황에서, 더 높은 에너지의 F 라디칼이 많은 수로 박막, 특히 패턴(914)의 상단부(919) 상에 형성된 박막과 능동적으로 충돌할 수 있는(이온 충돌 효과 증가) 반면에, 더 높은 에너지의 F 라디칼이 적은 수로 트렌치(912)의 나머지 부분 상의 박막(917)과 충돌한다. 그 결과, 패턴(914)의 상단부(919) 상에 형성된 박막은 트렌치(912) 상에 형성된 박막(917)보다 더 식각된다. 예를 들어, 패턴(914)의 상단부(919)에서 트렌치(912)의 상부 표면 및 하부 표면으로 이동함에 따라, 박막의 식각이 점진적으로 더 많이 달성될 수 있다. 즉, SiO2 층은, 트렌치(912)의 하부 표면에서 패턴(914)의 상단 표면으로 이동함에 따라, 더 얇아질 수 있다. 여기서, 430 KHz는 단순히 저주파의 예시일 뿐이며, 예를 들어 전술한 약 3 KHz 내지 약 13,560 KHz 범위의 다른 저주파도 유사한 결과를 달성할 수 있다.
도 10a, 도 10b 및 도 10c는 일부 구현예에 따른 식각 절차 동안에 이온 충돌 효과의 양과 주파수 사이의 관계를 나타내는 다이어그램 예시이다. 도 10a에서, 필드 식각량(Å)은 식각되는 필드 부분(패턴의 상단부 상에 형성된 박막)의 양을 의미한다. 도 10a는 식각 주파수가 감소함에 따라, 필드 식각량(Å)이 증가함을 나타낸다. 예를 들어, 약 430 KHz 주파수가 에천트에 인가되는 경우에, 필드 부분은 약 465 Å만큼 식각되는 반면, 약 27.12 MHz 주파수가 에천트에 인가되는 경우에, 필드 부분은 약 305 Å만큼 식각된다.
도 10b를 참조하면, 일부 구현예에 따라, 저주파(430 KHz)로 활성화된 에천트가 약 595 Å(사전 식각 두께)의 원래 두께를 갖는, 패턴의 필드 부분 상의 박막을 식각할 경우에, 약 465 Å이 식각되어 약 130 Å(식각 후 두께)가 남도록 식각된다(도 11a의 좌상측 코너에 "13"(nm) 참조).
도 10c를 참조하면, 일부 구현예에 따라, (약 27.12 MHz와 같은) 고주파로 활성화된 에천트가 약 595 Å의 원래 두께를 갖는, 패턴의 필드 부분 상의 박막을 식각할 경우에, 약 305 Å이 식각되어 필드 부분의 식각 후 두께가 약 290 Å이 되도록 한다(도 11b의 좌상측 코너에 "29 nm" 참조).
도 11a는 일부 구현예에 따라 패턴의 상이한 부분에서의 식각 속도를 나타내는 다이어그램이다. 도 11b는 비교예에 따라 패턴의 상이한 부분에서의 식각 속도를 나타내는 다이어그램이다. 도 12는 비교예에 따라 그리고 일부 구현예에 따라, 패턴의 상이한 부분에서의 상이한 식각 속도를 나타내는 비교 다이어그램이다.
도 11a 및 도 12를 참조하면, (약 430 KHz와 같은) 저주파로 활성화되는 에천트가 사용되는 경우에, 패턴의 상단 에지(1210) 상의 박막(SiO2)의 나머지 두께는 약 13.4 nm이다. 대조적으로, 도 11b 및 도 12를 참조하면, (약 27.12 MHz와 같은) 고주파로 활성화되는 에천트가 사용되는 경우에, 패턴의 상단 에지(1210) 상의 박막(SiO2)의 나머지 두께는 약 27.2 nm이다. 즉, 패턴의 상단 에지(1210) 상의 박막(SiO2)은 고주파보다 저주파를 사용하여 실질적으로 더 많이 식각된다.
도 11a 및 도 12를 다시 참조하면, (약 430 KHz와 같은) 저주파로 활성화되는 에천트가 사용되는 경우에, 트렌치(1212)의 상부(트렌치 상단) 상에 형성된 박막(SiO2)의 제1 부분(1220)의 나머지 두께는 약 12.3 nm이다. 대조적으로, 도 11b 및 도 12를 다시 참조하면, (약 27.12 MHz와 같은) 고주파로 활성화되는 에천트가 사용되는 경우에, 박막(SiO2)의 제1 부분(1220)의 나머지 두께는 약 20.0 nm이다. 즉, 트렌치 상단은 고주파보다 저주파를 사용하여 실질적으로 더 많이 식각된다. 또한, (약 430 KHz와 같은) 저주파로 활성화된 에천트가 사용되는 경우에, 박막(SiO2)의 제1 부분(1220)은 트렌치(1212)의 나머지 표면 상에 형성된 박막의 제2 부분(제3 및 제4 부분(1230 및 1240을 포함하나 이에 제한되지 않음; 라벨링되지 않음)보다 더 많이 식각될 수 있다.
(약 430 KHz와 같은) 저주파로 활성화되는 에천트가 사용되는 경우에, 트렌치(1212)의 중간 부분(트렌치 중간) 상에 형성된 박막(SiO2)의 제3 부분(1230)의 나머지 두께는 약 15.2 nm이다. 대조적으로, (약 27.12 MHz와 같은) 고주파로 활성화되는 에천트가 사용되는 경우에, 트렌치 중간 상에 형성된 박막(SiO2)의 제3 부분(1230)의 나머지 두께는 약 18.6 nm이다. 즉, 트렌치 중간은 고주파보다 저주파를 사용하여 실질적으로 더 많이 식각된다.
(약 430 KHz와 같은) 저주파로 활성화되는 에천트가 사용되는 경우에, 트렌치(1212)의 하부 중간 부분(트렌치 중간-하부) 상에 형성된 박막(SiO2)의 제4 부분(1240)의 나머지 두께는 약 17.7 nm이다. 대조적으로, 고주파(27.12 MHz)로 활성화되는 에천트가 사용되는 경우에, 트렌치 중간-하부 상의 박막(SiO2)의 제4 부분(1240)의 나머지 두께는 약 23.3 nm이다. 즉, 트렌치 중간-하부는 고주파보다 저주파를 사용하여 실질적으로 더 많이 식각된다. 또한, (약 430 KHz와 같은) 저주파로 활성화된 에천트가 사용되는 경우에, 박막(SiO2)의 제3 부분(1230)(트렌치 중간)은 박막(SiO2)의 제4 부분(1240)(트렌치 중간-하부)보다 더 많이 식각될 수 있다.
패턴(1214)은, 패턴(1214)의 상단부 상에 형성된 박막(SiO2)의 제5 부분(1216)을 포함할 수 있다. 제5 부분(1216)은, 패턴(1214)의 상단부의 에지 상에 형성된 박막(SiO2)의 제6 부분(1210), 및 패턴(1214)의 나머지 상단부(즉, 제6 부분(1210)을 제외한 제5 부분(1216)) 상에 형성된 박막(SiO2)의 제7 부분(1217)을 포함할 수 있다. 박막(SiO2)의 제6 부분(1210)은 박막(SiO2)의 제7 부분(1217)보다 적게 식각될 수 있다. 제1 부분(1220), 제6 부분(1210) 및 제7 부분(1217)은 고주파보다 저주파로 활성화된 에천트로 상당히 더 많이 식각된다. 또한, 이들 세 개의 상부(1217, 1210 및 1220) 상의 나머지 SiO2 막의 두께는, 각각 약 13 nm, 약 13.4 nm 및 약 12.3 nm이며, 이는 비교예의 두께(약 29 nm, 약 27.2 nm 및 약 20.0 nm)보다 실질적으로 균일하게 더 얇다(도 11a 및 도 11b 참조).
도 6의 식각 절차의 퍼지 단계(S7)를 다시 참조하면, 나머지 에천트 가스 및 박막으로부터 식각된 재료는 캐리어 가스(Ar)로 퍼지될 수 있다. 단위 사이클 당 퍼지 단계(S7)의 처리 시간은 약 2.0초 내지 약 10.0초의 범위, 예를 들어 약 6.0초일 수 있다. 퍼지 단계(S7) 동안에, 캐리어 가스(Ar)는 약 5,000 sccm 내지 약 10,000 sccm의 범위, 예를 들어 약 7000 sccm의 가스 유량으로 반응 챔버에 계속 제공될 수 있다. S5-S7의 사이클은 적어도 1회, 예를 들어 n 사이클을 반복할 수 있고, n은 자연수이다. 증착 사이클의 수(m)와 식각 사이클의 수(n)의 합은 x(m + n = x)일 수 있다.
표 2는 식각 절차(S5-S7)를 수행하기 위해 사용된 예시적인 처리 파라미터 또는 조건의 요약이다. 재차, 전술한 파라미터 및 조건, 및 표 2에 나타낸 것들은 단지 예시일 뿐이며, 다른 숫자 또는 값도 사용될 수 있다.
표 2 - 도 6의 식각 단계 (S5 내지 S7)의 공정 조건
Figure pat00002
도 13a는 일부 구현예에 따라 갭에 충진된, 이음매 없는 박막(1310)을 나타낸다. 도 13a에 나타낸 박막은, 고주파 기반 증착 절차 및 저주파 기반 식각 절차를 반복함으로써, 제조될 수 있다. 전술한 바와 같이, 저주파 기반 식각 절차에 따라, 박막의 상부는. 박막의 중간 및 하부보다 더 식각될 수 있다. 즉, 트렌치의 폭은, 트렌치가 하부에서 상부로 이동함에 따라 더 넓게 된다. 증착 절차 및 식각 절차를 반복함으로써, 트렌치의 중간 및 하부는 박막으로 먼저 채워지고 그 다음 트렌치의 상부가 채워져서, 박막은 도 13a에 나타낸 바와 같이 공극/이음매가 실질적으로 없는 박막을 형성할 수 있도록 한다.
도 13b는 비교예에 따라 내부에 이음매(1322)를 갖는 박막(1320)을 나타낸다. 도 13b에 나타낸 박막은, 저주파 기반 증착 절차 및 고주파 기반 식각 절차를 반복함으로써, 제조된다. 전술한 바와 같이, 고주파 기반 식각 절차에 따라, 박막의 중간 부분은. 박막의 상부 및 하부보다 더 식각된다. 즉, 트렌치의 폭은 트렌치의 중간 부분에서 가장 넓다. 증착 절차 및 식각 절차를 반복함으로써, 트렌치의 상부는 박막으로 먼저 충진되고, 트렌치의 갭은 상부로부터 폐쇄되어, 도 13b에 나타낸 바와 같이 트렌치의 중간 부분에 일부 공극 및/또는 이음매를 형성시킨다.
도 14는 일부 구현예에 따라, 반도체 제조 공정에서 반도체 패턴 내에 갭을 충진하는 다른 방법(1400) 예시를 나타낸다. 단계(1410)에서, 고 종횡비 트렌치/홀을 갖는 반도체 패턴이 기판 상에 형성될 수 있다. 전술한 바와 같이, 높은 종횡비는 적어도 약 20:1일 수 있다.
단계(1420)에서, 박막은, 하나 이상의 기상 반응물을 사용하는 ALD, PEALD 또는 PECVD와 같은 기상 증착 공정에 의해 증착될 수 있다. 예를 들어, 박막은, 반응 가스를 사용하여 반도체 패턴을 포함한 기판 상에 증착될 수 있다(증착 절차). 반응 가스는 하나 이상의 반응 가스를 포함할 수 있다. 일부 구현예에서, 반응 가스는, 제1 주파수를 갖는 제1 RF 전력 또는 제2 주파수를 갖는 제2 RF 전력으로 활성화될 수 있다. 반응 가스는 O2, O3, H2O, NO2, N2O, 또는 이들의 조합을 포함할 수 있으나 이에 제한되지 않는다. 제1 주파수는 약 100 kHz 내지 약 3,000 MHz의 범위일 수 있다. 제1 RF 전력은 약 100 와트 내지 약 20,000 와트의 범위일 수 있다. 제2 주파수는 약 3 kHz 내지 약 13,560 kHz의 범위일 수 있다. 제2 RF 전력은 약 100 와트 내지 약 500 와트의 범위일 수 있다. 다른 구현예에서, 반응 가스는 제3 RF 전력, 예를 들어 제1 RF 전력보다 높거나, 제2 RF 전력보다 낮은 전력으로 활성화될 수 있다. 제3 RF 전력은 제1 주파수보다 높거나 제2 주파수보다 낮은 주파수를 가질 수 있다. 도 14의 방법(1400)과 도 5의 방법(500) 간의 주요 차이점은, 도 5의 증착 절차는 에천트를 활성화하는 데 사용되는 제2 주파수보다 높은 제1 주파수를 갖는 제1 RF 전력으로 수행되는 반면에, 도 14의 증착 절차는 반응 가스를 활성화시킬 수 있는 임의의 적절한 주파수를 갖는 임의의 적절한 RF 전력으로 수행될 수 있다는 것이다. 즉, 도 14의 증착 절차에서 반응 가스를 활성화하는 데 사용되는 주파수는, 에천트를 활성화하는 데 사용되는 주파수보다 높을 필요가 없을 수 있다.
단계(1430)에서, 증착된 박막은, 저주파를 갖는 낮은 RF 전력으로 활성화된 에천트를 사용하여 식각될 수 있다(식각 절차). 저 RF 전력은 약 100 와트 내지 약 500 와트의 범위일 수 있다. 저주파는, 전술한 제2 주파수와 동일할 수 있고, 즉 약 3 kHz 내지 약 13,560 kHz의 범위이다. 에천트는 NF3, ClF3, F2, SF6, CF4, 또는 이들의 조합을 포함할 수 있으나, 이에 제한되지 않는다.
단계(1440)에서, 증착 절차(단계(1420)) 및 식각 절차(단계(1430))의 사이클은, 예를 들어 트렌치 및/또는 홀이 박막으로 충진될 때까지 N회(N은 자연수임) 반복될 수 있다. 반복 횟수는, 전술한 처리 파라미터 및/또는 조건 중 하나 이상에 따라 달라질 수 있다.
도 15는, 일부 구현예에 따라 반도체 제조 공정에서, 음으로 경사진 트렌치를 갖는 반도체 패턴 내에 갭을 충진하는 공정(1500) 예시를 나타낸다. 도 16은, 일부 구현예에 따라, 도 15의 음으로 경사진 트렌치를 갖는 반도체 패턴 내에 갭을 충진하는 방법(1600) 예시를 나타낸다. 도 15를 참조하면, 반도체 패턴(1512)은, 상부 및 중간 부분보다 상단부에서 더 작은 폭을 갖는, 음으로 경사진 트렌치(1514)를 가질 수 있다. 음으로 경사진 트렌치(1514)는, 공극 및/또는 이음매가 실질적으로 없는 박막(1522)으로 충진될 수 있다.
도 16의 갭 충진 방법 1600은 도 15를 참조로 설명될 것이다. 단계(1610)에서, 음으로 경사진 트렌치(1514)를 갖는 반도체 패턴(1512)을 포함한 기판(1510)이 반응기(미도시) 상에 제공될 수 있다. 예를 들어, 기판은 반응기 내부의 서셉터 또는 가열 블록 상에 배치될 수 있다(도 15의 (a) 참조).
단계(1620)에서, 음으로 경사진 트렌치(1514)는, 반도체 패턴(1512) 상에 박막(1522)을 증착하면서 증착 억제제를 제공함으로써, 양으로 경사진 트렌치(1520)로 전환될 수 있다(도 15의 "(b)" 참조). 일부 구현예에서, 증착 억제제 및 박막은, 동시에 또는 실질적으로 동시에 제공될 수 있다. 다른 구현예에서, 증착 억제제를 공급하는 타이밍 및 박막을 공급하는 타이밍은 적어도 부분적으로 서로 중첩될 수 있다. 증착 억제제는, 트렌치(1514)의 상단부 상의 박막 증착을 억제하거나 감소시켜, 박막이 트렌치(1514)의 나머지 부분보다 상단부 상에 더 적게 증착될 수 있도록 한다. 일부 구현예에서, 증착 억제제는, 박막이 패턴(1512) 상에 증착되는 동안에 패턴(1512)에 공급될 수 있다. 증착 억제제는, 예를 들어 N2(질소) 억제제를 포함할 수 있다. N2 억제제는 상향식 갭 충진 특성이 우수하다. 아세틸아세톤 또는 중합체와 같이 양호한 상향식 갭 충진 특성을 갖는 다른 증착 억제제가 또한 사용될 수 있다. 박막은 SiO2를 포함할 수 있다.
도 15의 단계 (b)는, 음으로 경사진 트렌치(1514)가 양으로 경사진 트렌치(1520)으로 변환될 때까지, X회(X 사이클 및 X는 자연수임) 반복될 수 있다(도 15의 "(b)" 참조). 음으로 경사진 트렌치(1514)를 양으로 경사진 트렌치(1520)로 변환하는 것은 갭 충진 공정에서 유리할 수 있는데, 이는 실질적으로 공극 및/또는 이음매가 없는 박막이, 음으로 경사진 트렌치(1514)와 비교하면 양으로 경사진 트렌치(1520)에 형성될 수 있기 때문이다. 예를 들어, 박막이 음으로 경사진 트렌치에 증착되는 경우에, 더 많은 공극 및/또는 이음매가 생성될 수 있다. 증착 절차는, 전술한 임의의 적절한 주파수 RF 전력으로 활성화된 반응 가스를 사용할 수 있다.
단계(1630)에서, 양으로 경사진 트렌치(1520)의 상단부는, 제1 식각 주파수를 갖는 제1 식각 RF 전력으로 활성화된 에천트를 사용하여 증착된 박막을 식각함으로써 확장될 수 있다(도 15의 "(c)" 참조). 일부 구현예에서, 제1 식각 주파수는 저주파일 수 있다. 일부 구현예에서, 제1 식각 주파수는 약 3 kHz 내지 약 13,560 kHz의 범위이다. 일부 구현예에서, 제1 식각 주파수는 약 100 kHz 내지 약 5,000 kHz의 범위이다. 일부 구현예에서, 제1 식각 RF 전력은 약 100 와트 내지 약 500 와트의 범위이다. 에천트는 NF3, ClF3, F2, SF6, CF4, 또는 이들의 조합을 포함할 수 있으나, 이에 제한되지 않는다.
단계(1640)에서, 증착 주파수를 갖는 증착 RF 전력으로 활성화된 반응 가스를 사용하여, 박막이, 상단 넓은 트렌치(1530) 상에 증착될 수 있다. 트렌치가 넓은 상단을 갖기 때문에, 박막은, 전술한 상단부를 충진하기 전에 트렌치(1530)의 하부 및 중간 부분 상에 충진될 수 있다. 이러한 방식으로, 공극 및/또는 이음매가 실질적으로 없는 박막이 트렌치(1530)에 형성될 수 있다. 반응 가스는, 반응 가스를 활성화시킬 수 있는 임의의 주파수 RF 전력으로 활성화될 수 있다. 증착 주파수는, 반응 가스를 활성화시킬 수 있는 임의의 주파수일 수 있다. 일부 구현예에서, 증착 주파수는 제1 식각 주파수보다 낮다. 일부 구현예에서, 증착 주파수는 제1 식각 주파수보다 높다. 일부 구현예에서, 증착 주파수는 제1 식각 주파수와 동일하다. 일부 구현예에서, 증착 주파수는 고주파일 수 있다. 일부 구현예에서, 증착 주파수는 저주파일 수 있다. 반응 가스는 O2, O3, H2O, NO2, N2O, 또는 이들의 조합을 포함할 수 있으나 이에 제한되지 않는다.
단계(1650)에서, 증착된 박막은, 제2 식각 주파수를 갖는 제2 식각 RF 전력(또는 저주파 RF 전력)으로 활성화된 에천트를 사용하여 식각될 수 있다. 일부 구현예에서, 제2 식각 주파수는 저주파일 수 있다. 일부 구현예에서, 제2 식각 주파수는 단계(1630)에서 제1 식각 주파수와 동일할 수 있다. 일부 구현예에서, 제2 식각 주파수는 단계(1630)에서 제1 식각 주파수와 상이할 수 있다. 일부 구현예에서, 제2 식각 주파수는 약 3 kHz 내지 약 13,560 kHz의 범위이다. 일부 구현예에서, 제2 식각 주파수는 약 100 kHz 내지 약 5,000 kHz의 범위이다. 일부 구현예에서, 제2 식각 RF 전력은 약 100 와트 내지 약 500 와트의 범위이다. 전술한 바와 같이, 저주파 RF 전력으로 활성화되는 에천트는, 트렌치의 중간 표면 및 하부 표면보다 트렌치의 상부 표면 상의 더 많은 박막을 식각할 수 있어서, 트렌치의 상단 표면을 충진하기 전에 박막이 트렌치의 하부 표면 및 중간 표면 상에서 충진될 수 있다. 재차, (고주파 또는 저주파 RF 전력에 의한) 증착과 저주파 식각의 조합은 트렌치(1530) 내에 실질적으로 공극 및/또는 이음매가 없는 박막을 더욱 효율적으로 형성할 수 있다. 단계(1660)에서, 단계(1640) 및 단계(1650)의 사이클은, 트렌치(1530)가 박막으로 충진될 때까지 반복될 수 있다(도 15의 "(d)" 참조).
기타 변형
일부 구현예에서, 증착 절차에서 고주파 RF 전력을 사용하지 않고서도 상당한 양의 반응 가스 라디칼이 생성될 수 있다. 예를 들어, O2는, 증착 절차에서 고주파 RF 전력을 인가하지 않고서 고온 환경, 예를 들어 약 700°C에서 반응 가스로서 사용될 수 있다. 또한, O3은 플라즈마 가스(예, O2 + 고주파 RF 전력)를 생성하지 않고 반응 가스로서 사용될 수 있다.
일부 구현예에서, 증가된 이온 충돌 효과는, 식각 절차에서 저주파 RF 전력을 사용하지 않고 실현될 수 있다. 예를 들어, 식각 절차 동안, 에천트는 낮은 압력 환경, 예를 들어 약 1 토르 미만의 압력에서 사용될 수 있다. 더 낮은 압력은 가스 입자 사이의 평균 자유 경로(MFP)를 더 길게 만들수 있어, 더 적은 양의 에천트 라디칼(예, F 라디칼)이 다른 가스 입자와 충돌할 수 있고, 그 결과 이온 충돌 효과가 증가될 수 있다.
특정 양태, 구현예, 또는 실시예와 관련하여 설명된 특징부, 재료, 특징 또는 그룹은 이와 호환되는 한, 이 섹션에서 또는 본 명세서의 다른 곳에서 설명된 임의의 다른 양태, 구현예 또는 실시예에 적용 가능함을 이해해야 한다. (임의의 첨부된 청구범위, 요약 및 도면을 포함한) 본 명세서에 개시된 모든 특징부, 및/또는 개시된 임의의 방법 또는 공정의 모든 단계는, 이러한 특징부 및/또는 단계 중 적어도 일부가 상호 배타적인 조합을 제외하고, 임의의 조합으로 조합될 수 있다. 보호는 전술한 구현예의 세부 사항에 제한되지 않는다. 보호는, (임의의 첨부된 청구범위, 요약 및 도면을 포함한) 본 명세서에 개시된 특징부의 임의의 신규한 것 또는 임의의 신규한 조합, 또는 개시된 임의의 방법 또는 공정 단계의 임의의 신규한 것 또는 임의의 신규한 조합으로 확장된다.
또한, 별도 구현의 맥락에서 본 개시에 설명된 특정한 특징부도 단일 구현에서 조합하여 또한 구현될 수 있다. 역으로, 단일 구현의 문맥에서 설명된 다양한 특징부는 또한 다수의 구현에서 개별적으로 또는 임의의 적절한 하위 조합으로 구현될 수도 있다. 또한, 특징부는 특정 조합에서 작용하는 것으로 전술될 수 있지만, 청구범위의 조합으로부터 하나 이상의 특징부는, 일부 경우에 조합으로부터 실시될 수 있고, 조합은 하위 조합 또는 하위 조합의 변형으로 청구될 수 있다.
또한, 작동이 도면에 도시되거나 특정 순서로 명세서에 설명될 수 있지만, 원하는 결과를 달성하기 위해 이러한 작동은 나타낸 특정 순서 또는 순차적인 순서로, 또는 모든 작동이 수행될 필요가 없음을 인식해야 한다. 도시되지 않거나 설명되지 않는 다른 작동은, 예시적인 방법 및 공정에 포함될 수 있다. 예를 들어, 하나 이상의 추가 작동은 설명된 작동 중 임의의 작동 이전, 이후, 동시에, 및 그 사이에 수행될 수 있다. 또한, 작동은 다른 구현에서 재배열되거나 재순서화될 수 있다. 당업자는, 일부 구현예에서 예시 및/또는 개시된 공정에서 취해진 실제 단계는 도면에 나타낸 것과 상이할 수 있음을 이해할 것이다. 구현예에 따라, 전술한 단계 중 특정 단계는 제거될 수 있고, 다른 단계는 추가될 수 있다. 또한, 위에 개시된 특정 구현예의 특징부 및 속성은 다른 방식으로 조합될 수 있으며, 이들 모두는 본 개시의 범주 내에 속하는 추가 구현예를 형성한다. 또한, 전술한 구현에서 다양한 시스템 구성 요소의 분리는, 모든 구현에서 이러한 분리를 필요로 하는 것으로 이해해서는 안 되며, 설명된 구성 요소 및 시스템이 일반적으로 단일 제품에서 함께 통합되거나 다수의 제품에 패키징될 수 있음을 이해해야 한다. 예를 들어, 본원에 기술된 에너지 저장 시스템용 구성 요소 중 임의의 구성 요소는 별도로 제공될 수 있거나, 함께 통합(예, 함께 패키징되거나 함께 부착)될 수 있어 에너지 저장 시스템을 형성한다.
본 개시의 목적을 위해, 특정 양태, 이점, 및 신규 특징부가 본원에 설명된다. 반드시 이러한 모든 장점을 임의의 특정 구현예에 따라 달성할 수 있는 것은 아니다. 따라서, 예를 들어 당업자는 본 개시가, 본원에 교시 또는 제안될 수 있는 다른 장점을 반드시 달성하지 않고서, 본원에 교시된 바와 같은 하나의 장점 또는 여러 장점을 달성하는 방식으로 구현되거나 수행될 수 있음을 인식할 것이다.
조건 언어, 예컨대 "할 수 있다" 또는 "일 수 있다"는, 달리 언급되지 않거나 사용된 문맥 내에서 이해되는 한, 다른 구현예가 특정 특징부, 요소 및/또는 단계를 포함하지 않는 반면에 특정 구현예는 포함함을 전달하고자 일반적으로 의도한다. 따라서, 특징부, 요소 및/또는 단계가 하나 이상의 구현예에 필요한 임의의 방식이거나, 하나 이상의 구현예가 사용자 입력 또는 프롬프트 유무에 따라 이러한 특징부, 요소 및/또는 단계를 포함하는지 또는 임의의 특정 구현예에서 수행해야 하는지 여부를 결정하기 위한 로직을 반드시 포함하는 것을 의미하기 위해 이러한 조건적인 언어를 의도한 것은 아니다.
달리 구체적으로 언급하지 않는 한, 문구 "X, Y 및 Z 중 적어도 하나"와 같은 접속 언어는, 일반적으로 항목, 용어 등이 X, Y, 또는 Z일 수 있다는 것을 전달하기 위해 일반적으로 사용되는 문맥으로 이해된다. 따라서, 이러한 접속 언어는, 특정 구현예가 일반적으로 X 중 적어도 하나, Y 중 적어도 하나, 및 Z 중 적어도 하나의 존재를 필요로 하는 것을 의미하도록 의도되지 않는다.
본원에서 사용된 정도의 언어, 예컨대 본원에서 사용된 용어 "대략", "약", 및 "실질적으로"는 여전히 원하는 기능을 수행하거나 원하는 결과를 성취하는, 언급된 값, 양 또는 특징에 가까운 값, 양 또는 특징을 나타낸다.
본 개시의 범주는 본 섹션에서 또는 본 명세서의 다른 부분에서 구현예의 구체적인 개시 내용에 의해 제한되는 것이 아니며, 본 섹션에서 또는 본 명세서의 다른 부분에서 제시되거나 미래에 제시될 청구범위에 의해 제한될 수 있다. 청구범위의 언어는 청구범위에 사용된 언어에 기초하여 광범위하게 해석되어야 하며, 본 명세서에서 또는 본 출원의 실행 중에 설명된 실시예로 제한되지 않으며, 실시예는 비배타적 것으로 해석되어야 한다.
특정 구현예가 설명되었지만, 이들 구현예는 단지 예시로서 제시되었으며, 본 개시의 범위를 제한하려는 것은 아니다. 실제로, 본원에 설명된 신규 방법 및 시스템은, 다양한 다른 형태로 구현될 수 있다. 또한, 본 개시의 범주로부터 벗어나지 않고 본원에서 설명된 시스템 및 방법의 다양한 생략, 치환 및 변화가 이루어질 수 있다. 첨부된 청구범위 및 그 균등물은, 본 개시의 범주 및 사상 내에 속하는 바와 같이 이러한 형태 또는 변형을 포함하도록 의도된다. 따라서, 본 발명의 범주는 오직 첨부된 청구범위를 참조하여 정의된다.

Claims (20)

  1. 반도체 기판 상의 3차원 구조에 갭을 충진하는 방법으로서, 상기 방법은,
    제1 주파수를 갖는 제1 무선 주파수(RF) 전력으로 활성화된 적어도 하나의 반응 가스를 사용하여 상기 3차원 구조 상에 박막을 증착하는 단계로서, 상기 3차원 구조는 트렌치 및/또는 홀을 포함하는, 단계; 및
    상기 제1 주파수보다 낮은 제2 주파수를 갖는 제2 RF 전력으로 활성화된 적어도 하나의 에천트를 사용하여 상기 증착된 박막을 식각하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 트렌치 및/또는 홀이 상기 박막으로 충진될 때까지 상기 증착 및 식각 사이클을 적어도 한 번 반복하는 단계를 추가로 포함하는, 방법.
  3. 제1항에 있어서, 상기 반응 가스는 산소를 포함하는, 방법.
  4. 제3항에 있어서, 상기 반응 가스는 O2, O3, H2O, NO2, N2O, 또는 이들의 조합 중 적어도 하나를 포함하는, 방법.
  5. 제1항에 있어서, 제1 주파수는 약 100 kHz 내지 약 3,000 MHz의 범위인, 방법.
  6. 제5항에 있어서, 제1 주파수는 약 27.12 MHz 내지 약 100 MHz의 범위인, 방법.
  7. 제1항에 있어서, 제1 RF 전력은 약 500 와트 내지 약 3,000 와트의 범위인, 방법.
  8. 제1항에 있어서, 제2 주파수는 약 100 kHz 내지 약 5,000 kHz의 범위인, 방법.
  9. 제1항에 있어서, 제2 RF 전력은 약 100 와트 내지 약 500 와트의 범위인, 방법.
  10. 제1항에 있어서, 제1 주파수는 약 27.12 MHz 내지 약 100 MHz의 범위에 있고, 제2 주파수는 약 100 kHz 내지 약 5,000 kHz의 범위에 있는, 방법.
  11. 제1항에 있어서, 상기 에천트는 불소를 포함하는, 방법.
  12. 제11항에 있어서, 상기 에천트는 NF3, ClF3, F2, SF6, CF4, 또는 이들의 조합 중 적어도 하나를 포함하는, 방법.
  13. 제1항에 있어서, 상기 트렌치 및/또는 홀은 적어도 약 20:1의 종횡비를 갖는, 방법.
  14. 제13항에 있어서, 상기 반복은, 상기 트렌치 및/또는 홀의 폭이 적어도 약 200 nm일 경우에, 약 1 내지 10회 수행되는, 방법.
  15. 제13항에 있어서, 상기 반복은, 상기 트렌치 및/또는 홀의 폭이 약 150 nm 내지 약 200 nm의 범위에 있을 경우에, 약 1 내지 20회 수행되는, 방법.
  16. 제13항에 있어서, 상기 반복은, 상기 트렌치 및/또는 홀의 폭이 약 100 nm 이하일 경우에, 약 1 내지 40회 수행되는, 방법.
  17. 반도체 기판 위의 3차원 구조에 갭을 충진하는 방법으로서, 상기 방법은,
    반응 가스와 상기 3차원 구조를 접촉시키는 단계를 포함한 기상 증착 공정에 의해 적어도 상기 3차원 구조 상에 박막을 증착하는 단계로서, 상기 3차원 구조는 트렌치 및/또는 홀을 포함하는, 단계; 및
    약 3 kHz 내지 약 13,560 kHz 범위의 주파수를 갖는 RF 전력으로 활성화된 적어도 하나의 에천트를 사용하여 상기 증착된 박막을 식각하는 단계를 포함하는, 방법.
  18. 제17항에 있어서, 상기 트렌치 및/또는 홀이 상기 박막으로 충진될 때까지 상기 증착 및 식각 사이클을 적어도 한 번 반복하는 단계를 추가로 포함하는, 방법.
  19. 제17항에 있어서, 상기 증착은 약 100 kHz 내지 약 3,000 kHz 범위의 주파수로 상기 반응 가스를 활성화시키는 단계를 포함하는, 방법.
  20. 제17항에 있어서, 상기 에천트는 NF3, CIF3, F2, SF6, CF4, 또는 이들의 조합 중 적어도 하나를 포함하는, 방법.
KR1020210051308A 2020-04-24 2021-04-20 반도체 기판 상의 3차원 구조에 갭을 충진하는 방법 KR20210132606A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063014916P 2020-04-24 2020-04-24
US63/014,916 2020-04-24

Publications (1)

Publication Number Publication Date
KR20210132606A true KR20210132606A (ko) 2021-11-04

Family

ID=78130185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210051308A KR20210132606A (ko) 2020-04-24 2021-04-20 반도체 기판 상의 3차원 구조에 갭을 충진하는 방법

Country Status (4)

Country Link
US (2) US11814728B2 (ko)
KR (1) KR20210132606A (ko)
CN (1) CN113555315A (ko)
TW (1) TW202208665A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230015231A (ko) * 2021-07-22 2023-01-31 삼성전자주식회사 막 증착방법 및 이를 통해 증착된 막을 포함하는 소자
CN114429903A (zh) * 2022-01-20 2022-05-03 长鑫存储技术有限公司 一种半导体结构及其形成方法、制造装置
WO2024091612A1 (en) * 2022-10-26 2024-05-02 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Etching methods with alternating non-plasma and plasma etching processes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6802944B2 (en) * 2002-10-23 2004-10-12 Applied Materials, Inc. High density plasma CVD process for gapfill into high aspect ratio features
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US9627221B1 (en) * 2015-12-28 2017-04-18 Asm Ip Holding B.V. Continuous process incorporating atomic layer etching
US10037884B2 (en) * 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
CN110050331B (zh) 2016-12-09 2023-07-25 Asm Ip 控股有限公司 热原子层蚀刻工艺
US10283319B2 (en) 2016-12-22 2019-05-07 Asm Ip Holding B.V. Atomic layer etching processes
CN110546302B (zh) 2017-05-05 2022-05-27 Asm Ip 控股有限公司 用于受控形成含氧薄膜的等离子体增强沉积方法
US10269559B2 (en) * 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
US11295937B2 (en) * 2019-09-17 2022-04-05 Tokyo Electron Limited Broadband plasma processing systems and methods

Also Published As

Publication number Publication date
CN113555315A (zh) 2021-10-26
US20240043997A1 (en) 2024-02-08
US20210332479A1 (en) 2021-10-28
US11814728B2 (en) 2023-11-14
TW202208665A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US20210035854A1 (en) Method of forming a structure using fluorine removal
US11476109B2 (en) Method of forming an electronic structure using reforming gas, system for performing the method, and structure formed using the method
US11823866B2 (en) Thin film forming method
US11643724B2 (en) Method of forming structures using a neutral beam
KR20210132606A (ko) 반도체 기판 상의 3차원 구조에 갭을 충진하는 방법
US8669185B2 (en) Method of tailoring conformality of Si-containing film
US9818604B2 (en) Method for depositing insulating film on recessed portion having high aspect ratio
US20220005693A1 (en) Silicon nitride and silicon oxide deposition methods using fluorine inhibitor
KR20220045900A (ko) 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
KR102125077B1 (ko) 박막 증착 방법
CN110832109B (zh) 氮含量高的氮化硅膜
US20230096453A1 (en) Substrate processing method
KR20230093782A (ko) 반도체 소자의 갭필 방법
US20240145236A1 (en) Substrate processing method
KR102125076B1 (ko) 박막 증착 방법
US20230298930A1 (en) Substrate processing method
US20230089397A1 (en) Air gap forming method and selective deposition method
CN116092933A (zh) 薄膜沉积方法和系统
KR20240059561A (ko) 기판 처리 방법
CN115961268A (zh) 衬底处理方法
CN115142051A (zh) 使用低射频等离子体过程形成氮化硅层的方法和系统

Legal Events

Date Code Title Description
A201 Request for examination