KR20210107988A - 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법 - Google Patents

검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법 Download PDF

Info

Publication number
KR20210107988A
KR20210107988A KR1020200022571A KR20200022571A KR20210107988A KR 20210107988 A KR20210107988 A KR 20210107988A KR 1020200022571 A KR1020200022571 A KR 1020200022571A KR 20200022571 A KR20200022571 A KR 20200022571A KR 20210107988 A KR20210107988 A KR 20210107988A
Authority
KR
South Korea
Prior art keywords
light emitting
display panel
light
unit
layer
Prior art date
Application number
KR1020200022571A
Other languages
English (en)
Inventor
이원호
임현덕
조현민
강종혁
조성찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200022571A priority Critical patent/KR20210107988A/ko
Priority to CN202080096621.8A priority patent/CN115104181A/zh
Priority to US17/801,428 priority patent/US20230078237A1/en
Priority to PCT/KR2020/004942 priority patent/WO2021172652A1/ko
Publication of KR20210107988A publication Critical patent/KR20210107988A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10048—Infrared image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10064—Fluorescence image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30121—CRT, LCD or plasma display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법이 제공된다. 그 중 표시패널의 검사 방법은, 발광 소자들이 구비된 표시패널을 검사하는 검사장치에 있어서, 상기 표시패널의 이미지를 획득하는 ‘이미지 획득 단계’, 및 상기 표시패널 내 상기 발광 소자들의 정렬도를 판단하는 ‘정렬도 판단 단계’를 포함한다.

Description

검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법{Inspection device, inspection method and repair method of display panel using the same}
본 발명은 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법에 관한 것이다.
표시장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시장치(Organic Light Emitting Display, OLED), 액정 표시장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시장치가 사용되고 있다.
표시장치의 화상을 표시하는 장치로서 유기 발광 표시패널이나 액정 표시패널과 같은 표시패널을 포함한다. 그 중, 발광 표시패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
상술한 표시장치가 연구됨에 따라, 표시장치의 결함을 검사하는 검사장치가 함께 연구되고 있다.
본 발명이 해결하려는 과제는, 표시장치 내 발광 소자의 정렬도를 개선할 수 있는 표시장치의 검사 방법 및 수선 방법을 제공하고자 하는 것이다.
본 발명이 해결하려는 다른 과제는, 표시장치 내 발광 소자 밀도를 개선할 수 있는 표시장치의 검사 방법 및 수선 방법을 제공하고자 하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 표시장치 내 발광 소자의 정렬도 및 발광 소자 밀도를 함께 개선할 수 있는 표시장치의 검사 방법 및 수선 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 표시패널의 검사 방법은, 발광 소자들이 구비된 표시패널을 검사하는 검사장치에 있어서, 상기 표시패널의 이미지를 획득하는 ‘이미지 획득 단계’, 및 상기 표시패널 내 상기 발광 소자들의 정렬도를 판단하는 ‘정렬도 판단 단계’를 포함한다.
상기 표시패널의 검사 방법은, 상기 표시패널에 전계를 형성하고, 제1 발광부에 포함된 제1 광원으로부터 형성된 광을 상기 표시패널에서 미리 정해진 검사 영역에 조사하는 ‘패널에 전계 형성 및 광 조사 단계’를 더 포함할 수 있다.
상기 발광 소자들은 상기 표시패널에 상기 발광 소자들이 제1 농도로 포함된 잉크가 투입되는 잉크젯 방식으로 투입되고, 상기 ‘패널에 전계 형성 및 광 조사 단계’는 상기 표시패널의 투입된 상기 잉크가 미건조된 상태에서 수행될 수 있다.
상기 제1 광원으로부터 형성된 상기 광은 자외선(UV)일 수 있다.
상기 제1 발광부는 상기 제1 광원, 및 적외선(IR)을 생성하는 제2 광원을 포함할 수 있다.
상기 ‘이미지 획득 단계’는 상기 패널에 전계 형성 및 광 조사 단계 이후 수행될 수 있다.
상기 ‘이미지 획득 단계’는 상기 발광 소자들이 방출하는 형광 및 여기광을 수집하여 수집된 정보를 이미지화 하여 이미지를 획득하는 단계일 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 표시패널의 수선 방법은, 발광 소자들이 구비된 표시패널에 전계를 형성하고, 제1 발광부에 포함된 제1 광원으로부터 형성된 광을 상기 표시패널에서 미리 정해진 검사 영역에 조사하는 ‘패널에 전계 형성 및 광 조사 단계’, 상기 표시패널의 이미지를 획득하는 ‘이미지 획득 단계’, 및 상기 발광 소자들을 재정렬하는 ‘재정렬 단계’를 포함한다.
상기 ‘재정렬 단계’는 표시패널에 전계가 형성된 상태에서, 제2 발광부에 포함된 제3 광원으로부터 형성된 광을 상기 표시패널에서 미리 정해진 수선 영역에 조사하는 단계일 수 있다.
상기 제3 광원으로부터 형성된 상기 광은 자외선(UV)일 수 있다.
상기 표시패널의 수선 방법은, 상기 이미지를 통해 상기 표시패널 내 상기 발광 소자들의 정렬도를 판단하는 ‘정렬도 판단 단계’를 더 포함할 수 있다.
상기 ‘재정렬 단계’는 상기 정렬도 판단 단계에서 상기 정렬도와 미리 정해진 기준 값을 비교한 결과에 따라 수행될 수 있다.
상기 ‘정렬도 판단 단계’는 상기 ‘재정렬 단계’ 이후 다시 수행될 수 있다.
표시패널의 수선 방법은, 상기 이미지를 통해 상기 표시패널 내 발광 소자 밀도를 판단하는 ‘발광 소자 밀도 판단 단계’를 더 포함할 수 있다.
표시패널의 수선 방법은, 상기 ‘발광 소자 밀도 판단 단계’에서 상기 발광 소자들의 밀도와 미리 정해진 기준 값을 비교한 결과에 따라 추가로 발광 소자들을 상기 표시패널에 투입하는 ‘발광 소자 투입 단계’를 더 포함할 수 있다.
표시패널의 수선 방법은, 상기 ‘발광 소자 밀도 판단 단계’에서 상기 발광 소자들의 밀도와 미리 정해진 기준 값을 비교한 결과에 따라 해당 영역에 대한 위치정보를 저장하는 ‘위치정보 저장 단계’, 및 상기 표시패널이 제조될 때 투입된 상기 발광 소자들이 제1 농도로 포함된 잉크를 건조시키는 ‘건조 단계’를 더 포함할 수 있다.
상기 ‘발광 소자 투입 단계’는 추가로 투입된 상기 발광 소자들이 상기 제1 농도 보다 낮은 제2 농도로 포함된 잉크를 상기 표시패널에 투입하는 단계일 수 있다.
상기 과제를 해결하기 위한 본 발명의 또 다른 실시예에 따른 검사장치는, 발광 소자들이 구비된 표시패널을 검사하고 수선하는 검사장치에 있어서, 상기 표시패널을 수용하는 패널 로딩부, 상기 표시패널을 검사하는 측정부, 상기 표시패널을 수선하는 수선부, 상기 패널 로딩부, 상기 측정부, 및 상기 수선부의 위치를 이동시키는 위치 조절부, 및 상기 패널 로딩부, 상기 측정부, 상기 수선부, 및 위치 조절부를 제어하는 제어부를 포함한다.
상기 측정부는, 자외선 내지 가시광선을 생성하는 제1 광원을 포함하는 제1 발광부, 및 상기 제1 광원으로부터 생성된 광이 조사된 상기 발광 소자들이 방출하는 형광 및 여기광을 수집하는 수광부를 포함할 수 있다.
상기 측정부는, 제1 광원으로부터 생성되는 광이 통과되는 제1 필터부, 및 상기 형광 및 상기 여기광이 통과되는 제2 필터부를 더 포함할 수 있다.
상기 제1 발광부는 적외선(IR)을 생성하는 제2 광원을 더 포함할 수 있다.
상기 수선부는 자외선 내지 가시광선을 생성하는 제3 광원을 포함하는 제2 발광부를 포함할 수 있다.
상기 수선부는 상기 표시패널에 발광 소자를 포함한 잉크를 제공하는 잉크젯 설비부를 더 포함할 수 있다.
상기 각 발광 소자는, n형 반도체 물질을 포함하는 제1 반도체층, p형 반도체 물질을 포함하는 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층의 사이에 개재되고, 양자 우물 구조로 형성된 활성층을 포함할 수 있다.
상기 제1 반도체층의 길이는 상기 제2 반도체층의 길이보다 길고, 상기 활성층에서 방출하는 형광 및 여기광의 광량은 상기 제1 반도체층 및 상기 제2 반도체층에서 형성된 각 형광 및 여기광의 광량보다 클 수 있다.
상기 패널 로딩부는, 상기 표시패널을 이동시키는 패널 이동부, 및 상기 표시패널에 전계를 형성시키는 전계 형성부를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 표시장치 내 발광 소자의 정렬도 및/또는 발광 소자 밀도가 증가할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 3 및 도 4는 본 발명의 다른 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 소자를 나타내는 개략적인 사시도이다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 7은 또 다른 실시예에 따른 발광 소자를 나타내는 개략적인 사시도이다.
도 8은 본 발명의 일 실시예에 따른 표시패널을 나타내는 개념도이다.
도 9는 도 8의 표시패널에 포함된 일 서브 화소 내 일부 구성의 배치를 나타내는 평면 배치도이다.
도 10은 도 9의 Ⅰ-Ⅰ’선에 대응하는 부분을 따라 자른 표시패널의 단면도이다.
도 11은 본 발명의 일 실시예에 따른 검사장치를 개략적으로 나타낸 블록도이다.
도 12는 본 발명의 일 실시예에 따른 검사장치를 개략적으로 나타낸 도면이다.
도 13은 본 발명의 일 실시예에 따른 패널 로딩부를 개략적으로 나타낸 블록도이다.
도 14는 본 발명의 일 실시예에 따른 측정부와 수선부를 개략적으로 나타낸 블록도이다.
도 15는 본 발명의 일 실시예에 따른 측정부와 수선부를 개략적으로 나타낸 도면이다.
도 16은 본 발명의 일 실시예에 따른 검사장치가 표시장치를 검사하고 수선하는 방법을 나타낸 알고리즘 순서도이다. 도 17은 도 16의 일부 단계를 설명하기 위한 표시패널을 나타내는 개념도이다.
도 18은 도 16의 일부 단계를 설명하기 위한 표시패널의 단면도이다.
도 19는 도 16의 일부 단계를 설명하기 위한 검사 영역을 나타내는 개념도이다.
도 20은 도 16의 일부 단계를 설명하기 위한 발광 소자를 나타내는 개념도이다.
도 21은 도 16의 일부 단계를 설명하기 위한 검사 영역을 나타내는 이미지 도면이다.
도 22는 도 16의 일부 단계를 설명하기 위한 표시패널을 나타내는 개념도이다.
도 23은 도 16의 일부 단계를 설명하기 위한 검사 영역을 나타내는 이미지 도면이다.
도 24는 도 16의 일부 단계를 설명하기 위한 발광 소자를 나타내는 개념도이다.
도 25 및 도 26은 본 발명의 다른 실시예들에 따른 검사장치가 표시장치를 검사하고 수선하는 방법의 일부 단계를 설명하기 위한 표시패널을 나타내는 개념도이다.
도 27은 본 발명의 또 다른 실시예에 따른 검사장치가 표시장치를 검사하고 수선하는 방법을 나타낸 알고리즘 순서도이다.
도 28은 도 27의 일부 단계를 설명하기 위한 검사 영역을 나타내는 개념도이다.
도 29는 도 27의 일부 단계를 설명하기 위한 표시패널의 단면도이다.
도 30은 도 27의 일부 단계를 설명하기 위한 검사 영역을 나타내는 개념도이다.
도 31은 본 발명의 또 다른 실시예에 따른 검사장치가 표시장치를 검사하고 수선하는 방법을 나타낸 알고리즘 순서도이다.
도 32는 본 발명의 또 다른 실시예에 따른 검사장치가 표시장치를 검사하고 수선하는 방법을 나타낸 알고리즘 순서도이다.
도 33은 본 발명의 또 다른 실시예에 따른 검사장치가 표시장치를 검사하고 수선하는 방법을 나타낸 알고리즘 순서도이다.
도 34는 도 9의 Ⅰ-Ⅰ’선에 대응하는 부분을 따라 자른 표시패널의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다. 도 1 및 도 2에서 원기둥 형상의 막대형 발광 소자(LD)가 도시되었으나, 본 발명에 의한 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되는 것은 아니다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는, 제1 반도체층(11) 및 제2 반도체층(13)과, 제1 및 제2 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 일 방향을 따라 제1 반도체층(11), 활성층(12) 및 제2 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.
실시예에 따라, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)는 일 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치되고, 발광 소자(LD)의 타측 단부에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 막대 형상으로 제조된 막대형 발광 다이오드일 수 있다. 여기서, 막대 형상은 원기둥 또는 다각기둥 등과 같이 폭 방향보다 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
실시예에 따라, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일(nanometer scale to micrometer scale) 정도로 작은 크기, 일 예로 약 100 nm 내지 약 10 μm 범위의 직경(D) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 한정되는 것은 아니다. 예를 들어, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 적어도 하나의 n형 반도체 물질을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체 물질을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다. 다시 말해, 활성층(12)은 제1 반도체층(11) 및 후술하는 제2 반도체층(13) 사이에 배치될 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압이 인가되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광할 수 있다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)는 표시장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용될 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)의 타입과 상이한 타입의 반도체 물질을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체 물질을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체 물질을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
실시예에 따라, 제1 반도체층(11)의 제1 길이(L1)는 제2 반도체층(13)의 제2 길이(L2)보다 길 수 있다.
실시예에 따라, 발광 소자(LD)는 표면에 제공된 절연성 피막(INF)을 더 포함할 수 있다. 절연성 피막(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다.
다만, 실시예에 따라, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 절연성 피막(INF)은 길이 방향 상에서 발광 소자(LD)의 양단에 위치한 제1 및 제2 반도체층들(11, 13) 각각의 일단, 일 예로 원기둥의 두 평면(즉, 상부면 및 하부면)은 커버하지 않고 노출할 수 있다. 몇몇 다른 실시예에서, 절연성 피막(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부 및 상기 양 단부와 인접한 반도체층들(11, 13)의 측부를 노출할 수도 있다.
실시예에 따라, 절연성 피막(INF)은 이산화규소(SiO2), 질화규소(Si3N4), 산화알루미늄(Al2O3) 및 이산화타이타늄(TiO2) 중 적어도 하나의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 절연성 피막(INF)의 구성 물질이 특별히 한정되지는 않으며, 상기 절연성 피막(INF)은 현재 공지된 다양한 절연 물질로 구성될 수 있다.
일 실시예에서, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13) 및/또는 절연성 피막(INF) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12) 및/또는 제2 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체 물질 및/또는 전극층을 추가적으로 포함할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
도 3 및 도 4는 본 발명의 다른 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 3 및 도 4를 참조하면, 일 실시예에 의한 발광 소자(LD)는, 제1 반도체층(11) 및 제2 반도체층(13)과, 상기 제1 및 제2 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함한다. 실시예에 따라, 제1 반도체층(11)은 발광 소자(LD)의 중앙 영역에 배치되고, 활성층(12)은 제1 반도체층(11)의 적어도 일 영역을 감싸도록 상기 제1 반도체층(11)의 표면에 배치될 수 있다. 그리고, 제2 반도체층(13)은, 활성층(12)의 적어도 일 영역을 감싸도록 상기 활성층(12)의 표면에 배치될 수 있다.
또한, 발광 소자(LD)는, 제2 반도체층(13)의 적어도 일 영역을 감싸는 전극층(14) 및/또는 절연성 피막(INF)을 더 포함할 수 있다. 예를 들어, 발광 소자(LD)는, 제2 반도체층(13)의 일 영역을 감싸도록 상기 제2 반도체층(13)의 표면에 배치되는 전극층(14)과, 상기 전극층(14)의 적어도 일 영역을 감싸도록 상기 전극층(14)의 표면에 배치되는 절연성 피막(INF)을 더 포함할 수 있다. 즉, 상술한 실시예에 의한 발광 소자(LD)는, 중앙으로부터 외곽 방향으로 순차적으로 배치된 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 전극층(14) 및 절연성 피막(INF)을 포함하는 코어-쉘 구조로 구현될 수 있고, 전극층(14) 및/또는 절연성 피막(INF)은 실시예에 따라 생략될 수도 있다.
일 실시예에서, 발광 소자(LD)는 어느 일 방향을 따라 연장된 다각 뿔 형상으로 제공될 수 있다. 일 예로, 발광 소자(LD)의 적어도 일 영역은 육각 뿔 형상을 가질 수 있다. 다만, 발광 소자(LD)의 형상이 이에 한정되지는 않으며, 이는 다양하게 변경될 수 있다.
발광 소자(LD)의 연장 방향을 길이(L) 방향이라고 하면, 발광 소자(LD)는 상기 길이(L) 방향을 따라 일측 단부와 타측 단부를 가질 수 있다. 실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치되고, 상기 발광 소자(LD)의 타측 단부에는 상기 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)는 다각 기둥 형상, 일 예로, 양측 단부가 돌출된 육각 뿔 형상으로 제조된 코어-쉘 구조의 초소형 발광 다이오드일 수 있다. 예를 들어, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기, 일 예로 각각 나노 스케일 또는 마이크로 스케일 범위의 폭 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)는, 이를 광원으로 이용하는 각종 장치, 일 예로 표시장치 등의 설계 조건에 따라 그 크기 및/또는 형상 등이 다양하게 변경될 수 있다.
일 실시예에서, 발광 소자(LD)의 길이(L) 방향을 따라 제1 반도체층(11)의 양측 단부는 돌출된 형상을 가질 수 있다. 제1 반도체층(11)의 양측 단부의 돌출된 형상은 서로 상이할 수 있다. 일 예로, 제1 반도체층(11)의 양측 단부 중 상측에 배치된 일 단부는 상부로 향할수록 폭이 좁아지면서 하나의 꼭지점에 접하는 뿔 형상을 가질 수 있다. 또한, 제1 반도체층(11)의 양측 단부 중 하측에 배치된 타 단부는 일정한 폭의 다각 기둥 형상을 가질 수 있으나, 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는, 제1 반도체층(11)이 하부로 향할수록 폭이 점진적으로 좁아지는 다각 형상 또는 계단 형상 등의 단면을 가질 수도 있다. 제1 반도체층(11)의 양측 단부의 형상은 실시예에 따라 다양하게 변경될 수 있는 것으로서, 상술한 실시예에 한정되지는 않는다.
실시예에 따라, 제1 반도체층(11)은 발광 소자(LD)의 코어(core), 즉, 중심(또는, 중앙 영역)에 위치할 수 있다. 또한, 발광 소자(LD)는 제1 반도체층(11)의 형상에 대응되는 형상으로 제공될 수 있다. 일 예로, 제1 반도체층(11)이 육각 뿔 형상을 갖는 경우, 발광 소자(LD)는 육각 뿔 형상을 가질 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 소자를 나타내는 개략적인 사시도이다. 도 5에서는 설명의 편의를 위해 절연성 피막(INF)의 일부가 생략되어 도시되었다.
도 5를 참조하면, 발광 소자(LD)는 제2 반도체층(13) 상에 배치된 전극층(14)을 더 포함할 수 있다.
전극층(14)은 제2 반도체층(13)에 전기적으로 연결되는 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 실시예에 따라, 전극층(14)은 쇼트키(Schottky) 컨택 전극일 수 있다. 전극층(14)은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, Cr, Ti, Al, Au, Ni, ITO, IZO, ITZO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있다. 또한, 전극층(14)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)에서 생성되는 광이 전극층(14)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
별도 도시하진 않았지만, 다른 실시예에서, 발광 소자(LD)는 제2 반도체층(13) 상에 배치된 전극층(14)을 포함하고, 제1 반도체층(11) 상에 배치된 전극층을 더 포함할 수도 있다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 6을 참조하면, 절연성 피막(INF')이 전극층(14)과 인접한 모서리 영역에서 곡면의 형상을 가질 수 있다. 실시예에 따라, 상기 곡면은 발광 소자(LD)가 제조될 때, 에칭(etching)으로 인하여 형성된 것일 수 있다.
별도 도시하진 않았지만, 상술한 제1 반도체층(11) 상에 배치된 전극층을 더 포함한 구조를 가진 다른 실시예의 발광 소자에서도, 절연성 피막(INF')이 상기 전극층과 인접한 영역에서 곡면의 형상을 가질 수도 있다.
도 7은 또 다른 실시예에 따른 발광 소자를 나타내는 개략적인 사시도이다. 도 7에서는 설명의 편의를 위해 절연성 피막(INF)의 일부가 생략되어 도시되었다.
먼저, 도 7을 참조하면, 일 실시예에 따른 발광 소자(LD)는 제1 반도체층(11)과 활성층(12) 사이에 배치된 제3 반도체층(15), 활성층(12)과 제2 반도체층(13) 사이에 배치된 제4 반도체층(16) 및 제5 반도체층(17)을 더 포함할 수 있다. 도 7의 발광 소자(LD)는 복수의 반도체층(15, 16, 17) 및 전극층(14a, 14b)이 더 배치되고, 활성층(12)이 다른 원소를 함유하는 점에서 도 1의 실시예와 차이가 있다. 그 외에 절연성 피막(INF)의 배치 및 구조는 도 1과 실질적으로 동일하다. 도 7에서는 일부 부재들이 도 1과 동일한 부재이나 설명의 편의를 위해 새로운 도면 부호가 부여되었다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 서술하기로 한다.
상술한 바와 같이, 도 1의 발광 소자(LD)는 활성층(36)이 질소(N)를 포함하여 청색(Blue) 또는 녹색(Green)의 광을 방출할 수 있다. 반면에, 도 7의 발광 소자(LD)는 활성층(12) 및 다른 반도체층들이 각각 적어도 인(P)을 포함하는 반도체일 수 있다. 즉, 일 실시예에 따른 발광 소자(LD)는 중심 파장 대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)의 광을 방출할 수 있다. 다만, 적색광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 적색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다.
구체적으로, 도 7의 실시예에 따른 발광 소자(LD)에서, 제1 반도체층(11)은 n형 반도체층으로, 발광 소자(LD)가 적색의 광을 방출하는 경우 제1 반도체층(11)은 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 n형으로 도핑된 InAlGaP, GaP, AlGaP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 제1 반도체층(11)은 n형 도펀트가 도핑될 수 있으며, 일 예로 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(11)은 n형 Si로 도핑된 n-AlGaInP일 수 있다. 제1 반도체층(11)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(13)은 p형 반도체층으로, 발광 소자(LD)가 적색의 광을 방출하는 경우 제2 반도체층(13)은 InxAlyGa1-x-yP(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 p형으로 도핑된 InAlGaP, GaP, AlGaNP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 제2 반도체층(13)은 p형 도펀트가 도핑될 수 있으며, 일 예로 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(13)은 p형 Mg로 도핑된 p-GaP일 수 있다. 제2 반도체층(13)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성층(12)은 제1 반도체층(11)과 제2 반도체층(13) 사이에 배치될 수 있다. 도 1의 활성층(12)과 같이 도 7의 활성층(12)도 단일 또는 다중 양자 우물 구조의 물질을 포함하여 특정 파장대의 광을 방출할 수 있다. 일 예로, 활성층(12)이 적색 파장대의 광을 방출하는 경우, 활성층(12)은 AlGaP, AlInGaP 등의 물질을 포함할 수 있다. 특히, 활성층(12)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaP 또는 AlInGaP, 우물층은 GaP 또는 AlInP 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(12)은 양자층으로 AlGaInP를, 우물층으로 AlInP를 포함하여 620nm 내지 750nm의 중심 파장대역을 갖는 적색광을 방출할 수 있다.
도 7의 발광 소자(LD)는 활성층(12)과 인접하여 배치되는 클래드층(Clad layer)을 포함할 수 있다. 도면에 도시된 바와 같이, 활성층(12)의 상하에서 제1 반도체층(11) 및 제2 반도체층(13) 사이에 배치된 제3 반도체층(15)과 제4 반도체층(16)은 클래드층일 수 있다.
제3 반도체층(15)은 제1 반도체층(11)과 활성층(12) 사이에 배치될 수 있다. 제3 반도체층(15)은 제1 반도체층(11)과 같이 n형 반도체일 수 있으며, 일 예로 제3 반도체층(15)은 InxAlyGa1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예시적인 실시예에서, 제1 반도체층(11)은 n-AlGaInP이고, 제3 반도체층(15)은 n-AlInP일 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 반도체층(16)은 활성층(12)과 제2 반도체층(13) 사이에 배치될 수 있다. 제4 반도체층(16)은 제2 반도체층(13)과 같이 n형 반도체일 수 있으며, 일 예로 제4 반도체층(16)은 InxAlyGa1-x-yP(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예시적인 실시예에서, 제2 반도체층(13)은 p-GaP이고, 제4 반도체층(16)은 p-AlInP 일 수 있다.
제5 반도체층(17)은 제4 반도체층(16)과 제2 반도체층(13) 사이에 배치될 수 있다. 제5 반도체층(17)은 제2 반도체층(13) 및 제4 반도체층(16)과 같이 p형으로 도핑된 반도체일 수 있다. 몇몇 실시예에서, 제5 반도체층(17)은 제4 반도체층(16)과 제2 반도체층(13) 사이의 격자 상수(Lattice constant) 차이를 줄여주는 기능을 수행할 수 있다. 즉, 제5 반도체층(17)은 TSBR(Tensile strain barrier reducing)층일 수 있다. 일 예로, 제5 반도체층(17)은 p-GaInP, p-AlInP, p-AlGaInP 등을 포함할 수 있으나, 이에 제한되지 않는다. 또한, 제3 반도체층(15), 제4 반도체층(16) 및 제5 반도체층(17)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제1 전극층(14a)과 제2 전극층(14b)은 각각 제1 반도체층(11) 및 제2 반도체층(13) 상에 배치될 수 있다. 제1 전극층(14a)은 제1 반도체층(11)의 하면에 배치되고, 제2 전극층(14b)은 제2 반도체층(13)의 상면에 배치될 수 있다. 다만, 이에 제한되지 않고, 제1 전극층(14a) 및 제2 전극층(14b) 중 적어도 어느 하나는 생략될 수 있다. 예를 들어 발광 소자(LD)는 제1 반도체층(11) 하면에 제1 전극층(14a)이 배치되지 않고, 제2 반도체층(13) 상면에 하나의 제2 전극층(14b)만이 배치될 수도 있다. 제1 전극층(14a)과 제2 전극층(14b)은 각각 도 5의 전극층(14)에서 예시된 재료들 중 적어도 하나를 포함할 수 있다.
이하의 실시예들은 도 1 및 도 2에 도시된 발광 소자(LD)가 적용된 것을 예로서 설명되나, 통상의 기술자라면 도 3 내지 도 7에 도시된 발광 소자(LD)를 포함한 다양한 형상의 발광 소자들을 실시예들에 적용할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시패널을 나타내는 개념도이다.
표시패널(1)은 텔레비전, 모니터 등과 같은 대형 표시장치를 비롯하여, 휴대 전화, 태블릿, 자동차 네비게이션, 게임기, 스마트 워치 등과 같은 중소형 표시장치 등의 표시패널로 사용될 수 있다.
도 8을 참조하면, 일 실시예로, 표시패널(1)은 제1 방향(DR1) 보다 제2 방향(DR2)으로 긴 직사각 형상일 수 있다. 표시패널(1)의 두께 방향은 제3 방향(DR3)이 지시한다. 그러나, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들(DR1, DR2, DR3)은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다. 또한, 표시패널(1)의 형상은 도시된 것에 한정하지 않으며, 다양한 형상을 가질 수 있다.
표시패널(1)은 베이스 층(SUB1)(또는, 기판)과, 베이스 층(SUB1) 상에 배치된 화소들(PXL)을 포함할 수 있다. 구체적으로, 표시패널(1) 및 베이스 층(SUB1)은, 영상이 표시되는 표시 영역(DA)과, 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다.
베이스 층(SUB1)에는 표시 영역(DA) 및 비표시 영역(NDA)이 정의될 수 있다. 실시예에 따라, 표시 영역(DA)은 표시패널(1)의 중앙 영역에 배치되고, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시패널(1)의 가장자리를 따라 배치될 수 있다. 다만, 표시 영역(DA) 및 비표시 영역(NDA)의 위치가 이에 한정되지는 않으며, 이들의 위치는 변경될 수도 있다.
베이스 층(SUB1)은 표시패널(1)의 베이스 부재를 구성할 수 있다. 예를 들어, 베이스 층(SUB1)은 하부 패널(예를 들어, 표시패널(1)의 하판)의 베이스 부재를 구성할 수 있다.
실시예에 따라, 베이스 층(SUB1)은 경성 기판 또는 가요성 기판일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 베이스 층(SUB1)은 유리 또는 강화 유리로 구성된 경성 기판, 또는 플라스틱 또는 금속 재질의 박막 필름으로 구성된 가요성 기판일 수 있다. 또한, 베이스 층(SUB1)은 투명 기판일 수 있으나 이에 한정되지는 않는다. 일 예로, 베이스 층(SUB1)은 반투명 기판, 불투명 기판, 또는 반사성 기판일 수도 있다.
베이스 층(SUB1) 상의 일 영역은 표시 영역(DA)으로 규정되어 화소들(PXL)이 배치되고, 나머지 영역은 비표시 영역(NDA)으로 규정된다. 일 예로, 베이스 층(SUB1)은, 화소(PXL)가 형성되는 복수의 발광 영역들을 포함한 표시 영역(DA)과, 표시 영역(DA)의 외곽에 배치되는 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들 및/또는 내장 회로부가 배치될 수 있다.
화소(PXL)는 해당 주사 신호 및 데이터 신호에 의해 구동되는 적어도 하나의 발광 소자(LD), 일 예로 도 1 내지 도 7의 실시예들 중 어느 하나에 의한 적어도 발광 다이오드를 포함할 수 있다. 복수의 막대형 발광 다이오드들은 화소(PXL)의 광원을 구성할 수 있다.
또한, 화소(PXL)는 복수의 서브 화소들을 포함할 수 있다. 일 예로, 화소(PXL)는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 실시예에 따라, 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)은 서로 다른 색상들로 발광할 수 있다. 일 예로, 제1 서브 화소(SPX1)는 적색으로 발광하는 적색 서브 화소일 수 있고, 제2 서브 화소(SPX2)는 녹색으로 발광하는 녹색 서브 화소일 수 있으며, 제3 서브 화소(SPX3)는 청색으로 발광하는 청색 서브 화소일 수 있다. 다만, 화소(PXL)를 구성하는 서브 화소들의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않으며, 일 예로 각각의 서브 화소들(SPX1, SPX2, SPX3)이 발하는 광의 색상은 다양하게 변경될 수 있다.
또한, 실시예에 따라, 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)은 동일한 색상으로 발광할 수 있다. 일 예로, 제1, 제2 및 제3 서브 화소들(SPX1, SPX2, SPX3)은 모두 적색, 녹색 또는 청색으로 발광하는 서브 화소일 수 있다. 이 경우, 풀-컬러의 화소(PXL)를 구성하기 위하여, 제1 내지 제3 단위 화소들(SSPX1 내지 SSPX3) 중 적어도 일부의 상부에는 해당 단위 화소에서 방출되는 빛의 색상을 변환하기 위한 광 변환층 및/또는 컬러 필터가 배치될 수도 있다.
또한, 도 8에서는 표시 영역(DA)에서 서브 화소들(SPX1, SPX2, SPX3)이 스트라이프(stripe) 형태로 배열되는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 화소(PXL)는 현재 공지된 다양한 화소 배열 형태를 가지고 배치될 수 있다.
일 실시예로, 서브 화소들(SPX1, SPX2, SPX3) 각각은 복수의 단위 화소들(SSPX1, SSPX2, SSPX3, 도 9 참조)을 포함할 수 있다. 단위 화소들 각각은 주사선 및 데이터선에 연결되고, 또한, 고전위 전원선 및 저전위 전원선에 연결될 수 있다. 단위 화소들 각각은 주사선을 통해 전송되는 주사 신호에 응답하여 데이터선을 통해 전송되는 데이터 신호에 대응하는 휘도로 발광할 수 있다. 단위 화소들은 상호 실질적으로 동일한 화소 구조 또는 화소 회로를 포함할 수 있다. 즉, 제1 서브 화소(SPX1)는 하나의 주사 신호 및 하나의 데이터 신호에 응답하여 상호 독립적으로 발광하는 단위 화소들을 포함할 수 있다.
도시하진 않았지만, 비표시 영역(NDA)에는 복수의 패드들이 배치될 수 있다. 표시패널(1) 내 배선들이 상기 패드들을 통해 표시패널(1)의 외부에 위치하는 드라이버 IC 등에 전기적으로 연결될 수 있다.
도 9는 도 8의 표시패널에 포함된 일 서브 화소 내 일부 구성의 배치를 나타내는 평면 배치도이다.
도 8을 참조하면, 제1 단위 화소(SSPX1)는 서로 이격되어 배치된 제1 전극(ETL1) 및 제2 전극들(ETL21, ETL22, ETL23)과, 제1 및 제2 전극들(ETL1, ETL21, ETL22, ETL23)의 사이에 연결된 적어도 하나의 발광 소자(LD)를 포함할 수 있다.
일 실시예로, 제1 전극(ETL1)은 제1 내지 제3 단위 화소들(SSPX1 내지 SSPX3)이 공유하는 전극일 수 있다. 이 경우, 제1 내지 제3 단위 화소들은 제1 방향(DR1)을 따라 배치될 수 있다.
제2 전극들(ETL21, ETL22, ETL23)은 제1 전극(ETL1)으로부터 제2 방향(DR2) 일측에 이격되어 배치될 수 있다. 제1 내지 제3 단위 화소들(SSPX1 내지 SSPX3) 내 제2 전극들(ETL21, ETL22, ETL23)은 제1 방향(DR1)으로 배열될 수 있다.
제1 및 제2 전극들(ETL1, ETL21, ETL22, ETL23)은 소정의 간격만큼 이격되어 나란히(평행하게) 배치될 수 있다.
일 실시예로, 제1 전극(ETL1)은 저전위 전원에 전기적으로 접속된 캐소드 전극일 수 있다. 제2 전극들(ETL21, ETL22, ETL23)은 고전위 전원에 전기적으로 접속된 애노드(anode) 전극일 수 있다. 제1 전극(ETL1)과 제2 전극들(ETL21, ETL22, ETL23)에 각각 일 단부와 타 단부가 전기적으로 연결되는 발광 소자들(LD)이 배치됨으로써, 제1 전극(ETL1)과 각각의 제2 전극들(ETL21, ETL22, ETL23)은 전기적으로 연결될 수 있다.
일 실시예로, 하나의 단위 화소(예, SSPX1) 당 하나의 발광 영역을 정의할 수 있다. 발광 영역은 비발광 영역에 의해 구분될 수 있다. 명확히 도시하진 않았지만, 비발광 영역에는 발광 소자(LD)로부터 발산된 광이 다른 영역으로 투과되는 것을 차단하는 화소 정의막(또는, 뱅크, 차광 패턴) 등이 중첩되도록 배치될 수 있다. 본 명세서에서 “중첩된다”라고 표현하면, 다른 정의가 없는 한 두 구성이 표시패널(1)의 두께 방향(도면에서 베이스 층(SUB1)의 표면에 수직한 방향(예, 제3 방향(DR3))으로 중첩(overlap)되는 것을 의미한다.
도 10은 도 9의 Ⅰ-Ⅰ’선에 대응하는 부분을 따라 자른 표시패널의 단면도이다.
도시된 표시패널(1)의 단면은 제조가 완성되기 전의 표시패널(1)의 단면일 수 있다. 즉, 도시된 표시패널(1)의 단면은 검사의 대상이 될 수 있고, 도시된 표시패널(1)에 대해 공정상 본 실시예에 따른 검사장치에 의한 검사 단계 후 후속 공정이 진행될 수 있다.
도 10을 참조하면, 표시패널(1)은 하부에 배치된 베이스 층(SUB1)을 포함할 수 있다. 베이스 층(SUB1)에 대한 설명은 상술하였으므로, 중복된 설명은 생략하기로 한다.
베이스 층(SUB1) 상에는 제1 버퍼층(111)이 배치된다. 제1 버퍼층(111)은 베이스 층(SUB1)의 표면을 평활하게 하고, 수분 또는 외부 공기의 침투를 방지하는 기능을 한다. 제1 버퍼층(111)은 무기막일 수 있다. 제1 버퍼층(111)은 단일막 또는 다층막일 수 있다
제1 버퍼층(111) 상에는 복수의 트랜지스터들(Tdr, Tsw)이 배치된다. 여기서, 각 트랜지스터들(Tdr, Tsw)은 박막 트랜지스터일 수 있다. 도면에 도시된 두 트랜지스터들(Tdr, Tsw)은 각각 구동 트랜지스터와 스위치 트랜지스터에 해당한다.
각 트랜지스터들(Tdr, Tsw)은 각각 반도체 패턴(ACT1, ACT2), 게이트 전극(GE1, GE2), 소스 전극(SDE2, SDE4), 드레인 전극(SDE1, SDE3)을 포함할 수 있다. 예를 들어, 구동 트랜지스터인 제1 트랜지스터(Tdr)는 제1 반도체 패턴(ACT1), 제1 게이트 전극(GE1), 제1 소스 전극(SDE2) 및 제1 드레인 전극(SDE1)을 포함할 수 있다. 스위치 트랜지스터인 제2 트랜지스터(Tsw)는 제2 반도체 패턴(ACT2), 제2 게이트 전극(GE2), 제2 소스 전극(SDE4) 및 제2 드레인 전극(SDE3)을 포함할 수 있다.
구체적으로 설명하면, 제1 버퍼층(111) 상에 패널 반도체층이 배치된다. 패널 반도체층은 상술한 제1 반도체 패턴(ACT1) 및 제2 반도체 패턴(ACT2)을 포함할 수 있다. 또한, 패널 반도체층은 제3 반도체 패턴(ACT3)을 더 포함할 수 있다.
실시예에 따라, 제1 반도체 패턴(ACT1), 제2 반도체 패턴(ACT2) 및 제3 반도체 패턴(ACT3) 중 적어도 일부는 서로 분리되어 형성된 패턴일 수 있다. 또한, 실시예에 따라, 제1 반도체 패턴(ACT1), 제2 반도체 패턴(ACT2) 및 제3 반도체 패턴(ACT3)은 하나의 패턴으로부터 연장된 다른 영역에 위치한 패턴일 수도 있다.
패널 반도체층은 비정질 실리콘(amorphous silicon), 폴리 실리콘(poly silicon), 저온 폴리 실리콘(low temperature poly silicon) 및 유기 반도체를 포함할 수 있다. 다른 실시예에서, 패널 반도체층은 산화물 반도체일 수도 있다. 명확히 도시하지는 않았지만, 패널 반도체층은 채널 영역과, 채널 영역의 양 측에 배치되며, 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
패널 반도체층 상에는 제1 게이트 절연막(112)이 배치된다. 제1 게이트 절연막(112)은 무기막일 수 있다. 제1 게이트 절연막(112)은 단일막 또는 다층막일 수 있다.
제1 게이트 절연막(112) 상에는 제1 도전층이 배치된다. 제1 도전층은 상술한 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)을 포함할 수 있다. 또한, 제1 도전층은 제1 저전원 패턴(VSSL1)을 더 포함할 수 있다. 제1 도전층은 도전성을 가지는 금속 물질로 형성될 수 있다. 예를 들면, 제1 도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 타이타늄(Ti)을 포함할 수 있다. 제1 도전층은 단일막 또는 다층막일 수 있다.
제1 저전원 패턴(VSSL1)은 제2 전원선과 전기적으로 연결될 수 있다. 제1 저전원 패턴(VSSL1)은 표시 영역(DA)에 배치되며, 제3 반도체 패턴(ACT3)과 중첩할 수 있다.
제1 도전층 상에 제2 게이트 절연막(113)이 배치된다. 제2 게이트 절연막(113)은 무기막일 수 있다. 제2 게이트 절연막(113)은 단일막 또는 다층막일 수 있다.
제2 게이트 절연막(113) 상에는 제2 도전층이 배치된다. 제2 도전층은 제3 게이트 전극(GE3)을 포함할 수 있다. 제3 게이트 전극(GE3)은 도시되지 않은 다른 트랜지스터의 게이트 전극일 수 있으나, 이에 제한되는 것은 아니다. 제2 도전층은 도전성을 가지는 금속 물질로 형성될 수 있다. 예를 들면, 제2 도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 타이타늄(Ti)을 포함할 수 있다. 제2 도전층은 단일막 또는 다층막일 수 있다.
제2 도전층 상에는 층간 절연막(114)이 배치된다. 층간 절연막(114)은 유기막 또는 무기막일 수 있다. 층간 절연막(114)은 단일막 또는 다층막일 수 있다.
층간 절연막(114) 상에는 제3 도전층이 배치된다. 제3 도전층은 상술한 소스 전극들(SDE2, SDE4) 및 드레인 전극들(SDE1, SDE3)을 포함할 수 있다. 또한, 제3 도전층은 제2 저전원 패턴(VSSL2)을 더 포함할 수 있다. 제3 도전층은 도전성을 가지는 금속 물질로 형성된다. 예를 들면, 소스 전극들(SDE2, SDE4), 드레인 전극들(SDE1, SDE3) 및 제2 저전원 패턴(VSSL2)은 알루미늄(Al), 구리(Cu), 타이타늄(Ti), 몰리브덴(Mo)을 포함할 수 있다.
제2 저전원 패턴(VSSL2)은 제2 전원선과 전기적으로 연결될 수 있다. 제2 저전원 패턴(VSSL2)은 제2 게이트 절연막(113) 및 층간 절연막(114)을 관통하는 컨택홀을 통해 제1 저전원 패턴(VSSL1)과 접촉할 수 있다. 제2 저전원 패턴(VSSL2)은 표시 영역(DA)에 배치되며, 제1 저전원 패턴(VSSL1) 및 제3 반도체 패턴(ACT3)과 중첩할 수 있다.
소스 전극들(SDE2, SDE4) 및 드레인 전극들(SDE1, SDE3)은 명칭에 제한되는 것은 아니다. 다른 실시예에서, 도 14에 도시된 소스 전극들(SDE2, SDE4)이 드레인 전극의 기능을 수행할 수도 있고, 도 14에 도시된 드레인 전극들(SDE1, SDE3)이 소스 전극의 기능을 수행할 수도 있다.
소스 전극들(SDE2, SDE4)과 드레인 전극들(SDE1, SDE3)은 층간 절연막(114), 제2 게이트 절연막(113) 및 제1 게이트 절연막(112)을 관통하는 컨택홀을 통하여 대응되는 각 반도체 패턴(ACT1, ACT2)의 소스 영역 및 드레인 영역에 각각 전기적으로 연결될 수 있다.
별도 도시하지는 않았지만, 표시패널(1)은 베이스 층(SUB1) 상에 배치된 스토리지 커패시터(storage capacitor)를 더 포함할 수도 있다.
제3 도전층 상에 제1 보호층(121)이 배치된다. 여기서, 제1 보호층(121)은 트랜지스터들(Tdr, Tsw)를 포함하는 회로부를 덮도록 배치된다. 제1 보호층(121)은 비표시 영역(NDA)의 적어도 일부에도 배치될 수 있다. 제1 보호층(121)은 패시베이션막 또는 평탄화막일 수 있다. 패시베이션막은 SiO2, SiNx 등을 포함할 수 있고, 평탄화막은 아크릴, 폴리이미드와 같은 재질을 포함할 수 있다. 제1 보호층(121)은 패시베이션막과 평탄화막을 모두 포함할 수도 있다. 이 경우, 제3 도전층 및 층간 절연막(114) 상에 패시베이션막이 배치되고, 패시베이션막 상에 평탄화막이 배치될 수 있다. 제1 보호층(121)의 상면은 평탄할 수 있다.
제1 보호층(121)의 상에는 제4 도전층이 배치될 수 있다. 제4 도전층은 전원 배선, 신호 배선, 및 연결 전극과 같은 여러 도전 패턴 등을 포함할 수 있다. 도면상 제4 도전층은 표시 영역(DA)에 배치되는 제1 연결 패턴(CE1)을 포함하는 것을 예시했다. 제4 도전층은 도전성을 가지는 금속 물질로 형성된다. 예를 들면, 제4 도전층은 알루미늄(Al), 구리(Cu), 타이타늄(Ti), 몰리브덴(Mo)을 포함할 수 있다.
제1 연결 패턴(CE1)은 제1 보호층(121)을 관통하는 일 컨택홀을 통해 제1 트랜지스터(Tdr)의 소스 전극(SDE2) 및 드레인 전극(SDE1) 중 어느 하나에 접촉할 수 있다.
제4 도전층 상에 제2 보호층(122)이 배치된다. 제2 보호층(122)은 패시베이션막 또는 평탄화막일 수 있다. 패시베이션막은 SiO2, SiNx 등을 포함할 수 있고, 평탄화막은 아크릴, 폴리이미드와 같은 재질을 포함할 수 있다. 제2 보호층(122)은 패시베이션막과 평탄화막을 모두 포함할 수도 있다.
한편, 제2 보호층(122)은 제4 도전층에 포함된 일부 제4 도전층의 일부 부재의 상부를 노출하는 개구부를 포함할 수 있다. 예를 들어, 제2 보호층(122)은 제1 연결 패턴(CE1)의 적어도 일부를 노출하는 개구부를 포함할 수 있다.
본 명세서에서, 베이스 층(SUB1) 내지 제2 보호층(122)을 화소 회로층이라고 명명하기로 한다.
표시 영역(DA)을 기준으로, 표시패널(1)은 화소 회로층 상에 순차적으로 배치된 제1 및 제2 격벽들(PW1, PW21), 제1 및 제2 전극(ETL1, ETL21), 제1 절연층(131), 뱅크(BNK) 및 발광 소자들(LD)을 포함할 수 있다. 본 실시예에 따른 검사장치에 의한 검사 단계 후 후속 공정에 의해 표시패널(1a)은 제1 및 제2 컨택 전극(CNE1, CNE21), 제2 절연층(132), 제3 절연층(133), 제4 절연층(141) 및 박막 봉지층(151)을 더 포함할 수 있고(도 34 참조), 이에 대한 설명은 도 34에서 후술하기로 한다.
도면상 제2 보호층(122) 상에 상술한 소자들이 직접 순차적으로 배치되는 것으로 도시했으나, 일부 소자가 생략되거나, 몇몇 소자들 사이에 다른 소자가 더 배치될 수도 있다.
제1 및 제2 격벽들(PW1, PW21)은 화소 회로층(즉, 제2 보호층(122)) 상에 배치될 수 있다. 제1 및 제2 격벽들(PW1, PW21)은 화소 회로층 상에서 두께 방향(예, 제3 방향(DR3))으로 돌출될 수 있다. 실시예에 따라, 제1 및 제2 격벽들(PW1, PW21)은 실질적으로 서로 동일한 높이를 가질 수 있으나, 이에 한정되지는 않는다. 예를 들어, 제1 및 제2 격벽들(PW1, PW21)의 돌출 높이는 각각 약 1.0μm 내지 1.5μm일 수 있다.
일 실시예로, 제1 격벽(PW1)은, 화소 회로층과 제1 전극(ETL1)의 사이에 배치될 수 있다. 제2 격벽(PW21)은, 화소 회로층과 제2 전극들(ETL21, ETL22, ETL23)의 사이에 배치될 수 있다.
실시예에 따라, 제1 및 제2 격벽들(PW1, PW21)은 다양한 형상을 가질 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW21)은 도면에 도시된 바와 같이 상부로 갈수록 폭이 좁아지는 사다리꼴의 단면 형상을 가질 수 있다. 이 경우, 제1 및 제2 격벽들(PW1, PW21) 각각은 적어도 일 측면에서 경사면을 가질 수 있다.
도시하진 않았지만, 다른 예로, 제1 및 제2 격벽들(PW1, PW21)은 상부로 갈수록 폭이 좁아지는 반원 또는 반타원의 단면을 가질 수도 있다. 이 경우, 제1 및 제2 격벽들(PW1, PW21) 각각은 적어도 일 측면에서 곡면을 가질 수 있다. 즉, 본 발명에서 제1 및 제2 격벽들(PW1, PW21)의 형상이 특별히 한정되지는 않으며, 이는 다양하게 변경될 수 있다. 또한, 실시예에 따라서는 제1 및 제2 격벽들(PW1, PW21) 중 적어도 하나가 생략되거나, 그 위치가 변경될 수도 있다.
제1 및 제2 격벽들(PW1, PW21)은 무기 재료 및/또는 유기 재료를 포함하는 절연 물질을 포함할 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW21)은 SiNx 또는 SiOx 등을 비롯하여 현재 공지된 다양한 무기 절연 물질을 포함하는 적어도 한 층의 무기막을 포함할 수 있다. 또는, 제1 및 제2 격벽들(PW1, PW21)은 현재 공지된 다양한 유기 절연 물질을 포함하는 적어도 한 층의 유기막 및/또는 포토레지스트막 등을 포함하거나, 유/무기 물질을 복합적으로 포함하는 단일층 또는 다중층의 절연체로 구성될 수도 있다. 즉, 제1 및 제2 격벽들(PW1, PW21)의 구성 물질은 다양하게 변경될 수 있다.
일 실시예에서, 제1 및 제2 격벽들(PW1, PW21)은 반사 부재로 기능할 수 있다. 일 예로, 제1 및 제2 격벽들(PW1, PW21)은 그 상부에 제공된 제1 및 제2 전극(ETL1, ETL21)과 함께 각각의 발광 소자(LD)에서 출사되는 광을 원하는 방향으로 유도하여 화소(PXL)의 광 효율을 향상시키는 반사 부재로 기능할 수 있다.
제1 및 제2 격벽들(PW1, PW21)의 상부에는 제1 및 제2 전극(ETL1, ETL21)이 각각 배치될 수 있다. 제1 및 제2 전극(ETL1, ETL21)은 서로 이격되어 배치될 수 있다. 제1 및 제2 전극(ETL1, ETL21)은 동일 층에 형성될 수 있다.
일 실시예로, 제1 및 제2 격벽들(PW1, PW21)의 상부에 각각 배치되는 제1 및 제2 전극(ETL1, ETL21) 등은 제1 및 제2 격벽들(PW1, PW21) 각각의 형상에 상응하는 형상을 가질 수 있다. 예를 들어, 제1 및 제2 전극(ETL1, ETL21)은, 제1 및 제2 격벽들(PW1, PW21)에 대응하는 경사면 또는 곡면을 각각 가지면서, 표시패널(1)의 두께 방향으로 돌출될 수 있다.
제1 및 제2 전극(ETL1, ETL21) 각각은 적어도 하나의 도전성 물질을 포함할 수 있다. 일 예로, 제1 및 제2 전극(ETL1, ETL21) 각각은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속, ITO, IZO, ZnO, ITZO와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 중 적어도 하나의 물질을 포함할 수 있으나, 이에 한정되지는 않는다.
또한, 제1 및 제2 전극(ETL1, ETL21) 각각은 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 제1 및 제2 전극(ETL1, ETL21) 각각은 적어도 한 층의 반사 전극층을 포함할 수 있다. 또한, 제1 및 제2 전극(ETL1, ETL21) 각각은, 반사 전극층의 상부 및/또는 하부에 배치되는 적어도 한 층의 투명 전극층과, 상기 반사 전극층 및/또는 투명 전극층의 상부를 커버하는 적어도 한 층의 도전성 캡핑층 중 적어도 하나를 선택적으로 더 포함할 수 있다.
실시예에 따라, 제1 및 제2 전극(ETL1, ETL21) 각각의 반사 전극층은, 균일한 반사율을 갖는 전극 물질로 구성될 수 있다. 일 예로, 반사 전극층은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금과 같은 금속 중 적어도 하나를 포함할 수 있으나, 이에 한정되지는 않는다. 즉, 반사 전극층은 다양한 반사성 전극 물질로 구성될 수 있다. 제1 및 제2 전극(ETL1, ETL21) 각각이 반사 전극층을 포함할 경우, 발광 소자들(LD) 각각의 양단, 즉, 일 단부들 및 타 단부들에서 방출되는 광을 화상이 표시되는 방향(일 예로, 제3 방향(DR3), 정면 방향)으로 더욱 진행되게 할 수 있다. 특히, 제1 및 제2 전극(ETL1, ETL21)이 제1 및 제2 격벽들(PW1, PW21)의 형상에 대응되는 경사면 또는 곡면을 가지면서 발광 소자들(LD)의 일 단부들 및 타 단부들에 마주하도록 배치되면, 발광 소자들(LD) 각각의 일 단부들 및 타 단부들에서 출사된 광은 제1 및 제2 전극(ETL1, ETL21)에 의해 반사되어 더욱 표시패널(1)의 정면 방향(일 예로, 베이스 층(SUB1)의 상부 방향인 제3 방향(DR3))으로 진행될 수 있다. 이에 따라, 발광 소자들(LD)에서 출사되는 광의 효율이 향상될 수 있다.
또한, 제1 및 제2 전극(ETL1, ETL21) 각각의 투명 전극층은, 다양한 투명 전극 물질로 구성될 수 있다. 일 예로, 투명 전극층은 ITO, IZO 또는 ITZO를 포함할 수 있으나, 이에 한정되지는 않는다. 일 실시예에서, 제1 및 제2 전극(ETL1, ETL21) 각각은, ITO/Ag/ITO의 적층 구조를 가지는 3중층으로 구성될 수 있다. 이와 같이, 제1 및 제2 전극(ETL1, ETL21)이 적어도 2중층 이상의 다중층으로 구성되면, 신호 지연(RC delay)에 의한 전압 강하를 최소화할 수 있다. 이에 따라, 발광 소자들(LD)로 원하는 전압을 효과적으로 전달할 수 있게 된다.
추가적으로, 제1 및 제2 전극(ETL1, ETL21) 각각이, 반사 전극층 및/또는 투명 전극층을 커버하는 도전성 캡핑층을 포함하게 되면, 화소(PXL)의 제조 공정 등에서 발생하는 불량으로 인해 제1 및 제2 전극(ETL1, ETL21)의 반사 전극층 등이 손상되는 것을 방지할 수 있다. 다만, 도전성 캡핑층은 제1 및 제2 전극(ETL1, ETL21)에 선택적으로 포함될 수 있는 것으로서, 실시예에 따라서는 생략될 수 있다. 또한, 도전성 캡핑층은 제1 및 제2 전극(ETL1, ETL21) 각각의 구성 요소로 간주되거나, 또는 상기 제1 및 제2 전극(ETL1, ETL21) 상에 배치된 별개의 구성 요소로 간주될 수도 있다.
일 실시예로, 제2 전극들(ETL21, ETL22, ETL23)은 제1 연결 패턴(CE1)과 적어도 일부 영역이 중첩될 수 있다. 제2 전극들(ETL21, ETL22, ETL23)은 제2 보호층(122)을 관통하는 제1 컨택홀들(CH)을 통해 제1 연결 패턴(CE1)에 접촉될 수 있다.
표시 영역(DA)에서 제1 및 제2 전극(ETL1, ETL21)의 일 영역 상에는 제1 절연층(131)이 배치될 수 있다. 예를 들어, 제1 절연층(131)은, 제1 및 제2 전극(ETL1, ETL21)의 일 영역을 커버하도록 형성되며, 제1 및 제2 전극(ETL1, ETL21)의 다른 일 영역을 노출하는 개구부를 포함할 수 있다.
즉, 제1 절연층(131)은 제1 및 제2 전극(ETL1, ETL21)과 발광 소자들(LD)의 사이에 개재되되, 제1 및 제2 전극(ETL1, ETL21) 각각의 적어도 일 영역을 노출할 수 있다. 제1 절연층(131)은 제1 및 제2 전극(ETL1, ETL21)이 형성된 이후 제1 및 제2 전극(ETL1, ETL21)을 커버하도록 형성되어, 후속 공정에서 제1 및 제2 전극(ETL1, ETL21)이 손상되거나 금속이 석출되는 것을 방지할 수 있다. 또한, 제1 절연층(131)은, 각각의 발광 소자(LD)를 안정적으로 지지할 수 있다. 실시예에 따라서는 제1 절연층(131)은 생략될 수도 있다.
제1 및 제2 전극(ETL1, ETL21) 사이에 제1 절연층(131)이 배치된 영역 상에는 발광 소자들(LD)이 공급 및 정렬될 수 있다. 일 예로, 잉크젯 방식 등을 통해 발광 소자들(LD)이 공급되고, 발광 소자들(LD)은 제1 및 제2 전극(ETL1, ETL21)에 인가되는 소정의 정렬 전압(또는, 정렬 신호)에 의해 제1 및 제2 전극(ETL1, ETL21)의 사이에 정렬될 수 있다. 여기서, 잉크젯 방식에 이용되는 잉크는 용매와 발광 소자들(LD)을 포함하며, 상기 잉크 내 발광 소자들(LD)의 농도는 제1 농도일 수 있다.
제1 절연층(131) 상에는 뱅크(BNK)가 배치될 수 있다. 일 예로, 뱅크(BNK)는 서브 화소(도 9의 SPX1~SPX3)를 둘러싸도록 다른 서브 화소들 사이에 형성되어, 발광 영역을 구획하는 화소 정의막을 구성할 수 있다. 뱅크(BNK)의 높이는 격벽들(PW1, PW21)의 높이보다 높을 수 있다.
실시예들에 따라, 뱅크(BNK)는 동일 서브 화소(SPX1~SPX3) 내 단위 화소들(SSPX1~SSPXk) 사이에는 배치되지 않을 수 있으나, 이에 한정되는 것은 아니다. 또한, 실시예에 따라, 뱅크(BNK)는 생략될 수도 있다.
도 11은 본 발명의 일 실시예에 따른 검사장치를 개략적으로 나타낸 블록도이다. 도 12는 본 발명의 일 실시예에 따른 검사장치를 개략적으로 나타낸 도면이다. 도 13은 본 발명의 일 실시예에 따른 패널 로딩부를 개략적으로 나타낸 블록도이다. 도 14는 본 발명의 일 실시예에 따른 측정부와 수선부를 개략적으로 나타낸 블록도이다. 도 15는 본 발명의 일 실시예에 따른 측정부와 수선부를 개략적으로 나타낸 도면이다.
도 12에 있어서 도시된 검사장치(2)의 형상은 예시적인 것에 불과하다.
검사장치(2)는 상술한 표시패널(1)을 검사하고 수선할 수 있다. 자세하게는 검사장치(2)는 표시패널(1) 내 발광 소자(LD)의 정렬도를 측정하는 기능 및 발광 소자(LD)의 재배치를 통해 표시패널(1) 내 발광 소자(LD)의 정렬도를 증가시키는 기능을 포함할 수 있다.
도 11 및 도 12를 참조하면, 검사장치(2)는 제어부(21) 및 제어부(21)에 의해 동작이 제어되는 패널 로딩부(22), 측정부(23), 수선부(24), 위치 조절부(25)를 포함한다. 즉, 제어부(21)는 패널 로딩부(22), 측정부(23), 수선부(24) 및 위치 조절부(25)의 전반적인 작동을 제어할 수 있다.
제어부(21)는 표시패널(1) 내 발광 소자(LD)의 정렬도를 판단하고, 미리 정해진 기준 값 이상인지 여부를 판단할 수 있다. 또한 제어부(21)는 위치 조절부(25)를 통해 패널 로딩부(22), 측정부(23), 수선부(24)의 위치를 이동시킬 수 있다. 패널 로딩부(22)에 안착된 표시패널(1)의 전면을 측정하기 위해, 측정부(23)가 표시패널(1)의 전면을 직접 향하도록 패널 로딩부(22) 및/또는 측정부(23)를 이동시킬 수 있다.
도 13을 함께 참조하면, 패널 로딩부(22)는 패널 이동부(221) 및 전계 형성부(222)를 포함할 수 있다.
패널 로딩(panel loading)부(22)는 검사 대상물인 표시패널(1)을 수용할 수 있다. 일 실시예로, 패널 로딩부(22)는 스테이지(stage)상에 배치될 수 있다. 패널 로딩부(22)는 표시패널(1)의 전 영역을 수리할 수 있도록, 패널 이동부(221)를 통해 표시패널(1)을 수용한 채 움직일 수 있다. 패널 로딩부(22)는 X축, Y축 및 Z축 방향으로 이동할 수 있다. 일 실시예로, 표시패널(1)은 하나의 표시장치로 구성될 수 있는 셀(cell) 단위로 절단되어 패널 로딩부(22)에 수용될 수 있다.
패널 로딩부(22)는 전계 형성부(222)를 통해 전계를 형성할 수 있다. 패널 로딩부(22)는 수용된 표시패널(1) 내 발광 소자(LD)의 정렬도를 측정하거나, 재배열하기 위한 전계(EF, 도 18 참조)를 형성시킬 수 있다. 일 실시예로, 전계 형성부(222)로부터 형성된 전계는 제1 및 제2 전극(ETL1, ETL21)의 사이를 포함하여 형성될 수 있다.
일 실시예로, 전계 형성부(222)는 전계를 형성하는 제너레이터(generator), 증폭기 및 전계 형성 상태를 확인하는 오실로스코프(oscilloscope)를 포함할 수 있다.
도 14 및 도 15를 함께 참조하면, 측정부(23)는 패널 로딩부(22) 상에서 X축, Y축 및 Z축 방향으로 이동할 수 있는 리드프레임(leadframe) 등의 이동수단이 구비되어 있으며, 그 하부에 패널 로딩부(22)에 수용된 표시패널(1)이 위치할 수 있도록 하부가 비어 있는 대략 자 형태의 갠트리(gantry) 구조로 이루어질 수 있다. 그에 따라, 측정부(23)는 패널 로딩부(22)에 놓여 있는 표시패널(1)의 상부에서 좌우로 이동하며 미리 정해진 검사 영역(ISA)을 찾아 이동할 수 있게 된다.
측정부(23)는 제1 발광부(231), 제1 필터부(232a), 제2 필터부(232b) 및 수광부(233)를 포함할 수 있다.
제1 발광부(231)는 광을 생성하여 출사시킬 수 있다. 제1 발광부(231)는 파장이 약 10nm 내지 약 700 nm의 자외선(ultraviolet ray, UV) 내지 가시광선(visible light)을 생성하는 제1 광원(미도시) 및 파장이 약 700nm 이상의 적외선(infrared, IR)을 생성하는 제2 광원(미도시)을 포함할 수 있다. 제어부(21)는 제1 광원 및 제2 광원으로부터 생성된 광의 이동 방향 및 세기를 제어할 수 있다.
실시예에 따라, 제1 광원으로부터 생성된 광은 발광 소자(LD)가 방출하는 색상의 종류에 따라 다른 영역의 파장을 가질 수 있다. 예를 들어, 제1 광원으로부터 적색으로 발광하는 발광 소자들(LD)을 포함하는 제1 단위 화소(SSPX1)에는 제1 파장 범위를 갖는 제1 광이 조사되고, 녹색으로 발광하는 발광 소자들(LD)을 포함하는 제2 단위 화소(SSPX2)에는 제2 파장 범위를 갖는 제2 광이 조사되고, 청색으로 발광하는 발광 소자들(LD)을 포함하는 제3 단위 화소(SSPX3)에는 제3 파장 범위를 갖는 제3 광이 조사될 수 있다.
일 실시예로, 제1 발광부(231)의 제1 광원 및 제2 광원은 각각 수은 광원, Fe계 metal halide 계열 광원, Ga계 metal halide 계 광원 및 반도체 광원(Laser, LED 등) 중에서 선택될 수 있다.
제1 광원 및 제2 광원으로부터 생성된 광은 제1 필터부(232a)를 통해 표시패널(1)에서 미리 정해진 검사 영역(ISA)에 조사될 수 있다.
각 발광 소자(LD)에 활성층(12)의 밴드갭 이상의 에너지를 가진 파장대의 광이 인가되면, 각 발광 소자(LD)는 내부에서 형광(fluorescence, FL)을 방출할 수 있다. 즉, 각 발광 소자(LD)에 조사된 제1 광원 또는 제2 광원에 의해 각 발광 소자(LD)는 내부에서 형광을 방출할 수 있다. 또한, 각 발광 소자(LD)는 밴드갭 이상의 에너지를 가진 파장대의 광이 인가된 이후 여기광을 방출할 수 있다.
각 발광 소자(LD)로부터 방출된 형광 및 여기광은 제2 필터부(232b)를 통해 수광부(233)에 수집될 수 있다. 여기서, 제2 필터부(232b)는 파장이 약 400 nm 내지 약 700 nm 내 적어도 일부 영역의 가시광선(visible light)을 차단하는 필터일 수 있다. 일 실시예로, 제2 필터부(232b) 각 발광 소자(LD)로부터 방출된 형광 및 여기광 중 특정 색상(특정 파장 대역)의 빛을 투과시킬 수 있다.
수광부(233)는 각 발광 소자(LD)로부터 방출된 형광 및 여기광에 대한 시각적 정보를 받을 수 있다. 일 실시예로, 수광부(233)는 CCD 카메라, 고온계(pyrometer) 또는 적외선 카메라의 형태로 구성될 수 있지만, 실시예가 이에 제한되는 것은 아니다.
수선부(24)는 제2 발광부(241) 및 잉크젯 설비부(242)를 포함할 수 있다.
제2 발광부(241)는 광원으로서, 광이 생성될 수 있다. 제2 발광부(241)는 파장이 약 10nm 내지 약 700 nm의 자외선(ultraviolet ray, UV) 내지 가시광선(visible light)을 생성하는 제3 광원(미도시)을 포함할 수 있다. 일 실시예로, 제2 발광부(241)의 제3 광원은 수은 광원, Fe계 metal halide 계열 광원, Ga계 metal halide 계 광원 및 반도체 광원(Laser, LED 등) 중에서 선택될 수 있다.
제3 광원에서 생성된 광은 발광 소자들(LD)의 편향 재정렬을 유도할 수 있다.
본 실시예에서, 제1 광원과 제2 광원은 서로 다른 제1 발광부(231)와 제2 발광부(241)에 포함되어 구분되는 구성요소로 설명하였지만, 이에 제한되는 것은 아니다. 다른 실시예에서, 제1 발광부(231)의 제1 광원은 제3 광원의 기능을 동시에 수행하는 하나의 광원일 수 있다. 이 경우, 측정부(23)는 수선부(24)의 일부 기능을 함께 포함하고, 수선부(24)는 제2 발광부(241)를 제외하고, 잉크젯 설비부(242)를 포함할 수도 있다.
잉크젯 설비부(242)는 발광 소자들(LD)을 포함하는 잉크를 제공할 수 있다. 일 실시예로 잉크젯 설비부(242)에 포함되는 잉크는 용매와 발광 소자들(LD)을 포함하며, 상기 잉크에서 발광 소자들(LD)의 농도는 상술한 제1 농도보다 농도가 낮은 제2 농도일 수 있다.
다음으로, 검사장치(2)가 표시장치를 검사하고 수선하는 방법에 대해 설명한다. 자세하게, 이하의 방법은 검사장치(2)가 표시장치에 포함된 표시패널(1)을 검사하고 수선하는 방법에 관한 것이다.
도 16은 본 발명의 일 실시예에 따른 검사장치가 표시장치를 검사하고 수선하는 방법을 나타낸 알고리즘 순서도이다. 도 17은 도 16의 일부 단계를 설명하기 위한 표시패널을 나타내는 개념도이다. 도 18은 도 16의 일부 단계를 설명하기 위한 표시패널의 단면도이다. 도 19는 도 16의 일부 단계를 설명하기 위한 검사 영역을 나타내는 개념도이다. 도 20은 도 16의 일부 단계를 설명하기 위한 발광 소자를 나타내는 개념도이다. 도 21은 도 16의 일부 단계를 설명하기 위한 검사 영역을 나타내는 이미지 도면이다. 도 22는 도 16의 일부 단계를 설명하기 위한 표시패널을 나타내는 개념도이다. 도 23은 도 16의 일부 단계를 설명하기 위한 검사 영역을 나타내는 이미지 도면이다. 도 24는 도 16의 일부 단계를 설명하기 위한 발광 소자를 나타내는 개념도이다.
도 16을 참조하면, 일 실시예로, 검사장치(2)가 표시장치를 검사하고 수선하는 방법은 표시패널(1)을 검사장치(2)에 투입하는 단계(S110), 검사 영역 지정 단계(S120), 측정 위치 제어 단계(S130), 패널에 전계 형성 및 광 조사 단계(S140), 이미지 획득 단계(S150), 이미지 분석 단계(S160), 정렬도 판단 단계(S170) 및 재정렬 단계(S200)를 포함할 수 있다.
본 명세서에서, 순서도에 따라 각 단계가 차례로 수행되는 것으로 설명하지만, 발명의 사상을 변경하지 않는 한, 연속하여 수행하는 것으로 도시된 일부 단계들이 동시에 수행되거나, 각 단계의 순서가 변경되거나, 일부 단계가 생략되거나, 또는 각 단계 사이에 다른 단계가 더 포함될 수 있음은 자명하다.
우선, 표시패널(1)을 검사장치(2)에 투입하는 단계(S110)가 수행될 수 있다. 표시패널(1)을 검사장치(2)에 투입하는 단계(S110)는 표시패널(1)이 패널 로딩부(22)에 수용되는 단계에 해당한다. 제어부(21)는 위치 조절부(25)를 통해 패널 로딩부(22)가 이동하도록 패널 로딩부(22)를 제어할 수 있다. 패널 로딩부(22)는 검사장치(2)를 수용한 채 검사 및 수선이 용이하도록 이동될 수 있다.
다음으로, 검사 영역 지정 단계(S120)가 수행될 수 있다. 검사 영역 지정 단계(S120)는 표시패널(1)에서 발광 소자(LD)의 정렬도를 검사하기 위한 검사 영역(ISA)을 미리 지정하는 단계에 해당한다. 도 14를 함께 참조하면, 표시 영역 내 적어도 일부 영역이 검사 영역(ISA)으로 설정될 수 있다. 일 실시예로, 검사 영역(ISA)은 적어도 하나의 단위 화소를 포함하도록 설정될 수 있다. 예를 들어, 검사 영역(ISA)은 동일 색상으로 발광하는 발광 소자들(LD)을 포함하는 단위 화소들(SSPX1, SSPX2, SSPX3, 도 6 참조)을 포함하도록 설정될 수 있다. 도면상 검사 영역(ISA)은 사각 형상으로 도시되었지만, 이에 제한되는 것은 아니고, 검사 영역(ISA)의 형상은 다양할 수 있다.
다음으로, 측정 위치 제어 단계(S130)가 수행될 수 있다. 측정 위치 제어 단계(S130)는 측정부(23)가 설정된 검사 영역(ISA)을 측정할 수 있도록 제어되는 단계에 해당한다. 일 실시예로, 제어부(21)는 위치 조절부(25)를 통해 측정부(23)가 이동하도록 측정부(23)를 제어할 수 있다. 측정부(23)는 표시패널(1) 내 검사 영역(ISA)의 측정이 용이하도록 하기위해, 검사 영역(ISA) 상에 위치하도록 이동될 수 있다. 실시예에 따라, 수선부(24)는 측정부(23)와 함께 이동될 수 있다.
다음으로, 패널에 전계 형성 및 광 조사 단계(S140)가 수행될 수 있다. 패널에 전계 형성 및 광 조사 단계(S140)는 제어부(21)가 패널 로딩부(22)를 통해 표시패널(1)에 전계를 형성하고, 측정부(23) 내 제1 발광부(231)가 표시패널(1) 내 검사 영역(ISA)에 제1 광원으로부터 형성된 광을 조사하는 단계에 해당한다.
도 18을 함께 참조하면, 본 단계에서, 표시패널(1) 내 검사 영역(ISA)에 전계(EF)가 형성될 수 있다. 또한, 제1 광원으로부터 형성된 광이 표시패널(1) 내 검사 영역(ISA)에 조사될 수 있다. 몇몇 실시예에서, 표시패널(1) 내 검사 영역(ISA)에 전계(EF)가 형성되고, 제1 광원으로부터 형성된 광이 조사되면, 발광 소자(LD)의 유동성은 증가할 수 있다.
일 실시예로, 패널에 전계 형성 및 광 조사 단계(S140)는 표시패널(1)의 표면이 미건조된 상태에서 수행될 수 있다. 즉, 표시패널(1)을 제조하기 위해 잉크젯 방식을 수행한 이후, 잉크가 건조되지 않은 상태에서 패널에 전계 형성 및 광 조사 단계(S140)가 수행될 수 있다.
다음으로, 이미지 획득 단계(S150)가 수행될 수 있다. 이미지 획득 단계(S150)는 측정부(23)가 수광부(233)를 통해 표시패널(1) 내 검사 영역(ISA)에서 반사된 광(발광 소자들(LD)이 방출하는 형광 및 여기광)을 수집하고, 제어부(21)가 수집된 반사돤 광(발광 소자들(LD)이 방출하는 형광 및 여기광) 정보를 이미지화 하여 이미지를 획득하는 단계에 해당한다.
다음으로, 이미지 분석 단계(S160)가 수행될 수 있다. 이미지 분석 단계(S160)는 제어부(21)가 획득한 이미지를 통해 검사 영역(ISA) 내 발광 소자들(LD)의 정렬도를 분석하는 단계에 해당한다.
도 19를 함께 참조하면, 제1 광원으로부터 형성된 광이 발광 소자(LD)에 조사되면, 각 발광 소자(LD)는 내부에서 형광 및 여기광을 방출할 수 있다. 설명의 편의를 위해, 이하에서의 '형광'이라는 용어는 형광 및 여기광 모두 포함하는 것을 의미한다
이때, 발광 소자(LD)는 제1 반도체층(11) 내부에서 제1 형광(LT1), 활성층(12)에서 제2 형광(LT2) 및 제2 반도체층(13)에서 제3 형광(LT3)이 방출될 수 있다. 일 실시예로, 제2 형광(LT2)은 제1 형광(LT1) 빛 제3 형광(LT3)에 대비하여 광량이 크다. 이에 따라, 실제 검사 영역(ISA)이 측정된 이미지(도 18 참조)에서, 활성층(12)에서 방출되는 제2 형광(LT2)이 상대적으로 밝게 관찰되며, 제1 반도체층(11)에서 방출되는 제1 형광(LT1) 및 제2 반도체층(13)에서 방출되는 제3 형광(LT3)은 상대적으로 어둡게 관찰되거나, 관찰되지 않을 수 있다.
도 20 및 도 21을 함께 참조하면, 활성층(12)에서 방출되는 제2 형광(LT2)이 상대적으로 밝게 관찰되는 점 및 활성층(12)을 사이에 두고 배치된 제1 반도체층(11)의 제1 길이(L1)와 제2 반도체층(13)의 제2 길이(L2)가 다른 점을 이용하여 발광 소자(LD)가 제1 전극(ETL1)과 제2 전극(ETL21) 사이에서 정방향으로 배치되었는지, 역방향으로 배치되었는지 여부를 판단할 수 있다.
도면의 일 예로, 제어부(21)는 차례로 배치된 제1 내지 제5 발광 소자들(LD1~LD5) 중 일부인 제1 발광 소자(LD1), 제2 발광 소자(LD2), 제3 발광 소자(LD3) 및 제5 발광 소자(LD5)는 정방향으로 배치되고, 나머지 일부인 제4 발광 소자(LD4)는 역방향으로 배치되었음을 판단할 수 있다. 또한, 제어부(21)는 검사 영역(ISA) 내 배치된 발광 소자들(LD)의 개수 대비 정방향으로 배치된 발광 소자들(LD)의 개수의 비율에 따라 정렬도를 측정할 수 있다. 예를 들어, 도 20 및 도 21의 예의 경우, 정렬도는 80%이다.
다음으로, 정렬도 판단 단계(S170)가 수행될 수 있다. 정렬도 판단 단계(S170)는 제어부(21)가 측정된 정렬도가 미리 정해진 기준 값 이상인 경우, 검사를 종료하고, 정렬도가 미리 정해진 기준 값 미만인 경우, 수선을 수행하도록 결정하는 단계에 해당한다.
정렬도 판단 단계(S170)에서 제어부(21)가 측정된 정렬도가 미리 정해진 기준 값 미만인 것으로 판단하면, 재정렬 단계(S200)가 수행될 수 있다. 재정렬 단계(S200)는 표시패널(1)을 수선하는 단계로서, 미리 정해진 수선 영역(LA)에 역방향으로 배치된 발광 소자들(LD)을 정방향으로 재정렬시키는 단계에 해당한다. 도 22를 함께 참조하면, 일 실시예로, 수선 영역(LA)의 적어도 일부가 검사 영역(ISA)을 포함하도록 미리 설정될 수 있다.
도 23 및 도 24를 함께 참조하면, 수선부(24)의 제2 발광부(241)는 검사 영역(ISA)에 제3 광원에서 생성된 광을 조사할 수 있다. 이와 함께, 패널 로딩부(22)는 전계 형성부(222)를 통해 표시패널(1)에 전계(EF)를 형성할 수 있다. 즉, 수선부(24)는 패널 로딩부(22)에 의해 표시패널(1)에 전계가 형성된 상태에서 검사 영역(ISA)에 제3 광원에서 생성된 광을 조사하여 발광 소자들(LD)을 재정렬할 수 있다. 일 예로, 도 20에 있어서, 해당 단면도는 역방향으로 배치된 도 20의 제4 발광 소자(LD4)가 배치된 상태를 도시했다.
역방향으로 배치된 제4 발광 소자(LD4)에 전계(EF)가 형성된 상태에서, 제3 광원에서 생성된 광을 조사하면, 역방향으로 배치된 제4 발광 소자(LD4)는 도 24의 제4 발광 소자(LD4_1)와 같이 정방향으로 배향될 수 있다.
재정렬 단계(S200)가 수행된 이후, 다시 표시패널(1)에 전계 형성 및 광 조사 단계, 이미지 획득 단계(S150) 및 이미지 분석 단계(S160)가 수행되어, 정렬도가 기준 값 이상이 되도록 검사 및 수선이 반복될 수 있다.
또한, 해당 검사 영역(ISA)의 검사 및 수선이 완료된 이후, 표시 영역 내 상기 검사 영역(ISA)과 다른 영역을 새로운 검사 영역(ISA)으로 하여 상술한 단계들이 재차 수행될 수 있다. 이에 따라, 전체 표시 영역(DA)에 대한 검사 및 수선이 완료될 수 있다.
다음으로, 다른 실시예에 따른 검사장치 및 이를 이용한 표시장치의 검사 방법과 수선 방법에 대해 설명하기로 한다. 이하, 도 1 내지 도 24와 도면상의 동일한 구성 요소에 대해서는 설명을 생략하고, 동일하거나 유사한 참조 부호를 사용하였다.
도 25 및 도 26은 본 발명의 다른 실시예들에 따른 검사장치가 표시장치를 검사하고 수선하는 방법의 일부 단계를 설명하기 위한 표시패널을 나타내는 개념도이다. 도 25 및 도 26의 각 실시예는 도 22의 변형예에 해당한다.
도 25를 참조하면, 실시예에 따라, 검사 영역(ISA)과 수선 영역(LA)은 동일한 영역일 수 있다. 즉, 측정부(23)가 표시패널(1)을 검사하는 영역과, 수선부(24)가 표시패널(1)을 수선하는 영역이 동일할 수 있다.
도 26을 참조하면, 실시예에 따라, 표시 영역(DA), 검사 영역(ISA) 및 수선 영역(LA)은 동일한 영역일 수 있다. 예를 들어, 측정부(23)가 표시패널(1) 내 표시 영역(DA) 전체를 검사하고, 수선부(24)가 표시패널(1) 내 표시 영역(DA) 전체를 수선할 수 있다.
도 27은 본 발명의 또 다른 실시예에 따른 검사장치가 표시장치를 검사하고 수선하는 방법을 나타낸 알고리즘 순서도이다. 도 28은 도 27의 일부 단계를 설명하기 위한 검사 영역을 나타내는 개념도이다. 도 29는 도 27의 일부 단계를 설명하기 위한 표시패널의 단면도이다. 도 30은 도 27의 일부 단계를 설명하기 위한 검사 영역을 나타내는 개념도이다.
도 27을 참조하면, 실시예에 따라, 검사장치(2)가 표시장치를 검사하고 수선하는 방법은 표시패널(1)을 검사장치(2)에 투입하는 단계(S110), 검사 영역 지정 단계(S120), 측정 위치 제어 단계(S130), 패널에 전계 형성 및 광 조사 단계(S140), 이미지 획득 단계(S150), 이미지 분석 단계(S160), 정렬도 판단 단계(S170) 및 재정렬 단계(S200)를 포함하는 것 외 발광 소자 밀도 판단 단계(S310) 및 발광 소자 투입 단계(S320)를 더 포함할 수 있다.
이미지 분석 단계(S160)에서 제어부(21)가 획득한 이미지를 통해 미리 정해진 단위 영역 당 발광 소자(LD) 개수로 정의되는 발광 소자 밀도를 추가로 분석할 수 있다. 일 실시예로, 상기 단위 영역은 검사 영역(ISA)과 동일한 영역일 수 있다.
일 실시예로, 발광 소자 밀도 판단 단계(S310)는 이미지 분석 단계(S160) 이후 정렬도 판단 단계(S170) 전에 수행될 수 있다. 발광 소자 밀도 판단 단계(S310)는 분석된 발광 소자 밀도가 미리 정해진 기준 값 이상인지 여부를 판단할 수 있다.
발광 소자 밀도 판단 단계(S310)에서, 제어부(21)는 발광 소자 밀도가 미리 정해진 기준 값 이상인 것으로 판단하면, 정렬도 판단 단계(S170)를 수행하고, 발광 소자 밀도가 미리 정해진 기준 값 미만인 것으로 판단하면, 발광 소자 투입 단계(S320)를 수행하도록 결정할 수 있다.
도 28 내지 도 30을 함께 참조하면, 도 28과 같이 제어부(21)가 발광 소자 밀도가 미리 정해진 기준 값 미만인 것으로 판단하면, 제어부(21)는 발광 소자 투입 단계(S320)를 수행하도록 결정할 수 있다. 발광 소자 투입 단계(S320)에서, 도 26과 같이, 제어부(21)는 패널 로딩부(22)를 통해 표시패널(1)에 전계(EF)를 형성하고, 잉크젯 설비부(242)를 통해 제2 농도를 가진 발광 소자들(LD)을 포함하는 잉크를 잉크젯 방식으로 표시패널(1)에 투입할 수 있다. 표시패널(1)에 투입된 발광 소자들(LD)에 의해, 도 30과 같이 발광 소자 밀도가 증가할 수 있다.
발광 소자 투입 단계(S320)가 수행된 이후, 다시 패널에 전계 형성 및 광 조사 단계(S140), 이미지 획득 단계(S150) 및 이미지 분석 단계(S160)가 수행되어, 발광 소자 밀도가 기준 값 이상이 되도록 검사 및 수선이 반복될 수 있다.
도 31은 본 발명의 또 다른 실시예에 따른 검사장치가 표시장치를 검사하고 수선하는 방법을 나타낸 알고리즘 순서도이다.
도 31을 참조하면, 본 실시예에 따른 표시장치를 검사하고 수선하는 방법은 도 24의 실시예 대비, 발광 소자 밀도 판단 단계(S310) 및 발광 소자 투입 단계(S320)가 정렬도 판단 단계(S170) 및 재정렬 단계(S200) 이후에 수행되는 점에서 그 차이가 있다. 본 실시예는 도 27의 실시예 대비 일부 단계들의 순서 변경에만 차이가 있으므로, 그 외 중복된 설명은 생략하기로 한다.
도 32는 본 발명의 또 다른 실시예에 따른 검사장치가 표시장치를 검사하고 수선하는 방법을 나타낸 알고리즘 순서도이다.
도 32를 참조하면, 본 실시예에 따른 표시장치를 검사하고 수선하는 방법은 도 31의 실시예 대비, 발광 소자 밀도 판단 단계(S310)와 발광 소자 투입 단계(S320)사이에 위치정보 저장 단계(S410) 및 건조 단계(S420)가 더 포함되는 점에서 그 차이가 있다.
제어부(21)는 발광 소자 밀도 판단 단계(S310)에서 검사 영역(ISA) 내 발광 소자 밀도가 기준 값 미만인 것으로 판단되면, 바로 발광 소자(LD) 투입단계를 진행하지 않고, 위치정보 저장 단계(S410)를 수행하도록 제어할 수 있다. 위치정보 저장 단계(S410)는 제어부(21)가 해당 검사 영역(ISA)의 위치 정보를 저장하는 단계에 해당한다.
위치정보 저장 단계(S410) 이후, 건조 단계(S420)가 진행될 수 있다. 건조 단계(S420)는 표시패널(1) 제조 시 투입된 제1 농도를 가진 잉크를 건조시키는 단계에 해당한다.
건조 단계(S420) 이후, 발광 소자 투입 단계(S320)가 수행될 수 있다. 몇몇 실시예에서, 표시장치는 전체 표시 영역(DA)의 정렬도에 대한 검사 및 수선이 끝난 이후, 발광 소자 밀도가 기준 값 이하인 곳으로 판단되는 특정 검사 영역(ISA)들에 대해 발광 소자 투입 단계(S320)를 수행할 수 있다.
도 33은 본 발명의 또 다른 실시예에 따른 검사장치가 표시장치를 검사하고 수선하는 방법을 나타낸 알고리즘 순서도이다.
도 33을 참조하면, 본 실시예에 따른 표시장치를 검사하고 수선하는 방법은 도 32의 실시예 대비, 발광 소자 투입 단계(S320) 이후, 다시 표시패널(1)에 전계 형성 및 광 조사 단계, 이미지 획득 단계(S150) 및 이미지 분석 단계(S160)가 수행되는 점에서 그 차이가 있다.
발광 소자 투입 단계(S320) 이후, 다시 표시패널(1)에 전계 형성 및 광 조사 단계, 이미지 획득 단계(S150) 및 이미지 분석 단계(S160)가 수행되어, 정렬도 및 발광 소자 밀도가 기준 값 이상이 되도록 검사 및 수선이 반복될 수 있다.
다음으로, 앞선 실시예들에 따른 검사장치에 의한 검사 방법 및 수선 방법이 수행된 이후, 후속 공정에 따라 제조된 표시패널에 대해 설명한다.
도 34는 도 9의 Ⅰ-Ⅰ’선에 대응하는 부분을 따라 자른 표시패널의 단면도이다. 도 34에 있어서, 도시된 표시패널(1a)의 단면은 앞선 실시예들에 따른 검사장치에 의한 검사 방법 및 수선 방법이 수행된 이후, 후속 공정을 거쳐 제조된 형상을 도시하였다.
도 34를 참조하면, 도 10의 표시패널(1) 대비, 제1 및 제2 컨택 전극(CNE1, CNE21), 제2 절연층(132), 제3 절연층(133), 제4 절연층(141) 및 박막 봉지층(151)을 더 포함할 수 있다.
발광 소자들(LD) 각각은 제1 및 제2 전극들(ETL1, ETL2)의 사이에 전기적으로 연결될 수 있다. 예컨대, 발광 소자들(LD) 각각의 제1 단부는 제1 전극(ETL1)에 전기적으로 연결되고, 발광 소자들(LD) 각각의 제2 단부는 제2 전극(ETL2)에 전기적으로 연결될 수 있다.
일 실시예에서, 발광 소자들(LD) 각각의 제1 단부는 제1 전극(ETL1) 상에 직접적으로 배치되지 않고, 적어도 하나의 컨택 전극, 일 예로 제1 컨택 전극(CNE1)을 통해 제1 전극(ETL1)에 전기적으로 연결될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는, 발광 소자들(LD)의 제1 단부가 제1 전극(ETL1)과 직접적으로 접촉되어, 제1 전극(ETL1)에 전기적으로 연결될 수도 있다.
유사하게, 발광 소자들(LD) 각각의 제2 단부는 제2 전극(ETL2) 상에 직접적으로 배치되지 않고, 적어도 하나의 컨택 전극, 일 예로 제2 컨택 전극(CNE21)을 통해 제2 전극(ETL2)에 전기적으로 연결될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 본 발명의 다른 실시예에서는, 발광 소자들(LD) 각각의 제2 단부가 제2 전극(ETL2)과 직접적으로 접촉되어, 제2 전극(ETL2)에 전기적으로 연결될 수도 있다.
제2 절연층(132)은 발광 소자들(LD), 특히, 제1 및 제2 전극들(ETL1, ETL2)의 사이에 정렬된 발광 소자들(LD)의 상부에 배치되며, 발광 소자들(LD)의 제1 및 제2 단부들을 노출할 수 있다. 예를 들어, 제2 절연층(132)은 발광 소자들(LD)의 제1 및 제2 단부들은 커버하지 않고, 발광 소자들(LD)의 일 영역 상부에만 부분적으로 배치될 수 있다. 제2 절연층(132)은 각각의 발광 영역 상에 독립된 패턴으로 형성될 수 있으나, 이에 한정되지는 않는다. 또한, 도 34에 도시된 바와 같이, 제2 절연층(132)의 형성 이전에 제1 절연층(131)과 발광 소자들(LD)의 사이에 이격 공간이 존재하였을 경우, 공간은 제2 절연층(132)에 의해 채워질 수 있다. 이에 따라, 발광 소자들(LD)은 보다 안정적으로 지지될 수 있다.
제3 절연층(133)은 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE21) 중 하나의 일부를 덮도록 형성될 수 있다. 일 실시예로, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE21)은 각각 다른층에 형성될 수 있다. 예를 들어, 제2 컨택 전극(CNE21)을 덮도록 제3 절연층(133)이 배치되고, 제3 절연층(133) 상에 제1 컨택 전극(CNE1)이 배치될 수 있다. 다만, 실시예가 이에 제한되는 것은 아니며, 제1 컨택 전극(CNE1)을 덮도록 제3 절연층(133)이 배치되고, 제3 절연층(133) 상에 제2 컨택 전극(CNE21) 배치될 수도 있다. 또한, 다른 실시예에서 제3 절연층(133)은 생략되고, 제1 컨택 전극(CNE1) 과 제2 컨택 전극(CNE21)이 동일한 층에 형성될 수도 있다.
제4 절연층(141)은 제1 및 제2 격벽들(PW1, PW21), 제1 및 제2 전극들(ETL1, ETL2), 발광 소자들(LD), 제1 및 제2 컨택 전극들(CNE1, CNE21), 및 뱅크(BNK)를 커버하도록, 제1 및 제2 격벽들(PW1, PW21), 제1 및 제2 전극들(ETL1, ETL2), 발광 소자들(LD), 제1 및 제2 컨택 전극들(CNE1, CNE21), 및 뱅크(BNK)가 형성된 베이스 층(SUB1)의 일면 상에 형성 및/또는 배치될 수 있다.
제4 절연층(141) 상에 적어도 한 층의 무기막 및/또는 유기막을 포함하는 박막 봉지층(152)을 포함할 수 있다. 또한, 실시예에 따라, 제4 절연층(141)의 상부에는 도시되지 않은 적어도 한 층의 오버코트층이 더 배치될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시패널 11: 제1 반도체층
12: 활성층 13: 제2 반도체층
2: 검사장치 21: 제어부
22: 패널 로딩부 221: 패널 이동부
222: 전계 형성부 23: 측정부
231: 제1 발광부 232a: 제1 필터부
232b: 제2 필터부 233: 수광부
24: 수선부 241: 제2 발광부
242: 잉크젯 설비부 EF: 전계
INF: 절연성 피막 ISA: 검사 영역
LD: 발광 소자

Claims (26)

  1. 발광 소자들이 구비된 표시패널을 검사하는 검사장치에 있어서,
    상기 표시패널의 이미지를 획득하는 '이미지 획득 단계'; 및
    상기 표시패널 내 상기 발광 소자들의 정렬도를 판단하는 '정렬도 판단 단계'를 포함하는 표시패널의 검사 방법.
  2. 제1 항에 있어서,
    상기 표시패널에 전계를 형성하고, 제1 발광부에 포함된 제1 광원으로부터 형성된 광을 상기 표시패널에서 미리 정해진 검사 영역에 조사하는 '패널에 전계 형성 및 광 조사 단계'를 더 포함하는 표시패널의 검사 방법.
  3. 제2 항에 있어서,
    상기 발광 소자들은 상기 표시패널에 상기 발광 소자들이 제1 농도로 포함된 잉크가 투입되는 잉크젯 방식으로 투입되고,
    상기 '패널에 전계 형성 및 광 조사 단계'는 상기 표시패널의 투입된 상기 잉크가 미건조된 상태에서 수행되는 표시패널의 검사 방법.
  4. 제2 항에 있어서,
    상기 제1 광원으로부터 형성된 상기 광은 자외선(UV)인 표시패널의 검사 방법.
  5. 제4 항에 있어서,
    상기 제1 발광부는 상기 제1 광원, 및 적외선(IR)을 생성하는 제2 광원을 포함하는 표시패널의 검사 방법.
  6. 제2 항에 있어서,
    상기 '이미지 획득 단계'는 상기 패널에 전계 형성 및 광 조사 단계 이후 수행되는 표시패널의 검사 방법.
  7. 제6 항에 있어서,
    상기 '이미지 획득 단계'는 상기 발광 소자들이 방출하는 형광 및 여기광을 수집하여 수집된 정보를 이미지화 하여 이미지를 획득하는 단계인 표시패널의 검사 방법.
  8. 발광 소자들이 구비된 표시패널에 전계를 형성하고, 제1 발광부에 포함된 제1 광원으로부터 형성된 광을 상기 표시패널에서 미리 정해진 검사 영역에 조사하는 '패널에 전계 형성 및 광 조사 단계';
    상기 표시패널의 이미지를 획득하는 '이미지 획득 단계'; 및
    상기 발광 소자들을 재정렬하는 '재정렬 단계'를 포함하는 표시패널의 수선 방법.
  9. 제8 항에 있어서,
    상기 '재정렬 단계'는 표시패널에 전계가 형성된 상태에서, 제2 발광부에 포함된 제3 광원으로부터 형성된 광을 상기 표시패널에서 미리 정해진 수선 영역에 조사하는 단계인 표시패널의 수선 방법.
  10. 제9 항에 있어서,
    상기 제3 광원으로부터 형성된 상기 광은 자외선(UV)인 표시패널의 수선 방법.
  11. 제8 항에 있어서,
    상기 이미지를 통해 상기 표시패널 내 상기 발광 소자들의 정렬도를 판단하는 '정렬도 판단 단계'를 더 포함하는 표시패널의 수선 방법.
  12. 제11 항에 있어서,
    상기 '재정렬 단계'는 상기 정렬도 판단 단계에서 상기 정렬도와 미리 정해진 기준 값을 비교한 결과에 따라 수행되는 표시패널의 수선 방법.
  13. 제11 항에 있어서,
    상기 '정렬도 판단 단계'는 상기 '재정렬 단계' 이후 다시 수행되는 표시패널의 수선 방법.
  14. 제11 항에 있어서,
    상기 이미지를 통해 상기 표시패널 내 발광 소자 밀도를 판단하는 '발광 소자 밀도 판단 단계'를 더 포함하는 표시패널의 수선 방법.
  15. 제14 항에 있어서,
    상기 '발광 소자 밀도 판단 단계'에서 상기 발광 소자들의 밀도와 미리 정해진 기준 값을 비교한 결과에 따라 추가로 발광 소자들을 상기 표시패널에 투입하는 '발광 소자 투입 단계'를 더 포함하는 표시패널의 수선 방법.
  16. 제15 항에 있어서,
    상기 '발광 소자 밀도 판단 단계'에서 상기 발광 소자들의 밀도와 미리 정해진 기준 값을 비교한 결과에 따라 해당 영역에 대한 위치정보를 저장하는 '위치정보 저장 단계'; 및
    상기 표시패널이 제조될 때 투입된 상기 발광 소자들이 제1 농도로 포함된 잉크를 건조시키는 '건조 단계'를 더 포함하는 표시패널의 수선 방법.
  17. 제16 항에 있어서,
    상기 '발광 소자 투입 단계'는 추가로 투입된 상기 발광 소자들이 상기 제1 농도 보다 낮은 제2 농도로 포함된 잉크를 상기 표시패널에 투입하는 단계인 표시패널의 수선 방법.
  18. 발광 소자들이 구비된 표시패널을 검사하고 수선하는 검사장치에 있어서,
    상기 표시패널을 수용하는 패널 로딩부;
    상기 표시패널을 검사하는 측정부;
    상기 표시패널을 수선하는 수선부;
    상기 패널 로딩부, 상기 측정부, 및 상기 수선부의 위치를 이동시키는 위치 조절부; 및
    상기 패널 로딩부, 상기 측정부, 상기 수선부, 및 위치 조절부를 제어하는 제어부를 포함하는 검사장치.
  19. 제18 항에 있어서,
    상기 측정부는,
    자외선 내지 가시광선을 생성하는 제1 광원을 포함하는 제1 발광부; 및
    상기 제1 광원으로부터 생성된 광이 조사된 상기 발광 소자들이 방출하는 형광 및 여기광을 수집하는 수광부를 포함하는 검사장치.
  20. 제19 항에 있어서,
    상기 측정부는,
    제1 광원으로부터 생성되는 광이 통과되는 제1 필터부; 및
    상기 형광 및 상기 여기광이 통과되는 제2 필터부를 더 포함하는 검사장치.
  21. 제19 항에 있어서,
    상기 제1 발광부는 적외선(IR)을 생성하는 제2 광원을 더 포함하는 검사장치.
  22. 제19 항에 있어서,
    상기 수선부는 자외선 내지 가시광선을 생성하는 제3 광원을 포함하는 제2 발광부를 포함하는 검사장치.
  23. 제22 항에 있어서,
    상기 수선부는 상기 표시패널에 발광 소자를 포함한 잉크를 제공하는 잉크젯 설비부를 더 포함하는 검사장치.
  24. 제19 항에 있어서,
    상기 각 발광 소자는,
    n형 반도체 물질을 포함하는 제1 반도체층;
    p형 반도체 물질을 포함하는 제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층의 사이에 개재되고, 양자 우물 구조로 형성된 활성층을 포함하는 검사장치.
  25. 제24 항에 있어서,
    상기 제1 반도체층의 길이는 상기 제2 반도체층의 길이보다 길고,
    상기 활성층에서 방출하는 형광 및 여기광의 광량은 상기 제1 반도체층 및 상기 제2 반도체층에서 형성된 각 형광 및 여기광의 광량보다 큰 검사장치.
  26. 제18 항에 있어서,
    상기 패널 로딩부는,
    상기 표시패널을 이동시키는 패널 이동부; 및
    상기 표시패널에 전계를 형성시키는 전계 형성부를 포함하는 검사장치.
KR1020200022571A 2020-02-24 2020-02-24 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법 KR20210107988A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200022571A KR20210107988A (ko) 2020-02-24 2020-02-24 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법
CN202080096621.8A CN115104181A (zh) 2020-02-24 2020-04-10 检查装置和使用该检查装置检查并修复显示面板的方法
US17/801,428 US20230078237A1 (en) 2020-02-24 2020-04-10 Inspection device and method of inspecting and repairing display panel by using the same
PCT/KR2020/004942 WO2021172652A1 (ko) 2020-02-24 2020-04-10 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200022571A KR20210107988A (ko) 2020-02-24 2020-02-24 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법

Publications (1)

Publication Number Publication Date
KR20210107988A true KR20210107988A (ko) 2021-09-02

Family

ID=77491690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200022571A KR20210107988A (ko) 2020-02-24 2020-02-24 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법

Country Status (4)

Country Link
US (1) US20230078237A1 (ko)
KR (1) KR20210107988A (ko)
CN (1) CN115104181A (ko)
WO (1) WO2021172652A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5192661B2 (ja) * 2006-05-29 2013-05-08 一般財団法人電力中央研究所 炭化珪素半導体素子の製造方法
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
KR20190102382A (ko) * 2018-02-26 2019-09-04 주식회사 루멘스 마이크로 엘이디 칩들의 재배열 방법
KR102587133B1 (ko) * 2018-07-19 2023-10-10 삼성디스플레이 주식회사 표시 장치
KR20190085892A (ko) * 2019-07-01 2019-07-19 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
WO2021172652A1 (ko) 2021-09-02
CN115104181A (zh) 2022-09-23
US20230078237A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
KR20070024810A (ko) 유기 전계 발광 표시 장치 및 그의 제조 방법
WO2020207463A1 (zh) Oled显示基板及其制作方法、oled显示装置、亮度补偿方法
JP2012074700A (ja) 発光デバイスの製造方法、発光デバイス、発光素子基板および品質管理方法
KR20130066647A (ko) 유기 ｅｌ 디스플레이 패널 수정 설비 및 수정 방법
KR102662697B1 (ko) 표시 장치 및 이의 제조 방법
US11854445B2 (en) Method for inspecting display device and method for fabricating display device
CN115275075A (zh) 制造显示设备的方法和系统
KR20230055466A (ko) 표시 장치 및 이의 제조 방법
KR20210107988A (ko) 검사장치, 및 이를 이용한 표시패널의 검사 방법 및 수선 방법
US11150189B1 (en) Methods of manufacturing a light source carrier and an electronic device, and a light source qualification method
KR20220031833A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20220085930A (ko) 표시 장치 및 표시 장치의 리페어 방법
US20240102921A1 (en) Optical inspection apparatus
KR102456972B1 (ko) 디스플레이 장치의 검사 방법 및 디스플레이 장치의 검사 장치
US11967590B2 (en) Display device
US20240088165A1 (en) Display device
WO2024053198A1 (ja) 発光素子の検査方法
CN220963346U (zh) 显示装置
KR20230174799A (ko) 표시 장치 및 이의 제조 방법
KR20240007865A (ko) 표시 장치
KR20230161002A (ko) 검사 장치 및 이를 이용한 표시 장치의 검사 방법
CN114550626A (zh) 检验显示设备的方法
KR20240018013A (ko) 표시 장치
KR20210155414A (ko) 표시 장치의 검사 방법 및 표시 장치의 제조 방법
KR20220075071A (ko) 표시 장치 및 이의 불량 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination