KR20210105258A - 엘이디 디스플레이 조명 장치 - Google Patents

엘이디 디스플레이 조명 장치 Download PDF

Info

Publication number
KR20210105258A
KR20210105258A KR1020200020000A KR20200020000A KR20210105258A KR 20210105258 A KR20210105258 A KR 20210105258A KR 1020200020000 A KR1020200020000 A KR 1020200020000A KR 20200020000 A KR20200020000 A KR 20200020000A KR 20210105258 A KR20210105258 A KR 20210105258A
Authority
KR
South Korea
Prior art keywords
led
light
electrode pad
cells
substrate
Prior art date
Application number
KR1020200020000A
Other languages
English (en)
Inventor
오승현
김평국
조성식
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020200020000A priority Critical patent/KR20210105258A/ko
Priority to US17/152,140 priority patent/US11187397B2/en
Publication of KR20210105258A publication Critical patent/KR20210105258A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V3/00—Globes; Bowls; Cover glasses
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V9/00—Elements for modifying spectral properties, polarisation or intensity of the light emitted, e.g. filters
    • F21V9/40—Elements for modifying spectral properties, polarisation or intensity of the light emitted, e.g. filters with provision for controlling spectral properties, e.g. colour, or intensity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2105/00—Planar light sources
    • F21Y2105/10—Planar light sources comprising a two-dimensional array of point-like light-generating elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]

Abstract

엘이디 디스플레이 조명 장치가 개시된다. 엘이디 디스플레이 조명 장치는, 기판 모재 및 상기 기판 모재 상부에 형성된 제1 전극부와 제2 전극부를 상부에 구비하는 기판; 상기 기판 상에 행렬 배열된 복수 개의 엘이디 칩들; 및 상기 엘이디 칩들의 상부를 커버하는 확산판을 포함하고, 상기 엘이디 칩들 각각은, 투광성 베이스와, 상기 투광성 베이스의 하부에 형성되고 각각이 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 n 개의 엘이디 셀들과, 상기 n 개의 엘이디 셀들을 직렬로 연결하는 배선부와, 상기 n개의 엘이디 셀들 중 첫번째 엘이디 셀의 제1 도전형 반도체층과 상기 제1 전극부 사이를 연결하는 제1 전극 구조물; 상기 n개의 엘이디 셀들 중 n 번째 엘이디 셀의 제2 도전형 반도체층과 상기 제2 전극부 사이를 연결하는 제2 전극 구조물을 포함하고, 상기 n개의 엘이디 셀들의 전체 활성층의 면적은 상기 투광성 베이스의 면적의 50% 이상이다.

Description

엘이디 디스플레이 조명 장치{LED lighting apparatuses for display}
본 발명은 디스플레이 조명 장치에 관한 것으로서, 더 상세하게는, 로컬 디밍이 가능하고 명암비가 개선되어 백라이트 유닛에 유리하게 이용될 수 있는 엘이디 디스플레이 조명 장치에 관한 것이다.
면상의 객체 직하에 다수의 엘이디들이 배열된 구조를 포함하는 엘이디 조명 장치가 알려져 있다. 이러한 엘이디 조명 장치는 일반 조명용 또는 디스플레이 장치의 백라이트 유닛 등 다양한 용도로 이용되고 있다. 이와 같은 엘이디 조명 장치, 특히, 엘이디 디스플레이 조명 장치에는 로컬 디밍이 적용되고 있다.
도 1은 로컬 디밍이 가능한 종래 엘이디 디스플레이 조명장치를 설명하기 위한 도면이다. 도 1에서 확산판 등 광학 부재 등은 생략되었다. 도 1에 도시된 바와 같이, 종래 엘이디 디스플레이 조명 장치는 PCB(Printed Circuit Board)(2)와 PCB(2) 상에 실장된 다수의 엘이디 패키지(3)들을 포함한다.
이러한 종래 엘이디 디스플레이 조명 장치에 있어서, 엘이디 패키지(3)들 각각은 리드프레임들을 포함하는 패키지 바디 내에 수용된 엘이디 칩과 엘이디 칩을 덮도록 패키지 바디의 개구부의 결합된 렌즈를 포함한다. 렌즈는 패키지 바디의 좁은 개구부를 통해 나오는 광의 방사각을 넓혀준다. 이와 같은 종래 엘이디 디스플레이 조명 장치에 있어서는, 상대적으로 적은 수의 엘이디 패키지들을 이용하는 반면, 엘이디 패키지들과 확산판 사이의 거리, 즉 광학 거리가 길어 장치의 두께가 커질 수밖에 없고, 사각형 해치로 표시한 로컬 디밍 블록(b)의 사이즈가 커질 수밖에 없다. 통상 종래 백라이트 유닛용 엘이디 디스플레이 조명 장치의 로컬 디밍 블록 사이즈는 대략 780mm2 이다.
종래 엘이디 디스플레이 조명 장치의 단점을 정리하면 다음과 같다.
종래 엘이디 디스플레이 조명 장치는, 엘이디 패키지에 구비된 렌즈를 이용한 광 확산 방식을 채용하는 것으로서, 로컬 디밍 블록 사이즈를 줄이는데 한계가 있고, 렌즈 높이에 따라 광학 거리(Optical Distance)를 줄이는데 한계가 있고, 패키지 제작 공정 및 SMT 공정으로 인해 전체 제작 공정 시간이 길고, 엘이디 패키지에 구비된 엘이디 칩 각각이 하나의 활성층을 포함하는 단일 셀 구조이므로, 엘이디 패키지들 사이의 배선이 모두 PCB 측에 형성되며, 그로 인해, PCB 구조가 복잡해지고 전원 케이블 두께가 커질 수 밖에 없었다.
본 발명이 해결하고자 하는 과제는 종래기술의 문제점을 개선한 새로운 구조의 엘이디 디스플레이 조명 장치를 제공하는 것이다.
본 발명의 일측면에 따른 엘이디 디스플레이 조명 장치는, 기판 모재 및 상기 기판 모재 상부에 형성된 제1 전극부와 제2 전극부를 상부에 구비하는 기판; 상기 기판 상에 행렬 배열된 복수 개의 엘이디 칩들; 및 상기 엘이디 칩들의 상부를 커버하는 확산판을 포함하고, 상기 엘이디 칩들 각각은, 투광성 베이스와, 상기 투광성 베이스의 하부에 형성되고 각각이 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 n 개의 엘이디 셀들과, 상기 n 개의 엘이디 셀들을 직렬로 연결하는 배선부와, 상기 n개의 엘이디 셀들 중 첫번째 엘이디 셀의 제1 도전형 반도체층과 상기 제1 전극부 사이를 연결하는 제1 전극 구조물; 상기 n개의 엘이디 셀들 중 n 번째 엘이디 셀의 제2 도전형 반도체층과 상기 제2 전극부 사이를 연결하는 제2 전극 구조물을 포함하고, 상기 n개의 엘이디 셀들의 전체 활성층의 면적은 상기 투광성 베이스의 면적의 50% 이상이다.
본 발명의 다른 측면에 따른 엘이디 디스플레이 조명 장치는, 글라스 및 상기 글라스 상에 형성된 제1 전극부와 제2 전극부를 상부에 구비하는 기판; 상기 기판 상에 행렬 배열된 복수 개의 엘이디 칩들; 및 상기 엘이디 칩들의 상부를 커버하는 확산판을 포함하고, 상기 엘이디 칩들 각각은, 투광성 베이스와, 상기 투광성 베이스의 하부에 형성되고 각각이 상기 투광성 베이스의 하부에 형성되고 각각이 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 n 개의 엘이디 셀들과, 상기 n 개의 엘이디 셀들을 직렬로 연결하는 배선부와, 상기 n개의 엘이디 셀들 중 첫번째 엘이디 셀의 제1 도전형 반도체층과 상기 제1 전극부 사이를 연결하는 제1 전극 구조물; 상기 n개의 엘이디 셀들 중 n 번째 엘이디 셀의 제2 도전형 반도체층과 상기 제2 전극부 사이를 연결하는 제2 전극 구조물을 포함하고, 상기 기판의 상부면에서 상기 확산판의 하부면까지의 거리는 1mm 이내로 정해진다.
일 실시예에 따라, 서로 이웃하는 엘이디 칩들 사이에서 이웃하는 엘이디 셀들간 거리와 하나의 엘이디 칩 내에서 이웃하는 엘이디 셀들간 간 거리는 오차 범위 내에서 일치할 수 있다.
일 실시예에 따라, 상기 투광성 베이스는 사파이어 기판을 포함하며, 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층은 상기 사파이어 기판 상에서 성장된 질화갈륨계 반도체층들일 수 있다.
일 실시예에 따라, 상기 제1 전극 구조물은 제1 상부 전극패드와 제1 하부 전극패드를 포함하고, 상기 제2 전극 구조물은 제2 상부 전극패드와 제2 하부 전극패드를 포함하고, 상기 엘이디 칩들 각각은, 상기 제1 상부 전극패드, 상기 제2 상부 전극패드 및 상기 배선부를 전기적으로 절연시키는 투광성 절연층과, 상기 투광성 절연층의 하부면 또는 상기 엘이디 셀들 가각의 하부면에 형성된 하부 반사층과, 상기 투광성 절연층을 관통하여 상기 제1 상부 전극패드와 상기 제1 하부 전극패드를 연결하는 제1 비아와, 상기 투광성 절연층을 관통하여 상기 제2 상부 전극패드와 상기 제2 하부 전극패드를 연결하는 제2 비아를 포함할 수 있다
일 실시예에 따라, 상기 투광성 베이스의 상부면에 형성된 상부 반사층을 포함하며, 상기 상부 반사층은 중앙 또는 외곽에 오픈 영역을 갖는다.
일 실시예에 따라, 상기 상부 반사층은 상기 투광성 베이스의 상부면 전체를 덮는다.
일 실시예에 따라, 상기 제1 전극부와 상기 제1 전극 구조물은 1:1의 면적비로 접촉하고, 상기 제2 전극부와 상기 제2 전극 구조물은 1:1의 면적비로 본딩된다.
일 실시예에 따라, 상기 투광성 베이스의 상부면에 형성된 상부 DBR과 상기 엘이디 셀들의 하부를 덮도록 배치된 하부 DBR을 포함한다.
본 발명에 따른 엘이디 디스플레이 조명 장치는, 멀티셀 구조의 엘이디 칩 적용으로 로컬 디밍 블록 사이즈를 최소화할 수 있고, 패키지 구조 및 렌즈의 생략으로 인해, 광학 거리를 1mm 이하로 최소화하여 엘이디 디스플레이 조명 장치의 두께를 줄일 수 있다. 또한, 본 발명에 따른 엘이디 디스플레이 조명 장치는 멀티셀 구조의 엘이디 칩 적용으로 작은 두께의 전력 케이블을 이용할 수 있다는 장점을 갖는다.
도 1은 종래 기술을 설명하기 위한 도면이다.
도 2 및 도 3은 본 발명에 따른 엘이디 디스플레이 조명 장치를 전반적으로 설명하기 위한 도면이다.
도 4는, 본 발명에 따른 엘이디 디스플레이 조명 장치의 기판 및 기판 상에 배열된 엘이디 칩들을 도시한 평면도로서, 로컬 디밍 블록 사이즈의 가변을 설명하기 위한 도면이다.
도 5는 본 발명에 따른 엘이디 디스플레이 조명 장치의 엘이디 칩의 한 예를 설명하기 위한 개략적인 단면도이다.
도 6은 본 발명에 따른 엘이디 디스플레이 조명 장치의 엘이디 칩의 한 예를 설명하기 위한 개략적인 저면도로로서, 엘이디 칩 외곽과 전극 구조물들의 하부 노출 부분들을 제외한 부분들이 히든선으로 표시된 도면이다.
도 7은 본 발명에 따른 엘이디 디스플레이 조명 장치의 엘이디 칩의 다른 예를 설명하기 위한 저면도로서, 엘이디 칩의 외곽과 전극 구조물들의 하부 노출 부분들을 제외한 부분들이 히든선으로 표시된 도면이다.
도 8은 도 7에 도시된 엘이디 칩이 배열되는 형태를 설명하기 위한 도면이다.
도 9의 (a), (b) 및 (c)는 본 발명에 따른 엘이디 디스플레이 조명 장치의 엘이디 칩의 상부에 적용될 수 있는 상부 반사층의 여러 예들을 도시한 도면들이다,
도 10의 (a), (b) 및 (c)는 기판의 본 발명에 따른 엘이디 디스플레이 조명 장치에 적용될 수 있는 기판의 여러 예들을 설명하기 위한 도면들이다.
이하 첨부된 도면을 참조하여 이하에서는 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예에 대하여 설명한다. 첨부된 도면들 및 실시예들은 이 기술 분야에서 통상의 지식을 가진 자로 하여금 본 발명에 관한 이해를 돕기 위한 의도로 간략화되고 예시된 것임에 유의하여야 할 것이다. . 또한, 본 명세서 내에서, "일치", "일치하는" 또는 "일치한다" 라는 표현은 정확히 일치한다는 의미로 국한되어 해석되어서는 아니되고 오차범위도 허용하는 것으로 해석됨에 유의하여야 할 것이다.
도 2 및 도 3은 본 발명에 따른 엘이디 디스플레이 조명 장치를 전반적으로 설명하기 위한 도면이고, 도 4는, 본 발명에 따른 엘이디 디스플레이 조명 장치의 기판 및 기판 상에 배열된 엘이디 칩들을 도시한 평면도로서, 로컬 디밍 블록 사이즈의 가변을 설명하기 위한 도면이다.
도 2 내지 도 4를 참조하면, 본 발명에 따른 엘이디 디스플레이 조명 장치는, 로컬 디밍 가능한 디스플레이 장치의 직하형 백라이트 유닛에 유리하게 적용될 수 있는 것으로서, 기판(100)과, 상기 기판(100) 상에 행렬 배열된 엘이디 칩(200)들과, 상기 엘이디 칩(200)들의 상부를 전체적으로 커버하도록 상기 기판(100)과 평행하게 배치된 확산판(400)을 포함한다.
또한, 상기 엘이디 디스플레이 조명 장치는 상기 엘이디 칩(200)들 각각을 개별적으로 봉지하거나 또는 상기 엘이디 칩(200)들을 전체적으로 봉지하도록 상기 기판(100) 상에 형성된 봉지재(300)를 더 포함할 수 있다. 또한, 상기 엘이디 디스플레이 조명 장치는 상기 확산판(400)의 상부에 배치되어 상기 엘이디 칩(200)에서 나온 광의 색을 변환하는 색변환 필름(500)과 상기 색변환 필름(500)의 상부에 배치되어 상기 확산판(400)의 1차 광 확산에 뒤 이어 광을 2차 확산시키는 광학 시트(600)를 더 포함할 수 있다.
이때, 상기 확산판(400), 상기 색변환 필름(500) 및 상기 광학 시트(600)를 포함하는 광학 요소들의 배열 순서는 변화될 수 있다. 또한, 다른 광학 요소가 추가될 수도 있고, 위 열거된 광학 요소들 중 하나 이상의 광학 요소들이 생략될 수도 있다.
상기 엘이디 칩(200)은 패키지 구조 없이 상기 기판(100) 상에 직접 실장되는 구조를 가지며, 적어도 한 변의 길이가 200㎛ 이하인 미니 엘이디 칩으로 구성된다. 본 예의 엘이디 칩(200)은 가로 및 세로 길이가 각각 450 ㎛ 및 200㎛이다. 또한, 상기 엘이디 칩(200)은 직렬 연결된 n개의 엘이디 셀들을 일체로 포함하는 멀티 셀 구조의 엘이디 칩으로 구성된다.
상기 엘이디 칩(200)이 패키지 없이 기판에 직접 실장되는 구조와, 적어도 한 변의 길이가 200㎛ 이하, 더 바람직하게는, 가로 변 길이가 450 ㎛ 이하 세로 변 길이가 200㎛이하인 미니 엘이디 칩 구조와, 하나의 엘이디 칩(200) 내에 직렬 연결된 복수의 엘이디 셀(220)들이 형성된 멀티 셀 구조는, 상기 기판(100)의 상면에서 상기 확산판(400)의 하부면까지의 광학 거리(O/D)를 1mm 이하까지 줄이는 것을 가능하게 하고, 로컬 디밍 블록 사이즈를 하나의 엘이디 칩(200)의 면적에 해당하는 대략 30 mm2까지 축소될 수 있게 해준다. 미니 사이즈를 갖는 엘이디 칩(200)에 대하여 점등 엘이디 셀 개수를 제어함으로써, 로컬 디밍 블록 사이즈의 최소화가 가능하다. 도 4에는 n개의 엘이디 셀을 포함하는 1개의 엘이디 칩만을 포함하는 로컬 디밍 블록(B1), 4개의 엘이디 칩을 포함하는 로컬 디밍 블록(B2), 9개의 엘이디 칩을 포함하는 로컬 디밍 블록(B3)이 각각 표시되어 있다.
아래의 표 1은 본 발명과 종래기술을 비교한 표이다.
종래 기술 본 발명
광원 구조 렌즈를 포함하는 엘이디 패키지 멀티셀을 갖는 미니 엘이디칩
450㎛ × 200㎛
디밍 블록 사이즈 780mm2 30mm2 ~
비교 높은 명암비
블록 구성 자유도 높음
도 5는 본 발명에 따른 엘이디 디스플레이 조명 장치의 엘이디 칩의 한 예를 설명하기 위한 개략적인 단면도이고, 도 6은 본 발명에 따른 엘이디 디스플레이 조명 장치의 엘이디 칩의 한 예를 설명하기 위한 개략적인 저면도로로서, 엘이디 칩 외곽과 전극 구조물들의 하부 노출 부분들을 제외한 부분들이 히든선으로 표시된 도면이다.
도 5 및 도 6을 참조하면, 상기 엘이디 칩(200)은 기판(100) 상에 실장된다. 기판(100)은 글라스(glass) 기반의 기판 모재(110)와, 기판 모재(110) 상에 형성된 제1 전극부(120a) 및 제2 전극부(120b)를 포함한다.
또한, 상기 엘이디 칩(200)은 투광성 베이스(210)와, 상기 투광성 베이스(210)의 하부에 형성된 n개의 엘이디 셀(220a, 220b)들을 포함한다. 여기에서, 상기 투광성 베이스(210)는 사파이어 기판을 포함하는 것이 바람직하다. 또한, 상기 n개의 엘이디 셀들, 본 예에서는, 2개의 엘이디 셀들(220a, 220b)은 상기 사파이어 기판 상에서 성장된 질화갈륨계의 제1 도전형 반도체층(221), 활성층(222) 및 제2 도전형 반도체층(223)을 차례로 포함하는 것이 바람직하다. 그리고 상기 엘이디 칩(200)은 청색 엘이디칩인 것이 바람직하다.
또한, 상기 엘이디 칩(200)은 상기 n 개의 엘이디 셀(220a, 220b)들을 직렬로 연결하는 층(layer) 형태의 배선부(230)와, 상기 n개의 엘이디 셀(220a, 220b)들 중 첫번째 엘이디 셀(220a)의 제1 도전형 반도체층(221)과 상기 제1 전극부(120a) 사이를 연결하는 제1 전극 구조물(240)과, 상기 n개의 엘이디 셀들 중 n 번째 엘이디 셀(220b)의 제2 도전형 반도체층(223)과 상기 제2 전극부(120b) 사이를 연결하는 제2 전극 구조물(250)을 포함한다.
이때, 상기 n개의 엘이디 셀(220a, 220b)들에 구비된 활성층(222)들의 상부 면적 전체의 종합은 상기 투광성 베이스(210)의 상부면 면적의 50% 이상, 더 바람직하게는, 60% 이상인 것이 바람직하다. 엘이디 셀들(220a, 220b)에 구비된 활성층(222)들의 상부면 면적이 상기 투광성 베이스(210)의 상부면 면적의 50% 미만인 경우, 효율이 떨어지고 상대적으로 어두운 영역이 발생하게 된다.
한편, 상기 제1 전극 구조물(240)은 제1 상부 전극패드(241) 및 제1 하부 전극패드(243)를 포함하고, 상기 제2 전극 구조물(250)은 제2 상부 전극패드(251)와 제2 하부 전극패드(253)를 포함한다. 또한, 상기 엘이디 칩(200)들 각각은, 상기 제1 상부 전극패드(241), 상기 제2 상부 전극패드(251) 및 상기 배선부(230)를 전기적으로 절연시키는 투광성 절연층(260)과, 상기 투광성 절연층(260)의 하부면과상기 엘이디 셀(220a, 220b)의 하부면에 형성된 하부 반사층들(271, 272)과, 상기 투광성 절연층(260)을 관통하여 상기 제1 상부 전극패드(241)와 상기 제1 하부 전극패드(243)를 연결하는 제1 비아(242)와, 상기 투광성 절연층(260)을 관통하여 상기 제2 상부 전극패드(251)와 상기 제2 하부 전극패드(253)를 연결하는 제2 비아(252)를 포함한다.
본 발명의 바람직한 실시예에 따라, 상기 하부 반사층들(271, 272)은 상기 투광성 절연층(260)의 하부면에 형성된 제1 하부 반사층(271)과 상기 엘이디 셀(260)들 각각의 하부면에 형성된 제2 하부 반사층(272)을 포함한다. 제1 하부 반사층(271)과 제2 하부 반사층(272) 중 하나는 생략될 수 있다. 제1 또는 제2 하부 반사층(271 또는 272)은 고굴절 물질층과 저굴절 물질층의 반복 적층 수에 의해 광 투광도 및 광 반사도가 정해지는DBR(Distributed Bragg Reflector)일 수 있다. 제1 또는 제2 하부 반사층(271 또는 272)에 의한 광 반사도가 낮은 경우 나머지 하부 반사층(271 또는 272)으로 보완할 수 있다. 제1 하부 반사층(271)은, 엘이디 셀들(220a, 220b)들의 하부 영역은 물론이고 엘이디 셀들(220a, 220b) 사이의 영영도 커버하므로, 엘이디 셀들(220a, 220b)의 측면을 통해 나오는 광도 위로 반사시킬 수 있다. 즉, 상기 제1 하부 반사층(271)은, 상기 n개의 엘이디 셀들(220a, 220b) 전체와 투광성 베이스(210)의 하부면 전체를 모두 덮는 투광성 절연층(260)의 하부면에 전체적으로 형성되므로, 상기 n개의 엘이디 셀(220a, 220b)들에서 나와 하측으로 향하는 광 대부분을 상측으로 반사시킬 수 있다.
도시의 편의를 위해, 상기 투광성 절연층(260)이 하나의 층으로 구분없이 도시되어 있지만, 실제로는 여러 층으로 형성될 수 있다. 특히, 상기 배선부(230)는 상부 절연물질층과 하부 절연물질층 사이에 개재되어 있을 수 있다.
상기 제1 하부 전극패드(243)의 면적과 상기 기판(100)의 제1 전극부(120a)의 면적은 비가 1:1로 정해지고, 상기 제2 하부 전극패드(253)의 면적과 상기 기판(100)의 제2 전극부(120b)의 면적은 비가 1:1로 정해지는 것이 바람직하다. 상기 제1 전극부(120a)와 상기 제2 전극부(120b)가 본딩 과정에서 열에 의한 수축 변형이 없는 글라스 기반의 기판 모재(110)에 형성되므로, 상기 제1 하부 전극패드(243)와 상기 제1 전극부(120a)의 면적비 및 상기 제2 하부 전극패드(253)와 상기 제2 전극부(120b)의 면적비 각각을 1:1로 하는 것이 가능하다. 또한, 상기 제1 전극부(120a)와 상기 제1 하부 전극패드(243) 사이에는 제1 본딩부(310)가 개재되고 상기 제2 전극부(120b)와 상기 제2 하부 전극패드(2453) 사이에는 제2 본딩부(320)이 개재된다. 상기 제1 본딩부(310) 및 상기 제2 본딩부(320)는 ACF(Anisotropic Conductive Film bonding) 또는 ACA(Anisotropic Conductive Bonding)에 의해 형성된는 것이 바람직하다.
상기 엘이디 칩(200)들의 실장을 위해, 임의의 점착 시트(미도시됨)에 일정 배열로 부착되어 있는 엘이디 칩(200)들을 푸쉬 트랜스퍼(Push transfer) 또는 롤 트랜스퍼(Roll transfer) 방식으로 기판(100)에 전사하는 방법이 이용될 수 있다. 상기 전사 전에, 상기 기판(100) 상에는 ACA 또는 ACF가 마스크에 의해 일정 패턴으로 형성된다. 전사 후에는 ACA 또는 ACF에 소정의 온도와 압력을 가하여, ACA 내의 메탈 볼 또는 ACF 내의 메탈 코팅 폴리머로 상기 제1 본딩부(310) 및 상기 제2 본딩부(320)을 형성할 수 있다.
또한, 상기 하부 반사층(271)은 굴절률이 서로 다른 고굴절 물질층과 저굴절 물질층을 교대로 적층하여 형성된 DBR(Distributed Bragg Reflector)인 것이 바람직하다. DBR은 각각 중심 파장에 대해 대략 λ/4의 광학 두께를 갖는 고굴절 물질층과 저굴절 물질층을 교대로 적층함으로써 중심 파장을 포함하는 일정 범위의 스펙트럼 영역에서 반사율이 높도록 구성된다. 일예로 약 1.47 굴절율의 SiO2층으로 이루어진 저굴절 물질층과 약 2.41 굴절율의 TiO2층으로 이루어진 고굴절 물질층을 교대로 적층하여 형성된 DBR이 바람직하게 이용될 수 있다. 저굴절 물질층과 고굴절 물질층으로 각각 이용되는 SiO2층 및 TiO2층은 유전층으로서, 광 투과율이 높고 증착이 용이하며, 굴절률 차이가 상대적으로 크다는 이점이 있다. 하나의 SiO2층 및 이와 연속하는 TiO2층을 한 페어(pair)으로 하여 24 페어(pair)를 구성하면, 상기 엘이디 칩에서 발생한 청색광에 대하여 98% 반사율을 가질 수 있다. 또한, 엘이디 칩(200)에 구비된 엘이디 셀들(220a, 220b)의 개수 및/또는 간격에 따라 저굴절 물질층과 고굴절 물질층으로 구성된 페어의 수를 조절할 수 있다.
또한, 상기 엘이디 칩(200)은 상기 투광성 베이스(210)의 상부면에 형성된 상부 반사층(280)을 더 포함할 수 있다. 상기 상부 반사층(280)은, 도 5 및 도 9의 (a)에 도시된 바와 같이, 상기 투광성 베이스(210)의 상부면 외곽에 오픈 영역을 갖도록 중앙 영역에 형성될 수 있다. 이는 상대적으로 광 방출이 많은 중앙 영역에서의 광량을 주변으로 배분하는 데 기여한다. 주변 영역의 광량을 더욱 높이기 위해, 도 9의 (b)에 도시된 바와 같이, 상기 투광성 베이스(210)의 상부면 전체를 덮도록 상부 반사층(280)을 형성할 수 있다. 이 경우, 상기 투광성 베이스의 측면 및 엘이디 셀들의 측면을 통해 광이 방출된다. 또한, 도 9의 (c)에 도시된 바와 같이, 상기 상부 반사층(280)은 중앙에 오픈 영역을 갖도록 투광성 베이스(210)의 상면에 형성될 수 있다. 상부 반사층(280)의 형상, 크기 및 배열은 광효율과 광 확산각을 고려하여 결정된다.
상기 상부 반사층(280)은 굴절률이 서로 다른 고굴절 물질층과 저굴절 물질층을 교대로 적층하여 형성된 DBR인 것이 바람직하다. DBR은 각각 중심 파장에 대해 대략 λ/4의 광학 두께를 갖는 고굴절 물질층과 저굴절 물질층을 교대로 적층함으로써 중심 파장을 포함하는 일정 범위의 스펙트럼 영역에서 일정 반사율을 갖도록 구성된다. 약 1.47 굴절율의 SiO2층으로 이루어진 저굴절 물질층과 약 2.41 굴절율의 TiO2층으로 이루어진 고굴절 물질층을 교대로 적층하여 형성된 DBR이 바람직하게 이용될 수 있다. 특히, 상기 상부 반사층(280)을 구성하는 DBR은 중앙 영역에 암부가 발생하는 것을 막도록 대략 10~30%, 가장 바람직하게는, 20%의 광 투과율을 갖도록 형성된다. 상기 상부 반사층(280)을 구성하는 DBR의 광 투과율 조절을 위해, 고굴절 물질층과 저굴절 물질층으로 구성된 페어의 적층 수를 조절한다.
도 5 및 도 6에 도시된 바에 따르면, 하나의 엘이디 칩(200)이 일열로 배열된 2개의 엘이디 셀들(220a, 220b)을 포함한다. 그러나 엘이디 칩에 구비되어 직렬로 연결된 엘이디 셀의 개수는 2개 이상의 n개이면 족하고, 다양한 배열의 엘이디 셀들을 포함하는 엘이디 칩이 고려될 수 있다.
도 7은 2행 2열로 배열된 4개의 엘이디 셀들(220a, 220b, 220c 및 220d)를 포함하는 엘이디 칩(200)을 보이며, 도 8은 도 7에 도시된 엘이디 칩(200)이 행렬로 배열된 형태를 보인다.
도 7 및 도 8을 참조하면, 엘이디 칩(200)은 사파이어 기판으로 형성된 투광성 베이스(210)와, 상기 투광성 베이스(210)의 하부에 행렬로 배열된 4개의 엘이디 셀들(220a, 220b, 220c, 220d)을 포함한다. 상기 4개의 엘이디 셀들(220a, 220b, 220c, 220d)은 상기 사파이어 기판 상에서 성장된 질화갈륨계의 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 차례로 포함한다. 또한, 상기 엘이디 칩(200)은 상기 4 개의 엘이디 셀(220a, 220b, 220c, 220d)들을 직렬로 연결하는 배선부(230a, 230b, 230c), 즉, 제1 배선부(230a), 제2 배선부(230b) 및 제3 배선부(230c)와, 상기 4개의 엘이디 셀(220a, 220b, 220c, 220d)들 중 첫번째 엘이디 셀(220a)의 제1 도전형 반도체층과 기판 상의 제1 전극부 사이를 연결하는 제1 전극 구조물(240)과, 상기 4개의 엘이디 셀들 중 4번째 엘이디 셀(220d)의 제2 도전형 반도체층과 상기 기판 상의 제2 전극부 사이를 연결하는 제2 전극 구조물(250)을 포함한다.
본 예에 있어서도, 상기 4개의 엘이디 셀(220a, 220b, 220c, 220d)들에 구비된 활성층들의 상부 면적 전체의 종합은 상기 투광성 베이스(210)의 상부면 면적의 50% 이상, 더 바람직하게는, 60% 이상인 것이 바람직하다.
한편, 상기 제1 전극 구조물(240)은 제1 상부 전극패드(241) 및 제1 하부 전극패드(243)를 포함하고, 상기 제2 전극 구조물(250)은 제2 상부 전극패드(251)와 제2 하부 전극패드(253)를 포함한다. 또한, 상기 엘이디 칩(200)들 각각은, 상기 제1 상부 전극패드(241), 상기 제2 상부 전극패드(251) 및 상기 배선부(230a, 230b, 230c)를 전기적으로 절연시키는 투광성 절연층과, 상기 투광성 절연층의 하부면에 형성된 하부 반사층과, 상기 투광성 절연층과 상기 하부 반사층을 관통하여 상기 제1 상부 전극패드(241)와 상기 제1 하부 전극패드(243)를 연결하는 제1 비아(242)와, 상기 투광성 절연층과 상기 하부 반사층을 관통하여 상기 제2 상부 전극패드(251)와 상기 제2 하부 전극패드(253)를 연결하는 제2 비아(252)를 포함한다. 상기 하부 반사층은, 상기 4개의 엘이디 셀들(220a, 220b, 220c, 220d) 전체와 투광성 베이스(210)의 하부면 전체를 모두 덮는 투광성 절연층의 하부면에 전체적으로 형성되므로, 상기 4개의 엘이디 셀들(220a, 220b, 220c, 220d)에서 나와 하측으로 향하는 광 대부분을 상측으로 반사시킬 수 있다.
도 8을 참조하면, 상기 엘이디 칩(200)들이 행렬로 배열된다. 이때, 서로 이웃하는 엘이디 칩들 사이에서 이웃하는 엘이디 셀들간 거리(D1)와 하나의 엘이디 칩 내에서 이웃하는 엘이디 셀들간 간 거리(D2)는 오차 범위 내에서 일치하며, 이에 따르면, 기판 상에 배열된 모든 엘이디 셀들의 간격이 오차 범위 내에서 일치하며, 전체적으로 균일한 광을 제공할 수 있다. 상기 엘이디 셀들간 거리(D1 또는 D2)는 10㎛ 이하인 것이 바람직하다.
도 10의 (a), (b) 및 (c)는 기판의 본 발명에 따른 엘이디 디스플레이 조명 장치에 적용될 수 있는 기판(100)의 여러 예들을 설명하기 위한 도면들이다.
도 10의 (a), (b) 및 (c)에 도시된 기판(100)들 모두 글라스 기반의 기판 모재(110)과, 기판 모재(110) 상에 형성되어 엘이디 칩(200)의 제1 전극패드 및 제2 전극패드와 각각 본딩되는 제1 전극부(120a)와 제2 전극부(120b)를 포함한다. 그리고, 도 10의 (a), (b) 및 (c)에 도시된 기판(100)들 모두 제1 전극부(120a)와 제2 전극부(120b)를 전기적으로 절연시키기 위한 전기 절연층을 포함한다. 도 10의 (a) 및 도 10의 (b)에 도시된 것과 같은 TFT 없는 기판도 본 발명에 적용 가능하고 도 10의 (c)에 도시된 것과 같이 TFT를 갖는 기판도 본 발명에 적용 가능하다. 글라스 기반의 기판 모재(110)는 제1 전극부(120a)와 제2 전극부(120b) 사이의 전극 분리선을 미세 피치로 형성하는 것을 가능하게 한다. 이는 전술한 엘이디 칩의 제1 또는 제2 전극 구조물과 기판의 제1 또는 제2 전극부(120a 또는 120b)가 1:1의 면적으로 본딩되는 것을 가능하게 한다. 또한, 글라스 기판 모재(110)는 TFT 또는 FET 동시 증착을 통한 회로 간소화를 가능하게 하고 기판 평탄도를 높이며, 열적 변형 최소화에 기여한다. 도 10의 (a) 및 (b)에 도시된 것과 같이 TFT 없는 기판은 글라스 기판 모재(110) 상기 절연물질을 형성하고 그 위에 Cu 도금을 하여 제1 전극부(120a)와 제2 전극부(120b)를 형성한다. 도 10의 (c)에 도시된 것과 같이 TFT 있는 기판은 반도체 기술을 이용하여 제1 전극부(120a)와 제2 전극부(120b)를 정밀하게 형성하므로, 엘이디 칩의 전극패드와 기판의 전극부 사이의 면적을 1:1로 하는 것이 용이하다.
100............................기판
120a...........................제1 전극부
120b...........................제2 전극부
200............................엘이디 칩
210............................투광성 베이스
220, 220a, 220b, 220c, 220d....엘이디 셀
221............................제1 도전형 반도체층
222............................활성층
223............................제2 도전형 반도체층
230, 230a, 230b, 230c..........배선부
240............................제1 전극 구조물
250............................제2 전극 구조물

Claims (20)

  1. 기판 모재 및 상기 기판 모재 상부에 형성된 제1 전극부와 제2 전극부를 상부에 구비하는 기판;
    상기 기판 상에 행렬 배열된 복수 개의 엘이디 칩들; 및
    상기 엘이디 칩들의 상부를 커버하는 확산판을 포함하고,
    상기 엘이디 칩들 각각은,
    투광성 베이스와,
    상기 투광성 베이스의 하부에 형성되고 각각이 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 n 개의 엘이디 셀들과,
    상기 n 개의 엘이디 셀들을 직렬로 연결하는 배선부와,
    상기 n개의 엘이디 셀들 중 첫번째 엘이디 셀의 제1 도전형 반도체층과 상기 제1 전극부 사이를 연결하는 제1 전극 구조물;
    상기 n개의 엘이디 셀들 중 n 번째 엘이디 셀의 제2 도전형 반도체층과 상기 제2 전극부 사이를 연결하는 제2 전극 구조물을 포함하고,
    상기 n개의 엘이디 셀들의 전체 활성층의 면적은 상기 투광성 베이스의 면적의 50% 이상인 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  2. 청구항 1에 있어서, 상기 기판 모재는 글라스(glass)인 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  3. 청구항 1에 있어서, 서로 이웃하는 엘이디 칩들 사이에서 이웃하는 엘이디 셀들간 거리와 하나의 엘이디 칩 내에서 이웃하는 엘이디 셀들간 간 거리는 동일한 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  4. 청구항 1에 있어서, 상기 투광성 베이스는 사파이어 기판을 포함하며, 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층은 상기 사파이어 기판 상에서 성장된 질화갈륨계 반도체층들인 것을 특징으로 하는 조명장치.
  5. 청구항 1에 있어서, 상기 제1 전극 구조물은 제1 상부 전극패드와 제1 하부 전극패드를 포함하고, 상기 제2 전극 구조물은 제2 상부 전극패드와 제2 하부 전극패드를 포함하는 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  6. 청구항 5에 있어서, 상기 엘이디 칩들 각각은, 상기 제1 상부 전극패드, 상기 제2 상부 전극패드 및 상기 배선부를 전기적으로 절연시키는 투광성 절연층과, 상기 엘이디 셀들 각각의 하부면 또는 상기 투광성 절연층의 하부면에 형성된 하부 반사층과, 상기 투광성 절연층을 관통하여 상기 제1 상부 전극패드와 상기 제1 하부 전극패드를 연결하는 제1 비아와, 상기 투광성 절연층을 관통하여 상기 제2 상부 전극패드와 상기 제2 하부 전극패드를 연결하는 제2 비아를 포함하는 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  7. 청구항 1에 있어서, 상기 투광성 베이스의 상부면에 형성된 상부 반사층을 포함하는 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  8. 청구항 7에 있어서, 상기 상부 반사층은 외곽에 오픈 영역을 갖는 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  9. 청구항 7에 있어서, 상기 상부 반사층은 중앙에 오픈 영역을 갖는 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  10. 청구항 7에 있어서, 상기 상부 반사층은 상기 투광성 베이스의 상부면 전체를 덮는 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  11. 청구항 5에 있어서, 상기 제1 전극부의 면적과 상기 제1 하부 전극패드의 면적의 비는 1:1이고, 상기 제2 전극부의 면적과 상기 제2 하부 전극패드의 면적의 비는 1:1인 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  12. 청구항 1에 있어서, 상기 투광성 베이스의 상부면에 형성된 상부 DBR과 상기 엘이디 셀들의 하부를 덮도록 배치된 하부 DBR을 포함하는 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  13. 글라스 및 상기 글라스 상에 형성된 제1 전극부와 제2 전극부를 상부에 구비하는 기판;
    상기 기판 상에 행렬 배열된 복수 개의 엘이디 칩들; 및
    상기 엘이디 칩들의 상부를 커버하는 확산판을 포함하고,
    상기 엘이디 칩들 각각은,
    투광성 베이스와,
    상기 투광성 베이스의 하부에 형성되고 각각이 상기 투광성 베이스의 하부에 형성되고 각각이 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 n 개의 엘이디 셀들과,
    상기 n 개의 엘이디 셀들을 직렬로 연결하는 배선부와,
    상기 n개의 엘이디 셀들 중 첫번째 엘이디 셀의 제1 도전형 반도체층과 상기 제1 전극부 사이를 연결하는 제1 전극 구조물;
    상기 n개의 엘이디 셀들 중 n 번째 엘이디 셀의 제2 도전형 반도체층과 상기 제2 전극부 사이를 연결하는 제2 전극 구조물을 포함하고,
    상기 기판의 상부면에서 상기 확산판의 하부면까지의 거리는 1mm 이내인 것을 특징으로 하는 엘이디 엘이디 디스플레이 조명 장치.
  14. 청구항 13에 있어서, 서로 이웃하는 엘이디 칩들 사이에서 이웃하는 엘이디 셀들간 거리와 하나의 엘이디 칩 내에서 이웃하는 엘이디 셀들간 간 거리는 동일한 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  15. 청구항 13에 있어서, 상기 투광성 베이스는 사파이어 기판을 포함하며, 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층은 상기 사파이어 기판 상에서 성장된 질화갈륨계 반도체층들인 것을 특징으로 하는 조명장치.
  16. 청구항 13에 있어서, 상기 제1 전극 구조물은 제1 상부 전극패드와 제1 하부 전극패드를 포함하고, 상기 제2 전극 구조물은 제2 상부 전극패드와 제2 하부 전극패드를 포함하고, 상기 엘이디 칩들 각각은, 상기 제1 상부 전극패드, 상기 제2 상부 전극패드 및 상기 배선부를 전기적으로 절연시키는 투광성 절연층과, 상기 엘이디 셀들 각각의 하부면 또는 상기 투광성 절연층의 하부면에 형성된 하부 반사층과, 상기 투광성 절연층을 관통하여 상기 제1 상부 전극패드와 상기 제1 하부 전극패드를 연결하는 제1 비아와, 상기 투광성 절연층을 관통하여 상기 제2 상부 전극패드와 상기 제2 하부 전극패드를 연결하는 제2 비아를 포함하는 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  17. 청구항 13에 있어서, 상기 투광성 베이스의 상부면에 형성된 상부 반사층을 포함하며, 상기 상부 반사층은 중앙 또는 외곽에 오픈 영역을 갖는 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  18. 청구항 13에 있어서, 상기 상부 반사층은 상기 투광성 베이스의 상부면 전체를 덮는 것을 특징으로 하는 엘이디 디스플레이 조명 장치.
  19. 청구항 13에 있어서, 상기 제1 전극부와 상기 제1 전극 구조물은 1:1의 면적비로 접촉하고, 상기 제2 전극부와 상기 제2 전극 구조물은 1:1의 면적비로 접촉하는 것을 특징으로 하는 엘이디 엘이디 디스플레이 조명 장치.
  20. 청구항 13에 있어서, 상기 투광성 베이스의 상부면에 형성된 상부 DBR과 상기 엘이디 셀들의 하부를 덮도록 배치된 하부 DBR을 포함하는 것을 특징으로 하는 엘이디 디스플레이 조명 장치.








KR1020200020000A 2020-02-18 2020-02-18 엘이디 디스플레이 조명 장치 KR20210105258A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200020000A KR20210105258A (ko) 2020-02-18 2020-02-18 엘이디 디스플레이 조명 장치
US17/152,140 US11187397B2 (en) 2020-02-18 2021-01-19 LED lighting apparatuses for backlight unit of a display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200020000A KR20210105258A (ko) 2020-02-18 2020-02-18 엘이디 디스플레이 조명 장치

Publications (1)

Publication Number Publication Date
KR20210105258A true KR20210105258A (ko) 2021-08-26

Family

ID=77271805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200020000A KR20210105258A (ko) 2020-02-18 2020-02-18 엘이디 디스플레이 조명 장치

Country Status (2)

Country Link
US (1) US11187397B2 (ko)
KR (1) KR20210105258A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974923B1 (ko) * 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
WO2012026013A1 (ja) * 2010-08-26 2012-03-01 京セミ株式会社 半導体素子付き織網基材の製造方法、その製造装置及び半導体素子付き織網基材
KR102385571B1 (ko) * 2017-03-31 2022-04-12 삼성전자주식회사 반도체 발광 소자
KR102430500B1 (ko) * 2017-05-30 2022-08-08 삼성전자주식회사 반도체 발광소자 및 이를 이용한 led 모듈
KR20190001050A (ko) * 2017-06-26 2019-01-04 주식회사 루멘스 칩 적층 구조를 갖는 led 픽셀 소자
KR20190137458A (ko) * 2018-06-01 2019-12-11 삼성전자주식회사 Led를 이용한 디스플레이 모듈 제조방법

Also Published As

Publication number Publication date
US11187397B2 (en) 2021-11-30
US20210254809A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
EP3364458B1 (en) Method of manufacturing light emitting module and light emitting module
KR101601624B1 (ko) 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
EP2337072B1 (en) Light emitting device and light unit using the same
TWI418063B (zh) 發光二極體封裝結構及其製造方法
US20150014708A1 (en) Package for light emitting and receiving devices
WO2014087938A1 (ja) Ｌｅｄモジュール
US11929387B2 (en) Light emission device
CN104167485A (zh) 一种自支撑led阵列光源结构
US11314125B2 (en) LED backlight module, display screen and detection method of LED backlight module
US20120019741A1 (en) Light emitting device package and image display device comprising the same
TW201502665A (zh) 顯示裝置、背光模組與覆晶式發光元件
KR20220032110A (ko) 고전압 플립칩 반도체 발광소자
KR20210105258A (ko) 엘이디 디스플레이 조명 장치
JP6863420B2 (ja) 発光モジュール及びその製造方法、液晶表示装置
US8791482B2 (en) Light emitting device package
JP7153850B2 (ja) 面発光光源
JP7451085B2 (ja) チップスケール線状発光装置
CN114068792A (zh) 发光模块及显示装置
US11835816B2 (en) Circuit board for light-emitting diode assembly, backlight unit including the same and image display device including the same
US20240113150A1 (en) Light emitting device and light emitting module having the same
US11650458B2 (en) Light emitting device with light emitting members on printed circuit board substrate
CN217562192U (zh) 背光模组和显示装置
WO2022082637A1 (zh) 背光基板及其制造方法、背光源、显示装置
JP7068594B2 (ja) 発光モジュールの製造方法及び発光モジュール
US11841583B2 (en) Ultra-slim backlight unit