KR20210104552A - 회로, 표시 장치 및 표시 장치의 화소 구동 방법 - Google Patents

회로, 표시 장치 및 표시 장치의 화소 구동 방법 Download PDF

Info

Publication number
KR20210104552A
KR20210104552A KR1020200187867A KR20200187867A KR20210104552A KR 20210104552 A KR20210104552 A KR 20210104552A KR 1020200187867 A KR1020200187867 A KR 1020200187867A KR 20200187867 A KR20200187867 A KR 20200187867A KR 20210104552 A KR20210104552 A KR 20210104552A
Authority
KR
South Korea
Prior art keywords
circuit
driving
output
emphasis
time period
Prior art date
Application number
KR1020200187867A
Other languages
English (en)
Inventor
피. 아눕 호세
송영훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of KR20210104552A publication Critical patent/KR20210104552A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 한 실시예에 따른 회로는, 출력(output)을 가지는 구동 회로(drive circuit)를 포함하며, 상기 구동 회로는, 프리엠퍼시스 회로, 그리고 상기 프리엠퍼시스 회로의 출력과 연결된 출력단(output stage)을 포함하며, 상기 프리엠퍼시스 회로는 제1 시구간 동안 프리엠퍼시스 신호를 생성하고, 상기 출력단은, 상기 구동 회로의 출력에서, 상기 제1 시구간 동안 상기 프리엠퍼시스 신호에 기초하여 상수 신호(constant signal)를 생성하고, 상기 제1 시구간의 끝에서 시작하는 제2 시구간 동안 상기 프리엠퍼시스 회로를 상기 구동 회로의 출력과 분리한다.

Description

회로, 표시 장치 및 표시 장치의 화소 구동 방법 {CIRCUIT, DISPLAY AND METHOD OF DRVING PIXEL IN DISPLAY}
본 발명은 회로, 표시 장치 및 그 구동 방법에 관한 것이다.
본 출원은 2020년 2월 14일에 미국 특허청에 출원한 미국 특허출원번호 제62/977,094호를 우선권 주장하며, 여기에 인용함으로써 이 출원의 전체 내용을 본원에 포함한다.
본 출원은 2019년 10월 17일에 미국 특허청에 출원한 미국 특허출원번호 제16/656,447호 ("'447 출원"), 2019년 10월 17일에 미국 특허청에 출원한 미국 특허출원번호 제16/656,423호 ("'423 출원"), 그리고 2019년 10월 18일에 미국 특허청에 출원한 미국 특허출원번호 제16/657,680호 ("'680 출원")와 관계 있으며, 여기에 인용함으로써 이 출원의 전체 내용을 본원에 포함한다.
디지털 표시 장치에서, 구동 회로를 표시 장치의 화소에 연결하는 전송 회로(보기: 도체)는 큰 직렬 저항과 접지에 대해서 큰 축전 용량을 가지고 있다. 이로 인해 구동 신호가 잠재적으로는 많은 수의 화소를 가지고 높은 프레임 속도로 동작하는 표시 장치가 견딜 수 없는 정도까지 느려질 수 있다.
본 발명이 해결하고자 하는 과제는 표시 장치의 화소 구동 시스템 및 방법을 개선하는 것이다.
본 발명의 한 실시예에 따른 회로는, 출력(output)을 가지는 구동 회로(drive circuit)를 포함하며, 상기 구동 회로는, 프리엠퍼시스 회로, 그리고 상기 프리엠퍼시스 회로의 출력과 연결된 출력단(output stage)을 포함하며, 상기 프리엠퍼시스 회로는 제1 시구간 동안 프리엠퍼시스 신호를 생성하고, 상기 출력단은, 상기 구동 회로의 출력에서, 상기 제1 시구간 동안 상기 프리엠퍼시스 신호에 기초하여 상수 신호(constant signal)를 생성하고, 상기 제1 시구간의 끝에서 시작하는 제2 시구간 동안 상기 프리엠퍼시스 회로를 상기 구동 회로의 출력과 분리한다.
본 발명의 한 실시예에 따른 회로는, 피구동 회로(driven circuit), 그리고 상기 구동 회로의 출력을 상기 피구동 회로에 연결하는 전송 회로를 더 포함하며, 상기 전송 회로는 저항-축전기 저역 회로(resistor-capacitor low-pass circuit)의 등가 회로를 포함할 수 있다.
본 발명의 한 실시예에 따르면, 상기 피구동 회로는 표시 장치 화소용 화소 회로를 포함할 수 있다.
본 발명의 한 실시예에 따르면, 상기 전송 회로는 상기 화소 회로의 박막 구동 트랜지스터의 게이트와 연결될 수 있다.
본 발명의 한 실시예에 따르면, 상기 출력단은, 제1 상태에서 출력 전압을 생성하고 제2 상태에서 100 Ω을 초과하는 출력 임피던스를 가지는 증폭단(amplifier stage)을 포함할 수 있다.
본 발명의 한 실시예에 따르면, 상기 증폭단은, 차동쌍(differential pair), 그리고 상기 차동쌍과 연결된 후미 전류원(tail current source)을 포함하며, 상기 제2 상태에서, 상기 후미 전류원이 꺼질 수 있다.
본 발명의 한 실시예에 따르면, 상기 후미 전류원은 n-채널 금속 산화물 트랜지스터이고, 상기 제2 상태에서, 상기 후미 전류원의 게이트가 접지와 연결될 수 있다.
본 발명의 한 실시예에 따르면, 상기 출력단은, 복수의 차동쌍, 그리고 대응하는 복수의 후미 전류원을 포함하며, 상기 후미 전류원 각각은 상기 차동쌍 중 하나에 대응하고, 상기 제2 상태, 상기 후미 전류원 각각이 꺼질 수 있다.
본 발명의 한 실시예에 따르면, 상기 박막 구동 트랜지스터가 구동하는 구동 전류를 감지하고 상기 감지한 구동 전류와 목표 구동 전류의 차이에 기초하여 상기 프리엠퍼시스 신호를 제어하는 감지 및 제어 회로를 더 포함할 수 있다.
본 발명의 한 실시예에 따르면, 상기 출력단은 제1 상태에서 출력 전압을 생성하고 제2 상태에서 100 Ω을 초과하는 출력 임피던스를 가지는 증폭단(amplifier stage)을 포함할 수 있다.
본 발명의 한 실시예에 따르면, 상기 증폭단은, 차동쌍(differential pair), 그리고 상기 차동쌍과 연결된 후미 전류원(tail current source)을 포함하며, 상기 제2 상태에서, 상기 후미 전류원이 꺼질 수 있다.
본 발명의 한 실시예에 따르면, 상기 후미 전류원은 n-채널 금속 산화물 트랜지스터이고, 상기 제2 상태에서, 상기 후미 전류원의 게이트가 접지와 연결될 수 있다.
본 발명의 한 실시예에 따르면, 상기 출력단은, 복수의 차동쌍, 그리고 대응하는 복수의 후미 전류원을 포함하며, 상기 후미 전류원 각각은 상기 차동쌍 중 하나에 대응하고, 상기 제2 상태, 상기 후미 전류원 각각이 꺼질 수 있다.
본 발명의 한 실시예에 따르면, 상기 피구동 회로는 표시 장치 화소용 화소 회로를 포함할 수 있다.
본 발명의 한 실시예에 따르면, 상기 구동 회로는 상기 화소 회로의 박막 구동 트랜지스터의 게이트와 연결될 수 있다.
본 발명의 한 실시예에 따르면, 감지 및 제어 회로를 더 포함하며, 상기 감지 및 제어 회로는, 상기 제2 시구간 동안 상기 구동 회로의 출력에서의 전압 또는 상기 박막 구동 트랜지스터가 구동하는 구동 전류를 감지하고, 상기 감지한 전압과 목표 구동 전압의 차이 또는 상기 감지한 구동 전류와 목표 구동 전류의 차이에 기초하여 상기 프리엠퍼시스 신호를 제어할 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 화소 구동 방법은, 제1 시구간 동안, 출력을 가지는 구동 회로에 의하여 제1 상수 프리엠퍼시스 출력 전압을 생성하는 단계, 그리고 상기 제1 시구간의 끝에서 시작하는 제2 시구간 동안, 상기 구동 회로가 고출력 임피던스를 가지도록 하는 단계를 포함한다.
본 발명의 한 실시예에 따른 표시 장치의 화소 구동 방법은, 표시 장치의 화소 회로의 박막 구동 트랜지스터가 구동하는 구동 전류를 감지하는 단계, 그리고 상기 제2 시구간 뒤의 제3 시구간 동안, 상기 구동 회로에 의하여 상기 감지한 구동 전류에 기초하여 제2 상수 프리엠퍼시스 출력 전압을 생성하는 단계를 더 포함할 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 화소 구동 방법은, 상기 제1 시구간의 끝에, 상기 구동 회로의 출력에 연결된 트랜지스터를 끄는 단계를 더 포함할 수 있다.
본 발명의 한 실시예에 따른 표시 장치는, 화소 회로, 상기 화소 회로와 연결된 출력을 가지는 구동 회로, 그리고 감지 및 제어 수단을 포함하며, 상기 구동 회로는, 프리엠퍼시스 회로, 그리고 상기 프리엠퍼시스 회로의 출력과 연결된 출력단(output stage)을 포함하고, 상기 프리엠퍼시스 회로는 제1 시구간 동안 프리엠퍼시스 신호를 생성하고, 상기 출력단은, 상기 구동 회로의 출력에서, 상기 제1 시구간 동안 상기 프리엠퍼시스 신호에 기초하여 상수 신호(constant signal)를 생성하고, 상기 제1 시구간의 끝에서 시작하는 제2 시구간 동안 상기 프리엠퍼시스 회로를 상기 구동 회로의 출력과 분리하며, 상기 감지 및 제어 수단은, 상기 화소 회로의 박막 구동 트랜지스터가 구동하는 구동 전류를 감지하고, 상기 감지한 구동 전류와 목표 구동 전류의 차이에 기초하여 상기 프리엠퍼시스 신호를 제어한다.
이와 같이 함으로써 표시 장치의 화소 구동 시스템 및 방법을 개선할 수 있다.
도 1은 본 발명의 한 실시예에 따른 화소 구동 회로의 블록도이다.
도 2a는 본 발명의 한 실시예에 따른 구동 파형도이다.
도 2b는 본 발명의 한 실시예에 따른 구동 파형도이다.
도 3a는 본 발명의 한 실시예에 따른 증폭 회로의 블록도이다.
도 3b는 본 발명의 한 실시예에 따른 증폭 회로의 블록도이다.
도 4는 본 발명의 한 실시예에 따른 흐름도이다.
이제 첨부한 도면을 참고하여 뒤에서 설명할 상세한 설명은 화소를 구동하는 시스템 및 방법의 실시예에 관한 것으로서, 본 발명의 실시예에 의하여 구현 또는 이용될 형태를 모두 표현한 것은 아니다. 이제 첨부한 도면을 참고하여 본 발명의 실시예에 대하여 상세하게 설명한다. 그러나 서로 다른 실시예에서 구현되는 것과 동일한 또는 균등한 기능과 구조도 본 발명의 범위 내에 포함된다. 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 도면 부호를 붙였다.
도 1을 참고하면, 본 발명의 한 실시예에 따른 표시 장치의 화소를 구동하는 회로는 구동 회로(drive circuit)(105), 전송 회로(transmitting circuit)(또는 "채널")(110) 및 피구동 회로(driven circuit)를 포함하며, 피구동 회로는 화소 회로(pixel circuit)(115)일 수 있다. 화소 회로(115)는 발광 소자(light-emitting element)(보기: 발광 다이오드), 발광 소자에 흐르는 전류를 구동하는 박막 구동 트랜지스터(thin-film drive transistor)(120), 그리고 전하를 저장하고 박막 구동 트랜지스터(120)의 게이트에 해당 전압을 인가하는 화소 축전기(pixel capacitor)(125)를 포함할 수 있다. 도 1에서, 화소 축전기(125)는 한 단자가 접지에 연결된 한 단자를 가지는 것으로 도시되어 있으나, 다른 실시예에 따르면, 이와 다르게 연결될 수 있는데, 예를 들어 박막 구동 트랜지스터(120)의 소스에 (예를 들어 다른 트랜지스터를 통하여) 연결된 한 단자를 가질 수 있다. 본 발명의 한 실시예에 따르면, 화소 축전기가 별개의 덩어리로 된 소자가 아니고 박막 구동 트랜지스터(120)의 게이트 정전 용량이거나 전송 회로(110)의 정전 용량이거나 (다음에 좀더 상세하게 설명함), 이들의 조합일 수 있다. 구동 회로(105)는 프리엠퍼시스 회로(pre-emphasis circuit)(106), 구동기 회로(driver circuit)(107) 및 스위치(108)를 포함할 수 있다. 전송 회로(110)는 구동 회로(105)의 출력과 연결된 제1단[또는 "근단(near end)"] 및 화소 회로(115)와 연결된 제2단[또는 "원단(far end)"]을 가질 수 있다.
동작 시에는, 발광 소자가 발광하는 광량(amount of light)이 주기적으로, 예를 들어 표시 장치가 새로운 비디오 프레임을 표시할 때마다 변화할 수 있다. 그런 변화를 일으키려면, 구동 회로(105)가 전송 회로(110)를 통하여 화소 축전기(125)에 새로운 전압을 인가할 수 있으며, 이는 [화소 축전기(125)에 새로운 전압을 "프로그래밍(programming)"하는 데 할당된] 프로그래밍 구간이라고 하는 시구간 동안 이루어진다. 화소 축전기(125)가 희망 전압까지 충전되면, ["주사 트랜지스터(scan transistors)"라고 하는 트랜지스터(도시하지 않음)]에 의하여 전송 회로(110)가 화소 회로(115)에서 분리되고, 구동 회로(105) 및 전송 회로(110)를 사용하여 다른(보기: 인접) 화소 회로의 축전기를 프로그래밍한다.
전송 회로(110)는 표시 장치에서 상대적으로 긴 도선(conductive trace)으로 이루어질 수 있으며, 도선은 단위 길이 당 유한한 저항 값과 예를 들어 접지에 대하여 단위 길이 당 유한한 정전 용량을 가질 수 있다. 이와 같이, 전송 회로(110)는 복수의 저항-축전기 저역(low-pass) 회로(130) 열을 포함하는 네트워크를 포함하는 등가 회로로 이루어지는 것으로 간주할 수 있으며, 이때 저항-축전기 저역 회로(130)는 하나의 직렬 저항(series resistor)(135)과 하나의 분기 축전기(shunt capacitor)(140)를 포함한다. 도 1에는 이러한 저항-축전기 저역 회로(130)가 여러 개 분명하게 도시되어 있다. 이 등가 회로는 많은 수의 이러한 저항-축전기 저역 회로를 포함할 수 있으며 이들 중 일부는 명확하게 도시되지 않고 말줄임표(ellipsis) "..."로 표시된다. 전송 회로(110)는 저역 필터의 특성을 가지므로, 구동 회로(105) 출력 전압이 급격하게 변하더라도 화소 축전기(125)의 전압은 천천히 변화한다.
본 발명의 한 실시예에 따르면, 전송 회로(110)로 인한 지연을 보상하기 위하여, 프리엠퍼시스(pre-emphasis)를 사용한다. 도 2a에 도시한 바와 같이, 구동 회로(105)의 출력 전압은 화소 축전기(125)가 프로그래밍될 전압(Vn)["목표 전압(target voltage)"이라 함]보다 큰 전압으로 초기 설정한다. 출력 전압은 Vn + α(Vn - Vn-1)으로 초기 설정할 수 있으며, 여기에서 Vn-1 은 이전 프로그래밍 구간에서 화소 축전기(125)가 프로그래밍된 전압이고 α는 프리엠퍼시스 인자(pre-emphasis factor)라고 한다. 큰 전압(Vn + α(Vn - Vn-1))은 프리엠퍼시스 구간이라고 하는 구간 동안 인가된다. 프리엠퍼시스 구간 동안, 화소 축전기(125)의 전압이 프리엠퍼시스가 없을 때보다 빠르게 변화하며, 이와 같이 프리엠퍼시스가 전송 회로(110)의 저역 필터 효과를 보상 또는 완화한다. 프리엠퍼시스 구간의 끝에서, 구동 회로(105)의 출력 전압을 Vn으로 설정할 수 있다. 프리엠퍼시스 인자(α) 및 프리엠퍼시스 구간은, 프리엠퍼시스 구간의 끝에서, 화소 축전기(125) 전압이 Vn 과 충분히 가까워져서 남은 프로그래밍 구간 동안 Vn 와 동일 또는 거의 동일하게 되도록 정한다.
도 2b를 참고하면, 본 발명의 한 실시예에 따르면, 프리엠퍼시스 구간 끝에서 구동 회로(105)의 출력 전압을 Vn 으로 설정하는 대신, 구동 회로(105)의 출력을 전송 회로(110)와 분리한다. 예를 들면, 프리엠퍼시스 구간 끝에서, 구동 회로(105)를 고임피던스(high-impedance) 상태로 전환할 수 있는데, 이때 구동 회로(105)는 높은 출력 임피던스(예를 들어 30 Ω 에서 100 kΩ 사이, 예를 들어 100 Ω이 넘는 출력 임피던스)를 가지며, 그 결과 전송 회로(110)의 입력단(즉, 근단)이 고립(floating) 상태가 된다. 이러한 실시예에서는, 수정(modified) 프리엠퍼시스 인자(α')를 사용하여 프리엠퍼시스 구간 동안 생성될 전압을 계산할 수 있다. 프리엠퍼시스 구간 동안, 화소 축전기(125)의 전압은 도 2a의 실시예에서보다 빨리 변화하며, 나머지 프로그래밍 구간 동안 화소 축전기(125)의 전압이 계속 변화하여 프리엠퍼시스 구간 동안 전송 회로(110)에 전달된 전하가 평형 상태를 향하여 재분배되는데 평형 상태에서는 (도선의 길이를 따라) 축전기(140)와 화소 축전기(125)의 전압이 모두 같다. 수정 프리엠퍼시스 인자(α')는 프로그래밍 구간의 끝에서 화소 축전기(125)의 전압이 Vn과 동일 또는 거의 동일하도록 선택된다.
본 발명의 한 실시예에 따르면, 프리엠퍼시스 구간의 지속 시간은 0.1 내지 10.0 마이크로초(microsecond), 예를 들어 0.6 마이크로초 또는 0.7 마이크로초이며, 연속하는 프리엠퍼시스 구간 사이의 간격은 2.0 내지 8.0 마이크로초이다. 가능한 한 짧은 프리엠퍼시스 구간을 사용하여 전력 소비를 줄이는 것이 좋다. 수정 프리엠퍼시스 인자(α')가 커지면 프리엠퍼시스 구간이 짧아지지만, 가능한 최대 전압이 전원 전압(power supply voltage)으로 한정되고, 이에 따라 최대 가능 수정 프리엠퍼시스 인자(α') 또한 한정된다.
앞서 설명한 바와 같이, 구동 회로(105)는 두 상태, 즉 제1 상태 및 제2 상태 중 하나로 동작하는데, 제1 상태에서 구동 회로(105)는 출력의 전압을 생성하고 상대적으로 낮은 출력 임피던스(보기: 0.1 Ω 내지 100.0 Ω)를 가지며, 제2 상태에서 구동 회로(105)는 고립되거나 꺼져서 앞서 설명한 대로 상대적으로 높은 출력 임피던스를 가진다. 구동 회로(105)는 제1 시구간 동안(보기: 프리엠퍼시스 구간 동안) 제1 상태로 동작하고, 프리엠퍼시스 구간이 끝난 직후, 즉 제1 시구간의 끝에서 시작하는 제2 시구간 동안은 제2 상태로 동작한다. 본 발명의 한 실시예에 따르면, 도 1에 도시한 것처럼 구동 회로(105)는 스위치(108)를 통하여 전송 회로(110)와 연결된다. 스위치(108)는 2 개의 전계 효과 트랜지스터(field effect transistor: FET)를 포함할 수 있으며, 2 개의 전계 효과 트랜지스터는 채널 유형이 반대이고, 병렬로 연결될 수 있다(보기: p-채널 FET가 n-채널 FET와 병렬로 연결). 두 개의 FET는 제1 상태에서 켜지고 제2 상태에서는 꺼질 수 있다. 본 발명의 한 실시예에 따르면, 구동 회로(105)는 증폭기, 또는 등가적으로 다단 증폭기(multi-stage amplifier)의 증폭단(amplifying stage), 또는 제2 상태에서 (일부 또는 전부) 꺼지는 증폭기의 증폭단 아닌 부분[보기: 차동쌍의 한쪽 팔(arm)]을 포함할 수 있다. 예를 들어 도 3a 및 도 3b를 참고하면, 구동기 회로(107)의 최종 증폭단은 후미 전류원(tail current source)(310)을 구비한 차동 쌍(305)을 포함할 수 있으며, (i) 제1 상태에서 동작 후미 전류를 생성(source) 또는 흡수(sink)하고 (ii) 제2 상태에서 [예를 들어 후미 전류원(310)이 n-채널 FET이면 게이트를 접지와 연결하고, 후미 전류원(310)이 p-채널 FET이면 게이트를 Vdd와 연결함으로써] 꺼지도록 후미 전류원(310)의 게이트 전압을 설정할 수 있다. 본 발명의 한 실시예에 따르면, 차동 쌍(305) 내에서 드레인 임피던스로 동작하는 트랜지스터를 끄고, 이에 더하여, 또는 그 대신, 후미 전류원을 끔으로써 차동 쌍(305)을 끌 수 있다. 본 발명의 한 실시예에 따르면, 구동기 회로(107)의 최종 증폭단만이 제2 상태에서 꺼진다. 다른 실시예에 따르면, 구동기 회로(107)의 최종 증폭단을 끄는 대신, 또는 그에 더하여 구동기 회로(107)의 최종 증폭단에 선행하는 하나 이상의 증폭단을 끈다.
본 발명의 한 실시예에 따르면, 전송 회로(110)의 입력단이 고립되어 있는 시구간 끝에서 [예를 들어 아날로그-디지털 변환에 연결된 샘플-홀드(sample-and-hold) 회로에 의하여] 구동 회로(105)의 출력[즉, 전송 회로(110)의 입력단] 전압을 감지한다. 이 구간 끝에서, 전송 회로(110)의 전하가 재분포 기회를 가지며, 이에 따라 전송 회로(110) 입력단의 전압이 전송 회로(110) 출력단(즉 원단)의 전압과 거의 같아질 수 있다. 시스템[보기: 구동 회로(105)]은 수정 프리엠퍼시스 인자(α')를 조정하여 감지한 전압과 Vn 의 차이를 줄일 수 있다.
본 발명의 한 실시예에 따르면, 박막 구동 트랜지스터(120)가 구동하는 전류의 감지 및 제어 수단, 예를 들어 프로그래밍 후 박막 구동 트랜지스터(120)가 구동하는 전류를 감지하고 감지한 전류를 목표 전류와 비교하는 시스템 및 방법을 사용할 수 있다. 그러한 시스템 및 방법이, 본 발명의 한 실시예에 따르면, '447 출원, '423 출원 및 '680 출원에 기재되어 있다. 감지 구간 동안 박막 구동 트랜지스터(120)가 구동하는 전류를 (발광 소자 대신) 전류 감지 회로로 보냄으로써 감지 동작을 수행할 수 있다. 이러한 시스템 및 방법은 (i) 표시 장치에서 박막 구동 트랜지스터의 차이, (ii) 트랜지스터의 노화로 인한 트랜지스터 특성 차이, 그리고 (iii) 수정 프리엠퍼시스 인자(α')를 부정확하게 설정함으로써 생기는 오차 등을 보상할 수 있다. 예를 들어, 측정한 구동 전류가 목표 전류보다 작으면, 예를 들어 수정 프리엠퍼시스 인자(α')를 크게 하거나 전압(Vn)을 크게 함으로써 프리엠퍼시스 구간 동안의 출력 전압을 크게 할 수 있다.
본 발명의 한 실시예에 따르면, 도 4에 도시한 바와 같이 화소 구동 방법은 다음을 포함할 수 있다. 제1 시구간 동안, 단계(405)에서 구동 회로(105)는 제1 정전압(constant voltage)[보기: 전압 Vn + α'(Vn - Vn-1)]을 생성할 수 있다. 구동 회로(105)는 이어 단계(410)에서 제2 시구간 동안 고임피던스 상태로 동작할 수 있다. 제3 시구간 동안, 단계(415)에서 구동 회로(105)는 제2 정전압을 생성할 수 있다. 제2 정전압은 제1 정전압과 다를 수 있으며, (i) 제1 정전압에 대응하는 감지 전류와 제1 정전압에 대응하는 목표 전류의 차이, 그리고 (ii) 제1 시구간부터의 Vn 의 변화에 기초할 수 있다. 구동 회로(105)는 이어 단계(420)에서 제4 시구간 동안 고임피던스 상태로 동작할 수 있다.
본 발명의 한 실시예에 따르면, [전하 유입(charge injection)이 일어나는] 프리엠퍼시스 구간 후에 전송 회로(110)의 입력단이 고립되므로, 전송 회로(110)의 전하 재분포로 인하여 [구동 회로(105) 원근의] 모든 화소에 대해서 빠르게 안정화가 진행될 수 있다. 이로 인하여, 프리엠퍼시스 인자가 최악의 상황에 맞춰 설정되고 동일한 구동기가 구동하는 열의 모든 화소에 적용되는 다른 프리엠퍼시스 시스템, 그리고 근단 화소에 대해서 프리엠퍼시스로 인하여 프로그래밍 구간 직후에 큰 오버슈트(overshoot)가 나타나기 때문에 근단 화소의 안정화 시간이 더 긴 다른 프리엠퍼시스 시스템과 비교할 때, 원근 화소 사이의 전압 오차가 적다.
본 발명의 한 실시예에 따르면, 처리 회로는 여기에서 설명한 일부 또는 모든 계산을 수행할 수 있는데, 예를 들면, 프리엠퍼시스 구간 동안 구동 회로(105)가 생성하는 전압을 계산할 수 있다. "처리 회로"는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합을 사용하여 구현할 수 있다. 처리 회로는 예를 들면, 응용 주문형 집적 회로(ASIC), 범용 또는 전용 중앙 처리 장치(CPU), 디지털 신호 처리기(DSP), 그래픽 처리 장치(GPU), FPGA 등의 프로그램가능 논리 장치를 포함할 수 있다. 처리 회로에서 각각의 함수는 그 기능을 수행하는 유선 하드웨어 또는 비순간(non-transitory) 저장 매체에 저장된 명령을 수행하는 CPU 등의 범용 하드웨어로 수행될 수 있다. 처리 회로는 하나의 인쇄 회로 기판(PCB)에 제작되거나 서로 연결된 PCB에 분산 배치될 수 있다. 처리 회로는 다른 처리 회로를 포함할 수 있는데, 예를 들면 PCB 상에서 서로 연결된 FPGA와 CPU를 포함할 수 있다.
여기에서, "또는"이라는 용어는 "및/또는"으로 해석되어야 하는데, 예를 들면, "A 또는 B"는 "A" 또는 "B"이거나 "A 및 B" 중 하나를 뜻한다. 여기에서, 방법(보기: 조정) 또는 제1 양(quantity)[보기: 제1 항(term) 또는 제1 인자(factor)]이 제2 양(보기: 제2 항 또는 제2 인자)에 "기초"한다고 하면, 제2 양이 그 방법의 입력이거나 제1 양에 영향을 미치는 것을 의미하는데, 예를 들면, 제2 양이 제1 양을 계산하는 함수의 입력(보기: 단일 입력 또는 복수 입력 중 하나)이거나, 제1 양이 제2 양과 동등(equal)하거나, 제1 양이 제2 양과 동일(same)(보기: 메모리 내에서 동일한 장소에 저장)하다는 것을 의미한다.
"제1", "제2", "제3" 등의 용어를 여러 가지 원소, 성분, 영역, 층, 부분 등에 사용하지만, 이들은 이런 수식어에 의하여 한정되지 않는다. 이러한 용어는 어떤 원소, 성분, 영역, 층, 부분을 다른 원소, 성분, 영역, 층, 부분과 구별하기 위하여 사용하는 것이며 본 발명의 취지와 범위를 벗어나지 않는다.
설명의 편의를 위하여 도면에 도시한 어떤 부분 또는 특성에 대한 다른 부분 또는 특성의 관계를 나타내기 위하여 "아래", "밑", "위" 등 공간 관계 용어를 사용할 수 있다. 이러한 공간 관계 용어는 도면에 도시한 사용 또는 동작하는 장치의 서로 다른 위치 및/또는 방향을 나타내기 위한 것이다. 예를 들면, 도면에서 어떤 부분의 "아래" 또는 "밑"에 있는 것으로 도시한 부분은 장치가 뒤집히면 반대로 "위"에 있는 것이 된다. 그러므로 예를 들어 "아래" 및 "밑"은 위와 아래를 모두 나타낼 수 있다. 장치가 예를 들면 90도 회전하거나 다른 방향을 향할 수 있으며, 이 경우 공간 관계 용어는 이에 맞게 해석되어야 한다. 또한, 어떤 층이 다른 두 층 "사이"에 있다고 표현했을 때, 두 층 사이에 해당 층만 있을 수도 있지만 하나 이상의 다른 층이 더 있을 수 있다.
여기에서 사용된 용어는 특정 실시예를 설명할 목적으로 사용할 뿐이며 본 발명을 제한하고자 하는 것은 아니다. 여기에서 "실질적으로", "약", "대체로" 및 이와 비슷한 표현은 근사를 나타내는 표현일 뿐 "정도"를 나타내는 것이 아니며, 당업자가 알 수 있는 측정값 또는 계산 값의 고유 오차를 나타내는 데 사용한다.
여기에서 수를 특별히 언급하지 않으면 단수 또는 복수의 경우를 모두 포함한다. 어떤 특징, 단계, 동작, 부분, 성분 등을 "포함"한다는 표현은 해당 부분 외에 다른 특징, 단계, 동작, 부분, 성분 등도 포함할 수 있다는 것을 의미한다. "및/또는"이라는 표현은 나열된 것들 중 하나 또는 둘 이상의 모든 조합을 포함한다. 나열 목록 앞에 기재한 "적어도 하나" 등의 표현은 목록 전체를 수식하는 것이지 목록 내의 각각의 것을 수식하는 것은 아니다. 또한, 본 발명의 실시예를 설명할 때 사용하는 "수 있다"는 표현은 "본 발명의 하나 이상의 실시예"에 적용 가능하다는 것을 뜻한다. "예시적인"이라는 용어는 예 또는 도면을 나타낸다. "사용", "이용" 등은 이와 유사한 다른 표현과 함께 비슷한 의미로 사용될 수 있다.
부분, 층, 영역, 성분 등이 다른 부분, 층, 영역, 성분의 "위에" 있거나 "연결되어" 있는 것으로 기재하는 경우 "바로" 위에 있거나 또는 "직접" 연결되어 있는 경우뿐 아니라 중간에 다른 부분, 층, 영역, 성분 등이 더 끼어 있는 경우도 포함한다. 그러나 "바로 위에" 있거나 "직접 연결"되어 있는 것으로 기재하면 중간에 다른 부분이 없다는 것을 뜻한다.
여기에 기재한 수치 범위는 해당 범위 안에 포함되는 동일한 정확도의 모든 부분 범위(sub-range)를 포함한다. 예를 들면, "1.0 내지 10.0" 또는 "1.0과 10.0 사이"의 범위는 최소값 1.0과 최대값 10.0 및 그 사이에 있는 모든 부분 범위, 즉, 1.0 이상의 최소값과 10.0 이하의 최대값을 가지는 부분 범위, 예를 들면 2.4 내지 7.6을 포함한다. 여기에서 언급한 최대값은 그 안에 포함되고 그보다 작은 모든 수치 한계를 포함하고, 본 명세서에 기재한 최소값은 그 안에 포함되고 그보다 큰 모든 수치 한계를 포함한다.
이상에서 화소 구동 시스템 및 방법의 실시예에 대하여 설명 및 도시하였지만, 당업자라면 이러한 실시예를 변경 및 수정할 수도 있다. 따라서 여기에서 제시한 원리에 따라 구성된 다른 화소 구동 시스템 및 방법도 본 발명에 포함된다. 본 발명은 다음의 청구범위 및 그 등가물에 의하여 정의된다.
105: 구동 회로
107: 구동기 회로
108: 스위치
110: 전송 회로
115: 화소 회로
120: 박막 구동 트랜지스터
125: 화소 축전기
130: 저항-축전기 저역 회로
140: 축전기
305: 차동쌍
310: 후미 전류원

Claims (20)

  1. 출력(output)을 가지는 구동 회로(drive circuit)를 포함하며,
    상기 구동 회로는,
    프리엠퍼시스 회로, 그리고
    상기 프리엠퍼시스 회로의 출력과 연결된 출력단(output stage)
    을 포함하며,
    상기 프리엠퍼시스 회로는 제1 시구간 동안 프리엠퍼시스 신호를 생성하고,
    상기 출력단은,
    상기 구동 회로의 출력에서, 상기 제1 시구간 동안 상기 프리엠퍼시스 신호에 기초하여 상수 신호(constant signal)를 생성하고,
    상기 제1 시구간의 끝에서 시작하는 제2 시구간 동안 상기 프리엠퍼시스 회로를 상기 구동 회로의 출력과 분리하는
    회로.
  2. 제1항에서,
    피구동 회로(driven circuit), 그리고
    상기 구동 회로의 출력을 상기 피구동 회로에 연결하는 전송 회로
    를 더 포함하며,
    상기 전송 회로는 저항-축전기 저역 회로(resistor-capacitor low-pass circuit)의 등가 회로를 포함하는
    회로.
  3. 제2항에서,
    상기 피구동 회로는 표시 장치 화소용 화소 회로를 포함하는 회로.
  4. 제3항에서,
    상기 전송 회로는 상기 화소 회로의 박막 구동 트랜지스터의 게이트와 연결되는 회로.
  5. 제4항에서,
    상기 출력단은, 제1 상태에서 출력 전압을 생성하고 제2 상태에서 100 Ω을 초과하는 출력 임피던스를 가지는 증폭단(amplifier stage)을 포함하는 회로.
  6. 제5항에서,
    상기 증폭단은,
    차동쌍(differential pair), 그리고
    상기 차동쌍과 연결된 후미 전류원(tail current source)
    을 포함하며,
    상기 제2 상태에서, 상기 후미 전류원이 꺼지는
    회로.
  7. 제6항에서,
    상기 후미 전류원은 n-채널 금속 산화물 트랜지스터이고, 상기 제2 상태에서, 상기 후미 전류원의 게이트가 접지와 연결되는 회로.
  8. 제5항에서,
    상기 출력단은,
    복수의 차동쌍, 그리고
    대응하는 복수의 후미 전류원
    을 포함하며,
    상기 후미 전류원 각각은 상기 차동쌍 중 하나에 대응하고,
    상기 제2 상태, 상기 후미 전류원 각각이 꺼지는
    회로.
  9. 제8항에서,
    상기 박막 구동 트랜지스터가 구동하는 구동 전류를 감지하고 상기 감지한 구동 전류와 목표 구동 전류의 차이에 기초하여 상기 프리엠퍼시스 신호를 제어하는 감지 및 제어 회로를 더 포함하는 회로.
  10. 제1항에서,
    상기 출력단은 제1 상태에서 출력 전압을 생성하고 제2 상태에서 100 Ω을 초과하는 출력 임피던스를 가지는 증폭단(amplifier stage)을 포함하는 회로.
  11. 제10항에서,
    상기 증폭단은,
    차동쌍(differential pair), 그리고
    상기 차동쌍과 연결된 후미 전류원(tail current source)
    을 포함하며,
    상기 제2 상태에서, 상기 후미 전류원이 꺼지는
    회로.
  12. 제11항에서,
    상기 후미 전류원은 n-채널 금속 산화물 트랜지스터이고, 상기 제2 상태에서, 상기 후미 전류원의 게이트가 접지와 연결되는 회로.
  13. 제10항에서,
    상기 출력단은,
    복수의 차동쌍, 그리고
    대응하는 복수의 후미 전류원
    을 포함하며,
    상기 후미 전류원 각각은 상기 차동쌍 중 하나에 대응하고,
    상기 제2 상태, 상기 후미 전류원 각각이 꺼지는
    회로.
  14. 제10항에서,
    상기 피구동 회로는 표시 장치 화소용 화소 회로를 포함하는 회로.
  15. 제14항에서,
    상기 구동 회로는 상기 화소 회로의 박막 구동 트랜지스터의 게이트와 연결되는 회로.
  16. 제15항에서,
    감지 및 제어 회로를 더 포함하며,
    상기 감지 및 제어 회로는,
    상기 제2 시구간 동안 상기 구동 회로의 출력에서의 전압 또는 상기 박막 구동 트랜지스터가 구동하는 구동 전류를 감지하고,
    상기 감지한 전압과 목표 구동 전압의 차이 또는 상기 감지한 구동 전류와 목표 구동 전류의 차이에 기초하여 상기 프리엠퍼시스 신호를 제어하는
    회로.
  17. 제1 시구간 동안, 출력을 가지는 구동 회로에 의하여 제1 상수 프리엠퍼시스 출력 전압을 생성하는 단계, 그리고
    상기 제1 시구간의 끝에서 시작하는 제2 시구간 동안, 상기 구동 회로가 고출력 임피던스를 가지도록 하는 단계
    를 포함하는 표시 장치의 화소 구동 방법.
  18. 제17항에서,
    표시 장치의 화소 회로의 박막 구동 트랜지스터가 구동하는 구동 전류를 감지하는 단계, 그리고
    상기 제2 시구간 뒤의 제3 시구간 동안, 상기 구동 회로에 의하여 상기 감지한 구동 전류에 기초하여 제2 상수 프리엠퍼시스 출력 전압을 생성하는 단계
    를 더 포함하는
    방법.
  19. 제17항에서,
    상기 제1 시구간의 끝에, 상기 구동 회로의 출력에 연결된 트랜지스터를 끄는 단계를 더 포함하는 방법.
  20. 화소 회로,
    상기 화소 회로와 연결된 출력을 가지는 구동 회로, 그리고
    감지 및 제어 수단
    을 포함하며,
    상기 구동 회로는,
    프리엠퍼시스 회로, 그리고
    상기 프리엠퍼시스 회로의 출력과 연결된 출력단(output stage)
    을 포함하고,
    상기 프리엠퍼시스 회로는 제1 시구간 동안 프리엠퍼시스 신호를 생성하고,
    상기 출력단은,
    상기 구동 회로의 출력에서, 상기 제1 시구간 동안 상기 프리엠퍼시스 신호에 기초하여 상수 신호(constant signal)를 생성하고,
    상기 제1 시구간의 끝에서 시작하는 제2 시구간 동안 상기 프리엠퍼시스 회로를 상기 구동 회로의 출력과 분리하며
    상기 감지 및 제어 수단은,
    상기 화소 회로의 박막 구동 트랜지스터가 구동하는 구동 전류를 감지하고,
    상기 감지한 구동 전류와 목표 구동 전류의 차이에 기초하여 상기 프리엠퍼시스 신호를 제어하는
    표시 장치.
KR1020200187867A 2020-02-14 2020-12-30 회로, 표시 장치 및 표시 장치의 화소 구동 방법 KR20210104552A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062977094P 2020-02-14 2020-02-14
US62/977,094 2020-02-14
US16/848,706 2020-04-14
US16/848,706 US11257416B2 (en) 2020-02-14 2020-04-14 Voltage mode pre-emphasis with floating phase

Publications (1)

Publication Number Publication Date
KR20210104552A true KR20210104552A (ko) 2021-08-25

Family

ID=77272763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200187867A KR20210104552A (ko) 2020-02-14 2020-12-30 회로, 표시 장치 및 표시 장치의 화소 구동 방법

Country Status (2)

Country Link
US (1) US11257416B2 (ko)
KR (1) KR20210104552A (ko)

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239210A (en) 1991-01-15 1993-08-24 Crystal Semiconductor, Inc. Low distortion unity gain amplifier for dac
US5969758A (en) 1997-06-02 1999-10-19 Sarnoff Corporation DC offset and gain correction for CMOS image sensor
US6885396B1 (en) 1998-03-09 2005-04-26 Micron Technology, Inc. Readout circuit with gain and analog-to-digital a conversion for image sensor
US6320565B1 (en) 1999-08-17 2001-11-20 Philips Electronics North America Corporation DAC driver circuit with pixel resetting means and color electro-optic display device and system incorporating same
US6753913B1 (en) 1999-09-03 2004-06-22 Texas Instruments Incorporated CMOS analog front end architecture with variable gain for digital cameras and camcorders
US6822679B1 (en) 2000-10-31 2004-11-23 Texas Instruments Incorporated Offset correction to the output of a charge coupled device
US6753801B2 (en) 2002-08-23 2004-06-22 Micron Technology, Inc. Fully differential reference driver for pipeline analog to digital converter
US6919551B2 (en) 2002-08-29 2005-07-19 Micron Technology Inc. Differential column readout scheme for CMOS APS pixels
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
US20050243193A1 (en) 2004-04-30 2005-11-03 Bob Gove Suppression of row-wise noise in an imager
EP1594308A1 (en) 2004-05-07 2005-11-09 Dialog Semiconductor GmbH Single line Bayer filter RGB bad pixel correction
US7230486B2 (en) * 2004-12-23 2007-06-12 Micron Technology, Inc. Low voltage CMOS differential amplifier
KR100670494B1 (ko) 2005-04-26 2007-01-16 매그나칩 반도체 유한회사 액정표시장치의 구동회로 및 구동방법
JP2007043433A (ja) 2005-08-03 2007-02-15 Renesas Technology Corp 半導体集積回路装置
US8228096B2 (en) * 2007-03-02 2012-07-24 Kawasaki Microelectronics, Inc. Circuit and method for current-mode output driver with pre-emphasis
KR101409514B1 (ko) 2007-06-05 2014-06-19 엘지디스플레이 주식회사 액정표시장치와 그의 구동방법
JP4508222B2 (ja) 2007-08-31 2010-07-21 ソニー株式会社 プリチャージ制御方法及び表示装置
US7667501B2 (en) 2008-03-19 2010-02-23 Texas Instruments Incorporated Correlated double sampling technique
US8217867B2 (en) 2008-05-29 2012-07-10 Global Oled Technology Llc Compensation scheme for multi-color electroluminescent display
US7764118B2 (en) 2008-09-11 2010-07-27 Analog Devices, Inc. Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
US20100271517A1 (en) 2009-04-24 2010-10-28 Yannick De Wit In-pixel correlated double sampling pixel
EP2945147B1 (en) 2011-05-28 2018-08-01 Ignis Innovation Inc. Method for fast compensation programming of pixels in a display
US9191598B2 (en) 2011-08-09 2015-11-17 Altasens, Inc. Front-end pixel fixed pattern noise correction in imaging arrays having wide dynamic range
US9236011B2 (en) 2011-08-30 2016-01-12 Lg Display Co., Ltd. Organic light emitting diode display device for pixel current sensing in the sensing mode and pixel current sensing method thereof
US20130082936A1 (en) 2011-09-29 2013-04-04 Sharp Kabushiki Kaisha Sensor array with high linearity
KR20130053458A (ko) 2011-11-14 2013-05-24 엘지전자 주식회사 디스플레이장치 및 전류제어 방법
TW201324261A (zh) * 2011-12-01 2013-06-16 Novatek Microelectronics Corp 多點觸控定位方法
US8497731B1 (en) 2012-05-07 2013-07-30 Freescale Semiconductor, Inc. Low pass filter circuit
JP2015527806A (ja) 2012-07-11 2015-09-17 エルジー エレクトロニクス インコーポレイティド ビデオ信号処理方法及び装置
JP5908084B2 (ja) 2012-08-02 2016-04-26 シャープ株式会社 表示装置およびその駆動方法
KR102005052B1 (ko) 2012-12-03 2019-07-31 삼성디스플레이 주식회사 오차 보상부 및 이를 이용한 유기전계발광 표시장치
US9171504B2 (en) 2013-01-14 2015-10-27 Ignis Innovation Inc. Driving scheme for emissive displays providing compensation for driving transistor variations
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
JP6138244B2 (ja) * 2013-04-23 2017-05-31 シャープ株式会社 表示装置およびその駆動電流検出方法
DE102013218973B4 (de) 2013-09-20 2015-11-19 Albert-Ludwigs-Universität Freiburg Verfahren und Schaltung zur zeitkontinuierlichen Detektion der Position der Sensormasse bei gleichzeitiger Rückkopplung für kapazitive Sensoren
KR102197026B1 (ko) * 2014-02-25 2020-12-31 삼성디스플레이 주식회사 유기전계발광 표시장치
US9823787B2 (en) * 2014-03-11 2017-11-21 Synaptics Incorporated Absolute capacitive sensing using sensor electrode pre-emphasis
US9722582B2 (en) * 2014-05-21 2017-08-01 SK Hynix Inc. Semiconductor device with output driver pre-emphasis scheme
CN104123911B (zh) 2014-07-01 2016-05-04 京东方科技集团股份有限公司 一种驱动方法、驱动装置及有机电致发光显示器件
KR102221788B1 (ko) 2014-07-14 2021-03-02 삼성전자주식회사 고속으로 동작하는 디스플레이 구동 장치 및 그의 제어 방법
KR102261356B1 (ko) 2014-12-09 2021-06-04 엘지디스플레이 주식회사 전류센싱회로 및 이를 포함하는 유기발광표시장치
US10191597B2 (en) 2015-06-30 2019-01-29 Synaptics Incorporated Modulating a reference voltage to preform capacitive sensing
JP6494335B2 (ja) 2015-03-05 2019-04-03 キヤノン株式会社 光電変換装置、光電変換装置の駆動方法、および、光電変換システム
KR102285393B1 (ko) 2015-03-13 2021-08-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR20160148831A (ko) 2015-06-16 2016-12-27 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102457754B1 (ko) 2015-08-04 2022-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
US9811205B2 (en) 2015-09-29 2017-11-07 Synaptics Incorporated Variable time anti-aliasing filter
US9859913B2 (en) 2015-09-30 2018-01-02 Synaptics Incorporated Calibration of ramp digital to analog converter
KR102427553B1 (ko) 2015-12-01 2022-08-02 엘지디스플레이 주식회사 전류 적분기와 이를 포함하는 유기발광 표시장치
US10762836B1 (en) 2016-02-18 2020-09-01 Apple Inc. Electronic display emission scanning using row drivers and microdrivers
WO2017214638A1 (en) 2016-06-10 2017-12-14 Williams, Jack System for wireless recording and stimulating of bioelectric events
US10573211B2 (en) 2016-09-21 2020-02-25 Apple Inc. Noise mitigation for display panel sensing
US10269278B2 (en) 2016-09-23 2019-04-23 Apple Inc. Edge column differential sensing systems and methods
US10393909B2 (en) * 2016-10-11 2019-08-27 Arizona Board Of Regents On Behalf Of The University Of Arizona Differential target antenna coupling (“DTAC”) data corrections
KR102627275B1 (ko) 2016-10-25 2024-01-23 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102642577B1 (ko) 2016-12-12 2024-02-29 엘지디스플레이 주식회사 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치, 및 표시장치의 데이터 보정방법
KR102617966B1 (ko) 2016-12-28 2023-12-28 엘지디스플레이 주식회사 전계 발광 표시 장치와 그 구동 방법
US20180336816A1 (en) * 2017-05-19 2018-11-22 Samsung Electronics Co., Ltd. Display driver circuit for pre-emphasis operation
KR102365310B1 (ko) 2017-07-31 2022-02-22 삼성디스플레이 주식회사 표시장치
US10636359B2 (en) 2017-09-21 2020-04-28 Apple Inc. OLED voltage driver with current-voltage compensation
MX2020011618A (es) 2018-05-02 2021-02-16 Oncosec Medical Inc Sistemas, métodos y aparatos de electroporación.
US11012044B2 (en) 2018-09-19 2021-05-18 Sensata Technologies, Inc. Amplifier with common mode detection
US10984712B2 (en) 2018-12-10 2021-04-20 Sharp Kabushiki Kaisha TFT pixel circuit for OLED external compensation using an adjusted data voltage for component compensation
KR102560747B1 (ko) 2018-12-20 2023-07-27 엘지디스플레이 주식회사 유기발광 표시장치와 그의 픽셀 센싱 방법
TWI694718B (zh) * 2019-01-21 2020-05-21 友達光電股份有限公司 驅動裝置以及其驅動信號產生方法

Also Published As

Publication number Publication date
US20210256897A1 (en) 2021-08-19
US11257416B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
US11631371B2 (en) AMOLED displays with multiple readout circuits
US10896643B2 (en) Current detection method for pixel circuit, display panel and display device
CN108877686B (zh) 数据补偿方法及装置、显示驱动方法及装置、显示装置
CN107424560B (zh) 显示面板中驱动晶体管阈值电压的检测方法及装置
US11257406B2 (en) Aging detection circuit, aging compensation circuit, display panel and aging compensation method
US11069282B2 (en) Correlated double sampling pixel sensing front end
EP3779951A1 (en) Method and system of compensating characteristics of display device
KR20210104552A (ko) 회로, 표시 장치 및 표시 장치의 화소 구동 방법
US20240087519A1 (en) Oledos pixel compensation circuit for removing substrate effect, and method for controlling same
US11081064B1 (en) Reference signal generation by reusing the driver circuit
US11087656B2 (en) Fully differential front end for sensing
TWI841747B (zh) 顯示裝置特性之補償方法與系統
TWI839485B (zh) 用於感測顯示器中的電流的系統及方法
CN114220391B (zh) 像素驱动电路、驱动方法及显示装置
KR102575211B1 (ko) 능동형 유기 발광 다이오드 보상 화소 회로
US11688320B2 (en) Gamma amplifier including track period, and gamma voltage generator having the same
KR20210084833A (ko) 산화물 박막 트랜지스터를 포함하는 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal