KR20210103592A - 구리 확산을 막기 위한 유전체/금속 배리어 집적 - Google Patents

구리 확산을 막기 위한 유전체/금속 배리어 집적 Download PDF

Info

Publication number
KR20210103592A
KR20210103592A KR1020217025901A KR20217025901A KR20210103592A KR 20210103592 A KR20210103592 A KR 20210103592A KR 1020217025901 A KR1020217025901 A KR 1020217025901A KR 20217025901 A KR20217025901 A KR 20217025901A KR 20210103592 A KR20210103592 A KR 20210103592A
Authority
KR
South Korea
Prior art keywords
layer
metal
cobalt
dielectric layer
copper
Prior art date
Application number
KR1020217025901A
Other languages
English (en)
Other versions
KR102389811B1 (ko
Inventor
헤 렌
메훌 비. 나이크
용 카오
메이-이 셱
메이-이 ™r
야나 쳉
스리 랑가사이 브이. 케사프라가다
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210103592A publication Critical patent/KR20210103592A/ko
Application granted granted Critical
Publication of KR102389811B1 publication Critical patent/KR102389811B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 디바이스들에서 사용하기 위한 배선 구조(interconnect structure) 및 이를 제조하기 위한 방법이 설명된다. 방법은, 진공 프로세싱 챔버에 기판을 배치하는 단계를 포함한다. 기판은 노출된 구리 표면 및 노출된 저-k 유전체 표면을 갖는다. 금속 층이 구리 표면 위에 형성되지만, 저-k 유전체 표면 위에는 형성되지 않는다. 금속-기반 유전체 층이 금속 층 및 저-k 유전체 층 위에 형성된다.

Description

구리 확산을 막기 위한 유전체/금속 배리어 집적{DIELECTRIC/METAL BARRIER INTEGRATION TO PREVENT COPPER DIFFUSION}
[0001] 본 발명의 양상들은 일반적으로, 반도체 디바이스들에서 사용하기 위한 배선(interconnect) 구조들 및 이러한 구조들을 형성하기 위한 방법들에 관한 것이다.
[0002] 집적 회로들 상의 컴포넌트들의 피처 사이즈(feature size)들은 지난 수십 년 동안 꾸준하게 감소되었다. 피처 사이즈들이 감소함에 따라, 컴퓨터들은 소비자들을 위해 값이 덜 비싸지게 되었고 더 강력해졌다. 감소하는 경향이 계속되도록 하기 위해서는, 배선들을 둘러싸는 유전체 배리어의 두께가 또한 감소되어야 한다. 배선들은 집적 회로 상의 상이한 컴포넌트들을 연결한다. 더 얇은 유전체 배리어는, 유전체 배리어에 대한 더 낮은 유전 상수, 및 배선들을 둘러싸는 더 낮은 캐패시턴스(이하, "인터라인 캐패시턴스(interline capacitance)")와 상관된다. 통상의 배선들은 구리로 제조되는데, 이러한 구리는, 구리가 다른 금속들과 비교하여 매우(highly) 전도성이기 때문에 선택된다. 하지만, 구리는 통상의 유전체 배리어들 내로 확산하여, 결국, 디바이스 고장(device failure)을 초래한다. 유감스럽게도, 구리의 확산성(diffusivity)은, 유전체 배리어의 두께가 감소함에 따라 증폭된다.
[0003] 따라서, 당업계에서는 개선된 배선 구조 및 이러한 구조들을 형성하기 위한 방법들이 필요하다.
[0004] 본 발명의 실시예들은 배선 구조 및 이러한 배선 구조를 제조하는 방법에 관한 것이다. 방법은, 진공 프로세싱 챔버 내에 기판을 배치하는 단계를 포함한다. 기판은 노출된 구리 표면 및 노출된 저(low)-k 유전체 표면을 갖는다. 금속 층이 구리 표면 위에 증착된다. 예를 들어, 금속 층은 구리 표면 위에 선택적으로 증착될 수 있다. 금속 층은 코발트 화합물을 포함할 수 있다. 금속-기반(metal-based) 유전체 층이 금속 층 위에 그리고 유전체 표면의 적어도 일부 위에 증착된다. 금속-기반 유전체 층은 알루미늄 화합물을 포함할 수 있다.
[0005] 배선 구조는 저-k 유전체 층을 포함한다. 저-k 유전체 층은, 그 내부에 패터닝된 트렌치를 갖는다. 구리 층이 트렌치를 적어도 부분적으로 충진(fill)한다. 금속 층이 구리 층 위에 형성되며, 코발트 화합물을 포함한다. 금속-기반 유전체 층이 금속 층 및 저-k 유전체 층 위에 형성된다. 금속-기반 유전체 층은 알루미늄 화합물을 포함할 수 있다.
[0006] 본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0007] 도 1은 배선 구조를 형성하기 위한 프로세스의 프로세스 흐름도이다.
[0008] 도 2a 내지 도 2g는 도 1의 프로세스의 상이한 스테이지들에서의 배선 구조를 예시한다.
[0009] 이해를 촉진시키기 위해, 도면들에 대해 공통적인 동일한 엘리먼트들을 가리키기 위해 가능한 경우 동일한 도면부호들이 사용되었다. 일 실시예의 엘리먼트들 및 피처들은 추가의 언급없이 다른 실시예들에 유익하게 통합될 수 있음이 고려된다.
[0010] 전술한 내용이 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가적인 실시예들이 본 발명의 기본적인 범위로부터 벗어나지 않으면서 안출될 수 있으며, 본 발명의 범위는 하기의 청구항들에 의해 결정된다.
[0011] 본원에서 사용되는 바와 같이, 진공 프로세싱 시스템은 툴을 포함하며, 이러한 툴 내에서, 기판은 진공을 깨뜨리지 않으면서, 즉, 기판을 주변 환경에 노출시키지 않으면서, 2개 또는 그 초과의 진공 프로세싱 챔버들에서 프로세싱될 수 있다. 대표적인 진공 프로세싱 시스템은 클러스터 툴이다. 본원에서 사용되는 바와 같이, 진공 프로세싱 챔버는 에칭 챔버, 세정 챔버, 또는 증착 챔버를 포함한다. 증착 챔버는, 이를 테면 저-k 유전체 층과 같은 유전체 층, 금속 층, 및/또는 금속 산화물, 금속 질화물, 또는 금속 산질화물 층을 증착하기에 적합한, 예를 들어, 화학 기상 증착(CVD) 반응기, 원자 층 증착(ALD) 반응기, 물리 기상 증착(PVD) 반응기, 또는 다른 챔버들일 수 있다. 본원에서 사용되는 바와 같이, 저-k 유전체 재료는, 실리콘 이산화물의 유전 상수 미만(또는 4.0 미만)의 유전 상수를 갖는 재료이며, 그리고 탄소 도핑된 실리콘 산화물들 및 다른 적합한 재료들, 예를 들어, 캘리포니아 산타클라라에 소재하는 Applied Materials, Inc.로부터 입수가능한 BLACK DIAMOND
Figure pat00001
저-k 유전체를 포함한다. 본원에서 사용되는 바와 같이, "코발트 화합물"은 금속성 코발트(metallic cobalt), 그리고 코발트 및 하나의 다른 원소를 포함하는 화합물들, 예를 들어, 코발트 텅스텐 인화물(cobalt tungsten phosphide), 코발트 텅스텐 질화물, 또는 코발트 텅스텐 포스포나이트라이드(cobalt tungsten phosphonitride)를 포함한다. 본원에서 사용되는 바와 같이, "알루미늄 화합물"은, 알루미늄 및 적어도 하나의 다른 원소를 함유하는 화합물들, 예를 들어, 알루미늄 산화물, 알루미늄 질화물, 및 알루미늄 산질화물(aluminum oxynitride)을 포함한다. 본원에서 사용되는 바와 같이, "구리"는 금속성 구리, 및 구리의 합금들을 포함한다. "전구체"라는 용어는, 표면으로부터 재료를 제거하기 위해 또는 표면 상에 재료를 증착하기 위해 반응에 참여하는 임의의 프로세스 가스를 지칭하기 위해 사용된다.
[0012] 구리 층 위에 금속 층 및 금속-기반 유전체 층을 순차적으로 형성함으로써, 구리에 대한 낮은 확산성 및 감소된 인터라인 캐패시턴스를 갖는 집적된 얇은 유전체 배리어가 제조될 수 있다. 금속 층은 배선 구조의 노출된 구리 표면 위에 증착될 수 있지만, 배선 구조의 노출된 유전체 표면 위에는 증착되지 않을 수도 있다. 금속 층은, 구리에 대한 우수한(good) 접착력(adhesion)을 갖는, 코발트 또는 다른 금속일 수 있다. 구리에 대해 잘 접착됨으로써, 금속 층은 전자 이동(electromigration)에 대해 저항적(resistant)이 되며, 구리 확산을 막는 것을 돕는다. 금속-기반 유전체 층은 알루미늄 화합물, 이를 테면, 알루미늄 산화물, 알루미늄 질화물, 및/또는 알루미늄 산질화물로 구성될 수 있다. 금속-기반 유전체 층은 디바이스 무결성(device integrity)을 제공하고, 구리 확산을 막고, 유전체 배리어의 역할을 한다. 코발트 화합물을 포함하는 금속 층 및 알루미늄 화합물을 포함하는 금속-기반 유전체 층으로 구성되는 집적된 구조의, 구리 확산성에 대한 저항은 놀랍다. 집적된 구조의, 구리 확산에 대한 저항은, 결합되는 금속-기반 유전체 층 및 금속 층의, 확산에 대한 저항의 합 보다 상당히 더 높다.
[0013] 도 1은 복수의 층들을 갖는 배선 구조를 형성하기 위한 프로세스(100)를 요약한 프로세스 흐름도이다. 도 2a 내지 도 2g는 프로세스(100)의 상이한 스테이지들에서의 배선 구조의 단면도들이다. 블록(102)에서, 유전체 층(210)이 진공 프로세싱 챔버에서, 이를 테면 진공 프로세싱 시스템의 진공 프로세싱 챔버에서 기판(200) 상에 형성된다. 기판(200)은, 디바이스들이 상부에 형성될 수 있는 표면을 제공하며, 이러한 디바이스들은 기판(200) 위에 형성되는 배선 구조를 활용하여 선택적으로 연결된다. 따라서, 기판은, 실리콘, 게르마늄, 또는 화합물 반도체와 같은 반도체 재료, 유리, 세라믹, 또는 플라스틱과 같은 유전체 재료, 또는 알루미늄 또는 다른 금속과 같은 전도성 재료일 수 있다. 유전체 층(210)은 약 200 Å 내지 약 1000 Å의 두께로 증착될 수 있다. 유전체 층(210)은 저-k 유전체 재료로 구성될 수 있다.
[0014] 블록(104)에서, 트렌치(212)가 유전체 층(210) 내에 형성된다. 트렌치(212)는, 예를 들어, 유전체 층(210) 상에 포토레지스트 층을 패터닝하고 그리고 적합한 에칭 프로세스를 사용함으로써 형성될 수 있다. 트렌치(212)는 (도 2b에 도시된 바와 같이) 기판(200)까지 연장할 수 있거나, 또는 기판(200)에 못미쳐서(short) 중지할 수 있다. 트렌치(212)는 측벽들(211) 및 플로어(floor)(213)를 갖는다. 측벽들(211)은 (도시된 바와 같이) 기판(200)에 대해 수직일 수 있거나, 또는 경사질(sloped) 수 있다.
[0015] 선택적인 블록(106)에서 그리고 도 2c에 도시된 바와 같이, 라이너(liner) 층(214)이 트렌치(212)의 플로어(213) 및 측벽들(211) 위에 형성된다. 라이너 층(214)은 배리어 층의 역할을 할 수 있다. 라이너 층(214)은 측벽들(211) 및 플로어(213) 위에 등각적으로(conformally) 형성될 수 있다. 라이너 층(214)은, 예를 들어, 약 10 Å 내지 약 40 Å의 두께로 증착될 수 있다. 라이너 층(214)은, 예를 들어, 탄탈륨, 탄탈륨 질화물, 코발트, 루테늄, 또는 다른 적합한 재료일 수 있다.
[0016] 블록(108)에서, 구리 층(216)이 라이너 층(214) 상에 형성된다. 구리 층(216)은 트렌치(212)를 적어도 부분적으로 충진한다. 구리 층(216)은 트렌치(212)를 부분적으로만 충진할 수 있고, 트렌치(212)를 완전히 충진할 수 있고, 그리고/또는 (도 2d에 도시된 바와 같이) 트렌치(212)를 완전히 충진하고 유전체 층(210)의 일부를 덮어씌울(overlay) 수 있다. 구리 층(216)은 도금 또는 다른 적합한 기법들에 의해 증착될 수 있다.
[0017] 선택적인 블록(110)에서 그리고 도 2e에 도시된 바와 같이, 구리 층(216) 및 라이너 층(214)의 일부분들이 제거되어, 유전체 층(210)의 표면, 라이너 층(214)의 표면, 및 구리 층(216)의 표면을 노출시킨다. 화학 기계적 폴리싱이, 유전체 층(210), 라이너 층(214) 및 구리 층(216)의 일부분들을 제거하기 위해 사용될 수 있다. 블록(110) 이후, 유전체 층(210), 라이너 층(214) 및 구리 층(216)의 상부 표면들은 실질적으로 동일 평면 상에 있을 수 있다.
[0018] 선택적인 블록(112)에서, 구리 층(216)은 사전-세정될(pre-cleaned) 수 있다. 사전-세정 프로세스는 구리 표면들로부터 오염물질들, 이를 테면 구리 산화물들을 제거한다. 구리 산화물들은, 기판(200)을 환원제(reducing agent)에 노출시킴으로써 화학적으로 환원될 수 있다. 사전-세정 프로세스는, 플라즈마 프로세스 또는 열 프로세스 동안 기판(200)을 환원제에 노출시킬 수 있다. 환원제는 액체 상태, 기체 상태, 플라즈마 상태, 또는 이들의 조합들을 가질 수 있다. 사전-세정 프로세스 동안 유용한 환원제들은, 예를 들어, 수소(예를 들어, H2 또는 원자(atomic)-H), 암모니아(NH3), 및 수소와 암모니아의 혼합물(H2/NH3)을 포함한다.
[0019] 블록(114)에서, 금속 층(218)이 구리 층(216)의 노출된 표면 위에 형성된다. 금속 층(218)은, 도 2f에 도시된 바와 같이, 유전체 층(210)에 금속이 없도록 또는 실질적으로 없도록, 증착될 수 있다. 블록(114)은, 블록(112)과 블록(114) 사이에서 진공을 깨뜨리지 않으면서 수행될 수 있다. 기판이 진공 프로세싱 시스템 외부의 주변 환경에 노출되는 것을 방지함으로써, 구리 층(216)은 완전히 또는 실질적으로 산화없이 형성될 수 있다. 금속 층(218)은 코발트 화합물 또는 금속성 알루미늄으로 구성될 수 있다. 코발트 화합물은, 예를 들어, 코발트(Co), 코발트 텅스텐 인화물(CoWP), 코발트 텅스텐 질화물(CoWN), 코발트 텅스텐 포스포나이트라이드(CoWPN), 또는 이들의 혼합물들일 수 있다. 금속 층(218)은, 약 5 Å 내지 약 100 Å 범위, 예를 들어, 약 17 Å 내지 약 50 Å, 이를 테면 약 20 Å의 두께를 가질 수 있다.
[0020] 금속 층(218)은, ALD, CVD, PVD, 스핀-온 기법들, 또는 다른 적합한 기법들을 사용하여 증착될 수 있다. ALD는, 구리 층(216)과는 반응하지만 유전체 층(210)과는 반응하지 않는 전구체들에 기판을 노출시킴으로써, 금속 층(218)이 구리 층(216) 상에는 증착되지만 유전체 층(210) 상에는 증착되지 않는 실시예들에서 사용될 수 있다. 금속 층(218)이 코발트를 포함하는 실시예들에서, 코발트-함유 전구체가 진공 프로세싱 챔버 내로 도입될 수 있다. 금속 층(218)이 코발트 및 텅스텐을 포함하는 실시예들에서, 코발트-함유 전구체 및 텅스텐-함유 전구체가 진공 프로세싱 챔버 내로 도입될 수 있다. 프로세싱 동안 진공 프로세싱 챔버 내로, 질소 및/또는 인을 함유하는 도펀트를 도입시킴으로써, 질소 및/또는 인이 금속 층(218) 내로 도입될 수 있다.
[0021] CVD 또는 ALD 증착 프로세스를 사용하는 대표적인 프로세싱 조건들은 다음을 포함한다. 온도는 약 50℃ 내지 약 300℃, 이를 테면 약 100℃ 내지 200℃ 일 수 있다. 진공 프로세싱 챔버의 압력은, 약 100 mTorr 내지 약 5 Torr, 이를 테면 약 1 Torr 내지 약 2 Torr로 유지될 수 있다. 코발트-함유 전구체들 및 임의의 텅스텐-함유 전구체들 및 임의의 도펀트들의 유량들은, 약 50 sccm 내지 약 5000 sccm, 이를 테면 약 500 sccm 내지 약 2500 sccm의 범위일 수 있다.
[0022] 적합한 코발트-함유 전구체들은 코발트 전구체들, 이를 테면, 메틸시클로펜타디에닐 코발트 비스(카르보닐)(MeCpCo(CO)2), 에틸시클로펜타디에닐 코발트 비스(카르보닐)(EtCpCo(CO)2), 디코발트 옥타(카르보닐)(Co2(CO)8), 및 니트로실 코발트 트리스(카르보닐)((ON)Co(CO)3)를 포함한다. 적합한 코발트-함유 전구체들은 또한, 코발트 카르보닐 화합물들 또는 착물(complex)들, 이를 테면 시클로펜타디에닐 코발트 비스(카르보닐)(CpCo(CO)2), 트리카르보닐 알릴 코발트((CO)3Co(CH2CH〓CH2)), 디코발트 헥사카르보닐 부틸아세틸렌(butylacetylene)(CCTBA, (CO)6Co2(HC≡CtBu)), 디코발트 헥사카르보닐 메틸부틸아세틸렌((CO)6Co2(MeC≡CtBu)), 및 디코발트 헥사카르보닐 페닐아세틸렌((CO)6Co2(HC≡CPh))을 포함한다. 적합한 코발트-함유 전구체들은 또한, 코발트 아미디네이트(cobalt amidinate)들 또는 코발트 아미도 착물(cobalt amido complex)들, 이를 테면 비스(디(부틸디메틸실릴)아미도) 코발트(((BuMe2Si)2N)2Co), 비스(디(에틸디메틸실릴)아미도) 코발트(((EtMe2Si)2N)2Co), 비스(디(프로필디메틸실릴)아미도) 코발트(((PrMe2Si)2N)2Co), 및 비스(디(트리메틸실릴)아미도) 코발트(((Me3Si)2N)2Co)를 포함한다.
[0023] 적합한 텅스텐-함유 전구체들은 W(CO)6를 포함한다. 적합한 텅스텐-함유 전구체들은 또한, 텅스텐 할로겐화물들(tungsten halides)(WX6, 여기서 X는 할로겐임)을 포함한다. 적합한 질소 도펀트들은 NF3, NH3, N2, N2H4를 포함한다. 적합한 인 도펀트들은, 예를 들어, PH3를 포함한다.
[0024] 블록(116)에서, 금속-기반 유전체 층(220)이 유전체 층(210) 및 금속 층(218)의 최상부 상에 형성된다. 금속-기반 유전체 층(220)은 유전체 층(210)의 노출된 표면의 적어도 일부 위에, 이를 테면 (도 2g에 도시된 바와 같이) 유전체 층(210)의 노출된 표면 전체 위에 형성될 수 있다. 금속-기반 유전체 층(220)은, 약 10 Å 내지 약 100 Å, 이를 테면 약 20 Å 내지 약 40 Å의 두께를 가질 수 있다. 블록(116)은, 블록(114)과 블록(116) 사이에서 진공을 깨뜨리지 않으면서 수행될 수 있다. 기판(200)이 진공 프로세싱 시스템 외부의 주변 환경에 노출되는 것을 방지함으로써, 금속 층(218)은 완전히 또는 실질적으로 산화없이 이루어질 수 있다. 예를 들어, 진공이 깨지는 경우, 코발트 금속 층(218)의 표면 5-10 Å이 CoO 일 수 있다. 진공이 깨지지 않는 경우, 코발트 금속 층(218)의 표면 5-10 Å은 순수한 코발트일 수 있다.
[0025] 금속-기반 유전체 층(220)은 알루미늄 산화물, 알루미늄 질화물, 알루미늄 산질화물, 및 이들의 혼합물들로 구성될 수 있다. 금속-기반 유전체 층(220)은 PVD를 사용하여 증착될 수 있다. 대표적인 PVD 프로세싱 조건들은 다음을 포함한다. 타겟은 알루미늄 산화물, 알루미늄 질화물, 알루미늄 산질화물, 또는 이들의 혼합물일 수 있다. 온도는 약 100℃ 내지 약 400℃, 이를 테면 약 150℃ 내지 약 350℃, 예를 들어 200℃ 일 수 있다. 압력은 약 3 mTorr 내지 약 400 mTorr, 이를 테면 약 50 mTorr 내지 100 mTorr, 이를 테면 70 mTorr 일 수 있다. 아르곤 캐리어 플라즈마가 사용될 수 있으며, 소스 전력은 약 500 W 내지 약 3000 W, 이를 테면 약 1000 W 내지 약 2000 W, 이를 테면 약 1500 W 일 수 있다.
[0026] 선택적인 블록(118)(미도시)에서, 부가적인 배선들이 기판(200) 상에서 요구된다면, 제 2 유전체 층(210')(미도시)이 금속-기반 유전체 층(220)의 최상부 상에 형성될 수 있으며, 그리고 블록들(102, 104, 106, 108, 110, 112, 114, 및 116)의 프로세스가 반복될 수 있다. 일 실시예에서, 제 2 유전체 층(210')은 금속-기반 유전체 층(220) 위에 직접적으로 형성된다. 프로세스를 임의의 요구되는 횟수(number of times) 만큼 반복함으로써, 임의의 개수의 배선들이 제공될 수 있다.
예시들
[0027] 구리 층(216)의 노출된 표면 위에 코발트 금속 층(218)을 증착하기 위해, 메틸시클로펜타디에닐 코발트 비스(카르보닐)(MeCpCo(CO)2) 및 NH3가 ALD-형 프로세스(ALD-like process)에서 진공 프로세싱 챔버 내로 순차적으로 도입될 수 있다. 메틸시클로펜타디에닐 코발트 비스(카르보닐)는, 프로세싱 챔버가 1.5 Torr로 유지되는 동안 200 sccm의 유량으로 아르곤 캐리어 가스와 함께 진공 프로세싱 챔버 내로 도입될 수 있다. 챔버는 이후, 진공배기되고(evacuated) 그리고 아르곤으로 퍼징될(purged) 수 있다. 이후, 진공 프로세싱 챔버가 120 mTorr로 유지되는 동안, 암모니아가 300 sccm으로 아르곤 캐리어 가스와 함께 도입될 수 있다. 메틸시클로펜타디에닐 코발트 비스(카르보닐) 및 암모니아 모두를 도입하는 동안, 프로세싱 챔버는 150℃로 유지될 수 있다.
[0028] PVD 프로세스를 사용하여 금속 층(218) 및 유전체 층(210) 위에 알루미늄 질화물 금속-기반 유전체 층(220)을 증착하기 위해, 기판은 5 mTorr 및 200℃로 유지되는 진공 프로세싱 챔버 내에 배치될 수 있다. 알루미늄 금속 타겟이 사용될 수 있으며, 그리고 N2/Ar 플라즈마가 1000 W의 소스 전력으로부터 생성될 수 있다.
[0029] 이전에 설명된 실시예들은 많은 장점들을 갖는 바, 그러한 장점들은, 개시된 유전체 배리어의 실시예들이, 통상의 기술 보다 더 낮은 구리 확산성, 감소된 인터라인 캐패시턴스를 가지며; 그리고 통상의 기술 보다 더 얇을 수 있는 것을 포함한다. 예를 들어, 20 nm 프로세스 노드(N20)에서, 본원에서 개시되는 유전체 배리어들은, 통상의 유전체 배리어들과 비교하여, 인터라인 캐패시턴스의 대략 5% 감소를 보여주었다. 본원에서 개시되는 실시예들은 대략 160 pF의 인터라인 캐패시턴스를 보여준 한편, 통상의 기술은 대략 152 pF의 인터라인 캐패시턴스를 보여주었다. 인터라인 캐패시턴스에 있어서의 이러한 극적인 감소가 놀라운 이유는, 인터라인 캐패시턴스를 감소시킴에 있어서의 이전의 시도들은 인터라인 캐패시턴스를 심지어 2% 만큼 감소시키기 위해 애썼기 때문이다. 부가적으로, 본원에서 개시되는 유전체 배리어들은, 통상의 배리어들 보다 더 얇으며, 동시에, 낮은 구리 확산성을 보여준다. 본원에서 개시되는 실시예들은 37 Å 또는 그 미만의 전체 두께에서 구리 확산성을 실질적으로 막을 수 있다. 예를 들어, 코발트 화합물을 포함하는 17 Å 금속 층 및 20 Å 알루미늄 질화물 층이 구리 기판의 최상부 상에 형성될 때, 유전체 배리어의 브레이크다운 전압과 구리 확산을 위한 활성화 에너지가 실질적으로 동일하다. 더욱이, 라인-투-라인 누출(line-to-line leakage)은 또한, 500 Å의 두께를 갖는 통상의 SiN 배리어에 필적한다(comparable). 상기 설명된 장점들은 예시적인 것이며 제한적인 것이 아니다. 본 발명의 모든 실시예들이 반드시 본 발명의 모든 장점들을 갖거나 또는 본 발명의 모든 목적들을 수행할 필요는 없다.
[0030] 전술한 내용이 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가적인 실시예들이 본 발명의 기본적인 범위로부터 벗어나지 않으면서 안출될 수 있으며, 본 발명의 범위는 하기의 청구항들에 의해 결정된다.

Claims (7)

  1. 배선 구조로서:
    트렌치를 갖도록 패터닝되는 저-k 유전체 층;
    상기 트렌치를 적어도 부분적으로 충진하는 구리 층;
    상기 구리 층 위에 배치되는 금속 층 ― 상기 금속 층은 코발트 화합물로 구성되되 산화된 코발트 화합물은 포함하지 않음 ―; 및
    상기 금속 층 및 상기 저-k 유전체 층 위에 배치되는 금속-기반 유전체 층 ― 상기 금속-기반 유전체 층은 알루미늄 화합물로 구성됨 ―
    을 포함하는,
    배선 구조.
  2. 제 1 항에 있어서,
    상기 코발트 화합물은 코발트, 코발트 텅스텐 인화물, 코발트 텅스텐 질화물, 또는 코발트 텅스텐 포스포나이트라이드를 포함하는,
    배선 구조.
  3. 제 1 항에 있어서,
    상기 금속 층의 두께는 약 17 Å 내지 약 50 Å 인,
    배선 구조.
  4. 제 1 항에 있어서,
    상기 금속-기반 유전체 층의 두께는 약 10 Å 내지 약 100 Å 인,
    배선 구조.
  5. 제 1 항에 있어서,
    상기 알루미늄 화합물은 알루미늄 산화물, 알루미늄 질화물, 또는 알루미늄 산질화물을 포함하는,
    배선 구조.
  6. 제 1 항에 있어서,
    상기 금속-기반 유전체 층 위에 직접적으로 배치되며 그리고 트렌치를 갖도록 패터닝되는 제2 저-k 유전체 층; 및
    상기 제2 저-k 유전체 층의 상기 트렌치를 적어도 부분적으로 충진하는 제2 구리 층
    을 더 포함하는,
    배선 구조.
  7. 제 1 항에 있어서,
    상기 금속 층은 상기 저-k 유전체 층 위에는 배치되지 않는,
    배선 구조.
KR1020217025901A 2014-02-05 2015-01-16 구리 확산을 막기 위한 유전체/금속 배리어 집적 KR102389811B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/173,807 US9601431B2 (en) 2014-02-05 2014-02-05 Dielectric/metal barrier integration to prevent copper diffusion
US14/173,807 2014-02-05
PCT/US2015/011714 WO2015119760A1 (en) 2014-02-05 2015-01-16 Dielectric/metal barrier integration to prevent copper diffusion
KR1020167024035A KR102388695B1 (ko) 2014-02-05 2015-01-16 구리 확산을 막기 위한 유전체/금속 배리어 집적

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167024035A Division KR102388695B1 (ko) 2014-02-05 2015-01-16 구리 확산을 막기 위한 유전체/금속 배리어 집적

Publications (2)

Publication Number Publication Date
KR20210103592A true KR20210103592A (ko) 2021-08-23
KR102389811B1 KR102389811B1 (ko) 2022-04-21

Family

ID=53755475

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217025901A KR102389811B1 (ko) 2014-02-05 2015-01-16 구리 확산을 막기 위한 유전체/금속 배리어 집적
KR1020167024035A KR102388695B1 (ko) 2014-02-05 2015-01-16 구리 확산을 막기 위한 유전체/금속 배리어 집적

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167024035A KR102388695B1 (ko) 2014-02-05 2015-01-16 구리 확산을 막기 위한 유전체/금속 배리어 집적

Country Status (5)

Country Link
US (2) US9601431B2 (ko)
KR (2) KR102389811B1 (ko)
CN (1) CN106463396B (ko)
TW (1) TWI694501B (ko)
WO (1) WO2015119760A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090269507A1 (en) * 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces
US9719167B2 (en) * 2015-12-31 2017-08-01 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Cobalt-containing film forming compositions, their synthesis, and use in film deposition
KR102662612B1 (ko) * 2016-10-02 2024-05-03 어플라이드 머티어리얼스, 인코포레이티드 루테늄 라이너로 구리 전자 이동을 개선하기 위한 도핑된 선택적 금속 캡
US10358719B2 (en) 2016-11-23 2019-07-23 Applied Materials, Inc. Selective deposition of aluminum oxide on metal surfaces
US10373906B2 (en) * 2017-04-20 2019-08-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of interconnection structure of semiconductor device
US20190309422A1 (en) * 2018-04-06 2019-10-10 Versum Materials Us, Llc Spin-On Metallization
US20200347493A1 (en) 2019-05-05 2020-11-05 Applied Materials, Inc. Reverse Selective Deposition
CN113257734B (zh) * 2021-04-30 2023-06-23 北海惠科半导体科技有限公司 半导体器件及其制作方法和芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070011070A (ko) * 2005-07-19 2007-01-24 어플라이드 머티어리얼스, 인코포레이티드 하이브리드형 ｐｖｄ-ｃｖｄ 시스템
US20100248473A1 (en) * 2009-03-31 2010-09-30 Tokyo Electron Limited Selective deposition of metal-containing cap layers for semiconductor devices
WO2012067955A2 (en) * 2010-11-17 2012-05-24 Intel Corporation Methods for forming planarized hermetic barrier layers and structures formed thereby

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256663A (ja) * 1985-05-09 1986-11-14 Agency Of Ind Science & Technol 半導体装置
US5783483A (en) * 1993-02-24 1998-07-21 Intel Corporation Method of fabricating a barrier against metal diffusion
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6495452B1 (en) * 1999-08-18 2002-12-17 Taiwan Semiconductor Manufacturing Company Method to reduce capacitance for copper interconnect structures
US7061111B2 (en) * 2000-04-11 2006-06-13 Micron Technology, Inc. Interconnect structure for use in an integrated circuit
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
US20040096592A1 (en) 2002-11-19 2004-05-20 Chebiam Ramanan V. Electroless cobalt plating solution and plating techniques
US7268074B2 (en) * 2004-06-14 2007-09-11 Enthone, Inc. Capping of metal interconnects in integrated circuit electronic devices
US7402519B2 (en) * 2005-06-03 2008-07-22 Intel Corporation Interconnects having sealing structures to enable selective metal capping layers
US7405154B2 (en) 2006-03-24 2008-07-29 International Business Machines Corporation Structure and method of forming electrodeposited contacts
US7482261B2 (en) 2006-07-26 2009-01-27 International Business Machines Corporation Interconnect structure for BEOL applications
US8278216B1 (en) * 2006-08-18 2012-10-02 Novellus Systems, Inc. Selective capping of copper
DE102007004867B4 (de) * 2007-01-31 2009-07-30 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
US8138604B2 (en) 2007-06-21 2012-03-20 International Business Machines Corporation Metal cap with ultra-low k dielectric material for circuit interconnect applications
US20090269507A1 (en) * 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces
US8841211B2 (en) * 2010-06-09 2014-09-23 Applied Materials, Inc. Methods for forming interconnect structures
US20120161320A1 (en) * 2010-12-23 2012-06-28 Akolkar Rohan N Cobalt metal barrier layers
CN102760684A (zh) * 2011-04-26 2012-10-31 中芯国际集成电路制造(上海)有限公司 金属互连方法
WO2013095433A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Electroless filled conductive structures
US9090641B2 (en) * 2012-03-09 2015-07-28 Applied Materials, Inc. Precursors and methods for the selective deposition of cobalt and manganese on metal surfaces
CN104347476B (zh) * 2013-07-23 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9659857B2 (en) * 2013-12-13 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method making the same
US9487864B2 (en) * 2014-01-15 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Metal capping process and processing platform thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070011070A (ko) * 2005-07-19 2007-01-24 어플라이드 머티어리얼스, 인코포레이티드 하이브리드형 ｐｖｄ-ｃｖｄ 시스템
US20100248473A1 (en) * 2009-03-31 2010-09-30 Tokyo Electron Limited Selective deposition of metal-containing cap layers for semiconductor devices
WO2012067955A2 (en) * 2010-11-17 2012-05-24 Intel Corporation Methods for forming planarized hermetic barrier layers and structures formed thereby

Also Published As

Publication number Publication date
TWI694501B (zh) 2020-05-21
US20170162511A1 (en) 2017-06-08
US9601431B2 (en) 2017-03-21
CN106463396B (zh) 2020-03-10
CN106463396A (zh) 2017-02-22
TW201535487A (zh) 2015-09-16
US20150221596A1 (en) 2015-08-06
KR20160117541A (ko) 2016-10-10
US10008448B2 (en) 2018-06-26
KR102388695B1 (ko) 2022-04-19
WO2015119760A1 (en) 2015-08-13
KR102389811B1 (ko) 2022-04-21

Similar Documents

Publication Publication Date Title
KR102389811B1 (ko) 구리 확산을 막기 위한 유전체/금속 배리어 집적
US11959167B2 (en) Selective cobalt deposition on copper surfaces
US20220336271A1 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
US9209074B2 (en) Cobalt deposition on barrier surfaces
JP5173098B2 (ja) ダマシン・メタライゼーションのためのコンフォーマルライニング層
TWI234846B (en) Method of forming multi layer conductive line in semiconductor device
CN104733378B (zh) 半导体结构及其制造方法
US6852635B2 (en) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US8524600B2 (en) Post deposition treatments for CVD cobalt films
KR102189781B1 (ko) 망간 및 망간 니트라이드들의 증착 방법들
JP2008532271A (ja) 原子層堆積のための表面のプラズマ前処理
US9899258B1 (en) Metal liner overhang reduction and manufacturing method thereof
WO2013082370A1 (en) Doped tantalum nitride for copper barrier applications
KR100477816B1 (ko) 반도체 소자의 티타늄 실리사이드 콘택 형성 방법
CN109461698B (zh) 用于铜互连件的种晶层
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
JP2008153407A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant