KR20210100525A - 열적 누화를 줄이기 위해 실리콘을 통해 히트싱크를 컷아웃 및 절연하는 기법 - Google Patents

열적 누화를 줄이기 위해 실리콘을 통해 히트싱크를 컷아웃 및 절연하는 기법 Download PDF

Info

Publication number
KR20210100525A
KR20210100525A KR1020200183981A KR20200183981A KR20210100525A KR 20210100525 A KR20210100525 A KR 20210100525A KR 1020200183981 A KR1020200183981 A KR 1020200183981A KR 20200183981 A KR20200183981 A KR 20200183981A KR 20210100525 A KR20210100525 A KR 20210100525A
Authority
KR
South Korea
Prior art keywords
die
interposer
trench
electronic package
heatsink
Prior art date
Application number
KR1020200183981A
Other languages
English (en)
Inventor
지민 완
치아-핀 치우
모한 찬드라 자
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20210100525A publication Critical patent/KR20210100525A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 명세서에 개시된 실시예는 전자 패키지를 포함한다. 일 실시예에서, 전자 패키지는 인터포저, 인터포저에 부착된 제 1 다이, 및 인터포저에 부착된 제 2 다이를 포함한다. 일 실시예에서, 전자 패키지는 제 1 다이 및 제 2 다이에 열적으로 결합된 히트싱크를 더 포함한다. 일 실시예에서, 히트싱크는 제 1 다이와 제 2 다이로부터 먼 쪽을 향하는 제 1 표면 및 제 1 다이와 제 2 다이를 향하는 제 2 표면을 갖는다. 일 실시예에서, 히트싱크는 제 1 다이와 제 2 다이 사이의 열 브레이크를 포함한다.

Description

열적 누화를 줄이기 위해 실리콘을 통해 히트싱크를 컷아웃 및 절연하는 기법{HEATSINK CUTOUT AND INSULATING THROUGH SILICON VIAS TO CUT THERMAL CROSS-TALK}
본 개시 내용의 실시예는 반도체 디바이스에 관한 것으로, 더 구체적으로는 제 1 다이를 제 2 다이로부터 열적으로 분리하기 위해 히트싱크 및/또는 인터포저에 열 브레이크(thermal break)를 갖는 전자 패키지에 관한 것이다.
마이크로 전자 패키지의 열 관리는 패키지 전력과 패키지의 다이 수가 증가함에 따라 점점 더 어려운 기술적 고려 사항이 되고 있다. 예를 들어, 클라이언트 및 서버 마이크로 전자 패키지는 제 1 다이 및 복수의 다이를 포함하는 고 대역폭 메모리(HBM) 모듈을 포함할 수 있다. 제 1 다이는 CPU 다이 또는 GPU 다이일 수 있다. CPU 다이와 GPU 다이는 일반적으로 HBM 모듈보다 훨씬 높은 전력에서 동작한다. 예를 들어, CPU 다이와 GPU 다이는 약 300W 이상에서 동작할 수 있고, HBM 모듈은 약 15W에서 동작할 수 있다.
더욱이, CPU 다이 및 GPU 다이는 흔히 HBM 모듈의 접합 온도(Tj)보다 더 높은 Tj를 갖는다. 예를 들어, CPU 다이 및 GPU 다이의 Tj는 약 105 °C일 수 있고 HBM 모듈의 Tj는 약 95 °C일 수 있다. 따라서 CPU 다이 또는 GPU 다이에서 HBM 모듈로의 열적 누화(thermal cross-talk)가 특히 문제가 된다. 즉, CPU 다이 또는 GPU 다이에서 발생하는 과도한 열로 인해 HBM 모듈이 자신의 접합 온도를 초과하고 HBM 모듈의 스로틀링, 손상 또는 심지어 고장으로 이어질 수 있다.
열적 누화를 완화하기 위해 몇 가지 솔루션이 제안되었다. 그러한 솔루션 중 하나는 액체 냉각을 사용하는 것이다. 그러나 액체 냉각은 비용이 많이 드는 솔루션이며 추가 고장 메커니즘(예: 냉각 유체의 누출)을 제공할 수도 있다. 액체 냉각 솔루션은 또한 마이크로 전자 패키지의 폼 팩터를 증가시키며, 폼 팩터가 제약 요인인 특정 응용 분야에서는 바람직하지 않다.
도 1a는 일 실시예에 따라, 제 1 다이에서 제 2 다이로의 열 에너지 전파를 예시하는 인터포저 상에 제 1 다이 및 제 2 다이를 갖는 전자 패키지의 단면도이다.
도 1b는 일 실시예에 따라, 제 1 다이에서 제 2 다이로의 열 에너지 전파를 예시하는 매립된 인터포저에 의해 연결된 제 1 다이 및 제 2 다이를 갖는 전자 패키지의 단면도이다.
도 2a는 일 실시예에 따라, 제 1 다이와 제 2 다이 사이에 열 브레이크를 갖는 히트싱크를 포함하는 인터포저 상에 제 1 다이 및 제 2 다이를 갖는 전자 패키지의 단면도이다.
도 2b는 일 실시예에 따라, 한 쌍의 트렌치를 포함하는 열 브레이크를 갖는 히트싱크의 단면도이다.
도 2c는 일 실시예에 따라, 히트싱크의 상단 표면 및 바닥 표면에 트렌치를 포함하는 열 브레이크를 갖는 히트싱크의 단면도이다.
도 2d는 일 실시예에 따라, 히트싱크의 전체 두께를 통과하는 열 브레이크를 갖는 히트싱크의 단면도이다.
도 2e는 일 실시예에 따라, 트렌치인 열 브레이크를 예시하는 히트싱크의 평면도이다.
도 2f는 일 실시예에 따라, 복수의 홀인 열 브레이크를 예시하는 히트싱크의 평면도이다.
도 3a는 일 실시예에 따라, 인터포저 상에 제 1 다이 및 제 2 다이를 갖는 전자 패키지의 단면도이며, 인터포저는 일 실시예에 따라 제 1 다이와 제 2 다이 사이의 열적 브레이크를 포함한다.
도 3b는 일 실시예에 따라, 한 쌍의 트렌치를 포함하는 열 브레이크를 갖는 인터포저의 단면도이다.
도 3c는 일 실시예에 따라, 단열 재료로 채워진 트렌치를 포함하는 열 브레이크를 갖는 인터포저의 단면도이다.
도 3d는 일 실시예에 따라, 뚜껑이 있는 트렌치를 포함하는 열 브레이크를 갖는 인터포저의 단면도이다.
도 3e는 일 실시예에 따라, 인터포저의 상단 표면 및 바닥 표면 내의 복수의 트렌치를 포함하는 열 브레이크를 갖는 인터포저의 단면도이다.
도 3f는 일 실시예에 따른, 도 3e의 인터포저의 상단 표면의 평면도이다.
도 3g는 일 실시예에 따른, 도 3e의 인터포저의 바닥 표면의 평면도이다.
도 3h는 일 실시예에 따른, 인터포저의 전체 두께를 관통하는 트렌치를 포함하는 열 브레이크를 갖는 인터포저의 단면도이다.
도 4는 일 실시예에 따른, 인터포저 상에 제 1 다이 및 제 2 다이를 갖는 전자 패키지의 단면도이고, 히트싱크와 인터포저는 제 1 다이와 제 2 다이 사이의 열 브레이크를 포함한다.
도 5a는 일 실시예에 따른, 매립된 인터포저 상에 제 1 다이 및 제 2 다이를 갖는 전자 패키지의 단면도이고, 히트싱크는 열 브레이크를 포함한다.
도 5b는 일 실시예에 따른, 매립된 인터포저 상에 제 1 다이 및 제 2 다이를 갖는 전자 패키지의 단면도이며, 매립된 인터포저는 열 브레이크를 포함한다.
도 5c는 일 실시예에 따른, 매립된 인터포저 상에 제 1 다이 및 제 2 다이를 갖는 전자 패키지의 단면도이고, 매립된 인터포저 및 히트싱크는 열 브레이크를 포함한다.
도 6a는 일 실시예에 따른, 히트싱크 및 인터포저 내에 열 브레이크를 갖는 전자 시스템의 단면도이다.
도 6b는 일 실시예에 따른, 히트싱크 및 매립된 인터포저 내에 열 브레이크를 갖는 전자 시스템의 단면도이다.
도 7은 일 실시예에 따라 구축된 컴퓨팅 디바이스의 개략도이다.
다양한 실시예에 따라, 제 1 다이를 제 2 다이로부터 열적으로 분리하기 위해 히트싱크 및/또는 인터포저에 열 브레이크를 갖는 전자 패키지가 본 명세서에 설명된다. 다음의 설명에서, 예시적인 구현의 다양한 측면은 이들 작업의 본질을 당업자에게 전달하기 위해 당업자에 의해 일반적으로 사용되는 용어를 사용하여 설명될 것이다. 그러나, 본 발명이 설명된 측면 중 일부만으로 실시될 수 있다는 것은 당업자에게 명백할 것이다. 설명을 목적으로, 예시적인 구현에 대한 철저한 이해를 제공하기 위해 특정 개수, 재료 및 구성이 제시된다. 그러나, 본 발명이 특정 세부 사항없이도 실시될 수 있다는 것은 당업자에게 명백할 것이다. 다른 경우에, 예시적인 구현을 모호하게 하지 않기 위해 잘 알려진 특징이 생략되거나 단순화된다.
본 발명을 이해하는 데 가장 도움이 되는 방식으로, 다양한 동작이 다수의 개별 동작으로 설명될 것이지만, 설명의 순서는 이러한 동작이 반드시 순서 의존적임을 암시하는 것으로 해석되어서는 안된다. 특히 이러한 동작이 제시된 순서대로 수행되어야 할 필요는 없다.
전술한 바와 같이, 전자 패키지에서 다이들 사이의 열적 누화(thermal cross-talk)를 줄이는 것은 고급 전자 패키지에서 다양한 다이 또는 다이 모듈의 적절한 동작을 위해 중요하다. 다양한 아키텍처에서의 이러한 열적 누화의 예가 도 1a 및 1b에 관하여 설명된다.
이제 도 1a를 참조하면, 전자 패키지(100)의 단면도가 도시된다. 전자 패키지(100)는 패키지 기판(105), 인터포저(115), 제 1 다이(131), 제 2 다이(132) 및 히트싱크(125)를 포함할 수 있다. 인터포저(115)는 상호접속부(111)에 의해 패키지 기판에 부착될 수 있다. 상호접속부(111)는 인터포저 비아(117)를 통해 인터포저(115)의 반대쪽에 전기적으로 결합될 수 있다. 제 1 다이(131) 및 제 2 다이(132)는 상호접속부(121)에 의해 인터포저(115)에 결합될 수 있다. 제 1 다이(131)는 인터포저(115) 상의 트레이스(미도시)에 의해 제 2 다이(132)에 통신 가능하게 결합될 수 있다. 제 1 다이(131) 및 제 2 다이(132)는 열 인터페이스 재료(thermal interface material, TIM)(136)에 의해 히트싱크(125)에 열적으로 결합될 수 있다.
제 1 다이(131)는 CPU 또는 GPU일 수 있다. 제 2 다이(132)는 수직 스택에 복수의 개별 다이(133)를 포함하는 다이 모듈일 수 있다. 다이(133)는 에폭시(135) 등에 매립될 수 있다. 예를 들어, 제 2 다이(132)는 고 대역폭 메모리(HBM) 모듈일 수 있다. 전술한 바와 같이, 제 1 다이(131)는 제 2 다이(132)보다 더 높은 전력에서 동작할 수 있다. 따라서 열은 제 2 다이(132)쪽으로 전파될 수 있다. 선(151)으로 도시된 바와 같이, 열 에너지는 제 1 다이(131)의 후면으로부터 히트싱크로 이어서 제 2 다이(132)를 향해 전파된다. 유사하게, 선(152)은 제 1 다이(131)의 활성 표면으로부터 인터포저(115)로 그리고 제 2 다이(132)를 향해 전파되는 열 에너지를 나타낸다. 제 1 다이(131)로부터 제 2 다이(132)로의 열 에너지의 전파는 제 2 다이(132)의 접합 온도(Tj)가 초과되게 할 수 있다.
도 1b는 상이한 아키텍처를 갖는 전자 패키지(100)의 단면도이다. 도시된 바와 같이, 인터포저(115)는 패키지 기판(105)에 매립된다. 이러한 아키텍처는 때로는 매립된 다중 다이 상호연결 브리지(embedded multi-die interconnect bridge, EMIB) 아키텍처로 지칭될 수 있고, 인터포저(115)는 때로는 브리지로 지칭될 수 있다. 상이한 아키텍처에도 불구하고, 도 1b의 전자 패키지(100)는 선(151 및 152)으로 표시된 바와 같이, 여전히 열적 누화를 겪고 있다.
따라서, 본 명세서에 개시된 실시예는 열적 누화를 완화하기 위해 다양한 구성 요소 내에 열 브레이크를 제공한다. 특히, 열 브레이크는 제 1 다이와 제 2 다이 사이에 위치한다. 이것은 각 다이의 열 부하(heat load)가 분리될 수 있게 하고, 하나 또는 두 개의 다이가 접합 온도(Tj)를 초과하는 것을 방지한다.
일 실시예에서, 히트싱크에 열 브레이크가 제공된다. 다른 실시예에서는, 인터포저에 열 브레이크가 제공된다. 또 다른 실시예에서, 히트싱크 및 인터포저에 열 브레이크가 제공된다. 본 명세서에 개시된 실시예는 다양한 구성 요소에 하나 이상의 트렌치를 포함하는 열 브레이크를 포함한다. 일부 실시예에서, 트렌치는 채워지지 않은 채로 남아 있다. 다른 실시예에서, 트렌치는 SiO2와 같은 단열 재료로 채워진다.
이제 도 2a를 참조하면, 일 실시예에 따른 전자 패키지(200)의 단면도가 도시된다. 일 실시예에서, 전자 패키지(200)는 패키지 기판(205), 인터포저(215), 제 1 다이(231), 제 2 다이(232) 및 히트싱크(225)를 포함한다.
일 실시예에서, 패키지 기판(205)은 임의의 적절한 패키징 기판 재료일 수 있다. 예를 들어, 패키지 기판(205)은 유기 재료의 라미네이팅된 층을 포함할 수 있다. 일부 실시예에서, 패키지 기판(205)은 코어 기판이다. 다른 실시예에서, 패키지 기판(205)은 코어리스 패키지 기판이다. 일 실시예에서, 전도성 특징부(미도시)가 패키지 기판에 매립될 수 있다. 예를 들어, 트레이스, 패드, 비아 등은 패키지 기판(205)의 상단 표면으로부터 패키지 기판(205)의 바닥 표면까지의 전기적 연결을 제공할 수 있다.
일 실시예에서, 인터포저(215)는 임의의 적절한 인터포저 재료일 수 있다. 예를 들어, 인터포저(215)는 실리콘, 세라믹, 유리 등을 포함할 수 있다. 일 실시예에서, 인터포저(215)는 스루 인터포저 비아(217)를 포함할 수 있다. 비아(217)는 인터포저(215)의 상단 표면과 바닥 표면 사이에 전기적 연결을 제공하는 전도성 재료(예를 들어, 구리)를 포함한다. 인터포저(215)는 상호접속부(211)에 의해 패키지 기판(205)에 부착될 수 있다. 상호접속부(211)는 솔더 범프, 필라 또는 임의의 다른 적절한 상호접속 아키텍처일 수 있다.
일 실시예에서, 전도성 트레이스(미도시)가 인터포저(215)의 상단 표면 위에 배치될 수 있다. 일부 실시예에서, 전도성 트레이스는 인터포저(215)의 일부에 매립될 수 있다. 전도성 트레이스는 제 1 다이(231) 및 제 2 다이(232)와 인터페이스하는 하나 이상의 상호접속부(221)에 연결될 수 있다. 전도성 트레이스는 제 1 다이(231)를 제 2 다이(232)에 통신 가능하게 결합할 수 있다.
일 실시예에서, 제 1 다이(231)는 CPU 다이 또는 GPU 다이이다. 하나의 제 1 다이(231)가 도시되어 있지만, 또한 제 1 다이(231)는 다이 모듈을 포함할 수 있다는 것을 이해해야 한다. 즉, 제 1 다이(231)는 적층되거나 그렇지 않으면 함께 연결되어 제 1 다이 모듈을 형성하는 다수의 칩렛을 포함할 수 있다. 여기서, 제 1 다이(231)는 CPU 다이 또는 GPU 다이로 설명되지만, 제 1 다이(231)는 임의의 유형의 반도체 다이를 나타낼 수 있다는 점을 이해해야 한다.
일 실시예에서, 제 2 다이(232)는 제 1 다이(231)와 다른 유형의 다이일 수 있다. 예를 들어, 제 1 다이(231)가 CPU 다이 또는 GPU 다이인 경우, 제 2 다이(232)는 메모리 다이일 수 있다. 특정 실시예에서, 제 2 다이(232)는 다이 모듈이다. 즉, 제 2 다이(232)는 복수의 적층형 다이(233)를 포함할 수 있다. 적층형 다이(233)는 에폭시(235) 등에 매립될 수 있다. 일 실시예에서, 제 2 다이(232)는 HBM 모듈이다.
일 실시예에서, 제 1 다이(231) 및 제 2 다이(232)는 모두 단일 히트싱크(225)에 열적으로 결합될 수 있다. 예를 들어, TIM(236)은 히트싱크(225)와 제 1 다이(231) 및 및 제 2 다이(232)의 후면 사이에 배치될 수 있다. 제 1 다이(231) 및 제 2 다이(232)가 동일한 히트싱크(225)에 결합되기 때문에, 열적 누화는 전술 한 바와 같이 잠재적으로 신뢰성 문제를 일으킬 수 있다.
따라서, 실시예는 제 1 다이(231)와 제 2 다이(232) 사이의 열 브레이크를 포함할 수 있다. 열 브레이크는 히트싱크(225)의 제 1 측면(즉, 제 1 다이(231) 위)으로부터 히트싱크(225)의 제 2 측면(즉, 제 2 다이(232) 위)까지의 열 에너지의 전달을 감소시킨다. 도 2a에서, 열 브레이크는 트렌치(241)로 도시되어 있다. 일 실시예에서, 트렌치(241)는 히트싱크(225)의 제 1 표면(228)으로부터 연장된다. 일부 실시예에서는, 트렌치(241)가 히트싱크(225)의 두께를 통과하여 제 2 표면(227)까지 완전히 연장되지 않을 수 있다.
트렌치(241)는 제 1 다이(231)와 제 2 다이(232) 사이에 위치한다. 본 명세서에서 사용되는 바와 같이, 열 브레이크가 제 1 다이(231)와 제 2 다이(232)의 "사이"에 있다는 기재는 열 브레이크가 XY 평면에서 제 1 다이(231)와 제 2 다이(232) 사이에 위치(예를 들어, 트렌치(241))함을 나타낸다. Z 방향에서 보면 열 브레이크가 제 1 다이(231) 및 제 2 다이(232) 중 하나 또는 둘 모두 위에 있을 수 있다는 점을 이해해야 한다.
예시된 실시예에서, 트렌치(241)는 제 1 다이(231)의 에지 및 제 2 다이(232)의 에지로부터 실질적으로 등거리에 위치한다. 다른 실시예에서, 트렌치(241)는 제 1 다이(231) 및 제 2 다이(232) 중 하나에 더 가깝게 위치될 수 있다. 예를 들어, 트렌치(241)는 제 1 다이(231)의 에지보다 제 2 다이(232)의 에지에 더 가깝게 위치할 수 있다.
일 실시예에서, 히트싱크(225)는 임의의 열 전도성 재료일 수 있다. 예를 들어, 히트싱크(225)는 구리, 알루미늄, 스테인리스 강, 니켈 등을 포함할 수 있다. 일 실시예에서, 히트싱크(225)는 도금된 코어 재료(예를 들어, 니켈 도금된 구리 코어)를 포함할 수 있다. 히트싱크(225)는 실질적으로 평면 구조로 도시되어 있다. 즉, 제 1 표면(228)은 제 2 표면(227)에 대해 실질적으로 평평한 것으로 도시되어있다. 그러나, 히트싱크(225)는 어떠한 형태도 취할 수 있다는 점을 이해해야 한다. 일부 실시예에서, 히트싱크(225)는 통합 열 스프레더(integrated heat spreader, IHS)의 일부일 수 있다. 예를 들어, 하나 이상의 지지체(미도시)가 제 2 표면(227)에서 패키지 기판(205) 또는 인터포저(215)까지 아래로 연장될 수 있다. 일부 실시예에서, 히트싱크(225)는 전자 패키지(200)의 덮개의 일부일 수 있다. 일 실시예에서, 전자 패키지(200)는 베어 다이 전자 패키지(200)일 수 있다(즉, 전자 패키지(200)는 덮개를 갖지 않을 수 있다). 그러한 실시예에서, 히트싱크(225)는 (예를 들어, 패스너(fastener)에 의해 패키지 기판에 클램핑되는 프레임에 의해) 다이(231 및 232)에 대해 클램핑되거나 그렇지 않으면 고정될 수 있다.
도 2a에 예시된 실시예에서, 열 브레이크는 단일 트렌치(241)인 것으로 도시된다. 그러나, 열 브레이크는 많은 상이한 구성을 포함할 수 있다는 점을 이해해야 한다. 이러한 열 브레이크의 예는 그림 2b-2f와 관련하여 더 자세히 제공된다.
이제 도 2b를 참조하면, 일 실시예에 따른 히트싱크(225)의 단면도가 도시된다. 도 2b의 히트싱크(225)는 도 2a에 관하여 예시되고 설명된 것과 유사한 전자 패키지(200)와 함께 사용될 수 있다.
일 실시예에서, 도 2b의 히트싱크(225)는 복수의 트렌치(241)가 제 1 표면(228)에 배치된다는 점을 제외하고는 도 2a의 히트싱크(225)와 유사할 수 있다. 예를 들어, 제 1 트렌치(241A) 및 제 2 트렌치(241B)는 제 1 표면(228) 내에 배치된다. 일 실시예에서, 제 1 트렌치(241A) 및 제 2 트렌치(241B)는 서로 실질적으로 동일(uniform)할 수 있다. 다른 실시예에서, 제 1 트렌치(241A)는 제 2 트렌치(241B)와 다른 기하학적 구조를 가질 수 있다. 복수의 트렌치(241A, 241B)를 포함하는 것은 열 에너지가 지나갈 필요가 있는, 추가적인 낮은 열 전도성 장벽(즉, 제 2 트렌치(241B)의 공기)을 추가함으로써 열 브레이크의 효율성을 증가시킬 수 있다.
이제 도 2c를 참조하면, 실시예에 따른 히트싱크(225)의 단면도가 도시된다. 도 2c의 히트싱크(225)는 도 2a와 관련하여 예시되고 설명된 것과 유사한 전자 패키지(200)와 함께 사용될 수 있다.
일 실시예에서, 도 2c의 히트싱크(225)는 복수의 트렌치(241)가 제 3 트렌치(241C)를 더 포함한다는 점을 제외하고는 도 2b의 히트싱크(225)와 유사할 수 있다. 일 실시예에서, 제 3 트렌치(241C)는 히트싱크(225)의 제 2 표면(227)에 배치된다. 이와 같이, 제 1 표면(228)과 제 2 표면(227) 사이의 히트싱크(225)의 전체 두께에 걸쳐 열 장벽이 존재한다. 일 실시예에서, 제 3 트렌치(241C)는 제 1 트렌치(241A)와 제 2 트렌치(241B) 사이에 위치한다. 그러나, 제 3 트렌치(241C)는 히트싱크(225)를 따라 어떠한 위치에도 배치될 수 있다는 점을 이해해야 한다. 또 다른 실시예에서는, 제 2 트렌치(241B)가 생략될 수 있다. 즉, 일부 실시예에서, 하나의 제 1 트렌치(241A)가 제 1 표면(228) 내에 배치될 수 있고 하나의 제 3 트렌치(241C)가 제 2 표면(227) 내에 배치될 수 있다.
이제 도 2d를 참조하면, 일 실시예에 따른 히트싱크(225)의 단면도가 도시된다. 도 2d의 히트싱크(225)는 도 2a에 관하여 예시되고 설명된 것과 유사한 전자 패키지(200)와 함께 사용될 수 있다.
일 실시예에서, 도 2d의 히트싱크(225)는 트렌치(241)가 제 1 표면(228)과 제 2 표면(227) 사이의 히트싱크(225)의 전체 두께를 통해 연장된다는 점을 제외하고는 도 2a의 히트싱크(225)와 유사할 수 있다. 이러한 실시예에서, 도 2a의 트렌치(241) 아래의 높은 열 전도 경로가 생략되기 때문에 열 브레이크가 개선될 수 있다.
도 2d에서, 단면도는 히트싱크(225)가 2 개의 개별 구성 요소(즉, 좌측 및 우측)로 형성되는 것을 묘사하는 것으로 보여진다. 그러나, 히트싱크(225)는 도 2e 및 2f의 평면도에 도시된 바와 같이 여전히 단일 모놀리식 부품으로서 형성될 수 있다는 점을 이해해야 한다.
이제 도 2e를 참조하면, 일 실시예에 따른, 도 2d의 히트싱크(225)의 평면도가 도시된다. 트렌치(241)는 제 1 다이(231)와 제 2 다이(232) 사이의 실질적으로 선형인 트렌치일 수 있다. 다이(231 및 232)가 히트싱크(225) 아래에 위치함을 나타 내기 위해 점선으로 도시된다. 도시된 바와 같이, 히트싱크(225)의 좌측면(제 1 다이(231) 위)은 브리지(288)에 의해 히트싱크(225)의 우측면(제 2 다이(232) 위)에 부착될 수 있다. 브리지(288)의 상대적으로 작은 단면으로 인해, 브리지(288)를 가로지르는 열 에너지의 전파가 감소한다.
이제 도 2f를 참조하면, 추가 실시예에 따른, 도 2d의 히트싱크(225)의 평면도가 도시된다. 도시된 바와 같이, 복수의 트렌치(241)(예를 들어, 구멍)가 제 1 다이(231)와 제 2 다이(232) 사이의 히트싱크(225) 내로 배치될 수 있다. 6 개의 개별 트렌치(241)가 도 2f에 도시되어 있지만, 임의의 개수의 트렌치(241)가 사용될 수 있다는 점을 이해해야 한다. 트렌치(241) 사이의 간격을 줄이면 열 브레이크 효율성이 증가한다.
이제 도 3a를 참조하면, 추가 실시예에 따른 전자 패키지(300)의 단면도가 도시된다. 일 실시예에서, 전자 패키지(300)는 패키지 기판(305), 인터포저(315), 제 1 다이(331), 제 2 다이(332) 및 히트싱크(325)를 포함할 수 있다. 제 1 다이(331) 및 제 2 다이(332) 아래의 인터포저(315)의 사용은 열 확산을 개선하는 데 도움이 될 수 있다. 예를 들어, HBM 모듈은 HBM 스택이 높은 열 저항성을 가지기 때문에 일반적으로 바닥 표면에서 핫스팟에 의한 곤란을 겪는다. 즉, 열 에너지는 HBM 모듈을 통해 히트싱크(325)로 쉽게 위로 전파되지 않을 수 있다. 인터포저(315)는 (패키지 기판(305)의 유기층에 비해) 낮은 열 저항으로 인해 향상된 열 확산을 제공한다. 그러나, 열 저항의 감소는 또한 제 1 다이(331)와 제 2 다이(332) 사이의 열적 누화의 증가로 이어진다.
따라서, 실시예는 제 1 다이(331)와 제 2 다이(332) 사이의 인터포저(315)에 배치되는 열 브레이크를 포함한다. 도시된 바와 같이, 열 브레이크는 트렌치(351)를 포함한다. 일 실시예에서, 트렌치(351)는 인터포저(315)의 제 2 표면(316) 내로 배치된다. 이것은 제 1 표면(318)이 제 1 다이(331)와 제 2 다이(332) 사이의 전기적 라우팅에 사용될 수 있기 때문에 유익하다. 인터포저(315)의 제 1 표면(318)에 트렌치 개구가 존재하지 않기 때문에, 전기 라우팅은 인터포저(315)에서 임의의 갭을 탐색할 필요가 없고 트렌치(351)를 통해 브리지(352)를 통과한다.
히트싱크(325)로부터 인터포저(315)로 열 브레이크를 이동시키는 것 외에는, 전자 패키지(300)는 도 2a의 전자 패키지(200)와 실질적으로 유사할 수 있다. 예를 들어, 인터포저(315)는 상호접속부(311)에 의해 패키지 기판(305)에 연결되는 스루 인터포저 비아(317)를 가질 수 있다. 상호접속부(321)는 인터포저(315)의 제 1 표면(318)을 제 1 다이(331) 및 제 2 다이(332)에 연결할 수 있다. 일부 실시예에서, 제 2 다이(332)는 에폭시(335) 등에 매립된 복수의 다이(333)를 포함하는 다이 모듈(예를 들어, HBM 모듈)일 수 있다. 제 1 다이(331) 및 제 2 다이(332)는 TIM(336)에 의해 히트싱크(325)에 열적으로 결합될 수 있다.
도 3a에 예시된 실시예에서, 열 브레이크는 단일 트렌치(351)인 것으로 도시된다. 그러나, 열 브레이크는 많은 상이한 구성을 포함할 수 있다는 것을 이해해야한다. 이러한 열 브레이크의 예는 도 3b 내지 3h에 관하여 더 자세히 제공된다.
이제 도 3b를 참조하면, 실시예에 따른 인터포저(315)의 단면도가 도시된다. 도 3b의 인터포저(315)는 도 3a에 관하여 예시되고 설명된 것과 유사하게 전자 패키지(30)와 함께 사용될 수 있다.
일 실시예에서, 도 3b의 인터포저(315)는 복수의 트렌치(351)가 제 2 표면(316)에 배치된다는 점을 제외하고는 도 3a의 인터포저(315)와 유사할 수 있다. 예를 들어, 제 1 트렌치(351A) 및 제 2 트렌치(351B)는 제 2 표면(316) 내에 배치된다. 일 실시예에서, 제 1 트렌치(351A) 및 제 2 트렌치(351B)는 서로 실질적으로 균일할 수 있다. 다른 실시예에서, 제 1 트렌치(351A)는 제 2 트렌치(351B)와 다른 기하학적 구조를 가질 수 있다. 복수의 트렌치(351A 및 351B)를 포함하는 것은, 열 에너지가 지나갈 필요가 있는 추가적인 낮은 열전도성 장벽(즉, 제 2 트렌치(351B)의 공기)을 추가함으로써 열 브레이크의 효울성을 증가시킬 수 있다.
이제 도 3c를 참조하면, 실시예에 따른 인터포저(315)의 단면도가 도시된다. 도 3c의 인터포저(315)는 도 3a에 관하여 예시되고 설명된 것과 유사하게 전자 패키지(300)와 함께 사용될 수 있다.
도 3c의 인터포저(315)는 트렌치(351)가 충전 재료(354)로 채워지는 것을 제외하고는 도 3a의 인터포저(315)와 실질적으로 유사할 수 있다. 일 실시예에서, 충전 재료(354)는 임의의 적절한 낮은 열전도성 재료일 수 있다. 예를 들어, 충전 재료(354)는 SiO2, 폴리머, 에폭시 등을 포함할 수 있다. 예시된 실시예에서, 충전 재료(354)는 트렌치(351)를 완전히 충전한다. 그러나, 일부 실시예에서는 충전 재료(354)가 트렌치(351)를 완전히 충전하지 않을 수 있음을 이해해야 한다.
이제 도 3d를 참조하면, 실시예에 따른 인터포저(315)의 단면도가 도시된다. 도 3d의 인터포저(315)는 도 3a에 관하여 예시되고 설명된 것과 유사한 전자 패키지(300)와 함께 사용될 수 있다.
도 3d의 인터포저(315)는 충전 재료가 트렌치(351)를 부분적으로만 채우는 것을 제외하고는 도 3c의 인터포저(315)와 실질적으로 유사할 수 있다. 예를 들어, 충전 재료는 트렌치(351)를 가로 질러 덮개(357)를 형성한다. 이것은 트렌치 내에 공기 공동(358)을 정의한다.
이제 도 3e를 참조하면, 일 실시예에 따른 인터포저(315)의 단면도가 도시된다. 도 3e의 인터포저(315)는 도 3a에 관하여 예시되고 설명된 것과 유사한 전자 패키지(300)와 함께 사용될 수 있다.
도 3e의 인터포저(315)는 복수의 트렌치(351)가 제 3 트렌치(351C)를 더 포함하고, 트렌치(351)가 충전 재료(354)로 채워진 것을 제외하고는 도 3b의 인터포저(315)와 실질적으로 유사할 수 있다.
일 실시예에서, 제 3 트렌치(351C)는 인터포저(315)의 제 1 표면(318)에 배치된다. 이와 같이, 제 1 표면(318)과 제 2 표면(316) 사이의 인터포저(315)의 전체 두께에 걸쳐 열 장벽이 존재한다. 일 실시예에서, 제 3 트렌치(351C)는 제 1 트렌치(351A)와 제 2 트렌치(351B) 사이에 위치한다. 그러나, 제 3 트렌치(351C)는 인터포저(315)를 따라 임의의 위치에 위치될 수 있다는 점을 이해해야 한다. 또 다른 실시예에서는, 제 2 트렌치(351B)가 생략될 수 있다. 즉, 일부 실시예에서, 하나의 제 1 트렌치(351A)가 제 2 표면(316) 내에 배치될 수 있고, 하나의 제 3 트렌치(351C)가 제 1 표면(318) 내에 배치될 수 있다. 일 실시예에서, 트렌치(351) 중 하나 이상이 충전재(354)로 채워지지 않을 수 있다.
제 1 표면(318) 상의 라우팅을 허용하기 위해, 제 3 트렌치(351C)는 연속적인 라인에 있지 않을 수 있다. 예를 들어, 가능한 배열의 제 1 표면(318)의 평면도가 도 3f에 도시되어 있다. 도시된 바와 같이, 복수의 제 3 트렌치(351C)가 제 1 표면(318)에 배치된다. 제 3 트렌치(351C)는 일부 실시예에서 구멍(hole)이라고 지칭될 수 있다. 도시된 바와 같이, 구멍들 사이의 간격은 제 1 다이(331)를 제 2 다이(332)에 연결하도록 전도성 트레이스(337)가 열 장벽을 통과할 수 있게 한다. 제 1 다이(331) 및 제 2 다이(332)는 이들이 제 1 표면(318) 위에 있다는 것을 나타내기 위해 점선으로 도시된다.
이제 도 3g를 참조하면, 일 실시예에 따른, 도 3e의 인터포저(315)의 제 2 표면(316)의 평면도가 도시된다. 도시된 바와 같이, 제 1 트렌치(351A) 및 제 2 트렌치(351B)는 선형 트렌치일 수 있다. 이는 인터포저(315)의 제 2 표면(316) 위에 어떠한 라우팅도 있을 필요가 없기 때문이다.
이제 도 3h를 참조하면, 실시예에 따른 인터포저(315)의 단면도가 도시된다. 도 3h의 인터포저(315)는 도 3a에 관하여 예시되고 설명된 것과 유사한 전자 패키지(300)와 함께 사용될 수 있다.
도 3h의 인터포저(315)는 트렌치(351)가 인터포저(315)의 전체 두께를 통과하여 제 1 표면(318)으로부터 제 2 표면(316)까지 연장된다는 점을 제외하고는 도 3c의 인터포저(315)와 실질적으로 유사할 수 있다. 트렌치(351)는 충전 재료(354)로 채워질 수 있거나 또는 트렌치(351)가 채워지지 않을 수 있다. 일 실시예에서, 제 1 표면(318)을 통과하는 트렌치(351)는, 제 1 다이(331)와 제 2 다이(332) 사이의 전도성 트레이스(337)의 라우팅을 수용하기 위해 도 3f의 레이아웃과 유사한 레이아웃을 사용하여 만들어 질 수 있다. 즉, 트렌치(351)는 일부 실시예에서 구멍으로 지칭될 수 있다.
일 실시예에서, 트렌치(351)는 스루 인터포저 비아(317)와 실질적으로 동일한 치수를 가질 수 있다. 예를 들어, 비아(317)의 제 1 두께(T1)는 트렌치(351)의 제 2 두께(T2)와 실질적으로 유사할 수 있다. 본 명세서에서 사용되는 바와 같이, 다른 치수에 "실질적으로 유사한" 치수는 서로의 차이가 10 % 이내인 두 개의 치수를 나타낼 수 있다. 비아(317)와 실질적으로 유사한 치수를 갖는 트렌치(351)를 제공하면 두 구조가 단일 프로세스를 사용하여 형성될 수 있다. 둘 사이의 차이점은 비아(317)는 전도성 재료로 채워지고, 트렌치(351)는 단열 재료로 채워지거나 전혀 채워지지 않는다는 것이다.
이제 도 4를 참조하면, 일 실시예에 따른 전자 패키지(400)의 단면도가 도시된다. 도 4의 전자 패키지(400)는 히트싱크(425)에도 열 브레이크가 제공된다는 점을 제외하고는 도 3a의 전자 패키지(300)와 실질적으로 유사할 수 있다. 즉, 실시예는 인터포저(415) 및 히트싱크(425) 둘 다에 열 브레이크가 있는 전자 패키지(400)를 포함할 수 있다. 도 4에서, 인터포저(415)의 열 브레이크는 트렌치(451)이고 히트싱크(425)에서 열 브레이크는 트렌치(441)이다.
일 실시예에서, 인터포저(415)는 전술한 바와 같이, 임의의 열 브레이크 아키텍처를 포함할 수 있다. 예를 들어, 인터포저(415)는 도 3a-3h의 인터포저(315)에 대해 전술한 것과 실질적으로 유사한 구조를 가질 수 있다. 일 실시예에서, 히트싱크(425)는 전술한 바와 같이, 임의의 열 브레이크 아키텍처를 포함할 수 있다. 예를 들어, 히트싱크(425)는 도 2a-2f의 히트싱크(225)에 대해 전술한 것과 실질적으로 유사한 구조를 가질 수 있다.
히트싱크(425) 및 인터포저(415)에 열 브레이크를 제공하는 것 외에는, 전자 패키지(400)는 도 3a의 전자 패키지(300)와 실질적으로 유사할 수 있다. 예를 들어, 인터포저(415)는 상호접속부(411)에 의해 패키지 기판(405)에 연결되는 인터포저 비아(417)를 가질 수 있다. 상호접속부(421)는 인터포저(415)를 제 1 다이(431) 및 제 2 다이(432)에 연결할 수 있다. 일부 실시예에서, 제 2 다이(432)는 전술한 것과 같은 다이 모듈(예를 들어, HBM 모듈)일 수 있다. 제 1 다이(431) 및 제 2 다이(432)는 TIM(436)에 의해 히트싱크(425)에 열적으로 결합될 수 있다.
이제 도 5a를 참조하면, 추가 실시예에 따른 전자 패키지(500)의 단면도가 도시된다. 일 실시예에서, 전자 패키지(500)는 패키지 기판(505), 패키지 기판(505)에 매립된 인터포저(515), 제 1 다이(531), 제 2 다이(532) 및 히트싱크(525)를 포함할 수 있다. 일 실시예에서, 인터포저(515)는 때로는 브리지 또는 브리지 다이라고 지칭된다. 인터포저(515) 상의 전도성 트레이스(미도시)가 제 1 다이(531)를 제 2 다이(532)에 통신 가능하게 연결한다. 일 실시예에서, 제 1 다이(531) 및 제 2 다이(532)는 인터포저(515) 위에 그리고 패키지 기판(505)의 표면 위에 있을 수 있다. 패키지 기판(505)은 상호접속부(521)를 상호접속부(504)에 연결하기 위한 라우팅(미도시)을 포함할 수 있다.
일 실시예에서, 제 1 다이(531) 및 제 2 다이(532)는 도 2a의 제 1 다이(231) 및 제 2 다이(232)와 실질적으로 유사할 수 있다. 예를 들어, 제 2 다이(532)는 다이 모듈(예를 들어, HBM 모듈)일 수 있다. 일 실시예에서, 제 1 다이(531) 및 제 2 다이(532)는 TIM(536)에 의해 히트싱크(525)에 열적으로 결합될 수 있다.
일 실시예에서, 히트싱크(525)는 열 브레이크를 포함할 수 있다. 예를 들어, 트렌치(541)는 제 1 다이(531)와 제 2 다이(532) 사이의 히트싱크(525) 내에 배치된다. 히트싱크(525)는 도 2a-2b에서 전술한 임의의 히트싱크(225)와 실질적으로 유사할 수 있다.
이제 도 5b를 참조하면, 추가 실시예에 따른 전자 패키지(500)의 단면도가 도시된다. 도 5b의 전자 패키지(500)는 열 브레이크가 히트싱크(525)로부터 인터포저(515)로 이동된다는 점을 제외하고는 도 5a의 전자 패키지(500)와 실질적으로 유사하다. 예시된 실시예에서, 인터포저(515)의 열 브레이크는 트렌치(551) 및 트렌치 내의 충전 재료(554)를 포함한다. 그러나, 인터포저(515)의 열 브레이크는 도 3a 내지 3h에서 전술한 것과 유사한 임의의 아키텍처를 가질 수 있다는 점을 이해해야 한다.
이제 도 5c를 참조하면, 추가 실시예에 따른 전자 패키지(500)의 단면도가 도시된다. 도 5c의 전자 패키지(500)는 인터포저(515)에 열 브레이크가 추가된 것을 제외하고는 도 5a의 전자 패키지(500)와 실질적으로 유사하다. 일 실시예에서, 인터포저(515)는 전술한 바와 같이, 임의의 열 브레이크 아키텍처를 포함할 수 있다. 예를 들어, 인터포저(515)는 도 3a-3h의 인터포저(315)에 대해 전술한 것과 실질적으로 유사한 구조를 가질 수 있다. 일 실시예에서, 히트싱크(525)는 전술한 바와 같이, 임의의 열 브레이크 아키텍처를 포함할 수 있다. 예를 들어, 히트싱크(525)는 도 2a-2f의 히트싱크(225)에 대해 전술한 것과 실질적으로 유사한 구조를 가질 수 있다.
이제 도 6a를 참조하면, 일 실시예에 따른 전자 시스템(690)의 단면도가 도시된다. 일 실시예에서, 전자 시스템은 보드(691)와, 상호접속부(604)에 의해 보드(691)에 부착된 전자 패키지(600)를 포함한다. 일 실시예에서, 상호접속부(604)는 솔더 볼, 소켓, 와이어 본드 또는 임의의 다른 상호연결 아키텍처일 수 있다.
일 실시예에서, 전자 패키지(600)는 패키지 기판(605), 인터포저(615), 제 1 다이(631), 제 2 다이(632) 및 히트싱크(625)를 포함할 수 있다. 인터포저(615)는 스루 인터포저 비아(617)를 포함하고 상호접속부(611)에 의해 패키지 기판에 연결될 수 있다. 일 실시예에서, 상호접속부(621)는 인터포저(615)에 제 1 다이(631) 및 제 2 다이(632)를 연결한다. 일 실시예에서, 히트싱크(625)는 제 1 다이(631) 및 제 2 다이(632) 위에 있을 수 있다. 일 실시예에서, 히트싱크(625)는 IHS의 일부일 수 있다. 즉, 일부 실시예에서 지지체(629)는 히트싱크(625)로부터 아래로 연장될 수 있다.
일 실시예에서, 인터포저(615) 및 히트싱크(625) 중 하나 또는 둘 모두는 제 1 다이(631)와 제 2 다이(632) 사이의 열 브레이크를 포함할 수 있다. 예시된 실시예에서, 인터포저(615)의 열 브레이크는 트렌치(651)를 포함하고, 히트싱크(625)의 열 브레이크는 트렌치(641)를 포함한다. 그러나, 위에서 설명된 실시예에 따른 열 브레이크가 히트싱크(625) 및/또는 인터포저(615)에서 사용될 수 있음을 이해해야한다.
예시된 실시예에서, 전자 패키지(600)는 도 4의 전자 패키지(400)와 유사하다. 그러나, 전자 패키지(600)는 도 2a 내지 2f 또는 3a 내지 3h에 관하여 전술한 임의의 전자 패키지와 유사한 아키텍처를 포함할 수 있다는 점을 이해해야 한다.
이제 도 6b를 참조하면, 추가 실시예에 따른 전자 시스템(690)의 단면도가 도시된다. 일 실시예에서, 도 6b의 전자 시스템(690)은, 인터포저(615)가 패키지 기판(605)에 매립된다는 점을 제외하고는 도 6a의 전자 시스템(690)과 유사할 수 있다. 즉, 전자 패키지(600)는 도 5a-5c에 관하여 전술한 전자 패키지(500) 중 임의의 것과 유사할 수 있다. 예를 들어, 인터포저(615)의 예시된 열 브레이크는 충전 재료(654)로 채워진 트렌치(651)를 포함한다.
도 7은 본 발명의 일 구현에 따른 컴퓨팅 디바이스(700)를 도시한다. 컴퓨팅 디바이스(700)는 보드(702)를 수용한다. 보드(702)는 프로세서(704) 및 적어도 하나의 통신 칩(706)을 포함하지만 이에 한정되지 않는 다수의 구성 요소를 포함할 수 있다. 프로세서(704)는 보드(702)에 물리적 및 전기적으로 결합된다. 일부 구현에서, 적어도 하나의 통신 칩(706)은 또한 보드(702)에 물리적 및 전기적으로 결합된다. 추가 구현에서, 통신 칩(706)은 프로세서(704)의 일부이다.
이러한 다른 구성 요소는, 휘발성 메모리(예, DRAM), 비 휘발성 메모리(예, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호화 프로세서, 칩셋, 안테나, 디스플레이, 터치 스크린 디스플레이, 터치 스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(Global Positioning System) 디바이스, 나침반, 가속도계, 자이로스코프, 스피커, 카메라 및 대용량 저장 장치(예, 하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk) 등)을 포함하나 이에 한정되지는 않는다.
통신 칩(706)는 컴퓨팅 디바이스(700)와의 데이터 전송을 위한 무선 통신을 가능하게 한다. "무선"이라는 용어 및 그 파생어는 회로, 디바이스, 시스템, 방법, 기술, 넌-솔리드 매체를 통해 변조된 전자기 복사를 사용하여 데이터를 통신할 수 있는 통신 채널 등을 기술하는 데 사용될 수 있다. 이러한 용어는 일부 실시예에서는 그렇지 않을 수 있지만 연관된 디바이스가 어떤 와이어도 포함하지 않는다는 것을 의미하지는 않다. 통신 칩(706)은 Wi-Fi(IEEE 802.11 제품군), WiMAX(IEEE 802.16 제품군), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, 이들의 파생 제품 및, 3G, 4G, 5G 이상으로 지정된 기타 모든 무선 프로토콜을 포함하나 이에 한정되지 않는 다수의 무선 표준 또는 프로토콜 중 임의의 것을 구현할 수 있다. 컴퓨팅 디바이스(700)는 복수의 통신 패키지(706)를 포함할 수 있다. 예를 들어, 제 1 통신 칩(706)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신 전용일 수 있고, 제 2 통신 칩(706)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 장거리 무선 통신 전용일 수 있다.
컴퓨팅 디바이스(700)의 프로세서(704)는 프로세서(704) 내에 패키징된 집적 회로 다이를 포함한다. 본 발명의 일부 구현에서, 프로세서(704)의 집적 회로 다이는 인터포저 및/또는 히트싱크를 포함하는 전자 패키지의 일부일 수 있고, 히트싱크는 본 명세서에 설명된 실시예에 따른 열 브레이크를 포함한다. 용어 "프로세서"는 레지스터 및/또는 메모리에서 전자 데이터를 처리하여 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 전자 데이터를 변환하는 임의의 디바이스 또는 디바이스의 일부를 지칭할 수 있다.
통신 칩(706)은 또한 통신 칩(706) 내에 패키징된 집적 회로 다이를 포함한다. 본 발명의 다른 구현에 따르면, 통신 칩(706)의 집적 회로 다이는 인터포저 및/또는 열 브레이크를 포함하는 히트싱크를 포함하는 전자 패키지의 일부일 수 있고, 본 명세서에 설명된 실시예에 따라, 지지체가 패키지 기판에 열적으로 결합된다.
요약에 기술된 것을 포함하여 본 발명의 예시된 구현에 대한 상기 설명은 본 발명을 총망라하려 하거나 개시된 정확한 형태로 제한하려는 것이 아니다. 본 발명의 특정 구현 및 예가 예시 목적으로 본 명세서에 설명되지만, 관련 기술 분야의 숙련자들이 인지하는 바와 같이, 본 발명의 범위 내에서 다양한 등가 수정이 가능하다.
이러한 수정은 상기 상세한 설명에 비추어 본 발명에 대해 이루어질 수 있다. 이하의 청구 범위에서 사용되는 용어는 본 발명을 명세서 및 청구 범위에 개시된 구체적인 구현에 한정하는 것으로 해석되어서는 안된다. 오히려, 본 발명의 범위는 다음의 청구 범위에 의해 전적으로 결정되어야 하며, 이는 청구 범위 해석의 확립된 원칙에 따라 해석되어야 한다.
예 1: 전자 패키지로서, 인터포저와, 인터포저에 부착된 제 1 다이와, 인터포저에 부착된 제 2 다이와, 제 1 다이 및 상기 제 2 다이에 열적으로 결합된 히트싱크(heatsink)를 포함하고, 히트싱크는 제 1 다이 및 제 2 다이로부터 먼 쪽을 향하는 제 1 표면 및 제 1 다이 및 제 2 다이를 향하는 제 2 표면을 가지며, 히트싱크는, 제 1 다이와 제 2 다이 사이의 열 브레이크를 포함한다.
예 2: 예 1의 전자 패키지에서, 열 브레이크는 히트싱크 내의 트렌치를 포함한다.
예 3: 예 2의 전자 패키지에서, 트렌치는 제 1 표면 내에 배치된다.
예 4: 예 2의 전자 패키지에서, 트렌치는 제 2 표면 내에 배치된다.
예 5: 예 2의 전자 패키지에서, 트렌치는 히트싱크의 전체 두께를 통과한다.
예 6: 예 1 내지 4의 전자 패키지에서, 열 브레이크는 복수의 트렌치를 포함하고, 복수의 트렌치는 제 1 트렌치 및 제 2 트렌치를 포함한다.
예 7: 예 6의 전자 패키지에서, 제 1 트렌치 및 제 2 트렌치는 모두 히트싱크의 제 1 표면 내에 배치되거나, 제 1 트렌치 및 제 2 트렌치는 모두 제 2 표면 내에 배치된다.
예 8: 예 6의 전자 패키지에서, 제 1 트렌치는 제 1 표면에 배치되고, 제 2 트렌치는 제 2 표면에 배치된다.
예 9: 예 1 내지 8의 전자 패키지에서, 열 브레이크는 히트싱크 내에 배치된 복수의 구멍을 포함한다.
예 10: 예 1 내지 9의 전자 패키지에서, 인터포저는 패키지 기판에 매립된다.
예 11: 전자 패키지로서, 제 1 표면 및 제 1 표면 반대편의 제 2 표면을 갖는 인터포저와, 인터포저의 제 1 표면에 부착된 제 1 다이와, 인터포저의 제 1 표면에 부착된 제 2 다이를 포함하고, 제 1 다이는 인터포저 상의 트레이스에 의해 제 2 다이에 통신가능하게 결합되고, 인터포저는 제 1 다이와 제 2 다이 사이에 열 브레이크를 포함한다.
예 12: 예 11의 전자 패키지에서, 열 브레이크는 인터포저 내의 트렌치를 포함한다.
예 13: 예 12의 전자 패키지에서, 트렌치는 제 1 표면 또는 제 2 표면 내에 배치된다.
예 14: 예 12의 전자 패키지에서, 트렌치는 인터포저의 전체 두께를 통과한다.
예 15: 예 12의 전자 패키지에서, 트렌치는 적어도 부분적으로 충전 재료로 채워지고, 충전 재료는 단열 재료이다.
예 16: 예 11 내지 15의 전자 패키지에서, 열 브레이크는 복수의 트렌치를 포함하고, 복수의 트렌치는 제 1 트렌치 및 제 2 트렌치를 포함한다.
예 17: 예 11 내지 16의 전자 패키지에서, 열 브레이크는 인터포저 내의 복수의 구멍을 포함하고, 트레이스는 복수의 구멍 중 한 쌍의 구멍 사이를 통과한다.
예 18: 예 11 내지 17의 전자 패키지에서, 인터포저는 패키지 기판에 매립된다.
예 19: 전자 패키지로서, 제 1 다이와, 제 1 다이에 횡방향으로 인접한 제 2 다이와, 인터포저 - 제 1 다이 및 제 2 다이는 인터포저 위에 있음 - 와, 제 1 다이 및 제 2 다이 위의 히트싱크 - 인터포저 또는 히트싱크, 또는 인터포저와 히트싱크는 트렌치를 포함하고, 트렌치는 제 1 다이의 제 1 에지와 제 2 다이의 제 2 에지 사이에 위치함 - 를 포함한다.
예 20: 예 19의 전자 패키지에서, 제 1 다이는 프로세서 다이이고, 제 2 다이는 고 대역폭 메모리(HBM) 모듈이다.
예 21: 예 19 또는 예 20의 전자 패키지에서, 인터포저는 패키지 기판에 매립되고, 제 1 다이 및 제 2 다이는 모두 패키지 기판 위에 있다.
예 22: 예 19 또는 예 20의 전자 패키지에서, 인터포저는 패키지 기판에 부착되고, 인터포저는 제 1 다이와 패키지 기판의 표면 사이에 있다.
예 23: 전자 시스템으로서, 보드와, 보드에 부착된 패키지 기판과, 패키지 기판에 부착된 인터포저와, 인터포저 위의 제 1 다이와, 인터포저 위의 제 2 다이와, 제 1 다이 및 제 2 다이 위의 히트싱크를 포함하고, 인터포저 또는 히트싱크, 또는 인터포저와 히트싱크는, 트렌치를 포함하며, 트렌치는 제 1 다이의 제 1 에지와 제 2 다이의 제 2 에지 사이에 위치한다.
예 24: 히트싱크는 통합된 열 스프레더(heat spreader)이다.
예 25: 인터포저는 패키지 기판에 매립된다.

Claims (25)

  1. 전자 패키지로서,
    인터포저와,
    상기 인터포저에 부착된 제 1 다이와,
    상기 인터포저에 부착된 제 2 다이와,
    상기 제 1 다이 및 상기 제 2 다이에 열적으로 결합된 히트싱크(heatsink)를 포함하고,
    상기 히트싱크는 상기 제 1 다이와 상기 제 2 다이로부터 먼 쪽을 향하는 제 1 표면 및 상기 제 1 다이와 상기 제 2 다이를 향하는 제 2 표면을 가지며,
    상기 히트싱크는, 상기 제 1 다이와 상기 제 2 다이 사이의 열 브레이크(thermal break)를 포함하는
    전자 패키지.
  2. 제 1 항에 있어서,
    상기 열 브레이크는 상기 히트싱크 내의 트렌치를 포함하는
    전자 패키지.
  3. 제 2 항에 있어서,
    상기 트렌치는 상기 제 1 표면 내에 배치되는
    전자 패키지.
  4. 제 2 항에 있어서,
    상기 트렌치는 상기 제 2 표면 내에 배치되는
    전자 패키지.
  5. 제 2 항에 있어서,
    상기 트렌치는 상기 히트싱크의 전체 두께를 통과하는
    전자 패키지.
  6. 제 1 항에 있어서,
    상기 열 브레이크는 복수의 트렌치를 포함하고, 상기 복수의 트렌치는 제 1 트렌치 및 제 2 트렌치를 포함하는
    전자 패키지.
  7. 제 6 항에 있어서,
    상기 제 1 트렌치 및 상기 제 2 트렌치가 모두 상기 히트싱크의 제 1 표면 내에 배치되거나, 상기 제 1 트렌치 및 상기 제 2 트렌치가 모두 상기 제 2 표면 내에 배치되는
    전자 패키지.
  8. 제 6 항에 있어서,
    상기 제 1 트렌치는 상기 제 1 표면 내에 배치되고, 상기 제 2 트렌치는 상기 제 2 표면 내에 배치되는
    전자 패키지.
  9. 제 1 항에 있어서,
    상기 열 브레이크는 상기 히트싱크 내에 배치된 복수의 구멍을 포함하는
    전자 패키지.
  10. 제 1 항에 있어서,
    상기 인터포저는 패키지 기판에 매립되는
    전자 패키지.
  11. 전자 패키지로서,
    제 1 표면 및 상기 제 1 표면 반대편의 제 2 표면을 갖는 인터포저와,
    상기 인터포저의 제 1 표면에 부착된 제 1 다이와,
    상기 인터포저의 제 1 표면에 부착된 제 2 다이를 포함하고,
    상기 제 1 다이는 상기 인터포저 상의 트레이스에 의해 상기 제 2 다이에 통신가능하게 결합되고,
    상기 인터포저는 상기 제 1 다이와 상기 제 2 다이 사이에 열 브레이크를 포함하는
    전자 패키지.
  12. 제 11 항에 있어서,
    상기 열 브레이크는 상기 인터포저 내의 트렌치를 포함하는
    전자 패키지.
  13. 제 12 항에 있어서,
    상기 트렌치는 상기 제 1 표면 또는 상기 제 2 표면 내에 배치되는
    전자 패키지.
  14. 제 12 항에 있어서,
    상기 트렌치는 상기 인터포저의 전체 두께를 통과하는
    전자 패키지.
  15. 제 12 항에 있어서,
    상기 트렌치는 적어도 부분적으로 충전 재료로 채워지고, 상기 충전 재료는 단열 재료(thermally insulating material)인
    전자 패키지.
  16. 제 11 항에 있어서,
    상기 열 브레이크는 복수의 트렌치를 포함하고, 상기 복수의 트렌치는 제 1 트렌치 및 제 2 트렌치를 포함하는
    전자 패키지.
  17. 제 11 항에 있어서,
    상기 열 브레이크는 상기 인터포저 내의 복수의 구멍을 포함하고, 상기 트레이스는 상기 복수의 구멍 중 한 쌍의 구멍 사이를 통과하는
    전자 패키지.
  18. 제 11 항에 있어서,
    상기 인터포저는 패키지 기판에 매립되는
    전자 패키지.
  19. 전자 패키지로서,
    제 1 다이와,
    상기 제 1 다이에 횡방향으로 인접한 제 2 다이와,
    인터포저 - 상기 제 1 다이 및 상기 제 2 다이는 상기 인터포저 위에 있음 - 와,
    상기 제 1 다이 및 상기 제 2 다이 위의 히트싱크 - 상기 인터포저 또는 상기 히트싱크, 또는 상기 인터포저와 상기 히트싱크는 트렌치를 포함하고, 상기 트렌치는 상기 제 1 다이의 제 1 에지와 상기 제 2 다이의 제 2 에지 사이에 위치함 - 를 포함하는
    전자 패키지.
  20. 제 19 항에 있어서,
    상기 제 1 다이는 프로세서 다이이고,
    상기 제 2 다이는 고 대역폭 메모리(HBM) 모듈인
    전자 패키지.
  21. 제 19 항에 있어서,
    상기 인터포저는 패키지 기판에 매립되고, 상기 제 1 다이 및 상기 제 2 다이는 모두 상기 패키지 기판 위에 있는
    전자 패키지.
  22. 제 19 항에 있어서,
    상기 인터포저는 패키지 기판에 부착되고, 상기 인터포저는 상기 제 1 다이와 상기 패키지 기판의 표면 사이에 있는
    전자 패키지.
  23. 전자 시스템으로서,
    보드와,
    상기 보드에 부착된 패키지 기판과,
    상기 패키지 기판에 부착된 인터포저와,
    상기 인터포저 위의 제 1 다이와,
    상기 인터포저 위의 제 2 다이와,
    상기 제 1 다이 및 상기 제 2 다이 위의 히트싱크를 포함하고,
    상기 인터포저 또는 상기 히트싱크, 또는 상기 인터포저와 상기 히트싱크는, 트렌치를 포함하며,
    상기 트렌치는 상기 제 1 다이의 제 1 에지와 상기 제 2 다이의 제 2 에지 사이에 위치하는
    전자 시스템.
  24. 제 23 항에 있어서,
    상기 히트싱크는 통합된 열 스프레더인
    전자 시스템.
  25. 제 23 항에 있어서,
    상기 인터포저는 상기 패키지 기판에 매립되는
    전자 시스템.

KR1020200183981A 2020-02-06 2020-12-24 열적 누화를 줄이기 위해 실리콘을 통해 히트싱크를 컷아웃 및 절연하는 기법 KR20210100525A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/783,819 2020-02-06
US16/783,819 US11837519B2 (en) 2020-02-06 2020-02-06 Heatsink cutout and insulating through silicon vias to cut thermal cross-talk

Publications (1)

Publication Number Publication Date
KR20210100525A true KR20210100525A (ko) 2021-08-17

Family

ID=76968833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200183981A KR20210100525A (ko) 2020-02-06 2020-12-24 열적 누화를 줄이기 위해 실리콘을 통해 히트싱크를 컷아웃 및 절연하는 기법

Country Status (5)

Country Link
US (1) US11837519B2 (ko)
KR (1) KR20210100525A (ko)
CN (1) CN113224046A (ko)
DE (1) DE102020130849A1 (ko)
TW (1) TW202131460A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11854935B2 (en) * 2020-02-19 2023-12-26 Intel Corporation Enhanced base die heat path using through-silicon vias
US11211364B1 (en) * 2020-06-24 2021-12-28 Micron Technology, Inc. Semiconductor device assemblies and systems with improved thermal performance and methods for making the same
TWI736488B (zh) * 2020-12-11 2021-08-11 欣興電子股份有限公司 晶片封裝結構及其製造方法
US11456231B2 (en) * 2021-01-18 2022-09-27 Fortinet, Inc. Heatsink arrangement for integrated circuit assembly and method for assembling thereof
US11721685B2 (en) * 2021-05-26 2023-08-08 Avago Technologies International Sales Pte. Limited Copper-bonded memory stacks with copper-bonded interconnection memory systems
US11909189B1 (en) * 2022-06-14 2024-02-20 Jakub Kodim Flexible wiring conduit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114761A (en) * 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader
US6519154B1 (en) * 2001-08-17 2003-02-11 Intel Corporation Thermal bus design to cool a microelectronic die
US20060170094A1 (en) * 2005-02-02 2006-08-03 Intel Corporation Semiconductor package integral heat spreader
US10964624B2 (en) * 2017-01-26 2021-03-30 Intel Corporation Techniques for fluid cooling of integrated circuits in packages
US11456232B2 (en) * 2018-08-10 2022-09-27 Intel Corporation Thermal assemblies for multi-chip packages
US12046536B2 (en) * 2019-04-30 2024-07-23 Intel Corporation Integrated heat spreader with enhanced vapor chamber for multichip packages

Also Published As

Publication number Publication date
DE102020130849A1 (de) 2021-08-12
US20210249324A1 (en) 2021-08-12
TW202131460A (zh) 2021-08-16
US11837519B2 (en) 2023-12-05
CN113224046A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
KR20210100525A (ko) 열적 누화를 줄이기 위해 실리콘을 통해 히트싱크를 컷아웃 및 절연하는 기법
KR102005313B1 (ko) 반도체 장치
US8901748B2 (en) Direct external interconnect for embedded interconnect bridge package
KR20190122133A (ko) 이방성 열 전도 섹션 및 등방성 열 전도 섹션을 갖는 방열 디바이스
TW201428936A (zh) 將中央處理單元／圖形處理單元／邏輯晶片嵌入疊合式封裝結構基板之方法
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
JP2021153172A (ja) オープンキャビティブリッジの共平面配置アーキテクチャおよびプロセス
US11688665B2 (en) Thermal management solutions for stacked integrated circuit devices
US12094800B2 (en) Thermally conductive slugs/active dies to improve cooling of stacked bottom dies
US10943851B1 (en) Reconstituted wafer assembly
US11854935B2 (en) Enhanced base die heat path using through-silicon vias
KR20160036667A (ko) 양면 다이 패키지
US11482472B2 (en) Thermal management solutions for stacked integrated circuit devices
EP3840037A1 (en) Package wrap-around heat spreader
US20200111773A1 (en) Integrated circuit (ic) package with hetrogenous ic chip interposer
US20240038729A1 (en) Double-sided substrate with cavities for direct die-to-die interconnect
US20210272885A1 (en) Interposer heat spreader
EP4020546A1 (en) Tec-embedded dummy die to cool the bottom die edge hotspot
US20200043829A1 (en) Thermal management solutions for stacked integrated circuit devices
CN218827096U (zh) 一种封装结构
US20230317544A1 (en) Integrated circuit packages having reduced z-height and heat path
US11769753B2 (en) Thermally-optimized tunable stack in cavity package-on-package
US20220413236A1 (en) Photonic integrated circuit cooling with a thermal die
US20230360997A1 (en) Electronic package and method for manufacturing the same
TW202333340A (zh) 半導體封裝

Legal Events

Date Code Title Description
A201 Request for examination