CN113224046A - 用于切断热串扰的热沉切口和绝缘穿硅过孔 - Google Patents

用于切断热串扰的热沉切口和绝缘穿硅过孔 Download PDF

Info

Publication number
CN113224046A
CN113224046A CN202011456419.XA CN202011456419A CN113224046A CN 113224046 A CN113224046 A CN 113224046A CN 202011456419 A CN202011456419 A CN 202011456419A CN 113224046 A CN113224046 A CN 113224046A
Authority
CN
China
Prior art keywords
die
interposer
heat sink
trench
electronic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011456419.XA
Other languages
English (en)
Inventor
万志敏
C-P·秋
C·M·杰哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN113224046A publication Critical patent/CN113224046A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本文中公开的实施例包括电子封装。在实施例中，该电子封装包括内插件、附接到内插件的第一管芯、以及附接到内插件的第二管芯。在实施例中，电子封装还包括热耦合到第一管芯和第二管芯的热沉。在实施例中，该热沉具有背离第一管芯和第二管芯的第一表面、以及面向第一管芯和第二管芯的第二表面。在实施例中，该热沉包括在第一管芯与第二管芯之间的热中断。所述电子封装包括用于切断热串扰的热沉切口和绝缘穿硅过孔。

Description

用于切断热串扰的热沉切口和绝缘穿硅过孔
技术领域
本公开的实施例涉及半导体器件，并且更特别地，涉及在热沉中和/或在内插件中具有热中断以便将第一管芯与第二管芯热隔离的电子封装。
背景技术
随着封装功率和封装中管芯数量的增加，微电子封装的热管理正成为越来越困难的工程考虑。例如，客户端和服务器微电子封装可以包括第一管芯以及包括多个管芯的高带宽存储器(HBM)模块。第一管芯可以是CPU管芯或GPU管芯。CPU管芯和GPU管芯以比HBM模块高得多的功率来操作。例如，CPU管芯和GPU管芯可以以大约300W或更大来操作，并且HBM模块可以以大约15W来操作。
此外，CPU管芯和GPU管芯常常具有比HBM模块的结温(Tj)更高的Tj。例如，CPU管芯和GPU管芯的Tj可以为大约105℃，并且HBM模块的Tj可以为大约95℃。因此，从CPU管芯或GPU管芯到HBM模块的热串扰是特别成问题的。也就是说，由CPU管芯或GPU管芯生成的过剩热量可能导致HBM模块超过其结温，并且导致HBM模块的节流、损伤或甚至故障。
已经提出了几种解决方案来减轻热串扰。一种这样的解决方案是使用液体冷却。然而，液体冷却是高成本的解决方案，并且还可能提供额外的故障机制(例如，冷却流体的泄漏)。液体冷却解决方案还增大了微电子封装的形状因数，并且在形状因数是约束因素的某些应用中是不期望的。
附图说明
图1A是根据实施例的在内插件上具有第一管芯和第二管芯的电子封装的截面图，其示出了从第一管芯到第二管芯的热能传播。
图1B是根据实施例的具有由嵌入式内插件连接的第一管芯和第二管芯的电子封装的截面图，其示出了从第一管芯到第二管芯的热能传播。
图2A是根据实施例的在内插件上具有第一管芯和第二管芯、具有在第一管芯与第二管芯之间具有热中断的热沉的电子封装的截面图。
图2B是根据实施例的具有包括一对沟槽的热中断的热沉的截面图。
图2C是根据实施例的具有包括到热沉的顶表面中和底表面中的沟槽的热中断的热沉的截面图。
图2D是根据实施例的具有穿过热沉的整个厚度的热中断的热沉的截面图。
图2E是根据实施例的热沉的平面视图，其示出了为沟槽的热中断。
图2F是根据实施例的热沉的平面视图，其示出了为多个孔的热中断。
图3A是根据实施例的在内插件上具有第一管芯和第二管芯的电子封装的截面图，其中内插件包括在第一管芯与第二管芯之间的热中断。
图3B是根据实施例的具有包括一对沟槽的热中断的内插件的截面图。
图3C是根据实施例的具有包括填充有热绝缘材料的沟槽的热中断的内插件的截面图。
图3D是根据实施例的具有包括带有盖的沟槽的热中断的内插件的截面图。
图3E是根据实施例的具有包括到内插件的顶表面中和底表面中的多个沟槽的热中断的内插件的截面图。
图3F是根据实施例的图3E中的内插件的顶表面的平面视图。
图3G是根据实施例的图3E中的内插件的底表面的平面视图。
图3H是根据实施例的具有包括穿过内插件的整个厚度的沟槽的热中断的内插件的截面图。
图4是根据实施例的在内插件上具有第一管芯和第二管芯的电子封装的截面图，其中热沉和内插件包括在第一管芯与第二管芯之间的热中断。
图5A是根据实施例的在嵌入式内插件上具有第一管芯和第二管芯的电子封装的截面图，其中热沉包括热中断。
图5B是根据实施例的在嵌入式内插件上具有第一管芯和第二管芯的电子封装的截面图，其中嵌入式内插件包括热中断。
图5C是根据实施例的在嵌入式内插件上具有第一管芯和第二管芯的电子封装的截面图，其中嵌入式内插件和热沉包括热中断。
图6A是根据实施例的在热沉和内插件中具有热中断的电子系统的截面图。
图6B是根据实施例的在热沉和嵌入式内插件中具有热中断的电子系统的截面图。
图7是根据实施例构建的计算设备的示意图。
具体实施方式
本文中描述的是根据各实施例的电子封装，其在热沉和/或内插件中具有热中断以便将第一管芯与第二管芯热隔离。在以下描述中，将使用本领域技术人员通常采用的术语来描述说明性实施方式的各个方面，以向本领域其他技术人员传达其工作的实质。然而，对于本领域技术人员而言将显而易见的是，可以仅用所述方面中的一些来实践本发明。为了解释的目的，阐述了具体的数量、材料和构造，以便提供对说明性实施方式的透彻理解。然而，对本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本发明。在其他实例中，省略或简化了公知的特征，以便不使说明性实施方式难以理解。
将以最有助于理解本发明的方式将各种操作依次描述为多个分立的操作，然而，描述的顺序不应被解释为暗示这些操作必须依赖于顺序。特别地，这些操作不需要以所呈现的顺序来执行。
如上所述，减少电子封装中的管芯之间的热串扰对于高级电子封装中的各个管芯或管芯模块的正常操作是关键性的。关于图1A和图1B示出了各种架构中这种热串扰的示例。
现在参考图1A，示出了电子封装100的截面图。电子封装100可以包括封装衬底105、内插件115、第一管芯131、第二管芯132和热沉125。内插件115可以通过互连111附接到封装衬底。互连111可以通过穿内插件过孔117电耦合到内插件115的相对侧。第一管芯131和第二管芯132可以通过互连121耦合到内插件115。第一管芯131可以通过内插件115上的迹线(未示出)通信地耦合到第二管芯132。第一管芯131和第二管芯132可以通过热界面材料(TIM)136热耦合到热沉125。
第一管芯131可以是CPU或GPU。第二管芯132可以是包括垂直堆叠体中的多个分立管芯133的管芯模块。管芯133可以嵌入在环氧树脂135等中。例如，第二管芯132可以是高带宽存储器(HBM)模块。如上所述，第一管芯131可以以比第二管芯132高的功率来操作。因此，热量可以朝向第二管芯132传播。如线151所示，热能从第一管芯131的背侧表面传播到热沉125中，并且然后朝向第二管芯132传播。类似地，线152示出了从第一管芯131的有源表面传播到内插件115中并且朝向第二管芯132传播的热能。热能从第一管芯131到第二管芯132的传播可能导致超过第二管芯132的结温(Tj)。
图1B是具有不同架构的电子封装100的截面图。如图所示，内插件115嵌入在封装衬底105中。这种架构有时可以被称为嵌入式多管芯互连桥(EMIB)架构，并且内插件115有时可以被称为桥。尽管架构不同，但是图1B中的电子封装100仍然遭受热串扰，如线151和线152所示。
因此，本文中公开的实施例在各个部件内提供热中断以便减轻热串扰。特别地，热中断定位在第一管芯与第二管芯之间。这允许分隔每个管芯的热负荷并且防止一个或两个管芯超过结温Tj。
在一个实施例中，在热沉中提供热中断。在另一实施例中，在内插件中提供热中断。在又一实施例中，在热沉中和在内插件中提供热中断。本文中公开的实施例包括热中断，热中断包括到各个部件中的一个或多个沟槽。在一些实施例中，沟槽未被填充。在其他实施例中，沟槽填充有热绝缘材料(例如SiO2)。
现在参考图2A，示出了根据实施例的电子封装200的截面图。在实施例中，电子封装200包括封装衬底205、内插件215、第一管芯231、第二管芯232和热沉225。
在实施例中，封装衬底205可以是任何合适的封装衬底材料。例如，封装衬底205可以包括有机材料的层合层。在一些实施例中，封装衬底205是有芯衬底。在其他实施例中，封装衬底205是无芯封装衬底。在实施例中，导电特征(未示出)可以嵌入在封装衬底中。例如，迹线、焊盘、过孔等可以提供从封装衬底205的顶表面到封装衬底205的底表面的电连接。
在实施例中，内插件215可以是任何合适的内插件材料。例如，内插件215可以包括硅、陶瓷、玻璃等。在实施例中，内插件215可以包括穿内插件过孔217。过孔217包括在内插件215的顶表面与底表面之间提供电连接的导电材料(例如，铜)。内插件215可以通过互连211附接到封装衬底205。互连211可以是焊料凸块、柱或任何其他合适的互连架构。
在实施例中，导电迹线(未示出)可以设置在内插件215的顶表面之上。在一些实施例中，导电迹线可以嵌入在内插件215的一部分中。导电迹线可以连接到与第一管芯231和第二管芯232接口连接的一个或多个互连221。导电迹线可以将第一管芯231通信地耦合到第二管芯232。
在实施例中，第一管芯231是CPU管芯或GPU管芯。尽管示出了单一第一管芯231，但是应当理解，第一管芯231还可以包括管芯模块。也就是说，第一管芯231可以包括多个小芯片，多个小芯片堆叠或以其它方式连接在一起以形成第一管芯模块。尽管本文中第一管芯231被解释为CPU管芯或GPU管芯，但是应当理解，第一管芯231可以表示任何类型的半导体管芯。
在实施例中，第二管芯232可以是与第一管芯231不同类型的管芯。例如，在第一管芯231是CPU管芯或GPU管芯的情况下，第二管芯232可以是存储器管芯。在特定实施例中，第二管芯232是管芯模块。也就是说，第二管芯232可以包括多个堆叠管芯233。堆叠管芯233可以嵌入在环氧树脂235等中。在实施例中，第二管芯232是HBM模块。
在实施例中，第一管芯231和第二管芯232都可以热耦合到单一热沉225。例如，TIM236可以设置在热沉225与第一管芯231和第二管芯232的背侧表面之间。如上所述，由于第一管芯231和第二管芯232耦合到同一热沉225，因此热串扰可能潜在地导致可靠性问题。
因此，实施例可以包括在第一管芯231与第二管芯232之间的热中断。热中断减少了热能从热沉225的第一侧(即，在第一管芯231之上)到热沉225的第二侧(即，在第二管芯232之上)的传递。在图2A中，热中断被示为沟槽241。在实施例中，沟槽241延伸到热沉225的第一表面228中。在一些实施例中，沟槽241可以不完全延伸穿过热沉225的厚度到第二表面227。
沟槽241位于第一管芯231与第二管芯232之间。如本文中所用，对热中断在第一管芯231与第二管芯232“之间”的提及是指热中断(例如，沟槽241)的位置在X-Y平面中在第一管芯231与第二管芯232之间。应当理解，热中断可以在Z方向上在第一管芯231和第二管芯232中的一个或两个上方。
在所示的实施例中，沟槽241被定位成与第一管芯231的边缘和第二管芯232的边缘基本上等距。在其他实施例中，沟槽241可以位于更靠近第一管芯231和第二管芯232中的一个的位置。例如，沟槽241可以被定位成与第一管芯231的边缘相比更靠近第二管芯232的边缘。
在实施例中，热沉225可以是任何导热材料。例如，热沉225可以包括铜、铝、不锈钢、镍等。在实施例中，热沉225可以包括被镀覆的芯材料(例如，具有镍镀覆的铜芯)。热沉225被示出为基本上平面的结构。也就是说，第一表面228被示出为相对于第二表面227基本是平面的。然而，应当理解，热沉225可以采取任何形式。在一些实施例中，热沉225可以是集成散热器(IHS)的部分。例如，一个或多个支撑部(未示出)可以从第二表面227向下延伸到封装衬底205或内插件215。在一些实施例中，热沉225可以是电子封装200的盖的一部分。在实施例中，电子封装200可以是裸露管芯电子封装200(即，电子封装200可以不具有盖)。在这样的实施例中，热沉225可以被夹持或以其他方式固定在管芯231和232上(例如，通过由紧固件夹持到封装衬底的框架)。
在图2A中所示的实施例中，热中断被示出为单一沟槽241。然而，应当理解，热中断可以包括很多不同的构造。关于图2B-图2F更详细地提供了这种热中断的示例。
现在参考图2B，示出了根据实施例的热沉225的截面图。图2B中的热沉225可以结合电子封装200使用，电子封装200类似于关于图2A所示和所述的电子封装。
在实施例中，图2B中的热沉225可以类似于图2A中的热沉225，除了多个沟槽241设置到第一表面228中。例如，第一沟槽241A和第二沟槽241B设置到第一表面228中。在实施例中，第一沟槽241A和第二沟槽241B可以彼此基本上一致。在其他实施例中，第一沟槽241A可以具有与第二沟槽241B不同的几何形状。包括多个沟槽241A和241B可以通过添加热能需要传播通过的附加的低导热性屏障(即，第二沟槽241B中的空气)来增加热中断的有效性。
现在参考图2C，示出了根据实施例的热沉225的截面图。图2C中的热沉225可以结合电子封装200使用，电子封装20类似于关于图2A所示和所述的电子封装。
在实施例中，图2C中的热沉225可以类似于图2B中的热沉225，除了多个沟槽241还包括第三沟槽241C。在实施例中，第三沟槽241C设置到热沉225的第二表面227中。这样，在第一表面228与第二表面227之间存在跨越热沉225的整个厚度的热屏障。在实施例中，第三沟槽241C定位在第一沟槽241A与第二沟槽241B之间。然而，应当理解，第三沟槽241C可以定位在沿热沉225的任何位置。在又一实施例中，可以省略第二沟槽241B。也就是说，在一些实施例中，单一第一沟槽241A可以设置到第一表面228中，并且单一第三沟槽241C可以设置到第二表面227中。
现在参考图2D，示出了根据实施例的热沉225的截面图。图2D中的热沉225可以结合电子封装200使用，电子封装200类似于关于图2A所示和所述的电子封装。
在实施例中，图2D中的热沉225可以类似于图2A中的热沉225，除了沟槽241在第一表面228与第二表面227之间延伸穿过热沉225的整个厚度。在这样的实施例中，由于省略了图2A中沟槽241下方的高导热性路径，因此可以改进热中断。
在图2D中，截面图看起来描绘了热沉225由两个分立的部件(即，左侧和右侧)形成。然而，应当理解，热沉225仍然可以形成为单一单片式部分，如图2E和图2F中的平面视图中所示。
现在参考图2E，示出了根据实施例的图2D中的热沉225的平面视图。沟槽241可以是在第一管芯231与第二管芯232之间的基本上线性的沟槽。管芯231和232以虚线示出以指示它们定位在热沉225下方。如图所示，热沉225的左侧(在第一管芯231之上)可以通过桥288附接到热沉225的右侧(在第二管芯232之上)。由于桥288的相对较小的截面，因此减少了热能跨越桥288的传播。
现在参考图2F，示出了根据附加的实施例的图2D中的热沉225的平面视图。如图所示，多个沟槽241(例如，孔)可以在第一管芯231与第二管芯232之间设置到热沉225中。图2F中示出了六个分立的沟槽241，但是应当理解，可以使用任何数量的沟槽241。减小沟槽241之间的间距增加了热中断的效率。
现在参考图3A，示出了根据附加的实施例的电子封装300的截面图。在实施例中，电子封装300可以包括封装衬底305、内插件315、第一管芯331、第二管芯332和热沉325。在第一管芯331和第二管芯332下方使用内插件315可以有益于提供改进的散热。例如，由于HBM堆叠体具有高的热阻，HBM模块通常在底表面处遭受热点。也就是说，热能不能容易地穿过HBM模块向上传播到热沉325。由于较低的热阻(与封装衬底305的有机层相比)，内插件315提供了改进的散热。然而，热阻的减小还导致在第一管芯331与第二管芯332之间的热串扰增加。
因此，实施例包括在第一管芯331与第二管芯332之间设置在内插件315中的热中断。如图所示，热中断包括沟槽351。在实施例中，沟槽351设置到内插件315的第二表面316中。这是有益的，因为第一表面318可以用于在第一管芯331与第二管芯332之间的电布线。由于在内插件315的第一表面318处没有沟槽开口，因此电布线不需要确定内插件315中的任何间隙的位置，并且在沟槽351之上跨越过桥352。
除了将热中断从热沉325移动到内插件315之外，电子封装300可以基本上类似于图2A中的电子封装200。例如，内插件315可以具有穿内插件过孔317，穿内插件过孔317通过互连311连接到封装衬底305。互连321可以将内插件315的第一表面318连接到第一管芯331和第二管芯332。在一些实施例中，第二管芯332可以是包括嵌入在环氧树脂335等中的多个管芯333的管芯模块(例如，HBM模块)。第一管芯331和第二管芯332可以通过TIM 336热耦合到热沉325。
在图3A中所示的实施例中，热中断被示出为单一沟槽351。然而，应当理解，热中断可以包括很多不同的构造。关于图3B-图3H更详细地提供了这种热中断的示例。
现在参考图3B，示出了根据实施例的内插件315的截面图。图3B中的内插件315可以结合电子封装300使用，电子封装300类似于参考图3A所示和所述的电子封装。
在实施例中，图3B中的内插件315可以类似于图3A中的内插件315，除了多个沟槽351设置到第二表面316中。例如，第一沟槽351A和第二沟槽351B设置到第二表面316中。在实施例中，第一沟槽351A和第二沟槽351B可以彼此基本上一致。在其他实施例中，第一沟槽351A可以具有与第二沟槽351B不同的几何形状。包括多个沟槽351A和351B可以通过添加热能需要传播通过的附加的低导热性屏障(即，第二沟槽351B中的空气)来增加热中断的有效性。
现在参考图3C，示出了根据实施例的内插件315的截面图。图3C中的内插件315可以结合电子封装300使用，电子封装300类似于关于图3A所示和所述的电子封装。
图3C中的内插件315可以基本上类似于图3A中的内插件315，除了沟槽351填充有填充材料354。在实施例中，填充材料354可以是任何合适的低导热性材料。例如，填充材料354可以包括SiO2、聚合物、环氧树脂等。在所示的实施例中，填充材料354完全填充沟槽351。然而，应当理解，在一些实施例中，填充材料354可以不完全填充沟槽351。
现在参考图3D，示出了根据实施例的内插件315的截面图。图3D中的内插件315可以结合电子封装300使用，电子封装300类似于关于图3A所示和所述的电子封装。
图3D中的内插件315可以基本上类似于图3C中的内插件315，除了填充材料仅部分地填充沟槽351。例如，填充材料跨越沟槽351形成盖357。这在沟槽内限定了空气腔358。
现在参考图3E，示出了根据实施例的内插件315的截面图。图3E中的内插件315可以结合电子封装300使用，电子封装300类似于关于图3A所示和所述的电子封装。
图3E中的内插件315可以基本上类似于图3B中的内插件315，除了多个沟槽351还包括第三沟槽351C，并且沟槽351填充有填充材料354。
在实施例中，第三沟槽351C设置到内插件315的第一表面318中。这样，在第一表面318与第二表面316之间存在跨越内插件315的整个厚度的热屏障。在实施例中，第三沟槽351C定位在第一沟槽351A与第二沟槽351B之间。然而，应当理解，第三沟槽351C可以定位在沿内插件315的任何位置。在又一实施例中，可以省略第二沟槽351B。也就是说，在一些实施例中，单一第一沟槽351A可以设置到第二表面316中，并且单一第三沟槽351C可以设置到第一表面318中。在实施例中，沟槽351中的一个或多个可以不被填充材料354填充。
为了允许在第一表面318上布线，第三沟槽351C可以不是连续的线。例如，图3F中示出了可能的布置的第一表面318的平面视图。如图所示，多个第三沟槽351C设置到第一表面318中。在一些实施例中，第三沟槽351C可以被称为孔。如图所示，孔之间的间距允许导电迹线337跨越过热屏障，以便将第一管芯331连接到第二管芯332。第一管芯331和第二管芯332以虚线示出以指示它们在第一表面318上方。
现在参考图3G，示出了根据实施例的图3E中的内插件315的第二表面316的平面视图。如图所示，第一沟槽351A和第二沟槽351B可以是线性沟槽。这是因为在内插件315的第二表面316之上可能不需要任何布线。
现在参考图3H，示出了根据实施例的内插件315的截面图。图3H中的内插件315可以结合电子封装300使用，电子封装300类似于关于图3A所示和所述的电子封装。
图3H中的内插件315可以基本上类似于图3C中的内插件315，除了沟槽351从第一表面318到第二表面316延伸穿过内插件315的整个厚度。沟槽351可以填充有填充材料354，或者沟槽351可以不被填充。在实施例中，可以使用与图3F中的布局类似的布局来制作穿过第一表面318的沟槽351，以便容纳在第一管芯331与第二管芯332之间的导电迹线337的布线。也就是说，在一些实施例中，沟槽351可以被称为孔。
在实施例中，沟槽351可以具有与穿内插件过孔317基本上相同的尺寸。例如，过孔317的第一厚度T1可以基本上类似于沟槽351的第二厚度T2。如本文中所用，“基本上类似于”另一尺寸的尺寸可以指两个尺寸在彼此的10％内。提供具有与过孔317基本上类似的尺寸的沟槽351允许使用单一工艺来形成两种结构。这两种结构之间的差异在于，过孔317填充有导电材料，并且沟槽351填充有热绝缘材料或者根本不填充。
现在参考图4，示出了根据实施例的电子封装400的截面图。图4中的电子封装400可以基本上类似于图3A中的电子封装300，除了在热沉425中也提供了热中断。也就是说，实施例可以包括在内插件415和热沉425两者中具有热中断的电子封装400。在图4中，内插件415中的热中断为沟槽451，并且在热沉425中，热中断为沟槽441。
在实施例中，内插件415可以包括任何热中断架构，例如上文所述的那些。例如，内插件415可以具有与上文关于图3A-图3H中的内插件315所述的那些结构基本上类似的结构。在实施例中，热沉425可以包括任何热中断架构，例如上文所述的那些。例如，热沉425可以具有与上文关于图2A-图2F中的热沉225所述的那些结构基本上类似的结构。
除了在热沉425和内插件415中提供热中断之外，电子封装400可以基本上类似于图3A中的电子封装300。例如，内插件415可以具有穿内插件过孔417，穿内插件过孔417通过互连411连接到封装衬底405。互连421可以将内插件415连接到第一管芯431和第二管芯432。在一些实施例中，第二管芯432可以是管芯模块(例如，HBM模块)，例如上文所述的那些。第一管芯431和第二管芯432可以通过TIM 436热耦合到热沉425。
现在参考图5A，示出了根据附加的实施例的电子封装500的截面图。在实施例中，电子封装500可以包括封装衬底505、嵌入在封装衬底505中的内插件515、第一管芯531、第二管芯532和热沉525。在实施例中，内插件515有时可以被称为桥或桥管芯。内插件515上的导电迹线(未示出)将第一管芯531通信地耦合到第二管芯532。在实施例中，第一管芯531和第二管芯532可以在内插件515之上并且在封装衬底505的表面之上。封装衬底505可以包括布线(未示出)以将互连521连接到互连504。
在实施例中，第一管芯531和第二管芯532可以基本上类似于图2A中的第一管芯231和第二管芯232。例如，第二管芯532可以是管芯模块(例如，HBM模块)。在实施例中，第一管芯531和第二管芯532可以通过TIM536热耦合到热沉525。
在实施例中，热沉525可以包括热中断。例如，沟槽541可以在第一管芯531与第二管芯532之间设置到热沉525中。热沉525可以基本上类似于上文在图2A-图2F中描述的任何热沉225。
现在参考图5B，示出了根据附加的实施例的电子封装500的截面图。图5B中的电子封装500基本上类似于图5A中的电子封装500，除了将热中断从热沉525移动到内插件515。在所示的实施例中，内插件515中的热中断包括沟槽551和沟槽中的填充材料554。然而，应当理解，内插件515中的热中断可以具有与上文在图3A-图3H中所述的那些类似的任何架构。
现在参考图5C，示出了根据附加的实施例的电子封装500的截面图。图5C中的电子封装500可以基本上类似于图5A中的电子封装500，除了在内插件515中添加了热中断。在实施例中，内插件515可以包括任何热中断架构，例如上文所述的那些。例如，内插件515可以具有与上文关于图3A-图3H中的内插件315所述的那些结构基本上类似的结构。在实施例中，热沉525可以包括任何热中断架构，例如上文所述的那些。例如，热沉525可以具有与上文关于图2A-图2F中的热沉225所述的那些结构基本上类似的结构。
现在参考图6A，示出了根据实施例的电子系统690的截面图。在实施例中，电子系统包括板691和通过互连604附接到板691的电子封装600。在实施例中，互连604可以是焊料球、插座、导线接合部或任何其他互连架构。
在实施例中，电子封装600可以包括封装衬底605、内插件615、第一管芯631、第二管芯632和热沉625。内插件615可以包括穿内插件过孔617，并且通过互连611连接到封装衬底。在实施例中，互连621将第一管芯631和第二管芯632连接到内插件615。在实施例中，热沉625可以在第一管芯631和第二管芯632之上。在实施例中，热沉625可以是IHS的部分。也就是说，在一些实施例中，支撑部629可以从热沉625向下延伸。
在实施例中，内插件615和热沉625中的一者或两者可以包括在第一管芯631与第二管芯632之间的热中断。在所示的实施例中，内插件615中的热中断包括沟槽651，并且热沉625中的热中断包括沟槽641。然而，应当理解，根据上述实施例的热中断可以用在热沉625和/或内插件615中。
在所示的实施例中，电子封装600类似于图4中的电子封装400。然而，应当理解，电子封装600可以包括与上文关于图2A-图2F或图3A-图3H所述的任何电子封装类似的架构。
现在参考图6B，示出了根据附加的实施例的电子系统690的截面图。在实施例中，图6B中的电子系统690可以类似于图6A中的电子系统690，除了内插件615嵌入在封装衬底605中。也就是说，电子封装600可以类似于上文关于图5A-图5C所述的任何电子封装500。例如，内插件615中所示的热中断包括填充有填充材料654的沟槽651。
图7示出了根据本公开的实施例的一种实施方式的计算设备700。计算设备700容纳板702。板702可以包括若干部件，包括但不限于处理器704和至少一个通信芯片706。处理器704物理耦合并且电耦合到板702。在一些实施方式中，至少一个通信芯片706也物理耦合并且电耦合到板702。在其他实施方式中，通信芯片706是处理器704的一部分。
这些其他部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存存储器、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、相机和大容量存储设备(例如，硬盘驱动器、紧凑盘(CD)、数字通用盘(DVD)等)。
通信芯片706实现了用于向和从计算设备700传送数据的无线通信700。术语“无线”及其派生词可以用于描述可以通过非固体介质通过使用经调制的电磁辐射传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含任何导线。通信芯片706可以实施若干无线标准或协议中的任一种，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物，以及被指定为3G、4G、5G及更高版本的任何其他无线协议。计算设备700可以包括多个通信芯片706。例如，第一通信芯片706可以专用于较短距离无线通信，例如Wi-Fi和蓝牙，而第二通信芯片706可以专用于较远距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备700的处理器704包括封装在处理器704内的集成电路管芯。在本发明的一些实施方式中，处理器704的集成电路管芯可以是根据本文中所述的实施例的包括包含热中断的内插件和/或热沉的电子封装的部分。术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。
通信芯片706也包括封装在半导体芯片706内的集成电路管芯。根据本发明的另一实施方式，通信芯片706的集成电路管芯可以是根据本文中所述实施例的包括包含热中断的内插件和/或热沉、并且支撑部热耦合到封装衬底的电子封装的部分。
以上对本发明的所示实施方式的描述，包括摘要中描述的内容，并非旨在穷举或将本发明限制于所公开的精确形式。尽管出于说明性目的，本文描述了本发明的具体实施方式和示例，但是如相关领域的技术人员将认识到的，在本发明的范围之内，各种等同的修改都是可能的。
考虑到以上详细描述，可以对本发明做出这些修改。在所附权利要求中使用的术语不应被解释成将本发明限制于说明书和权利要求中公开的具体实施方式。相反，本发明的范围完全由所附权利要求确定，权利要求要根据权利要求解释的既定原则来解释。
示例1：一种电子封装，包括：内插件；附接到内插件的第一管芯；附接到内插件的第二管芯；以及热耦合到第一管芯和第二管芯的热沉，其中，热沉具有背离第一管芯和第二管芯的第一表面、以及面向第一管芯和第二管芯的第二表面，并且其中，热沉包括：在第一管芯与第二管芯之间的热中断。
示例2：根据示例1所述的电子封装，其中，热中断包括到热沉中的沟槽。
示例3：根据示例2所述的电子封装，其中，沟槽设置到第一表面中。
示例4：根据示例2所述的电子封装，其中，沟槽设置到第二表面中。
示例5：根据示例2所述的电子封装，其中，沟槽穿过热沉的整个厚度。
示例6：根据示例1-4所述的电子封装，其中，热中断包括多个沟槽，其中，多个沟槽包括第一沟槽和第二沟槽。
示例7：根据示例6所述的电子封装，其中，第一沟槽和第二沟槽都设置到热沉的第一表面中，或者其中，第一沟槽和第二沟槽都设置到第二表面中。
示例8：根据示例6所述的电子封装，其中，第一沟槽设置到第一表面中，并且第二沟槽设置到第二表面中。
示例9：根据示例1-8所述的电子封装，其中，热中断包括设置到热沉中的多个孔。
示例10：根据示例1-9所述的电子封装，其中，内插件嵌入在封装衬底中。
示例11：一种电子封装，包括：具有第一表面和与第一表面相对的第二表面的内插件；附接到内插件的第一表面的第一管芯；以及附接到内插件的第一表面的第二管芯，其中，第一管芯通过内插件上的迹线通信地耦合到第二管芯，并且其中，内插件包括在第一管芯与第二管芯之间的热中断。
示例12：根据示例11所述的电子封装，其中，热中断包括：到内插件中的沟槽。
示例13：根据示例12所述的电子封装，其中，沟槽设置到第一表面中或第二表面中。
示例14：根据示例12所述的电子封装，其中，沟槽穿过内插件的整个厚度。
示例15：根据示例12所述的电子封装，其中，沟槽至少部分地填充有填充材料，其中，填充材料是热绝缘材料。
示例16：根据示例11-15所述的电子封装，其中，热中断包括多个沟槽，其中，多个沟槽包括第一沟槽和第二沟槽。
示例17：根据示例11-16所述的电子封装，其中，热中断包括到内插件中的多个孔，并且其中，迹线在多个孔中的一对孔之间通过。
示例18：根据示例11-17所述的电子封装，其中，内插件嵌入在封装衬底中。
示例19：一种电子封装，包括：第一管芯；与第一管芯横向相邻的第二管芯；内插件，其中，第一管芯和第二管芯在内插件之上；以及在第一管芯和第二管芯之上的热沉，其中，内插件或热沉、或内插件和热沉包括：沟槽，其中，沟槽位于第一管芯的第一边缘与第二管芯的第二边缘之间。
示例20：根据示例19所述的电子封装，其中，第一管芯是处理器芯片，并且其中，第二管芯是高带宽存储器(HBM)模块。
示例21：根据示例19或示例20所述的电子封装，其中，内插件嵌入在封装衬底中，并且其中，第一管芯和第二管芯都在封装衬底之上。
示例22：根据示例19或示例20所述的电子封装，其中，内插件附接到封装衬底，其中，内插件在第一管芯与封装衬底的表面之间。
示例23：一种电子系统，包括：板；附接到板的封装衬底；附接到封装衬底的内插件；在内插件之上的第一管芯；在内插件之上的第二管芯；以及在第一管芯和第二管芯之上的热沉，其中，内插件或热沉、或内插件和热沉包括：沟槽，其中，沟槽位于第一管芯的第一边缘与第二管芯的第二边缘之间。
示例24：根据示例23所述的电子系统，其中，热沉是集成散热器。
示例25：根据示例23或示例24所述的电子系统，其中，内插件嵌入在封装衬底中。

Claims (25)

1.一种电子封装，包括：
内插件；
附接到所述内插件的第一管芯；
附接到所述内插件的第二管芯；以及
热耦合到所述第一管芯和所述第二管芯的热沉，其中，所述热沉具有背离所述第一管芯和所述第二管芯的第一表面、以及面向所述第一管芯和所述第二管芯的第二表面，并且其中，所述热沉包括：
在所述第一管芯与所述第二管芯之间的热中断。
2.根据权利要求1所述的电子封装，其中，所述热中断包括到所述热沉中的沟槽。
3.根据权利要求2所述的电子封装，其中，所述沟槽设置到所述第一表面中。
4.根据权利要求2所述的电子封装，其中，所述沟槽设置到所述第二表面中。
5.根据权利要求2所述的电子封装，其中，所述沟槽穿过所述热沉的整个厚度。
6.根据权利要求1、2、3或4所述的电子封装，其中，所述热中断包括多个沟槽，其中，所述多个沟槽包括第一沟槽和第二沟槽。
7.根据权利要求6所述的电子封装，其中，所述第一沟槽和所述第二沟槽都设置到所述热沉的所述第一表面中，或者其中，所述第一沟槽和所述第二沟槽都设置到所述第二表面中。
8.根据权利要求6所述的电子封装，其中，所述第一沟槽设置到所述第一表面中，并且所述第二沟槽设置到所述第二表面中。
9.根据权利要求1、2、3或4所述的电子封装，其中，所述热中断包括设置到所述热沉中的多个孔。
10.根据权利要求1、2、3或4所述的电子封装，其中，所述内插件嵌入在封装衬底中。
11.一种电子封装，包括：
具有第一表面和与所述第一表面相对的第二表面的内插件；
附接到所述内插件的所述第一表面的第一管芯；以及
附接到所述内插件的所述第一表面的第二管芯，其中，所述第一管芯通过所述内插件上的迹线通信地耦合到所述第二管芯，并且其中，所述内插件包括在所述第一管芯与所述第二管芯之间的热中断。
12.根据权利要求11所述的电子封装，其中，所述热中断包括：
到所述内插件中的沟槽。
13.根据权利要求12所述的电子封装，其中，所述沟槽设置到所述第一表面中或所述第二表面中。
14.根据权利要求12所述的电子封装，其中，所述沟槽穿过所述内插件的整个厚度。
15.根据权利要求12所述的电子封装，其中，所述沟槽至少部分地填充有填充材料，其中，所述填充材料是热绝缘材料。
16.根据权利要求11、12、13、14或15所述的电子封装，其中，所述热中断包括多个沟槽，其中，所述多个沟槽包括第一沟槽和第二沟槽。
17.根据权利要求11、12、13、14或15所述的电子封装，其中，所述热中断包括到所述内插件中的多个孔，并且其中，所述迹线在所述多个孔中的一对孔之间通过。
18.根据权利要求11、12、13、14或15所述的电子封装，其中，所述内插件嵌入在封装衬底中。
19.一种电子封装，包括：
第一管芯；
与所述第一管芯横向相邻的第二管芯；
内插件，其中，所述第一管芯和所述第二管芯在所述内插件之上；以及
在所述第一管芯和所述第二管芯之上的热沉，其中，所述内插件或所述热沉、或所述内插件和所述热沉包括：
沟槽，其中，所述沟槽位于所述第一管芯的第一边缘与所述第二管芯的第二边缘之间。
20.根据权利要求19所述的电子封装，其中，所述第一管芯为处理器管芯，并且其中，所述第二管芯是高带宽存储器(HBM)模块。
21.根据权利要求19或20所述的电子封装，其中，所述内插件嵌入在封装衬底中，并且其中，所述第一管芯和所述第二管芯都在所述封装衬底之上。
22.根据权利要求19或20所述的电子封装，其中，所述内插件附接到封装衬底，其中，所述内插件在所述第一管芯与所述封装衬底的表面之间。
23.一种电子系统，包括：
板；
附接到所述板的封装衬底；
附接到所述封装衬底的内插件；
在所述内插件之上的第一管芯；
在所述内插件之上的第二管芯；以及
在所述第一管芯和所述第二管芯之上的热沉，其中，所述内插件或所述热沉、或所述内插件和所述热沉包括：
沟槽，其中，所述沟槽位于所述第一管芯的第一边缘与所述第二管芯的第二边缘之间。
24.根据权利要求23所述的电子系统，其中，所述热沉是集成散热器。
25.根据权利要求23或24所述的电子系统，其中，所述内插件嵌入在所述封装衬底中。
CN202011456419.XA 2020-02-06 2020-12-10 用于切断热串扰的热沉切口和绝缘穿硅过孔 Pending CN113224046A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/783,819 US11837519B2 (en) 2020-02-06 2020-02-06 Heatsink cutout and insulating through silicon vias to cut thermal cross-talk
US16/783,819 2020-02-06

Publications (1)

Publication Number Publication Date
CN113224046A true CN113224046A (zh) 2021-08-06

Family

ID=76968833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011456419.XA Pending CN113224046A (zh) 2020-02-06 2020-12-10 用于切断热串扰的热沉切口和绝缘穿硅过孔

Country Status (5)

Country Link
US (1) US11837519B2 (zh)
KR (1) KR20210100525A (zh)
CN (1) CN113224046A (zh)
DE (1) DE102020130849A1 (zh)
TW (1) TW202131460A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11854935B2 (en) * 2020-02-19 2023-12-26 Intel Corporation Enhanced base die heat path using through-silicon vias
US11211364B1 (en) * 2020-06-24 2021-12-28 Micron Technology, Inc. Semiconductor device assemblies and systems with improved thermal performance and methods for making the same
TWI736488B (zh) * 2020-12-11 2021-08-11 欣興電子股份有限公司 晶片封裝結構及其製造方法
US11456231B2 (en) * 2021-01-18 2022-09-27 Fortinet, Inc. Heatsink arrangement for integrated circuit assembly and method for assembling thereof
US11721685B2 (en) * 2021-05-26 2023-08-08 Avago Technologies International Sales Pte. Limited Copper-bonded memory stacks with copper-bonded interconnection memory systems
US11909189B1 (en) * 2022-06-14 2024-02-20 Jakub Kodim Flexible wiring conduit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114761A (en) * 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader
US6519154B1 (en) * 2001-08-17 2003-02-11 Intel Corporation Thermal bus design to cool a microelectronic die
US20060170094A1 (en) * 2005-02-02 2006-08-03 Intel Corporation Semiconductor package integral heat spreader
US10964624B2 (en) * 2017-01-26 2021-03-30 Intel Corporation Techniques for fluid cooling of integrated circuits in packages
US11456232B2 (en) * 2018-08-10 2022-09-27 Intel Corporation Thermal assemblies for multi-chip packages
US20200350229A1 (en) * 2019-04-30 2020-11-05 Intel Corporation Integrated heat spreader with enhanced vapor chamber for multichip packages

Also Published As

Publication number Publication date
KR20210100525A (ko) 2021-08-17
DE102020130849A1 (de) 2021-08-12
US11837519B2 (en) 2023-12-05
TW202131460A (zh) 2021-08-16
US20210249324A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
US11837519B2 (en) Heatsink cutout and insulating through silicon vias to cut thermal cross-talk
US11521914B2 (en) Microelectronic assemblies having a cooling channel
US11933555B2 (en) Heat dissipation device having anisotropic thermally conductive sections and isotropic thermally conductive sections
US8901748B2 (en) Direct external interconnect for embedded interconnect bridge package
KR101782348B1 (ko) 챔퍼드 코너를 갖는 마이크로전자 다이
US9386685B2 (en) Interposer and semiconductor module using the same
TW201428936A (zh) 將中央處理單元／圖形處理單元／邏輯晶片嵌入疊合式封裝結構基板之方法
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
US8716830B2 (en) Thermally efficient integrated circuit package
JP2021153172A (ja) オープンキャビティブリッジの共平面配置アーキテクチャおよびプロセス
JP2023507050A (ja) 積層ボトムダイの冷却を改善する熱伝導スラグ／アクティブダイ
KR20160036667A (ko) 양면 다이 패키지
US10943851B1 (en) Reconstituted wafer assembly
US11854935B2 (en) Enhanced base die heat path using through-silicon vias
US20210272885A1 (en) Interposer heat spreader
KR20110115304A (ko) 방열 유닛 및 그 제조방법과 이를 이용한 스택 패키지
EP4020546A1 (en) Tec-embedded dummy die to cool the bottom die edge hotspot
EP3840037A1 (en) Package wrap-around heat spreader
US10685904B2 (en) Packaging device and manufacturing method thereof
CN112310031A (zh) 具有用于直接管芯到管芯互连的腔的双侧衬底
US20230317544A1 (en) Integrated circuit packages having reduced z-height and heat path
CN218827096U (zh) 一种封装结构
US20220413236A1 (en) Photonic integrated circuit cooling with a thermal die
US20230387074A1 (en) Integrated circuit assemblies having interconnection bridges spanning reticle boundary / dicing streets of monolithic structures therein
KR20230053415A (ko) 반도체 패키지 및 이의 냉각 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination