KR20210098230A - 트랜스포머 및 이를 포함하는 평판 디스플레이 장치 - Google Patents

Abstract

일 실시예에 따른 트랜스포머는, 상부 코어 및 하부 코어를 갖는 코어부; 및 상기 코어부 내에 배치된 코일부;를 포함하고, 상기 코일부는, 제1 방향으로 권선된 제1 코일; 상기 제1 방향과 반대인 제2 방향으로 권선된 제2 코일; 및 평판형상을 포함하는 제3 코일;을 포함하고, 상기 하부 코어는, 바디부; 상기 바디부로부터 돌출된 제1 레그부, 제2 레그부; 및 상기 제1 레그부 및 상기 제2 레그부 사이에 형성된 이격부를 포함하고, 상기 제1 레그부는 두 개의 제1 외족 및 상기 두 개의 제1 외족 사이에 배치되는 제1 중족을 포함하고, 상기 제2 레그부는 두 개의 제2 외족 및 상기 두 개의 제2 외족 사이에 배치되는 제2 중족을 포함하고, 상기 제1 코일은 상기 제1 중족을 둘러싸도록 배치되고, 상기 제2 코일은 상기 제2 중족을 둘러싸도록 배치될 수 있다.

Description

트랜스포머 및 이를 포함하는 평판 디스플레이 장치{TRANSFORMER AND FLAT PANEL DISPLAY DEVICE INCLUDING THE SAME}

본 발명은 트랜스포머 및 이를 포함하는 평판 디스플레이 장치에 관한 것이다.

일반적으로 전자 장치가 구동하기 위해서는 구동 전원이 필요하고, 이러한 구동 전원을 전자 장치에 공급하기 위해서 전원 공급 장치, 예컨대, 파워 공급 유닛(PSU: Power Supply Unit)이 필수적으로 채용된다.

특히, 평판 TV와 같은 디스플레이 장치에서는 슬림화가 디스플레이 사이즈의 대형화와 함께 요구되고 있기 때문에, 대형화된 디스플레이의 증가된 소비전력을 만족하면서도 두께를 줄여야 하는 과제가 있다.

파워 공급 유닛(PSU)에서는 다른 구성요소 대비 상대적으로 트랜스포머가 큰 부피를 차지하므로, 슬림화를 위해서는 트랜스포머 자체의 두께를 줄이는 것이 가장 큰 과제라 할 수 있다.

도 1은 일반적인 슬림형 트랜스포머 구성의 일례를 나타내는 분해사시도이다.

도 1을 참조하면, 일반적인 슬림형 트랜스포머(10)는 상부 코어(11)와 하부 코어(12) 사이에 2차측 코일(13)과 1차측 코일(14)을 포함한다. 2차측 코일(13)은 복수매의 도전성 금속 플레이트로 구성되고, 1차측 코일(14)은 도전선을 권선한 형태를 갖는 것이 보통이다. 구성에 따라서는 상부 코어(11)와 하부 코어(12) 사이에 보빈(미도시)이 배치되기도 한다.

그런데, 트랜스포머의 두께를 일정 수준(예컨대, 11mm) 이하로 줄일 경우, 누설 인덕턴스와 기생 캐패시턴스 특성으로 인한 성능 저하가 두드러지게 나타나는 문제점이 있다. 이를 도 2a 및 도 2b를 참조하여 설명한다.

도 2a는 슬림형 트랜스포머의 높이 변화와 누설 인덕턴스의 관계를, 도 2b는 1차 코일과 2차 코일 간의 거리 변화와 기생 캐패시턴스의 관계를 각각 나타낸다.

먼저 도 2a를 참조하면, 상부 코어(11)와 하부 코어(12)가 서로 접하는 부위(일반적으로 중족)에 형성되는 갭(gap)의 상대적 크기에 따른 다소간의 차이는 있으나, 트랜스포머의 높이, 예컨대, 상부 코어(11)의 상면으로부터 하부 코어(12)의 저면 사이의 거리가 13mm 이하가 되면 누설 인덕턴스가 매우 낮아지게 된다. 누설 인덕턴스가 낮으면 부하 변동에 의한 성능 편차가 커지게 되어 바람직하지 못하다. 이는 파워 공급 유닛(PSU)에서 트랜스포머가 구성하는 LC 공진 회로가 비교적 동작 주파수가 좁은 협대역으로 동작하고, 그에 따라 사용 전력에 따른 게인 변화가 크기 때문이다. 낮은 누설 인덕턴스의 해소를 위해 누설 인덕턴스를 확보하기 위하여 별도로 코어와 코일을 포함하는 인덕터를 추가하는 방안이 고려될 수 있다. 이는, LC 공진 회로가 LLC 공진 회로가 되고, LLC 공진 회로에서는 동작 주파수에 따른 게인 이득 변화가 LC 공진 회로 대비 낮아지기 때문이다. 그러나, 추가로 인덕터를 구비하게 될 경우 파워 공급 유닛(PSU)에 인덕터 실장을 위한 별도의 공간이 추가로 요구되는 문제점이 있다.

또한, 도 2b를 참조하면, 1차 코일(14)과 2차 코일(13)간의 수직 거리가 낮아질수록 기생 캐패시턴스가 급격히 증가하게 된다. 예컨대, 1차 코일(14)과 2차 코일(13) 간의 거리가 200um 이하가 되면 기생 캐패시턴스의 크기는 100pF이상이 된다. 일반적인 슬림형 트랜스포머에서 기생 캐패시턴스가 100pF 이상이 되면 전기 커플링에 의한 성능 열화, 예컨대, 저전력에서 전압 상승, 절연 약화, EMI(electromagnetic interference) 특성 열화 등이 나타나는 문제점이 있다.

이러한 기생 캐패시턴스의 감소를 위해 2차 코일(13)의 구성을 도전성 금속 플레이트에서 도전선(wire) 타입으로의 교체도 고려해볼 수 있겠으나, 도전선 타입으로 구성할 경우 코어(11, 12) 내측에 2차 코일의 수용 공간이 더 필요하게 되어 트랜스포머의 높이가 증가하는 문제점이 있다. 또한, 트랜스포머의 높이를 유지하면서 2차 코일의 수용 공간을 확보하기 위하여 코어(11, 12)의 두께를 줄일 경우, 코어 내 자속 밀도의 증가로 인해 발열이 커지는 문제가 발생한다.

본 발명이 이루고자 하는 기술적 과제는 더욱 소형화가 가능한 슬림형 트랜스포머 및 이를 이용한 평판 디스플레이 장치를 제공하는 것이다.

특히, 본 발명은 누설 인덕턴스를 확보하면서도 소형화가 가능한 슬림형 트랜스포머 및 이를 이용한 평판 디스플레이 장치를 제공하는 것이다.

아울러, 본 발명은 기생 캐패시턴스를 낮추면서도 소형화가 가능한 슬림형 트랜스포머 및 이를 이용한 평판 디스플레이 장치를 제공하는 것이다.

본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

일 실시예에 따른 트랜스포머는, 상부 코어 및 하부 코어를 갖는 코어부; 및 상기 코어부 내에 배치된 코일부;를 포함하고, 상기 코일부는, 제1 방향으로 권선된 제1 코일; 상기 제1 방향과 반대인 제2 방향으로 권선된 제2 코일; 및 평판형상을 포함하는 제3 코일;을 포함하고, 상기 하부 코어는, 바디부; 상기 바디부로부터 돌출된 제1 레그부, 제2 레그부; 및 상기 제1 레그부 및 상기 제2 레그부 사이에 형성된 이격부를 포함하고, 상기 제1 레그부는 두 개의 제1 외족 및 상기 두 개의 제1 외족 사이에 배치되는 제1 중족을 포함하고, 상기 제2 레그부는 두 개의 제2 외족 및 상기 두 개의 제2 외족 사이에 배치되는 제2 중족을 포함하고, 상기 제1 코일은 상기 제1 중족을 둘러싸도록 배치되고, 상기 제2 코일은 상기 제2 중족을 둘러싸도록 배치될 수 있다.

예를 들어, 상기 제2 코일은 상기 제1 코일 상에 두께방향으로 일부가 중첩되도록 배치될 수 있다.

예를 들어, 상기 제3 코일은 상기 제1 중족을 둘러싸도록 배치될 수 있다.

예를 들어, 상기 제1 코일의 단부와 상기 제2 코일의 단부는 제1 측으로 인출되고, 상기 제3 코일의 단부는 상기 제1 측과 대향하는 제2 측으로 인출될 수 있다.

예를 들어, 상기 제1코일 내지 제3코일 중 적어도 하나는 일부가 상기 코어부 외측으로 더 돌출될 수 있다.

예를 들어, 상기 두 개의 제1 외족과 상기 두 개의 제2 외족은 평면 상에서 나란히 배치되고, 상기 제1 중족과 상기 제2 중족은 평면 상에서 나란히 배치될 수 있다.

예를 들어, 상기 제1 레그부의 총 평면적은 상기 제2 레그부의 총 평면적보다 클 수 있다.

예를 들어, 상기 제1 중족 대비 상기 두 개의 제1 외족의 평면적 비, 또는 상기 제2 중족 대비 상기 두 개의 제2 외족의 평면적 비는 0.65 내지 0.8일 수 있다.

예를 들어, 상기 코어부의 평면적 대비 상기 제2 레그부의 평면적의 비율은 0.04 내지 0.08일 수 있다.

예를 들어, 상기 제1코일과 제2코일 사이에 절연층이 더 배치될 수 있다.

예를 들어, 상기 제1코일과 제3코일 사이에 절연층이 더 배치될 수 있다.

예를 들어, 트랜스포머는 상기 코어부 내에 배치된 보빈을 더 포함할 수 있다.

예를 들어, 상기 상부 코어와 상기 하부 코어 중 적어도 하나는, 상기 제1 중족과 상기 제2 중족 사이에 리세스를 가질 수 있다.

예를 들어, 트랜스포머는 상기 상부 코어와 상기 하부 코어를 전기적으로 단락시키는 코어 단락부를 더 포함할 수 있다.

또한, 일 실시예에 따른 회로 기판은, 기판; 상기 기판 상에 형성된 회로부; 및 상기 회로부와 전기적으로 연결된 트랜스포머;를 포함하고, 상기 트랜스포머는, 상부 코어 및 하부 코어를 갖는 코어부; 및 상기 코어부 내에 배치된 코일부;를 포함하고, 상기 코일부는 제1 방향으로 권선된 제1 코일; 상기 제1 방향과 반대인 제2 방향으로 권선된 제2 코일; 및 평판형상을 포함하는 제3 코일;을 포함하고, 상기 상부 코어는, 바디부; 상기 바디부로부터 돌출된 제1 레그부, 제2 레그부; 및 상기 제1 레그부 및 상기 제2 레그부 사이에 형성된 이격부를 포함하고, 상기 제1 레그부는 두 개의 제1 외족 및 상기 두 개의 제1 외족 사이에 배치되는 제1 중족을 포함하고, 상기 제2 레그부는 두 개의 제2 외족 및 상기 두 개의 제2 외족 사이에 배치되는 제2 중족을 포함하고, 상기 제1 코일은 상기 제1 중족을 둘러싸도록 배치되고, 상기 제2 코일은 상기 제2 중족을 둘러싸도록 배치될 수 있다.

실시 예에 의한 트랜스포머는 코어 공유를 통해 누설 인덕턴스를 확보하기 위한 인덕터가 내장되므로 소형화가 가능하다. 따라서, 이를 포함하는 평판 디스플레이 장치 또한 슬림화에 유리하다.

또한, 본 발명은 한 코어와 다른 코어를 단락시키는 코어 단락부로 인해 기생 캐패시턴스를 낮출 수 있어 전기 커플링에 의한 성능 열화가 방지될 수 있다.

본 발명에서 얻은 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 일반적인 슬림형 트랜스포머 구성의 일례를 나타내는 분해사시도이다.
도 2a는 슬림형 트랜스포머의 높이 변화와 누설 인덕턴스의 관계를, 도 2b는 1차 코일과 2차 코일 간의 거리 변화와 기생 캐패시턴스의 관계를 각각 나타낸다.
도 3은 일 실시예에 따른 트랜스포머 구성의 일례를 나타내는 분해사시도이다.
도 4는 일 실시예에 따른 코어 구성의 일례를 나타낸다.
도 5는 일 실시예에 따른 보빈 형태의 일례를 나타낸다.
도 6a는 일 실시예에 따른 트랜스포머의 권선 방향을 설명하기 위한 도면이다.
도 6b는 일 실시예에 따른 트랜스포머의 권선 방향이 갖는 효과를 설명하기 위한 도면이다.
도 7은 일 실시예에 따른 트랜스포머의 방열부를 설명하기 위한 도면이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조들이 기판, 각층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한, 도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부된 도면을 참조하여 본 실시예에 따른 트랜스포머를 상세히 설명하기로 한다.

도 3은 일 실시예에 따른 트랜스포머 구성의 일례를 나타내는 분해사시도이고, 도 4는 일 실시예에 따른 코어 구성의 일례를 나타낸다.

설명의 편의를 위하여 도 3에서 보빈은 도시는 생략되었으며, 보빈의 일 구성례는 도 5를 참조하여 후술하기로 한다.

도 3 및 도 4를 함께 참조하면, 일 실시예에 따른 트랜스포머(100)는 코어부(111, 112)와 코일부(120, 130, 140)를 포함할 수 있으며, 코일부(120, 130, 140)는 1차 코일(120), 2차 코일부(130) 및 인덕터 코일(140)을 포함할 수 있다. 이하, 각 구성 요소를 상세히 설명한다.

코어부(111, 112)는 자기회로의 성격을 가져 자속의 통로 역할을 할 수 있다. 코어부(111, 112)는 상측에서 결합되는 상부 코어(111)와 하측에서 결합되는 하부 코어(112)를 포함할 수 있다. 두 코어(111, 112)는 서로 상하로 대칭되는 형상일 수도 있고, 비대칭 형상일 수도 있다. 다만, 이하의 기재에서는 설명의 편의를 위하여 상하로 대칭되는 형상인 것으로 가정하며, 그에 따라 도 4에서는 그 중 하나인 상부코어(111)만 도시하였다.

코어부(111, 112)를 구성하는 상부코어(111)와 하부코어(112) 중 적어도 하나는 평판 형태의 바디부 및 바디부로부터 두께방향으로 돌출되며 소정의 방향을 따라 연장된 복수의 레그부를 포함할 수 있다. 복수의 레그부는 평면 상에서 일 축(여기서는 y축) 방향을 따라 연장되며 타 축(여기서는 x축) 방향을 따라 서로 이격되어 배치된 두 개의 제1 외족(TOL1, TOL2)과 두 개의 제1 외족(TOL1, TOL2) 사이에 배치된 한 개의 제1 중족(TCL)을 포함하는 제1 레그부 및 일 축(즉, y축) 방향을 따라 연장되며 타 축(즉, x축) 방향을 따라 서로 이격되어 배치된 두 개의 제2 외족(IOL1, IOL2)과 두 개의 제2 외족 사이에 배치된 한 개의 제2 중족(ICL)포함하는 제2 레그부를 가질 수 있다. 이때, 제1 레그부와 제2 레그부 사이는 서로 이격된 틈새 즉, 이격부가 형성될 수 있다.

여기서, 제1 레그부(TOL1, TCL, TOL2)는 트랜스포머의 코어로 주로 기능하며, 제2 레그부(IOL1, ICL, IOL2)는 누설 인덕턴스를 확보하기 위한 인덕터의 코어로 주로 기능하게 된다. 다시 말해, 일 실시예에 따른 코어부(111, 112)는 단일(즉, 일체형) 코어부 구성으로 트랜스포머와 인덕터의 두 자성소자의 코어의 기능을 함께 수행한다. 이러한 구성을 통해 트랜스포머만을 위한 코어와 인덕터만을 위한 코어를 별도로 구비하는 경우 대비 소형화에 유리하다.

네 개의 외족(TOL1, TOL2, IOL1, IOL2)은 서로 동일한 폭(a1)을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 예를 들어, 트랜스포머로 주로 기능하는 제1 외족(TOL1, TOL2)의 폭은 서로 같으나, 인덕터로 주로 기능하는 제2 외족(IOL1, IOL2)의 폭과는 상이할 수 있다. 또한, 두 개의 중족(TCL, ICL)의 폭(a2)은 서로 동일할 수 있으나, 반드시 이에 한정되는 것은 아니다. 예컨대, 두 개의 중족(TCL, ICL)의 폭이 서로 상이할 수도 있다.

트랜스포머의 코어로 주로 기능하는 제1 레그부(TOL1, TCL, TOL2)와 인덕터의 코어로 주로 기능하는 제2 레그부(IOL1, ICL, IOL2)는 일 방향(y축)을 따라 일정 거리(b2)만큼 이격되어 두 개의 제1 외족(TOL1, TOL2)과 두 개의 제2 외족(IOL1, IOL2) 사이 및 제1 중족(TCL)과 제2 중족(ICL) 사이에는 각각 이격부가 형성될 수 있다.

이때, 이격부는 중족들과 외족들의 y축 방향으로의 연장을 차단하고 코어에서 인덕터로 주로 기능하는 부분과 트랜스포머로 주로 기능하는 부분을 분할하는 경계가 될 수 있다.

이러한 이격부 중 제1 중족(TCL)과 제2 중족(ICL) 사이에 형성된 중족 이격부에서는 도 6a에 도시된 바와 같이 1차 코일(120)과 인덕터 코일(140)의 적어도 일부가 두께 방향(즉, z축 방향)으로 중첩될 수 있다. 두 코일(120, 140)이 중첩된다고 함은, 중족 이격부에서 두께 방향으로 더 큰 수용 공간이 필요함을 의미할 수 있으며, 각 코일(120, 140)의 발열 또한 중첩되므로 더 큰 발열이 발생함을 의미할 수 있다. 따라서, 코일 수용 공간 확보와 방열의 촉진을 위해 상부 코어(111)와 하부 코어(112) 중 적어도 하나에는 중족 이격부의 중앙부에 리세스(RC)가 배치될 수 있다. 리세스(RC)가 배치됨에 따라, 해당 부분의 코어두께가 얇아져 코일 배치를 위한 공간이 확보됨은 물론, 상부 코어(111)에서는 상측으로, 하부 코어(112)에서는 하측으로 전열 경로가 단축되어 방열 성능이 향상될 수 있다. 도 4를 기준으로 상부 코어(111)의 경우 리세스(RC)는 z축 방향으로 함몰되는 형태로 형성될 수 있으며, 평면 형상은 사각형인 것으로 도시되었으나, 반드시 이에 한정되는 것은 아니며, 크기 또한 다양하게 변경될 수 있음은 당업자에 자명하다.

한편, 코어부(111, 112)를 구성하는 하나의 코어, 예컨대, 도 4의 상부 코어(111)를 기준으로 전체 평면적(즉, a*b) 대비 네 개의 외족(TOL1, TOL2, IOL1, IOL2)과 두 개의 중족(TCL, ICL)의 평면적 합의 비율은 0.15 내지 0.30일 수 있다. 그에 따라, 전체 평면적 대비 외족이나 중족이 배치되지 않은 나머지 영역(이하, 편의상 "오픈 영역"또는 "홈부"라 칭함)의 비율은 0.7 내지 0.85일 수 있다.

전체 평면적 대비 외족과 중족의 평면적이 차지하는 비율이 증가하면 직렬 인덕턴스는 증가하고, 트랜스포머의 자화 인덕턴스는 감소한다. 반대로, 전체 평면적 대비 오픈 영역의 비율이 증가하면 직렬 인덕턴스는 감소하고 트랜스포머의 자화 인덕턴스는 증가하게 된다.

중족의 면적 대비 외족의 면적비는 a2 : 2*a1에 해당하며, 0.65 내지 0.8일 수 있으나, 반드시 이에 한정되는 것은 아니다. 이는 권선에 의한 자로 형성은 주로 중족을 중심으로 형성되기 때문이다.

또한, 제1 레그부(TCL, TOL1, TOL2)의 총 평면적은 제2 레그부(ICL, IOL1, IOL2)의 총 평면적보다 클 수 있다.

아울러, 코어 전체의 평면적 대비 인덕터로 주로 기능하는 인덕터부의 면적비, 즉, b:b3은 0.04~0.08일 수 있으나, 반드시 이에 한정되는 것은 아니다. 본 면적비가 커질수록 직렬 인덕턴스는 증가하게 된다.

지금까지 설명한 각 면적비는, 1차 코일(120)과 인덕터 코일(140)의 권선비가 1:1인 경우를 가정한 것으로, 코일간 권선비에 따른 조정이 가능함은 당업자에 자명하다.

상부 코어(111)와 하부 코어(112)가 상하로 결합될 때, 상부 코어(111)의 네 개의 외족(TOL1, TOL2, IOL1, IOL2)과 두 개의 중족(TCL, ICL) 각각은, 하부 코어(112)의 서로 대응되는 외족이나 중족과 대향하게 된다. 이때, 서로 대향하는 외족쌍이나 중족쌍 중 적어도 일부의 사이에는 소정 거리(예컨대, 10 내지 100um이나 반드시 이에 한정되는 것은 아니다)의 갭(gap)이 형성될 수 있다. 다시 말해, 상부 코어(111)와 하부 코어(112)가 결합될 때 두 개의 중족쌍과 네 개의 외족쌍이 형성되므로, 최대 6개의 갭이 형성될 수 있다. 따라서, 갭이 형성되는 위치와 개수를 제어하여 다양한 사양의 구현이 가능한 장점도 있다. 예를 들어, 트랜스포머로 주로 기능하는 중족(TCL)쌍과, 인덕터로 주로 기능하는 중족쌍(ICL)과 두 개의 외족(IOL1, IOL2)쌍 각각에 총 네 지점에 갭을 형성할 경우 인덕턴스 편차 관리에 유리할 수 있다. 다른 예로, 6개의 갭을 모두 형성할 경우 발열 부위가 최대한 분산되므로 발열 특성에 유리할 수 있다. 갭의 형성은 소정 두께를 가지며, 절연성을 갖는 스페이서를 서로 대향하는 중족이나 외족 사이에 삽입하는 방식이 적용될 수 있으나, 반드시 이에 한정되는 것은 아니다.

한편, 코어부(111, 112)는 자성물질, 예를 들어, 철 또는 페라이트를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.

1차 코일(120)은 트랜스포머로 주로 기능하는 중족(TCL)을 중심으로 권선될 수 있으며, 인덕터 코일(140)은 인덕터로 주로 기능하는 중족(ICL)을 중심으로 권선될 수 있다. 각 코일(120, 140)의 상하로는 코어부(111, 112) 및 인접한 다른 코일(120, 130, 140)간의 절연을 위한 절연층(미도시)이 배치될 수도 있다. 절연층은 케톤, 폴리이미드(Polyimide) 계열, PET(Polyethylene Terephthalate), 실리콘, 에폭시 계열 중 적어도 하나의 물질을 포함할 수 있으나 반드시 이에 한정되는 것은 아니다.

1차 코일(120) 및 인덕터 코일(140)은 강성 도체 금속, 예를 들어 구리 도전선이 나선형 또는 평면 나선형으로 수회 감겨진 다중 권선(winding)일 수 있으나, 반드시 이에 한정되는 것은 아니다. 예컨대, 각 코일(120, 140)은 섬유원사로 감싼 에나멜 와이어(USTC wire), 리츠(Litz) 와이어, 3중 절연 와이어(TIW: Triple Insulated Wire) 등이 적용될 수 있다.

1차 코일(120) 및 인덕터 코일(140) 각각을 구성하는 두 도전선의 네 단부는 동일한 방향으로 인출될 수 있다.

2차 코일부(130)는 평판 형상을 포함하는 제1 플레이트(131)와 제2 플레이트(132)를 포함할 수 있다. 제1 플레이트(131)와 제2 플레이트(132)는 도전성 금속(예컨대, 구리 또는 알루미늄)을 포함할 수 있으며, 각각은 서로 좌우 대칭되는 평면 형상을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 플레이트(131)와 제2 플레이트(132)는 트랜스포머로 주로 기능하는 중족(TCL)을 중심으로 정렬 및 적층되어 각각 1턴을 형성할 수 있으며, 적어도 두 플레이트(131, 132)의 사이에는 상술한 절연층이 배치되는 것이 바람직하다. 각 플레이트(131, 132)의 단부는 동일한 방향으로 인출될 수 있으며, 이때 인출 방향은 1차 코일(120) 및 인덕터 코일(140) 각각을 구성하는 두 도전선의 네 단부가 인출되는 방향과는 반대인 것이 바람직하나, 반드시 이에 한정되는 것은 아니다.

한편, 상술한 코일부(120, 130, 140) 중 적어도 하나는 일부가 상기 코어부(111, 112) 외측으로 더 돌출될 수도 있다.

도 5는 일 실시예에 따른 보빈 형태의 일례를 나타낸다. 도 5에서는 도 2와 달리 1차 코일(120), 2차 코일부(130) 및 인덕터 코일(140)의 도시가 생략되고, 보빈(150)이 추가로 도시되었다.

도 5를 참조하면, 상부 코어(111)와 하부 코어(112) 사이에 보빈(150)이 배치될 수 있다. 보빈(150)은 상부 플레이트(151)와 하부 플레이트(152), 제1 중공(153), 제2 중공(154), 제1 터미널(T1) 및 제2 터미널(T2)을 포함할 수 있다.

상부 플레이트(151)와 하부 플레이트(152)는 두께 방향(즉, z축 방향)으로 소정 간격 이격될 수 있으며, 이격된 공간에는 1차 코일(120)과 인덕터 코일(140)이 권선 및 수용될 수 있다. 전술된 바와 같이, 1차 코일(120)과 인덕터 코일(140)을 구성하는 각 도선의 단부들이 동일 방향으로 인출될 경우, 인출된 각 단부는 제1 터미널(T1)을 구성하는 복수의 개별 터미널에 전기적으로 연결될 수 있다. 여기서, 하부 플레이트(152)의 제1 중공(152)의 측부에는 1차 코일(120)과 인덕터 코일(140)을 구성하는 각 도선의 단부들이 제1 터미널(T1)로 인출되는 통로를 소정 각도로 형성하는 경사부(155)가 배치될 수 있다. 경사부(155)가 배치될 경우, 턴을 이루지 않고 제1 터미널(T1) 방향으로 인출되는 각 도선의 단부들이 두께 방향으로 상부 플레이트(151)와 하부 플레이트(152) 사이의 공간을 차지하지 않게 되므로 권선수 증대에 기여할 수 있다.

하부 플레이트(152)의 저면에는 2차 코일부(130)가 배치될 수 있으며, 2차 코일부(130)를 구성하는 제1 플레이트(131)와 제2 플레이트(132) 각각의 단부는 제2 터미널(T2)과 전기적으로 연결될 수 있다. 즉, 하부 플레이트(152)를 통해 2차 코일부(130)는 1차 코일(120) 및 인덕터 코일(140)과 적어도 하부 플레이트(152)의 두께만큼 이격되고, 이를 통해 절연 거리 확보가 가능하다.

제1 터미널(T1)과 제2 터미널(T2) 각각을 구성하는 복수의 개별 터미널은 보빈(150)의 중심에서 멀어지는 방향으로 연장될 때 일정 경사로를 이루어 높이를 확보한 후 수직방향으로 절곡되는 이른바 플렌지형 구조를 가질 수 있다. 이러한 플렌지형 구조를 가짐으로 인해 트랜스포머(100)가 파워 공급 유닛(PSU)의 기판에 배치된 중공 내에 실장될 수 있으며, 이를 통해 파워 공급 유닛(PSU) 내에서 트랜스포머(100)의 높이로 인한 영향을 감소시켜 슬림화에 더욱 기여할 수 있게 된다. 여기서, 파워 공급 유닛(PSU)은 기판 및 기판 상에 형성된 회로부를 포함하는 회로 기판을 포함하며, 트랜스포머(100)는 회로 기판 상에서 회로부와 전기적으로 연결될 수 있다.

한편, 제1 중공(153)은 코어부(111, 112)의 인덕터로 주로 기능하는 중족(ICL)이 관통할 수 있으며, 제2 중공(154)은 코어부(111, 112)의 트랜스포머로 주로 기능하는 중족(TCL)이 관통할 수 있다.

이하에서는 도 6a 및 도 6b를 참조하여 제1 코일(120)과 인덕터 코일(140)의 권선 방향을 설명한다.

도 6a는 일 실시예에 따른 트랜스포머의 권선 방향을 설명하기 위한 도면이고, 도 6b는 일 실시예에 따른 트랜스포머의 권선 방향이 갖는 효과를 설명하기 위한 도면이다.

먼저 도 6a를 참조하면, 실시예에 따른 1차 코일(120)과 인덕터 코일(140)은 서로 반대방향으로 권선될 수 있다. 예를 들어, 1차 코일(120)은 시계 방향으로, 인덕터 코일(140)은 반시계 방향으로 각각 권선될 수 있다. 물론, 이는 예시적인 것으로 1차 코일(120)은 반시계 방향으로, 인덕터 코일(140)은 시계 방향으로 권선될 수도 있다. 이와 같이 1차 코일(120)과 인덕터 코일(140)의 권선 방향이 반대인 이유는 도 6b를 참조하여 설명한다.

먼저, 도 6b의 상단을 참조하면, 1차 코일(120)이 시계 방향으로, 인덕터 코일(140)이 반시계 방향으로 각각 권선될 경우, 1차 코일(120)에 의해 발생하는 자속의 방향과 인덕터 코일(140)에 의해 발생하는 자속의 방향이 각 중족에서는 동일하므로 자속 보강 형태로 나타난다. 반대로, 각 외족에서는 1차 코일(120)에 의해 발생하는 자속의 방향과 인덕터 코일(140)에 의해 발생하는 자속의 방향이 반대가 되어 자속 상쇄의 형태로 나타난다. 이러한 경우 실험에서 1차 코일(120)과 인덕터 코일(140) 각각이 13턴이었을 경우 4100uH의 인덕턴스가, 12턴이었을 경우 3610uH의 인덕턴스가 발생하였다.

이와 달리, 도 6b의 중단에서와 같이 1차 코일(120)과 인덕터 코일(140) 각각의 권선 방향이 동일할 경우, 도 6a와 반대로 각 중족에서는 자속 상쇄가, 각 외족에서는 자속 보강이 일어나게 된다. 이러한 경우, 실험에서 1차 코일(120)과 인덕터 코일(140) 각각이 13턴이었을 경우 1946uH의 인덕턴스가, 12턴이었을 경우 1706uH의 인덕턴스가 발생하여, 도 6a와 같이 권선 방향이 반대인 경우 대비 현격한 인덕턴스 하락을 보였다. 결국, 우수한 누설 인덕턴스 값을 얻기 위해서는 1차 코일(120)과 인덕터 코일(140) 각각의 권선 방향이 서로 반대인 것이 바람직함을 알 수 있다.

한편, 도 6b의 하단에 도시된 바와 같이 외족이 일체형으로 형성될 경우에는 1차 코일(120)과 인덕터 코일(140) 각각의 권선 방향이 반대라 하더라도 각 외족에서 발생하는 자속 상쇄의 영향이 각 중족 영역까지 미치게 되어 중족 영역에서의 보강 특성이 낮아진다. 이러한 경우 누설 인덕턴스 값의 저하는 물론 발열 증대까지 야기하므로 이격부를 통해 외족의 연장이 차단되는 것이 바람직하다.

본 발명의 일 실시예에 의하면, 방열 성능의 향상을 위해 코어부(111, 112)에 방열부를 배치할 수도 있다. 이를 도 7을 참조하여 설명한다.

도 7은 일 실시예에 따른 트랜스포머의 방열부를 설명하기 위한 도면이다.

도 7을 참조하면, 코어부(111, 112)를 구성하는 상부 코어(111)와 하부 코어(112) 중 적어도 하나의 오픈 영역, 예컨대, 상부 코어(111)의 경우 저면의 오픈 영역, 하부 코어(112)의 경우 상면의 오픈 영역에 방열부(160)가 배치될 수 있다. 방열부(160)는 내열성과 열전도성이 우수한 소재, 예컨대, 그라파이트(Graphite)와 PI(폴리이미트 캡톤) 테이프 중 적어도 하나를 포함하는 필름 형태를 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 방열부(160)는 코어부(111, 112) 외부까지 연장되어 파워 공급 유닛(PSU) 등의 하우징이나 방열판에 접촉시켜 트랜스포머(100) 내부에서 발생하는 열을 신속히 방출시키는데 기여할 수 있다.

한편, 다른 실시예에 의하면, 1차 코일(120)과 2차 코일부(130) 간 수직 거리가 낮아질수록 증가하는 기생 캐패시턴스를 제어하기 위해 트랜스포머는 코어 단락부(미도시)를 더 포함할 수 있다. 코어 단락부는 코어부(111, 112)의 서로 대향하는 양 측면 또는 일 측면에 배치되어 상부 코어(111)와 하부 코어(112)를 전기적으로 서로 단락시키는 기능을 할 수 있다. 단락을 위해, 코어 단락부의 적어도 일부는 상부 코어(111)와 접촉(즉, 전기적으로 연결)하며, 상부 코어(111)와 접촉하는 부분을 제외한 나머지 부분 중 적어도 일부는 하부 코어(112)와 접촉할 수 있다. 또한, 상부 코어(111)와 하부 코어(112)의 단락을 위해 코어 단락부는 전도성 물질을 포함할 수 있으며, 트랜스포머 전체의 슬림화를 위해 박막 형태를 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 예컨대, 코어 단락부는 구리 박막(copper foil)일 수도 있고, 원형 또는 다각형 단면 형상을 갖는 도선 형태일 수도 있다. 다른 예로, 코어 단락부는 사각형이 아닌 다각형이나 원형 평면 형상을 갖는 박막 형상일 수도 있다.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

100: 트랜스포머 111, 112: 코어부
120: 1차 코일 130: 2차 코일부
140: 인덕터 코일 150: 보빈
160: 방열부

Claims (15)

1. 상부 코어 및 하부 코어를 갖는 코어부; 및
   상기 코어부 내에 배치된 코일부;를 포함하고,
   상기 코일부는,
   제1 방향으로 권선된 제1 코일;
   상기 제1 방향과 반대인 제2 방향으로 권선된 제2 코일; 및
   평판형상을 포함하는 제3 코일;을 포함하고,
   상기 상부 코어는,
   바디부;
   상기 바디부로부터 돌출된 제1 레그부, 제2 레그부; 및
   상기 제1 레그부 및 상기 제2 레그부 사이에 형성된 이격부를 포함하고,
   상기 제1 레그부는 두 개의 제1 외족 및 상기 두 개의 제1 외족 사이에 배치되는 제1 중족을 포함하고,
   상기 제2 레그부는 두 개의 제2 외족 및 상기 두 개의 제2 외족 사이에 배치되는 제2 중족을 포함하고,
   상기 제1 코일은 상기 제1 중족을 둘러싸도록 배치되고,
   상기 제2 코일은 상기 제2 중족을 둘러싸도록 배치된 트랜스포머.
2. 제1 항에 있어서,
   상기 제2 코일은 상기 제1 코일 상에 두께방향으로 일부가 중첩되도록 배치된 트랜스포머.
3. 제2 항에 있어서,
   상기 제3 코일은 상기 제1 중족을 둘러싸도록 배치된 트랜스포머.
4. 제1 항에 있어서,
   상기 제1 코일의 단부와 상기 제2 코일의 단부는 제1 측으로 인출되고,
   상기 제3 코일의 단부는 상기 제1 측과 대향하는 제2 측으로 인출되는 트랜스포머.
5. 제1 항에 있어서,
   상기 제1코일 내지 제3코일 중 적어도 하나는 일부가 상기 코어부 외측으로 더
   돌출된 트랜스포머.
6. 제1 항에 있어서,
   상기 두 개의 제1 외족과 상기 두 개의 제2 외족은 평면 상에서 나란히 배치되고,
   상기 제1 중족과 상기 제2 중족은 평면 상에서 나란히 배치된 트랜스포머.
7. 제1 항에 있어서,
   상기 제1 레그부의 총 평면적은 상기 제2 레그부의 총 평면적보다 큰 트랜스포머.
8. 제6 항에 있어서,
   상기 제1 중족 대비 상기 두 개의 제1 외족의 평면적 비, 또는 상기 제2 중족 대비 상기 두 개의 제2 외족의 평면적 비는 0.65 내지 0.8인 트랜스포머.
9. 제1 항에 있어서,
   상기 코어부의 평면적 대비 상기 제2 레그부의 평면적의 비율은 0.04 내지 0.08인 트랜스포머.
10. 제2 항에 있어서,
    상기 제1코일과 제2코일 사이에 절연층이 더 배치된 트랜스포머.
11. 제3 항에 있어서,
    상기 제1코일과 제3코일 사이에 절연층이 더 배치된 트랜스포머.
12. 제1 항에 있어서,
    상기 코어부 내에 배치된 보빈을 더 포함하는 트랜스포머.
13. 제1 항에 있어서,
    상기 상부 코어와 상기 하부 코어 중 적어도 하나는,
    상기 제1 중족과 상기 제2 중족 사이에 리세스를 갖는 트랜스포머.
14. 제1 항에 있어서,
    상기 상부 코어와 상기 하부 코어를 전기적으로 단락시키는 코어 단락부를 더 포함하는 트랜스포머.
15. 기판;
    상기 기판 상에 형성된 회로부; 및
    상기 회로부와 전기적으로 연결된 트랜스포머;를 포함하고,
    상기 트랜스포머는,
    상부 코어 및 하부 코어를 갖는 코어부; 및
    상기 코어부 내에 배치된 코일부;를 포함하고,
    상기 코일부는,
    제1 방향으로 권선된 제1 코일;
    상기 제1 방향과 반대인 제2 방향으로 권선된 제2 코일; 및
    평판형상을 포함하는 제3 코일;을 포함하고,
    상기 상부 코어는,
    바디부;
    상기 바디부로부터 돌출된 제1 레그부, 제2 레그부; 및
    상기 제1 레그부 및 상기 제2 레그부 사이에 형성된 이격부를 포함하고,
    상기 제1 레그부는 두 개의 제1 외족 및 상기 두 개의 제1 외족 사이에 배치되는 제1 중족을 포함하고,
    상기 제2 레그부는 두 개의 제2 외족 및 상기 두 개의 제2 외족 사이에 배치되는 제2 중족을 포함하고,
    상기 제1 코일은 상기 제1 중족을 둘러싸도록 배치되고,
    상기 제2 코일은 상기 제2 중족을 둘러싸도록 배치된 회로 기판.

Images