KR102479003B1 - 자성 소자 및 이를 포함하는 회로 기판 - Google Patents

Abstract

본 발명의 일 실시예에 따른 트랜스포머는, 코어부 및 상기 코어부 내에 적어도 일부가 수용되는 제1 코일부와 제2 코일부를 포함하고, 상기 제1 코일부 및 상기 제2 코일부 중 적어도 하나는, 복수의 도전선이 특정 영역에서 서로 교차하도록 하여 도전선 간의 인덕턴스 편차를 감소시킬 수 있다.

Description

자성 소자 및 이를 포함하는 회로 기판{MAGNETIC COMPONENT AND CIRCUIT BOARD HAVING THE SAME}

본 발명은 코일의 구성에 따른 인덕턴스 편차로 인한 발열을 저감할 수 있는 자성 소자 및 그를 포함하는 회로 기판에 관한 것이다.

전자기기의 전원공급장치에는 트랜스포머나 라인 필터와 같은 다양한 코일 부품이 탑재된다.

트랜스포머(Transformer, 변압기)는 다양한 목적으로 전자기기에 포함될 수 있다. 예를 들어, 트랜스포머는 하나의 회로에서 다른 회로로 에너지를 전달하는 에너지 전달기능을 수행하기 위해 사용될 수 있다. 또한, 트랜스포머는 전압의 크기를 바꾸는 승압 혹은 강압의 기능을 수행하기 위해서 사용될 수도 있다. 또한, 1차, 2차측 권선 간에 유도성 결합(커플링)만 되므로 어떠한 DC 경로도 직접 형성되지 않는 특징을 가지는 트랜스포머는 직류 차단 및 교류 통과를 위한 목적이나 두 회로간 절연 분리를 위해 사용될 수도 있다.

도 1은 일반적인 트랜스포머 구성의 일례를 나타내는 분해사시도이다.

도 1을 참조하면, 일반적인 슬림형 트랜스포머(10)는 상부 코어(11)와 하부 코어(12)를 포함하는 코어부와, 그(11, 12) 사이에 2차측 코일(13)과 1차측 코일(14)을 포함한다. 2차측 코일(13)은 복수매의 도전성 금속 플레이트로 구성되고, 1차측 코일(14)은 도전선을 권선한 형태를 갖는 것이 보통이다. 구성에 따라서는 상부 코어(11)와 하부 코어(12) 사이에 보빈(미도시)이 배치되기도 한다.

도 1에 도시된 트랜스포머에서는 1차측 코일과 2차측 코일이 수직 방향으로 중첩되는데, 2차측 코일에 도전성 금속 플레이트 대신 도전선을 적용할 경우, 1차측 코일과 2차측 코일은 수평 방향으로 서로 중첩되도록 배치될 수 있다.

그런데, 2 차측 코일에 도전선을 적용할 경우 슬림화를 위해 평면상에서 나란히 배치되어야 하기 때문에 코어부의 중족을 중심으로 턴을 형성함에 있어 중족에 가장 가까운 내측 도전선은 길이가 가장 짧게 되고, 가장 먼 외측 도전선은 길이가 가장 길게 되어 인덕턴스 편차가 발생하게 된다. 이러한 인덕턴스 편차는 전류의 쏠림을 야기하고, 전류의 쏠림은 다시 심한 발열의 원인이 되는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는 슬림하면서도 발열을 감소시킬 수 있는 트랜스포머 및 이를 이용한 회로 기판을 제공하는 것이다.

특히, 본 발명은 도전선으로 구성된 코일의 길이 차이로 인한 인덕턴스 편차에 따른 발열을 방지할 수 있는 트랜스포머 및 이를 이용한 회로 기판을 제공하는 것이다.

본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

일 실시예에 따른 트랜스포머는, 상부 코어 및 하부 코어를 포함하는 코어부; 및 상기 상부 코어와 상기 하부 코어 사이에 적어도 일부가 배치되는 보빈; 및 상기 보빈 상에 적어도 일부가 배치되는 제1 코일부와 제2 코일부를 포함하고, 상기 보빈은, 중앙부에 형성된 관통홀; 상기 관통홀로부터 상기 보빈의 제1 방향으로 일측에 배치된 제1 부; 상기 관통홀로부터 상기 제1부와 대향하는 타측에 배치된 제2부;를 포함하고, 상기 제1 코일부 및 상기 제2 코일부 중 적어도 하나는, 상기 관통홀의 주변에 배치된 복수의 도전선을 포함하고, 상기 복수의 도전선의 일측은 상기 제2 부 상에 배치되도록 연장되고, 상기 복수의 도전선의 타측은 양 말단이 상기 제1 부 상에 배치되도록 연장되고, 상기 복수의 도전선 중 제1 도전선과 제2 도전선은 적어도 일부가 상기 제2 부 상에서 중첩된 중첩부를 포함하고, 상기 보빈은, 상기 중첩부의 적어도 일부를 노출하도록 상기 제2 부에 형성된 오프닝을 가질 수 있다.

예를 들어, 상기 보빈은, 상부 플레이트; 하부 플레이트; 및 상기 상부 플레이트와 상기 하부 플레이트 사이에 배치되는 측벽부를 포함하고, 상기 오프닝은 상기 상부 플레이트 및 상기 하부 플레이트 중 적어도 하나에 형성될 수 있다.

예를 들어, 상기 오프닝은 반원형, 원형, 트랙형 및 다각형 중 어느 하나의 평면 형상을 가질 수 있다.

예를 들어, 상기 중첩부는, 상기 복수의 도전선 중 중첩 조합 쌍 각각에 대응되는 복수의 영역을 포함하고, 상기 오프닝은 상기 복수의 영역의 적어도 일부를 노출할 수 있다.

예를 들어, 상기 오프닝의 평면적은, 상기 복수의 영역의 평면적 합의 50% 내지 90%에 해당할 수 있다.

예를 들어, 상기 중앙부에서 상기 복수의 도전선 중 상기 제1 도전선과 상기 제2 도전선은 서로 나란하게 상기 제1 방향을 따라 연장될 수 있다.

예를 들어, 상기 중앙부에서 상기 제1 도전선과 상기 제2 도전선은 서로 중첩되지 않을 수 있다.

예를 들어, 상기 제1 도전선과 상기 제2 도전선은 상기 관통홀을 중심으로 상기 제1 방향을 따라 대칭 형상을 가질 수 있다.

예를 들어, 상기 복수의 도전선은, 평면상에서 상기 제1 도전선의 외측으로 턴을 형성하는 제3 도전선; 및 평면상에서 상기 제2 도전선의 외측으로 턴을 형성하는 제4 도전선을 더 포함할 수 있다.

예를 들어, 상기 제3 도전선은 상기 제1 도전선과 병렬로 턴을 형성하고, 상기 제4 도전선은 상기 제2 도전선과 병렬로 턴을 형성할 수 있다.

예를 들어, 상기 제1 코일부 및 상기 제2 코일부 중 적어도 하나는, 상기 제1부에 제2 방향을 따라 나란히 배치된 복수의 터미널 핀을 더 포함하고, 상기 복수의 터미널 핀 중 그라운드에 해당하는 복수의 터미널 핀을 서로 단락시키는 단락부를 더 포함할 수 있다.

일 실시예에 따른 회로 기판은, 기판; 및 상기 기판에 배치되는 트랜스포머를 포함하되, 상기 트랜스포머는, 상부 코어 및 하부 코어를 포함하는 코어부; 및 상기 상부 코어와 상기 하부 코어 사이에 적어도 일부가 배치되는 보빈; 및 상기 보빈 상에 적어도 일부가 배치되는 제1 코일부와 제2 코일부를 포함하고, 상기 보빈은, 중앙부에 형성된 관통홀; 상기 관통홀로부터 상기 보빈의 제1 방향으로 일측에 배치된 제1 부; 상기 관통홀로부터 상기 제1부와 대향하는 타측에 배치된 제2부;를 포함하고, 상기 제1 코일부 및 상기 제2 코일부 중 적어도 하나는, 상기 관통홀의 주변에 배치된 복수의 도전선을 포함하고, 상기 복수의 도전선의 일측은 상기 제2 부 상에 배치되도록 연장되고, 상기 복수의 도전선의 타측은 양 말단이 상기 제1 부 상에 배치되도록 연장되고, 상기 복수의 도전선 중 제1 도전선과 제2 도전선은 적어도 일부가 상기 제2 부 상에서 중첩된 중첩부를 포함하고, 상기 보빈은, 상기 중첩부의 적어도 일부를 노출하도록 상기 제2 부에 형성된 오프닝을 가질 수 있다.

실시 예에 의한 트랜스포머는 코일을 구성하는 복수의 도전선이 일 영역에서 서로 교차하도록 하여 도전선의 길이 차이를 최소화할 수 있다.

또한, 터미널 핀의 단락을 통해 병렬로 동일 턴을 구성하는 도전선 간의 인덕턴스 편차가 개선되어 발열이 저감된다.

아울러, 도전선 간 교차가 발생하는 영역에서 보빈이 오프닝을 가지므로 인해 슬림화가 가능하다.

본 발명에서 얻은 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 일반적인 슬림형 트랜스포머 구성의 일례를 나타내는 분해사시도이다.
도 2a는 일 실시예에 따른 트랜스포머의 평면도이다.
도 2b는 일 실시예에 따른 트랜스포머에서 코어부를 제거한 형태를 나타내는 평면도이다.
도 2c는 일 실시예에 따른 트랜스포머를 도 2a의 A-A'선을 따라 절개한 단면을 나타내는 단면도이다.
도 3은 일 실시예에 따른 제2 코일부 구성의 일례를 나타내는 평면도이다.
도 4a는 일 실시예에 따른 제2 코일부의 핀맵을 나타내고, 도 4b는 일 실시예에 따른 트랜스포머의 회로도이다.
도 5는 비교례에 따른 제2 코일부 구성의 일례를 나타내는 평면도이다.
도 6은 일 실시예에 따른 트랜스포머와 비교례에 따른 트랜스포머의 전류 편차를 나타낸다.
도 7은 일 실시예에 따른 트랜스포머와 비교례에 따른 트랜스포머의 발열 분포 형태의 일례를 나타낸다.
도 8은 다른 실시예에 따른 제2 코일부 구성의 일례를 나타내는 평면도이다.
도 9는 일 실시예에 따른 트랜스포머와 다른 실시예에 따른 트랜스포머의 발열 분포 형태의 일례를 나타낸다.
도 10은 일 실시예에 따른 제2 코일부의 제2 부에서 도전선 간에 중첩이 발생하는 형태를 설명하기 위한 도면이다.
도 11a는 또 다른 실시예에 따른 제2 코일부 평면도의 일례를, 도 11b는 도 11a에 도시된 제2 코일부의 측면도를, 도 11c는 또 다른 실시예에 따른 제2 코일부 평면도의 다른 일례를 각각 나타낸다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조들이 기판, 각층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한, 도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부된 도면을 참조하여 본 실시예에 따른 트랜스포머를 상세히 설명하기로 한다.

도 2a는 일 실시예에 따른 트랜스포머의 평면도이고, 도 2b는 일 실시예에 따른 트랜스포머에서 코어부를 제거한 형태를 나타내는 평면도이며, 도 2c는 일 실시예에 따른 트랜스포머를 도 2a의 A-A'선을 따라 절개한 단면을 나타내는 단면도이다.

도 2a 내지 도 2c를 함께 참조하면, 일 실시예에 따른 트랜스포머(100)는 코어부(111, 112), 제1 코일부(120) 및 제2 코일부(130)를 포함할 수 있다. 이하, 각 구성 요소를 상세히 설명한다.

코어부(111, 112)는 자기회로의 성격을 가져 자속의 통로 역할을 할 수 있다. 코어부(111, 112)는 상측에서 결합되는 상부 코어(111)와 하측에서 결합되는 하부 코어(112)를 포함할 수 있다. 두 코어(111, 112)는 서로 상하로 대칭되는 형상일 수도 있고, 비대칭 형상일 수도 있다. 다만, 이하의 기재에서는 설명의 편의를 위하여 상하로 대칭되는 형상인 것으로 가정한다.

상부 코어(111)와 하부 코어(112) 각각은 평판 형태의 바디부 및 바디부로부터 두께방향(즉, 3축 방향)으로 돌출되며 소정의 방향을 따라 연장된 복수의 레그부를 포함할 수 있다. 복수의 레그부는 평면 상에서 일 축(여기서는 1축) 방향을 따라 연장되며 타 축(여기서는 2축) 방향을 따라 서로 이격되어 배치된 두 개의 외족과, 두 개의 외족 사이에 배치된 한 개의 중족(CL)을 포함할 수 있다.

상부 코어(111)와 하부 코어(112)가 상하로 결합될 때, 상부 코어(111)의 외족과 중족 각각은, 하부 코어(112)의 서로 대응되는 외족이나 중족과 대향하게 된다. 이때, 서로 대향하는 외족쌍이나 중족쌍 중 적어도 일부의 사이에는 소정 거리(예컨대, 10 내지 100um이나 반드시 이에 한정되는 것은 아니다)의 갭(gap)이 형성될 수 있다.

또한, 코어부(111, 112)는 자성물질, 예를 들어, 철 또는 페라이트를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.

제1 코일부(120)는 중앙에 제1 관통홀(CH1)을 갖는 제1 보빈(B1)과, 제1 보빈의 수용공간 내에 제1 관통홀(CH1)을 중심으로 복수의 턴을 이루도록 권선된 제1 코일(C1)을 포함할 수 있다.

제2 코일부(130)는 중앙에 제2 관통홀(도 3의 CH2)을 갖는 제2 보빈(B2)과, 제2 보빈(B2)의 수용공간 내에 제2 관통홀(CH2)을 중심으로 턴을 형성하도록 배치된 제2 코일(C2)을 포함할 수 있다. 여기서, 제1 코일부(120)는 제2 관통홀(CH2)에 적어도 일부가 배치될 수 있다. 따라서, 제1 코일부(120)와 제2 코일부(130)는 적어도 일부가 제1 축 방향 및 제2 축 방향을 따라 중첩될 수 있다. 또한, 제2 보빈(B2)의 수용 공간은 상부 플레이트(TP), 하부 플레이트(BP) 및 상부 플레이트(TP)와 하부 플레이트(BP) 사이에 배치되는 측벽부(SW)로 정의될 수 있다.

제1 코일(C1)과 제2 코일(C2)은 강성 도체 금속, 예를 들어 구리 도전선이 나선형 또는 평면 나선형으로 수회 감겨진 다중 권선(winding)일 수 있으나, 반드시 이에 한정되는 것은 아니다. 예컨대, 제1 코일(C1)은 섬유원사로 감싼 에나멜 와이어(USTC wire), 리츠(Litz) 와이어, 3중 절연 와이어(TIW: Triple Insulated Wire) 등이 적용될 수 있다.

실시예에 따라, 제1 코일부(120)는 트랜스포머(100)의 1차측 코일에 해당할 수 있고, 제2 코일부(130)는 트랜스포머(100)의 2차측 코일에 해당할 수 있으나, 반드시 이에 한정되는 것은 아니다.

또한, 제2 코일(C2)의 직경은, 제2 보빈(B2)의 3축 방향으로의 높이의 0.7 내지 0.9배일 수 있으나, 반드시 이에 한정되는 것은 아니다.

보다 상세한 제2 코일부의 구성은 도 3을 참조하여 설명한다.

도 3은 일 실시예에 따른 제2 코일부 구성의 일례를 나타내는 평면도이다.

도 3에서는 설명의 편의를 위해 제2 보빈(B2)의 상부 플레이트(TP)가 제거된 형태로 도시된다.

도 3에 도시된 제2 코일부(130A)는 제2 보빈(B2), 제2 코일(C2) 및 복수의 터미널 핀(T1, T2, T3, T4, T5, T6, T7, T8)을 포함할 수 있다.

제2 보빈(B2)은 중앙부(CP), 중앙부(CP) 또는 제2 관통홀(CH2)에서 1축 방향으로 일측에 위치하는 제1부(1P), 및 중앙부(CP) 또는 제2 관통홀(CH2)에서 1축 방향으로 제1 부(1P)와 대향하는 타측에 위치하는 제2 부(2P)를 포함할 수 있다.

중앙부(CP)에는 제2 관통홀(CH2)이 배치될 수 있으며, 제1부(1P)에는 2축 방향을 따라 복수의 터미널 핀(T1, T2, T3, T4, T5, T6, T7, T8)이 나란히 배치될 수 있다.

제2 코일(C2)은 복수의 도전선(L1, L2, L3, L4)을 포함할 수 있다.

복수의 도전선(L1, L2, L3, L4)의 양 말단은 복수의 터미널 핀(T1, T2, T3, T4, T5, T6, T7, T8) 중 서로 다른 어느 하나에 각각 전기적으로 연결되며, 제2 관통홀(CH2)을 중심으로 각각 한 턴을 형성할 수 있다. 따라서, 인가하는 전류에 대한 저항을 낮추어 트랜스포머의 효율을 높일 수 있고, 저항에 의한 발열을 낮추어 트랜스포머에서 발생하는 열을 억제할 수 있다.

예를 들어, 제1 도전선(L1)의 양 말단은 제2 터미널 핀(T2)과 제5 터미널 핀(T5)에 연결되고, 제3 도전선(L3)의 양 말단은 제1 터미널 핀(T1)과 제6 터미널 핀(T6)에 각각 연결된다. 또한, 제2 도전선(L2)의 양 말단은 제4 터미널 핀(T4)과 제7 터미널 핀(T7)에 각각 연결되고, 제4 도전선(L4)의 양 말단은 제3 터미널 핀(T3)과 제8 터미널 핀(T8) 각각에 연결될 수 있다.

한편, 제1 도전선(L1)과 제3 도전선(L3)은, 제2 도전선(L2) 및 제4 도전선(L4)과 제2 부(2P)에서 적어도 일부가 3축 방향을 따라 중첩되도록 교차할 수 있다. 또한, 복수의 도전선(L1, L2, L3, L4)은 중앙부(CP)에서는 2축 방향을 따라 서로 나란하게 배치되며, 1축 방향을 따라 연장될 수 있다. 도 3에서는 복수의 도전선(L1, L2, L3, L4)은 중앙부(CP)에서 서로 3축 방향을 따라 중첩되지 않는 것으로 도시되었으나, 제2 부(2P)와 인접한 영역에서는 3축 방향으로 일부 중첩이 발생할 수도 있다. 즉, 복수의 도전선(L1, L2, L3, L4) 각각의 일측은 제2 부(2P) 상에 배치되도록 연장되고, 타측은 양 말단이 제1 부(1P) 상에 배치되도록 연장될 수 있다.

상술한 제2 코일부(130) 구성에 의해, 제2 부(2P) 등에서 제2 코일(C2)을 구성하는 도전선간 중첩이 발생하는 부분(즉, 중첩부)이 있게 되나, 개별 도전선의 관점에서는 1턴만 이루기 때문에 제2 코일(C2)은 1층으로 권선되는 것으로 볼 수 있다.

이러한 터미널 핀 연결 상태와 제2 부(2P)에서의 교차는 회로 관점에서 동일 턴을 이루는 부분간의 인덕턴스 매칭을 위함이다. 이를 도 4a 및 도 4b를 참조하여 설명한다.

도 4a는 일 실시예에 따른 제2 코일부의 핀맵을 나타내고, 도 4b는 일 실시예에 따른 트랜스포머의 회로도이다.

도 4a 및 도 4b를 참조하면, 제1 도전선(L1)과 제3 도전선(L3)은 병렬로 연결되어 트랜스포머의 2차측 코일의 제1 시그널에 대한 제1 턴부(NS2)를 구성하고, 제2 도전선(L2)과 제4 도전선(L4)은 2차측 코일의 제2 시그널에 대한 제2 턴부(NS3)를 구성한다. 이러한 경우, 제1 터미널 핀(T1)과 제2 터미널 핀(T2)은 제1 시그널에 대한 입력단에 해당하고, 제5 터미널 핀(T5)과 제6 터미널 핀(T6)은 제1 시그널에 대한 그라운드(Ground)에 해당한다. 또한, 제7 터미털 핀(T7)과 제8 터미널 핀(T8)은 제2 시그널에 대한 입력단에 해당하고, 제4 터미널 핀(T4)과 제5 터미널 핀(T5)은 제2 시그널에 대한 그라운에 해당한다. 여기서, 각 시그널의 그라운드는 서로 전기적으로 연결되어 이른 바 센터탭(Center Tap)(CT) 구조를 이룰 수 있다.

다시 도 3으로 돌아와서, 전술한 도전선과 터미널 핀들간의 연결로 인해, 병렬로 제1 턴부(NS2)를 구성하는 제1 도전선(L1) 및 제3 도전선(L3)은, 병렬로 제2 턴부(NS3)를 구성하는 제2 도전선(L2) 및 제4 도전선(L4)과 제2 관통홀(CH2)을 기준으로 1축 방향을 따라 평면 상에서 미러 이미지(대칭) 형태가 된다. 따라서, 제1 턴부(NS2)와 제2 턴부(NS3)는 실질적으로 동일한 도전선 구성을 가지므로, 도전선의 길이 차이로 인한 인덕턴스 편차가 최소화되며, 이를 통해 전류 쏠림에 따른 발열이 감소될 수 있다.

상술한 제2 코일부(130A)의 구성의 효과를 도 5 내지 도 7을 참조하여 비교례와의 비교를 통해 보다 상세히 설명한다.

도 5는 비교례에 따른 제2 코일부 구성의 일례를 나타내는 평면도이다.

도 5를 참조하면, 비교례에 따른 제2 코일부(130')는 제2 보빈(B2)의 구성은 일 실시예와 동일하나, 복수의 도전선(L1, L2, L3, L4)이 서로 평행하고 제2 부(2P)에서도 서로 3축 방향으로 적어도 일부가 중첩되도록 서로 교차하지 않는다. 이러한 경우, 제1 도전선(L1')이 가장 내측에서 턴을 형성하므로 가장 길이가 짧고, 제4 도전선(L4')이 가장 외측에서 턴을 형성하므로 가장 길이가 길게 된다.

도 6은 일 실시예에 따른 트랜스포머와 비교례에 따른 트랜스포머의 전류 편차를 나타낸다.

도 6을 참조하면, 상단과 하단 각각에 그래프가 도시되며, 각 그래프에서 공통적으로 세로축은 전류를, 가로축은 시간을 나타낸다. 또한, 상단 그래프는 일 실시예에 따른 제2 코일부(130A)에서 각 턴부의 실효(rms) 전류를 나타내고, 하단 그래프는 비교례에 따른 제2 코일부(130')에서 각 턴부의 실효(rms) 전류를 나타낸다.

먼저, 상단 그래프에 나타난 바와 같이, 일 실시예에 따른 제2 코일부(130A)는 턴부간 도전선 구성이 실질적으로 동일하므로, 제1 턴부(NS2)와 제2 턴부(NS3)의 전류 차이는 0.39A에 불과하다.

이와 달리, 상단 그래프에 나타난 바와 같이, 비교례에 따른 제2 코일부(130')는 턴부간 도전선 구성이 상이해지므로, 제1 턴부(NS2)와 제2 턴부(NS3)의 전류 차이가 1.56A에 달하였다.

이러한 전류 쏠림은 발열의 차이를 야기한다. 이를 도 7을 참조하여 설명한다.

도 7은 일 실시예에 따른 트랜스포머와 비교례에 따른 트랜스포머의 발열 분포 형태의 일례를 나타낸다.

도 7을 참조하면, 상단 영상은 일 실시예에 따른 제2 코일부(130A)가 적용된 트랜스포머의 동작 중 촬영된 열화상 카메라 영상으로, 제1 부(1P)에 해당하는 영역(610)에 온도가 비교적 균일함을 알 수 있으며, 최대 온도도 68도 정도로 측정되었다.

하단 영상은 비교례에 따른 제2 코일부(130')가 적용된 트랜스포머로, 특정 영역(620)에 전류가 집중되어 발열이 편중되며, 최대 온도도 70.7도로 일 실시예 대비 높음을 알 수 있다.

지금까지 설명한 일 실시예에 따른 트랜스포머는 제2 코일부(130)의 제2 코일(C2)을 구성하는 각 도전선들이 시그널별로 대칭형상을 가짐으로 인해 인덕턴스 편차가 감소되는 효과가 있다. 다만, 도 3에서 드러나듯이, 동일 시그널에 해당하는 턴부라도 병렬 연결된 각 도전선의 길이는 상이하다. 예를 들어, 제1 턴부(NS2)를 구성하는 제1 도전선(L1)과 제3 도전선(L3)의 경우, 제1 도전선(L1)이 제3 도전선(L3)의 내측에 위치하므로 상대적으로 길이가 짧다. 따라서, 이러한 도전선 편차까지 최소화하기 위하여, 본 발명의 다른 실시예에서는 터미널 핀을 서로 단락시켜 터미널 핀에서 발생하는 입력 인덕턴스의 편차를 트랜스포머 내에서 낮출 것을 제안한다. 이를 위한 제2 코일부 구성을 도 8을 참조하여 설명한다.

도 8은 다른 실시예에 따른 제2 코일부 구성의 일례를 나타내는 평면도이다.

도 8에 도시된 다른 실시예에 따른 제2 코일부(130B)의 구성은 단락부(SP1, SPC, SP2)를 제외하면 일 실시예에 따른 제2 코일부(130A)의 구성과 동일하므로, 중복되는 설명은 생략하기로 한다.

도 8을 참조하면, 제1 시그널의 입력단에 해당하는 제1 터미널 핀(T1)과 제2 터미널 핀(T2)은 제1 단락부(SP1)를 통해 단락될 수 있다. 또한, 제2 시그널의 입력단에 해당하는 제7 터미널 핀(T7)과 제8 터미널 핀(T8)은 제2 단락부(SP2)를 통해 단락될 수 있다. 아울러, 센터탭 구성의 그라운드에 해당하는 제3 내지 제6 터미널 핀(T3, T4, T5, T6)은 센터 단락부(SPC)를 통해 단락될 수 있다.

여기서, 각 단락부(SP1, SP2, SPC)는 솔더링을 통해 구현될 수 있으나, 이는 예시적인 것으로 반드시 이에 한정되는 것은 아니고, 터미널 핀 간의 단락이 가능하다면 어떠한 방식에도 한정되지 아니한다. 예를 들어, 각 단락부(SP1, SP2, SPC)는 도체 클립, 도체 핀 또는 이들과 솔더링의 조합을 통해 구현될 수도 있다.

도 8에서는 센터 단락부(SPC)가 일체형으로 구성되어 제3 내지 제6 터미널 핀(T3, T4, T5, T6) 모두를 단락시키는 것으로 도시되었으나, 다른 양상에 의하면 센터 단락부(SPC)는 제3 터미널 핀(T3)과 제4 터미널 핀(T4)을 단락시키는 제1 센터 단락부(미도시)와, 제5 터미널 핀(T5)과 제6 터미널 핀(T6)을 단락시키는 제2 센터 단락부(미도시)로 구성될 수도 있다. 이러한 경우, 제1 센터 단락부(미도시)와 제2 센터 단락부(미도시)는 트랜스포머 내에서 전기적으로 연결되지 않을 수 있다.

다른 실시예에 따른 제2 코일부(130B)의 효과는 도 9를 참조하여 설명한다.

도 9는 일 실시예에 따른 트랜스포머와 다른 실시예에 따른 트랜스포머의 발열 분포 형태의 일례를 나타낸다.

도 9을 참조하면, 상단 영상은 일 실시예에 따른 제2 코일부(130A)가 적용된 트랜스포머의 동작 중 촬영된 열화상 카메라 영상으로, 센터탭에 해당하는 각 터미널이 단락되지 않아 센터탭 부근(910)에 상대적으로 열이 집중됨을 알 수 있다.

하단 영상은 다른 실시예에 따른 제2 코일부(130B)가 적용된 트랜스포머로, 센터탭에 부근(920)에서도 발열이 개선됨을 알 수 있다. 특히, 온도에 있어서 상단 영상에서는 최대 69도로 측정되나, 하단 영상에서도는 최대 63.5도로 5.5도 가량 발열이 감소함을 알 수 있다.

인덕턴스에 있어서 실험 결과는 아래 표 1과 같다.

구분	제2 부에서 교차		제2 부에서 교차없음
	도전선	2nd Ls [ uH]	도전선	2nd Ls [ uH]
단락부 없음	L3	2.78	L3	2.81
	L1	2.71	L1	2.62
	△	0.07	△	0.19
	L4	2.78	L4	2.74
	L2	2.71	L2	2.6
	△	0.07	△	0.14
제1 센터 단락부& 제2 센터 단락부	L3	2.71	L3	2.65
	L1	2.7	L1	2.62
	△	0.01	△	0.03
	L4	2.71	L4	2.66
	L2	2.71	L2	2.64
	△	0	△	0.02
일체형 센터 단락부	L3	2.71	L3	2.64
	L1	2.7	L1	2.62
	△	0.01	△	0.02
	L4	2.71	L4	2.66
	L2	2.71	L2	2.65
	△	0	△	0.01

표 1에 결과가 나타난 실험은 제2 보빈(B2)의 제2 부(2P)에서 도전선간 교차가 있는지 여부와, 단락부의 구성에 따라 총 6개의 케이스로 수행되었으며, 측정값은 각 도전선(L1 내지 L4)의 인덕턴스를 측정하는 방식으로 진행되었다.

즉, 표 1의 구분에서 "제2 부에서 교차"는 도 3이나 도 8과 같이 제2 보빈(B2)의 제2 부(2P)에서 도전선간 교차가 발생하는 구성을 의미하고, "제 2부에서 교차없음"은 도 5와 같은 구성을 의미할 수 있다.

또한, "단락부 없음"은 도 3 또는 도 5와 같이 단락부가 없는 구성을 의미하고, "일체형 센터 단락부"는 도 8과 같은 단락부 구성을 의미한다. 아울러, "제1 센터 단락부 & 제2 센터 단락부"는 도 8의 구성에서 센터 단락부(SPC)가 일체형이 아닌, 제3 터미널 핀(T3)과 제4 터미널 핀(T4)을 단락시키는 제1 센터 단락부(미도시)와, 제5 터미널 핀(T5)과 제6 터미널 핀(T6)을 단락시키는 제2 센터 단락부(미도시)로 분리된 구성을 의미한다.

표 1을 참조하면, 단락부의 유무와 무관하게, "제2 부에서 교차" 케이스들이 "제2 부에서 교차 없음"케이스들 대비 인덕턴스 편차가 적은 것으로 나타나, 제2 부에서 도전선간의 교차를 통해 도전선간의 길이 편차를 낮추는 것이 인덕턴스 편차 해소에 효과적임을 알 수 있다.

또한, 단락부가 존재하는 경우 단락부가 존재하지 않는 경우 대비 인덕턴스 편차가 크게 낮았으며, 센터 단락부의 경우 일체형인 경우가 제1/제2 센터 단락부를 별도로 구비한 구성 대비 조금 더 우수한 성능을 보임을 알 수 있다.

한편, 제2 보빈(B2)의 제2 부(2P)에서 도전선간의 교차가 발생함에 따라, 도전선 간의 3축 방향으로 중첩이 발생하여 제2 보빈(B2)의 측벽부(SW) 높이가 도전선 두께의 2배 이상 확보되어야 제2 부(2P)에서 제2 보빈(B2)의 변형이 방지될 수 있다. 그러나, 이러한 측벽부(SW)의 높이 확보로 인해 제2 보빈(B2)이 전체적으로 두꺼워지고, 이는 트랜스포머 전체의 두께를 증가시킬 수 있다. 이를 도 10을 참조하여 설명한다.

도 10은 일 실시예에 따른 제2 코일부의 제2 부에서 도전선 간에 중첩이 발생하는 형태를 설명하기 위한 도면이다. 도 10에서는 이해를 돕기 위하여 도전선(L1, L2, L3, L4)을 중첩과 무관하게 실선으로 표현하였다.

도 10을 참조하면, 제2 코일부의 제2 부(2P)에서, 복수의 도전선 간의 중첩 조합 쌍에 따라 복수의 중첩 영역을 갖는다. 예를 들어, 제2 부(2P)에서는 제3 도전선(L3)과 제4 도전선이 평면 상에서 중첩되는 제1 영역(A1), 제1 도전선(L1)과 제4 도전선(L4)이 평면 상에서 중첩되는 제2 영역(A2), 제2 도전선(L2)과 제3 도전선(L3)이 평면 상에서 중첩되는 제3 영역(A3) 및 제1 도전선과 제2 도전선이 평면 상에서 중첩되는 제4 영역(A4)이 발생한다.

이러한 영역들(A1, A2, A3, A4)에서는 3축 방향으로 나머지 영역 대비 더 큰 수용 공간이 요구된다.

따라서, 본 발명의 또 다른 실시예에서는 제2 보빈(B2) 제2 부(2P)에 해당하는 영역에 상부 플레이트(TP)와 하부 플레이트(BP) 중 적어도 하나에 오프닝을 형성하여 제2 보빈의 두께 증가를 방지할 것을 제안한다.

도 11a는 또 다른 실시예에 따른 제2 코일부 평면도의 일례를, 도 11b는 도 11a에 도시된 제2 코일부를 도 11a 상단의 화살표 방향으로 바라본 측면도를, 도 11c는 또 다른 실시예에 따른 제2 코일부 평면도의 다른 일례를 각각 나타낸다.

도 11a와 도 11b를 함께 참조하면, 또 다른 실시예에 따른 제2 코일부(130C)에는, 제2 보빈의 상부 플레이트(TP_A)와 하부 플레이트(BP_A) 각각에 반원형 평면 형상을 갖는 오프닝(OP1_T, OP1_B)이 중첩부의 적어도 일부를 노출시키도록 형성된다. 이러한 오프닝(OP1_T, OP1_B)을 가짐으로 인해, 도 11b에 도시된 바와 같이 수용 공간의 높이(h2)(즉, 측벽부(SW) 높이)가 도전선의 직경(D)의 2배보다 작더라도 보빈의 변형 없이 도전선들이 교차할 공간이 확보될 수 있다. 따라서, 제2 보빈의 두께 증가가 방지될 수 있다.

한편, 1축 방향으로 오프닝(OP1_T, OP1_B)의 최대 길이(h1)는 도 10에 도시된 바와 같이 각 도전선의 직경의 2배(2*D)보다는 큰 것이 바람직하다. 또한, 오프닝(OP1_T, OP1_B)의 위치는 도 10의 도전선 간 중첩이 발생하는 네 영역(A1, A2, A3, A4) 각각을 적어도 일부라도 포함하는 것이 바람직하다. 아울러, 오프닝(OP1_T, OP1_B)의 평면적은 도전선 간 중첩이 발생하는 네 영역(A1, A2, A3, A4)의 면적합 대비 50% 내지 90%인 것이 바람직하나, 반드시 이에 한정되는 것은 아니다.

또한, 오프닝(OP1_T, OP1_B)의 평면 형상은 도 11a에서는 반원형으로 도시되었으나, 이는 예시적인 것으로 도전선 간 중첩이 발생하는 네 영역(A1, A2, A3, A4) 각각을 적어도 일부라도 포함시킬 수 있다면 원형, 트랙형, 다각형 등 그 형상에 제한되지 아니한다. 예를 들어, 도 11c에 도시된 바와 같이, 제2 코일부(130D)의 오프닝(OP2_T, OP2_B)은 삼각형 평면 형상을 가질 수도 있다.

지금까지 설명한 실시예들에 따른 트랜스포머는 제2 코일부(130, 130A, 130B, 130C, 130D)가 트랜스포머의 2차측 코일에 해당함을 가정하여 설명하였으나, 제2 코일부(130, 130A, 130B, 130C, 130D)에 적용된 인덕턴스 편차를 감소시키기 위한 구성은 제1 코일부(120) 또는 제1 및 제2 코일부 모두에 적용될 수도 있다.

아울러, 전술된 바와 같이, 실시예에 따른 트랜스포머(100)는 다른 자성 소자(예컨대, 인덕터)와 함께 파워 공급 장치(PSU) 등을 구성하는 회로 기판(미도시)을 구성할 수 있다.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

100: 트랜스포머 111, 112: 코어부
120: 제1 코일
130, 130A, 130B, 130C, 130D: 제2 코일

Claims (12)

1. 상부 코어 및 하부 코어를 포함하는 코어부; 및 상기 상부 코어와 상기 하부 코어 사이에 적어도 일부가 배치되는 보빈; 및
   상기 보빈 상에 적어도 일부가 배치되는 제1 코일부와 제2 코일부를 포함하고,
   상기 보빈은,
   중앙부에 형성된 관통홀;
   상기 관통홀로부터 상기 보빈의 제1 방향으로 일측에 배치된 제1 부;
   상기 관통홀로부터 상기 제1부와 대향하는 타측에 배치된 제2 부;를 포함하고,
   상기 제1 코일부 및 상기 제2 코일부 중 적어도 하나는,
   상기 관통홀의 주변에 배치된 복수의 도전선을 포함하고,
   상기 복수의 도전선의 일측은 상기 제2 부 상에 배치되도록 연장되고,
   상기 복수의 도전선의 타측은 양 말단이 상기 제1 부 상에 배치되도록 연장되고,
   상기 복수의 도전선 중 제1 도전선과 제2 도전선은 적어도 일부가 상기 제2 부 상에서 중첩된 중첩부를 포함하고,
   상기 보빈은,
   상기 중첩부의 적어도 일부를 노출하도록 상기 제2 부에 형성된 오프닝을 갖는, 트랜스포머.
2. 제1 항에 있어서,
   상기 보빈은,
   상부 플레이트;
   하부 플레이트; 및
   상기 상부 플레이트와 상기 하부 플레이트 사이에 배치되는 측벽부를 포함하고,
   상기 오프닝은 상기 상부 플레이트 및 상기 하부 플레이트 중 적어도 하나에 형성되는, 트랜스포머.
3. 제2 항에 있어서,
   상기 오프닝은,
   반원형, 원형, 트랙형 및 다각형 중 어느 하나의 평면 형상을 갖는, 트랜스포머.
4. 제1 항에 있어서,
   상기 중첩부는,
   상기 복수의 도전선 중 중첩 조합 쌍 각각에 대응되는 복수의 영역을 포함하고,
   상기 오프닝은,
   상기 복수의 영역의 적어도 일부를 노출하는, 트랜스포머.
5. 제4 항에 있어서,
   상기 오프닝의 평면적은,
   상기 복수의 영역의 평면적 합의 50% 내지 90%에 해당하는, 트랜스포머.
6. 제1 항에 있어서,
   상기 중앙부에서 상기 복수의 도전선 중 상기 제1 도전선과 상기 제2 도전선은 서로 나란하게 상기 제1 방향을 따라 연장되는, 트랜스포머.
7. 제6 항에 있어서,
   상기 중앙부에서 상기 제1 도전선과 상기 제2 도전선은 서로 중첩되지 않는, 트랜스포머.
8. 제6 항에 있어서,
   상기 제1 도전선과 상기 제2 도전선은 상기 관통홀을 중심으로 상기 제1 방향을 따라 대칭 형상을 갖는, 트랜스포머.
9. 제6 항에 있어서,
   상기 복수의 도전선은,
   평면상에서 상기 제1 도전선의 외측으로 턴을 형성하는 제3 도전선; 및
   평면상에서 상기 제2 도전선의 외측으로 턴을 형성하는 제4 도전선을 더 포함하는, 트랜스포머.
10. 제9 항에 있어서,
    상기 제3 도전선은 상기 제1 도전선과 병렬로 턴을 형성하고,
    상기 제4 도전선은 상기 제2 도전선과 병렬로 턴을 형성하는, 트랜스포머.
11. 제1 항에 있어서,
    상기 제1 코일부 및 상기 제2 코일부 중 적어도 하나는,
    상기 제1 부에 제2 방향을 따라 나란히 배치된 복수의 터미널 핀을 더 포함하고,
    상기 복수의 터미널 핀 중 그라운드에 해당하는 복수의 터미널 핀을 서로 단락시키는 단락부를 더 포함하는, 트랜스포머.
12. 기판; 및
    상기 기판에 배치되는 트랜스포머를 포함하되,
    상기 트랜스포머는,
    상부 코어 및 하부 코어를 포함하는 코어부; 및상기 상부 코어와 상기 하부 코어 사이에 적어도 일부가 배치되는 보빈; 및
    상기 보빈 상에 적어도 일부가 배치되는 제1 코일부와 제2 코일부를 포함하고,
    상기 보빈은,
    중앙부에 형성된 관통홀;
    상기 관통홀로부터 상기 보빈의 제1 방향으로 일측에 배치된 제1 부;
    상기 관통홀로부터 상기 제1부와 대향하는 타측에 배치된 제2부;를 포함하고,
    상기 제1 코일부 및 상기 제2 코일부 중 적어도 하나는,
    상기 관통홀의 주변에 배치된 복수의 도전선을 포함하고,
    상기 복수의 도전선의 일측은 상기 제2 부 상에 배치되도록 연장되고,
    상기 복수의 도전선의 타측은 양 말단이 상기 제1 부 상에 배치되도록 연장되고,
    상기 복수의 도전선 중 제1 도전선과 제2 도전선은 적어도 일부가 상기 제2 부 상에서 중첩된 중첩부를 포함하고,
    상기 보빈은,
    상기 중첩부의 적어도 일부를 노출하도록 상기 제2 부에 형성된 오프닝을 갖는, 회로 기판.

Images