KR20210083271A

KR20210083271A - 리니어 전원 회로

Info

Publication number: KR20210083271A
Application number: KR1020217012689A
Authority: KR
Inventors: 이사오 다꼬베; 유헤이 야마구찌; 유끼히로 와따나베; 신고 하시구찌
Original assignee: 로무 가부시키가이샤
Priority date: 2018-10-31
Filing date: 2019-10-21
Publication date: 2021-07-06
Also published as: DE112019005412T5; US11550349B2; JPWO2020090551A1; WO2020090551A1; US20210382510A1; CN112912814B; JP7295881B2; CN112912814A

Abstract

리니어 전원 회로는, 입력 전압이 인가되는 입력단과 출력 전압이 인가되는 출력단 사이에 마련된 출력 트랜지스터와, 상기 출력 트랜지스터를 구동하는 드라이버와, 상기 출력단으로부터 출력되는 출력 전류에 관한 정보를 상기 드라이버에 피드백하는 피드백부를 구비한다. 상기 드라이버는, 상기 출력 전압에 기초하는 전압과 기준 전압의 차, 및 상기 정보에 기초하여 상기 출력 트랜지스터를 구동한다.

Description

리니어 전원 회로

본 발명은 리니어 전원 회로에 관한 것이다.

LDO[low drop out] 등의 리니어 전원 회로는 다양한 가지 디바이스의 전원 수단으로서 사용되고 있다.

또한, 상기에 관련된 종래 기술의 일례로서는, 특허문헌 1을 들 수 있다.

일본 특허 공개 제2003-84843호 공보

특허문헌 1에서 제안되어 있는 리니어 레귤레이터에서는, 조정 출력 전압(리니어 레귤레이터의 출력 전압)에 관한 정보를 증폭기에 피드백하기 위해, 당해 증폭기의 각 구성 요소에서 위상 지연이 발생한다. 그 때문에, 특허문헌 1에서 제안되어 있는 리니어 레귤레이터에서는 원하는 주파수 특성을 얻기가 곤란하며, 출력 콘덴서에 의한 위상 보상을 보완하는 위상 보상 회로의 추가, 출력 콘덴서의 대형화 등의 대책이 필요하게 된다.

본 발명은 상기 상황을 감안하여, 원하는 주파수 특성을 용이하게 얻을 수 있는 리니어 전원 회로를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해, 본 발명에 관한 리니어 전원 회로는, 입력 전압이 인가되는 입력단과 출력 전압이 인가되는 출력단 사이에 마련된 출력 트랜지스터와, 상기 출력 트랜지스터를 구동하는 드라이버와, 상기 출력단으로부터 출력되는 출력 전류에 관한 정보를 상기 드라이버에 피드백하는 피드백부를 구비하고, 상기 드라이버는, 상기 출력 전압에 기초하는 전압과 기준 전압의 차, 및 상기 정보에 기초하여 상기 출력 트랜지스터를 구동하는 구성(제1 구성)으로 한다.

또한, 상기 제1 구성인 리니어 전원 회로에 있어서, 상기 드라이버는, 상기 출력 전압에 기초하는 전압과 상기 기준 전압의 차에 따른 전압을 출력하는 차동 증폭기를 구비하고, 상기 피드백부는, 상기 차동 증폭기의 출력으로부터 상기 출력단까지의 제1 경로의 제1 소정 위치에 상기 정보를 피드백하는 구성(제2 구성)이어도 된다.

또한, 상기 제2 구성인 리니어 전원 회로에 있어서, 상기 드라이버는, 상기 차동 증폭기의 출력에 기초하는 전압을 전류로 변환하여 출력하는 변환기와, 상기 변환기의 출력을 전류 증폭하는 전류 증폭기를 더 구비하고, 상기 피드백부는, 상기 전류 증폭기에 상기 정보를 피드백하는 구성(제3 구성)이어도 된다.

또한, 상기 제3 구성인 리니어 전원 회로에 있어서, 상기 피드백부는, 상기 전류 증폭기의 입력으로부터 상기 출력단까지의 제2 경로의 제2 소정 위치로부터 상기 정보를 취득하고, 상기 제2 소정 위치는 상기 제1 소정 위치보다 상기 출력단측에 위치하는 구성(제4 구성)이어도 된다.

또한, 상기 제4 구성인 리니어 전원 회로에 있어서, 상기 전류 증폭기는, 전류 싱크형 커런트 미러 회로와 전류 소스형 커런트 미러 회로를 각각 복수 구비하고, 어느 상기 전류 싱크형 커런트 미러 회로의 입력측이 상기 제1 소정 위치이고, 상기 피드백부는, 상기 정보에 따른 전류를 상기 제1 소정 위치로부터 인발하고, 상기 피드백부에 의해 상기 제1 소정 위치로부터 인발되는 전류와, 입력측이 상기 제1 소정 위치인 상기 전류 싱크형 커런트 미러 회로에 의해 상기 제1 소정 위치로부터 인발되는 전류의 합성 전류의 최댓값은, 상기 변환기의 출력에 의존하지 않는 구성(제5 구성)이어도 된다.

또한, 상기 제5 구성인 리니어 전원 회로에 있어서, 위상 보상을 행하는 위상 보상부를 더 구비하고, 상기 위상 보상부는, 상기 제1 소정 위치로부터 상기 제2 소정 위치까지의 사이 이외에 위치하는 구성(제6 구성)이어도 된다.

또한, 상기 제2 내지 제6의 어느 구성인 리니어 전원 회로에 있어서, 상기 드라이버는, 상기 차동 증폭기의 출력이 일단에 인가되고 그라운드 전위가 타단에 인가되는 용량을 더 구비하고, 상기 차동 증폭기의 전원 전압이 상기 출력 전압에 기초하는 전압인 구성(제7 구성)이어도 된다.

또한, 상기 제3 내지 제6의 어느 구성인 리니어 전원 회로에 있어서, 상기 드라이버는, 상기 차동 증폭기의 출력이 일단에 인가되고 그라운드 전위가 타단에 인가되는 용량을 더 구비하고, 상기 차동 증폭기의 전원 전압이 상기 출력 전압에 기초하는 전압이고, 상기 변환기의 전원 전압이 상기 출력 전압에 기초하는 전압이고, 상기 전류 증폭기의 전원 전압이 정전압인 구성(제8 구성)이어도 된다.

또한, 상기 제3 내지 제6의 어느 구성인 리니어 전원 회로에 있어서, 상기 드라이버는, 상기 차동 증폭기의 출력이 일단에 인가되고 상기 출력 전압에 기초하는 전압이 타단에 인가되는 용량을 더 구비하고, 상기 차동 증폭기의 전원 전압이 제1 정전압이고, 상기 전류 증폭기의 전원 전압이 제2 정전압인 것, 또는 상기 차동 증폭기의 전원 전압 및 상기 전류 증폭기의 전원 전압이 상기 입력 전압인 것 중 어느 것인 구성(제9 구성)이어도 된다.

또한, 상기 제8 또는 제9 구성인 리니어 전원 회로에 있어서, 상기 차동 증폭기의 내압은, 상기 전류 증폭기의 내압보다 낮은 구성(제10 구성)이어도 된다.

또한, 상기 제8 내지 제10의 어느 구성인 리니어 전원 회로에 있어서, 상기 차동 증폭기의 게인은, 상기 전류 증폭기의 게인보다 작은 구성(제11 구성)이어도 된다.

또한, 상기 제1 구성인 리니어 전원 회로에 있어서, 상기 드라이버의 출력단이 푸시 풀 형식인 구성(제12 구성)이어도 된다.

또한, 상기 제1 내지 제12의 어느 구성인 리니어 전원 회로에 있어서, 상기 피드백부는, 상기 정보를 상기 드라이버에 전류의 부귀환시키는 구성(제13 구성)이어도 된다.

또한, 본 발명에 관한 차량은, 상기 제1 내지 제13의 어느 구성인 리니어 전원 회로를 구비하는 구성(제14 구성)으로 한다.

본 발명에 따르면, 리니어 전원 회로에 있어서 원하는 주파수 특성을 용이하게 얻을 수 있다.

도 1은 일 실시 형태에 관한 리니어 전원 회로의 구성을 도시하는 도면.
도 2는 도 1에 도시하는 리니어 전원 회로의 제1 구성예를 도시하는 도면.
도 3은 전류 증폭기 및 피드백부의 일 구성예를 도시하는 도면.
도 4는 피드백부의 다른 배치예를 도시하는 도면.
도 5는 피드백부의 또 다른 배치예를 도시하는 도면.
도 6a는 도 1에 도시하는 리니어 전원 회로의 제2 구성예를 도시하는 도면.
도 6b는 전류 증폭기의 다른 구성예를 도시하는 도면.
도 7a는 차량의 외관도.
도 7b는 전원 IC와 마이크로컴퓨터의 접속 상태를 도시하는 도면.
도 8은 리니어 전원 회로의 변형예를 도시하는 도면.
도 9는 리니어 전원 회로의 다른 변형예를 도시하는 도면.

<1. 일 실시 형태>

도 1은, 일 실시 형태에 관한 리니어 전원 회로의 구성을 도시하는 도면이다. 도 1에 도시하는 리니어 전원 회로는, 입력단 T1과, 출력단 T2와, 출력 트랜지스터(1)와, 드라이버(2)와, 피드백부(3)와, 기준 전압 생성부(4)와, 저항(5 및 6)을 구비한다.

도 1에 도시하는 리니어 전원 회로에는 출력 콘덴서(7) 및 부하(8)가 외장된다. 구체적으로는, 출력 콘덴서(7) 및 부하(8)가 외장형으로 출력단 T2에 병렬 접속된다. 도 1에 도시하는 리니어 전원 회로는, 입력 전압 VIN을 강압하여 출력 전압 VOUT를 생성하고, 출력 전압 VOUT를 부하(8)에 공급한다.

출력 트랜지스터(1)는, 입력 전압 VIN이 인가되는 입력단 T1과 출력 전압 VOUT가 인가되는 출력단 T2 사이에 마련된다.

드라이버(2)는 출력 트랜지스터(1)를 구동한다. 구체적으로는, 드라이버(2)는, 출력 트랜지스터(1)의 게이트에 게이트 신호 G1을 공급하여 출력 트랜지스터(1)를 구동한다. 출력 트랜지스터(1)의 도통도(다시 말해서 온 저항값)는 게이트 신호 G1에 의해 제어된다. 또한, 도 1에 도시하는 구성에서는, 출력 트랜지스터(1)로서, PMOSFET[P-channel type MOSFET]가 사용되고 있다. 따라서, 게이트 신호 G1이 낮을수록, 출력 트랜지스터(1)의 도통도가 높아지고, 출력 전압 VOUT가 상승한다. 반대로, 게이트 신호 G1이 높을수록, 출력 트랜지스터(1)의 도통도가 낮아지고, 출력 전압 VOUT가 저하된다. 단, 출력 트랜지스터(1)로서는, PMOSFET 대신에 NMOSFET를 사용해도 되고, 바이폴라 트랜지스터를 사용해도 된다.

피드백부(3)는, 출력단 T2로부터 출력되는 출력 전류 IOUT에 관한 정보 INF1을 드라이버(2)에 전류의 부귀환한다.

기준 전압 생성부(4)는 기준 전압 VREF를 생성한다. 저항(5 및 6)은 출력 전압 VOUT의 분압인 귀환 전압 VFB를 생성한다. 단, 출력 전압 VOUT가 드라이버(2)의 입력 다이내믹 레인지에 수렴되어 있으면, 저항(5 및 6)을 마련하지 않고 출력 전압 VOUT 그 자체를 귀환 전압 VFB로서 사용하여, 출력 전압 VOUT를 드라이버(2)에 직접 입력해도 상관없다.

드라이버(2)의 비반전 입력단(+)에 귀환 전압 VFB가 인가되고, 드라이버(2)의 반전 입력단(-)에 기준 전압 VREF가 인가된다. 드라이버(2)는, 귀환 전압 VFB와 기준 전압 VREF의 차분값 ΔV(=VFB-VREF), 및 정보 INF1에 기초하여 출력 트랜지스터(1)를 구동한다. 드라이버(2)는, 차분값 ΔV가 클수록 게이트 신호 G1을 높게 하고, 반대로 차분값 ΔV가 작을수록 게이트 신호 G1을 낮게 한다. 또한, 드라이버(2)는, 정보 INF1에 기초하여 출력 전류 IOUT가 클수록 게이트 신호 G1을 높게 하고, 반대로 출력 전류 IOUT가 작을수록 게이트 신호 G1을 낮게 한다.

도 1에 도시하는 리니어 전원 회로에 따르면, 피드백부(3)가 정보 INF1을 취득한 개소에서부터 피드백부(3)가 정보 INF1을 피드백한 개소까지의 위상 특성이 주파수 특성에 미치는 영향을 피드백양에 의해 조정할 수 있으므로, 원하는 주파수 특성을 용이하게 얻을 수 있다.

<2. 제1 구성예>

도 2는, 도 1에 도시하는 리니어 전원 회로의 제1 구성예를 도시하는 도면이다. 도 2에 있어서 도 1과 동일한 부분에는 동일한 부호를 부여하고 상세한 설명을 생략한다.

본 구성예에서는, 드라이버(2)는 차동 증폭기(21)와, 용량(22)과, PMOSFET(23)와, 전류 증폭기(24)와, PMOSFET(25)를 구비한다.

차동 증폭기(21)는, 귀환 전압 VFB와 기준 전압 VREF의 차에 따른 전압을 출력한다. 차동 증폭기(21)의 전원 전압은 출력 전압 VOUT이다. 즉, 차동 증폭기(21)는, 출력 전압 VOUT와 그라운드 전위 사이의 전압으로 구동한다. 또한, 차동 증폭기(21)의 전원 전압으로서, 출력 전압 VOUT 대신에 출력 전압 VOUT보다 낮은 전압이며 출력 전압 VOUT에 의존하는 전압을 사용해도 된다.

차동 증폭기(21)의 내압은 전류 증폭기(24)의 내압보다 낮다. 또한 차동 증폭기(21)의 게인은 전류 증폭기(24)의 게인보다 작다. 이에 의해, 차동 증폭기(21)의 소형화를 도모할 수 있다.

용량(22)의 일단에 차동 증폭기(21)의 출력이 인가되고, 용량(22)의 타단에 그라운드 전위가 인가된다.

PMOSFET(23)의 소스에 출력 전압 VOUT가 인가되고, PMOSFET(23)의 게이트에 차동 증폭기(21)의 출력에 기초하는 전압(차동 증폭기(21)와 용량(22)의 접속 노드 전압)이 인가된다. PMOSFET(23)는, 차동 증폭기(21)의 출력에 기초하는 전압을 전류로 변환하여 드레인으로부터 출력한다. 차동 증폭기(21)와 용량(22)의 접속 노드가 고주파 대역에서 그라운드 접지로 되기 때문에, 드라이버(2)의 고속 응답을 실현할 수 있다.

전류 증폭기(24)는, PMOSFET(23)의 드레인으로부터 출력되는 전류 Ia를 전류 증폭한다. 전류 증폭기(24)의 전원 전압은 정전압 VREG이다. 즉, 전류 증폭기(24)는 정전압 VREG와 그라운드 전위 사이의 전압으로 구동된다.

피드백부(3)는, 차동 증폭기(21)의 출력으로부터 출력단 T2까지의 제1 경로의 제1 소정 위치에 정보 INF1을 피드백한다. 도 2에 도시하는 구성예에서는, 피드백부(3)는 전류 증폭기(24)에 정보 INF1을 피드백한다. 따라서, 전류 증폭기(24)는, PMOSFET(23)의 드레인으로부터 출력되는 전류 Ia, 및 정보 INF1에 기초하는 전류 Ib를 출력한다.

PMOSFET(25)는, 출력 트랜지스터(1)와 함께 커런트 미러 회로를 구성하고 있다. PMOSFET(25)는, 전류 증폭기(24)로부터 출력되는 전류 Ib를 전압으로 변환하여 출력 트랜지스터(1)의 게이트에 공급한다.

도 3은, 전류 증폭기(24) 및 피드백부(3)의 일 구성예를 도시하는 도면이다. 전류 증폭기(24)는, 전류 싱크형 커런트 미러 회로 CM_1, CM_2, …, 및 CM_n과, 전류 소스형 커런트 미러 회로 CM_3, …, 및 CM_n-1(단 CM_n-1은 도 3에 있어서 도시하지 않음)을 구비한다. 전류 싱크형 커런트 미러 회로 CM_1 및 정전류 I1을 흘리는 정전류원 CS1과 전류 싱크형 커런트 미러 회로 CM_n 사이에 있어서 전류 증폭기(24)의 입력으로부터 출력을 향하여, 전류 싱크형 커런트 미러 회로와 전류 소스형 커런트 미러 회로가 교대로 배치된다. 각 커런트 미러 회로에서 발생하는 폴을 가능한 한 저대역에 접근하지 않도록 하기 위해, 각 커런트 미러 회로의 미러비(입력측 트랜지스터의 사이즈에 대한 출력측 트랜지스터의 사이즈)는 5 이하인 것이 바람직하다.

피드백부(3)로서 기능하는 NMOSFET(31)는, 차동 증폭기(21)의 입력으로부터 출력단 T2까지의 제2 경로의 제2 소정 위치로부터 정보 INF1을 취득한다. 또한, 제2 소정 위치는 상기 제1 소정 위치보다 출력단 T2측에 위치한다. 도 3에 도시하는 구성예에서는, NMOSFET(31)는 커런트 미러 회로 CM_n으로부터 정보 INF1을 취득한다. 본 예에서는 정보 INF1은 전류 Ib에 관한 정보이다. PMOSFET(25) 및 출력 트랜지스터(1)에 의해 구성되는 커런트 미러 회로는, 전류 Ib에 따른 출력 전류 IOUT를 생성하고 있으므로, 정보 INF1은 출력 전류 IOUT에 관한 정보이다. NMOSFET(31)는, 정보 INF1을 전류 싱크형 커런트 미러 회로 CM_1과 정전류원 CS1의 접속 노드에 피드백한다.

도 2 및 도 3의 구성예에 있어서, 차동 증폭기(21) 및 PMOSFET(23)에 의해 구성되는 트랜스 컨덕턴스 증폭기의 트랜스 컨덕턴스를 gm이라고 하고, 전류 증폭기(24)의 게인을 A라고 하고, 피드백부(3)에 의한 전류 귀환율을 K라고 한다. PMOSFET(25) 및 출력 트랜지스터(1)에 의해 구성되는 커런트 미러 회로의 미러비는 1로 하고 있다. 또한, 전류 귀환율 K는 커런트 미러 회로 CM_n의 출력측 트랜지스터와 NMOSFET(31)의 사이즈비에 의해 정해진다. 또한, 귀환 전압 VFB의 변동을 ΔVFB라고 하고, 출력 전류 IOUT의 변동을 ΔIOUT라고 하면, 상기 트랜스 컨덕턴스 증폭기와 전류 증폭기(24)의 접속 노드에 있어서 하기 식 (1)이 성립한다.

A(gmΔVFB-KΔIOUT)=IOUT … (1)

상기 식 (1)을 변형하면, 다음과 같이 된다.

즉, 게인 A가 전류 귀환율 K에 대하여 충분히 크면, 귀환 전압 VFB의 변동 ΔVFB가 전류 증폭기(24) 및 출력 트랜지스터(1)의 위상 특성에 영향을 받지 않고, 리니어 전원 회로의 출력에 전해진다. 출력 전류 IOUT의 변동 ΔIOUT와, 출력 콘덴서(7) 및 부하(8)에 의해 구성되는 병렬 회로의 임피던스와의 곱이 출력 전압 VOUT의 변동 ΔVOUT로 되기 때문에, 출력 콘덴서(7) 및 부하(8)에 의해 구성되는 병렬 회로의 폴만으로 위상 보상을 완결할 수 있고, 출력 콘덴서(7)의 소형화를 도모할 수 있다.

상기 설명에서는 게인 A를 전류 귀환율 K에 대하여 충분히 크게 함으로써, 커런트 미러 회로 CM_1의 위상 특성을 제외한 전류 증폭기(24)의 위상 특성이 리니어 전원 회로의 주파수 특성에 미치는 영향을 완전히 없애고 있다. 그러나, 상기 설명과는 달리, 전류 증폭기(24)의 게인 A를 어느 정도 작게 함으로써, 커런트 미러 회로 CM_1의 위상 특성을 제외한 전류 증폭기(24)의 위상 특성이 리니어 전원 회로의 주파수 특성에 영향을 미치는 것을 불완전하게 억제하도록 해도 된다.

도 3에 도시하는 전류 증폭기(24) 및 피드백부(3)는 리니어 전원 회로의 과전류 보호 회로로서도 기능한다.

도 3에서는, 전류 싱크형 커런트 미러 회로 CM_2의 입력측이 상기 제1 소정 위치이다. 이하, 상기 제1 소정 위치를 접속 노드 n1이라고 칭한다.

피드백부(3)는, 정보 INF1에 따른 전류 Ix를 접속 노드 n1로부터 인발한다. 전류 싱크형 커런트 미러 회로 CM_2는, 전류 싱크형 커런트 미러 회로 CM_2의 입력측 트랜지스터의 드레인 전류인 전류 Iy를 접속 노드 n1로부터 인발한다.

전류 Ia가 0일 때, 전류 Ix와 전류 Iy의 합성 전류는 최대로 된다. 전류 Ix와 전류 Iy의 합성 전류의 최댓값은 전류 I1과 동등하다. 즉, 하기 식 (2)가 성립한다.

Ix+Iy≤I1 … (2)

그리고, 전류 Ix 및 전류 Iy의 어느 것도 전류 Ib에 대략 비례하므로, 상기 식 (2)는 다음과 같이 된다.

Ib≤I1/C(C는 상수)

따라서, 부하의 상태에 따라 전류 Ib가 증대하려고 해도, 전류 Ib의 증대에는 제한이 걸린다. 즉, 전류 Ib에 대하여 과전류 보호가 걸린다.

상기 제1 소정 위치는 도 3에 도시하는 위치보다 출력단 T2측에 위치해도 된다. 예를 들어, 도 4에 도시하는 구성예와 같이 NMOSFET(31)가 정보 INF1을 커런트 미러 회로 CM_3과 커런트 미러 회로 CM_4(도 4에 있어서 도시하지 않음)의 접속 노드에 피드백해도 된다. 또한, 도 4에 도시하는 구성예에서는, 커런트 미러 회로 CM_2 및 CM_3의 위상 특성이 리니어 전원 회로의 주파수 특성에 미치는 영향을 전류 귀환에 의해 억제할 수는 없다는 점에 유의하여, 리니어 전원 회로의 주파수 특성을 설계하면 된다. 도 4에 도시하는 구성예도 도 3에 도시하는 구성예와 마찬가지로 리니어 전원 회로의 과전류 보호 회로로서도 기능한다.

상기 제2 소정 위치는 도 3에 도시하는 위치보다 전류 증폭기(24)의 입력측에 위치해도 된다. 예를 들어, 도 5에 도시하는 구성예와 같이 NMOSFET(31)가 정보 INF1을 커런트 미러 회로 CM_n-2로부터 취득해도 된다. 또한, 도 5에 도시하는 구성예에서는, 커런트 미러 회로 CM_n-1 및 CM_n의 위상 특성이 리니어 전원 회로의 주파수 특성에 미치는 영향을 전류 귀환에 의해 억제할 수는 없다는 점에 유의하여, 리니어 전원 회로의 주파수 특성을 설계하면 된다. 도 5에 도시하는 구성예도 도 3에 도시하는 구성예와 마찬가지로 리니어 전원 회로의 과전류 보호 회로로서도 기능한다.

또한, 위상 보상을 행하는 위상 보상부를 리니어 전원 회로가 구비하는 경우, 상기 제1 소정 위치로부터 상기 제2 소정 위치까지의 사이 이외에 위상 보상부를 마련하면 된다. 이러한 배치에 의해, 위상 보상부는 전류 귀환의 영향을 받지 않고 원하는 위상 보상을 행할 수 있다.

<3. 제2 구성예>

도 6a는, 도 1에 도시하는 리니어 전원 회로의 제2 구성예를 도시하는 도면이다. 도 6a에 있어서 도 1 및 도 2와 동일한 부분에는 동일한 부호를 부여하고 상세한 설명을 생략한다.

본 구성예에서는, 드라이버(2)는 차동 증폭기(21')와, 용량(22')과, NMOSFET(23')와, 전류 증폭기(24)와, PMOSFET(25)를 구비한다.

차동 증폭기(21')는, 귀환 전압 VFB와 기준 전압 VREF의 차에 따른 전압을 출력한다. 차동 증폭기(21')의 전원 전압은 제1 정전압 VREG1이다. 즉, 차동 증폭기(21')는, 제1 정전압 VREG1과 그라운드 전위 사이의 전압으로 구동된다.

차동 증폭기(21')의 내압은 전류 증폭기(24)의 내압보다 낮다. 또한 차동 증폭기(21')의 게인은 전류 증폭기(24)의 게인보다 작다. 이에 의해, 차동 증폭기(21')의 소형화를 도모할 수 있다.

용량(22')의 일단에 차동 증폭기(21')의 출력이 인가되고, 용량(22')의 타단에 출력 전압 VOUT가 인가된다. 또한, 출력 전압 VOUT 대신에 출력 전압 VOUT에 의존하는 전압을 용량(22)의 타단에 인가해도 된다.

NMOSFET(23')의 소스에 그라운드 전위가 인가되고, NMOSFET(23')의 게이트에 차동 증폭기(21')의 출력에 기초하는 전압(차동 증폭기(21')와 용량(22')의 접속 노드 전압)이 인가된다. NMOSFET(23')는, 차동 증폭기(21')의 출력에 기초하는 전압을 전류로 변환하여 드레인으로부터 출력한다. 차동 증폭기(21')와 용량(22')의 접속 노드가 고주파 대역에서 출력 전압 VOUT 접지로 되기 때문에, 드라이버(2)의 고속 응답을 실현할 수 있다.

전류 증폭기(24)는, NMOSFET(23')의 드레인으로부터 출력되는 전류 Ia를 전류 증폭한다. 전류 증폭기(24)의 전원 전압은 제2 정전압 VREG2이다. 즉, 전류 증폭기(24)는, 제2 정전압 VREG2와 그라운드 전위 사이의 전압으로 구동된다. 제1 정전압 VREG1과 제2 정전압 VREG2는 동일한 값이어도 되고, 서로 다른 값이어도 된다. 본 구성예에서는 전류 증폭기(24)로부터 NMOSFET(23')를 향하여 전류 Ia가 흐르므로, 전류 증폭기(24)를 예를 들어 도 6b에 도시하는 회로 구성으로 하면 된다.

도 1에 도시하는 리니어 전원 회로의 제2 구성예는, 도 1에 도시하는 리니어 전원 회로의 제1 구성예와 마찬가지의 효과를 발휘한다. 또한, 도 1에 도시하는 리니어 전원 회로의 제2 구성예는, 출력 전압 VOUT의 설정값이 낮은 경우라도 차동 증폭기(21')의 동작을 확보할 수 있다. 또한, 저전압을 입력 전압 VIN으로서 사용하는 경우에는, 제1 정전압 VREG1 대신에 입력 전압 VIN을 차동 증폭기(21')의 전원 전압으로서 사용하고, 제2 정전압 VREG2 대신에 입력 전압 VIN을 전류 증폭기(24)의 전원 전압으로서 사용해도 된다.

<4. 용도>

도 7a는, 차량(X)의 외관도이다. 본 구성예의 차량(X)은, 도시하지 않은 배터리로부터 출력되는 전압의 공급을 받아 동작하는 여러 가지 전자 기기(X11 내지 X18)를 탑재하고 있다. 또한, 본 도면에 있어서의 전자 기기(X11 내지 X18)의 탑재 위치는, 도시의 편의상, 실제와는 다른 경우가 있다.

전자 기기(X11)는, 엔진에 관련된 제어(인젝션 제어, 전자 스로틀 제어, 아이들링 제어, 산소 센서 히터 제어 및 오토 크루즈 제어 등)를 행하는 엔진 컨트롤 유닛이다.

전자 기기(X12)는, HID[high intensity discharged lamp]나 DRL[daytime running lamp] 등의 점소등 제어를 행하는 램프 컨트롤 유닛이다.

전자 기기(X13)는, 트랜스미션에 관련된 제어를 행하는 트랜스미션 컨트롤 유닛이다.

전자 기기(X14)는, 차량(X)의 운동에 관련된 제어(ABS[anti-lock brake system] 제어, EPS[electric power steering] 제어, 전자 서스펜션 제어 등)를 행하는 제동 유닛이다.

전자 기기(X15)는, 도어록이나 방범 알람 등의 구동 제어를 행하는 시큐리티 컨트롤 유닛이다.

전자 기기(X16)는, 와이퍼, 전동 도어 미러, 파워 윈도우, 댐퍼(쇼크 업소버), 전동 선루프 및 전동 시트 등, 표준 장비품이나 메이커 옵션품으로서, 공장 출하 단계에서 차량(X)에 내장되어 있는 전자 기기이다.

전자 기기(X17)는, 차량 탑재 A/V[audio/visual] 기기, 카 내비게이션 시스템 및 ETC[electronic toll collection system] 등, 유저 옵션품으로서 임의로 차량(X)에 장착되는 전자 기기이다.

전자 기기(X18)는, 차량 탑재 블로어, 오일 펌프, 워터 펌프, 배터리 냉각 팬 등, 고내압계 모터를 구비한 전자 기기이다.

또한, 앞서 설명한 리니어 전원 회로는 전자 기기(X11 내지 X18)의 어느 것에도 내장하는 것이 가능하다.

도 7b는, 전원 IC(반도체 집적 회로 장치)(9)와 마이크로컴퓨터(부하)(8)의 접속 상태를 도시하는 도면이다. 전원 IC(반도체 집적 회로 장치)(9)의 외부 핀(P1)과 마이크로컴퓨터(부하)(8)의 외부 핀(P2)이 서로 접속되어 있다. 외부 핀(P1)은 출력 전압 VOUT를 외부 출력하기 위한 핀이고, 외부 핀(P2)은 전원 전압을 외부로부터 입력하기 위한 핀이다.

외부 핀(P1) 및 외부 핀(P2)에는, 전원 IC(반도체 집적 회로 장치)(9) 및 마이크로컴퓨터(부하)(8)의 외장형 부품인 출력 콘덴서(7)가 접속된다. 전원 IC(반도체 집적 회로 장치)(9)가 앞서 설명한 리니어 전원 회로를 구비하는 반도체 집적 회로 장치인 경우, 출력 콘덴서(7)의 정전 용량을 예를 들어 100nF 정도까지 작게 할 수 있다.

한편, 전원 IC(반도체 집적 회로 장치)(9)가 종래의 리니어 전원 회로를 구비하는 반도체 집적 회로 장치인 경우, 출력 콘덴서(7)의 정전 용량을 예를 들어 1μF 정도로 할 필요가 있고, 게다가 마이크로컴퓨터(부하)(8)의 외장형 부품으로서, 출력 콘덴서(7)와는 별도로 100nF 정도의 콘덴서를 외부 핀(P1) 및 외부 핀(P2)에 접속할 필요가 있다.

따라서, 전원 IC(반도체 집적 회로 장치)(9)를 앞서 설명한 리니어 전원 회로를 구비하는 반도체 집적 회로 장치로 함으로써, 마이크로컴퓨터(부하)(8)의 전원에 관한 설계가 용이하게 된다.

<변형예>

상기 실시 형태는 모든 점에서 예시이며, 제한적인 것은 아니라고 생각되어야 하며, 본 발명의 기술적 범위는 상기 실시 형태의 설명이 아니라, 특허청구범위에 의해 나타나는 것이며, 특허청구범위와 균등의 의미 및 범위 내에 속하는 모든 변경이 포함된다고 이해되어야 한다.

상술한 제1 구성예 및 제2 구성예는, 출력 트랜지스터(1)가 커런트 미러 회로의 일부인 구성이었지만, 예를 들어 도 8 내지 도 9에 도시하는 바와 같이 드라이버(2)의 출력단이 푸시 풀 형식이어도 된다. 도 8에 도시하는 구성에서는, 피드백부(3)가 출력 전류 IOUT에 따른 전압 V3을 드라이버(2)의 출력 V2에 피드백한다. 이에 의해, 출력 트랜지스터(1)의 기생 용량에 기인하는 저대역의 폴의 발생을 억제할 수 있다. 도 9에 도시하는 구성에서는, PMOSFET(3A)와 저항(3B)과 NMOSFET(3C)에 의해 피드백부(3)가 구성되고, 출력 트랜지스터(1)와 함께 커런트 미러 회로를 구성하는 PMOSFET(3A)로부터 출력되는 전류에 비례하는 전압에 의해 NMOSFET(3C)의 드레인 전류가 정해진다. 그리고, 드라이버(2)의 출력단의 제2 트랜지스터(드라이버(2)의 출력 단자와 그라운드 전위 사이에 마련되는 트랜지스터)의 게이트로부터 NMOSFET(3C)의 드레인 전류가 인발된다. 이에 의해, 출력 트랜지스터(1)의 기생 용량에 기인하는 저대역의 폴의 발생을 억제할 수 있다. 도 9에 도시하는 구성에서는, 피드백부(3)가 출력 전류 IOUT에 관한 정보를 드라이버(2)의 출력단에 피드백하였지만, 드라이버(2)의 입력 단자로부터 출력단까지의 사이에 출력 전류 IOUT에 관한 정보를 피드백해도 된다.

1: 출력 트랜지스터
2: 드라이버
3: 피드백부
21, 21': 차동 증폭기
22, 22': 용량
23: PMOSFET(변환기의 일례)
23': NMOSFET(변환기의 다른 예)
24: 전류 증폭기
X: 차량

Claims

입력 전압이 인가되는 입력단과 출력 전압이 인가되는 출력단 사이에 마련된 출력 트랜지스터와,
상기 출력 트랜지스터를 구동하는 드라이버와,
상기 출력단으로부터 출력되는 출력 전류에 관한 정보를 상기 드라이버에 피드백하는 피드백부를 구비하고,
상기 드라이버는, 상기 출력 전압에 기초하는 전압과 기준 전압의 차, 및 상기 정보에 기초하여 상기 출력 트랜지스터를 구동하는, 리니어 전원 회로.
제1항에 있어서, 상기 드라이버는, 상기 출력 전압에 기초하는 전압과 상기 기준 전압의 차에 따른 전압을 출력하는 차동 증폭기를 구비하고,
상기 피드백부는, 상기 차동 증폭기의 출력으로부터 상기 출력단까지의 제1 경로의 제1 소정 위치에 상기 정보를 피드백하는, 리니어 전원 회로.
제2항에 있어서, 상기 드라이버는, 상기 차동 증폭기의 출력에 기초하는 전압을 전류로 변환하여 출력하는 변환기와, 상기 변환기의 출력을 전류 증폭하는 전류 증폭기를 더 구비하고,
상기 피드백부는, 상기 전류 증폭기에 상기 정보를 피드백하는, 리니어 전원 회로.
제3항에 있어서, 상기 피드백부는, 상기 전류 증폭기의 입력으로부터 상기 출력단까지의 제2 경로의 제2 소정 위치로부터 상기 정보를 취득하고,
상기 제2 소정 위치는 상기 제1 소정 위치보다 상기 출력단측에 위치하는, 리니어 전원 회로.
제4항에 있어서, 상기 전류 증폭기는, 전류 싱크형 커런트 미러 회로와 전류 소스형 커런트 미러 회로를 각각 복수 구비하고,
어느 상기 전류 싱크형 커런트 미러 회로의 입력측이 상기 제1 소정 위치이고,
상기 피드백부는, 상기 정보에 따른 전류를 상기 제1 소정 위치로부터 인발하고,
상기 피드백부에 의해 상기 제1 소정 위치로부터 인발되는 전류와, 입력측이 상기 제1 소정 위치인 상기 전류 싱크형 커런트 미러 회로에 의해 상기 제1 소정 위치로부터 인발되는 전류의 합성 전류의 최댓값은, 상기 변환기의 출력에 의존하지 않는, 리니어 전원 회로.
제4항 또는 제5항에 있어서, 위상 보상을 행하는 위상 보상부를 더 구비하고,
상기 위상 보상부는, 상기 제1 소정 위치로부터 상기 제2 소정 위치까지의 사이 이외에 위치하는, 리니어 전원 회로.
제2항 내지 제6항 중 어느 한 항에 있어서, 상기 드라이버는, 상기 차동 증폭기의 출력이 일단에 인가되고 그라운드 전위가 타단에 인가되는 용량을 더 구비하고,
상기 차동 증폭기의 전원 전압이 상기 출력 전압에 기초하는 전압인, 리니어 전원 회로.
제3항 내지 제6항 중 어느 한 항에 있어서, 상기 드라이버는, 상기 차동 증폭기의 출력이 일단에 인가되고 그라운드 전위가 타단에 인가되는 용량을 더 구비하고,
상기 차동 증폭기의 전원 전압이 상기 출력 전압에 기초하는 전압이고,
상기 변환기의 전원 전압이 상기 출력 전압에 기초하는 전압이고,
상기 전류 증폭기의 전원 전압이 정전압인, 리니어 전원 회로.
제3항 내지 제6항 중 어느 한 항에 있어서, 상기 드라이버는, 상기 차동 증폭기의 출력이 일단에 인가되고 상기 출력 전압에 기초하는 전압이 타단에 인가되는 용량을 더 구비하고,
상기 차동 증폭기의 전원 전압이 제1 정전압이고, 상기 전류 증폭기의 전원 전압이 제2 정전압인 것, 또는 상기 차동 증폭기의 전원 전압 및 상기 전류 증폭기의 전원 전압이 상기 입력 전압인 것 중 어느 것인, 리니어 전원 회로.
제8항 또는 제9항에 있어서, 상기 차동 증폭기의 내압은, 상기 전류 증폭기의 내압보다 낮은, 리니어 전원 회로.
제8항 내지 제10항 중 어느 한 항에 있어서, 상기 차동 증폭기의 게인은, 상기 전류 증폭기의 게인보다 작은, 리니어 전원 회로.
제1항에 있어서, 상기 드라이버의 출력단이 푸시 풀 형식인, 리니어 전원 회로.
제1항 내지 제12항 중 어느 한 항에 있어서, 상기 피드백부는, 상기 정보를 상기 드라이버에 전류의 부귀환시키는, 리니어 전원 회로.
제1항 내지 제13항 중 어느 한 항에 기재된 리니어 전원 회로를 구비하는, 차량.