KR20210082359A - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20210082359A
KR20210082359A KR1020200175625A KR20200175625A KR20210082359A KR 20210082359 A KR20210082359 A KR 20210082359A KR 1020200175625 A KR1020200175625 A KR 1020200175625A KR 20200175625 A KR20200175625 A KR 20200175625A KR 20210082359 A KR20210082359 A KR 20210082359A
Authority
KR
South Korea
Prior art keywords
opening
film
protective film
mask layer
substrate processing
Prior art date
Application number
KR1020200175625A
Other languages
English (en)
Inventor
도모히코 니이제키
마주 도무라
요시히데 기하라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210082359A publication Critical patent/KR20210082359A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

[과제] 기판 상에 형성되는 패턴의 형상 이상을 억제한다.
[해결수단] 기판 처리 장치가 실행하는 기판 처리 방법은, 공정 a)와, 공정 b)와, 공정 c)를 포함한다. 공정 a)는 피에칭막과, 그 피에칭막 상에 형성되는 마스크층으로서, 개구를 갖는 것인, 마스크층을 구비하는 기판을 제공하는 공정이다. 공정 b)는 마스크층의 개구 상부에 보호막을 형성하는 공정이다. 공정 c)는 개구 상부의 개구 치수의 변동을 보호막에 의해 억제하면서 마스크층을 에칭하여, 보호막으로 덮여 있지 않은 개구 하부의 치수를 변동시키는 공정이다.

Description

기판 처리 방법 및 기판 처리 장치{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
이하의 개시는 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
반도체 장치의 집적이 수평 방향뿐만 아니라 수직 방향으로도 진행됨에 따라, 반도체 장치의 제조 과정에서 형성되는 패턴의 애스펙트비도 높아지고 있다. 예컨대, 3D NAND의 제조에서는 다수의 금속 배선층을 관통하는 방향으로 채널홀을 형성한다. 64층의 메모리 셀을 형성하는 경우이면, 채널홀의 애스펙트비는 45가 된다.
고 애스펙트비의 패턴을 고정밀도로 형성하기 위해 여러 가지 방법이 제안되어 있다. 예컨대, 반도체 기판의 유전체 재료에 형성된 개구에 에칭과 성막을 반복해서 실행함으로써, 횡방향으로의 에칭을 억제하는 방법이 제안되어 있다(특허문헌 1).
특허문헌 1: 미국 특허 출원 공개 제2016/0343580호 명세서
본 개시는 기판 상에 형성되는 패턴의 형상 이상을 억제할 수 있는 기술을 제공한다.
본 개시의 일양태에 따른 기판 처리 방법은, 공정 a)와 공정 b)와 공정 c)를 포함한다. 공정 a)는 피에칭막과, 그 피에칭막 상에 형성되는 마스크층으로서, 개구를 갖는 것인, 마스크층을 구비하는, 기판을 제공하는 공정이다. 공정 b)는 마스크층의 개구 상부에 보호막을 형성하는 공정이다. 공정 c)는 개구 상부의 개구 치수의 변동을 보호막에 의해 억제하면서 마스크층을 에칭하여, 보호막으로 덮여 있지 않은 개구 하부의 치수를 변동시키는 공정이다.
본 개시에 따르면, 기판 상에 형성되는 패턴의 형상 이상을 억제할 수 있다.
도 1은 실시형태에 따른 기판 처리 방법의 흐름의 일례를 나타내는 흐름도이다.
도 2a는 실시형태에 따른 기판 처리 방법으로 처리되는 피처리체의 일례에 대해서 설명하기 위한 도면이다.
도 2b는 실시형태에 따른 기판 처리 방법으로 처리되는 피처리체의 일례에 대해서 설명하기 위한 도면이다.
도 2c는 실시형태에 따른 기판 처리 방법으로 처리되는 피처리체의 일례에 대해서 설명하기 위한 도면이다.
도 2d는 실시형태에 따른 기판 처리 방법으로 처리되는 피처리체의 일례에 대해서 설명하기 위한 도면이다.
도 3a는 실시형태에 따른 보호막을 형성하기 위한 처리예 1에 대해서 설명하기 위한 도면이다.
도 3b는 실시형태에 따른 보호막을 형성하기 위한 처리예 1에 대해서 설명하기 위한 도면이다.
도 3c는 실시형태에 따른 보호막을 형성하기 위한 처리예 1에 대해서 설명하기 위한 도면이다.
도 3d는 실시형태에 따른 보호막을 형성하기 위한 처리예 1에 대해서 설명하기 위한 도면이다.
도 4a는 실시형태에 따른 보호막을 형성하기 위한 처리예 2에 대해서 설명하기 위한 도면이다.
도 4b는 실시형태에 따른 보호막을 형성하기 위한 처리예 2에 대해서 설명하기 위한 도면이다.
도 4c는 실시형태에 따른 보호막을 형성하기 위한 처리예 2에 대해서 설명하기 위한 도면이다.
도 5는 실시형태에 따른 기판 처리 방법의 흐름의 다른 예를 나타내는 흐름도이다.
도 6a는 실시형태에 따른 기판 처리 방법에 따라 형성되는 형상 1에 대해서 설명하기 위한 도면이다.
도 6b는 실시형태에 따른 기판 처리 방법에 따라 형성되는 형상 1에 대해서 설명하기 위한 도면이다.
도 6c는 실시형태에 따른 기판 처리 방법에 따라 형성되는 형상 1에 대해서 설명하기 위한 도면이다.
도 6d는 실시형태에 따른 기판 처리 방법에 따라 형성되는 형상 1에 대해서 설명하기 위한 도면이다.
도 6e는 실시형태에 따른 기판 처리 방법에 따라 형성되는 형상 1에 대해서 설명하기 위한 도면이다.
도 7a는 실시형태에 따른 기판 처리 방법에 따라 형성되는 형상 2에 대해서 설명하기 위한 도면이다.
도 7b는 실시형태에 따른 기판 처리 방법에 따라 형성되는 형상 2에 대해서 설명하기 위한 도면이다.
도 7c는 실시형태에 따른 기판 처리 방법에 따라 형성되는 형상 2에 대해서 설명하기 위한 도면이다.
도 7d는 실시형태에 따른 기판 처리 방법에 따라 형성되는 형상 2에 대해서 설명하기 위한 도면이다.
도 7e는 실시형태에 따른 기판 처리 방법에 따라 형성되는 형상 2에 대해서 설명하기 위한 도면이다.
도 8은 실시형태에 따른 기판 처리 장치의 개략 구조의 일례를 나타내는 도면이다.
이하에, 개시하는 실시형태에 대해서, 도면에 기초하여 상세하게 설명한다. 또한, 본 실시형태는 한정적인 것이 아니다. 또한, 각 실시형태는, 처리 내용을 모순시키지 않는 범위에서 적절하게 조합하는 것이 가능하다. 또한, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙인다.
또한, 이하의 설명 중 「패턴」이란, 기판 상에 형성된 형상 전반을 가리킨다. 패턴은 예컨대, 홀, 트렌치, 라인 앤드 스페이스 등, 기판 상에 형성된 복수의 형상 전체를 가리킨다. 또한, 「개구」란, 기판 상에 형성된 패턴 중, 기판의 두께 방향으로 움푹 패인 형상의 부분을 가리킨다. 또한, 개구는, 움푹 패인 형상의 내주면인 「측벽」, 움푹 패인 형상의 바닥 부분인 「바닥부」 및 측벽과 연속하는, 측벽 근방의 기판 표면인 「꼭대기부」를 갖는다. 또한, 개구에 의해 형성되는 공간 중, 횡방향 치수를 「개구 치수」라고 부른다. 「개구」라고 하는 용어는, 바닥부 및 측벽에 의해 둘러싸이는 공간 전체 또는 공간의 임의의 위치를 가리키기 위해서도 사용한다.
「종방향」은, 기판 상에 형성된 복수의 막의 막 두께 방향을 가리킨다. 종방향은, 기판 표면에 대하여 대략 수직인 방향이다. 「횡방향」은, 기판 표면에 대하여 평행한 방향을 가리킨다. 횡방향은, 종방향에 대하여 대략 수직이다. 또한, 종방향 및 횡방향 모두 엄밀하게 하나의 방향만을 가리키는 것은 아니며, 일정한 오차를 허용한다.
최근, 반도체 제조 기술에 있어서, 애스펙트비가 높은 구멍을 가공하는 기술이 주목되고 있다. 일례로서, 고 애스펙트비 컨택트(High Aspect Ratio Contact: HARC)가 있다. HARC는, DRAM(Dynamic Random Access Memory: 동적 랜덤 액세스 메모리)이나 3차원 NAND에 이용된다. DRAM에 이용하는 HARC의 애스펙트비는 예컨대 45이고, 3차원 NAND에 이용하는 HARC의 애스펙트비는 65를 넘는다.
HARC의 가공에 있어서는, 예컨대, 기판 상에, 실리콘 산화막, 비정질 카본층(Amorphous Carbon Layer: ACL), 실리콘 산질화막(SiON), 이면 반사 방지막(Bottom Anti-reflection Coating: BARC), 포토레지스트막을 적층한다. 그 후, 포토레지스트에 전사한 패턴을, 순차 하층으로 전사하여 패턴을 형성한다. 그러나, 애스펙트비가 높은 구멍의 경우, 종방향에 수직인 구멍을 형성하는 것이 어렵다. 예컨대, 구멍의 종방향 중앙이 횡방향으로 돌출하는 보잉(bowing)라고 불리는 현상이 알려져 있다. 또한, 구멍의 바닥부를 향하여 서서히 구멍이 작아지는(테이퍼) 현상이 알려져 있다.
(실시형태)
실시형태에 따른 기판 처리 방법은, 보잉이나 테이퍼 등, 기판 상에 형성되는 패턴의 형상 이상을 억제한다. 또한, 실시형태에 따른 기판 처리 방법에 따르면, 형성하는 패턴의 형상 제어의 자유도를 향상시킬 수 있다. 도 1은 실시형태에 따른 기판 처리 방법의 흐름의 일례를 나타내는 흐름도이다. 도 2a∼도 2d는 실시형태에 따른 기판 처리 방법에 따라 처리되는 피처리체의 일례를 나타내는 도면이다.
먼저, 피처리체(S)(도 2a 참조)를 제공한다(단계 S101). 피처리체(S)는, 기판(100)과, 기판(100) 상에 형성되는 피에칭막(101)과, 마스크층(102)을 구비한다(도 2a 참조). 마스크층(102)은 개구(200)를 갖는다. 개구(200)는 바닥부(201)와 측벽(202)을 갖는다.
다음에, 마스크층(102) 상에 보호막(300)을 형성한다(단계 S102). 보호막(300)은, 개구(200)의 꼭대기부(203) 상 및 측벽(202) 상에 형성된다. 도 2b의 예에서는, 보호막(300)은, 측벽(202)의 상부측으로부터 하부측을 향하여 서서히 막 두께가 감소하도록 형성된다. 보호막(300)을 형성하기 위한 방법에 대해서는 후술한다.
다음에, 보호막(300)이 형성된 마스크층(102)을 에칭(트림)한다(단계 S103). 이때, 측벽(202)의 보호막(300)으로 덮여 있는 부분은 에칭되지 않고, 덮여 있지 않은 또는 보호막(300)이 상부보다 얇은 하방의 부분은, 에칭에 의해 폭이 상방의 부분보다 증가된다(도 2c 참조). 개구(200)의 바닥부(201)의 치수(횡방향 치수)가 소정값 이상인지의 여부를 판정하는 단계를 가져도 좋다(단계 S104). 바닥부(201)의 치수를 보텀 CD(CD: Critical Dimension)라고도 부른다. 단계 S104에서 개구(200)의 보텀 CD가 소정값 이상이 아니라고 판정한 경우(단계 S104, No), S103으로 되돌아간다. 한편, 개구(200)의 보텀 CD가 소정값 이상이라고 판정한 경우(단계 S104, Yes), 피에칭막(101)을 에칭한다(단계 S105). 그리고, 처리는 종료한다. 개구(200)의 형상은, 도 2d에 나타내는 바와 같이 변화한다.
이와 같이, 실시형태에 따른 기판 처리 방법에 있어서는, 보호막(300)이 측벽(202) 상에서 상부측으로부터 하부측을 향하여 막 두께가 감소하도록 형성되기 때문에, 마스크층(102)에 있어서의 보텀 CD의 감소가 억제된다. 이 때문에, 마스크층(102)의 형상에 기인하는 피에칭막(101) 중의 패턴의 형상의 이상을 억제할 수 있다.
또한, 실시형태에 따른 기판 처리 방법에 있어서는, 피에칭막(101)의 에칭 시에도 보호막(300)을 형성하여도 좋다. 이 때문에, 보잉이 발생하는 것을 억제할 수 있다. 또한, 보호막(300)을 상부측으로부터 하부측을 향하여 막 두께가 감소하도록 형성할 수 있기 때문에, 피에칭막(101)에 있어서의 개구(200)의 보텀 CD의 감소를 억제할 수 있다.
(보텀 CD의 판정)
상기 단계 S104에 있어서의 판정의 방법은 한정되지 않는다. 예컨대, 피처리체(S)의 형상을 광학적 수단 등에 의해 검사함으로써 보텀 CD를 판정하여도 좋다. 또한, 단계 S102 및 단계 S103 중 적어도 어느 한쪽의 실행 횟수 또는 실행 시간에 기초하여, 보텀 CD를 판정하여도 좋다. 단계 S104의 「소정값」은, 설계값에 기초하여 미리 설정된다.
(보호막 형성 필요/불필요의 판정)
보호막 형성 필요/불필요를 판정하여도 좋다. 판정의 방법은 특별히 한정되지 않는다. 예컨대, 측벽(202) 상에 잔존하는 보호막(300)의 두께 및/또는 위치에 따라, 보호막(300)의 형성 필요/불필요를 판정하여도 좋다. 또한 예컨대, 단계 S102 및 단계 S103 중 적어도 한쪽의 실행 횟수 또는 실행 시간에 따라, 보호막(300)의 형성 필요/불필요를 판정하여도 좋다.
또한, 단계 S104, 보호막 형성 필요/불필요의 판정은, 한꺼번에 실행하여도 좋다. 예컨대, 단계 S102 및 단계 S103의 실행 횟수가 값(V1)에 달한 경우에 처리를 종료하여도 좋다. 또한, 단계 S102 및 단계 S103의 실행 횟수가 값(V2)(V2＜V1)을 만족하지 않는 경우에 보호막(300)을 형성하여도 좋다. 또한, 단계 S102 및 단계 S103의 실행 횟수가 값(V3)(V3＜V2)을 만족하지 않는 경우에 보호막(300)을 형성하지 않고 에칭(S103)을 실행하여도 좋다.
(막종)
피에칭막(101), 마스크층(102) 및 보호막(300) 각각의 막종은 특별히 한정되지 않는다. 예컨대, 기판(100)은 실리콘 웨이퍼여도 좋다. 피에칭막(101)은, 유전체막 예컨대 실리콘 함유 유전체막이어도 좋다. 피에칭막(101)은 복수 종류의 막을 적층하여 형성되어도 좋다. 예컨대, 피에칭막(101)은, 실리콘 산화막과 실리콘 질화막이 순차 적층된 층이어도 좋다. 피에칭막(101)은, 실리콘 산화막과 폴리실리콘막이 순차 적층된 층이어도 좋다. 마스크층(102)은, 카본 함유막이어도 좋다. 카본 함유막은 비정질 카본층(ACL), 스핀온 카본막(SOC)으로 형성되어도 좋다. 또는 마스크층(102)은 금속막으로 형성되더라도 좋다. 또한, 도 2a∼도 2d에는 도시하지 않지만, 마스크층(102)의 위에 마스크층(102)과 동일한 개구 패턴이 형성된 실리콘 산질화막(SiON)이나 이면 반사 방지막(BARC)이 존재하여도 좋다. 보호막(300)은 실리콘 함유막이어도 좋다.
실시형태에 따른 기판 처리 방법에 있어서, 피에칭막(101)이 실리콘 함유 유전체막인 경우는, ACL, SOC 등의 카본 함유막이어도 좋다. 또한, 피에칭막(101)이 폴리실리콘막인 경우는, TEOS(테트라에톡시실란)을 이용하여 형성한 실리콘 산화막 등이어도 좋다.
(보호막 형성의 방법)
보호막(300)을 형성하기 위한 방법은 특별히 한정되지 않는다. 예컨대, 원자층 퇴적(Atomic Layer Deposition: ALD), 서브컨포멀 ALD, 화학 증착(Chemical Vapor Deposition: CVD), 물리 증착(Physical Vapor Deposition: PVD), 분자층 퇴적(Molecular Layer Deposition: MLD) 등을 이용할 수 있다. 단계 S102의 처리는, ALD, 서브컨포멀 ALD, CVD, PVD, MLD 중 어느 하나, 또는 복수의 조합에 의해 실현되어도 좋다. 또한, 개구(200)의 측벽(202) 상부측에 측벽(202) 하부측보다 많이 보호막(300)을 형성하는 경우는, CVD, 서브컨포멀 ALD 중 어느 하나, 또는 어느 하나를 포함하는 복수 처리의 조합에 의해 단계 S102를 실현하여도 좋다.
(막의 형성 방법의 예 1-서브컨포멀 ALD)
다음에, 서브컨포멀 ALD에 대해서 설명한다. 도 3a∼도 3d는 실시형태에 따른 보호막(300)을 형성하기 위한 처리예 1에 대해서 설명하기 위한 도면이다. 또한, 도 4a∼도 4c는 실시형태에 따른 보호막(300)을 형성하기 위한 처리예 2에 대해서 설명하기 위한 도면이다.
서브컨포멀 ALD에 대해서 설명하기 전에, 소위 ALD에 대해서 설명한다. ALD는 통상, 4개의 공정을 포함한다. 먼저, 제1 공정에서, 제1 가스(프리커서 또는 제1 반응물이라고도 부름)를 피처리체가 배치된 챔버(처리 용기)에 도입한다. 이때, 제1 가스로부터 플라즈마를 생성하여도 좋다. 제1 가스에 포함되는 제1 재료는, 피처리체의 표면에 흡착된다. 표면이 제1 재료에 의해 덮인 후, 챔버를 배기한다(제2 공정: 퍼지). 다음에, 제1 재료와 반응하는 제2 재료를 포함하는 제2 가스(반응 가스 또는 제2 반응물이라고도 부름)를 챔버에 도입한다. 이때, 제2 가스로부터 플라즈마를 생성하여도 좋다. 제2 재료는, 피처리체 상의 제1 재료와 반응하여 막을 형성한다. ALD는, 소정의 재료가 피처리체 표면에 존재하는 물질에 자기 제어적으로 흡착, 반응함으로써 막을 형성한다. 이 때문에, ALD는 통상, 충분한 처리 시간을 마련함으로써 컨포멀한 성막을 실현한다.
이에 대하여, 서브컨포멀 ALD는, 피처리체의 표면 상에서의 자기 제어적인 흡착 또는 반응이 완료되지 않도록 처리 조건을 설정한다. 적어도 이하의 2가지의 처리 양태가 있다.
(1) 프리커서를 피처리체의 표면 전체에 흡착시킨다. 그 후 도입하는 반응 가스를, 피처리체에 흡착된 프리커서의 표면 전체에 퍼지지 않도록 제어한다.
(2) 프리커서를 피처리체의 표면의 일부에만 흡착시킨다. 그 후 도입하는 반응 가스를, 피처리체의 표면에 흡착된 프리커서와만 반응시킨다.
일실시형태에 따른 기판 처리 방법은, (1) 또는 (2)의 방법을 이용하여, 마스크층이 갖는 개구의 측벽 상에 적층 방향을 따라 막 두께가 감소하는 막을 형성한다.
도 3a∼도 3d는 상기 양태 (1)을 나타낸다. 도 3a에 나타내는 피처리체는, 기판(도시하지 않음) 상에 형성되는 피에칭막(EL1)과, 마스크층(MA)을 포함한다. 마스크층(MA)에는 개구(OP)가 형성된다.
먼저, 피처리체가 배치된 챔버 내에 프리커서(P)를 도입한다(도 3a). 프리커서(P)의 흡착을 위해 충분한 처리 시간을 마련함으로써, 프리커서(P)는 피처리체의 표면 전체에 흡착된다(도 3b). 프리커서(P)를 플라즈마화하여 흡착시켜도 좋다. 프리커서(P)의 흡착이 완료하면, 챔버를 퍼지한다(임의). 다음에, 반응 가스(R)를 챔버 내에 도입한다(도 3c). 반응 가스(R)를 플라즈마화하여도 좋다. 도입된 반응 가스(R)는, 피처리체 상의 프리커서(P)와 반응하여 마스크층(MA)의 상방으로부터 서서히 성막이 진행된다. 여기서, 성막이 마스크층(MA)의 하방에 도달하기 전에, 반응 가스(R)를 퍼지한다(임의). 이와 같이 처리함으로써, 마스크층(MA)의 개구의 측벽의 일부분에 막을 형성할 수 있다(도 3d). 일부분이란, 예컨대 개구의 상부를 말한다.
도 4a∼도 4c는 상기 양태 (2)를 나타낸다. 도 4a에 나타내는 피처리체는, 도 3a와 동일한 형상이다. 도 4a의 예에서는, 프리커서(P)를 피처리체의 상부에만 흡착시킨다. 예컨대 CVD에 의해 프리커서(P)를 흡착시킨다. 상기 양태 (1)과 마찬가지로, 프리커서(P)를 플라즈마화하여도 좋다. 프리커서(P)를 퍼지한 후, 반응 가스(R)를 챔버에 도입한다(도 4b). 반응 가스(R)를 플라즈마화하여도 좋다. 이때, 반응 가스(R)는, 프리커서(P)가 흡착된 위치에서만 반응하여 성막하기 때문에, 피처리체의 상측에만 막이 형성된다(도 4c).
상기한 바와 같이, 서브컨포멀 ALD에서는, 처리예 2에 있어서의 프리커서의 흡착 또는 처리예 1에 있어서의 반응 가스의 반응을 피처리체의 소정 부분에 한정하여 생기게 한다. 예컨대, 개구 측벽의 상부에만 막을 형성한다. 위치 선택적인 성막을 위해 조정하는 처리 파라미터는, 예컨대, 피처리체를 배치하는 배치대의 온도, 챔버 내의 압력, 도입하는 반응 가스의 가스 유량, 압력, 처리 시간 등이다. 또한, 플라즈마를 사용하는 처리의 경우는, 플라즈마 생성을 위해 인가하는 고주파(RF) 전력의 값을 조정하는 것이어도 성막 위치를 조정할 수 있다.
실시형태에 따른 기판 처리 방법은, 측벽(202) 상의 보호막(300)의 위치 및 두께를 제어함으로써, 에칭에 의해 형성되는 개구(200)의 형상을 제어한다.
(형상예)
도 2a∼도 2d에서는 상부측으로부터 하부측까지 대략 동일한 개구 치수를 갖는 구멍을 피에칭막(101)에 형성하는 경우를 설명하였다. 이에 한정되지 않고, 본 실시형태에 따른 기판 처리 방법은, 테이퍼 형상의 구멍을 형성하는 경우에도 이용할 수 있다. 본 실시형태에 따른 기판 처리 방법에 따라, 예컨대, 순테이퍼 형상 및 역테이퍼 형상의 구멍을 형성할 수 있다.
(형상예 1-순테이퍼)
도 5는 실시형태에 따른 기판 처리 방법의 흐름의 다른 예를 나타내는 흐름도이다. 도 6a∼도 6e는 실시형태에 따른 기판 처리 방법에 따라 형성되는 형상 1(순테이퍼)에 대해서 설명하기 위한 도면이다. 순테이퍼 형상이란, 상부측으로부터 하부측을 향하여 서서히 가늘어지는 구멍의 형상을 가리킨다.
도 5에 나타내는 흐름은 도 1에 나타내는 흐름과 거의 동일하다. 도 5의 단계 S501∼S503은, 도 1의 단계 S101∼S103에 대응한다. 도 5의 단계 S504는, 처리를 종료할지의 여부를 판정하는 단계이다. 처리를 종료할지의 여부는, 예컨대, 피처리체에 형성된 개구의 애스펙트비가 소정값에 달하였는지의 여부에 기초하여 판정한다. 처리를 종료할지의 여부는, 단계 S502, 503의 실행 횟수가 임계값에 달하였는지의 여부에 기초하여 판정하여도 좋다.
도 6a에 나타내는 피처리체(S1)에는, 기판(100) 상에 피에칭막(101)과 마스크층(102A)과 제2 마스크층(103)이, 형성되어 있다. 또한, 마스크층(102A) 및 제2 마스크층(103)에는, 개구(200A)가 형성되어 있다. 먼저 피처리체(S1)를 제공한다(도 5, 단계 S501). 다음에, 개구(200A)의 측벽(202A) 상에 보호막(300A)을 형성한다(도 5, 단계 S502). 도 6b의 예에서는, 보호막(300A)은, 측벽(202A) 전체면을 대략 동일한 막 두께로 덮도록 형성된다. 예컨대, ALD에 의해 보호막(300A)을 형성한다. 다음에, 피처리체(S1)를 에칭한다(도 5, 단계 S503). 에칭에 의해, 개구(200A)의 애스펙트비가 높아진다. 개구(200A)의 측벽(202A) 중, 하부측은 보호막(300A)으로 덮여 있지 않다(도 6c 참조).
다음에, 처리를 종료할지의 여부를 판정한다(도 5, 단계 S504). 판정 기준은, 예컨대, 애스펙트비가 소정값에 달했는지의 여부이다. 도 6c의 예에서는, 개구(200A)의 애스펙트비는 소정값에 달하지 않았기 때문에, 처리를 종료하지 않는다고 판정하고(도 5, 단계 S504, No), 단계 S502로 되돌아간다. 단계 S502에서 보호막(300A)을 형성한 후, 에칭을 실행한다(도 6d 참조).
이와 같이, 개구(200A)의 측벽(202A) 전체에 보호막(300A)을 형성하면서, 개구(200A)를 파 나아가면, 개구(200A)의 형상은 상부로부터 하부를 향하여 서서히 가늘어지는 순테이퍼 형상이 된다.
순테이퍼 형상의 마스크층(102)을 통해 피에칭막(101)을 에칭하면, 마스크층(102)의 형상이 피에칭막(101)에 전사되어, 바닥부를 향하여 가늘어지는 테이퍼 형상이 된다(도 6e).
이와 같이, 실시형태에 따른 기판 처리 방법에 따르면, 이미 형성된 개구(200A)의 측벽(202A)의 형상을 유지하면서, 서서히 개구(200A)를 깊게 할 수 있다. 이 때문에, 보호막(300A)에 의해 측벽(202A)의 형상 이상을 억제할 수 있다. 또한, 실시형태에 따르면, 도 6a∼도 6e에 나타내는 바와 같이 순테이퍼 형상의 개구(200A)를 형성할 수 있다.
(형상예 2-역테이퍼)
도 7a∼도 7e는 실시형태에 따른 기판 처리 방법에 따라 형성되는 형상 2(역테이퍼)에 대해서 설명하기 위한 도면이다. 역테이퍼 형상이란, 상부측으로부터 하부측을 향하여 서서히 개구 치수가 커지는 구멍의 형상을 가리킨다.
도 7a에 나타내는 피처리체(S3)에는, 기판(100) 상에, 피에칭막(101)과 마스크층(102B)과 제2 마스크층(103)이 형성되어 있다. 또한, 마스크층(102B) 및 제2 마스크층(103)에는, 개구(200C)가 형성되어 있다. 먼저 피처리체(S3)를 제공한다(도 5, 단계 S501).
다음에, 개구(200C)의 측벽(202C) 상에 보호막(300C)을 형성한다(도 5, 단계 S502). 도 7b의 예에서는, 보호막(300C)은, 측벽(202C)의 상부측과 하부측에서 다른 막 두께로 형성된다. 도 7b의 예에서는, 예컨대, CVD 또는 서브컨포멀 ALD에 의해 보호막(300C)을 형성한다. 도 7b의 예에서는, 보호막(300C)의 하단은 바닥부(201C)보다 위에 위치한다. 또한, 보호막(300C)은 보호막(300)(도 2b)보다 하단이 상부측 쪽에 형성되어 있다.
다음에, 피처리체(S3)를 에칭한다(도 5, 단계 S503). 에칭에 의해, 개구(200C)의 애스펙트비가 높아진다. 개구(200C)의 측벽(202C) 중, 하부는 보호막(300C)으로 덮여 있지 않다(도 7c 참조). 또한, 도 6c의 예와는 다르게, 도 7c의 개구(200C)는, 마스크층(102B)측으로부터 피에칭막(101)측을 향하여 횡방향 치수가 서서히 커진다.
이 시점에서는, 개구(200C)의 애스펙트비는 소정값에 달하지 않았기 때문에, 처리를 종료하지 않는다고 판정한다(단계 S504, No). 그리고 단계 S502로 되돌아가서 보호막(300C)을 형성한다. 이때, 보호막(300C)은 상부로부터 하부를 향하여 서서히 막 두께가 감소하도록 형성된다. 그리고, 에칭을 실행한다.
이와 같이, 개구(200C)의 측벽(202C)의 상부측으로부터 하부측을 향하여 서서히 막 두께가 감소하고, 또한, 하단이 바닥부(201C)보다 위에 위치하도록 보호막(300C)을 형성하면서, 개구(200C)를 파 나아간다. 그렇게 하면, 개구(200C)의 형상은 상부측으로부터 하부측을 향하여 서서히 횡방향으로 넓어진 역테이퍼 형상이 된다(도 7d).
다음에 피에칭막(101)을 에칭하면 예컨대 도 7e의 형상이 된다. 피에칭막(101)의 에칭 시에도 보호막(300C)을 형성하면서 에칭을 반복함으로써, 피에칭막(101) 중의 개구 형상도 마스크층(102) 중의 개구 형상과 동일한 역테이퍼로 할 수 있다.
형상 2에서는, 개구(200C)의 위치에 따라 보호막(300C)의 두께가 다르게 보호막(300C)을 형성한다. 이 때문에, 보잉이 발생하기 쉬운 위치에서는 보호막(300C)을 두껍게 하고, 이온이나 라디칼이 도달하기 어려운 개구(200C)의 바닥부(201C) 근방에서는 보호막(300C)을 얇게 형성할 수 있다. 이 때문에, 실시형태에 따른 기판 처리 방법에 따르면, 보잉의 발생을 억제하면서, 보텀 CD의 감소를 방지할 수 있다. 또한, 형상 2에서는, 보호막(300)(도 2b)과 비교하여, 상부측의 막 두께가 두꺼운 보호막(300C)을 형성한다. 또한, 하단이 바닥부(201C)보다 위에 위치하도록 보호막(300C)을 형성한다. 이 때문에 도 2b의 예와 비교하여, 형상 2에서는 개구(200C)의 바닥부(201C)에 있어서의 에칭의 효과가 강하게 발휘된다. 이 때문에, 역테이퍼 형상의 개구(200C)를 형성할 수 있다.
이와 같이, 실시형태에 따른 기판 처리 방법에 따르면, 이미 형성된 개구(200C)의 측벽(202C)의 형상을 유지하면서, 서서히 개구(200C)를 깊게 할 수 있다. 또한, 이온이나 라디칼의 영향이 약해지는 개구(200C)의 바닥부(201C) 근방의 보호막(300C)의 두께를 얇게 함으로써, 에칭의 효과를 개구(200C)의 바닥부(201C)에 충분히 미치게 할 수 있다.
이와 같이, 실시형태에 따르면, 보호막의 위치 및 두께를 조정함으로써, 순테이퍼, 수직 구멍, 역테이퍼 등, 다양한 형상의 개구를 형성할 수 있다.
(마스크층의 보정)
또한, 상기 실시형태에 따른 기판 처리 방법은, 마스크층(102)[마스크층(102A, 102B)] 및 피에칭막(101) 중 어느 쪽의 형상 이상의 억제에도 이용할 수 있다.
마스크층(102)의 형상 이상이 일단 발생한 경우, 형상 이상이 발생한 개소에 성막함으로써 형상 보정을 행하는 것도 생각된다. 그러나, 이 경우, 마스크층(102)의 형상 보정에 이용하는 재료와 피에칭막(101)의 재료가 동종인 경우가 있다. 이 경우, 피에칭막(101)의 에칭 동안에 형상 보정에 이용한 재료가 동일하게 깎여 마스크층(102)의 형상이 변형된다. 이 때문에, 마스크층(102)을 구성하는 재료는 단일로 하는 것이 바람직하다. 이 때문에, 보호막의 재료는, 마스크층(102)을 구성하는 재료가 단일이 되도록 선택한다. 이 때문에, 상기 실시형태에 따른 기판 처리 방법은, 마스크층(102)의 형상 이상 발생을 억제할 수 있어 유리하다.
또한, 실시형태에 따른 기판 처리 방법은, 단계 S102의 보호막 형성 및 단계 S103의 에칭에 있어서 플라즈마를 이용하여도 이용하지 않아도 좋다.
(기판 처리 장치의 구성예)
도 8은 실시형태에 따른 기판 처리 장치(10)의 개략 구성을 나타내는 도면이다. 도 8에 나타내는 기판 처리 장치(10)는, 실시형태에 따른 기판 처리 방법을 실현하기 위해 사용할 수 있다. 도 8에 나타내는 기판 처리 장치(10)는, 소위 유도 결합형 플라즈마(Inductively-coupled plasma: ICP) 장치이며, 유도 결합형 플라즈마를 생성하기 위한 플라즈마원을 갖는다. 단, 실시형태에 따른 기판 처리 장치는, 다른 방법으로 생성되는 플라즈마를 이용하여도 좋다. 예컨대, 실시형태에 따른 기판 처리 장치는, 용량 결합형 플라즈마(CCP), ECR 플라즈마(electron-cyclotron-resonance plasma), 헬리콘파 여기 플라즈마(HWP), 또는, 표면파 플라즈마(SWP) 등을 이용하는 장치여도 좋다.
기판 처리 장치(10)는, 챔버(12)를 구비한다. 챔버(12)는, 알루미늄 등의 금속으로 형성된다. 챔버(12)는 예컨대, 대략 원통 형상이다. 챔버(12) 내에는, 처리가 실행되는 공간(12c)이 마련된다.
공간(12c)의 하방에는, 기판 지지대(14)가 배치된다. 기판 지지대(14)는, 위에 배치되는 기판(W)을 유지하도록 구성된다. 기판(W)은 예컨대, 일실시형태의 방법에 따라 처리되는 기판이다.
기판 지지대(14)는, 지지 기구(13)에 의해 지지 가능하다. 지지 기구(13)는, 공간(12c) 내에서 챔버(12)의 바닥부로부터 상방을 향하여 연장된다. 지지 기구(13)는, 대략 원통 형태여도 좋다. 지지 기구(13)는, 석영 등의 절연 재료로 구성될 수 있다.
기판 지지대(14)는, 정전 척(16)과 하부 전극(18)을 구비한다. 하부 전극(18)은, 제1 플레이트(18a)와 제2 플레이트(18b)를 포함한다. 제1 플레이트(18a) 및 제2 플레이트(18b)는, 알루미늄 등의 금속으로 구성된다. 제1 플레이트(18a) 및 제2 플레이트(18b)는, 예컨대 대략 원통형이다. 제2 플레이트(18b)는, 제1 플레이트(18a) 상에 배치된다. 제2 플레이트(18b)는, 제1 플레이트(18a)와 전기적으로 접속된다.
정전 척(16)은, 제2 플레이트(18b) 상에 배치된다. 정전 척(16)은, 절연층과 그 절연층 내에 배치되는 박막 전극을 구비한다. 정전 척(16)의 박막 전극에는, 스위치(23)를 통해 직류 전원(22)이 전기적으로 접속된다. 정전 척(16)은, 직류 전원(22)의 직류 전압으로부터 정전력을 생성한다. 정전 척(16)은, 생성한 정전력에 의해 기판(W)을 흡착 유지한다.
기판 처리 장치(10)의 동작 시, 기판(W)과 정전 척(16)의 외주를 둘러싸도록, 엣지 링(FR)이, 제2 플레이트(18b)의 상부이자 제2 플레이트(18b)의 주위에 배치된다. 엣지 링(FR)은, 프로세스의 균일성을 높이는 역할을 갖는다. 엣지 링(FR)은, 예컨대 실리콘으로 형성된다.
제2 플레이트(18b) 내에는 유로(24)가 형성된다. 유로(24)에는, 챔버(12) 외부에 배치되는 온도 조절부(예컨대 칠러 유닛)로부터의 온도 제어를 위해, 냉매 등의 열교환 매체가 공급된다. 온도 조절부는, 열교환 매체의 온도를 조절한다. 열교환 매체는, 온도 조절부로부터 파이프(26a)를 통하여 유로(24)에 공급된다. 온도 조절부로부터 파이프(26a)를 통하여 유로(24)에 공급되는 열교환 매체는, 그 후, 파이프(26b)를 통하여 온도 조절부에 반송된다. 열교환 매체는, 온도 조절부에 의한 온도 조절 후, 기판 지지대(14) 내의 유로(24)로 복귀된다. 이와 같이 하여, 기판 지지대(14)의 온도, 즉 기판(W)의 온도를 조절할 수 있다.
기판 처리 장치(10)는 또한, 기판 지지대(14)의 내부를 통하여 정전 척(16)의 상표면까지 연장되는 기체 공급 라인(28)을 구비한다. 정전 척(16)의 상표면과 기판(W)의 하표면 사이의 공간에는, 열교환 가스 공급 기구로부터 기체 공급 라인(28)을 통하여, 헬륨(He) 가스 등의 열교환 가스가 공급된다. 이렇게 해서, 기판 지지대(14)와 기판(W) 사이에서의 열교환이 촉진된다.
또한, 히터(HT)가, 기판 지지대(14) 내에 배치되어도 좋다. 히터(HT)는, 가열 장치이다. 히터(HT)는 예컨대, 제2 플레이트(18b) 또는 정전 척(16) 내에 매립된다. 히터(HT)는, 히터 전원(HP)에 접속된다. 히터 전원(HP)이 히터(HT)에 전력을 공급함으로써, 기판 지지대(14)의 온도, 나아가서는 기판(W)의 온도가 조정된다.
기판 지지대(14)의 하부 전극(18)에는, 정합기(32)를 통해 고주파(RF) 전원(30)이 접속된다. RF 전원(30)으로부터 하부 전극(18)에 RF 전류를 공급할 수 있다. RF 전원(30)은 RF 전력을 생성하여, 기판 지지대(14) 상에 배치되는 기판(W)에 이온을 인입한다. 즉, RF 전원(30)은, 바이어스 전압이 되는 RF 전류를 생성한다. RF 전원(30)이 생성하는 RF 전류의 주파수는, 예컨대, 400 킬로헤르츠 내지 40.68 메가헤르츠의 범위 내이다. 일례에서는, RF 전류의 주파수는 13.56 메가헤르츠이다.
기판 처리 장치(10)는 또한, 챔버(12)의 내벽에 착탈 가능하게 부착되는 실드(34)를 구비한다. 실드(34)는 또한, 지지 기구(13)의 외주를 둘러싸도록 배치된다. 실드(34)는, 처리에 의해 생성되는 부생성물의 챔버(12)에의 부착을 방지한다. 실드(34)는, Y2O3 등의 세라믹스로 코팅된 알루미늄 부재여도 좋다.
기판 지지대(14)와 챔버(12)의 측벽 사이에는 배기로가 형성된다. 배기로는, 챔버(12)의 바닥부에 형성되는 배기구(12e)에 접속된다. 배기구(12e)는, 파이프(36)를 통해 배기 장치(38)에 접속된다. 배기 장치(38)는, 압력 조정부와, 터보 분자 펌프(TMP) 등의 진공 펌프를 포함한다. 배플판(40)은, 배기로 내, 즉, 기판 지지대(14)와 챔버(12)의 측벽 사이에 배치된다. 배플판(40)은, 두께 방향으로 배플판(40)을 관통하는 복수의 관통 구멍을 갖는다. 배플판(40)은, Y2O3 등의 세라믹스로 표면이 코팅된 알루미늄 부재여도 좋다.
챔버(12)의 상측에는, 개구가 형성된다. 개구는 윈도우(42)에 의해 폐쇄된다. 윈도우(42)는, 석영 등의 유전체로 형성된다. 윈도우(42)는 예컨대, 평평한 판이다.
챔버(12)의 측벽에는, 흡기구(12i)가 형성된다. 흡기구(12i)는, 파이프(46)를 통해 기체 공급부(44)에 접속된다. 기체 공급부(44)는, 처리에 사용되는 여러 가지의 가스를 공간(12c)에 공급한다. 기체 공급부(44)는, 복수의 가스원(44a), 복수의 플로우 컨트롤러(44b) 및 복수의 밸브(44c)를 구비한다. 도 8에는 명시하지 않지만, 공급하는 가스마다 다른 복수의 흡기구를 마련하여, 가스가 섞이지 않도록 하여도 좋다.
복수의 가스원(44a)은, 후술하는 여러 가지의 가스의 가스원을 포함한다. 하나의 가스원이 하나 이상의 가스를 공급하여도 좋다. 복수의 플로우 컨트롤러(44b)는, 매스플로우 컨트롤러(MFC)여도 좋고, 플로우 컨트롤러(44b)는, 압력 제어에 의해 유량 제어를 실현한다. 복수의 가스원(44a)에 포함되는 각 가스원은, 복수의 플로우 컨트롤러(44b) 중 대응하는 하나의 플로우 컨트롤러 및 복수의 밸브(44c) 중 대응하는 하나의 밸브를 통해 흡기구(12i)에 접속된다. 흡기구(12i)의 위치는 특별히 한정되지 않는다. 예컨대, 흡기구(12i)는, 챔버(12)의 측벽이 아니라, 윈도우(42) 내에 형성되어도 좋다.
챔버(12)의 측벽 내에는, 개구(12p)가 형성된다. 개구(12p)는, 외부로부터 챔버(12)의 공간(12c)에 반입되어, 공간(12c) 내로부터 챔버(12)의 밖으로 반출되는 기판(W)의 반입출 경로가 된다. 챔버(12)의 측벽 상에는, 게이트 밸브(48)가 마련되고, 개구(12p)를 개방 및 폐색할 수 있게 되어 있다.
챔버(12) 및 윈도우(42) 상에는, 안테나(50)와 안테나(50)를 덮는 실드(60)가 배치된다. 안테나(50) 및 실드(60)는, 챔버(12)의 외측으로서, 윈도우(42)의 상부에 배치된다. 일실시형태에 있어서는, 안테나(50)는, 내측 안테나 소자(52A)와 외측 안테나 소자(52B)를 포함한다. 내측 안테나 소자(52A)는, 윈도우(42)의 중앙에 배치되는 스파이럴 코일이다. 외측 안테나 소자(52B)는, 윈도우(42) 상측이자 내측 안테나 소자(52A)의 외주측에 배치되는 스파이럴 코일이다. 내측 안테나 소자(52A) 및 외측 안테나 소자(52B)는 각각, 구리, 알루미늄, 스테인레스 스틸 등의 도전성 재료로 구성된다.
내측 안테나 소자(52A) 및 외측 안테나 소자(52B)는, RF 전원(70A) 및 RF 전원(70B)에 각각 접속된다. 내측 안테나 소자(52A) 및 외측 안테나 소자(52B)는, RF 전원(70A) 및 RF 전원(70B)으로부터 각각, 동일 또는 다른 주파수의 전력 공급을 받는다. RF 전력이 RF 전원(70A)으로부터 안테나(50)에 공급되면, 유도 자계가 공간(12c) 내에 발생하여, 공간(12c) 내의 처리 가스를 여기함으로써 기판(W)의 상방에 플라즈마를 발생시킨다.
기판 처리 장치(10)는 또한 컨트롤러(80)를 구비한다. 컨트롤러(80)는, 프로세서, 메모리 등의 기억부, 입력부, 디스플레이 등을 구비하는 계산 장치여도 좋다. 컨트롤러(80)는, 기억부에 기억된 제어 프로그램이나 레시피 데이터에 기초하여 동작하며, 기판 처리 장치(10)의 각 부를 제어한다. 예컨대, 컨트롤러(80)는, 복수의 플로우 컨트롤러(44b), 복수의 밸브(44c), 배기 장치(38), RF 전원(70A, 70B), RF 전원(30), 정합기(32), 히터 전원(HP) 등을 제어한다. 컨트롤러(80)는, 실시형태에 따른 기판 처리 방법을 실현할 때, 이러한 제어 프로그램이나 레시피 데이터에 기초하여 기판 처리 장치(10)의 각 부를 제어하여도 좋다.
(실시형태의 효과)
상기한 바와 같이 실시형태에 따른 기판 처리 방법은, 공정 a)와 공정 b)와 공정 c)를 포함한다. 공정 a)는 피에칭막과, 그 피에칭막 상에 형성되는 마스크층으로서, 개구를 갖는 것인, 마스크층을 구비하는, 기판을 제공하는 공정이다. 공정 b)는 마스크층의 개구 상부에 보호막을 형성하는 공정이다. 공정 c)는 개구 상부의 개구 치수의 변동을 보호막에 의해 억제하면서 마스크층을 에칭하여, 보호막으로 덮여 있지 않은 개구 하부의 치수를 변동시키는 공정이다. 이 때문에, 실시형태에 따르면, 기판 상에 형성되는 패턴의 형상 이상을 억제할 수 있다.
또한, 실시형태에 따른 기판 처리 방법에 있어서, 공정 c)는 보호막으로 덮여 있지 않은 개구 하부의 치수를 횡방향 및 종방향 중 적어도 한쪽으로 넓혀도 좋다. 이 때문에, 실시형태에 따르면, 개구의 상부측으로부터 하부측으로 테이퍼가 생긴 경우에, 바닥부의 횡방향 치수를 넓힐 수 있다.
또한, 실시형태에 따른 기판 처리 방법에 있어서, 공정 b)는 화학적 기상 증착(CVD), 물리적 기상 증착(PVD), 원자층 퇴적(ALD) 중 어느 하나, 또는, 복수의 조합에 의해 보호막을 형성하여도 좋다. 또한, 공정 b)는 개구의 측벽 상부측에 측벽 하부측보다 많이 보호막을 형성하는 경우, CVD, 서브컨포멀 ALD 중 어느 하나, 또는 적어도 한쪽을 포함하는 복수 처리의 조합에 의해 보호막을 형성하고, 개구의 측벽 상부측과 측벽 하부측에 같은 정도 보호막을 형성하는 경우, ALD에 의해 보호막을 형성하여도 좋다. 이 때문에, 보호막의 막 두께를 자유롭게 제어할 수 있다.
또한, 실시형태에 따른 기판 처리 방법에 있어서, 공정 b)는 공정 b-1)과 공정 b-2)를 포함한다. 공정 b-1)은 제1 반응물을 공급하여, 개구의 측벽에 제1 반응물을 흡착시키는 공정이다. 공정 b-2)는 제2 반응물을 공급하여, 제1 반응물과 제2 반응물을 반응시켜 막을 형성하는 공정이다. 공정 b-1)은 제1 반응물이 개구의 측벽 전체면에 흡착되기 전에 종료하고, 또는, 공정 b-2)는 제2 반응물이 개구의 측벽 전체면에 막을 형성하기 전에 종료한다.
또한, 실시형태에 따른 기판 처리 방법에 있어서, 공정 b) 및 공정 c)를 반복해서 실행한다. 이 때문에, 개구의 상태에 맞추어 적절하게 보호막 형성과 에칭을 실행하여, 개구의 형상을 제어할 수 있다.
또한, 실시형태에 따른 기판 처리 방법은 공정 d)를 더 포함하여도 좋다. 공정 d)는 공정 c)에 이어서, 피에칭막을 더욱 에칭하는 공정이다.
또한, 실시형태에 따른 기판 처리 방법에 있어서, 마스크층은, 비정질 카본층(ACL), 스핀온 카본(SOC)막, 금속막 중 어느 하나를 포함하여도 좋다. 이와 같이, 실시형태에 따른 기판 처리 방법은, DRAM이나 3차원 NAND 등에 이용하는 HARC의 형성에 이용할 수 있다.
또한, 실시형태에 따른 기판 처리 장치는, 챔버와, 배치대와, 가스 공급부와, 제어부를 구비한다. 챔버는, 처리 공간을 제공한다. 배치대는, 챔버의 내부에 마련된다. 배치대 상에 피처리체가 배치된다. 가스 공급부는, 챔버의 내부에 처리 가스를 공급한다. 제어부는, 기판 처리 방법을 기판 처리 장치 각 부에 실행시킨다. 기판 처리 방법은, 공정 a)와 공정 b)와 공정 c)를 포함한다. 공정 a)는 피에칭막과, 그 피에칭막 상에 형성되는 마스크층으로서, 개구를 갖는 것인, 마스크층을 구비하는, 기판을 제공하는 공정이다. 공정 b)는 마스크층의 개구 상부에 보호막을 형성하는 공정이다. 공정 c)는 개구 상부의 개구 치수의 변동을 보호막에 의해 억제하면서 마스크층을 에칭하여, 보호막으로 덮여 있지 않은 개구 하부의 치수를 변동시키는 공정이다.
이번에 개시된 실시형태는, 모든 점에서 예시로서, 제한적인 것이 아니라고 생각되어야 한다. 상기 실시형태는, 첨부된 청구범위 및 그 취지를 일탈하는 일 없이, 여러 가지 형태로 생략, 치환, 변경되어도 좋다.
10: 기판 처리 장치 12: 챔버
12c: 공간 12e: 배기구
12i: 흡기구 12p: 개구
13: 지지 기구 14: 기판 지지대
16: 정전 척 18: 하부 전극
18a: 제1 플레이트 18b: 제2 플레이트
22: 직류 전원 23: 스위치
24: 유로 26a, 26b: 파이프
28: 기체 공급 라인 30: RF 전원
32: 정합기 34: 실드
36: 파이프 38: 배기 장치
40: 배플판 42: 윈도우
44: 기체 공급부 44a: 가스원
44b: 플로우 컨트롤러 44c: 밸브
46: 파이프 48: 게이트 밸브
50: 안테나 52A: 내측 안테나 소자
52B: 외측 안테나 소자 60: 실드
70A, 70B: RF 전원 80: 컨트롤러
100: 기판 101: 피에칭막
102: 마스크층 200, 200A, 200C: 개구
201, 201A, 201C: 바닥부 202, 202A, 202C: 측벽
203: 꼭대기부 300, 300A, 300C: 보호막
FR: 엣지 링 HT: 히터
HP: 히터 전원 W: 기판
EL1: 피에칭막 MA: 마스크층
OP: 개구 P: 프리커서
R: 반응 가스 S, S1, S3: 피처리체

Claims (9)

  1. a) 피에칭막과, 그 피에칭막 상에 형성되는 마스크층으로서, 개구를 갖는 것인, 마스크층을 구비하는, 기판을 제공하는 공정과,
    b) 상기 마스크층의 상기 개구 상부에 보호막을 형성하는 공정과,
    c) 상기 개구 상부의 개구 치수의 변동을 상기 보호막에 의해 억제하면서 상기 마스크층을 에칭하여, 상기 보호막으로 덮여 있지 않은 상기 개구 하부의 치수를 변동시키는 공정,
    을 구비하는 것인, 기판 처리 방법.
  2. 제1항에 있어서,
    상기 공정 c)는, 상기 보호막으로 덮여 있지 않은 개구 하부의 치수를 횡방향 및 종방향 중 적어도 한쪽으로 넓히는 것인, 기판 처리 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 공정 b)는, 화학적 기상 증착(CVD), 물리적 기상 증착(PVD), 원자층 퇴적(ALD) 중 어느 하나, 또는, 복수의 조합에 의해 보호막을 형성하는 것인, 기판 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 공정 b)는, 상기 개구의 측벽 상부측에 측벽 하부측보다 많이 보호막을 형성하는 경우, CVD, 서브컨포멀 ALD 중 어느 하나, 또는 적어도 한쪽을 포함하는 복수 처리의 조합에 의해 보호막을 형성하고, 상기 개구의 측벽 상부측과 측벽 하부측에 같은 정도 보호막을 형성하는 경우, ALD에 의해 보호막을 형성하는 것인, 기판 처리 방법.
  5. 제4항에 있어서,
    상기 공정 b)는,
    b-1) 제1 반응물을 공급하여, 상기 개구의 측벽에 상기 제1 반응물을 흡착시키는 공정과,
    b-2) 제2 반응물을 공급하여, 상기 제1 반응물과 상기 제2 반응물을 반응시켜 막을 형성하는 공정,
    을 포함하고,
    상기 공정 b-1)은, 상기 제1 반응물이 상기 개구의 측벽 전체면에 흡착하기 전에 종료하고, 또는,
    상기 공정 b-2)는, 상기 제2 반응물이 상기 개구의 측벽 전체면에 막을 형성하기 전에 종료하는 것인, 기판 처리 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 공정 b) 및 공정 c)를 반복해서 실행하는 것인, 기판 처리 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    d) 상기 공정 c)에 이어서, 피에칭막을 에칭하는 공정을 더 포함하는 것인, 기판 처리 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 마스크층은, 비정질 카본층(ACL), 스핀온 카본(SOC)막, 금속막 중 어느 하나를 포함하는 것인, 기판 처리 방법.
  9. 챔버와,
    상기 챔버의 내부에 마련되는 기판 지지대와,
    상기 챔버의 내부에 처리 가스를 공급하기 위한 가스 공급부와,
    플라즈마 생성부와,
    제어부,
    를 구비하고,
    상기 제어부는,
    a) 피에칭막과, 그 피에칭막 상에 형성되는 마스크층으로서, 개구를 갖는 것인, 마스크층을 구비하는, 기판을 수취하는 공정과,
    b) 상기 마스크층의 상기 개구 상부에 보호막을 형성하는 공정과,
    c) 상기 개구 상부의 개구 치수의 변동을 상기 보호막에 의해 억제하면서 상기 마스크층을 에칭하고, 상기 보호막으로 덮여 있지 않은 상기 개구 하부의 치수를 변동시키는 공정,
    을 포함하는, 기판 처리 방법을 실행시키도록 구성되는 것인, 기판 처리 장치.
KR1020200175625A 2019-12-25 2020-12-15 기판 처리 방법 및 기판 처리 장치 KR20210082359A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-234124 2019-12-25
JP2019234124A JP7365895B2 (ja) 2019-12-25 2019-12-25 基板処理方法および基板処理装置

Publications (1)

Publication Number Publication Date
KR20210082359A true KR20210082359A (ko) 2021-07-05

Family

ID=76459256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200175625A KR20210082359A (ko) 2019-12-25 2020-12-15 기판 처리 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US20210202233A1 (ko)
JP (1) JP7365895B2 (ko)
KR (1) KR20210082359A (ko)
CN (1) CN113035707A (ko)
TW (1) TW202129761A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024049609A1 (en) * 2022-09-01 2024-03-07 Tokyo Electron Limited Methods for forming semiconductor devices using metal hardmasks

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022116742A (ja) * 2021-01-29 2022-08-10 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7385142B2 (ja) * 2021-11-01 2023-11-22 ダイキン工業株式会社 エッチングガス及びそれを用いたエッチング方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160343580A1 (en) 2014-12-04 2016-11-24 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232552A1 (en) * 2002-12-09 2004-11-25 Advanced Micro Devices, Inc. Air gap dual damascene process and structure
JP2006222208A (ja) 2005-02-09 2006-08-24 Renesas Technology Corp 半導体装置の製造方法
KR101583608B1 (ko) * 2009-03-24 2016-01-08 삼성전자 주식회사 무기계 실리콘 전구체를 이용한 실리콘 산화막의 형성 방법및 이를 이용한 반도체 장치의 제조 방법
US8703625B2 (en) * 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
JP5413331B2 (ja) 2010-08-19 2014-02-12 株式会社デンソー 半導体装置の製造方法
JP2015111607A (ja) 2013-12-06 2015-06-18 大日本印刷株式会社 パターン形成方法
WO2017217132A1 (ja) 2016-06-15 2017-12-21 ソニー株式会社 半導体装置、及び、半導体装置の製造方法
US11171011B2 (en) * 2018-08-21 2021-11-09 Lam Research Corporation Method for etching an etch layer
KR102560513B1 (ko) * 2018-10-11 2023-07-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 비등각 희생 층을 이용하여 3차원 메모리 디바이스에 채널 홀을 형성하는 방법
US12020944B2 (en) 2018-11-05 2024-06-25 Lam Research Corporation Method for etching an etch layer
JP7422557B2 (ja) 2019-02-28 2024-01-26 東京エレクトロン株式会社 基板処理方法および基板処理装置
KR20210012786A (ko) * 2019-07-26 2021-02-03 에스케이하이닉스 주식회사 수직형 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160343580A1 (en) 2014-12-04 2016-11-24 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024049609A1 (en) * 2022-09-01 2024-03-07 Tokyo Electron Limited Methods for forming semiconductor devices using metal hardmasks

Also Published As

Publication number Publication date
JP2021103727A (ja) 2021-07-15
TW202129761A (zh) 2021-08-01
JP7365895B2 (ja) 2023-10-20
CN113035707A (zh) 2021-06-25
US20210202233A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US10566209B2 (en) Etching method and workpiece processing method
US9911607B2 (en) Method of processing target object
KR20210082359A (ko) 기판 처리 방법 및 기판 처리 장치
JP2024045236A (ja) プラズマ処理装置および基板処理装置
US11462412B2 (en) Etching method
US10580655B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
KR102617192B1 (ko) 질화 실리콘으로 형성된 제 1 영역을 산화 실리콘으로 형성된 제 2 영역에 대하여 선택적으로 에칭하는 방법
US20220181162A1 (en) Etching apparatus
JP2016136606A (ja) エッチング方法
KR20220068180A (ko) 기판 처리 방법 및 기판 처리 시스템
US10755944B2 (en) Etching method and plasma processing apparatus
KR20190142741A (ko) 기판 처리 방법 및 기판 처리 장치
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
JP7190988B2 (ja) エッチング方法及び基板処理装置
US9633864B2 (en) Etching method
US12009219B2 (en) Substrate processing method