KR20210077787A - 마이크로-임프린팅에 의한 비아 형성을 위한 방법 - Google Patents

마이크로-임프린팅에 의한 비아 형성을 위한 방법 Download PDF

Info

Publication number
KR20210077787A
KR20210077787A KR1020217018055A KR20217018055A KR20210077787A KR 20210077787 A KR20210077787 A KR 20210077787A KR 1020217018055 A KR1020217018055 A KR 1020217018055A KR 20217018055 A KR20217018055 A KR 20217018055A KR 20210077787 A KR20210077787 A KR 20210077787A
Authority
KR
South Korea
Prior art keywords
layer
stamp
polyimide
vias
flowable epoxy
Prior art date
Application number
KR1020217018055A
Other languages
English (en)
Inventor
로만 고우크
기백 박
규일 조
한-웬 첸
친탄 부크
스티븐 베르하베르베케
빈센트 디카프리오
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210077787A publication Critical patent/KR20210077787A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G03F7/0387—Polyamides or polyimides
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76817—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics using printing or stamping techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

일 실시예에 따르면, 진보된 패키징 애플리케이션들을 위해 패널들에 복수의 비아들을 형성하기 위한 방법 및 장치가 개시된다. 재분배 층이 기판 층 상에 증착된다. 재분배 층은 스핀 코팅 프로세스, 스프레이 코팅 프로세스, 드롭 코팅 프로세스, 또는 라미네이션을 사용하여 증착될 수 있다. 이어서, 재분배 층은 챔버 내부에서 스탬프를 사용하여 마이크로-임프린팅된다. 이어서, 재분배 층 및 스탬프가 챔버 내부에서 베이킹된다. 재분배 층에 복수의 비아들을 형성하기 위해 재분배 층으로부터 스탬프가 제거된다. 재분배 층 상에 축적된 과도한 잔류물은 디스커밍 프로세스를 사용하여 제거될 수 있다. 복수의 비아들 각각의 하단과 기판 층의 상단 사이에 배치된 잔류 두께 층은 약 1 μm 미만의 두께를 가질 수 있다.

Description

마이크로-임프린팅에 의한 비아 형성을 위한 방법
[0001] 본 개시내용의 실시예들은 일반적으로, 진보된 패키징 애플리케이션들을 위한 마이크로-임프린팅 패널들의 방법들에 관한 것이다.
[0002] 차세대 반도체 디바이스들에 대해 회로 밀도들이 증가하고 디바이스 사이즈들이 감소함에 따라, 이들 디바이스들에 대한 외부 연결들, 즉 배선을 제공하는 것은 진보된 패키징 기술들을 요구한다. 하나의 그러한 패키징 기술은 웨이퍼 레벨 패키징이다.
[0003] 웨이퍼 레벨 패키징은 웨이퍼 레벨에서 디바이스 제조, 패키지 어셈블리(패키징), 전기 테스팅, 및 신뢰성 테스트(번-인)를 통합함으로써 반도체 디바이스들의 제조 및 패키징 프로세스들을 능률화하며, 여기서 패키징의 상단 및 하단 층들을 형성하는 것, I/O 연결들을 생성하는 것, 및 패키징된 디바이스를 테스팅하는 것은 모두, 디바이스들이 개별 패키징된 컴포넌트들로 싱귤레이팅(singulate)되기 전에 수행된다. 웨이퍼 레벨 패키징의 장점들은 결과적인 디바이스의 감소된 전체 제조 비용들, 감소된 패키지 사이즈, 및 개선된 전기적 및 열적 성능을 포함한다.
[0004] 웨이퍼 레벨 패키징은 일반적으로, 기판 층 상에 재분배 층을 증착시키는 것, 및 리소그래피 프로세스들을 사용하여 재분배 층에 복수의 비아들을 형성하는 것을 포함한다. 복수의 비아들을 형성하기 위해 종래의 리소그래피 프로세스를 사용하는 것은 고가이고, 재료를 낭비하고, 진보된 노드 고밀도 재분배 층들에서 7 μm를 초과하는 분해능이 부족하며, 표면 토폴로지들에 매우 민감할 수 있다. 부가적으로, 재분배 층들은 통상적으로, 비용이 많이 들고, 장비 집약적이며, 시간 소모적인 종래의 포토리소그래피 및 에칭 프로세스들을 사용하여 증착된다. 재분배 층을 증착시키고 패터닝하기 위해 이들 방법들을 사용하는 것은 상당한 양의 과도한 재료가 낭비되는 것을 초래할 수 있으며, 비아들의 사이즈 및 깊이를 제어하기 어렵게 만들 수 있다.
[0005] 따라서, 웨이퍼 레벨 패키징 방식들로 재분배 층들에 비아들을 증착시키고 형성하는 개선된 방법들에 대한 필요성이 당업계에 존재한다.
[0006] 본 개시내용은 일반적으로, 진보된 패키징 애플리케이션들을 위해 패널들에 복수의 비아들을 형성하는 방법들에 관한 것이다. 재분배 층이 기판 층 상에 증착된다. 재분배 층은 스핀 코팅 프로세스, 스프레이 코팅 프로세스, 드롭(drop) 코팅 프로세스, 또는 라미네이션(lamination)을 사용하여 증착될 수 있다. 이어서, 재분배 층은 챔버 내부에서 스탬프(stamp)를 사용하여 마이크로-임프린팅된다. 이어서, 재분배 층 및 스탬프가 챔버 내부에서 베이킹(bake)된다. 재분배 층에 복수의 비아들을 형성하기 위해 재분배 층으로부터 스탬프가 제거된다. 재분배 층 상에 축적된 과도한 잔류물은 디스커밍(descumming) 프로세스를 사용하여 제거될 수 있다. 복수의 비아들 각각의 하단과 기판 층의 상단 사이에 배치된 잔류 두께 층은 약 1 μm 미만의 두께를 가질 수 있다.
[0007] 일 실시예에서, 패널에 복수의 비아들을 형성하는 방법은, 기판 층 상에 폴리이미드 층을 증착시키는 단계, 챔버 내부에서 스탬프를 이용하여 폴리이미드 층을 마이크로-임프린팅하는 단계, 챔버 내부에서 폴리이미드 층 및 스탬프를 베이킹하는 단계, 폴리이미드 층 및 스탬프를 UV 광에 노출시키는 단계, 폴리이미드 층에 복수의 비아들을 형성하기 위해 폴리이미드 층으로부터 스탬프를 제거하는 단계, 폴리이미드 층에 대해 오븐 경화 프로세스를 수행하는 단계, 및 과도한 잔류물을 제거하기 위해 폴리이미드 층을 디스커밍하는 단계를 포함한다.
[0008] 다른 실시예에서, 패널에 복수의 비아들을 형성하는 방법은, 챔버 내부에서 스탬프를 이용하여 유동가능 에폭시 층을 마이크로-임프린팅하는 단계 － 유동가능 에폭시 층은 실리카 입자 충전제들을 포함함 －, 챔버 내부에서 유동가능 에폭시 층 및 스탬프를 베이킹하는 단계, 및 유동가능 에폭시 층에 복수의 비아들을 형성하기 위해 유동가능 에폭시 층으로부터 스탬프를 제거하는 단계를 포함한다.
[0009] 또 다른 실시예에서, 패널에 복수의 비아들을 형성하는 방법은, 드롭 코트 프로세스를 사용하여 기판 층 상에 폴리이미드 층을 증착시키는 단계, 챔버 내부에서 스탬프를 이용하여 폴리이미드 층을 마이크로-임프린팅하는 단계, 챔버 내부에서 폴리이미드 층 및 스탬프를 베이킹하는 단계, 폴리이미드 층 및 스탬프를 UV 광에 노출시키는 단계, 폴리이미드 층에 복수의 비아들을 형성하기 위해 폴리이미드 층으로부터 스탬프를 제거하는 단계, 및 폴리이미드 층에 대해 오븐 경화 프로세스를 수행하는 단계를 포함한다.
[0010] 본 개시내용의 위에서 언급된 특성들이 상세히 이해될 수 있는 방식으로, 위에서 간략하게 요약된 본 개시내용의 더 구체적인 설명이 실시예들을 참조하여 이루어질 수 있는데, 이러한 실시예들 중 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들이 예시적인 실시예들만을 예시하는 것이므로, 그 실시예들의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 상기 설명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0011] 도 1a 내지 도 1i는 일 실시예에 따른, 복수의 비아들을 형성하기 위해 기판 상에 층을 마이크로-임프린팅하는 다양한 스테이지들을 예시한다.
[0012] 도 2는 일 실시예에 따른, 복수의 비아들을 형성하기 위해 기판 상에 층을 마이크로-임프린팅하는 방법을 예시한다.
[0013] 도 3a 및 도 3b는 다양한 실시예들에 따른 마이크로-임프린팅 스탬프들을 예시한다.
[0014] 도 4a 및 도 4b는 일 실시예에 따른, 폴리이미드 층의 RTL을 감소시키고 제어하는 챔버-내 베이킹을 예시한다.
[0015] 도 5a는 일 실시예에 따른, 스탬프에 의해 마이크로-임프린팅되는 RDL로서 유동가능 에폭시 층을 이용하는 기판을 예시한다.
[0016] 도 5b는 다른 실시예에 따른, 유동가능 에폭시 층을 마이크로-임프린팅하기 위한 시간 대 온도의 그래프를 예시한다.
[0017] 이해를 용이하게 하기 위하여, 도면들에 공통적인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들이 추가적인 인용 없이 다른 실시예들에 유익하게 통합될 수 있다는 것이 고려된다.
[0018] 일 실시예에 따르면, 진보된 패키징 애플리케이션들을 위해 패널들에 복수의 비아들을 형성하기 위한 방법 및 장치가 개시된다. 재분배 층이 기판 층 상에 증착된다. 재분배 층은 스핀 코팅 프로세스, 스프레이 코팅 프로세스, 드롭 코팅 프로세스, 또는 라미네이션을 사용하여 증착될 수 있다. 이어서, 재분배 층은 챔버 내부에서 스탬프를 사용하여 마이크로-임프린팅된다. 이어서, 재분배 층 및 스탬프가 챔버 내부에서 베이킹된다. 재분배 층에 복수의 비아들을 형성하기 위해 재분배 층으로부터 스탬프가 제거된다. 재분배 층 상에 축적된 과도한 잔류물은 디스커밍 프로세스를 사용하여 제거될 수 있다. 복수의 비아들 각각의 하단과 기판 층의 상단 사이에 배치된 잔류 두께 층은 약 1 μm 미만의 두께를 가질 수 있다.
[0019] 도 1a 내지 도 1i는 복수의 비아들(118)을 형성하기 위해 기판(100) 상에 재분배 층(104)을 마이크로-임프린팅하는 다양한 스테이지들을 예시한다. 도 2는 일 실시예에 따른, 복수의 비아들을 형성하기 위해 기판 상에 층을 마이크로-임프린팅하는 방법을 예시한다. 도 1a 내지 도 1i가 특정한 시퀀스로 도시되지만, 도 1a 내지 도 1i에 묘사된 방법(200)의 다양한 스테이지들이 임의의 적합한 순서로 수행될 수 있다는 것이 또한 고려된다. 방법(200)의 더 명확한 이해를 용이하게 하기 위해, 도 1a 내지 도 1i의 기판(100)의 다양한 뷰들을 사용하여 도 2의 방법(200)이 설명되고 시연될 것이다. 방법(200)이 도 1a 내지 도 1i를 사용하여 설명되지만, 도 1a 내지 도 1i에 도시되지 않은 다른 동작들이 포함될 수 있다.
[0020] 도 1a는 도 2의 방법(200)의 동작(202)에서 수행되는 바와 같이, 챔버(106)에서 기판 층(102) 상에 증착되는 재분배 층(RDL)(104)을 갖는 기판(100), 또는 패널 또는 웨이퍼의 일부를 예시한다. RDL(104)은 유전체 층일 수 있다. 일 실시예에서, RDL(104)은 약 30 내지 45 초, 이를테면 30 초 동안 섭씨 약 75 내지 90도의 온도로 챔버(106)에서 사전-베이킹된다. RDL(104)은 약 5 μm 내지 15 μm의 두께(110)를 갖도록 증착된다. RDL(104)의 두께(110)는 임프린팅 이후 잔류 두께 층(RTL)(112)(도 1b 및 도 1h에 도시됨)을 최소화시키도록 선택된다. RTL(112)은 RDL(104)의 총 두께(110) 빼기 임프린트의 깊이(124)이다. 다시 말하면, RTL(112)은 스탬프(108)를 이용하여 마이크로-임프린팅된 이후 기판 층(102)의 상단과 임프린팅된 비아의 하단 사이에 남아있는 RDL(104)의 재료의 양이다. 일 실시예에서, RDL(104)의 두께(110)는, RTL(112)이 약 2 μm 미만, 이를테면 1 μm 미만이도록 선택된다.
[0021] 일 실시예에서, RDL(104)은 폴리이미드 층이다. 폴리이미드는 n-타입 감광성 폴리이미드일 수 있다. 그러한 실시예에서, 폴리이미드 층은 스핀 코팅 프로세스, 스프레이 코팅 프로세스, 또는 드롭 어레이 패턴 코팅 프로세스에 의해 증착될 수 있다. 폴리이미드 층이 스핀 코팅 프로세스 또는 스프레이 코팅 프로세스를 사용하여 증착되면, RDL(104)은 용매의 일부를 증발시키기 위해 증착된 이후 사전-베이킹될 수 있으며, 이는 임프린트 깊이를 최대화시키고 폴리이미드 재료 경화로 인한 패턴 왜곡을 최소화시킨다. 스프레이 코팅 프로세스를 이용하는 것은 폴리이미드 층이 자기-평탄화될 수 있게 할 수 있다. 폴리이미드 층이 사전-베이킹되면, 폴리이미드 재료는 유동가능하고 임프린트가능하게 유지된다.
[0022] 폴리이미드 층이 드롭 코팅 프로세스를 사용하여 증착되면, RDL(104)은 증착된 이후 사전-베이킹되지 않을 수 있다. 드롭 코팅 프로세스를 이용할 때, 폴리이미드는 제어된 드롭 사이즈 및 피치(pitch)를 갖게 해칭 어레이 패턴으로 증착될 수 있다. 예컨대, 폴리이미드 드롭들은 약 440 내지 500 μm의 직경 및 약 500 내지 800 μm의 피치를 갖는 크로스-해칭 패턴으로 증착될 수 있다. 일 실시예에서, 드롭들은 약 450 μm의 직경 및 약 570 μm의 피치를 가졌다. 드롭 코팅 프로세스를 이용하는 것은 폴리이미드 층이 자기-평탄화될 수 있게 할 수 있다. 드롭 코팅 프로세스를 사용하여 폴리이미드 층을 증착시키는 것은 최소의 재료 낭비를 초래하거나 재료 낭비를 전혀 초래하지 않을 수 있다.
[0023] 다른 실시예에서, RDL(104)은 유동가능 에폭시 층이다. 유동가능 에폭시 층은 실리카 입자 충전제들을 포함하는 유동가능 에폭시 화합물일 수 있다. 유동가능 에폭시 층은 섭씨 약 90 내지 180도의 온도 범위에서 유동가능하고 약 180도 이상의 경화 온도를 갖는 하나 이상의 재료들을 포함할 수 있다. 그러한 실시예에서, 유동가능 에폭시 층은 섭씨 약 90 내지 110도의 온도로 라미네이션 프로세스에 의해 증착된다. 유동가능 에폭시가 RDL(104)로서 이용되면, RDL(104)은 증착된 이후 사전-베이킹되지 않을 수 있다. 일 실시예에서, 기판 층(102) 및 유동가능 에폭시 층은 CTE(coefficient of thermal expansion)를 사용하여 열적으로 매칭된다.
[0024] 도 1b는 방법(200)의 동작(204)에서 수행되는 바와 같이, 챔버(106)에서 스탬프(108) 및 기판 압축을 사용하여 RDL(104)을 마이크로-임프린팅하는 것을 예시한다. 스탬프(108)는 약 1 bar 이상의 압력으로 RDL(104)에 적용되어, RDL(104)에서 스탬프 패턴의 역 톤(reverse tone) 이미지를 초래한다(즉, 스탬프(108)의 기둥들이 RDL에 비아들 또는 홀들을 생성함). 압력은 약 1 내지 2 분 동안 인가된다. 일 실시예에서, 기판(100)의 임프린팅은 진공 환경에서 행해진다. 기판(100) 및/또는 스탬프(108)는 임프린팅 동안 섭씨 약 50 내지 100도로 가열될 수 있다. RDL(104)은 RDL(104)이 스탬프(108)의 패턴에 따르도록 하는 유동가능 층이다. 스탬프(108)는 UV 투명 재료를 포함할 수 있다. 일 실시예에서, 스탬프(108)는 약 350 내지 390 nm의 범위의 UV 파장들이 스탬프(108)를 통과하게 허용하는 UV 투명 재료로 구성된다. 스탬프(108)는 PDMS(polydimethylsiloxane)로 구성될 수 있다. 스탬프(108)를 포함하는 PDMS는 정지마찰-없는(stiction-free) 스탬프 탈착을 가능하게 하고, 용매 흡수를 허용한다.
[0025] RDL(104)로서 유동가능 에폭시 층을 이용하는 일 실시예에서, 에폭시 층은 스탬프(108)에 라미네이팅되고, 이어서 스탬프(108)는 기판 층(102)에 부착된다. 이어서, 스탬프(108) 및 RDL(104)은 에폭시 막의 유동가능 온도 범위가 된다. 에폭시 막의 유동가능 온도 범위는 에폭시 막의 경화 온도에 가까울 수 있는데, 이를테면 섭씨 약 140 내지 180도일 수 있다.
[0026] 도 1c는 방법(200)의 동작(206)에서 수행되는 바와 같이, 기판(100)을 열(114)에 노출시킴으로써 챔버(106) 내부에서 스탬프(108)를 이용하여 임프린팅된 RDL(104)을 베이킹하는 것을 예시한다. 베이킹은 섭씨 약 80 내지 200도의 온도로 행해질 수 있다. 예컨대, 폴리이미드가 RDL(104)로서 이용되는 일 실시예에서, 베이킹은 약 30 내지 60 분 동안 섭씨 약 80 내지 120도의 온도로 행해질 수 있다. 부가적으로, 폴리이미드가 RDL(104)로서 이용될 때, RTL(112)을 감소시키고 제어하기 위해 챔버-내 베이킹의 온도 및 시간이 사용될 수 있다. 예컨대, 약 2 분 동안 섭씨 약 100도의 온도로 약 6 μm의 두께를 갖는 폴리이미드 층을 베이킹하는 것은 RTL(112)을 약 2 μm로부터 약 0.5 μm로 감소시킬 수 있다. 유동가능 에폭시 재료가 RDL(104)로서 사용되는 다른 실시예에서, 베이킹은 약 1 내지 5 분 동안 섭씨 약 180 내지 200도의 온도로 행해질 수 있다. 유동가능 에폭시 재료가 사용되는 그러한 실시예에서, 베이킹 온도는 경화 온도일 수 있다.
[0027] 도 1d는 방법(200)의 동작(208)에서 수행되는 바와 같이, 기판(100)을 UV 광(116)에 노출시킴으로써 RDL(104) 및 스탬프(108)를 선택적으로 UV 경화시키는 것을 예시한다. 일 실시예에서, UV 광(116)은 섭씨 약 25 내지 100도의 온도로 약 2 분 동안 적용된다. UV 경화는 약 360 내지 370 nm, 이를테면, 365 nm의 파장을 갖는 UV 광(116)을 적용함으로써 행해질 수 있다. RDL(104)이 유동가능 에폭시 재료로 구성되는 일 실시예에서, 동작(206)에서 수행되는 베이킹이 사전-경화 프로세스들을 구성할 수 있으므로, 기판(100)은 동작(208)에서 UV 경화되지 않을 수 있다. 그러한 실시예에서, 방법(200)은 동작(206)으로부터 동작(210)으로 바로 진행된다.
[0028] 도 1e는 방법(200)의 동작(210)에서 수행되는 바와 같이, RDL(104)로부터 스탬프(108)를 제거하는 것을 예시한다. 스탬프(108)는 임의의 잔류 용매를 제거하기 위해 RDL(104)로부터 제거된 이후 진공에서 베이킹될 수 있다. 유동가능 에폭시가 이용되는 일 실시예에서, 스탬프(108)는 섭씨 약 90 내지 180도의 온도로 디몰딩(demold)될 수 있다. 이어서, 방법(200)의 동작(212)에서 수행되는 바와 같이, RDL(104)은 마이크로-임프린팅된 패턴으로 형성된 복수의 비아들(118)을 동결시키기 위해 오븐 경화될 수 있다. 증착될 때의 RDL(104)의 두께(110) 및 임프린팅을 위해 사용되는 스탬프(108)에 의존하여, 각각의 비아(118)는 오븐 경화된 이후 약 2 내지 12 μm의 깊이(124) 및 약 0.5 내지 50 μm의 직경(130)을 가질 수 있다. 일 실시예에서, 각각의 비아(118)는 오븐 경화된 이후 약 8 μm 미만의 깊이(124) 및 약 1 μm 미만의 RTL을 갖는다.
[0029] 게다가, RDL(104)이 약 10 μm의 두께를 갖도록 증착되면, 약 5 내지 50 μm의 직경 및 약 10 내지 12 μm의 높이를 갖는 기둥들로 구성된 패턴을 갖는 스탬프(108)가 사용될 수 있다. 유사하게, RDL(104)이 약 5 μm의 두께를 갖도록 증착되면, 약 2 내지 10 μm의 직경 및 약 5 내지 6 μm의 높이를 갖는 기둥들로 구성된 패턴을 갖는 스탬프(108)가 사용될 수 있다. 스탬프(108) 기둥들은, 기둥 높이가 비아들(118)의 깊이와 동일하거나 그보다 최대 20% 더 높도록 설계되어, 비아들이 과도한 잔류물이 거의 또는 전혀(little to no) 없게 형성되게 허용할 수 있다. 예컨대, RDL(104)이 약 10 μm 두께이면, 약 10 내지 12 μm의 기둥 높이를 갖는 스탬프(108)가 사용될 수 있다. 유동가능 에폭시 층이 RDL(104)로서 사용되는 일 실시예에서, 스탬프(108)의 기둥들은 RDL(104)의 두께와 동일하거나 그보다 더 높을 수 있다.
[0030] 도 1f 내지 도 1i는 도 1e의 마이크로-임프린팅된 비아(118)의 근접도를 예시한다. 도 1f는 일 실시예에 따른, 과도한 잔류물(120)이 축적되어 있는 비아(118)의 측면도를 예시한다. 도 1g는 다른 실시예에 따른, 과도한 잔류물(120)을 갖는 비아(118)의 평면 사시도를 예시한다. 도 1h는 과도한 잔류물이 거의 또는 전혀 없는 비아(118)의 측면도를 예시한다. 도 1i는 과도한 잔류물이 거의 또는 전혀 없는 비아(118)의 평면 사시도를 예시한다. 과도한 잔류물(즉, 여분의 축적된 RDL 재료)은 RDL(104)을 가열시키는 것으로 인해 비아들(118) 내에 그리고 그 주위에 누적될 수 있다. RDL(104)에 대해 선택된 재료에 의존하여, 과도한 잔류물이 축적될 수 있거나 축적되지 않을 수 있다. 예컨대, 일 실시예에서, 비아들(118)은 RDL(104)이 폴리이미드를 포함할 때에만 디스커밍 및 에칭되며, 비아들(118)은 RDL(104)이 유동가능 에폭시를 포함할 때 디스커밍되지 않는다. 그러나, 유동가능 에폭시 층을 가열시킬 때 과도한 잔류물이 누적되면, 디스컴(descum) 프로세스가 수행될 수 있다. 어떠한 과도한 잔류물도 축적되지 않으면, 비아들(118)은 디스커밍될 필요가 없고, 비아들(118)은 동작(212)의 베이킹에 후속하여 과도한 잔류물을 거의 또는 전혀 갖지 않을 것이며, 방법(200)은 동작(212)에서 종료된다. 비아들(118)에 과도한 잔류물이 축적되게 되면, 방법(200)의 동작(214)에서 수행되는 바와 같이, 과도한 잔류물을 제거하기 위해 디스커밍 프로세스가 수행될 것이다.
[0031] 동작(214)에서, 마이크로-임프린팅된 비아들은 선택적으로, 과도한 축적된 잔류물을 제거하기 위해 디스커밍된다. 디스커밍 프로세스는 섭씨 약 0 내지 20도의 온도를 유지하면서 수행된다. 잔류물을 제거하기 위해, 기판(100)은 산소(O2)와 테트라플루오로 메탄(CF4)의 10:1 혼합물을 이용하여 에칭될 수 있고, 이어서 헬륨(He) 또는 질소(N2)를 사용하여 냉각될 수 있다. 기판(100)은 1회 이상, 에칭 및 냉각될 수 있다. 예컨대, 기판(100)은 1회 내지 3회, 에칭되고 이어서 냉각될 수 있다. 부가적으로, RTL(112)이 약 0.5 μm 두께 이하이면, O2/CF4 에칭 및 냉각 프로세스들은 전혀 수행되지 않을 수 있다. 기판(100)은 약 500 내지 800 와트의 RF 전력 및 약 50 내지 100 와트의 바이어스로 약 10 내지 40 초 동안 O2/CF4를 이용하여 에칭될 수 있다. N2 또는 He 냉각 기간은 약 30 내지 60 초 동안 발생할 수 있다. 하나 이상의 에칭 및 냉각 프로세스들에 후속하여, 비아들(118)의 림(rim)들(122)을 세정하고 평탄화(level off)시키기 위해 아르곤(Ar)과 수소(H2)의 4:2 혼합물이 사용될 수 있다. 기판(100)은 약 800 내지 1000 와트의 RF 전력 및 약 100 내지 200 와트의 바이어스로 약 40 내지 60 초 동안 Ar/H2 혼합물을 사용하여 세정될 수 있다.
[0032] 동작(214)의 디스커밍 프로세스에 후속하여, 도 1h에 도시된 바와 같이, 비아(118)의 림(122)은, 림(122)의 표면이 비아(118)의 측벽(128)으로부터 제1 각도(θ1) 및 RDL(104)의 표면(126)으로부터 제2 각도(θ2)에 의해 정의되도록 테이퍼링 및 평활화될 수 있다. 제1 및 제2 각도들(θ1, θ2) 둘 모두는 90 도보다 클 수 있다(즉, 둔각). 비아들(118)은 전체가 원형, 원통형, 또는 원뿔형 절두체 형상을 가질 수 있다. 비아들(118)은 RTL(112) 및 기판 층(102)에 인접하게 배치된 비아(118)의 하단에서의 직경보다 RDL(104)의 표면(126)에서 더 큰 직경을 가질 수 있다. 다시 말하면, 비아들(118)의 측벽들(128)은, 비아들(118)이 원뿔형 절두체 형상을 갖도록 각을 이루거나 테이퍼링될 수 있다. 비아들(118)의 RTL(112)은 0 내지 2 μm 두께일 수 있다.
[0033] 도 3a 및 도 3b는 마이크로-임프린팅을 위해 사용되는 스탬프 레이아웃들(300, 350)의 다양한 실시예들을 예시한다. 도 3a는 멀티-스탬프 레이아웃(300)으로 배치된 하나 이상의 스탬프들(306A 내지 306C)을 예시하는 반면, 도 3b는 전체 필드 스탬프 레이아웃(350)으로 배치된 복수의 스탬프들(356A 내지 356C)을 예시한다. 스탬프들(306A 내지 306C, 356A 내지 356C)은 도 1a 내지 도 1i의 스탬프(108)일 수 있고, RDL(304)은 도 1a 내지 도 1i의 RDL(104)일 수 있고, 기판 층(302)은 도 1a 내지 도 1i의 기판 층(102)일 수 있다.
[0034] 스탬프들(306A 내지 306C, 356A 내지 356C)은 연질 또는 경질 재료로 구성될 수 있고, 약 0.5 내지 2 mm의 두께를 가질 수 있다. 스탬프들(306A 내지 306C, 356A 내지 356C)은 UV 투명 재료를 포함할 수 있다. 일 실시예에서, 스탬프들(306A 내지 306C, 356A 내지 356C)은 약 350 내지 390 nm의 범위의 UV 파장들이 스탬프들(306A 내지 306C, 356A 내지 356C)을 통과하게 허용하는 UV 투명 재료로 구성된다. 일 실시예에서, 스탬프들(306A 내지 306C, 356A 내지 356C)은 PDMS로 구성된다. 스탬프들(306A 내지 306C, 356A 내지 356C)을 포함하는 PDMS는 정지마찰-없는 스탬프 탈착을 가능하게 하고, 용매 흡수를 허용한다. 일 실시예에서, 스탬프들(306A 내지 306C, 356A 내지 356C)은 약 8 내지 15 μm의 거리로 이격된, 약 8 내지 12 μm의 직경을 갖는 기둥들로 구성된 패턴을 가질 수 있다. 다른 실시예에서, 스탬프들(306A 내지 306C, 356A 내지 356C)은 약 3 내지 10 μm의 거리로 이격된, 약 4 내지 6 μm의 직경을 갖는 기둥들로 구성된 패턴을 가질 수 있다.
[0035] 도 3a의 멀티-스탬프 레이아웃(300)에서, 하나 이상의 스탬프들(306A 내지 306C)은 기판 층(302) 상에 배치된 RDL(304)을 마이크로-임프린팅하기 위해 사용된다. 각각의 스탬프(306A 내지 306C)는 별개의 백킹(backing)(308A 내지 308C)에 커플링될 수 있다. 백킹들(308A 내지 308C)은 유리 백킹들일 수 있다. 멀티-스탬프 레이아웃(300)을 이용하는 것은 RDL(304)을 임프린팅할 때 정밀한 정렬을 가능하게 한다. 패널 또는 기판(310)의 각각의 부분을 개별적으로 임프린팅하기 위해 하나의 스탬프(306A)가 사용될 수 있거나, 또는 기판(310)을 한번에 임프린팅하기 위해 복수의 스탬프들(306A 내지 306C)이 사용될 수 있다. 예컨대, 전체 기판(310)을 한번에 임프린팅하기 위해 임의의 수의 또는 필요한 만큼 많은 스탬프들(306A 내지 306C)이 사용될 수 있으며, 각각의 스탬프(306A 내지 306C)는 다른 스탬프들(306A 내지 306C) 및 기판(310)과 개별적으로 정렬된다. 스탬프들(306A 및 306B)은 반경방향으로(즉, 중심에서 에지로) 점진적인 방식으로, 또는 하나의 에지로부터 반대편 에지로(예컨대, 우측에서 좌측으로 또는 좌측에서 우측으로) 선형적으로 기판(310)에 적용될 수 있다.
[0036] 도 3b의 전체 필드 스탬프 레이아웃(350)에서, 복수의 스탬프들(356A 내지 356C)은 단일 백킹(358)에 커플링된다. 백킹(358)은 유리 백킹일 수 있다. 복수의 스탬프들(356A 내지 356C)은 패널 또는 기판(360)을 임프린팅할 때 정밀한 정렬을 보장하기 위해 높은 정확도로 배킹(358)에 스티칭(stitch)될 수 있다. 그러한 실시예에서, 백킹(358)은, 각각의 스탬프(356A 및 356B)가 결국 기판(360)과 정밀하게 정렬되도록 기판(360)과 정렬된다. 스탬프들(356A 및 356B)은 반경방향으로(즉, 중심에서 에지로) 점진적인 방식으로, 또는 하나의 에지로부터 반대편 에지로(예컨대, 우측에서 좌측으로/상단에서 하단으로 또는 좌측에서 우측으로/하단에서 상단으로) 선형적으로 기판(360)에 적용될 수 있다.
[0037] 도 4a 및 도 4b는 일 실시예에 따른, 폴리이미드 층(430)의 RTL(432)을 감소시키고 제어하는 챔버-내 베이킹을 예시한다. 구체적으로, 도 4a는 도 1b에 도시된 것과 같이 그리고 위의 동작(204)에서 설명된 바와 같이, 스탬프(408)를 사용하여 폴리이미드 층(430)을 마이크로-임프린팅하는 것을 예시한다. 도 4b는 도 1c에 도시된 것과 같이 그리고 위의 동작(206)에서 설명된 바와 같이, 기판(400) 및 스탬프(408)가 챔버에서 베이킹된 이후의 기판(400)을 예시한다. 기판(400)은 도 1a 내지 도 1i의 기판(100)일 수 있고, 기판 층(402)은 도 1a 내지 도 1i의 기판 층(102)일 수 있고, 폴리이미드 층(430)은 도 1a 내지 도 1i의 RDL(104)일 수 있고, 스탬프(408)는 도 1a 내지 도 1i의 스탬프(108)일 수 있다. 부가적으로, 마이크로-임프린팅 프로세스는 도 2의 방법(200)을 이용하여 달성될 수 있다.
[0038] 도 4a 및 도 4b에서, 폴리이미드 층(430)이 기판 층(402) 상에 증착된다. 폴리이미드 층은 약 6 μm의 두께(440)를 가질 수 있다. 폴리이미드 층(430)은 도 1a 내지 도 1i에서 위에 설명된 스핀 코팅 프로세스, 스프레이 코팅 프로세스, 또는 드롭 어레이 패턴 코팅 프로세스에 의해 증착될 수 있다.
[0039] 도 4a에 도시된 바와 같이, RTL(432)은, 폴리이미드 층(430)이 스탬프(408)에 의해 임프린팅된 직후 약 2 μm의 두께(442)를 갖는다. 도 4b에서, 스탬프(408) 및 기판(400)은 약 2 분 동안 섭씨 약 100도의 온도로 챔버에서 베이킹된다. 그러므로, RTL(432)이 감소되어, 이제 약 0.5 μm의 두께(444)를 갖는다. 이어서, 기판(400) 및 스탬프(408)는 위의 도 1d에서와 같이 그리고 위의 동작(208)에서 설명된 바와 같이 UV 경화될 수 있다.
[0040] 도 5a는 일 실시예에 따른, RDL이 스탬프(508)에 의해 마이크로-임프린팅될 때, 유동가능 에폭시 층(550)을 이용하는 기판(500)을 예시한다. 도 5b는 유동가능 에폭시 층(550)을 마이크로-임프린팅하기 위한 시간 대 온도의 그래프를 예시한다. 기판(500)은 기판 층(502), 유동가능 에폭시 층(550), 및 스탬프(508)를 포함한다. 기판(500)은 도 1a 내지 도 1i의 기판(100)일 수 있고, 기판 층(502)은 도 1a 내지 도 1i의 기판 층(102)일 수 있고, 유동가능 에폭시 층(550)은 도 1a 내지 도 1i의 RDL(104)일 수 있고, 스탬프(508)는 도 1a 내지 도 1i의 스탬프(108)일 수 있다. 더욱이, 기판(500)은 도 2의 방법(200)을 사용하여 마이크로-임프린팅될 수 있다.
[0041] 유동가능 에폭시 층(550)은 실리카 충전된 에폭시 층일 수 있다. 유동가능 에폭시 층(550)은 에폭시 막의 경화 온도 부근의 온도, 이를테면 섭씨 약 140 내지 180도의 온도에서 스탬프(508)를 이용하여 마이크로-임프린팅될 수 있다. 일단 스탬프(508)가 유동가능 에폭시 층(550) 내로 임프린팅되면, 기판(500) 및 스탬프(508)는 약 1 내지 5 분 동안 섭씨 약 180 내지 200도의 온도로 챔버에서 베이킹(예컨대, 사전-경화)될 수 있다. 유동가능 에폭시 층(550)의 두께(552)는 스탬프(508)의 기둥들의 높이(554)보다 작다. 그러므로, 스탬프(508)는 기판 층(502)과 접촉하고, 어떠한 RTL(556)도 남지 않는다.
[0042] 도 5b는 유동가능 에폭시 층(550)을 마이크로-임프린팅하기 위한 시간 대 온도의 그래프를 예시한다. 도 5b에 도시된 바와 같이, 스탬프(508)는 경화 온도 부근에서 에폭시 막(550)의 유동가능 온도보다 높게 부착된다. 이어서, 기판(500)은 경화 온도 부근의 온도로 사전-경화된다. 스탬프(508)는 온도가 경화 온도 미만일 때 냉각 기간 동안 기판(500)으로부터 제거된다.
[0043] 위에서 설명된 마이크로-임프린팅 및 비아 형성 방법을 이용하는 것은 재분배 층이 임프린팅되게 허용하며, 이때 복수의 비아들은 최대화된 임프린트 깊이 및 최소화된 패턴 왜곡을 갖는다. 예컨대, 방법은 8 μm 미만의 잘-제어된 비아 깊이 및 1 μm 미만의 잔류 두께 층이 달성되게 한다. 더욱이, 마이크로-임프린팅 방법은 리소그래피 프로세스들을 이용하지 않으며, 그러므로, 비용들이 절약될 수 있고, 더 적은 재료가 낭비될 수 있다. 부가적으로, 방법이 광학 분해능 속성들을 요구하지 않으므로, 더 높은 분해능 패터닝이 달성될 수 있다.
[0044] 일 실시예에서, 패널에 복수의 비아들을 형성하는 방법은, 기판 층 상에 폴리이미드 층을 증착시키는 단계, 챔버 내부에서 스탬프를 이용하여 폴리이미드 층을 마이크로-임프린팅하는 단계, 챔버 내부에서 폴리이미드 층 및 스탬프를 베이킹하는 단계, 폴리이미드 층 및 스탬프를 UV 광에 노출시키는 단계, 폴리이미드 층에 복수의 비아들을 형성하기 위해 폴리이미드 층으로부터 스탬프를 제거하는 단계, 폴리이미드 층에 대해 오븐 경화 프로세스를 수행하는 단계, 및 과도한 잔류물을 제거하기 위해 폴리이미드 층을 디스커밍하는 단계를 포함한다.
[0045] 폴리이미드 층은 스핀 코팅 프로세스를 사용하여 증착될 수 있다. 폴리이미드 층은 스프레이 코팅 프로세스를 사용하여 증착될 수 있다. 폴리이미드 층은 마이크로-임프린팅 전에 사전-베이킹될 수 있다. 챔버 내부에서 폴리이미드 층 및 스탬프를 베이킹하는 단계는 스탬프와 기판 층 사이에 배치된 잔류 두께 층을 감소시킬 수 있다. 폴리이미드 층을 디스커밍하는 단계는 섭씨 약 0 내지 20도의 온도로 수행될 수 있다. 폴리이미드 층을 디스커밍하는 단계는, 1회 이상 과도한 잔류물을 에칭하는 단계, 과도한 잔류물의 각각의 에칭 이후 냉각 프로세스를 수행하는 단계, 및 세정 프로세스를 수행하는 단계를 포함할 수 있다. 과도한 잔류물을 에칭하기 위해 산소 및 테트라플루오로 메탄이 사용될 수 있다. 냉각 프로세스에서 헬륨 또는 질소가 사용될 수 있다. 세정 프로세스에서 아르곤 및 수소가 사용될 수 있다. 복수의 비아들 각각의 림은 세정 프로세스에 후속하여 테이퍼링될 수 있다.
[0046] 다른 실시예에서, 패널에 복수의 비아들을 형성하는 방법은, 챔버 내부에서 스탬프를 이용하여 유동가능 에폭시 층을 마이크로-임프린팅하는 단계 － 유동가능 에폭시 층은 실리카 입자 충전제들을 포함함 －, 챔버 내부에서 유동가능 에폭시 층 및 스탬프를 베이킹하는 단계, 및 유동가능 에폭시 층에 복수의 비아들을 형성하기 위해 유동가능 에폭시 층으로부터 스탬프를 제거하는 단계를 포함한다.
[0047] 스탬프는 멀티-스탬프 레이아웃을 가질 수 있다. 스탬프는 전체 필드 레이아웃을 가질 수 있다. 방법은, 유동가능 에폭시 층으로부터 스탬프를 제거하기 전에 유동가능 에폭시 층 및 스탬프를 UV 광에 노출시키는 단계, 및 유동가능 에폭시 층으로부터 스탬프를 제거한 이후 유동가능 에폭시 층에 대해 오븐 경화 프로세스를 수행하는 단계를 더 포함할 수 있다. 유동가능 에폭시 층은 섭씨 약 90 내지 180도의 온도에서 유동가능한 하나 이상의 재료들을 포함할 수 있다. 유동가능 에폭시 층은 섭씨 약 180도 이상의 온도로 경화가능할 수 있다. 유동가능 에폭시 층 및 스탬프는 약 1 내지 5 분 동안 섭씨 약 180 내지 200도의 온도로 챔버 내부에서 베이킹될 수 있다.
[0048] 방법은 유동가능 에폭시 층을 마이크로-임프린팅하기 전에 기판 층 상에 유동가능 에폭시 층을 증착시키는 단계를 더 포함할 수 있다. 유동가능 에폭시 층은 라미네이션에 의해 증착될 수 있다. 유동가능 에폭시 층을 마이크로-임프린팅하는 단계는 스탬프 상에 유동가능 에폭시 층을 라미네이팅하는 단계, 스탬프를 기판 층에 부착시키는 단계, 및 섭씨 약 140 내지 180도의 온도로 챔버 내부에서 유동가능 에폭시 층 및 스탬프를 베이킹하는 단계를 포함할 수 있다. 스탬프는 섭씨 약 140 내지 180도의 온도로 유동가능 에폭시 층으로부터 제거될 수 있다. 스탬프는 유동가능 에폭시 층의 두께 이상의 높이를 갖는 복수의 기둥들을 포함할 수 있다.
[0049] 또 다른 실시예에서, 패널에 복수의 비아들을 형성하는 방법은, 드롭 코트 프로세스를 사용하여 기판 층 상에 폴리이미드 층을 증착시키는 단계, 챔버 내부에서 스탬프를 이용하여 폴리이미드 층을 마이크로-임프린팅하는 단계, 챔버 내부에서 폴리이미드 층 및 스탬프를 베이킹하는 단계, 폴리이미드 층 및 스탬프를 UV 광에 노출시키는 단계, 폴리이미드 층에 복수의 비아들을 형성하기 위해 폴리이미드 층으로부터 스탬프를 제거하는 단계, 및 폴리이미드 층에 대해 오븐 경화 프로세스를 수행하는 단계를 포함한다.
[0050] 드롭 코트 프로세스를 사용하여 기판 층 상에 폴리이미드 층을 증착시키는 단계는, 드롭 사이즈와 피치가 제어된 크로스-해칭 패턴으로 기판 층 상에 폴리이미드의 드롭들을 증착시키는 단계를 포함할 수 있다. 복수의 비아들 각각의 하단과 기판 층의 상단 사이에 잔류 두께 층이 배치될 수 있다. 잔류 두께 층은 약 1 μm 미만의 두께를 가질 수 있다.
[0051] 전술한 것이 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 및 추가적인 실시예들이 본 개시내용의 기본적인 범위를 벗어나지 않으면서 안출될 수 있으며, 본 개시내용의 범위는 후속하는 청구항들에 의해 결정된다.

Claims (15)

  1. 패널에 복수의 비아들을 형성하는 방법으로서,
    기판 층 상에 폴리이미드 층을 증착시키는 단계;
    챔버 내부에서 스탬프를 이용하여 상기 폴리이미드 층을 마이크로-임프린팅(micro-imprint)하는 단계;
    상기 챔버 내부에서 상기 폴리이미드 층 및 상기 스탬프를 베이킹(bake)하는 단계;
    상기 폴리이미드 층 및 상기 스탬프를 UV 광에 노출시키는 단계;
    상기 폴리이미드 층에 상기 복수의 비아들을 형성하기 위해 상기 폴리이미드 층으로부터 상기 스탬프를 제거하는 단계;
    상기 폴리이미드 층에 대해 오븐 경화 프로세스를 수행하는 단계; 및
    과도한 잔류물을 제거하기 위해 상기 폴리이미드 층을 디스커밍(descum)하는 단계를 포함하는, 패널에 복수의 비아들을 형성하는 방법.
  2. 제1항에 있어서,
    상기 폴리이미드 층은 마이크로-임프린팅 전에 사전-베이킹되거나, 또는
    상기 폴리이미드 층은 스핀 코팅 프로세스 또는 스프레이 코팅 프로세스를 사용하여 증착되는, 패널에 복수의 비아들을 형성하는 방법.
  3. 제1항에 있어서,
    상기 챔버 내부에서 상기 폴리이미드 층 및 상기 스탬프를 베이킹하는 단계는 상기 스탬프와 상기 기판 층 사이에 배치된 잔류 두께 층을 감소시키는, 패널에 복수의 비아들을 형성하는 방법.
  4. 제1항에 있어서,
    상기 폴리이미드 층을 디스커밍하는 단계는 섭씨 약 0 내지 20도의 온도로 수행되며,
    상기 폴리이미드 층을 디스커밍하는 단계는,
    1회 이상 상기 과도한 잔류물을 에칭하는 단계;
    상기 과도한 잔류물의 각각의 에칭 이후 냉각 프로세스를 수행하는 단계; 및
    세정 프로세스를 수행하는 단계를 포함하고,
    상기 복수의 비아들 각각의 림(rim)은 상기 세정 프로세스에 후속하여 테이퍼링되는, 패널에 복수의 비아들을 형성하는 방법.
  5. 제4항에 있어서,
    상기 과도한 잔류물을 에칭하기 위해 산소 및 테트라플루오로 메탄이 사용되고, 상기 냉각 프로세스에서 헬륨 또는 질소가 사용되며, 상기 세정 프로세스에서 아르곤 및 수소가 사용되는, 패널에 복수의 비아들을 형성하는 방법.
  6. 패널에 복수의 비아들을 형성하는 방법으로서,
    챔버 내부에서 스탬프를 이용하여 유동가능 에폭시 층을 마이크로-임프린팅하는 단계 － 상기 유동가능 에폭시 층은 실리카 입자 충전제들을 포함함 －;
    상기 챔버 내부에서 상기 유동가능 에폭시 층 및 상기 스탬프를 베이킹하는 단계; 및
    상기 유동가능 에폭시 층에 상기 복수의 비아들을 형성하기 위해 상기 유동가능 에폭시 층으로부터 상기 스탬프를 제거하는 단계를 포함하는, 패널에 복수의 비아들을 형성하는 방법.
  7. 제6항에 있어서,
    상기 스탬프는 멀티-스탬프 레이아웃 또는 전체 필드 레이아웃을 갖거나, 또는
    상기 스탬프는 섭씨 약 140 내지 180도의 온도에서 상기 유동가능 에폭시 층으로부터 제거되거나, 또는
    상기 스탬프는 상기 유동가능 에폭시 층의 두께 이상의 높이를 갖는 복수의 기둥들을 포함하는, 패널에 복수의 비아들을 형성하는 방법.
  8. 제6항에 있어서,
    상기 유동가능 에폭시 층으로부터 상기 스탬프를 제거하기 전에 상기 유동가능 에폭시 층 및 상기 스탬프를 UV 광에 노출시키는 단계; 및
    상기 유동가능 에폭시 층으로부터 상기 스탬프를 제거한 이후 상기 유동가능 에폭시 층에 대해 오븐 경화 프로세스를 수행하는 단계를 더 포함하는, 패널에 복수의 비아들을 형성하는 방법.
  9. 제6항에 있어서,
    상기 유동가능 에폭시 층은 섭씨 약 90 내지 180도의 온도에서 유동가능한 하나 이상의 재료들을 포함하며,
    상기 유동가능 에폭시 층은 섭씨 약 180도 이상의 온도로 경화가능한, 패널에 복수의 비아들을 형성하는 방법.
  10. 제6항에 있어서,
    상기 유동가능 에폭시 층 및 상기 스탬프는 약 1 내지 5 분 동안 섭씨 약 180 내지 200도의 온도로 상기 챔버 내부에서 베이킹되는, 패널에 복수의 비아들을 형성하는 방법.
  11. 제6항에 있어서,
    상기 유동가능 에폭시 층을 마이크로-임프린팅하기 전에 기판 층 상에 상기 유동가능 에폭시 층을 증착시키는 단계를 더 포함하며,
    상기 유동가능 에폭시 층은 라미네이션(lamination)에 의해 증착되는, 패널에 복수의 비아들을 형성하는 방법.
  12. 제6항에 있어서,
    상기 유동가능 에폭시 층을 마이크로-임프린팅하는 단계는,
    상기 스탬프 상에 상기 유동가능 에폭시 층을 라미네이팅(laminate)하는 단계;
    상기 스탬프를 기판 층에 부착시키는 단계; 및
    섭씨 약 140 내지 180도의 온도로 상기 챔버 내부에서 상기 유동가능 에폭시 층 및 상기 스탬프를 베이킹하는 단계를 포함하는, 패널에 복수의 비아들을 형성하는 방법.
  13. 패널에 복수의 비아들을 형성하는 방법으로서,
    드롭 코트 프로세스를 사용하여 기판 층 상에 폴리이미드 층을 증착시키는 단계;
    챔버 내부에서 스탬프를 이용하여 상기 폴리이미드 층을 마이크로-임프린팅하는 단계;
    상기 챔버 내부에서 상기 폴리이미드 층 및 상기 스탬프를 베이킹하는 단계;
    상기 폴리이미드 층 및 상기 스탬프를 UV 광에 노출시키는 단계;
    상기 폴리이미드 층에 상기 복수의 비아들을 형성하기 위해 상기 폴리이미드 층으로부터 상기 스탬프를 제거하는 단계; 및
    상기 폴리이미드 층에 대해 오븐 경화 프로세스를 수행하는 단계를 포함하는, 패널에 복수의 비아들을 형성하는 방법.
  14. 제13항에 있어서,
    상기 드롭 코트 프로세스를 사용하여 상기 기판 층 상에 상기 폴리이미드 층을 증착시키는 단계는, 드롭 사이즈와 피치가 제어된 크로스-해칭 패턴(cross-hatched pattern)으로 상기 기판 층 상에 폴리이미드 드롭들을 증착시키는 단계를 포함하는, 패널에 복수의 비아들을 형성하는 방법.
  15. 제13항에 있어서,
    상기 복수의 비아들 각각의 하단과 상기 기판 층의 상단 사이에 잔류 두께 층이 배치되며,
    상기 잔류 두께 층은 약 1 μm 미만의 두께를 갖는, 패널에 복수의 비아들을 형성하는 방법.
KR1020217018055A 2018-11-15 2019-10-29 마이크로-임프린팅에 의한 비아 형성을 위한 방법 KR20210077787A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/192,546 2018-11-15
US16/192,546 US11281094B2 (en) 2018-11-15 2018-11-15 Method for via formation by micro-imprinting
PCT/US2019/058455 WO2020101879A1 (en) 2018-11-15 2019-10-29 Method for via formation by micro-imprinting

Publications (1)

Publication Number Publication Date
KR20210077787A true KR20210077787A (ko) 2021-06-25

Family

ID=70727743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217018055A KR20210077787A (ko) 2018-11-15 2019-10-29 마이크로-임프린팅에 의한 비아 형성을 위한 방법

Country Status (6)

Country Link
US (2) US11281094B2 (ko)
EP (1) EP3881351A4 (ko)
JP (1) JP7515474B2 (ko)
KR (1) KR20210077787A (ko)
CN (1) CN112970102A (ko)
WO (1) WO2020101879A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049767B2 (en) * 2018-10-31 2021-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and methods of manufacturing thereof
JP7380208B2 (ja) * 2019-12-26 2023-11-15 Ａｇｃ株式会社 貫通孔とくり抜き部を有するガラス基板とその製造方法
US11315890B2 (en) 2020-08-11 2022-04-26 Applied Materials, Inc. Methods of forming microvias with reduced diameter

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
US7351660B2 (en) * 2001-09-28 2008-04-01 Hrl Laboratories, Llc Process for producing high performance interconnects
US6897089B1 (en) * 2002-05-17 2005-05-24 Micron Technology, Inc. Method and system for fabricating semiconductor components using wafer level contact printing
TW200503167A (en) * 2003-06-20 2005-01-16 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor device
US20050170670A1 (en) 2003-11-17 2005-08-04 King William P. Patterning of sacrificial materials
WO2006057843A2 (en) * 2004-11-24 2006-06-01 Molecular Imprints, Inc. Method and composition providing desirable characteristics between a mold and a polymerizable composition
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
EP1731962B1 (en) * 2005-06-10 2008-12-31 Obducat AB Pattern replication with intermediate stamp
US7468330B2 (en) 2006-04-05 2008-12-23 International Business Machines Corporation Imprint process using polyhedral oligomeric silsesquioxane based imprint materials
KR20070105040A (ko) * 2006-04-25 2007-10-30 엘지.필립스 엘시디 주식회사 레지스트 조성물, 이를 이용한 레지스트 패턴 형성방법 및이를 이용하여 제조된 어레이 기판
US7534649B2 (en) * 2006-05-12 2009-05-19 Intel Corporation Thermoset polyimides for microelectronic applications
DE102006030267B4 (de) 2006-06-30 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen
US20090212012A1 (en) 2008-02-27 2009-08-27 Molecular Imprints, Inc. Critical dimension control during template formation
JP2011009641A (ja) 2009-06-29 2011-01-13 Toshiba Corp 半導体装置の製造方法及びインプリント用テンプレート
SG168513A1 (en) * 2009-08-04 2011-02-28 Agency Science Tech & Res A method of reducing the dimension of an imprint structure on a substrate
JP5731893B2 (ja) * 2011-04-28 2015-06-10 株式会社フジクラ インプリントモールド
JP2012253303A (ja) 2011-06-07 2012-12-20 Hitachi High-Technologies Corp 微細構造転写用スタンパ及びこれを搭載した微細構造転写装置
US8476770B2 (en) 2011-07-07 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for forming through vias
WO2013074617A1 (en) 2011-11-14 2013-05-23 Orthogonal, Inc. Process for imprint patterning materials in thin-film devices
JP6036434B2 (ja) * 2013-03-18 2016-11-30 富士通株式会社 コアレス配線基板の製造方法、配線基板製造用キャリア部材及びその製造方法
KR101770809B1 (ko) * 2013-10-18 2017-08-23 고쿠리츠겐큐가이하츠호진 산교기쥬츠소고겐큐쇼 임프린트법에 의한 폴리이미드의 미세 패턴 형성 방법
JP2016164977A (ja) 2015-02-27 2016-09-08 キヤノン株式会社 ナノインプリント用液体材料、ナノインプリント用液体材料の製造方法、硬化物パターンの製造方法、光学部品の製造方法、回路基板の製造方法、および電子部品の製造方法
CN116068849A (zh) 2015-09-29 2023-05-05 大日本印刷株式会社 压印用的模具及其制造方法
US10095106B2 (en) 2016-03-31 2018-10-09 Canon Kabushiki Kaisha Removing substrate pretreatment compositions in nanoimprint lithography
US10211072B2 (en) * 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications
US10727083B1 (en) * 2019-02-25 2020-07-28 Applied Materials, Inc. Method for via formation in flowable epoxy materials by micro-imprint

Also Published As

Publication number Publication date
CN112970102A (zh) 2021-06-15
JP7515474B2 (ja) 2024-07-12
US11281094B2 (en) 2022-03-22
JP2022508102A (ja) 2022-01-19
EP3881351A1 (en) 2021-09-22
US20220171281A1 (en) 2022-06-02
WO2020101879A1 (en) 2020-05-22
US20200159113A1 (en) 2020-05-21
EP3881351A4 (en) 2022-09-07
TW202030837A (zh) 2020-08-16

Similar Documents

Publication Publication Date Title
US20220171281A1 (en) Method for via formation by micro-imprinting
JP7201851B2 (ja) 先進的なパッケージアプリケーションのための再配線層形成の方法
US10935889B2 (en) Extreme ultra-violet sensitivity reduction using shrink and growth method
US6949389B2 (en) Encapsulation for organic light emitting diodes devices
KR100815265B1 (ko) 마이크로 히터 및 도가니 제조 방법, 그리고 이들을 구비한유기물 진공 증착 장치
US7455955B2 (en) Planarization method for multi-layer lithography processing
US20080210931A1 (en) Methods for forming an undercut region and electronic devices incorporating the same
US20090124037A1 (en) Method of preventing color striation in fabricating process of image sensor and fabricating process of image sensor
EP3766097A1 (en) Planarization for semiconductor device package fabrication processes
US20100072667A1 (en) Imprinting method
US10617010B2 (en) Polymer film stencil process for fan-out wafer-level packaging of semiconductor devices
US7598118B2 (en) Method of manufacturing semiconductor sensor
TWI859163B (zh) 藉由微壓印形成貫孔的方法
US8663783B2 (en) Thin-film layer structure and method for manufacturing same
KR101739055B1 (ko) 반도체칩의 제조방법
KR102321518B1 (ko) 감광성 수지를 이용한 led칩 전사 장치
KR101527984B1 (ko) 서포트 플레이트, 그 제조 방법 및 기판 처리 방법
KR100609805B1 (ko) 마이크로 렌즈의 제조 방법, 고체 촬상 소자의 제조 방법및 고체 촬상 소자
US8048617B2 (en) Method for manufacturing patterned thin-film layer
KR100708421B1 (ko) 유기 전기발광소자의 음극분리벽 형성방법
US5968710A (en) Controlled removal of electron beam curable coatings and articles formed thereby
WO2022132042A1 (en) Wafer-level manufacture of optical packages
JP3036136B2 (ja) パターン状多層干渉膜の形成方法
KR20220094253A (ko) 마이크로 렌즈 어레이 몰드 제조방법
KR20230112952A (ko) 프레임 일체형 마스크의 제조 방법 및 프레임 일체형 마스크

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal