KR20210075075A - 촬상 소자 및 전자 기기 - Google Patents

촬상 소자 및 전자 기기 Download PDF

Info

Publication number
KR20210075075A
KR20210075075A KR1020217008366A KR20217008366A KR20210075075A KR 20210075075 A KR20210075075 A KR 20210075075A KR 1020217008366 A KR1020217008366 A KR 1020217008366A KR 20217008366 A KR20217008366 A KR 20217008366A KR 20210075075 A KR20210075075 A KR 20210075075A
Authority
KR
South Korea
Prior art keywords
wiring
substrate
photoelectric conversion
transistor
conversion element
Prior art date
Application number
KR1020217008366A
Other languages
English (en)
Other versions
KR102720386B1 (ko
Inventor
요시히코 나가하마
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20210075075A publication Critical patent/KR20210075075A/ko
Application granted granted Critical
Publication of KR102720386B1 publication Critical patent/KR102720386B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H04N5/374—
    • H04N5/379—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

복수의 광전변환 소자가 형성되는 제1 기판과, 2 이상의 광전변환 소자를 단위로 하는 조마다 그 조가 공유하는 화소 트랜지스터가 형성되는 제2 기판과, 제1 기판에 형성되는 복수의 요소 중, 각각이 광전변환 소자마다 형성되는 복수의 제1 요소가 공유하는 제2 요소에 연결되는 배선으로서, 제2 기판에 형성되는 제1 배선에 대해 하나의 콘택트로 접속되고 또한, 그 복수의 제1 요소가 접속되는 제2 배선을 구비한다.

Description

촬상 소자 및 전자 기기
본 개시는 촬상 소자 및 이 촬상 소자를 구비한 카메라 등의 전자 기기에 관한 것이다.
예를 들어 CMOS(Complementary Metal Oxide Semiconductor) 등의 촬상 장치에서, 화소 영역이 형성된 제1 반도체 기판과, 로직 회로가 형성된 제2 반도체 기판이 적층되는 구성이 알려져 있다(예를 들어 특허 문헌 1 등 참조).
특허 문헌 1: 일본 특개2010-245506호 공보
특허 문헌 1에 개시된 촬상 장치는 광전변환 소자와, 그 광전변환 소자로 수광한 광량에 응한 전기 신호를 판독하기 위한 화소 트랜지스터가 동일한 반도체 기판에 형성되어 있다. 그렇지만, 이와 같은 구성에서는 기판의 면적(기판 중, 예를 들어 트랜지스터 등의 회로 부품이 형성되는 면의 스페이스)을 충분히 저감할 수 없다.
그래서, 예를 들어 광전변환 소자가 형성되는 기판(제1 기판)과, 화소 트랜지스터가 형성되는 기판(제2 기판)을 나누어서 적층하는 것을 생각할 수 있다. 이와 같은 구성에서, 예를 들어 복수의 화소와 1대 1로 대응하는 복수의 광전변환 소자가 하나의 화소 트랜지스터를 공유하는 경우를 상정한다. 이 경우, 제1 기판에 형성되는 요소(예를 들어 트랜지스터 등의 회로 부품) 중, 각각이 광전변환 소자마다 형성되는 복수의 제1 요소는 공유 요소가 되는 제2 요소에 대해 공통으로 접속된다.
상기 구성인 경우, 제1 기판의 복수의 제1 요소를 이들이 공유하는 제2 요소에 연결되는 배선으로서 제2 기판에 형성되는 배선에 대해 하나씩 콘택트로 연결할 필요가 있다. 그러므로, 배선의 콘택트 수가 증가하여 면적이 커지고 만다.
본 개시는 기판의 면적을 저감시키는 것이 가능한 촬상 소자 및 전자 기기를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 개시의 촬상 소자는 복수의 광전변환 소자가 형성되는 제1 기판과, 2 이상의 광전변환 소자를 단위로 하는 조(組)마다 그 조가 공유하는 화소 트랜지스터가 형성되는 제2 기판과, 제1 기판에 형성되는 복수의 요소 중, 각각이 광전변환 소자마다 형성되는 복수의 제1 요소가 공유하는 제2 요소에 연결되는 배선으로서, 제2 기판에 형성되는 제1 배선에 대해 하나의 콘택트로 접속되고 또한, 그 복수의 제1 요소가 접속되는 제2 배선을 구비하는 촬상 소자이다.
여기서, 「요소」란 기판(반도체 기판)에 형성되는 광전변환 소자, 트랜지스터, 배선(전극을 포함한다) 등의 회로 부품 중의 일부 또는 전부를 포함하는 개념이다. 또한, 「화소 트랜지스터」란, 광전변환 소자로 수광한 광량에 응한 전기 신호를 판독하기 위한 트랜지스터이고 또한, 복수의 광전변환 소자(화소)로 공유 가능한 트랜지스터이다. 예를 들어 화소 트랜지스터에는 광전변환 소자로부터 공급되는 전기 신호를 증폭하여 출력하는 증폭 트랜지스터가 적어도 포함된다.
(작용) 본 개시의 촬상 소자에서는 제1 기판의 복수의 제1 요소가 공유하는 제2 요소에 연결되는 배선으로서, 제2 기판에 형성되는 제1 배선에 대해 하나의 콘택트로 접속되고 또한, 그 복수의 제1 요소가 접속되는 제2 배선이 마련된다. 즉, 이 제2 배선은 복수의 제1 요소를 집약하고, 그 복수의 제1 요소가 공유하는(공통으로 접속되는) 제2 요소에 연결되는 배선에 대해 하나의 콘택트로 접속한다. 이에 의해, 집약 단위의 복수의 제1 요소를 제1 배선에 접속하기 위해 그 제1 배선에 형성되는 콘택트의 수는 하나면 되기 때문에 제1 배선의 콘택트 수 및 면적을 저감할 수 있다.
또한, 본 개시의 촬상 소자는 광전변환 소자가 형성되는 제1 기판과, 화소 트랜지스터가 형성되는 제2 기판이 나누어서 적층되기 때문에 기판상의 면적을 저감하는 것이 가능해진다.
본 개시에 의하면 기판의 면적을 저감시킬 수 있다. 또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
도 1은 본 개시의 각 실시 형태에 적용되는 촬상 소자의 개략 구성의 한 예를 도시하는 도.
도 2는 도 1의 센서 화소 및 판독 회로의 한 예를 도시하는 도.
도 3은 도 1의 센서 화소 및 판독 회로의 한 예를 도시하는 도.
도 4는 도 1의 센서 화소 및 판독 회로의 한 예를 도시하는 도.
도 5는 도 1의 센서 화소 및 판독 회로의 한 예를 도시하는 도.
도 6은 복수의 판독 회로와 복수의 수직 신호선의 접속 상태의 한 예를 도시하는 도.
도 7은 도 1의 촬상 소자의 수직 방향의 단면 구성의 한 예를 도시하는 도.
도 8은 제1 실시 형태의 포토 다이오드를 구성하는 N형의 반도체 영역의 변형례를 도시하는 도.
도 9는 제1 실시 형태의 촬상 소자의 구조의 변형례를 도시하는 도.
도 10은 제2 기판과, 제3 기판의 접합점의 배치를 도시하는 도.
도 11은 제2 기판과, 제3 기판의 접합점의 배치의 변형례를 도시하는 도.
도 12는 도 1의 촬상 소자의 수평 방향의 단면 구성의 한 예를 도시하는 도.
도 13은 도 1의 촬상 소자의 수평 방향의 단면 구성의 한 예를 도시하는 도.
도 14는 도 1의 촬상 소자의 수평면 내에서의 배선 레이아웃의 한 예를 도시하는 도.
도 15는 도 1의 촬상 소자의 수평면 내에서의 배선 레이아웃의 한 예를 도시하는 도.
도 16은 도 1의 촬상 소자의 수평면 내에서의 배선 레이아웃의 한 예를 도시하는 도.
도 17은 도 1의 촬상 소자의 수평면 내에서의 배선 레이아웃의 한 예를 도시하는 도.
도 18은 제1 실시 형태의 촬상 소자의 제조 방법의 한 예를 설명하기 위한 도.
도 19는 제1 실시 형태의 촬상 소자의 제조 방법의 한 예를 설명하기 위한 도.
도 20은 제1 실시 형태의 촬상 소자의 제조 방법의 한 예를 설명하기 위한 도.
도 21은 제1 실시 형태의 촬상 소자의 제조 방법의 한 예를 설명하기 위한 도.
도 22는 제1 실시 형태의 촬상 소자의 제조 방법의 한 예를 설명하기 위한 도.
도 23은 제1 실시 형태의 촬상 소자의 제조 방법의 한 예를 설명하기 위한 도.
도 24는 제1 실시 형태의 촬상 소자의 제조 방법의 한 예를 설명하기 위한 도.
도 25는 제1 실시 형태의 촬상 소자의 제조 방법의 한 예를 설명하기 위한 도.
도 26은 배선이 마련되지 않은 구성을 취한 경우의 촬상 소자의 단면의 일부를 도시하는 도.
도 27은 제1 실시 형태의 촬상 소자의 단면의 일부를 도시하는 도.
도 28은 제1 실시 형태의 제1 기판의 모식적인 평면도.
도 29는 제1 실시 형태의 제2 기판의 모식적인 평면도.
도 30은 제1 실시 형태의 제2 기판과 제1 기판을 맞겹쳐진 상태의 모식적인 평면도.
도 31은 배선의 레이아웃의 변형례를 도시하는 도.
도 32는 제1 실시 형태의 변형례에 관한 제1 기판의 모식적인 평면도.
도 33은 제1 실시 형태의 변형례에 관한 제2 기판의 모식적인 평면도.
도 34는 제4 실시 형태의 촬상 소자의 단면의 일부를 도시하는 도.
도 35는 제5 실시 형태의 촬상 소자의 단면의 일부를 도시하는 도.
도 36은 제6 실시 형태의 촬상 소자의 단면의 일부를 도시하는 도.
도 37은 제6 실시 형태의 변형례에 관한 촬상 소자의 단면의 일부를 도시하는 도.
도 38은 본 개시의 촬상 소자를 적용한 전자 기기의 한 예인 카메라의 구성례를 도시하는 도.
도 39는 도 1의 센서 화소 및 판독 회로의 한 예를 도시하는 도.
도 40은 도 1의 센서 화소 및 판독 회로의 한 예를 도시하는 도.
도 41은 도 1의 센서 화소 및 판독 회로의 한 예를 도시하는 도.
도 42는 도 1의 센서 화소 및 판독 회로의 한 예를 도시하는 도.
도 43은 도 1의 촬상 소자의 수직 방향의 단면 구성의 한 예를 도시하는 도.
도 44는 도 1의 촬상 소자의 수평 방향의 단면 구성의 한 예를 도시하는 도.
도 45는 도 1의 촬상 소자의 수평 방향의 단면 구성의 한 예를 도시하는 도.
도 46은 도 1의 촬상 소자의 수평 방향의 단면 구성의 한 예를 도시하는 도.
도 47은 도 1의 촬상 소자의 수평 방향의 단면 구성의 한 예를 도시하는 도.
도 48은 도 1의 촬상 소자의 수평 방향의 단면 구성의 한 예를 도시하는 도.
도 49는 도 1의 촬상 소자의 수평 방향의 단면 구성의 한 예를 도시하는 도.
도 50은 도 1의 촬상 소자의 수평 방향의 단면 구성의 한 예를 도시하는 도.
도 51은 상기 실시의 형태 및 그 변형례에 관한 촬상 장치를 구비한 촬상 장치의 회로 구성의 한 예를 도시하는 도.
도 52는 도 51의 촬상 소자를 3개의 기판을 적층하여 구성한 예를 도시하는 도.
도 53은 로직 회로를 센서 화소가 마련된 기판과, 판독 회로가 마련된 기판으로 나누어서 형성한 예를 도시하는 도.
도 54는 로직 회로를 제3 기판에 형성한 예를 도시하는 도.
도 55는 상기 촬상 소자를 구비한 촬상 시스템의 개략 구성의 한 예를 도시하는 도.
도 56은 도 55의 촬상 시스템에서의 촬상 순서의 한 예를 도시하는 도.
도 57은 차량 제어 시스템의 개략적인 구성의 한 예를 도시하는 블록도.
도 58은 차외 정보 검출부 및 촬상부의 설치 위치의 한 예를 도시하는 설명도.
도 59는 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도.
도 60은 카메라 헤드 및 CCU의 기능 구성의 한 예를 도시하는 블록도.
이하, 첨부 도면을 참조하면서, 본 개시의 실시 형태에 관한 촬상 소자 및 전자 기기의 한 예를 상세히 설명한다. 설명은 이하의 순서로 행한다.
1. 촬상 소자의 개략 구성례
2. 제1 실시 형태(촬상 소자의 구성례)
3. 제2 실시 형태(촬상 소자의 구성례)
4. 제3 실시 형태(촬상 소자의 구성례)
5. 제4 실시 형태(촬상 소자의 구성례)
6. 제5 실시 형태(촬상 소자의 구성례)
7. 제6 실시 형태(촬상 소자의 구성례)
8. 제7 실시 형태(전자 기기의 구성례)
9. 변형례
10. 적용례
11. 응용례
<1. 촬상 소자의 개략 구성례>
도 1은 본 개시의 각 실시 형태에 적용되는 촬상 소자(1)의 개략 구성의 한 예를 도시하는 도면이다. 촬상 소자(1)는 수광한 광을 전기 신호로 변환하여 화소 신호로서 출력한다. 이 예에서는 촬상 소자(1)는 CMOS 이미지 센서로서 구성되어 있다.
도 1은 본 개시의 한 실시의 형태에 관한 촬상 소자(1)의 개략 구성의 한 예를 도시한 것이다. 촬상 소자(1)는 3개의 기판(제1 기판(10), 제2 기판(20), 제3 기판(30))을 구비하고 있다. 촬상 소자(1)는 3개의 기판(제1 기판(10), 제2 기판(20), 제3 기판(30))을 붙여서 구성된 3차원 구조의 촬상 장치이다. 제1 기판(10), 제2 기판(20) 및 제3 기판(30)은 이 순서로 적층되어 있다.
제1 기판(10)은 반도체 기판(11)에 광전변환을 행하는 복수의 센서 화소(12)를 가지고 있다. 복수의 센서 화소(12)는 제1 기판(10)에서의 화소 영역(13) 내에 행렬형상으로 마련되어 있다. 제2 기판(20)은 반도체 기판(303)에 센서 화소(12)로부터 출력된 전하에 의거하는 화소 신호를 출력하는 판독 회로(22)를 4개의 센서 화소(12)마다 하나씩 가지고 있다. 제2 기판(20)은 행방향으로 연재되는 복수의 화소 구동선(23)과, 열방향으로 연재되는 복수의 수직 신호선(24)을 가지고 있다. 제3 기판(30)은 반도체 기판(31)에 화소 신호를 처리하는 로직 회로(32)를 가지고 있다. 로직 회로(32)는 예를 들면, 수직 구동 회로(33), 칼럼 신호 처리 회로(34), 수평 구동 회로(35) 및 시스템 제어 회로(36)를 가지고 있다. 로직 회로(32)(구체적으로는 수평 구동 회로(35))는 센서 화소(12)마다의 출력 전압(Vout)을 외부에 출력한다. 로직 회로(32)에서는 예를 들면, 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에 CoSi2나 NiSi 등의 살리사이드(Self Aligned Silicide) 프로세스를 이용하여 형성된 실리사이드로 이루어지는 저저항 영역이 형성되어 있어도 좋다.
수직 구동 회로(33)는 예를 들면, 복수의 센서 화소(12)를 행 단위로 순차적으로 선택한다. 칼럼 신호 처리 회로(34)는 예를 들면, 수직 구동 회로(33)에 의해 선택된 행의 각 센서 화소(12)로부터 출력되는 화소 신호에 대해 상관 이중 샘플링(Correlated Double Sampling: CDS) 처리를 시행한다. 칼럼 신호 처리 회로(34)는 예를 들면, CDS 처리를 시행함에 의해, 화소 신호의 신호 레벨을 추출하고, 각 센서 화소(12)의 수광량에 응한 화소 데이터를 유지한다. 수평 구동 회로(35)는 예를 들면, 칼럼 신호 처리 회로(34)에 유지되어 있는 화소 데이터를 순차적으로, 외부에 출력한다. 시스템 제어 회로(36)는 예를 들면, 로직 회로(32) 내의 각 블록(수직 구동 회로(33), 칼럼 신호 처리 회로(34) 및 수평 구동 회로(35))의 구동을 제어한다.
도 2는 센서 화소(12) 및 판독 회로(22)의 한 예를 도시한 것이다. 이하에서는 도 2에 도시한 바와 같이 4개의 센서 화소(12)가 하나의 판독 회로(22)를 공유하고 있는 경우에 관해 설명한다. 여기서, 「공유」란, 4개의 센서 화소(12)의 출력이 공통의 판독 회로(22)에 입력되는 것을 가리키고 있다.
각 센서 화소(12)는 서로 공통의 구성 요소를 가지고 있다. 도 2에는 각 센서 화소(12)의 구성 요소를 서로 구별하기 위해, 각 센서 화소(12)의 구성 요소의 부호의 말미에 식별 번호(1, 2, 3, 4)가 부여되어 있다. 이하에서는 각 센서 화소(12)의 구성 요소를 서로 구별할 필요가 있는 경우에는 각 센서 화소(12)의 구성 요소의 부호의 말미에 식별 번호를 부여하지만, 각 센서 화소(12)의 구성 요소를 서로 구별할 필요가 없는 경우에는 각 센서 화소(12)의 구성 요소의 부호의 말미의 식별 번호를 생략하는 것으로 한다.
각 센서 화소(12)는 예를 들면, 포토 다이오드(PD)와, 포토 다이오드(PD)와 전기적으로 접속된 전송 트랜지스터(TR)와, 전송 트랜지스터(TR)를 통하여 포토 다이오드(PD)로부터 출력된 전하를 일시적으로 유지하는 플로팅 디퓨전(FD)을 가지고 있다. 포토 다이오드(PD)는 본 개시의 「광전변환 소자」의 한 구체례에 상당한다. 포토 다이오드(PD)는 광전변환을 행하여 수광량에 응한 전하를 발생한다. 포토 다이오드(PD)의 캐소드가 전송 트랜지스터(TR)의 소스에 전기적으로 접속되어 있고, 포토 다이오드(PD)의 애노드가 기준 전위선(예를 들어 그라운드)에 전기적으로 접속되어 있다. 전송 트랜지스터(TR)의 드레인이 플로팅 디퓨전(FD)에 전기적으로 접속되고 전송 트랜지스터(TR)의 게이트는 화소 구동선(23)에 전기적으로 접속되어 있다. 전송 트랜지스터(TR)는 예를 들면, CMOS(Complementary Metal Oxide Semiconductor) 트랜지스터이다.
하나의 판독 회로(22)를 공유하는 각 센서 화소(12)의 플로팅 디퓨전(FD)은 서로 전기적으로 접속됨과 함께, 공통의 판독 회로(22)의 입력단에 전기적으로 접속되어 있다. 판독 회로(22)는 예를 들면, 리셋 트랜지스터(RST)와, 선택 트랜지스터(SEL)와, 증폭 트랜지스터(AMP)를 가지고 있다. 또한, 선택 트랜지스터(SEL)는 필요에 응하여 생략하여도 좋다. 리셋 트랜지스터(RST)의 소스(판독 회로(22)의 입력단)가 플로팅 디퓨전(FD)에 전기적으로 접속되어 있고, 리셋 트랜지스터(RST)의 드레인이 전원선(VDD) 및 증폭 트랜지스터(AMP)의 드레인에 전기적으로 접속되어 있다. 리셋 트랜지스터(RST)의 게이트는 화소 구동선(23)(도 1 참조)에 전기적으로 접속되어 있다. 증폭 트랜지스터(AMP)의 소스가 선택 트랜지스터(SEL)의 드레인에 전기적으로 접속되어 있고, 증폭 트랜지스터(AMP)의 게이트가 리셋 트랜지스터(RST)의 소스에 전기적으로 접속되어 있다. 선택 트랜지스터(SEL)의 소스(판독 회로(22)의 출력단)가 수직 신호선(24)에 전기적으로 접속되어 있고, 선택 트랜지스터(SEL)의 게이트가 화소 구동선(23)(도 1 참조)에 전기적으로 접속되어 있다.
전송 트랜지스터(TR)는 전송 트랜지스터(TR)가 온 상태가 되면 포토 다이오드(PD)의 전하를 플로팅 디퓨전(FD)에 전송한다. 리셋 트랜지스터(RST)는 플로팅 디퓨전(FD)의 전위를 소정의 전위에 리셋한다. 리셋 트랜지스터(RST)가 온 상태가 되면 플로팅 디퓨전(FD)의 전위를 전원선(VDD)의 전위에 리셋한다. 선택 트랜지스터(SEL)는 판독 회로(22)로부터의 화소 신호의 출력 타이밍을 제어한다. 증폭 트랜지스터(AMP)는 화소 신호로서, 플로팅 디퓨전(FD)에 유지된 전하의 레벨에 응한 전압의 신호를 생성한다. 증폭 트랜지스터(AMP)는 소스 팔로워형의 앰프를 구성하고 있고, 포토 다이오드(PD)에서 발생한 전하의 레벨에 응한 전압의 화소 신호를 출력하는 것이다. 증폭 트랜지스터(AMP)는 선택 트랜지스터(SEL)가 온 상태가 되면 플로팅 디퓨전(FD)의 전위를 증폭하여 그 전위에 응한 전압을 수직 신호선(24)을 통하여 칼럼 신호 처리 회로(34)에 출력한다. 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)는 예를 들면, CMOS 트랜지스터이다.
이상과 같이 4개의 센서 화소(12)가 하나의 판독 회로(22)를 공유하는 하나의 단위(이하의 설명에서는 「공유 단위」 또는 「공유 단위 회로」라고 칭하는 경우가 있다)마다 4개의 광전변환 소자(PD)와, 4개의 광전변환 소자(PD)와 1대 1로 대응하는 4개의 전송 트랜지스터(TR)와, 증폭 트랜지스터(AMP)와, 리셋 트랜지스터(RST)와, 선택 트랜지스터(SEL)를 포함한다. 이 예에서는 4개의 화소(광전변환 소자(PD)를 적어도 포함하는 센서 화소(12))는 하나의 증폭 트랜지스터(AMP), 하나의 리셋 트랜지스터(RST) 및 하나의 선택 트랜지스터(SEL)의 조합을 공유하고 있다. 이 예에서는 하나의 증폭 트랜지스터(AMP), 하나의 리셋 트랜지스터(RST) 및 하나의 선택 트랜지스터(SEL)의 조합이 「화소 트랜지스터」에 상당한다.
또한, 이상과 같이 본 개시의 「제1 기판」에 대응하는 제1 기판(10)에는 복수의 화소와 1대 1로 대응하는 복수의 포토 다이오드(PD)가 형성된다. 보다 구체적으로는 제1 기판(10)에는 복수의 포토 다이오드(PD)마다 그 포토 다이오드(PD)로부터 출력되는 전기 신호를 화소 트랜지스터로 전송하기 위한 전송 트랜지스터(TR)도 형성된다. 여기서는 제1 기판(10)에 형성되는 복수의 포토 다이오드(PD)에 포함되는 2개의 포토 다이오드(PD)가, 「제1 광전변환 소자」 및 「제2 광전변환 소자」에 상당한다. 그리고, 제1 광전변환 소자에 상당하는 포토 다이오드(PD)에 접속되는 전송 트랜지스터(TR)가 「제1 전송 트랜지스터」에 상당하고, 제2 광전변환 소자에 상당하는 포토 다이오드(PD)에 접속되는 전송 트랜지스터(TR)가 「제2 전송 트랜지스터」에 상당한다. 즉, 제1 기판(10)에는 제1 광전변환 소자와 제2 광전변환 소자가 형성되고 제1 기판(10)은 제1 광전변환 소자에 접속된 제1 전송 트랜지스터와, 제2 광전변환 소자에 접속된 제2 전송 트랜지스터를 가지고 있다고 생각할 수 있다.
또한, 본 개시의 「제2 기판」에 대응하는 제2 기판(20)에는 2 이상(이 예에서는 4개)의 포토 다이오드(PD)를 단위로 하는 조마다 그 조가 공유하는 화소 트랜지스터가 형성된다. 보다 구체적으로는 제2 기판(20)에는 1 이상의 조마다 그 조에 포함되는 2 이상의 전송 트랜지스터(TR)의 각각으로부터 전송된 전기 신호를 증폭하여 출력하는 하나의 증폭 트랜지스터(AMP)를 적어도 포함하는 화소 트랜지스터가 형성된다. 여기서는 제2 기판에는 제1 광전변환 소자와 제2 광전변환 소자에 접속된 화소 트랜지스터가 형성되어 있다고 생각할 수 있다.
또한, 도 3에 도시한 바와 같이 선택 트랜지스터(SEL)가, 전원선(VDD)과 증폭 트랜지스터(AMP) 사이에 마련되어 있어도 좋다. 이 경우, 리셋 트랜지스터(RST)의 드레인이 전원선(VDD) 및 선택 트랜지스터(SEL)의 드레인에 전기적으로 접속되어 있다. 선택 트랜지스터(SEL)의 소스가 증폭 트랜지스터(AMP)의 드레인에 전기적으로 접속되어 있고, 선택 트랜지스터(SEL)의 게이트가 화소 구동선(23)(도 1 참조)에 전기적으로 접속되어 있다. 증폭 트랜지스터(AMP)의 소스(판독 회로(22)의 출력단)가 수직 신호선(24)에 전기적으로 접속되어 있고, 증폭 트랜지스터(AMP)의 게이트가 리셋 트랜지스터(RST)의 소스에 전기적으로 접속되어 있다. 또한, 도 4, 도 5에 도시한 바와 같이 FD 전송 트랜지스터(FDG)가, 리셋 트랜지스터(RST)의 소스와 증폭 트랜지스터(AMP)의 게이트 사이에 마련되어 있어도 좋다.
FD 전송 트랜지스터(FDG)는 변환 효율을 전환할 때에 이용된다. 일반적으로, 어두운 장소에서의 촬영시에는 화소 신호가 작다. Q=CV에 의거하여 전하 전압 변환을 행할 때에 플로팅 디퓨전(FD)의 용량(FD 용량(C))이 크면, 증폭 트랜지스터(AMP)에서 전압으로 변환했을 때의 V가 작아지고 만다. 한편, 밝은 장소에서는 화소 신호가 커지기 때문에 FD 용량(C)이 크지 않으면 플로팅 디퓨전(FD)에서, 포토 다이오드(PD)의 전하를 다 받을 수 없다. 또한, 증폭 트랜지스터(AMP)에서 전압으로 변환했을 때의 V가 너무 커지지 않도록(환언하면 작아지도록), FD 용량(C)이 커져 있을 필요가 있다. 이들에 입각하면 FD 전송 트랜지스터(FDG)를 온으로 했을 때에는 FD 전송 트랜지스터(FDG) 분의 게이트 용량이 증가하기 때문에 전체의 FD 용량(C)이 커진다. 한편, FD 전송 트랜지스터(FDG)를 오프로 했을 때에는 전체의 FD 용량(C)이 작아진다. 이와 같이 FD 전송 트랜지스터(FDG)를 온 오프 전환함으로써, FD 용량(C)을 가변으로 하고, 변환 효율을 전환할 수 있다.
도 6은 복수의 판독 회로(22)와, 복수의 수직 신호선(24)의 접속 양태의 한 예를 도시한 것이다. 복수의 판독 회로(22)가, 수직 신호선(24)의 연재 방향(예를 들어 열방향)으로 나란히 배치되어 있는 경우, 복수의 수직 신호선(24)은 판독 회로(22)마다 하나씩 할당되어 있어도 좋다. 예를 들면, 도 6에 도시한 바와 같이 4개의 판독 회로(22)가, 수직 신호선(24)의 연재 방향(예를 들어 열방향)으로 나란히 배치되어 있는 경우, 4개의 수직 신호선(24)이 판독 회로(22)마다 하나씩 할당되어 있어도 좋다. 또한, 도 6에서는 각 수직 신호선(24)을 구별하기 위해, 각 수직 신호선(24)의 부호의 말미에 식별 번호(1, 2, 3, 4)가 부여되어 있다.
<2. 제1 실시 형태>
(촬상 소자의 구성례)
다음으로, 제1 실시 형태에 관한 촬상 소자(1)의 구성을 제조 방법과 함께 설명한다.
도 7은 본 실시 형태의 촬상 소자(1) 중 하나의 공유 단위 회로에 대응하는 단면의 일부를 도시하는 도면이다. 도 7에 도시하는 바와 같이 촬상 소자(1)는 제1 기판(10)과, 제2 기판(20)과, 주변 회로가 형성되는 제3 기판(30)이 적층되고 이들이 전기적으로 접속된다. 이 예에서는 주변 회로는 수직 구동 회로(33), 칼럼 신호 처리 회로(34), 수평 구동 회로(35), 시스템 제어 회로(36)를 포함하는 로직 회로(32)를 포함하고, 제3 기판(30)에 형성된다. 또한, 예를 들어 주변 회로에 포함되는 요소(수직 구동 회로(33), 칼럼 신호 처리 회로(34), 수평 구동 회로(35), 시스템 제어 회로(36) 등) 중의 일부 또는 전부가, 제1 기판(10) 또는 제2 기판(20)에 형성되어도 좋다. 이 예에서는 제3 기판(30)은 적어도 로직 회로(32)를 포함한다. 로직 회로(32)는 「제2 기판에 형성되고 제1 광전변환 소자 또는 제2 광전변환 소자에서 생성된 신호를 처리하는 로직 회로」에 대응하고 있다. 제3 기판(30)은 본 개시의 「제3 기판」에 대응하고 있다. 또한, 도 7에 도시하는 면(501)은 제1 기판(10)과, 제2 기판(20)이 붙여지는 면을 나타낸다. 또한, 도 7에 도시하는 면(502)은 제2 기판(20)과, 제3 기판(30)이 붙여지는 면을 나타낸다.
본 실시 형태의 촬상 소자(1)는 제1 기판(10)에 형성되는 복수의 요소 중, 각각이 포토 다이오드(PD)마다 형성되는 복수의 제1 요소가 공유하는 제2 요소에 연결되는 배선으로서, 제2 기판(20)에 형성되는 제1 배선에 대해 하나의 콘택트로 접속되고 또한, 그 복수의 제1 요소가 접속되는 제2 배선을 구비한다. 도 7의 예에서는 촬상 소자(1)는 복수의 전송 트랜지스터(TR)의 출력 단자측(「제1 요소」)을 제2 기판(20)에 형성되는 배선(D1)(「제1 배선」)에 대해 하나의 콘택트로 접속되는 배선(301)(「제2 배선」)을 구비한다. 배선(D1)은 복수의 전송 트랜지스터(TR)의 출력 단자측이 공유하는(공통으로 접속되는) 증폭 트랜지스터(AMP)의 게이트(「제2 요소」)에 연결되는 배선이기도 하다. 상세하게는 후술한다.
이하, 도 7에 도시된 촬상 소자(1)의 구성을 설명한다. 도 7에 도시하는 바와 같이 제1 기판(10)은 반도체 기판(11)상에 절연층(240)을 적층하여 구성되어 있다. 제1 기판(10)은 층간 절연막(51)의 일부로서, 절연층(240)을 가지고 있다. 절연층(240)은 반도체 기판(11)과, 후술하는 반도체 기판(303)의 간극에 마련되어 있다. 반도체 기판(11)은 실리콘 기판으로 구성되어 있다. 반도체 기판(11)은 예를 들면, 표면의 일부 및 그 근방에 P형의 반도체 영역(204)(P웰)을 가지고 있고, 그 밖의 영역(P형의 반도체 영역(204)보다도 깊은 영역)에 P형의 반도체 영역(204)과는 다른 도전형(N형)의 포토 다이오드(PD)를 가지고 있다.
제1 기판(10)에는 복수의 포토 다이오드(PD)가 형성된다. 또한, 제1 기판(10)에는 복수의 포토 다이오드(PD)와 1대 1로 대응하는 복수의 전송 트랜지스터(TR)가 형성된다. 도 7의 예에서는 포토 다이오드(PD)는 N형의 반도체 영역에서 형성되고 포토 다이오드(PD)와는 다른 P형의 반도체 영역(202)이 그 측면을 덮도록 형성된다. 각 포토 다이오드(PD)는 화소를 분리(구획)하기 위한 화소 분리부(203)에 의해 전기적으로 분리되어 있다. 예를 들어 화소 분리부(203)는 금속, 절연막(예를 들어 SiO2 등), 이들 조합 등으로 구성된다.
포토 다이오드(PD)의 하면에는 제1 기판(10)을 덮도록 절연막(211)이 형성된다. 절연막(211)은 예를 들어 고정 전하를 갖는 막 등으로 형성된다. 절연막(211)과 컬러 필터(212) 사이에는 평탄화막(213)으로서 또한 절연막이 형성되어도 좋다. 절연막(211)은 예를 들어 산화하프늄, 산화탄탈, 산화알루미늄 등의 금속 산화막으로 형성되고 평탄화막(213)은 예를 들어 산화실리콘, 질화실리콘 등의 절연막으로 형성된다. 또한, 절연막(211), 평탄화막(213)은 각각 복수층 마련하여도 좋다. 컬러 필터(212)의 아래에는 온 칩 렌즈(214)가 형성된다. 온 칩 렌즈(214)에서는 조사된 광이 집광되고 집광된 광은 컬러 필터(212)를 통하여 포토 다이오드(PD)로 유도된다.
또한, 포토 다이오드(PD)의 위에는 N형의 전송 트랜지스터(TR)가 형성된다. 보다 구체적으로는 제1 기판(10)에서 포토 다이오드(PD)상에는 P형의 반도체 영역(204)(P웰)이 형성되고 이 반도체 영역(204)의 표면 근방에는 N형의 드레인 영역(221) 및 N형의 소스 영역(222)이 형성된다. 그리고, 반도체 영역(204)상의 N형의 드레인 영역(221)과 N형의 소스 영역(222) 사이에는 게이트 전극(223)이 형성된다. 이 예에서는 게이트 전극(223)은 포토 다이오드(PD)에 연결되어 있다. 또한, 이 예에서는 포토 다이오드(PD)의 측면을 덮는 P형의 반도체 영역(202)은 반도체 영역(204)의 측면의 일부를 덮도록 돌출하고 있는데, 이것으로 한정되지 않고, P형의 반도체 영역(202)의 깊이는 임의이다. 예를 들어 반도체 영역(202)의 상면과 반도체 영역(204)의 하면이 같은 높이라도 좋다.
또한, 포토 다이오드(PD)의 깊이도 임의이며, 예를 들어 도 8에 도시하는 바와 같이 포토 다이오드(PD)의 일부가, 전송 트랜지스터(TR)가 형성되는 P형의 반도체 영역(204)의 표면과 같은 높이까지 도달하는 형태라도 좋다. 이와 같은 경우, N형의 포토 다이오드(PD)상에는 P형의 반도체 영역이 형성되는 것이 바람직하지만, 도 8과 같이 형성되지 않는 형태라도 상관없다. 또한, 예를 들어 도 9에 도시하는 바와 같이 전송 트랜지스터(TR)의 게이트 전극(223)이 포토 다이오드(PD)까지 연결되지 않고, 반도체 영역(204)상에 형성되는 형태라도 좋다. 즉, 전송 트랜지스터(TR)가, 평면형의 전송 게이트(게이트 전극(223))을 갖는 형태라도 좋다.
도 7로 돌아가서 설명을 계속한다. 도 7에 도시하는 바와 같이 각 전송 트랜지스터(TR)의 소스 영역(222)은 배선(301)에 접속된다. 이 예에서는 소스 영역(222)은 N형의 반도체 영역이기 때문에 배선(301)은 P형의 폴리실리콘으로 형성된다. 각 전송 트랜지스터(TR) 및 배선(301)은 절연층(240)으로 덮이고, 절연층(240)상에는 반도체 기판(303)이 형성된다.
또한, 여기서는 반도체 기판(303)과, 이 반도체 기판(303)상에 형성되는 각 요소의 조합이 본 개시의 「제2 기판」에 상당한다고 생각할 수도 있고, 반도체 기판(303)만이 본 개시의 「제2 기판」에 상당한다고 생각할 수도 있다. 제1 기판(10)에 대해서도 마찬가지로, 베이스가 되는 실리콘 기판과, 이 실리콘 기판상에 형성되는 각 요소의 조합이 본 개시의 「제1 기판」에 상당한다고 생각할 수도 있고, 실리콘 기판만이 본 개시의 「제1 기판」에 상당한다고 생각할 수도 있다.
상술한 바와 같이 제2 기판(20)에는 증폭 트랜지스터(AMP)를 적어도 포함하는 화소 트랜지스터가 형성된다. 이 예에서는 화소 트랜지스터에 포함되는 각 트랜지스터는 N채널형의 MOS 트랜지스터이기 때문에 반도체 기판(303)은 P형의 실리콘 기판이 된다.
상기 배선(301)은 반도체 기판(303)을 관통하는 콘택트(Ct)를 통하여 제2 기판(20)에 형성되는 배선(D1)에 접속된다. 이 예에서는 제2 기판(20)은 반도체 기판(303)상에 절연층(245)을 적층하여 구성되어 있다. 제2 기판(20)은 층간 절연막(51)의 일부로서, 절연층(245)을 가지고 있다. 절연층(245)은 반도체 기판(303)과, 후술하는 반도체 기판(31)의 간극에 마련되어 있다. 제2 기판(20)은 4개의 센서 화소(12)마다 하나의 판독 회로(22)를 가지고 있다. 제2 기판(20)은 반도체 기판(303)의 표면측(제3 기판(30)측)의 부분에 판독 회로(22)가 마련된 구성으로 되어 있다. 제2 기판(20)은 반도체 기판(11)의 표면측에 반도체 기판(303)의 이면을 향하여 제1 기판(10)에 붙여져 있다. 즉, 제2 기판(20)은 제1 기판(10)에 페이스 투 백으로 붙여져 있다. 제2 기판(20)은 또한, 반도체 기판(303)과 동일한 층 내에 반도체 기판(303)을 관통하는 절연층(53)을 가지고 있다. 제2 기판(20)은 층간 절연막(51)의 일부로서, 절연층(53)을 가지고 있다. 절연층(53)은 반도체 기판(303)을 관통하는 콘택트(Ct)의 측면을 덮도록 마련되어 있다.
제1 기판(10) 및 제2 기판(20)으로 이루어지는 적층체는 센서 화소(12)마다 하나의 콘택트(Ct)를 가지고 있다. 제1 기판(10) 및 제2 기판(20)은 콘택트(Ct)에 의해 서로 전기적으로 접속되어 있다. 구체적으로는 콘택트(Ct)는 플로팅 디퓨전(FD) 및 후술하는 배선(D1)에 전기적으로 접속되어 있다.
제1 기판(10) 및 제2 기판(20)으로 이루어지는 적층체는 또한, 층간 절연막(51) 내에 마련된 관통 배선(47, 48)(후술하는 도 12 등 참조)을 가지고 있다. 상기 적층체는 센서 화소(12)마다 하나의 관통 배선(47)과 하나의 관통 배선(48)을 가지고 있다. 관통 배선(47, 48)은 각각, 반도체 기판(303)의 법선 방향으로 늘어나고 있고, 반도체 기판(303)을 관통하여 마련되어 있다. 제1 기판(10) 및 제2 기판(20)은 관통 배선(47, 48)에 의해 서로 전기적으로 접속되어 있다. 구체적으로는 관통 배선(47)은 반도체 기판(11)의 P형의 반도체 영역(204)과, 제2 기판(20) 내의 배선에 전기적으로 접속되어 있다. 관통 배선(48)은 전송 트랜지스터(TR)의 게이트 전극(223) 및 화소 구동선(23)에 전기적으로 접속되어 있다.
상술한 콘택트(Ct)는 절연층(245)을 관통하고, 절연층(245)상에 형성된 배선층(246)에 포함되는 배선(D1)에 접속된다. 배선층(246)은 예를 들어 절연층(247)과, 절연층(247) 내에 마련된 복수의 화소 구동선(23) 및 복수의 수직 신호선(24) 등을 가지고 있다. 배선층(246)은 또한, 예를 들면, 절연층(247) 내에 복수의 패드 전극(58)을 가지고 있다. 각 패드 전극(58)은 예를 들면, Cu(구리), Al(알루미늄) 등의 금속으로 형성되어 있다. 각 패드 전극(58)은 배선층(246)의 표면에 노출하고 있다. 각 패드 전극(58)은 제2 기판(20)과 제3 기판(30)의 전기적인 접속과, 제2 기판(20)과 제3 기판(30)의 붙임에 이용된다. 복수의 패드 전극(58)은 예를 들면, 화소 구동선(23) 및 수직 신호선(24)마다 하나씩 마련되어 있다. 여기서, 패드 전극(58)의 총수(또는 패드 전극(58)과 패드 전극(64)(후술)의 접합의 총수는 제1 기판(10)에 포함되는 센서 화소(12)의 총수보다도 적다.
상술한 배선(D1)은 콘택트(Ct2)를 통하여 증폭 트랜지스터(AMP)의 게이트 전극(311)에 접속된다. 또한, 소스 영역(222)으로부터 배선(301) 및 배선(D1)을 통하여 게이트 전극(311)에 이르기까지의 영역은 상술한 FD로서 기능하는 영역이다.
즉, 이 배선(301)은 제1 기판(10)의 각 전송 트랜지스터(TR)의 소스 영역(222)(출력 단자측)을 집약하고 있다. 그리고, 이 배선(301)은 그 집약한 소스 영역(222)을 각 전송 트랜지스터(TR)의 소스 영역(222)이 공유하는 증폭 트랜지스터(AMP)의 게이트 전극(311)에 연결되는 제2 기판(20)의 배선(D1)에 대해 하나의 콘택트(Ct)로 접속한다. 또한, 이 예에서는 배선(301)은 일체로 형성되어 있는데, 이것으로 한정되지 않고, 예를 들면, 다른 재료로 형성되는 배선끼리를 서로 연결하는 형태라도 좋다. 예를 들면, 각 전송 트랜지스터(TR)의 소스 영역(222)(출력 단자측, FD)으로부터 종방향으로 늘어나는 배선과, 횡방향으로 늘어나는 공통의 배선을 다른 재료로 형성하고, 그들을 연결하여 배선(301)을 구성하는 형태라도 좋다.
여기서는 전송 트랜지스터(TR)의 소스 영역(222)(출력 단자측)은 제1 기판(10)에 형성되는 복수의 요소 중, 각각이 포토 다이오드(PD)마다 형성되는 「제1 요소」에 대응하고 있다. 또한, 증폭 트랜지스터(AMP)의 게이트 전극(311)(게이트)은 복수의 제1 요소가 공통으로 접속되는 「제2 요소」에 대응하고 있다. 또한, 배선(D1)은 그 복수의 제1 요소가 공유하는 제2 요소에 연결되는 배선으로서, 제2 기판(20)에 형성되는 「제1 배선」에 대응하고 있다. 또한, 배선(D1)은 「제2 기판(20)에 형성된 제2 배선」에도 대응하고 있다. 또한, 배선(301)은 상기 제1 배선에 대해 하나의 콘택트(Ct)로 접속되고 또한, 복수의 제1 요소가 접속되는 「제2 배선」에 대응하고 있다. 또한, 상술한 바와 같이 배선(301)은 각 전송 트랜지스터(TR)의 소스 영역(222)을 통하여 각각에 대응하는 포토 다이오드(PD)에 접속(간접적으로 접속)되어 있다. 즉, 배선(301)은 「제1 기판(10)에 형성되고 제1 광전변환 소자와 제2 광전변환 소자에 접속된 제1 배선」이라고도 생각할 수 있다. 또한, 본 개시에서의 「접속」에는 직접적으로 접속되는 형태뿐만 아니라, 상기한 바와 같이 간접적으로 접속되는 형태도 포함된다. 또한, 배선(301)은 각 전송 트랜지스터(TR)의 소스 영역(222)에 접속되어 있다. 즉, 배선(301)은 제1 전송 트랜지스터와 접속된 제1 플로팅 디퓨전 영역과, 제2 전송 트랜지스터와 접속된 제2 플로팅 디퓨전 영역에 접속되어 있다고 생각할 수 있다. 또한, 콘택트(Ct)는 「제1 기판(10)과 제2 기판(20)을 관통하도록 형성되고 또한, 제1 배선 및 제2 배선과 접속된 제3 배선」에 대응하고 있다.
제3 기판(30)은 예를 들면, 반도체 기판(31)상에 층간 절연막(61)을 적층하여 구성되어 있다. 반도체 기판(31)은 실리콘 기판으로 구성되어 있다. 제3 기판(30)은 반도체 기판(31)의 표면측의 부분에 로직 회로(32)가 마련된 구성으로 되어 있다. 제3 기판(30)은 또한, 예를 들면, 층간 절연막(61)상에 배선층(62)을 가지고 있다. 배선층(62)은 예를 들면, 절연층(63)과, 절연층(63) 내에 마련된 복수의 패드 전극(64)을 가지고 있다. 복수의 패드 전극(64)은 로직 회로(32)와 전기적으로 접속되어 있다. 각 패드 전극(64)은 예를 들면, Cu(구리)로 형성되어 있다. 각 패드 전극(64)은 배선층(62)의 표면에 노출하고 있다. 각 패드 전극(64)은 제2 기판(20)과 제3 기판(30)의 전기적인 접속과, 제2 기판(20)과 제3 기판(30)의 붙임에 이용된다. 또한, 패드 전극(64)은 반드시 복수가 아니라도 좋으며, 하나라도 로직 회로(32)와 전기적으로 접속이 가능하다. 제2 기판(20) 및 제3 기판(30)은 패드 전극(58, 64)끼리의 접합에 의해, 서로 전기적으로 접속되어 있다. 즉, 전송 트랜지스터(TR)의 게이트 전극(223)은 상술한 콘택트(Ct)와, 패드 전극(58, 64)을 통하여 로직 회로(32)에 전기적으로 접속되어 있다. 제3 기판(30)은 반도체 기판(303)의 표면측에 반도체 기판(31)의 표면을 향하여 제2 기판(20)에 붙여져 있다. 즉, 제3 기판(30)은 제2 기판(20)에 페이스 투 페이스로 붙여져 있다.
도 10에 도시하는 바와 같이 제2 기판(20)의 패드 전극(58)과, 제3 기판(30)의 패드 전극(64)의 접합점(503)은 화소 영역(13)에 중첩하고 있다. 단, 이것으로 한정되지 않고, 예를 들어 도 11에 도시하는 바와 같은 형태라도 좋다. 도 11의 형태에서는 제2 기판(20)의 패드 전극(58)과, 제3 기판(30)의 패드 전극(64)의 접합점(503)은 화소 영역(13)의 외측의 영역에 중첩하고 있다. 즉, 제2 기판(20)의 패드 전극(58)을 화소 영역(13)의 외측에 배치하고, 제3 기판(30)의 패드 전극(64)과 접속시키는 형태라도 좋다.
도 12, 도 13은 촬상 소자(1)의 수평 방향의 단면 구성의 한 예를 도시한 것이다. 도 12, 도 13의 상측의 도면은 도 7의 단면(Sec1)에서의 단면 구성의 한 예를 도시하는 도면이고, 도 12, 도 13의 하측의 도면은 도 7의 단면(Sec2)에서의 단면 구성의 한 예를 도시하는 도면이다. 도 12에는 2×2의 4개의 센서 화소(12)를 2조, 제2 방향(V2)으로 나열한 구성이 예시되어 있고, 도 13에는 2×2의 4개의 센서 화소(12)를 4조, 제1 방향(V1) 및 제2 방향(V2)으로 나열한 구성이 예시되어 있다. 또한, 도 12, 도 13의 상측의 단면도에서는 도 7의 단면(Sec1)에서의 단면 구성의 한 예를 도시하는 도면에 반도체 기판(11)의 표면 구성의 한 예를 도시하는 도면이 맞겹쳐짐과 함께, 절연층(240)이 생략되어 있다. 또한, 도 12, 도 13의 하측의 단면도에서는 도 7의 단면(Sec2)에서의 단면 구성의 한 예를 도시하는 도면에 반도체 기판(303)의 표면 구성의 한 예를 도시하는 도면이 맞겹쳐져 있다.
도 12, 도 13에 도시한 바와 같이 복수의 관통 배선(54), 복수의 관통 배선(48) 및 복수의 관통 배선(47)은 제1 기판(10)의 면 내에서 제1 방향(V1)(도 12의 상하 방향, 도 13의 좌우 방향)으로 띠형상으로 나란히 배치되어 있다. 또한, 도 12, 도 13에는 복수의 관통 배선(54), 복수의 관통 배선(48) 및 복수의 관통 배선(47)이 제1 방향(V1)으로 2열로 나란히 배치되어 있는 경우가 예시되어 있다. 제1 방향(V1)은 매트릭스형상으로 배치된 복수의 센서 화소(12)의 2개의 배열 방향(예를 들어 행방향 및 열방향) 중 일방의 배열 방향(예를 들어 열방향)과 평행으로 되어 있다. 판독 회로(22)를 공유하는 4개의 센서 화소(12)에서, 4개의 플로팅 디퓨전(FD)은 예를 들면, 화소 분리부(203)를 통하여 서로 근접하여 배치되어 있다. 판독 회로(22)를 공유하는 4개의 센서 화소(12)에서, 4개의 전송 트랜지스터(TR)의 게이트 전극(223)은 4개의 플로팅 디퓨전(FD)을 둘러싸도록 배치되어 있고, 예를 들면, 4개의 게이트 전극(223)에 의해 원환형상이 되는 형상으로 되어 있다.
상술한 반도체 기판(303) 중 상술한 콘택트(Ct)가 관통하는 부분에 존재하는 절연층(53)은 제1 방향(V1)으로 연재되는 복수의 블록으로 구성되어 있다. 반도체 기판(303)은 제1 방향(V1)으로 연재됨과 함께, 상기 절연층(53)을 통하여 제1 방향(V1)과 직교하는 제2 방향(V2)으로 나란히 배치된 복수의 섬형상의 블록(303A)으로 구성되어 있다. 각 블록(303A)에는 예를 들면, 복수조의 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)가 마련되어 있다. 4개의 센서 화소(12)에 의해 공유되는 하나의 판독 회로(22)는 예를 들면, 4개의 센서 화소(12)와 대향하는 영역 내에 있는 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)에 의해 구성되어 있다. 4개의 센서 화소(12)에 의해 공유되는 하나의 판독 회로(22)는 예를 들면, 상기 절연층(53)의 왼쪽 옆의 블록(303A) 내의 증폭 트랜지스터(AMP)와, 상기 절연층(53)의 오른쪽 옆의 블록(303A) 내의 리셋 트랜지스터(RST) 및 선택 트랜지스터(SEL)에 의해 구성되어 있다.
도 14, 도 15, 도 16, 도 17은 촬상 소자(1)의 수평면 내에서의 배선 레이아웃의 한 예를 도시한 것이다. 도 14∼도 17에는 4개의 센서 화소(12)에 의해 공유되는 하나의 판독 회로(22)가 4개의 센서 화소(12)와 대향하는 영역 내에 마련되어 있는 경우가 예시되어 있다. 도 14∼도 17에 기재된 배선은 예를 들면, 배선층(246)에서 서로 다른 층 내에 마련되어 있다.
서로 인접하는 4개의 콘택트(Ct)는 예를 들면, 도 14에 도시한 바와 같이 배선(D1)과 전기적으로 접속되어 있다. 서로 인접하는 4개의 콘택트(Ct)는 또한, 예를 들면, 도 14에 도시한 바와 같이 배선(D1) 및 콘택트(Ct2)를 통하여 절연층(53)의 왼쪽 옆의 블록(303A)에 포함되는 증폭 트랜지스터(AMP)의 게이트와, 절연층(53)의 오른쪽 옆의 블록(303A)에 포함되는 리셋 트랜지스터(RST)의 게이트에 전기적으로 접속되어 있다.
전원선(VDD)은 예를 들면, 도 15에 도시한 바와 같이 제2 방향(V2)으로 나란히 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 전원선(VDD)은 예를 들면, 도 15에 도시한 바와 같이 콘택트(Ct2)를 통하여 제2 방향(V2)으로 나란히 배치된 각 판독 회로(22)의 증폭 트랜지스터(AMP)의 드레인 및 리셋 트랜지스터(RST)의 드레인에 전기적으로 접속되어 있다. 2개의 화소 구동선(23)이 예를 들면, 도 15에 도시한 바와 같이 제2 방향(V2)으로 나란히 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 일방의 화소 구동선(23)은 예를 들면, 도 15에 도시한 바와 같이 제2 방향(V2)으로 나란히 배치된 각 판독 회로(22)의 리셋 트랜지스터(RST)의 게이트에 전기적으로 접속된 배선(RSTG)이다. 타방의 화소 구동선(23)은 예를 들면, 도 15에 도시한 바와 같이 제2 방향(V2)으로 나란히 배치된 각 판독 회로(22)의 선택 트랜지스터(SEL)의 게이트에 전기적으로 접속된 배선(SELG)이다. 각 판독 회로(22)에서, 증폭 트랜지스터(AMP)의 소스와, 선택 트랜지스터(SEL)의 드레인이 예를 들면, 도 15에 도시한 바와 같이 배선(25)을 통하여 서로 전기적으로 접속되어 있다.
2개의 전원선(VSS)이 예를 들면, 도 16에 도시한 바와 같이 제2 방향(V2)으로 나란히 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 각 전원선(VSS)은 예를 들면, 도 16에 도시한 바와 같이 제2 방향(V2)으로 나란히 배치된 각 센서 화소(12)와 대향하는 위치에서, 복수의 관통 배선(47)에 전기적으로 접속되어 있다. 4개의 화소 구동선(23)이 예를 들면, 도 16에 도시한 바와 같이 제2 방향(V2)으로 나란히 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 4개의 화소 구동선(23)의 각각은 예를 들면, 도 16에 도시한 바와 같이 제2 방향(V2)으로 나란히 배치된 각 판독 회로(22)에 대응하는 4개의 센서 화소(12) 중의 하나의 센서 화소(12)의 관통 배선(48)에 전기적으로 접속된 배선(TRG)이다. 즉, 4개의 화소 구동선(23)(제1 제어선)은 제2 방향(V2)으로 나란히 배치된 각 센서 화소(12)의 전송 트랜지스터(TR)의 게이트 전극(223)에 전기적으로 접속되어 있다. 도 16에서는 각 배선(TRG)을 구별하기 위해, 각 배선(TRG)의 말미에 식별자(1, 2, 3, 4)가 부여되어 있다.
수직 신호선(24)은 예를 들면, 도 17에 도시한 바와 같이 제1 방향(V1)으로 나란히 배치된 각 판독 회로(22)와 대향하는 위치에 배치되어 있다. 수직 신호선(24)(출력선)은 예를 들면, 도 17에 도시한 바와 같이 제1 방향(V1)으로 나란히 배치된 각 판독 회로(22)의 출력단(증폭 트랜지스터(AMP)의 소스)에 전기적으로 접속되어 있다.
다음으로, 본 실시 형태의 촬상 소자(1)의 제조 방법에 관해 설명한다. 우선, 실리콘 기판인 제1 기판(10) 내에 반도체 영역이나 화소 분리부(203)를 형성하고, 화소마다 포토 다이오드(PD)나 전송 트랜지스터(TR)를 형성한다. 도 18에 도시하는 바와 같이 화소 분리부(203)로 구획된 P형의 반도체 영역(P웰)(204)의 표면 근방에 N형의 드레인 영역(221) 및 N형의 소스 영역(222)이 형성된다. 그리고, 그들 사이에 게이트 전극(223)이 형성된다. 보다 구체적으로는 P형의 반도체 영역(204) 중 N형의 드레인 영역(221)과 N형의 소스 영역(222) 사이에는 하방에 존재하는 포토 다이오드(PD)(도 18에서는 도시 생략)에 연결되는 개구가 마련된다. 그리고, 그 개구를 메우도록 하여 게이트 전극(223)이 형성된다. 이 예에서는 게이트 전극(223)은 반도체 영역(204)의 하방에 형성되는 포토 다이오드(PD)에 연결되어 있다(도 7 참조). 또한, 도 7에 도시하는 영역(205)은 화소 분리부(203)로 구획된 1화소분의 영역을 나타내고 있다.
또한, P형의 반도체 영역(204)상에는 기준 전위(예를 들어 그라운드)가 공급되는 기준 전위선에 포토 다이오드(PD)를 연결하기 위한 전극(230)이 형성된다. 이 전극(230)은 화소마다 형성되고 도시하지 않은 포토 다이오드(PD)에 연결되어 있다.
이 예에서는 전송 트랜지스터(TR)는 N채널형의 MOS 트랜지스터이고 그 드레인 영역(221)은 N형의 반도체 영역이다. 따라서, 전송 트랜지스터(TR)의 드레인 영역(221)은 포토 다이오드(PD)의 측면을 덮는 P형의 반도체 영역(202)에 연결되게 된다. 도 2의 회로도에서도 알 수 있듯이 포토 다이오드(PD)의 2개의 단자 중 전송 트랜지스터(TR)와 접속되지 않는 쪽의 단자(입력측의 단자)는 기준 전위선에 연결된다. 그러므로, 이 예에서는 포토 다이오드(PD)는 상기 전극(230)을 통하여 기준 전위선에 접속된다. 따라서, N형의 반도체 영역에서 형성되는 포토 다이오드(PD)와 접속되는 상기 전극(230)은 P형의 폴리실리콘으로 형성된다.
이상과 같이 하여 P형의 반도체 영역(204)에 N형의 드레인 영역(221), N형의 소스 영역(222), 게이트 전극(223) 및 전극(230)이 화소마다 형성된 후, 이들은 절연층(240)으로 덮인다. 절연층(240)은 예를 들어 SiO2 등의 산화막으로 구성된다.
다음으로, 도 19에 도시하는 바와 같이 절연층(240)을 에칭하여 복수의 전송 트랜지스터(TR)의 소스 영역(222)을 집약하는 배선(301a)을 형성하기 위한 배선 홈(241)과, 복수의 전극(230)을 집약하는 배선(301b)을 형성하기 위한 배선 홈(242)을 형성한다. 이하에서는 배선(301a)과 배선(301b)을 구별하지 않는 경우는 단지 「배선(301)」이라고 칭하는 경우가 있다.
상술한 바와 같이 이 예에서는 전송 트랜지스터(TR)의 소스 영역(222)은 N형의 반도체 영역이기 때문에 이것에 접속되는 배선(301a)은 P형의 폴리실리콘으로 형성된다. 한편, 전극(230)은 P형의 폴리실리콘이기 때문에 이것에 접속되는 배선(301b)은 N형의 폴리실리콘으로 형성된다.
즉, 전송 트랜지스터(TR)가 N형의 트랜지스터인 경우는 복수의 전송 트랜지스터(TR)의 출력 단자측을 집약하는 배선(301a)은 P형의 폴리실리콘으로 형성된다. 또한, 상술한 바와 같이 이 경우는 N형의 반도체 영역에서 형성되는 포토 다이오드(PD)에 접속되는 전극(230)은 P형의 폴리실리콘으로 형성된다. 그러므로, 복수의 전극(230)을 집약하는 배선(301b)은 N형의 폴리실리콘으로 형성된다.
다음으로, 도 19에서 형성한 배선 홈(241)을 메우도록, 배선(301a)의 재료가 되는 P형의 폴리실리콘을 성막함과 함께, 배선 홈(242)을 메우도록, 배선(301b)의 재료가 되는 N형의 폴리실리콘을 성막한다. 그리고, 그 후, 예를 들어 CMP(Chemical Mechanical Polishing)에 의해 연마하여 배선(301a) 및 배선(301b)을 형성한다(도 20 참조).
이 예에서는 배선(301a)은 4개의 포토 다이오드(PD)마다(4개의 포토 다이오드(PD)의 집합마다), 그 4개의 포토 다이오드(PD)와 1대 1로 대응하는 4개의 전송 트랜지스터(TR)의 소스 영역(222)이 접속된다. 환언하면 배선(301a)은 4개의 포토 다이오드(PD)마다 그 4개의 포토 다이오드(PD)와 1대 1로 대응하는 4개의 전송 트랜지스터(TR)의 소스 영역(222)을 집약한다. 그리고, 배선(301a)은 그 집약한 소스 영역(222)을 그들이 공유하는 증폭 트랜지스터(AMP)의 게이트 전극(311)에 연결되는 제2 기판(20)의 배선(D1)에 대해 접속하기 위해, 하나의 콘택트(Ct)로 배선(D1)과 접속된다. 이 예에서는 4개의 소스 영역(222)마다 하나의 콘택트(Ct)가 형성되게 된다. 또한, 이 예에서는 전송 트랜지스터(TR)의 소스 영역(222)은 「제1 요소」에 대응하고, 증폭 트랜지스터(AMP)의 게이트 전극(311)은 「제2 요소」에 대응하고, 배선(D1)은 「제1 배선」 또는 「제2 기판에 형성되는 제2 배선」에 대응하고, 배선(301a)은 「제2 배선」 또는 「제1 기판에 형성되고 제1 광전변환 소자와 제2 광전변환 소자에 접속되는 제1 배선」에 대응하고 있다. 또한, 배선(301a)에 의한 집약 단위의 화소수는 4개로 한정되는 것은 아니고 임의로 변경 가능하다.
또한, 이 예에서는 배선(301b)은 4개의 포토 다이오드(PD)마다 그 4개의 포토 다이오드(PD)와 1대 1로 대응하는 4개의 전극(230)이 접속된다. 환언하면 배선(301b)은 4개의 포토 다이오드(PD)마다 그 4개의 포토 다이오드(PD)와 1대 1로 대응하는 4개의 전극(230)을 집약한다. 그리고, 배선(301b)은 그 집약한 전극(230)을 그들이 공유하는 기준 전위선에 연결되는 제2 기판(20)의 배선(D1)에 접속하기 위해, 하나의 콘택트(Ct)로 배선(D1)과 접속된다. 이 예에서는 4개의 전극(230)마다 하나의 콘택트(Ct)가 형성되게 된다. 또한, 기준 전위선에 연결되는 배선(D1)은 상술한 증폭 트랜지스터(AMP)의 게이트 전극(311)에 연결되는 배선(D1)과는 다른 배선이다(단, 모두 제2 기판(20)의 절연층(245)상에 형성되는 배선이다). 또한, 이 예에서는 전극(230)은 「제1 요소」에 대응하고, 기준 전위선은 「제2 요소」에 대응하고, 배선(D1)은 「제1 배선」에 대응하고, 배선(301b)은 「제2 배선」에 대응하고 있다. 또한, 배선(301b)에 의한 집약 단위의 화소수는 4개로 한정되는 것이 아니고 임의로 변경 가능하다. 또한, 상술한 바와 같이 배선(301b)은 각 전극(230)을 통하여 각각에 대응하는 포토 다이오드(PD)에 접속(간접적으로 접속)되어 있다. 즉, 배선(301b)은 「제1 기판에 형성되고 제1 광전변환 소자와 제2 광전변환 소자에 접속된 제1 배선」에도 대응하고 있다고 생각할 수 있다. 또한, 상기 배선(D1)은 「제2 기판에 형성된 제2 배선」에도 대응하고 있다고 생각할 수 있다.
또한, 이 예에서는 기준 전위선은 제2 기판(20)에 형성되어 있는 것을 전제로 하지만, 이것으로 한정되는 것은 아니고 예를 들어 다른 기판(제3 기판(30) 등)에 형성되어도 좋다. 요컨대, 「제2 요소」는 제2 기판(20)에 형성되는 요소로는 한정되지 않는다.
다음으로, 도 21에 도시하는 바와 같이 배선(301a) 및 배선(301b)의 위에 절연층(240)을 성막한 후, 그 위에 P형의 반도체 기판(303)을 붙여서 박육화한다.
다음으로, 도 22에 도시하는 바와 같이 반도체 기판(303) 중 배선(301)과 대향하는 부분을 개구하고, 반도체 기판(303)상에 화소 트랜지스터를 형성한다. 또한, 도 12의 예에서는 증폭 트랜지스터(AMP)와 선택 트랜지스터(SEL)가 예시되어 있는데, 도시하지 않은 리셋 트랜지스터(RST)도 반도체 기판(303)상에 형성된다. 도 12에 도시하는 바와 같이 반도체 기판(303)의 표면 근방에는 N형의 드레인 영역(312) 및 N형의 소스 영역(313)이 형성된다. 그리고, 그들 사이에 게이트 전극(311)이 형성되어, 증폭 트랜지스터(AMP)가 형성된다.
상기한 바와 마찬가지로, 반도체 기판(303)의 표면 근방에는 N형의 드레인 영역(321) 및 N형의 소스 영역(322)이 형성되고 그들 사이에 게이트 전극(323)이 형성되고 선택 트랜지스터(SEL)가 형성된다. 또한, 도시하지 않은 리셋 트랜지스터(RST)도 마찬가지로 형성된다. 그리고, 이상과 같이 형성된 개구 및 화소 트랜지스터(증폭 트랜지스터(AMP), 선택 트랜지스터(SEL) 등)를 덮도록 절연층(245)이 형성(성막)된다.
다음으로, 도 23에 도시하는 바와 같이 배선(301)이나 제2 기판(20)의 각 요소를 배선(D1)에 접속하기 위한 콘택트(Ct, Ct2)가 형성된다. 이 예에서는 증폭 트랜지스터(AMP)의 드레인 영역(312), 배선(301) 및 선택 트랜지스터(SEL)의 소스 영역(322)의 각각에 대해 콘택트(Ct)가 형성되고 증폭 트랜지스터(AMP)의 게이트 전극(311)에 대해 콘택트(Ct2)가 형성된다.
콘택트(Ct, Ct2)의 형성 방법으로서는 예를 들어 절연층을 에칭하여 콘택트(Ct, Ct2)를 형성하기 위한 개구를 형성하고, 그 개구의 내면에 전기적으로 절연하기 위한 배리어층을 형성하고 나서, 콘택트(Ct, Ct2)의 재료를 충전한다는 방법을 생각할 수 있다. 이 예에서는 반도체 기판(303)의 개구에 마련되는 절연층(콘택트(Ct)의 측면을 덮는 절연층)이 상술한 절연층(53)이 된다. 콘택트(Ct, Ct2)의 재료로서는 예를 들어 텅스텐 등을 들 수 있다. 배리어층은 예를 들어 Ti, TiN, Ta, TaN 등으로 구성된다. 단, 콘택트(Ct, Ct2)의 형성 방법이나 재료는 이것으로 한정되지 않고 임의이며 공지인 다양한 기술을 이용 가능하다.
다음으로, 도 24에 도시하는 바와 같이 콘택트(Ct, Ct2)가 접속되는 배선(D1)을 절연층(245)상에 형성한다. 이 예에서는 배선(D1)은 구리(Cu)로 구성된다. 또한, 배선(D1)의 형성 방법이나 재료는 임의이며 공지인 다양한 기술을 이용 가능하다.
다음으로, 도 25에 도시하는 바와 같이 절연층(245)상에 상술한 배선층(246)을 형성해 간다. 그 후, 주변 회로가 형성된 제3 기판(30)을 붙이고 화소마다의 컬러 필터 및 온 칩 렌즈를 형성함에 의해, 도 7에 도시하는 바와 같은 구성을 얻을 수 있다.
다음으로, 본 실시 형태의 촬상 소자(1)의 작용 및 효과를 설명한다. 여기서, 예를 들어 상술한 배선(301)(배선(301a) 또는 배선(301b))이 형성되지 않는 구성을 상정한다. 이 구성에서는 도 26에 도시하는 바와 같이 각 전송 트랜지스터(TR)의 소스 영역(222)(출력 단자측)은 각각 개별적으로 콘택트(Ct)를 통하여 증폭 트랜지스터(AMP)의 게이트 전극(311)에 연결되는 배선(D1)에 접속된다. 하나의 공유 단위에 주목하면 증폭 트랜지스터(AMP)의 게이트 전극(311)에 연결되는 제2 기판(20)의 배선(D1)에 대해 4개의 전송 트랜지스터(TR)의 소스 영역(222)과 1대 1로 대응하는 4개의 콘택트(Ct)를 접속할 필요가 있다. 이 때문에 배선(D1)의 콘택트 수가 증가하여 면적이 커지고 만다. 또한, 콘택트(Ct)를 통과시키기 위한 반도체 기판(303)의 개구 면적도 커지고 만다.
또한, 상기 구성(도 26에 도시하는 구성)에서는 각 전극(230)도, 각각 개별적으로 콘택트(Ct)를 통하여 기준 전위선에 연결되는 배선(D1)에 접속된다. 하나의 공유 단위에 주목하면 기준 전위선에 연결되는 제2 기판(20)의 배선(D1)에 대해 4개의 전극(230)과 1대 1로 대응하는 4개의 콘택트(Ct)를 접속할 필요가 있다. 이 때문에 배선(D1)의 콘택트 수가 증가하여 면적이 커지고 만다. 또한, 콘택트(Ct)를 통과시키기 위한 반도체 기판(303)의 개구 면적도 커지고 만다.
따라서, 상기 구성에서는 제2 기판(20)에 형성되는 배선(D1)에 부수되는 용량(기생 용량)이 커지기 때문에 광전변환의 변환 효율에 영향을 미칠 우려가 있다. 예를 들어 광전변환의 변환 효율이 저하될 우려가 있다.
그래서, 본 실시 형태에서는 전송 트랜지스터(TR)의 출력 단자측이나 전극(230) 등의 복수의 제1 요소가 공유하는 제2 요소(증폭 트랜지스터(AMP)의 게이트 전극(311)이나 기준 전위선)에 연결되는 배선으로서, 제2 기판(20)에 형성되는 배선(D1)에 대해 하나의 콘택트(Ct)로 접속되고 또한, 그 복수의 제1 요소가 접속되는 배선(301)을 마련하고 있다.
즉, 이 배선(301)은 복수의 제1 요소를 집약하고, 그 복수의 제1 요소가 공유하는 제2 요소에 연결되는 배선(D1)에 대해 하나의 콘택트(Ct)로 접속하고 있다. 이에 의해, 집약 단위의 복수의 제1 요소를 배선(D1)에 접속하기 위해 그 배선(D1)에 형성되는 콘택트(Ct)의 수는 하나면 되기 때문에 배선(D1)의 콘택트 수 및 면적을 저감할 수 있다. 따라서, 배선(D1)에 부수되는 용량을 저감할 수 있기 때문에 광전변환의 변환 효율을 향상시킬 수 있다.
보다 구체적으로는 도 27에 도시하는 바와 같이 본 실시 형태의 촬상 소자(1)에서는 각 전송 트랜지스터(TR)의 소스 영역(222)(출력 단자측)을 제2 기판(20)에 형성되는 배선(D1)에 대해 하나의 콘택트(Ct)로 접속하기 위한 배선(301a)이 마련된다. 상기 배선(D1)은 각 전송 트랜지스터(TR)의 소스 영역(222)이 공유하는 증폭 트랜지스터(AMP)의 게이트 전극(311)에 연결되는 배선이다. 또한, 본 실시 형태의 촬상 소자(1)에서는 각 전극(230)을 제2 기판(20)에 형성되는 배선(D1)에 대해 하나의 콘택트(Ct)로 접속하기 위한 배선(301b)도 마련된다. 상기 배선(D1)은 각 전극(230)이 공통으로 접속되는 기준 전위선에 연결되는 배선이다.
도 28은 본 실시 형태의 제1 기판(10)의 모식적인 평면도이다. 화소 분리부(203)에 의해 구획된 복수의 영역(250)의 각각은 하나의 화소에 대응하는 영역이다. 도 28에 도시하는 영역(260)은 화소 트랜지스터를 공유하는 단위가 되는 4개의 포토 다이오드(PD)와 1대 1로 대응하는 4개의 전송 트랜지스터(TR)마다의, 소스 영역(222)과 배선(301a)의 접속점(261)의 집합을 나타낸다. 또한, 도 28에 도시하는 영역(270)은 기준 전위선을 공유하는 단위가 되는 4개의 포토 다이오드(PD)와 1대 1로 대응하는 4개의 전극(230)마다의, 전극(230)과 배선(301b)의 접속점(271)의 집합을 나타낸다.
도 29는 본 실시 형태의 제2 기판(20)의 모식적인 평면도이다. 상술한 바와 같이 제2 기판(20)에는 4개의 포토 다이오드(PD)마다 그 4개의 포토 다이오드(PD)가 공유하는 화소 트랜지스터가 형성된다. 도 29에 도시하는 영역(280)은 하나의 공유 단위 회로의 화소 트랜지스터의 게이트 전극이 형성되는 영역을 나타내고 있다. 보다 구체적으로는 증폭 트랜지스터(AMP)의 게이트 전극(311), 선택 트랜지스터(SEL)의 게이트 전극(323) 및 리셋 트랜지스터(RST)의 게이트 전극(333)이 형성되는 영역을 나타내고 있다.
도 30은 본 실시 형태에서, 제2 기판(20)과 제1 기판(10)을 맞겹쳐진 상태의 모식적인 평면도이다. 도 30의 예에서는 배선(301a)은 4개의 포토 다이오드(PD)의 집합(집합의 수는 임의)마다 그 집합에 포함되는 4개의 포토 다이오드(PD)와 1대 1로 대응하는 4개의 전송 트랜지스터(TR)의 소스 영역(222)이 접속된다. 그리고, 배선(301a)은 4개의 소스 영역(222)이 공유하는 증폭 트랜지스터(AMP)의 게이트 전극(311)에 연결되는 배선(D1)(도시 생략)에 대해 하나의 콘택트(Ct)로 접속된다. 즉, 배선(301a)은 4개의 포토 다이오드(PD)마다 그 4개의 포토 다이오드(PD)와 1대 1로 대응하는 4개의 전송 트랜지스터(TR)의 소스 영역(222)을 집약한다. 그리고, 이들이 공유하는 증폭 트랜지스터(AMP)의 게이트 전극에 연결되는 배선(D1)에 대해 하나의 콘택트(Ct)로 접속하고 있다.
이에 의해, 집약 단위의 4개의 포토 다이오드(PD)와 1대 1로 대응하는 4개의 전송 트랜지스터(TR)의 소스 영역(222)을 배선(D1)에 접속하기 위해 그 배선(D1)에 형성되는 콘택트의 수는 하나면 된다. 이에 의해, 배선(D1)의 콘택트 수 및 면적을 저감할 수 있다. 따라서, 배선(D1)에 부수되는 용량을 저감할 수 있기 때문에 광전변환의 변환 효율을 향상시킬 수 있다.
또한, 도 30의 예에서는 배선(301b)은 4개의 포토 다이오드(PD)의 집합마다 그 집합에 포함되는 4개의 포토 다이오드(PD)와 1대 1로 대응하는 4개의 전극(230)이 접속된다. 그리고, 배선(301b)은 4개의 전극(230)이 공유하는 기준 전위선에 연결되는 배선(D1)(도시 생략)에 대해 하나의 콘택트(Ct)로 접속된다. 즉, 배선(301b)은 4개의 포토 다이오드(PD)마다 그 4개의 포토 다이오드(PD)와 1대 1로 대응하는 4개의 전극(230)을 집약하고, 이들이 공유하는 기준 전위선에 연결되는 배선(D1)에 대해 하나의 콘택트(Ct)로 접속하고 있다.
이에 의해, 집약 단위의 4개의 포토 다이오드(PD)와 1대 1로 대응하는 4개의 전극(230)을 배선(D1)에 접속하기 위해 그 배선(D1)에 형성되는 콘택트의 수는 하나면 되기 때문에 배선(D1)의 콘택트 수 및 면적을 저감할 수 있다. 따라서, 배선(D1)에 부수되는 용량을 저감할 수 있기 때문에 광전변환의 변환 효율을 향상시킬 수 있다. 또한, 이상에서는 배선(301)(배선(301a) 또는 배선(301b))은 복수의 제1 요소를 집약하고, 그 복수의 제1 요소가 공유하는 제2 요소에 연결되는 배선(D1)에 대해 하나의 콘택트(Ct)로 접속하고 있다. 단, 이것으로 한정되지 않고, 콘택트(Ct)의 수는 2개 이상이라도 좋다. 요컨대, 배선(301)은 집약 단위의 수보다도 적은 수의 콘택트(Ct)로 배선(D1)에 접속되는 형태라면 좋으며, 이와 같은 형태라면 배선(D1)의 콘택트 수 및 면적을 저감할 수 있다.
또한, 이 예에서는 배선(301a)에 의해 집약되는 단위가 되는 4개의 화소와, 배선(301b)에 의해 집약되는 단위가 되는 4개의 화소는 완전히는 일치하지 않고, 그 일부(이 예에서는 2개의 화소)가 중복되는 형태가 되어 있는데, 이것으로 한정되는 것이 아니다.
또한, 본 실시 형태에서는 포토 다이오드(PD)가 형성되는 제1 기판(10)과, 화소 트랜지스터가 형성되는 제2 기판(20)이 나뉘어서 적층되기 때문에 기판의 면적(평면의 스페이스)을 저감하는 것이 가능해진다. 보다 구체적으로는 제1 기판(10)과 제2 기판(20)을 나눔으로써, 포토 다이오드(PD)와 화소 트랜지스터를 동일한 기판에 마련하는 구성에 비해, 포토 다이오드(PD) 및 화소 트랜지스터의 각각의 면적을 확대할 수 있다. 이에 의해, 광전변환 효율을 향상시킴과 함께 트랜지스터 노이즈를 저감할 수 있다.
또한, 제1 기판(10)과 제2 기판(20)을 나눔으로써, 포토 다이오드(PD)와 화소 트랜지스터를 동일한 기판에 마련하는 구성에 비해, 단위 면적당의 화소수를 증가시킬 수 있기 때문에 해상도를 향상시킬 수 있다.
또한, 상술한 바와 같이 본 실시 형태에서는 기판 간 접속에 관해, 제1 기판(10)과 제2 기판(20)을 화소 영역(13) 내에서 관통 전극(콘택트(Ct)나 관통 배선(47, 48))을 이용하여 접속하고, 제2 기판(20)과 제3 기판(30)을 패드 전극(58, 64)을 이용하여 접합하고 있다. 이에 의해, 화소 영역(13)의 주연(周緣)의 주변 영역에 대해 관통 접속 비아(TSV(Thorough Si Via))를 마련하여 각 기판을 접속하는 구성에 비해, 기판 간 접속에 필요한 면적이 작아도 되기 때문에 칩 사이즈를 저감할 수 있다. 또는 같은 칩 면적에서도 화소 영역(13)을 확대할 수 있다. 또한, 기판 간 접속을 전부 화소 영역 내에서 해결할 수 있으면 더욱 효과가 있다.
또한, 본 실시 형태에서는 제2 기판(20)보다도 광입사면측(이 예에서는 제2 기판(20)의 하층)에 상기 배선(301)(배선(301a) 또는 배선(301b))이 마련된다(예를 들어 도 17 참조). 이에 의해, 제2 기판(20)의 반도체 기판(303) 중 배선(301)에 대향하는 영역에 형성된 개구는 하나의 콘택트(Ct)를 통과시킬 수 있을 정도의 크기면 족하다. 따라서, 본 실시 형태에 의하면 반도체 기판(303)에 형성된 개구를 작게 할 수 있다.
또한, 이상에 설명한 본 실시 형태에서는 「제1 요소」의 한 예로서 전송 트랜지스터(TR)의 출력 단자측이나 전극(230)을 예로 들고, 「제2 요소」의 한 예로서 증폭 트랜지스터(AMP)의 게이트 전극(311)이나 기준 전위선을 예로 들고 있는데, 이들로 한정되는 것이 아니다. 요컨대, 제1 요소는 제1 기판(10)에 형성되는 복수의 요소 중, 각각이 포토 다이오드(PD)마다 형성되는 요소이고, 제2 요소는 제2 기판(20)에 형성되는 요소 중, 그 복수의 제1 요소가 공유하는 요소라면 좋다.
또한, 본 실시 형태에서는 배선(301a) 및 배선(301b)은 종방향을 따라 교대로 배치되는 레이아웃이지만(도 30 참조), 이것으로 한정되지 않고, 배선(301)의 레이아웃은 설계 조건 등에 응하여 임의로 변경 가능하다. 예를 들어 도 31에 도시하는 바와 같이 배선(301a) 및 배선(301b)은 횡방향을 따라 교대로 배치되는 레이아웃이라도 좋다. 도 32는 이 경우에서의 제1 기판(10)의 모식적인 평면도이고, 도 33은 이 경우에서의 제2 기판(20)의 모식적인 평면도이다. 도 32, 도 33에서는 상술한 실시 형태와 공통되는 요소에 관해서는 동일한 부호를 붙이고 있다.
<3. 제2 실시 형태>
(촬상 소자의 구성례)
다음으로, 제2 실시 형태에 관한 촬상 소자의 구성의 한 예를 설명한다. 또한, 본 실시 형태에 관한 촬상 소자의 기본적인 구성은 상술한 제1 실시 형태에 관한 촬상 소자(1)와 같기 때문에 상술한 제1 실시 형태와의 상위점만을 설명한다. 상위점 이외의 구성은 상술한 제1 실시 형태와 마찬가지이다.
상술한 제1 실시 형태에서, 전송 트랜지스터(TR)는 N채널형의 MOS 트랜지스터로 구성되어 있는데, 본 실시 형태에서는 전송 트랜지스터(TR)는 P채널형의 MOS 트랜지스터(P형의 트랜지스터의 한 예)로 구성된다. 이 때문에 포토 다이오드(PD)상에 형성되는 반도체 영역(204)은 N형의 반도체 영역이 되고 그 반도체 영역(204)의 표면 근방에 형성되는 전송 트랜지스터(TR)의 드레인 영역(221) 및 소스 영역(222)은 P형의 반도체 영역이 된다. 이 때문에 각 전송 트랜지스터(TR)의 소스 영역(222)을 집약하는 배선(301a)은 N형의 폴리실리콘으로 형성된다.
즉, 전송 트랜지스터(TR)가 P형의 트랜지스터인 경우는 복수의 전송 트랜지스터(TR)의 출력 단자측을 배선(D1)에 대해 하나의 콘택트로 접속하기 위한 배선(301a)은 N형의 폴리실리콘으로 형성된다.
또한, 전송 트랜지스터(TR)의 N형의 드레인 영역(221)은 포토 다이오드(PD)의 측면을 덮는 P형의 반도체 영역에 연결되는 것이 되기 때문에 포토 다이오드(PD)는 상기 전극(230)에 접속되게 된다. 그러므로, 이 예에서는 상기 전극(230)은 N형의 폴리실리콘으로 형성되기 때문에 각 전극(230)을 집약하는 배선(301b)은 P형의 폴리실리콘으로 형성된다.
즉, 본 실시 형태에서는 포토 다이오드(PD)에 접속되는 전극(230)은 N형의 폴리실리콘으로 형성되고 복수의 전극(230)을 배선(D1)에 대해 하나의 콘택트로 접속하기 위한 배선(301b)은 P형의 폴리실리콘으로 형성된다.
이상의 본 실시 형태의 구성으로도, 상술한 제1 실시 형태와 같은 효과를 얻을 수 있다. 즉, 제1 기판(10)에 형성되는 전송 트랜지스터(TR)의 출력 단자측이나 전극(230) 등의 복수의 제1 요소(집약 단위의 복수의 제1 요소)를 배선(D1)에 연결하기 위해 그 배선(D1)에 형성되는 콘택트(Ct)의 수는 하나면 된다. 따라서, 배선(D1)의 콘택트 수 및 면적을 저감할 수 있기 때문에 배선(D1)에 부수되는 용량을 저감할 수 있다. 이에 의해, 광전변환의 변환 효율을 향상시킬 수 있다.
<4. 제3 실시 형태>
(촬상 소자의 구성례)
다음으로, 제3 실시 형태에 관한 촬상 소자의 구성의 한 예를 설명한다. 또한, 본 실시 형태에 관한 촬상 소자의 기본적인 구성은 상술한 제1 실시 형태에 관한 촬상 소자(1)와 같기 때문에 상술한 제1 실시 형태와의 상위점만을 설명한다. 상위점 이외의 구성은 상술한 제1 실시 형태와 마찬가지이다.
상술한 제1 실시 형태에서는 배선(배선(301a) 또는 배선(301b))은 폴리실리콘으로 형성되어 있는데, 이것으로 한정되지 않고, 예를 들어 배선(301)은 텅스텐(W)을 포함하여 형성되어도 좋다. 이에 의해, 배선(301)을 폴리실리콘으로 형성하는 경우에 비해, 배선(301)의 저항을 내릴 수 있다.
또한, 이 구성으로도, 상술한 제1 실시 형태와 같은 효과를 얻을 수 있다. 즉, 제1 기판(10)에 형성되는 전송 트랜지스터(TR)의 출력 단자측이나 전극(230) 등의 복수의 제1 요소(집약 단위의 복수의 제1 요소)를 배선(D1)에 연결하기 위해 그 배선(D1)에 형성되는 콘택트(Ct)의 수는 하나면 된다. 따라서, 배선(D1)의 콘택트 수 및 면적을 저감할 수 있기 때문에 배선(D1)에 부수되는 용량을 저감할 수 있다. 이에 의해, 광전변환의 변환 효율을 향상시킬 수 있다.
<5. 제4 실시 형태>
(촬상 소자의 구성례)
다음으로, 제4 실시 형태에 관한 촬상 소자의 구성의 한 예를 설명한다. 또한, 본 실시 형태에 관한 촬상 소자의 기본적인 구성은 상술한 제1 실시 형태에 관한 촬상 소자(1)와 같기 때문에 상술한 제1 실시 형태와의 상위점만을 설명한다. 상위점 이외의 구성은 상술한 제1 실시 형태와 마찬가지이다.
본 실시 형태에서는 도 34에 도시하는 바와 같이 배선(301a) 및 배선(301b)은 제2 기판(20)(반도체 기판(303))에 형성된 개구에 배치된다. 여기서는 「제2 기판(20)에 형성된 개구」란, 제2 기판(20)의 제1 반도체 영역(예를 들어 증폭 트랜지스터(AMP)가 형성된 영역)과, 제2 기판(20)의 제2 반도체 영역(예를 들어 선택 트랜지스터(SEL)가 형성된 영역) 사이에 형성된 절연막(230)의 영역 내(절연 영역 내)에 상당한다. 이에 의해, 적층 방향의 높이를 저감할 수 있다는 유리한 효과를 이룬다.
또한, 이 구성으로도, 상술한 제1 실시 형태와 같은 효과를 얻을 수 있다. 즉, 제1 기판(10)에 형성되는 전송 트랜지스터(TR)의 출력 단자측이나 전극(230) 등의 복수의 제1 요소(집약 단위의 복수의 제1 요소)를 배선(D1)에 연결하기 위해 그 배선(D1)에 형성되는 콘택트(Ct)의 수는 하나면 된다. 따라서, 배선(D1)의 콘택트 수 및 면적을 저감할 수 있기 때문에 배선(D1)에 부수되는 용량을 저감할 수 있다. 이에 의해, 광전변환의 변환 효율을 향상시킬 수 있다.
또한, 본 실시 형태는 상술한 제2 실시 형태에도 적용할 수 있다. 예를 들어 배선(301a)은 제2 기판(20)에 형성된 개구에 배치되고 전송 트랜지스터(TR)는 P형의 트랜지스터이고 배선(301a)은 N형의 폴리실리콘으로 형성되어도 좋다. 또한, 예를 들어 배선(301b)은 제2 기판(20)에 형성된 개구에 배치되고 포토 다이오드(PD)에 접속되는 전극(230)은 N형의 폴리실리콘으로 형성되고 배선(301b)은 P형의 폴리실리콘으로 형성되어도 좋다.
또한, 본 실시 형태는 상술한 제3 실시 형태에도 적용할 수 있다. 예를 들어 배선(301)(배선(301a) 또는 배선(301b))은 제2 기판(20)에 형성된 개구에 배치되고 배선(301)은 텅스텐(W)을 포함하여 형성되어도 좋다.
<6. 제5 실시 형태>
(촬상 소자의 구성례)
다음으로, 제5 실시 형태에 관한 촬상 소자의 구성의 한 예를 설명한다. 또한, 본 실시 형태에 관한 촬상 소자의 기본적인 구성은 상술한 제1 실시 형태에 관한 촬상 소자(1)와 같기 때문에 상술한 제1 실시 형태와의 상위점만을 설명한다. 상위점 이외의 구성은 상술한 제1 실시 형태와 마찬가지이다.
본 실시 형태에서는 배선(301)(배선(301a) 또는 배선(301b))은 제2 요소(증폭 트랜지스터(AMP)의 게이트 전극(311) 또는 기준 전위선)와 배선(D1) 사이에 배치된다. 예를 들어 도 35에 도시하는 바와 같이 배선(301a)은 제2 기판(20)에 형성되는 증폭 트랜지스터(AMP)의 게이트 전극(311)과 배선(D1) 사이에 배치된다.
이 구성이라도, 상술한 제1 실시 형태와 같은 효과를 얻을 수 있다. 즉, 제1 기판(10)에 형성되는 전송 트랜지스터(TR)의 출력 단자측이나 전극(230) 등의 복수의 제1 요소(집약 단위의 복수의 제1 요소)를 배선(D1)에 연결하기 위해 그 배선(D1)에 형성되는 콘택트(Ct)의 수는 하나면 된다. 따라서, 배선(D1)의 콘택트 수 및 면적을 저감할 수 있기 때문에 배선(D1)에 부수되는 용량을 저감할 수 있다. 이에 의해, 광전변환의 변환 효율을 향상시킬 수 있다.
또한, 본 실시 형태는 상술한 제2 실시 형태에도 적용할 수 있다. 예를 들어 배선(301a)은 제2 기판(20)에 형성된 개구에 배치되고 증폭 트랜지스터(AMP)의 게이트 전극(311)과 배선(D1) 사이에 배치되고 전송 트랜지스터(TR)는 P형의 트랜지스터이고 배선(301a)은 N형의 폴리실리콘으로 형성되어도 좋다. 또한, 예를 들어 배선(301b)은 기준 전위선과 배선(D1) 사이에 배치되고 포토 다이오드(PD)에 접속되는 전극(230)은 N형의 폴리실리콘으로 형성되고 배선(301b)은 P형의 폴리실리콘으로 형성되어도 좋다.
또한, 본 실시 형태는 상술한 제3 실시 형태에도 적용할 수 있다. 예를 들어 배선(301a)은 증폭 트랜지스터(AMP)의 게이트 전극(311)과 배선(D1) 사이에 배치되고 배선(301a)은 텅스텐(W)을 포함하여 형성되어도 좋다. 또한, 예를 들어 배선(301b)은 기준 전위선과 배선(D1) 사이에 배치되고 배선(301b)은 텅스텐(W)을 포함하여 형성되어도 좋다.
<7. 제6 실시 형태>
(촬상 소자의 구성례)
다음으로, 제6 실시 형태에 관한 촬상 소자의 구성의 한 예를 설명한다. 또한, 본 실시 형태에 관한 촬상 소자의 기본적인 구성은 상술한 제1 실시 형태에 관한 촬상 소자(1)와 같기 때문에 상술한 제1 실시 형태와의 상위점만을 설명한다. 상위점 이외의 구성은 상술한 제1 실시 형태와 마찬가지이다.
본 실시 형태에서는 도 36에 도시하는 바와 같이 배선(301a)만이 마련된다. 여기서는 상술한 배선(301b)은 마련되지 않고, 각 전극(230)은 각각 개별의 콘택트를 통하여 배선(D1)에 접속된다.
이 구성이라도, 제1 기판(10)에 형성되는 복수의 전송 트랜지스터(TR)의 출력 단자측을 배선(D1)(증폭 트랜지스터(AMP)의 게이트 전극(311)에 연결되는 배선(D1))에 공통으로 접속하기 위해 그 배선(D1)에 형성되는 콘택트(Ct)의 수는 하나면 된다. 따라서, 증폭 트랜지스터(AMP)의 게이트 전극(311)에 연결되는 배선(D1)의 콘택트 수 및 면적을 저감할 수 있다.
또한, 예를 들어 도 37에 도시하는 바와 같이 배선(301b)만이 마련되는 구성으로 할 수도 있다. 여기서는 상술한 배선(301a)은 마련되지 않고, 각 전송 트랜지스터(TR)의 출력 단자측(이 예에서는 소스 영역(222))은 각각 개별의 콘택트를 통하여 배선(D1)에 접속된다.
이 구성이라도, 제1 기판(10)에 형성되는 복수의 전극(230)을 배선(D1)(기준 전위선에 연결되는 배선(D1))에 공통으로 접속하기 위해 그 배선(D1)에 형성되는 콘택트(Ct)의 수는 하나면 된다. 따라서, 기준 전위선에 연결되는 배선(D1)의 콘택트 수 및 면적을 저감할 수 있다.
요컨대, 상술한 배선(301a)이 마련되고 상술한 배선(301b)이 마련되지 않은 구성으로 할 수도 있고, 그것과는 반대로, 상술한 배선(301b)이 마련되고 상술한 배선(301a)이 마련되지 않은 구성으로 할 수도 있다.
또한, 본 실시 형태는 상술한 제2 실시 형태에 적용할 수도 있고, 전송 트랜지스터(TR)는 P형의 트랜지스터이고 배선(301a)은 N형의 폴리실리콘으로 형성되어도 좋다. 또한, 포토 다이오드(PD)에 접속되는 전극(230)은 N형의 폴리실리콘으로 형성되고 배선(301b)은 P형의 폴리실리콘으로 형성되어도 좋다.
또한, 본 실시 형태는 상술한 제3 실시 형태에 적용할 수도 있고, 배선(301)(배선(301a) 또는 배선(301b))은 텅스텐(W)을 포함하여 형성되어도 좋다.
또한, 본 실시 형태는 상술한 제4 실시 형태에 적용할 수도 있다. 예를 들어 상술한 배선(301a)이 마련되고 상술한 배선(301b)이 마련되지 않은 구성으로서, 배선(301a)은 제2 기판(20)에 형성된 개구에 배치되어도 좋다. 또한, 예를 들어 상술한 배선(301b)이 마련되고 상술한 배선(301a)이 마련되지 않은 구성으로서, 배선(301b)은 제2 기판(20)에 형성된 개구에 배치되어도 좋다.
또한, 본 실시 형태는 상술한 제5 실시 형태에 적용할 수도 있다. 예를 들어 상술한 배선(301a)이 마련되고 상술한 배선(301b)이 마련되지 않은 구성으로서, 배선(301a)은 증폭 트랜지스터(AMP)의 게이트 전극(311)과 배선(D1) 사이에 배치된 형태라도 좋다. 또한, 예를 들어 상술한 배선(301b)이 마련되고 상술한 배선(301a)이 마련되지 않은 구성으로서, 배선(301b)은 기준 전위선과 배선(D1) 사이에 배치되는 형태라도 좋다.
요컨대, 본 실시 형태는 상술한 제2 실시 형태∼제5 실시 형태의 각각에 대해 적용할 수 있다.
<8. 제7 실시 형태>
(전자 기기의 구성례)
상술한 각 실시 형태에서 설명한 촬상 소자는 예를 들면, 디지털 스틸 카메라, 디지털 비디오 카메라, 카메라 부착 휴대 전화기 등의 각종 휴대 단말 기기, 프린터 등의 전자 기기에 적용할 수 있다. 도 38은 본 개시의 촬상 소자를 적용한 전자 기기의 한 예인 카메라(1000)의 구성례를 도시하는 도면이다. 이 카메라(1000)는 정지화 또는 동화를 촬영 가능한 비디오 카메라를 예로 한 것이다.
도 38에 도시하는 바와 같이 카메라(1000)는 렌즈군(1011)과, 촬상 소자(1012)와, DSP 회로(1013)를 적어도 구비하고 있다.
렌즈군(1011)은 피사체로부터의 입사광(상광)을 취입하여 촬상 소자(1012)로 유도한다. 이 예에서는 렌즈군(1011)은 촬상 소자에 입사광을 유도하기 위한 「광학계」의 한 예에 상당한다.
촬상 소자(1012)는 입사광을 화소 단위로 전기 신호로 변환하여 화소 신호로서 DSP 회로(1013)에 공급한다. 촬상 소자(1012)는 상술한 각 실시 형태의 촬상 소자의 어느 하나가 적용된다.
DSP 회로(1013)는 촬상 소자(1012)로부터 공급되는 화소 신호에 대해 소정의 화상 처리를 행하고, 처리 후의 화소 단위의 화소 신호의 집합(1프레임분의 화소 신호의 집합)을 영상 신호로서 출력한다. 이 예에서는 DSP 회로(1013)는 촬상 소자로부터 출력되는 신호를 처리하는 「처리부」의 한 예에 상당한다.
DSP 회로(1013)로부터 출력된 영상 신호는 프레임 메모리 등에 일시적으로 기억된 후, DVD(Digital Versatile Disk)나 플래시 메모리 등의 기록 매체에 기록된다. 또는 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 표시 장치에 표시된다.
<9. 변형례>
이하에 상기 촬상 소자(1)의 변형례에 관해 설명한다.
[변형례 A]
상기 각 실시 형태에서는 공유 단위의 화소수는 4개이지만, 이것으로 한정되지 않고, 공유 단위의 화소수는 임의로 변경 가능하다. 예를 들어 도 39 및 도 40에 도시하는 바와 같이 공유 단위의 화소수는 2개라도 좋다. 즉, 제2 기판(20)은 2개의 센서 화소(12)마다 판독 회로(22)를 갖는 형태라도 좋다. 도 39에는 도 2에 기재된 센서 화소(12) 및 판독 회로(22)의 한 변형례가 도시되어 있다. 도 40에는 도 3에 기재된 센서 화소(12) 및 판독 회로(22)의 한 변형례가 도시되어 있다.
또한, 예를 들어 도 41 및 도 42에 도시하는 바와 같이 공유 단위의 화소수는 하나라도 좋다. 즉, 제2 기판(20)은 2개의 센서 화소(12)마다 판독 회로(22)를 갖는 형태라도 좋다. 도 41에는 도 2에 기재된 센서 화소(12) 및 판독 회로(22)의 한 변형례가 도시되어 있다. 도 42에는 도 3에 기재된 센서 화소(12) 및 판독 회로(22)의 한 변형례가 도시되어 있다.
[변형례 B]
도 43은 상기 촬상 소자(1)의 수직 방향의 단면 구성의 한 변형례를 도시하는 것이다. 본 변형례에서는 제2 기판(20)과 제3 기판(30)의 전기적인 접속이 제1 기판(10)에서의 주변 영역(14)과 대향하는 영역으로 이루어져 있다. 주변 영역(14)은 제1 기판(10)의 액자 영역에 상당하고, 화소 영역(13)의 주연에 마련되어 있다. 본 변형례에서는 제2 기판(20)은 주변 영역(14)과 대향하는 영역에 복수의 패드 전극(58)을 가지고 있고, 제3 기판(30)은 주변 영역(14)과 대향하는 영역에 복수의 패드 전극(64)을 가지고 있다. 제2 기판(20) 및 제3 기판(30)은 주변 영역(14)과 대향하는 영역에 마련된 패드 전극(58, 64)끼리의 접합에 의해, 서로 전기적으로 접속되어 있다.
이와 같이 본 변형례에서는 제2 기판(20) 및 제3 기판(30)이 주변 영역(14)과 대향하는 영역에 마련된 패드 전극(58, 64)끼리의 접합에 의해, 서로 전기적으로 접속되어 있다. 이에 의해, 화소 영역(13)과 대향하는 영역에서, 패드 전극(58, 64)끼리를 접합하는 경우와 비교하여 1화소당의 면적의 미세화를 저해할 우려를 저감할 수 있다. 따라서, 지금까지와 동등한 칩 사이즈로, 1화소당의 면적의 미세화를 저해하는 일이 없는 3층 구조의 촬상 소자(1)를 제공할 수 있다.
[변형례 C]
도 44, 도 45는 상기 촬상 소자(1)의 수평 방향의 단면 구성의 한 변형례를 도시하는 것이다. 도 44, 도 45의 상측의 도면은 도 7의 단면(Sec1)에서의 단면 구성의 한 변형례이고, 도 23의 하측의 도면은 도 7의 단면(Sec2)에서의 단면 구성의 한 변형례이다. 또한, 도 44, 도 45의 상측의 단면도에서는 도 7의 단면(Sec1)에서의 단면 구성의 한 변형례를 도시하는 도면에 도 7의 반도체 기판(11)의 표면 구성의 한 변형례를 도시하는 도면이 맞겹쳐짐과 함께, 절연층(240)이 생략되어 있다. 또한, 도 44, 도 45의 하측의 단면도에서는 도 7의 단면(Sec2)에서의 단면 구성의 한 변형례를 도시하는 도면에 반도체 기판(303)의 표면 구성의 한 변형례를 도시하는 도면이 맞겹쳐져 있다.
도 44, 도 45에 도시한 바와 같이 복수의 콘택트(Ct), 복수의 관통 배선(47) 및 복수의 관통 배선(48)(도면 중의 행렬형상으로 배치된 복수의 도트)은 제1 기판(10)의 면 내에서 제1 방향(V1)(도 44, 도 45의 좌우 방향)으로 띠형상으로 나란히 배치되어 있다. 또한, 도 44, 도 45에는 복수의 콘택트(Ct), 복수의 관통 배선(47) 및 복수의 관통 배선(48)이 제1 방향(V1)으로 2열로 나란히 배치되어 있는 경우가 예시되어 있다. 판독 회로(22)를 공유하는 4개의 센서 화소(12)에서, 4개의 플로팅 디퓨전(FD)은 예를 들면, 소자 분리부(43)를 통하여 서로 근접하여 배치되어 있다. 판독 회로(22)를 공유하는 4개의 센서 화소(12)에서, 4개의 전송 게이트(TG)(TG1, TG2, TG3, TG4)는 4개의 플로팅 디퓨전(FD)을 둘러싸도록 배치되어 있고, 예를 들면, 4개의 전송 게이트(TG)에 의해 원환형상이 되는 형상으로 되어 있다.
절연층(53)은 제1 방향(V1)으로 연재되는 복수의 블록으로 구성되어 있다. 반도체 기판(303)은 제1 방향(V1)으로 연재됨과 함께, 절연층(53)을 통하여 제1 방향(V1)과 직교하는 제2 방향(V2)으로 나란히 배치된 복수의 섬형상의 블록(303A)으로 구성되어 있다. 각 블록(303A)에는 예를 들면, 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)가 마련되어 있다. 4개의 센서 화소(12)에 의해 공유되는 하나의 판독 회로(22)는 예를 들면, 4개의 센서 화소(12)와 정면으로 대하여 배치되지 않고, 제2 방향(V2)으로 어긋나게 배치되어 있다.
도 44에서는 4개의 센서 화소(12)에 의해 공유되는 하나의 판독 회로(22)는 제2 기판(20)에서, 4개의 센서 화소(12)와 대향하는 영역을 제2 방향(V2)으로 어긋나게 한 영역 내에 있는 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)에 의해 구성되어 있다. 4개의 센서 화소(12)에 의해 공유되는 하나의 판독 회로(22)는 예를 들면, 하나의 블록(303A) 내의 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST) 및 선택 트랜지스터(SEL)에 의해 구성되어 있다.
도 45에서는 4개의 센서 화소(12)에 의해 공유되는 하나의 판독 회로(22)는 제2 기판(20)에서, 4개의 센서 화소(12)와 대향하는 영역을 제2 방향(V2)으로 어긋나게 한 영역 내에 있는 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP), 선택 트랜지스터(SEL) 및 FD 전송 트랜지스터(FDG)에 의해 구성되어 있다. 4개의 센서 화소(12)에 의해 공유되는 하나의 판독 회로(22)는 예를 들면, 하나의 블록(303A) 내의 증폭 트랜지스터(AMP), 리셋 트랜지스터(RST), 선택 트랜지스터(SEL) 및 FD 전송 트랜지스터(FDG)에 의해 구성되어 있다.
본 변형례에서는 4개의 센서 화소(12)에 의해 공유되는 하나의 판독 회로(22)는 예를 들면, 4개의 센서 화소(12)와 정면으로 대하여 배치되지 않고, 4개의 센서 화소(12)와 정면으로 대하는 위치로부터 제2 방향(V2)으로 어긋나게 배치되어 있다. 이렇게 한 경우에는 배선(25)을 짧게 할 수 있고, 또는 배선(25)을 생략하여 증폭 트랜지스터(AMP)의 소스와, 선택 트랜지스터(SEL)의 드레인을 공통의 불순물 영역에서 구성할 수도 있다. 그 결과, 판독 회로(22)의 사이즈를 작게 하거나, 판독 회로(22) 내의 다른 개소의 사이즈를 크게 할 수 있다.
[변형례 D]
도 46은 상기 촬상 소자(1)의 수평 방향의 단면 구성의 한 변형례를 도시하는 것이다. 도 46에는 도 12의 단면 구성의 한 변형례가 도시되어 있다.
본 변형례에서는 반도체 기판(303)이 절연층(53)을 통하여 제1 방향(V1) 및 제2 방향(V2)으로 나란히 배치된 복수의 섬형상의 블록(303A)으로 구성되어 있다. 각 블록(303A)에는 예를 들면, 한 조의 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)가 마련되어 있다. 이렇게 한 경우에는 서로 인접하는 판독 회로(22)끼리의 크로스토크를 절연층(53)에 의해 억제할 수 있고, 재생 화상상에서의 해상도 저하나 혼색에 의한 화질 열화를 억제할 수 있다.
[변형례 E]
도 47은 상기 촬상 소자(1)의 수평 방향의 단면 구성의 한 변형례를 도시하는 것이다. 도 47에는 도 46의 단면 구성의 한 변형례가 도시되어 있다.
본 변형례에서는 4개의 센서 화소(12)에 의해 공유되는 하나의 판독 회로(22)가, 예를 들면, 4개의 센서 화소(12)와 정면으로 대하여 배치되지 않고, 제1 방향(V1)으로 어긋나게 배치되어 있다. 본 변형례에서는 또한, 변형례 D와 마찬가지로 반도체 기판(303)이 절연층(53)을 통하여 제1 방향(V1) 및 제2 방향(V2)으로 나란히 배치된 복수의 섬형상의 블록(303A)으로 구성되어 있다. 각 블록(303A)에는 예를 들면, 한 조의 리셋 트랜지스터(RST), 증폭 트랜지스터(AMP) 및 선택 트랜지스터(SEL)가 마련되어 있다. 본 변형례에서는 또한, 복수의 관통 배선(47) 및 복수의 콘택트(Ct)가, 제2 방향(V2)으로도 배열되어 있다. 구체적으로는 복수의 관통 배선(47)이 어떤 판독 회로(22)를 공유하는 4개의 콘택트(Ct)와, 그 판독 회로(22)의 제2 방향(V2)으로 인접하는 다른 판독 회로(22)를 공유하는 4개의 관통 배선 콘택트(Ct) 사이에 배치되어 있다. 이렇게 한 경우에는 서로 인접하는 판독 회로(22)끼리의 크로스토크를 절연층(53) 및 관통 배선(47)에 의해 억제할 수 있고, 재생 화상상에서의 해상도 저하나 혼색에 의한 화질 열화를 억제할 수 있다.
[변형례 F]
도 48은 상기 촬상 소자(1)의 수평 방향의 단면 구성의 한 예를 도시한 것이다. 도 48에는 도 12의 단면 구성의 한 변형례가 도시되어 있다.
본 변형례에서는 제1 기판(10)은 포토 다이오드(PD) 및 전송 트랜지스터(TR)를 센서 화소(12)마다 가지고, 플로팅 디퓨전(FD)을 4개의 센서 화소(12)마다 공유하고 있다. 따라서, 본 변형례에서는 4개의 센서 화소(12)마다 하나의 콘택트(Ct)가 마련되어 있다.
매트릭스형상으로 배치된 복수의 센서 화소(12)에서, 하나의 플로팅 디퓨전(FD)을 공유하는 4개의 센서 화소(12)에 대응하는 단위 영역을 하나의 센서 화소(12)분만 제1 방향(V1)으로 어긋나게 함에 의해 얻어지는 영역에 대응하는 4개의 센서 화소(12)를 편의적으로, 4개의 센서 화소(12A)라고 칭하기로 한다. 이 때, 본 변형례에서는 제1 기판(10)은 관통 배선(47)을 4개의 센서 화소(12A)마다 공유하고 있다. 따라서, 본 변형례에서는 4개의 센서 화소(12A)마다 하나의 관통 배선(47)이 마련되어 있다.
본 변형례에서는 제1 기판(10)은 포토 다이오드(PD) 및 전송 트랜지스터(TR)를 센서 화소(12)마다 분리하는 화소 분리부(203)를 가지고 있다. 소자 분리부(43)는 반도체 기판(11)의 법선 방향에서 보아, 센서 화소(12)를 완전히는 둘러싸고 있지 않고, 플로팅 디퓨전(FD)(관통 배선(54))의 근방과, 관통 배선(47)의 근방에 간극(미 형성 영역)을 가지고 있다. 그리고, 그 간극에 의해, 4개의 센서 화소(12)에 의한 하나의 관통 배선(54)의 공유나, 4개의 센서 화소(12A)에 의한 하나의 관통 배선(47)의 공유를 가능하게 하고 있다. 본 변형례에서는 제2 기판(20)은 플로팅 디퓨전(FD)을 공유하는 4개의 센서 화소(12)마다 판독 회로(22)를 가지고 있다.
도 49는 본 변형례에 관한 촬상 소자(1)의 수평 방향의 단면 구성의 한 예를 도시한 것이다. 도 49에는 도 46의 단면 구성의 한 변형례가 도시되어 있다. 본 변형례에서는 제1 기판(10)은 포토 다이오드(PD) 및 전송 트랜지스터(TR)를 센서 화소(12)마다 가지고, 플로팅 디퓨전(FD)을 4개의 센서 화소(12)마다 공유하고 있다. 또한, 제1 기판(10)은 포토 다이오드(PD) 및 전송 트랜지스터(TR)를 센서 화소(12)마다 분리하는 화소 분리부(203)를 가지고 있다.
도 50은 본 변형례에 관한 촬상 소자(1)의 수평 방향의 단면 구성의 한 예를 도시한 것이다. 도 50에는 도 47의 단면 구성의 한 변형례가 도시되어 있다. 본 변형례에서는 제1 기판(10)은 포토 다이오드(PD) 및 전송 트랜지스터(TR)를 센서 화소(12)마다 가지고, 플로팅 디퓨전(FD)을 4개의 센서 화소(12)마다 공유하고 있다. 또한, 제1 기판(10)은 포토 다이오드(PD) 및 전송 트랜지스터(TR)를 센서 화소(12)마다 분리하는 화소 분리부(203)를 가지고 있다.
[변형례 G]
도 51은 변형례에 관한 촬상 소자(1)의 회로 구성의 한 예를 도시한 것이다. 본 변형례에 관한 촬상 소자(1)는 열 병렬 ADC 탑재의 CMOS 이미지 센서이다.
도 51에 도시하는 바와 같이 본 변형례에 관한 촬상 소자(1)는 광전변환 소자를 포함하는 복수의 센서 화소(12)가 행렬형상(매트릭스형상)으로 2차원 배치되어 이루어지는 화소 영역(13)에 더하여 수직 구동 회로(33), 칼럼 신호 처리 회로(34), 참조 전압 공급부(38), 수평 구동 회로(35), 수평 출력선(37) 및 시스템 제어 회로(36)를 갖는 구성으로 되어 있다.
이 시스템 구성에서, 시스템 제어 회로(36)는 마스터 클록(MCK)에 의거하여 수직 구동 회로(33), 칼럼 신호 처리 회로(34), 참조 전압 공급부(38) 및 수평 구동 회로(35) 등의 동작의 기준이 되는 클록 신호나 제어 신호 등을 생성하고, 수직 구동 회로(33), 칼럼 신호 처리 회로(34), 참조 전압 공급부(38) 및 수평 구동 회로(35) 등에 대해 준다.
또한, 수직 구동 회로(33)는 화소 영역(13)의 각 센서 화소(12)와 함께, 제1 기판(10)에 형성되어 있고, 또한, 판독 회로(22)가 형성되어 있는 제2 기판(20)에도 형성된다. 칼럼 신호 처리 회로(34), 참조 전압 공급부(38), 수평 구동 회로(35), 수평 출력선(37) 및 시스템 제어 회로(36)는 제3 기판(30)에 형성된다.
센서 화소(12)로서는 여기서는 도시를 생략하지만, 예를 들면, 포토 다이오드(PD) 외에 포토 다이오드(PD)로 광전변환하여 얻어지는 전하를 플로팅 디퓨전(FD)에 전송하는 전송 트랜지스터(TR)를 갖는 구성인 것을 이용할 수 있다. 또한, 판독 회로(22)로서는 여기서는 도시를 생략하지만, 예를 들면, 플로팅 디퓨전(FD)의 전위를 제어하는 리셋 트랜지스터(RST)와, 플로팅 디퓨전(FD)의 전위에 응한 신호를 출력하는 증폭 트랜지스터(AMP)와, 화소 선택을 행하기 위한 선택 트랜지스터(SEL)를 갖는 3트랜지스터 구성인 것을 이용할 수 있다.
화소 영역(13)에는 센서 화소(12)가 2차원 배치됨과 함께, 이 m행 n 열의 화소 배치에 대해 행마다 화소 구동선(23)이 배선되고 열마다 수직 신호선(24)이 배선되어 있다. 복수의 화소 구동선(23)의 각 일단은 수직 구동 회로(33)의 각 행에 대응한 각 출력단에 접속되어 있다. 수직 구동 회로(33)는 시프트 레지스터 등에 의해 구성되고 복수의 화소 구동선(23)을 통하여 화소 영역(13)의 행 어드레스나 행 주사의 제어를 행한다.
칼럼 신호 처리 회로(34)는 예를 들면, 화소 영역(13)의 화소 열마다 즉 수직 신호선(24)마다 마련된 ADC(아날로그-디지털 변환 회로)(34-1∼34-m)를 가지고, 화소 영역(13)의 각 센서 화소(12)로부터 열마다 출력되는 아날로그 신호를 디지털 신호로 변환하여 출력한다.
참조 전압 공급부(38)는 시간이 경과함에 따라 레벨이 경사형상으로 변화하는 이른바 램프(RAMP)파형의 참조 전압(Vref)을 생성하는 수단으로서, 예를 들어 DAC(디지털-아날로그 변환 회로)(38A)를 가지고 있다. 또한, 램프파형의 참조 전압(Vref)을 생성하는 수단으로서는 DAC(38A)로 한정되는 것은 아니다.
DAC(38A)는 시스템 제어 회로(36)로부터 주어지는 제어 신호(CS1)에 의한 제어하에 당해 시스템 제어 회로(36)로부터 주어지는 클록(CK)에 의거하여 램프파형의 참조 전압(Vref)을 생성하여 칼럼 처리부(15)의 ADC(34-1∼34-m)에 대해 공급한다.
또한, ADC(34-1∼34-m)의 각각은 센서 화소(12)의 모든 정보를 판독하는 프로그레시브 주사 방식으로의 통상 프레임 레이트 모드와, 통상 프레임 레이트 모드 시에 비해, 센서 화소(12)의 노광 시간을 1/N으로 설정하여 프레임 레이트를 N배, 예를 들어 2배로 올리는 고속 프레임 레이트 모드의 각 동작 모드에 대응한 AD 변환 동작을 선택적으로 행할 수 있는 구성으로 되어 있다. 이 동작 모드의 전환은 시스템 제어 회로(36)로부터 주어지는 제어 신호(CS2, CS3)에 의한 제어에 의해 실행된다. 또한, 시스템 제어 회로(36)에 대해서는 외부의 시스템 컨트롤러(도시 생략)로부터, 통상 프레임 레이트 모드와 고속 프레임 레이트 모드의 각 동작 모드를 전환하기 위한 지시 정보가 주어진다.
ADC(34-1∼34-m)는 전부 같은 구성으로 되어 있고, 여기서는 ADC(34-m)를 예로 들어 설명하는 것으로 한다. ADC(34-m)는 비교기(34A), 계수 수단인 예를 들어 업/다운 카운터(도면 중, U/DCNT라고 기술하고 있다)(34B), 전송 스위치(34C) 및 메모리 장치(34D)를 갖는 구성으로 되어 있다.
비교기(34A)는 화소 영역(13)의 n열째의 각 센서 화소(12)로부터 출력되는 신호에 응한 수직 신호선(24)의 신호 전압(Vx)과, 참조 전압 공급부(38)로부터 공급되는 램프파형의 참조 전압(Vref)을 비교하고, 예를 들면, 참조 전압(Vref)이 신호 전압(Vx)보다도 클 때에 출력(Vco)이 "H"레벨이 되고 참조 전압(Vref)이 신호 전압(Vx) 이하일 때에 출력(Vco)이 "L"레벨이 된다.
업/다운 카운터(34B)는 비동기 카운터이고 시스템 제어 회로(36)로부터 주어지는 제어 신호(CS2)에 의한 제어하에 시스템 제어 회로(36)로부터 클록(CK)이 DAC(18A)와 동시에 주어지고, 당해 클록(CK)에 동기하여 다운(DOWN) 카운트 또는 업(UP) 카운트를 행함에 의해, 비교기(34A)에서의 비교 동작의 시작부터 비교 동작의 종료까지의 비교 기간을 계측한다.
구체적으로는 통상 프레임 레이트 모드에서는 하나의 센서 화소(12)로부터의 신호의 판독 동작에서, 1회째의 판독 동작시에 다운 카운트를 행함에 의해 1회째의 판독시의 비교 시간을 계측하고, 2회째의 판독 동작시에 업 카운트를 행함에 의해 2회째의 판독시의 비교 시간을 계측한다.
한편, 고속 프레임 레이트 모드에서는 어떤 행의 센서 화소(12)에 관한 카운트 결과를 그대로 유지해 두고, 이어서, 다음 행의 센서 화소(12)에 관해, 전회의 카운트 결과로부터 1회째의 판독 동작시에 다운 카운트를 행함으로써 1회째의 판독시의 비교 시간을 계측하고, 2회째의 판독 동작시에 업 카운트를 행함으로써 2회째의 판독시의 비교 시간을 계측한다.
전송 스위치(34C)는 시스템 제어 회로(36)로부터 주어지는 제어 신호(CS3)에 의한 제어하에 통상 프레임 레이트 모드에서는 어떤 행의 센서 화소(12)에 관한 업/다운 카운터(34B)의 카운트 동작이 완료된 시점에서 온(폐쇄) 상태가 되어 당해 업/다운 카운터(34B)의 카운트 결과를 메모리 장치(34D)에 전송한다.
한편, 예를 들어 N=2의 고속 프레임 레이트에서는 어떤 행의 센서 화소(12)에 관한 업/다운 카운터(34B)의 카운트 동작이 완료된 시점에서 오프(개방) 상태인 채이고, 이어서, 다음 행의 센서 화소(12)에 관한 업/다운 카운터(34B)의 카운트 동작이 완료된 시점에서 온 상태가 되어 당해 업/다운 카운터(34B)의 수직 2화소분에 관한 카운트 결과를 메모리 장치(34D)에 전송한다.
이렇게 하여 화소 영역(13)의 각 센서 화소(12)로부터 수직 신호선(24)을 경유하여 열마다 공급되는 아날로그 신호가, ADC(34-1∼34-m)에서의 비교기(34A) 및 업/다운 카운터(34B)의 각 동작에 의해, N비트의 디지털 신호로 변환되어 메모리 장치(34D)에 격납된다.
수평 구동 회로(35)는 시프트 레지스터 등에 의해 구성되고 칼럼 신호 처리 회로(34)에서의 ADC(34-1∼34-m)의 열 어드레스나 열 주사의 제어를 행한다. 이 수평 구동 회로(35)에 의한 제어하에 ADC(34-1∼34-m)의 각각에서 변환된 N비트의 디지털 신호는 순차적으로 수평 출력선(37)에 판독되고 당해 수평 출력선(37)을 경유하여 촬상 데이터로서 출력된다.
또한, 본 개시에는 직접 관련되지 않기 때문에 특히 도시하지 않지만, 수평 출력선(37)을 경유하여 출력되는 촬상 데이터에 대해 각종의 신호 처리를 시행하는 회로 등을 상기 구성 요소 이외에 마련하는 것도 가능하다.
상기 구성의 본 변형례에 관한 열 병렬 ADC 탑재의 촬상 소자(1)에서는 업/다운 카운터(34B)의 카운트 결과를 전송 스위치(34C)를 통하여 선택적으로 메모리 장치(34D)에 전송할 수 있기 때문에 업/다운 카운터(34B)의 카운트 동작과, 당해 업/다운 카운터(34B)의 카운트 결과의 수평 출력선(37)으로의 판독 동작을 독립하여 제어하는 것이 가능하다.
[변형례 H]
도 52는 도 51의 촬상 소자(1)를 3개의 기판(제1 기판(10), 제2 기판(20), 제3 기판(30))을 적층하여 구성한 예를 도시한다. 본 변형례에서는 제1 기판(10)에서, 중앙 부분에 복수의 센서 화소(12)를 포함하는 화소 영역(13)이 형성되어 있고, 화소 영역(13)의 주위에 수직 구동 회로(33)가 형성되어 있다. 또한, 제2 기판(20)에서, 중앙 부분에 복수의 판독 회로(22)를 포함하는 판독 회로 영역(15)이 형성되어 있고, 판독 회로 영역(15)의 주위에 수직 구동 회로(33)가 형성되어 있다. 제3 기판(30)에서, 칼럼 신호 처리 회로(34), 수평 구동 회로(35), 시스템 제어 회로(36), 수평 출력선(37) 및 참조 전압 공급부(38)가 형성되어 있다. 이에 의해, 상기 실시 형태 및 그 변형례와 마찬가지로 기판끼리를 전기적으로 접속하는 구조에 기인하여 칩 사이즈가 커지거나, 1화소당의 면적의 미세화를 저해하거나 해 버리는 일이 없다. 그 결과, 지금까지와 동등한 칩 사이즈로, 1화소당의 면적의 미세화를 저해하는 일이 없는 3층 구조의 촬상 소자(1)를 제공할 수 있다. 또한, 수직 구동 회로(33)는 제1 기판(10)에만 형성되어도 좋고, 제2 기판(20)에만 형성되어도 좋다.
[변형례 I]
도 53은 본 변형례에 관한 촬상 소자(1)의 단면 구성의 한 변형례를 도시한다. 상기 제1 실시 형태 및 그 변형례에서는 촬상 소자(1)는 3개의 기판(제1 기판(10), 제2 기판(20), 제3 기판(30))을 적층하여 구성되어 있었다. 그러나, 상기 제1 실시 형태 및 그 변형례에서, 촬상 소자(1)가, 2개의 기판(제1 기판(10), 제2 기판(20))을 적층하여 구성되어 있어도 좋다. 이 때, 로직 회로(32)는 예를 들면, 도 53에 도시한 바와 같이 제1 기판(10)과, 제2 기판(20)으로 나누어서 형성되어 있다. 여기서, 로직 회로(32) 중, 제1 기판(10)측에 마련된 회로(32A)에서는 고온 프로세스에 견딜 수 있는 재료(예를 들면, high-k)로 이루어지는 고유전율막과 메탈 게이트 전극이 적층된 게이트 구조를 갖는 트랜지스터가 마련되어 있다. 한편, 제2 기판(20)측에 마련된 회로(32B)에서는 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에 CoSi2나 NiSi 등의 살리사리드(Self Aligned Silicide) 프로세스를 이용하여 형성되는 실리사이드로 이루어지는 저저항 영역(26)이 형성되어 있다. 실리사이드로 이루어지는 저저항 영역은 반도체 기판의 재료와 금속의 화합물로 형성되어 있다. 이에 의해, 센서 화소(12)를 형성할 때에 열산화 등의 고온 프로세스를 이용할 수 있다. 또한, 로직 회로(32) 중, 제2 기판(20)측에 마련된 회로(32B)에서, 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에 실리사이드로 이루어지는 저저항 영역(26)을 마련한 경우에는 접촉 저항을 저감할 수 있다. 그 결과, 로직 회로(32)에서의 연산 속도를 고속화할 수 있다.
도 54는 상기 제1 실시 형태 및 그 변형례에 관한 촬상 소자(1)의 단면 구성의 한 변형례를 도시한다. 상기 제1 실시 형태 및 그 변형례에 관한 제3 기판(30)의 로직 회로(32)에서, 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에 CoSi2나 NiSi 등의 살리사이드(Self Aligned Silicide) 프로세스를 이용하여 형성된 실리사이드로 이루어지는 저저항 영역(37)이 형성되어 있어도 좋다. 이에 의해, 센서 화소(12)를 형성할 때에 열산화 등의 고온 프로세스를 이용할 수 있다. 또한, 로직 회로(32)에서, 소스 전극 및 드레인 전극과 접하는 불순물 확산 영역의 표면에 실리사이드로 이루어지는 저저항 영역(37)을 마련한 경우에는 접촉 저항을 저감할 수 있다. 그 결과, 로직 회로(32)에서의 연산 속도를 고속화할 수 있다.
<10. 적용례>
도 55는 상기 촬상 소자(1)를 구비한 촬상 시스템(2)의 개략 구성의 한 예를 도시한 것이다.
촬상 시스템(2)는 예를 들면, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 스마트폰이나 태블릿형 단말 등의 휴대 단말 장치 등의 전자 기기이다. 촬상 시스템(2)은 예를 들면, 상기 촬상 소자(1), DSP 회로(141), 프레임 메모리(142), 표시부(143), 기억부(144), 조작부(145) 및 전원부(146)를 구비하고 있다. 촬상 시스템(2)에서, 상기 촬상 소자(1), DSP 회로(141), 프레임 메모리(142), 표시부(143), 기억부(144), 조작부(145) 및 전원부(146)는 버스 라인(147)을 통하여 서로 접속되어 있다.
상기 촬상 소자(1)는 입사광에 응한 화상 데이터를 출력한다. DSP 회로(141)는 상기 촬상 소자(1)로부터 출력된 신호(화상 데이터)를 처리하는 신호 처리 회로이다. 프레임 메모리(142)는 DSP 회로(141)에 의해 처리된 화상 데이터를 프레임 단위로 일시적으로 유지한다. 표시부(143)는 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 상기 촬상 소자(1)에서 촬상된 동화 또는 정지화를 표시한다. 기억부(144)는 상기 촬상 소자(1)에서 촬상된 동화 또는 정지화의 화상 데이터를 반도체 메모리나 하드 디스크 등의 기록 매체에 기록한다. 조작부(145)는 유저에 의한 조작에 따라, 촬상 시스템(2)이 갖는 각종의 기능에 관한 조작 지령을 발한다. 전원부(146)는 상기 촬상 소자(1), DSP 회로(141), 프레임 메모리(142), 표시부(143), 기억부(144) 및 조작부(145)의 동작 전원이 되는 각종의 전원을 이들 공급 대상에 대해 적절히 공급한다.
다음으로, 촬상 시스템(2)에서의 촬상 순서에 관해 설명한다.
도 56은 촬상 시스템(2)에서의 촬상 동작의 플로우 차트의 한 예를 도시한다. 유저는 조작부(145)를 조작함에 의해 촬상 시작을 지시한다(스텝 S101). 그러면, 조작부(145)는 촬상 지령을 촬상 소자(1)에 송신한다(스텝 S102). 촬상 소자(1)(구체적으로는 시스템 제어 회로(36))는 촬상 지령을 받으면 소정의 촬상 방식으로의 촬상을 실행한다(스텝 S103).
촬상 소자(1)는 촬상에 의해 얻어진 화상 데이터를 DSP 회로(141)에 출력한다. 여기서, 화상 데이터란, 플로팅 디퓨전(FD)에 일시적으로 유지된 전하에 의거하여 생성된 화소 신호의 전 화소분의 데이터이다. DSP 회로(141)는 촬상 소자(1)로부터 입력된 화상 데이터에 의거하여 소정의 신호 처리(예를 들어, 노이즈 저감 처리 등)를 행한다(스텝 S104). DSP 회로(141)는 소정의 신호 처리가 이루어진 화상 데이터를 프레임 메모리(142)에 유지시키고, 프레임 메모리(142)는 화상 데이터를 기억부(144)에 기억시킨다(스텝 S105). 이렇게 하여 촬상 시스템(2)에서의 촬상이 행해진다.
본 적용례에서는 상기 촬상 소자(1)가 촬상 시스템(2)에 적용된다. 이에 의해, 촬상 소자(1)를 소형화 또는 고정밀화할 수 있기 때문에 소형 또는 고정밀 촬상 시스템(2)을 제공할 수 있다.
<11. 응용례>
[응용례 1]
본 개시에 관한 기술(본 기술)은 다양한 제품에 응용할 수 있다. 예를 들면, 본 개시에 관한 기술은 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등의 어느 한 종류의 이동체에 탑재되는 장치로서 실현되어도 좋다.
도 57은 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예인 차량 제어 시스템의 개략적인 구성례를 도시하는 블록도이다.
차량 제어 시스템(12000)은 통신 네트워크(12001)를 통하여 접속된 복수의 전자 제어 유닛을 구비한다. 도 57에 도시한 예에서는 차량 제어 시스템(12000)은 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040), 및 통합 제어 유닛(12050)을 구비한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052), 및 차량 탑재 네트워크 I/F(interface)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은 각종 프로그램에 따라 차량의 구동계에 관련되는 장치의 동작을 제어한다. 예를 들면, 구동계 제어 유닛(12010)은 내연 기관 또는 구동용 모터 등의 차량의 구동력을 발생시키기 위한 구동력 발생 장치, 구동력을 차륜에 전달하기 위한 구동력 전달 기구, 차량의 타각을 조절하는 스티어링 기구 및 차량의 제동력을 발생시키는 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은 각종 프로그램에 따라 차체에 장비된 각종 장치의 동작을 제어한다. 예를 들면, 바디계 제어 유닛(12020)은 키레스 엔트리 시스템, 스마트 키 시스템, 파워 윈도우 장치, 또는 헤드 램프, 백 램프, 브레이크 램프, 윙커 또는 포그램프 등의 각종 램프의 제어 장치로서 기능한다. 이 경우, 바디계 제어 유닛(12020)에는 키를 대체하는 휴대기로부터 발신된 전파 또는 각종 스위치의 신호가 입력될 수 있다. 바디계 제어 유닛(12020)은 이들 전파 또는 신호의 입력을 접수하여 차량의 도어 로크 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은 차량 제어 시스템(12000)을 탑재한 차량의 외부의 정보를 검출한다. 예를 들면, 차외 정보 검출 유닛(12030)에는 촬상부(12031)가 접속된다. 차외 정보 검출 유닛(12030)은 촬상부(12031)에 차외의 화상을 촬상시킴과 함께, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은 수신한 화상에 의거하여 사람, 차, 장애물, 표지 또는 노면상의 문자 등의 물체 검출 처리 또는 거리 검출 처리를 행하여도 좋다.
촬상부(12031)는 광을 수광하고, 그 광의 수광량에 응한 전기 신호를 출력하는 광센서이다. 촬상부(12031)는 전기 신호를 화상으로서 출력할 수도 있고, 거리 측정의 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은 가시광이라도 좋고, 적외선 등의 비가시광이라도 좋다.
차내 정보 검출 유닛(12040)은 차내의 정보를 검출한다. 차내 정보 검출 유닛(12040)에는 예를 들면, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 접속된다. 운전자 상태 검출부(12041)는 예를 들어 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은 운전자 상태 검출부(12041)로부터 입력된 검출 정보에 의거하여 운전자의 피로 정도 또는 집중 정도를 산출히여도 좋고, 운전자가 앉아서 졸고 있지 않는지를 판별하여도 좋다.
마이크로 컴퓨터(12051)는 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득된 차내외의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치의 제어 목표치를 연산하고, 구동계 제어 유닛(12010)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는 차량의 충돌 회피 또는 충격 완화, 차간 거리에 의거한 추종 주행, 차속 유지 주행, 차량의 충돌 경고, 또는 차량의 레인 일탈 경고 등을 포함하는 ADAS(Advanced Driver Assistance System)의 기능 실현을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에서 취득된 차량의 주위의 정보에 의거하여 구동력 발생 장치, 스티어링 기구 또는 제동 장치 등을 제어함에 의해, 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
또한, 마이크로 컴퓨터(12051)는 차외 정보 검출 유닛(12030)에서 취득된 차외의 정보에 의거하여 바디계 제어 유닛(12020)에 대해 제어 지령을 출력할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는 차외 정보 검출 유닛(12030)에서 검지한 선행차 또는 대향차의 위치에 응하여 헤드 램프를 제어하여 하이 빔을 로우 빔으로 전환하는 등의 방현(防眩)을 도모하는 것을 목적으로 한 협조 제어를 행할 수가 있다.
음성 화상 출력부(12052)는 차량의 탑승자 또는 차외에 대해 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치에 음성 및 화상 중의 적어도 일방의 출력 신호를 송신한다. 도 57의 예에서는 출력 장치로서, 오디오 스피커(12061), 표시부(12062) 및 인스트루먼트 패널(12063)이 예시되어 있다. 표시부(12062)는 예를 들면, 온 보드 디스플레이 및 헤드 업 디스플레이의 적어도 하나를 포함하고 있어도 좋다.
도 58은 촬상부(12031)의 설치 위치의 예를 도시하는 도면이다.
도 58에서는 차량(12100)은 촬상부(12031)로서, 촬상부(12101, 12102, 12103, 12104, 12105)를 갖는다.
촬상부(12101, 12102, 12103, 12104, 12105)는 예를 들면, 차량(12100)의 프런트 노우즈, 사이드 미러, 리어 범퍼, 백 도어 및 차실 내의 프런트글라스의 상부 등의 위치에 마련된다. 프런트 노우즈에 구비되는 촬상부(12101) 및 차실 내의 프런트글라스의 상부에 구비되는 촬상부(12105)는 주로 차량(12100)의 전방의 화상을 취득한다. 사이드 미러에 구비되는 촬상부(12102, 12103)는 주로 차량(12100)의 측방의 화상을 취득한다. 리어 범퍼 또는 백 도어에 구비되는 촬상부(12104)는 주로 차량(12100)의 후방의 화상을 취득한다. 촬상부(12101 및 12105)에서 취득된 전방의 화상은 주로 선행 차량 또는 보행자, 장애물, 신호기, 교통 표지 또는 차선 등의 검출에 이용된다.
또한, 도 58에는 촬상부(12101 내지 12104)의 촬영 범위의 한 예가 도시되어 있다. 촬상 범위(12111)는 프런트 노우즈에 마련된 촬상부(12101)의 촬상 범위를 나타내고, 촬상 범위(12112, 12113)는 각각 사이드 미러에 마련된 촬상부(12102, 12103)의 촬상 범위를 나타내고, 촬상 범위(12114)는 리어 범퍼 또는 백 도어에 마련된 촬상부(12104)의 촬상 범위를 나타낸다. 예를 들면, 촬상부(12101 내지 12104)로 촬상된 화상 데이터가 맞겹쳐짐에 의해, 차량(12100)을 상방에서 본 부감 화상을 얻을 수 있다.
촬상부(12101 내지 12104)의 적어도 하나는 거리 정보를 취득하는 기능을 가지고 있어도 좋다. 예를 들면, 촬상부(12101 내지 12104)의 적어도 하나는 복수의 촬상 소자로 이루어지는 스테레오 카메라라도 좋고, 위상차 검출용의 화소를 갖는 촬상 소자라도 좋다.
예를 들면, 마이크로 컴퓨터(12051)는 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 촬상 범위(12111 내지 12114) 내에서의 각 입체물까지의 거리와, 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 구함에 의해, 특히 차량(12100)의 진행로상에 있는 가장 가까운 입체물로, 차량(12100)과 개략 같은 방향으로 소정의 속도(예를 들면, 0㎞/h 이상)로 주행하는 입체물을 선행차로서 추출할 수 있다. 또한, 마이크로 컴퓨터(12051)는 선행차와 내 차와의 사이에 미리 확보해야 할 차간 거리를 설정하고, 자동 브레이크 제어(추종 정지 제어도 포함한다)나 자동 가속 제어(추종 발진 제어도 포함한다) 등을 행할 수가 있다. 이와 같이 운전자의 조작에 근거하지 않고 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 행할 수가 있다.
예를 들면, 마이크로 컴퓨터(12051)는 촬상부(12101 내지 12104)로부터 얻어진 거리 정보를 기초로, 입체물에 관한 입체물 데이터를 이륜차, 보통 차량, 대형 차량, 보행자, 전신주 등 그 밖의 입체물로 분류하여 추출하고, 장애물의 자동 회피에 이용할 수 있다. 예를 들면, 마이크로 컴퓨터(12051)는 차량(12100)의 주변의 장애물을 차량(12100)의 드라이버가 시인 가능한 장애물과 시인 곤란한 장애물로 식별한다. 그리고, 마이크로 컴퓨터(12051)는 각 장애물과의 충돌의 위험도를 나타내는 충돌 리스크를 판단하고, 충돌 리스크가 설정치 이상으로 충돌 가능성이 있는 상황일 때에는 오디오 스피커(12061)나 표시부(12062)를 통하여 드라이버에게 경보를 출력하는 것이나, 구동계 제어 유닛(12010)을 통하여 강제 감속이나 회피 조타를 행함으로써, 충돌 회피를 위한 운전 지원을 행할 수가 있다.
촬상부(12101 내지 12104)의 적어도 하나는 적외선을 검출하는 적외선 카메라라도 좋다. 예를 들면, 마이크로 컴퓨터(12051)는 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지의 여부를 판정함으로써 보행자를 인식할 수 있다. 이러한 보행자의 인식은 예를 들어 적외선 카메라로서의 촬상부(12101 내지 12104)의 촬상 화상에서의 특징점을 추출하는 순서와, 물체의 윤곽을 나타내는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지의 여부를 판별하는 순서에 의해 행하여진다. 마이크로 컴퓨터(12051)가, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재한다고 판정하고, 보행자를 인식하면 음성 화상 출력부(12052)는 당해 인식된 보행자에게 강조를 위한 사각형 윤곽선을 중첩 표시하도록, 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는 보행자를 나타내는 아이콘 등을 소망하는 위치에 표시하도록 표시부(12062)를 제어하여도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 이동체 제어 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은 이상 설명한 구성 중, 촬상부(12031)에 적용될 수 있다. 구체적으로는 상기 실시의 형태 및 그 변형례에 관한 촬상 소자(1)는 촬상부(12031)에 적용할 수 있다. 촬상부(12031)에 본 개시에 관한 기술을 적용함에 의해, 노이즈가 적은 고정밀 촬영 화상을 얻을 수 있기 때문에 이동체 제어 시스템에서 촬영 화상을 이용한 고정밀의 제어를 행할 수가 있다.
[응용례 2]
도 59는 본 개시에 관한 기술(본 기술)이 적용될 수 있는 내시경 수술 시스템의 개략적인 구성의 한 예를 도시하는 도면이다.
도 59에서는 수술자(의사)(11131)가, 내시경 수술 시스템(11000)을 이용하여 환자 베드(11133)상의 환자(11132)에게 수술을 행하고 있는 양상이 도시되어 있다. 도시하는 바와 같이 내시경 수술 시스템(11000)은 내시경(11100)과, 기복 튜브(11111)나 에너지 처치구(11112) 등의, 그 밖의 수술구(11110)와, 내시경(11100)을 지지하는 지지 암 장치(11120)와, 내시경하 수술을 위한 각종의 장치가 탑재된 카트(11200)로 구성된다.
내시경(11100)은 선단으로부터 소정 길이의 영역이 환자(11132)의 체강 내에 삽입되는 경통(11101)과, 경통(11101)의 기단에 접속된 카메라 헤드(11102)로 구성된다. 도시한 예에서는 경성의 경통(11101)을 갖는 이른바 경성경으로서 구성되는 내시경(11100)을 도시하고 있지만, 내시경(11100)은 연성의 경통을 갖는 이른바 연성경으로서 구성되어도 좋다.
경통(11101)의 선단에는 대물 렌즈가 감입된 개구부가 마련되어 있다. 내시경(11100)에는 광원 장치(11203)가 접속되어 있고, 당해 광원 장치(11203)에 의해 생성된 광이 경통(11101)의 내부에 연설되는 라이트 가이드에 의해 당해 경통의 선단까지 도광되고 대물 렌즈를 통하여 환자(11132)의 체강 내의 관찰 대상을 향하여 조사된다. 또한, 내시경(11100)은 직시경이라도 좋고, 사시경 또는 측시경이라도 좋다.
카메라 헤드(11102)의 내부에는 광학계 및 촬상 소자가 마련되어 있고, 관찰 대상으로부터의 반사광(관찰광)은 당해 광학계에 의해 당해 촬상 소자에 집광된다. 당해 촬상 소자에 의해 관찰광이 광전변환되고 관찰광에 대응하는 전기 신호, 즉 관찰상에 대응하는 화상 신호가 생성된다. 당해 화상 신호는 RAW 데이터로서 카메라 컨트롤 유닛(CCU: Camera Control Unit)(11201)에 송신된다.
CCU(11201)는 CPU(Central Processing Unit)나 GPU(Graphics Processing Unit) 등에 의해 구성되고 내시경(11100) 및 표시 장치(11202)의 동작을 통괄적으로 제어한다. 또한, CCU(11201)는 카메라 헤드(11102)로부터 화상 신호를 수취하고, 그 화상 신호에 대해 예를 들어 현상 처리(디모자이크 처리) 등의, 당해 화상 신호에 의거한 화상을 표시하기 위한 각종의 화상 처리를 시행한다.
표시 장치(11202)는 CCU(11201)로부터의 제어에 의해, 당해 CCU(11201)에 의해 화상 처리가 시행된 화상 신호에 의거한 화상을 표시한다.
광원 장치(11203)는 예를 들어 LED(Light Emitting Diode) 등의 광원으로 구성되고 수술부 등을 촬영할 때의 조사광을 내시경(11100)에 공급한다.
입력 장치(11204)는 내시경 수술 시스템(11000)에 대한 입력 인터페이스이다. 유저는 입력 장치(11204)를 통하여 내시경 수술 시스템(11000)에 대해 각종의 정보의 입력이나 지시 입력을 행할 수가 있다. 예를 들면, 유저는 내시경(11100)에 의한 촬상 조건(조사광의 종류, 배율 및 초점 거리 등)을 변경하는 취지의 지시 등을 입력한다.
처치구 제어 장치(11205)는 조직의 소작(燒灼), 절개 또는 혈관의 봉지 등을 위한 에너지 처치구(11112)의 구동을 제어한다. 기복 장치(11206)는 내시경(11100)에 의한 시야의 확보 및 수술자의 작업 공간의 확보의 목적으로, 환자(11132)의 체강을 팽창시킬 수 있기 때문에 기복 튜브(11111)를 통하여 당해 체강 내에 가스를 보낸다. 레코더(11207)는 수술에 관한 각종의 정보를 기록 가능한 장치이다. 프린터(11208)는 수술에 관한 각종의 정보를 텍스트, 화상 또는 그래프 등 각종의 형식으로 인쇄 가능한 장치이다.
또한, 내시경(11100)에 수술부를 촬영할 때의 조사광을 공급하는 광원 장치(11203)는 예를 들어 LED, 레이저 광원 또는 이들 조합에 의해 구성되는 백색 광원으로 구성할 수 있다. RGB 레이저 광원의 조합에 의해 백색 광원이 구성되는 경우에는 각 색(각 파장)의 출력 강도 및 출력 타이밍을 고정밀도로 제어할 수 있기 때문에 광원 장치(11203)에서 촬상 화상의 화이트 밸런스의 조정을 행할 수가 있다. 또한, 이 경우에는 RGB 레이저광원 각각으로부터의 레이저광을 시분할로 관찰 대상에 조사하고, 그 조사 타이밍에 동기하고 카메라 헤드(11102)의 촬상 소자의 구동을 제어함에 의해, RGB 각각에 대응한 화상을 시분할로 촬상하는 것도 가능하다. 당해 방법에 의하면 당해 촬상 소자에 컬러 필터를 마련하지 않아도, 컬러 화상을 얻을 수 있다.
또한, 광원 장치(11203)는 출력하는 광의 강도를 소정의 시간마다 변경하도록 그 구동이 제어되어도 좋다. 그 광의 강도의 변경의 타이밍에 동기하여 카메라 헤드(11102)의 촬상 소자의 구동을 제어하여 시분할로 화상을 취득하고, 그 화상을 합성함에 의해, 이른바 흑바램 및 백바램이 없는 고다이내믹 레인지의 화상을 생성할 수 있다.
또한, 광원 장치(11203)는 특수광 관찰에 대응한 소정의 파장 대역의 광을 공급 가능하게 구성되어도 좋다. 특수광 관찰에서는 예를 들면, 체조직에서의 광의 흡수의 파장 의존성을 이용하여 통상의 관찰 시에서의 조사광(즉, 백색광)과 비교하여 협대역의 광을 조사함에 의해, 점막 표층의 혈관 등의 소정의 조직을 고콘트라스트로 촬영하는 이른바 협대역 광관찰(Narrow Band Imaging)이 행하여진다. 또는 특수광 관찰에서는 여기광을 조사함에 의해 발생하는 형광에 의해 화상을 얻는 형광 관찰이 행하여져도 좋다. 형광 관찰에서는 체조직에 여기광을 조사하여 당해 체조직으로부터의 형광을 관찰하는 것(자가 형광 관찰), 또는 인도시아닌그린(ICG) 등의 시약을 체조직에 주사함과 함께 당해 체조직에 그 시약의 형광 파장에 대응한 여기광을 조사하여 형광상을 얻는 것 등을 행할 수가 있다. 광원 장치(11203)는 이와 같은 특수광 관찰에 대응한 협대역광 및/또는 여기광을 공급 가능하게 구성될 수 있다.
도 60은 도 59에 도시하는 카메라 헤드(11102) 및 CCU(11201)의 기능 구성의 한 예를 도시하는 블록도이다.
카메라 헤드(11102)는 렌즈 유닛(11401)과, 촬상부(11402)와, 구동부(11403)와, 통신부(11404)와, 카메라 헤드 제어부(11405)를 가진다. CCU(11201)는 통신부(11411)와, 화상 처리부(11412)와, 제어부(11413)를 가진다. 카메라 헤드(11102)와 CCU(11201)는 전송 케이블(11400)에 의해 서로 통신 가능하게 접속되어 있다.
렌즈 유닛(11401)은 경통(11101)과의 접속부에 마련되는 광학계이다. 경통(11101)의 선단으로부터 받아들여진 관찰광은 카메라 헤드(11102)까지 도광되고 당해 렌즈 유닛(11401)에 입사한다. 렌즈 유닛(11401)은 줌렌즈 및 포커스 렌즈를 포함하는 복수의 렌즈가 조합되어 구성된다.
촬상부(11402)는 촬상 소자로 구성된다. 촬상부(11402)를 구성하는 촬상 소자는 하나(이른바 단판식)라도 좋고, 복수(이른바 다판식)라도 좋다. 촬상부(11402)가 다판식으로 구성되는 경우에는 예를 들어 각 촬상 소자에 의해 RGB 각각에 대응하는 화상 신호가 생성되고 그들이 합성됨에 의해 컬러 화상이 얻어져도 좋다. 또는 촬상부(11402)는 3D(Dimensional) 표시에 대응하는 우안용 및 좌안용의 화상 신호를 각각 취득하기 위한 한 쌍의 촬상 소자를 갖도록 구성되어도 좋다. 3D 표시가 행해짐에 의해, 수술자(11131)는 수술부에서의 생체 조직의 깊이를 보다 정확하게 파악하는 것이 가능해지다. 또한, 촬상부(11402)가 다판식으로 구성되는 경우에는 각 촬상 소자에 대응하여 렌즈 유닛(11401)도 복수 계통 마련될 수 있다.
또한, 촬상부(11402)는 반드시 카메라 헤드(11102)에 마련되지 않아도 좋다. 예를 들면, 촬상부(11402)는 경통(11101)의 내부에 대물 렌즈의 직후에 마련되어도 좋다.
구동부(11403)는 액추에이터에 의해 구성되고 카메라 헤드 제어부(11405)로부터의 제어에 의해, 렌즈 유닛(11401)의 줌렌즈 및 포커스 렌즈를 광축을 따라 소정의 거리만큼 이동시킨다. 이에 의해, 촬상부(11402)에 의한 촬상 화상의 배율 및 초점이 적절히 조정될 수 있다.
통신부(11404)는 CCU(11201)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11404)는 촬상부(11402)로부터 얻은 화상 신호를 RAW 데이터로서 전송 케이블(11400)을 통하여 CCU(11201)에 송신한다.
또한, 통신부(11404)는 CCU(11201)으로부터, 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 수신하고, 카메라 헤드 제어부(11405)에 공급한다. 당해 제어 신호에는 예를 들면, 촬상 화상의 프레임 레이트를 지정하는 취지의 정보, 촬상 시의 노출치를 지정하는 취지의 정보 및/또는 촬상 화상의 배율 및 초점을 지정하는 취지의 정보 등 촬상 조건에 관한 정보가 포함된다.
또한, 상기의 프레임 레이트나 노출치, 배율, 초점 등의 촬상 조건은 유저에 의해 적절히 지정되어도 좋고, 취득된 화상 신호에 의거하여 CCU(11201)의 제어부(11413)에 의해 자동적으로 설정되어도 좋다. 후자의 경우에는 이른바 AE(Auto Exposure) 기능, AF(Auto Focus) 기능 및 AWB(Auto White Balance) 기능이 내시경(11100)에 탑재되어 있게 된다.
카메라 헤드 제어부(11405)는 통신부(11404)를 통하여 수신한 CCU(11201)로부터의 제어 신호에 의거하여 카메라 헤드(11102)의 구동을 제어한다.
통신부(11411)는 카메라 헤드(11102)와의 사이에서 각종의 정보를 송수신하기 위한 통신 장치에 의해 구성된다. 통신부(11411)는 카메라 헤드(11102)로부터, 전송 케이블(11400)을 통하여 송신되는 화상 신호를 수신한다.
또한, 통신부(11411)는 카메라 헤드(11102)에 대해 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 송신한다. 화상 신호나 제어 신호는 전기통신이나 광통신 등에 의해 송신할 수 있다.
화상 처리부(11412)는 카메라 헤드(11102)로부터 송신된 RAW 데이터인 화상 신호에 대해 각종의 화상 처리를 시행한다.
제어부(11413)는 내시경(11100)에 의한 수술부 등의 촬상 및 수술부 등의 촬상에 의해 얻어지는 촬상 화상의 표시에 관한 각종의 제어를 행한다. 예를 들면, 제어부(11413)는 카메라 헤드(11102)의 구동을 제어하기 위한 제어 신호를 생성한다.
또한, 제어부(11413)는 화상 처리부(11412)에 의해 화상 처리가 시행된 화상 신호에 의거하여 수술부 등이 찍힌 촬상 화상을 표시 장치(11202)에 표시시킨다. 이 때, 제어부(11413)는 각종의 화상 인식 기술을 이용하여 촬상 화상 내에서의 각종의 물체를 인식하여도 좋다. 예를 들면, 제어부(11413)는 촬상 화상에 포함되는 물체의 에지의 형상이나 색 등을 검출함에 의해, 겸자 등의 수술구, 특정한 생체 부위, 출혈, 에너지 처치구(11112)의 사용 시의 미스트 등을 인식할 수 있다. 제어부(11413)는 표시 장치(11202)에 촬상 화상을 표시시킬 때에 그 인식 결과를 이용하고, 각종의 수술 지원 정보를 당해 수술부의 화상에 중첩 표시시켜도 좋다. 수술 지원 정보가 중첩 표시되고 수술자(11131)에게 제시됨에 의해, 수술자(11131)의 부담을 경감하는 것이나, 수술자(11131)가 확실하게 수술을 진행하는 것이 가능해진다.
카메라 헤드(11102) 및 CCU(11201)를 접속하는 전송 케이블(11400)은 전기 신호의 통신에 대응한 전기 신호 케이블, 광통신에 대응한 광파이버, 또는 이들 복합 케이블이다.
여기서, 도시한 예에서는 전송 케이블(11400)을 이용하여 유선으로 통신이 행해지고 있지만, 카메라 헤드(11102)와 CCU(11201) 사이의 통신은 무선으로 행하여져도 좋다.
이상, 본 개시에 관한 기술이 적용될 수 있는 내시경 수술 시스템의 한 예에 관해 설명하였다. 본 개시에 관한 기술은 이상 설명한 구성 중, 내시경(11100)의 카메라 헤드(11102)에 마련된 촬상부(11402)에 알맞게 적용될 수 있다. 촬상부(11402)에 본 개시에 관한 기술을 적용함에 의해, 촬상부(11402)를 소형화 또는 고정밀화할 수 있기 때문에 소형 또는 고정밀 내시경(11100)을 제공할 수 있다.
이상, 실시 형태 및 그 변형례, 적용례 및 응용례를 들어서 본 개시를 설명했지만, 본 개시는 상기 실시 형태 등으로 한정되는 것이 아니고 본 개시의 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능하다. 또한, 다른 실시 형태 및 변형례에 걸치는 구성 요소를 적절히 조합시켜도 좋다.
또한, 본 명세서에 기재된 각 실시 형태에서의 효과는 어디까지나 예시이고 한정되는 것이 아니라, 다른 효과가 있어도 좋다.
또한, 본 개시는 이하와 같은 구성으로 할 수도 있다.
(1) 복수의 광전변환 소자가 형성되는 제1 기판과,
2 이상의 상기 광전변환 소자를 단위로 하는 조마다 그 조가 공유하는 화소 트랜지스터가 형성되는 제2 기판과,
상기 제1 기판에 형성되는 복수의 요소 중, 각각이 상기 광전변환 소자마다 형성되는 복수의 제1 요소를 그 복수의 제1 요소가 공유하는 제2 요소에 연결되는 배선으로서 상기 제2 기판에 형성되는 제1 배선에 대해 하나의 콘택트로 접속하기 위한 제2 배선을 구비하는 촬상 소자.
(2) 상기 제2 배선은, 2 이상의 상기 광전변환 소자의 집합마다,
그 집합에 포함되는 2 이상의 상기 광전변환 소자와 1대 1로 대응하는 복수의 상기 제1 요소가 접속되고 그 복수의 상기 제1 요소가 공유하는 상기 제2 요소에 연결되는 상기 제1 배선에 대해 하나의 콘택트로 접속되는 (1)에 기재된 촬상 소자.
(3) 상기 제2 배선은 상기 제2 기판보다도 광입사면측에 배치되는 (1) 또는 (2)에 기재된 촬상 소자.
(4) 상기 제1 기판에는 상기 광전변환 소자마다 상기 광전변환 소자로부터 출력되는 전기 신호를 상기 화소 트랜지스터에 전송하기 위한 전송 트랜지스터가 형성되고, 상기 제2 기판에는 1 이상의 상기 조마다 그 조에 포함되는 2 이상의 상기 전송 트랜지스터의 각각으로부터 전송된 전기 신호를 증폭하여 출력하는 하나의 증폭 트랜지스터를 적어도 포함하는 상기 화소 트랜지스터가 형성되고,
상기 제1 요소는 상기 전송 트랜지스터의 출력 단자측을 포함하고,
상기 제2 요소는 상기 증폭 트랜지스터의 게이트를 포함하는 (1) 내지 (3) 중 어느 하나에 기재된 촬상 소자.
(5) 상기 전송 트랜지스터의 출력 단자측은 상기 광전변환 소자로부터 출력되는 전기 신호를 일시적으로 유지하는 플로팅 디퓨전인 (4)에 기재된 촬상 소자.
(6) 상기 전송 트랜지스터는 N형의 트랜지스터이고,
상기 제2 배선은 P형의 폴리실리콘으로 형성되는 (4) 또는 (5)에 기재된 촬상 소자.
(7) 상기 제1 요소는 상기 광전변환 소자에 접속되는 전극을 포함하고,
상기 제2 요소는 기준 전위가 공급되는 기준 전위선을 포함하고,
상기 전극은 P형의 폴리실리콘으로 형성되고,
복수의 상기 전극을 상기 기준 전위선에 연결되는 상기 제1 배선에 대해 하나의 콘택트로 접속하기 위한 상기 제2 배선은 N형의 폴리실리콘으로 형성되는 (6)에 기재된 촬상 소자.
(8) 상기 전송 트랜지스터는 P형의 트랜지스터이고,
상기 제2 배선은 N형의 폴리실리콘으로 형성되는 (4)에 기재된 촬상 소자.
(9) 상기 제1 요소는 상기 광전변환 소자에 접속되는 전극을 포함하고,
상기 제2 요소는 기준 전위가 공급되는 기준 전위선을 포함하고,
상기 전극은 N형의 폴리실리콘으로 형성되고,
복수의 상기 전극을 상기 기준 전위선에 연결되는 상기 제1 배선에 대해 하나의 콘택트로 접속하기 위한 상기 제2 배선은 P형의 폴리실리콘으로 형성되는 (8)에 기재된 촬상 소자.
(10) 상기 제1 요소는 상기 광전변환 소자에 접속되는 전극을 포함하고,
상기 제2 요소는 기준 전위가 공급되는 기준 전위선을 포함하는 (1) 내지 (4) 중 어느 하나에 기재된 촬상 소자.
(11) 상기 제2 배선은 텅스텐을 포함하여 형성되는 (1) 내지 (4) 및 (10) 중 어느 하나에 기재된 촬상 소자.
(12) 상기 제2 배선은 상기 제2 기판의 제1 반도체 영역과 상기 제2 기판의 제2 반도체 영역 사이에 형성된 절연 영역 내에 배치되는 (1), (2), (4) 내지 (11) 중 어느 하나에 기재된 촬상 소자.
(13) 상기 제2 배선은 상기 제2 요소와 상기 제1 배선 사이에 배치되는 (1), (2), (4) 내지 (11) 중 어느 하나에 기재된 촬상 소자.
(14) 촬상 소자와,
상기 촬상 소자에 입사광을 유도하기 위한 광학계와,
상기 촬상 소자로부터 출력되는 신호를 처리하는 처리부를 구비하고,
상기 촬상 소자는,
복수의 광전변환 소자가 형성되는 제1 기판과,
2 이상의 상기 광전변환 소자를 단위로 하는 조마다 그 조가 공유하는 화소 트랜지스터가 형성되는 제2 기판과,
상기 제1 기판에 형성되는 복수의 요소 중, 각각이 상기 광전변환 소자마다 형성되는 복수의 제1 요소를 그 복수의 제1 요소가 공유하는 제2 요소에 연결되는 배선으로서 상기 제2 기판에 형성되는 제1 배선에 대해 하나의 콘택트로 접속하기 위한 제2 배선을 구비하는 전자 기기.
(15) 제1 광전변환 소자와 제2 광전변환 소자가 형성된 제1 기판과,
상기 제1 기판에 형성되고 상기 제1 광전변환 소자와 상기 제2 광전변환 소자에 접속된 제1 배선과,
상기 제1 광전변환 소자와 상기 제2 광전변환 소자에 접속된 화소 트랜지스터가 형성된 제2 기판과,
상기 제2 기판에 형성된 제2 배선과,
상기 제1 기판과 상기 제2 기판을 관통하도록 형성되고 또한, 상기 제1 배선 및 상기 제2 배선과 접속된 제3 배선을 구비하는 촬상 소자.
(16) 상기 화소 트랜지스터는 증폭 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터의 적어도 어느 하나를 갖는 (15)에 기재된 촬상 소자.
(17) 상기 제1 기판은 상기 제1 광전변환 소자에 접속된 제1 전송 트랜지스터와, 상기 제2 광전변환 소자에 접속된 제2 전송 트랜지스터를 갖는 (15) 또는 (16)에 기재된 촬상 소자.
(18) 상기 제1 배선은 상기 제1 전송 트랜지스터와 접속된 제1 플로팅 디퓨전 영역과, 상기 제2 전송 트랜지스터와 접속된 제2 플로팅 디퓨전 영역에 접속된 (17)에 기재된 촬상 소자.
(19) 상기 제2 기판에 적층되고 상기 제1 광전변환 소자 또는 상기 제2 광전변환 소자에서 생성된 신호를 처리하는 로직 회로를 갖는 제3 기판을 구비한 (18)에 기재된 촬상 소자.
(20) 촬상 소자와,
상기 촬상 소자에 입사광을 유도하기 위한 광학계와,
상기 촬상 소자로부터 출력되는 신호를 처리하는 처리부를 구비하고,
상기 촬상 소자는,
제1 광전변환 소자와 제2 광전변환 소자가 형성된 제1 기판과,
상기 제1 기판에 형성되고 상기 제1 광전변환 소자와 상기 제2 광전변환 소자에 접속된 제1 배선과,
상기 제1 광전변환 소자와 상기 제2 광전변환 소자에 접속된 화소 트랜지스터가 형성된 제2 기판과,
상기 제2 기판에 형성된 제2 배선과,
상기 제1 기판과 상기 제2 기판을 관통하도록 형성되고 또한, 상기 제1 배선 및 상기 제2 배선과 접속된 제3 배선을 구비하는 전자 기기.
1: 촬상 소자 10: 제1 기판
20: 제2 기판 30: 제3 기판
202: 반도체 영역 203: 화소 분리부
204: 반도체 영역 221: 드레인 영역
222: 소스 영역 223: 게이트 전극
301a, 301b: 배선 311: 게이트 전극
312: 드레인 영역 313: 소스 영역
321: 드레인 영역 322: 소스 영역
323: 게이트 전극 AMP: 증폭 트랜지스터
Ct, Ct2: 콘택트 D1: 배선
PD: 포토 다이오드 RST: 리셋 트랜지스터
SEL: 선택 트랜지스터 TR: 전송 트랜지스터

Claims (20)

  1. 복수의 광전변환 소자가 형성되는 제1 기판과,
    2 이상의 상기 광전변환 소자를 단위로 하는 조마다 그 조가 공유하는 화소 트랜지스터가 형성되는 제2 기판과,
    상기 제1 기판에 형성되는 복수의 요소 중, 각각이 상기 광전변환 소자마다 형성되는 복수의 제1 요소가 공유하는 제2 요소에 연결되는 배선으로서, 상기 제2 기판에 형성되는 제1 배선에 대해 하나의 콘택트로 접속되고 또한, 그 복수의 제1 요소가 접속되는 제2 배선을 구비하는 것을 특징으로 하는 촬상 소자.
  2. 제1항에 있어서,
    상기 제2 배선은,
    2 이상의 상기 광전변환 소자의 집합마다,
    그 집합에 포함되는 2 이상의 상기 광전변환 소자와 1대 1로 대응하는 복수의 상기 제1 요소가 접속되고 그 복수의 상기 제1 요소가 공유하는 상기 제2 요소에 연결되는 상기 제1 배선에 대해 하나의 콘택트로 접속되는 것을 특징으로 하는 촬상 소자.
  3. 제1항에 있어서,
    상기 제2 배선은 상기 제2 기판보다도 광입사면측에 배치되는 것을 특징으로 하는 촬상 소자.
  4. 제1항에 있어서,
    상기 제1 기판에는 상기 광전변환 소자마다 상기 광전변환 소자로부터 출력되는 전기 신호를 상기 화소 트랜지스터에 전송하기 위한 전송 트랜지스터가 형성되고,
    상기 제2 기판에는 1 이상의 상기 조마다 그 조에 포함되는 2 이상의 상기 전송 트랜지스터의 각각으로부터 전송된 전기 신호를 증폭하여 출력하는 하나의 증폭 트랜지스터를 적어도 포함하는 상기 화소 트랜지스터가 형성되고,
    상기 제1 요소는 상기 전송 트랜지스터의 출력 단자측을 포함하고,
    상기 제2 요소는 상기 증폭 트랜지스터의 게이트를 포함하는 것을 특징으로 하는 촬상 소자.
  5. 제4항에 있어서,
    상기 전송 트랜지스터의 출력 단자측은 상기 광전변환 소자로부터 출력되는 전기 신호를 일시적으로 유지하는 플로팅 디퓨전인 것을 특징으로 하는 촬상 소자.
  6. 제4항에 있어서,
    상기 전송 트랜지스터는 N형의 트랜지스터이고,
    상기 제2 배선은 P형의 폴리실리콘으로 형성되는 것을 특징으로 하는 촬상 소자.
  7. 제6항에 있어서,
    상기 제1 요소는 상기 광전변환 소자에 접속되는 전극을 포함하고,
    상기 제2 요소는 기준 전위가 공급되는 기준 전위선을 포함하고,
    상기 전극은 P형의 폴리실리콘으로 형성되고,
    복수의 상기 전극을 상기 기준 전위선에 연결되는 상기 제1 배선에 대해 하나의 콘택트로 접속하기 위한 상기 제2 배선은 N형의 폴리실리콘으로 형성되는 것을 특징으로 하는 촬상 소자.
  8. 제4항에 있어서,
    상기 전송 트랜지스터는 P형의 트랜지스터이고,
    상기 제2 배선은 N형의 폴리실리콘으로 형성되는 것을 특징으로 하는 촬상 소자.
  9. 제8항에 있어서,
    상기 제1 요소는 상기 광전변환 소자에 접속되는 전극을 포함하고,
    상기 제2 요소는 기준 전위가 공급되는 기준 전위선을 포함하고,
    상기 전극은 N형의 폴리실리콘으로 형성되고,
    복수의 상기 전극을 상기 기준 전위선에 연결되는 상기 제1 배선에 대해 하나의 콘택트로 접속하기 위한 상기 제2 배선은 P형의 폴리실리콘으로 형성되는 것을 특징으로 하는 촬상 소자.
  10. 제1항에 있어서,
    상기 제1 요소는 상기 광전변환 소자에 접속되는 전극을 포함하고,
    상기 제2 요소는 기준 전위가 공급되는 기준 전위선을 포함하는 것을 특징으로 하는 촬상 소자.
  11. 제1항에 있어서,
    상기 제2 배선은 텅스텐을 포함하여 형성되는 것을 특징으로 하는 촬상 소자.
  12. 제1항에 있어서,
    상기 제2 배선은 상기 제2 기판의 제1 반도체 영역과 상기 제2 기판의 제2 반도체 영역 사이에 형성된 절연 영역 내에 배치되는 것을 특징으로 하는 촬상 소자.
  13. 제1항에 있어서,
    상기 제2 배선은 상기 제2 요소와 상기 제1 배선 사이에 배치되는 것을 특징으로 하는 촬상 소자.
  14. 촬상 소자와,
    상기 촬상 소자에 입사광을 유도하기 위한 광학계와,
    상기 촬상 소자로부터 출력되는 신호를 처리하는 처리부를 구비하고,
    상기 촬상 소자는,
    복수의 광전변환 소자가 형성되는 제1 기판과,
    2 이상의 상기 광전변환 소자를 단위로 하는 조마다 그 조가 공유하는 화소 트랜지스터가 형성되는 제2 기판과,
    상기 제1 기판에 형성되는 복수의 요소 중, 각각이 상기 광전변환 소자마다 형성되는 복수의 제1 요소를 그 복수의 제1 요소가 공유하는 제2 요소에 연결되는 배선으로서 상기 제2 기판에 형성되는 제1 배선에 대해 하나의 콘택트로 접속하기 위한 제2 배선을 구비하는 것을 특징으로 하는 전자 기기.
  15. 제1 광전변환 소자와 제2 광전변환 소자가 형성된 제1 기판과,
    상기 제1 기판에 형성되고 상기 제1 광전변환 소자와 상기 제2 광전변환 소자에 접속된 제1 배선과,
    상기 제1 광전변환 소자와 상기 제2 광전변환 소자에 접속된 화소 트랜지스터가 형성된 제2 기판과,
    상기 제2 기판에 형성된 제2 배선과,
    상기 제1 기판과 상기 제2 기판을 관통하도록 형성되고 또한, 상기 제1 배선 및 상기 제2 배선과 접속된 제3 배선을 구비하는 것을 특징으로 하는 촬상 소자.
  16. 제15항에 있어서,
    상기 화소 트랜지스터는 증폭 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터의 적어도 어느 하나를 갖는 것을 특징으로 하는 촬상 소자.
  17. 제15항에 있어서,
    상기 제1 기판은 상기 제1 광전변환 소자에 접속된 제1 전송 트랜지스터와, 상기 제2 광전변환 소자에 접속된 제2 전송 트랜지스터를 갖는 것을 특징으로 하는 촬상 소자.
  18. 제17항에 있어서,
    상기 제1 배선은 상기 제1 전송 트랜지스터와 접속된 제1 플로팅 디퓨전 영역과, 상기 제2 전송 트랜지스터와 접속된 제2 플로팅 디퓨전 영역에 접속된 것을 특징으로 하는 촬상 소자.
  19. 제18항에 있어서,
    상기 제2 기판에 적층되고 상기 제1 광전변환 소자 또는 상기 제2 광전변환 소자에서 생성된 신호를 처리하는 로직 회로를 갖는 제3 기판을 구비한 것을 특징으로 하는 촬상 소자.
  20. 촬상 소자와,
    상기 촬상 소자에 입사광을 유도하기 위한 광학계와,
    상기 촬상 소자로부터 출력되는 신호를 처리하는 처리부를 구비하고,
    상기 촬상 소자는,
    제1 광전변환 소자와 제2 광전변환 소자가 형성된 제1 기판과,
    상기 제1 기판에 형성되고 상기 제1 광전변환 소자와 상기 제2 광전변환 소자에 접속된 제1 배선과,
    상기 제1 광전변환 소자와 상기 제2 광전변환 소자에 접속된 화소 트랜지스터가 형성된 제2 기판과,
    상기 제2 기판에 형성된 제2 배선과,
    상기 제1 기판과 상기 제2 기판을 관통하도록 형성되고 또한, 상기 제1 배선 및 상기 제2 배선과 접속된 제3 배선을 구비하는 것을 특징으로 하는 전자 기기.
KR1020217008366A 2018-10-17 2019-10-15 촬상 소자 및 전자 기기 KR102720386B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018195638 2018-10-17
JPJP-P-2018-195638 2018-10-17
PCT/JP2019/040372 WO2020080327A1 (ja) 2018-10-17 2019-10-15 撮像素子および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247034625A Division KR20240155373A (ko) 2018-10-17 2019-10-15 촬상 소자 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20210075075A true KR20210075075A (ko) 2021-06-22
KR102720386B1 KR102720386B1 (ko) 2024-10-23

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245506A (ja) 2009-03-19 2010-10-28 Sony Corp 半導体装置とその製造方法、及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245506A (ja) 2009-03-19 2010-10-28 Sony Corp 半導体装置とその製造方法、及び電子機器

Also Published As

Publication number Publication date
EP3869563A1 (en) 2021-08-25
JP7472032B2 (ja) 2024-04-22
TW202429702A (zh) 2024-07-16
TW202029487A (zh) 2020-08-01
US20240258358A1 (en) 2024-08-01
TWI848008B (zh) 2024-07-11
EP3869563A4 (en) 2022-01-26
JPWO2020080327A1 (ja) 2021-09-16
CN112689900A (zh) 2021-04-20
JP2024086835A (ja) 2024-06-28
WO2020080327A1 (ja) 2020-04-23
US20210343776A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
US11798972B2 (en) Imaging element
KR20210101203A (ko) 촬상 장치 및 전자 기기
US11984466B2 (en) Solid-state imaging element and video recording apparatus
TWI848008B (zh) 攝像元件及電子機器
JP7541971B2 (ja) 撮像装置
WO2020241717A1 (ja) 固体撮像装置
WO2020100577A1 (ja) 固体撮像装置および電子機器
KR20210141935A (ko) 촬상 소자 및 반도체 소자
WO2020179494A1 (ja) 半導体装置および撮像装置
US12058455B2 (en) Solid-state imaging device and electronic device
WO2020129712A1 (ja) 撮像装置
KR102720386B1 (ko) 촬상 소자 및 전자 기기
TWI853847B (zh) 固態攝像裝置及電子機器
WO2022254824A1 (ja) 撮像素子
KR20240155373A (ko) 촬상 소자 및 전자 기기
CN113940058A (zh) 摄像装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right