KR20210074494A - 폴리이미드 기판 및 디스플레이 장치 - Google Patents

폴리이미드 기판 및 디스플레이 장치 Download PDF

Info

Publication number
KR20210074494A
KR20210074494A KR1020190165224A KR20190165224A KR20210074494A KR 20210074494 A KR20210074494 A KR 20210074494A KR 1020190165224 A KR1020190165224 A KR 1020190165224A KR 20190165224 A KR20190165224 A KR 20190165224A KR 20210074494 A KR20210074494 A KR 20210074494A
Authority
KR
South Korea
Prior art keywords
polyimide substrate
transmittance
disposed
filler
light emitting
Prior art date
Application number
KR1020190165224A
Other languages
English (en)
Inventor
김성훈
신동채
손경모
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190165224A priority Critical patent/KR20210074494A/ko
Priority to CN202011370595.1A priority patent/CN112992974A/zh
Priority to US17/109,941 priority patent/US11646319B2/en
Publication of KR20210074494A publication Critical patent/KR20210074494A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H01L51/0096—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H01L27/3244—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2379/00—Other polymers having nitrogen, with or without oxygen or carbon only, in the main chain
    • B32B2379/08—Polyimides
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • H01L2251/558—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시예들은, 폴리이미드 기판과 디스플레이 장치에 관한 것으로서, 폴리이미드 기판의 일면의 적어도 일부 영역에 다수의 음각 패턴을 형성하고 음각 패턴의 내부에 투과율이 높은 충전재를 배치함으로써, 폴리이미드 기판의 전체적인 투과도를 향상시킬 수 있다. 또한, 음각 패턴에 일정한 범위의 열팽창계수를 갖는 충전재를 배치하여 폴리이미드 기판의 내열성을 유지함으로써, 투과도가 개선된 폴리이미드 기판 상에 고온 열처리가 요구되는 소자를 배치할 수 있다.

Description

폴리이미드 기판 및 디스플레이 장치{POLYIMIDE SUBSTRATE AND DISPLAY DEVICE}
본 발명의 실시예들은, 폴리이미드 기판 및 디스플레이 장치에 관한 것이다.
정보화 사회가 발전함에 따라, 화상을 표시하는 디스플레이 장치에 대한 요구가 증가하고 있으며, 액정 디스플레이 장치, 유기발광 디스플레이 장치 등과 같은 다양한 유형의 디스플레이 장치가 활용된다.
또한, 디스플레이 장치는 다양한 형태로 구현될 수 있으며, 일 예로, 높은 투과도를 가지며 영상을 표시하지 않는 동안 투명한 것처럼 보이는 투명 디스플레이 장치로 구현될 수 있다.
이러한 투명 디스플레이 장치의 구현을 위해 디스플레이 장치에 포함되는 기판의 투과도를 높여줄 필요가 있다.
그러나, 높은 투과도를 갖는 기판을 이용할 경우 다른 특성(예: 내열성 등)의 저하로 인해 디스플레이 장치의 공정에 영향을 줄 수 있어, 투명 디스플레이 장치를 구현하는데 많은 어려움이 존재한다.
본 발명의 실시예들은, 디스플레이 장치에 포함되는 폴리이미드 기판의 투과도를 높이면서 내열성을 유지하여 높은 투과도를 갖는 투명 디스플레이 장치를 구현할 수 있는 방안을 제공한다.
본 발명의 실시예들은, 디스플레이 장치의 공정 과정에서 폴리이미드 기판의 내열성을 유지하며 폴리이미드 기판의 투과도를 높일 수 있는 방안을 제공한다.
일 측면에서, 본 발명의 실시예들은, 제1 투과율을 갖고, 일면의 적어도 일부 영역에 위치하는 다수의 음각 패턴을 포함하며, 음각 패턴의 내부에 제1 투과율보다 큰 제2 투과율을 갖는 충전재가 배치된 폴리이미드 기판과, 폴리이미드 기판 상에 배치되고, 발광 소자가 배치된 발광부와 박막 트랜지스터가 배치된 회로부를 포함하며, 발광부 및 회로부가 배치된 영역을 제외한 영역 중 적어도 일부 영역에 위치하는 투과부를 포함하는 다수의 서브픽셀을 포함하는 디스플레이 장치를 제공한다.
다른 측면에서, 본 발명의 실시예들은, 폴리이미드 기판과, 폴리이미드 기판 상에 배치되고, 발광 소자가 배치된 발광부와 박막 트랜지스터가 배치된 회로부를 포함하며, 발광부 및 회로부가 배치된 영역을 제외한 영역 중 적어도 일부 영역에 위치하는 투과부를 포함하는 다수의 서브픽셀을 포함하고, 폴리이미드 기판의 상면은 투과부와 중첩하는 영역 중 적어도 일부 영역에 위치하는 다수의 음각 패턴을 포함하는 디스플레이 장치를 제공한다.
다른 측면에서, 본 발명의 실시예들은, 제1 두께를 갖고 제1 투과율을 갖는 적어도 하나의 제1 부분과, 제1 부분과 연결되고 제1 두께보다 작은 제2 두께에 해당하는 부분은 제1 투과율을 갖고 제1 두께에서 제2 두께를 제외한 제3 두께에 해당하는 부분은 제1 투과율보다 큰 제2 투과율을 갖는 다수의 제2 부분을 포함하는 폴리이미드 기판을 제공한다.
본 발명의 실시예들에 의하면, 폴리이미드 기판의 일면에 음각 패턴을 형성하고 음각 패턴에 유색 폴리이미드보다 투과도가 높고 투명 폴리이미드보다 열팽창계수가 낮은 충전재를 배치함으로써, 폴리이미드 기판의 내열성을 유지하면서 투과도를 개선할 수 있다.
또한, 폴리이미드 기판의 음각 패턴에 충전재를 배치하고 평탄화 공정을 진행함으로써, 디스플레이 장치의 공정 과정에서 높은 투과도와 내열성을 갖는 폴리이미드 기판을 구현할 수 있다.
도 1은 본 발명의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 발명의 실시예들에 따른 디스플레이 장치가 투명 디스플레이 장치로 구현된 구조의 예시를 나타낸 도면이다.
도 3은 본 발명의 실시예들에 따른 폴리이미드 기판의 구조의 예시를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 폴리이미드 기판의 공정 방식의 예시를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 폴리이미드 기판의 구조의 다른 예시를 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 폴리이미드 기판에 포함된 음각 패턴의 형태의 예시를 나타낸 도면이다.
도 7과 도 8은 디스플레이 장치의 유형에 따라 폴리이미드 기판에 음각 패턴이 배치된 영역의 예시를 나타낸 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들의 시간 관계 또는 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
도 1은 본 발명의 실시예들에 따른 디스플레이 장치(100)의 개략적인 구성을 나타낸 도면이다.
도 1을 참조하면, 디스플레이 장치(100)는, 액티브 영역(AA)과 논-액티브 영역(NA)을 포함하는 디스플레이 패널(110)과, 디스플레이 패널(110)을 구동하기 위한 게이트 구동 회로(120), 데이터 구동 회로(130) 및 컨트롤러(140) 등을 포함할 수 있다.
디스플레이 패널(110)에는, 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)이 배치되고, 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역에 서브픽셀(SP)이 배치될 수 있다.
게이트 구동 회로(120)는, 컨트롤러(140)에 의해 제어되며, 디스플레이 패널(110)에 배치된 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 출력하여 다수의 서브픽셀(SP)의 구동 타이밍을 제어한다.
게이트 구동 회로(120)는, 하나 이상의 게이트 드라이버 집적 회로(GDIC: Gate Driver Integrated Circuit)를 포함할 수 있으며, 구동 방식에 따라 디스플레이 패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다.
각 게이트 드라이버 집적 회로(GDIC)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 디스플레이 패널(110)의 본딩 패드에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 디스플레이 패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 게이트 드라이버 집적 회로(GDIC)는, 디스플레이 패널(110)과 연결된 필름 상에 실장되는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다.
데이터 구동 회로(130)는, 컨트롤러(140)로부터 영상 데이터를 수신하고, 영상 데이터를 아날로그 형태의 데이터 전압으로 변환한다. 그리고, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 전압을 각각의 데이터 라인(DL)으로 출력하여 각각의 서브픽셀(SP)이 영상 데이터에 따른 밝기를 표현하도록 한다.
데이터 구동 회로(130)는, 하나 이상의 소스 드라이버 집적 회로(SDIC: Source Driver Integrated Circuit)를 포함할 수 있다.
각 소스 드라이버 집적 회로(SDIC)는, 시프트 레지스터, 래치 회로, 디지털 아날로그 컨버터, 출력 버퍼 등을 포함할 수 있다.
각 소스 드라이버 집적 회로(SDIC)는, 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 디스플레이 패널(110)의 본딩 패드에 연결되거나, 디스플레이 패널(110)에 직접 배치될 수 있으며, 경우에 따라, 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 드라이버 집적 회로(SDIC)는, 칩 온 필름(COF) 방식으로 구현될 수 있으며, 이 경우, 각 소스 드라이버 집적 회로(SDIC)는, 디스플레이 패널(110)에 연결된 필름 상에 실장되고, 필름 상의 배선들을 통해 디스플레이 패널(110)과 전기적으로 연결될 수 있다.
컨트롤러(140)는, 게이트 구동 회로(120)와 데이터 구동 회로(130)로 각종 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다.
컨트롤러(140)는, 인쇄 회로 기판, 가요성 인쇄 회로 등 상에 실장되고, 인쇄 회로 기판, 가요성 인쇄 회로 등을 통해 게이트 구동 회로(120) 및 데이터 구동 회로(130)와 전기적으로 연결될 수 있다.
컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호를 출력하도록 하며, 외부에서 수신한 영상 데이터를 데이터 구동 회로(130)에서 사용하는 데이터 신호 형식에 맞게 변환하여 변환된 영상 데이터를 데이터 구동 회로(130)로 출력한다.
컨트롤러(140)는, 영상 데이터와 함께 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE: Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호를 외부(예: 호스트 시스템)로부터 수신한다.
컨트롤러(140)는, 외부로부터 수신한 각종 타이밍 신호를 이용하여 각종 제어 신호를 생성하고 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 출력할 수 있다.
일 예로, 컨트롤러(140)는, 게이트 구동 회로(120)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 시프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 드라이버 집적 회로(GDIC)의 동작 스타트 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적 회로(GDIC)에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적 회로(GDIC)의 타이밍 정보를 지정하고 있다.
또한, 컨트롤러(140)는, 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 드라이버 집적 회로(SDIC)의 데이터 샘플링 스타트 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적 회로(SDIC) 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.
이러한 디스플레이 장치(100)는, 디스플레이 패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 전원 관리 집적 회로를 더 포함할 수 있다.
각각의 서브픽셀(SP)은, 게이트 라인(GL)과 데이터 라인(DL)의 교차에 의해 정의되는 영역일 수 있으며, 디스플레이 장치(100)의 유형에 따라 액정이 배치되거나 발광 소자가 배치될 수 있다. 발광 소자는, 일 예로, 유기발광다이오드(OLED)나 무기발광다이오드(LED)일 수 있으며, 경우에 따라, 수십 ㎛의 크기를 갖는 마이크로 발광다이오드(μLED)일 수도 있다.
그리고, 서브픽셀(SP)은, 회로 소자나 발광 소자가 배치되는 영역 이외의 영역에 회로 소자 등이 배치되지 않은 투명 영역을 포함할 수도 있다. 즉, 디스플레이 장치(100)가 투명 디스플레이 장치인 경우, 서브픽셀(SP)이 투명 영역을 포함될 수도 있다.
도 2는 본 발명의 실시예들에 따른 디스플레이 장치(100)가 투명 디스플레이 장치로 구현된 구조의 예시를 나타낸 도면이다.
도 2를 참조하면, 하부 기판(210) 상에 발광 소자의 구동을 위한 다수의 박막 트랜지스터가 배치되는 박막 트랜지스터층(220)이 위치할 수 있다. 박막 트랜지스터가 배치된 영역은 평면 상에서 회로부(CA)로 볼 수 있다.
박막 트랜지스터층(220) 상에 다수의 발광 소자가 배치되는 발광 소자층(230)이 위치할 수 있다. 발광 소자가 배치된 영역은 평면 상에서 발광부(EA)로 볼 수 있다.
회로부(CA)와 발광부(EA)는, 경우에 따라, 서로 중첩할 수도 있고, 중첩하지 않을 수도 있다.
발광 소자층(230) 상에 상부 기판(240)이 위치할 수 있다.
여기서, 서브픽셀(SP)은, 회로부(CA)나 발광부(EA)가 배치된 영역 이외의 영역에 위치하는 투과부(TA)를 포함할 수 있다. 즉, 박막 트랜지스터나 발광 소자가 배치되지 않은 투과부(TA)가 서브픽셀(SP) 내에 위치할 수 있다.
그리고, 경우에 따라, 투과부(TA)에는 박막 트랜지스터층(220)이나 발광 소자층(230)에 배치되는 물질 중 박막 트랜지스터나 발광 소자를 구성하는 불투명한 전극 물질 등을 제외한 물질의 일부가 배치될 수도 있다.
일 예로, 박막 트랜지스터층(220)이나 발광 소자층(230)에 배치되는 절연층 중 투과도가 높은 물질의 일부가 투과부(TA)에 배치될 수 있다. 또는, 발광 소자층(230)에 포함된 발광 소자를 구성하는 전극 중 투명한 전극의 일부가 투과부(TA)에 배치될 수도 있다.
이와 같이, 투과부(TA)는, 박막 트랜지스터 등을 구성하는 불투명한 물질이 배치되지 않은 영역이므로, 경우에 따라, 투명한 영역이거나, 투과도가 높은 영역일 수 있다.
따라서, 하부 기판(210)의 배면으로 입사되는 빛이 투과부(TA)를 통과하여 상부 기판(240) 상으로 출사될 수 있어, 투명 디스플레이 장치가 구현될 수 있다.
이때, 서브픽셀(SP)의 투과부(TA)에 불투명하거나 투과도가 낮은 물질을 배치하지 않음으로써 투명 디스플레이 장치를 구현할 수 있으나, 투과부(TA)에 하부 기판(210)과 상부 기판(240) 등이 배치됨에 따라 투과부(TA)의 투과도에 영향을 줄 수 있다.
여기서, 상부 기판(240)은 투명한 기판으로 배치가 가능하나, 하부 기판(210)은 박막 트랜지스터 등의 배치를 위한 공정 시 내열성 등이 요구될 수 있어 투명한 기판으로 배치하는 것이 어려울 수 있다.
본 발명의 실시예들은, 내열성을 유지하면서 투과도를 향상시켜 투명 디스플레이 장치에 적용할 수 있는 기판을 구현할 수 있는 방안을 제공한다.
도 3은 본 발명의 실시예들에 따른 폴리이미드 기판(300)의 구조의 예시를 나타낸 도면이다.
도 3을 참조하면, 폴리이미드 기판(300)의 일면은 적어도 일부 영역에 위치하는 다수의 음각 패턴(EPTN)을 포함할 수 있다. 그리고, 음각 패턴(EPTN)은, 폴리이미드 기판(300)의 일면의 일부분을 식각하는 공정에 의해 형성될 수 있다.
여기서, 폴리이미드 기판(300)은, 디스플레이 장치(100)에서 하부 기판(210)으로 이용되는 기판일 수 있다.
따라서, 폴리이미드 기판(300) 상에 박막 트랜지스터 등이 배치될 수 있다. 그리고, 박막 트랜지스터가, 일 예로, 다결정 실리콘을 포함하는 액티브층을 포함하는 경우, 박막 트랜지스터를 형성하는 공정에서 고온 열처리가 수행될 수 있다.
그러므로, 폴리이미드 기판(300)은, 내열성이 좋은 물질로 이루어질 수 있으며, 투과율이 상대적으로 높지 않을 수 있다.
폴리이미드 기판(300)의 일면에 다수의 음각 패턴(EPTN)을 형성하여 투과율이 낮은 부분의 일부를 제거함으로써, 폴리이미드 기판(300)의 투과율을 높여줄 수 있다.
또한, 폴리이미드 기판(300)의 일면에 형성된 음각 패턴(EPTN)의 내부에 폴리이미드 기판(300)의 투과율보다 높은 투과율을 갖는 충전재(400)가 배치될 수 있다.
일 예로, 폴리이미드 기판(300)의 투과율이 50%일 경우, 폴리이미드 기판(300)의 음각 패턴(EPTN)의 내부에 배치되는 충전재(400)의 투과율은 50%보다 클 수 있다.
투과율이 높지 않은 폴리이미드 기판(300)의 일부분을 제거하여 형성된 음각 패턴(EPTN)의 내부에 투과율이 높은 충전재(400)를 배치함으로써, 폴리이미드 기판(300)의 전체적인 투과율을 높여줄 수 있다.
그리고, 투과율이 높은 충전재(400)를 음각 패턴(EPTN)의 내부에 배치하더라도, 폴리이미드 기판(300)의 내열성을 유지하기 위하여 충전재(400)의 열팽창계수는 일정한 범위 내에 포함될 수 있다.
일 예로, 충전재(400)의 열팽창계수는 폴리이미드 기판(300)의 열팽창계수(예: 4ppm/℃)보다 크고, 투명 폴리이미드의 열팽창계수(예: 40ppm/℃)보다 작을 수 있다. 여기서, 투명 폴리이미드는, 폴리이미드 기판(300) 또는 충전재(400)보다 훨씬 높은 투과율(예: 89%)을 갖는 폴리이미드를 의미할 수 있다. 즉, 충전재(400)의 열팽창계수는 투과율이 일정 수준 이상(예: 투과율이 100%에 가까운)인 폴리이미드의 열팽창계수보다 작을 수 있다.
폴리이미드 기판(300)의 음각 패턴(EPTN)의 내부에 투과율이 높은 충전재(400)를 배치하여 폴리이미드 기판(300)의 전체적인 투과율을 향상시키면서, 충전재(400)의 열팽창계수가 일정한 범위 내에 포함되도록 함으로써 폴리이미드 기판(300)의 내열성을 유지할 수 있다.
전술한 투과율과 열팽창계수의 조건을 충족하는 물질의 예시로서, SiO2, SiNx, 실록산(Siloxan), 보론옥사이드(Boron Oxide), 징크옥사이드(Zinc Oxide), 인듐옥사이드(Indium Oxide), 플루오린옥사이드(Fluorine Oxide) 등이 있다.
따라서, 이러한 물질이 충전재(400)로 이용될 수 있으나, 이에 한정되지는 아니하며, 전술한 바와 같이, 폴리이미드 기판(300)의 투과율보다 높으면서 열팽창계수가 일정한 범위 내에 포함되는 물질은 모두 충전재(400)로 이용될 수도 있다.
그리고, 충전재(400)로 이용되는 물질은, 경우에 따라, 폴리이미드 기판(300) 상에 배치되는 절연층 중 적어도 하나와 동일한 물질일 수도 있다. 일 예로, 충전재(400)로 SiO2나 SiNx 등이 이용되는 경우, 폴리이미드 기판(300) 상에 배치되는 절연층 중 충전재(400)와 동일한 물질이 존재할 수도 있다.
투과율이 높고 일정한 열팽창계수의 조건을 충족하는 충전재(400)가 폴리이미드 기판(300)의 음각 패턴(EPTN)의 내부에 배치됨에 따라, 폴리이미드 기판(300)은 투과율이 일정한 부분과 투과율이 상이한 물질이 적층된 부분을 포함할 수 있다.
폴리이미드 기판(300)은, 제1 투과율을 갖는 제1 부분(310)을 포함할 수 있다. 제1 부분(310)의 두께는 T1일 수 있으며, T1은 폴리이미드 기판(300)의 전체 두께일 수 있다.
그리고, 폴리이미드 기판(300)은, 제1 부분(310)과 연결되고 제1 투과율을 갖는 부분과 제1 투과율보다 큰 제2 투과율을 갖는 부분이 적층된 제2 부분(320)을 포함할 수 있다.
일 예로, 제2 부분(320)에서 폴리이미드 기판(300)의 전체 두께 T1 중 두께 T2에 해당하는 부분은 제1 투과율을 가질 수 있다. 그리고, 두께 T1에서 두께 T2를 제외한 두께 T3에 해당하는 부분은 제2 투과율을 가질 수 있다.
여기서, 두께 T3는 두께 T2보다 클 수 있다. 즉, 투과율이 높은 충전재(400)가 배치되는 음각 패턴(EPTN)의 깊이는 폴리이미드 기판(300)이 식각되고 남은 부분의 두께보다 클 수 있다.
폴리이미드 기판(300)의 일부분인 제2 부분(320)이 투과율이 상이한 물질이 적층된 구조를 갖게 함으로써, 폴리이미드 기판(300)의 전체적인 투과율을 높일 수 있다. 그리고, 투과율이 높은 충전재(400)가 배치되는 부분의 두께가 제2 부분(320)의 두께에서 차지하는 비율을 높여줌으로써, 폴리이미드 기판(300)의 전체적인 투과율 향상을 최대화할 수 있다.
여기서, 폴리이미드 기판(300)의 제1 부분(310)의 폭은 W1으로 일정할 수 있다. 즉, 음각 패턴(EPTN) 사이의 간격이 일정할 수 있다. 또한, 폴리이미드 기판(300)의 제2 부분(320)의 폭은 W2로 일정할 수 있다. 따라서, 음각 패턴(EPTN)의 폭, 면적 또는 형태가 일정할 수 있다.
투과율이 상이한 충전재(400)가 일정한 형태와 일정한 간격으로 배치되도록 함으로써, 폴리이미드 기판(300)의 음각 패턴(EPTN)의 내부에 배치된 충전재(400)가 얼룩으로 시인되는 현상을 방지할 수 있다.
이와 같이, 본 발명의 실시예들은, 폴리이미드 기판(300)의 일면에 음각 패턴(EPTN)을 형성하고 음각 패턴(EPTN)의 내부에 투과율이 높고 일정한 범위의 열팽창계수를 갖는 충전재(400)를 배치함으로써, 폴리이미드 기판(300)의 전체적인 투과율을 높이면서 내열성을 유지할 수 있다.
그리고, 이러한 폴리이미드 기판(300)은, 디스플레이 장치(100)의 공정 과정에서 구현될 수도 있다.
도 4는 본 발명의 실시예들에 따른 폴리이미드 기판(300)의 공정 방식의 예시를 나타낸 도면이다.
도 4를 참조하면, 폴리이미드 기판(300)을 코팅하고 폴리이미드 기판(300)의 일면의 일부분을 식각하여 다수의 음각 패턴(EPTN)을 형성할 수 있다. 음각 패턴(EPTN)은, 일정한 형태로 형성될 수 있으며, 음각 패턴(EPTN) 사이의 간격은 일정할 수 있다.
폴리이미드 기판(300)의 일면에 투과율이 높고 일정한 열팽창계수를 갖는 충전재(400)를 배치한다. 따라서, 충전재(400)가 폴리이미드 기판(300)의 일면에 배치되며, 폴리이미드 기판(300)에 형성된 음각 패턴(EPTN)의 내부에 채워질 수 있다.
폴리이미드 기판(300) 상에 충전재(400)가 배치되면, CMP(Chemical Mechanical Polishing) 공정과 같은 평탄화 공정을 진행하여 폴리이미드 기판(300) 상에 배치된 충전재(400)의 상면을 평탄화할 수 있다.
여기서, 충전재(400)의 상면은 폴리이미드 기판(300)의 상면에서 음각 패턴(EPTN)이 위치하지 않은 부분의 상면과 동일한 평면 상에 위치할 수 있다. 즉, 폴리이미드 기판(300)에 음각 패턴(EPTN)이 형성되지 않은 부분을 기준으로 상면이 평탄화될 수 있으며, 폴리이미드 기판(300)에 형성된 음각 패턴(EPTN)의 내부에 충전재(400)가 채워진 형태가 될 수 있다.
이와 같이, 폴리이미드 기판(300)의 일면에 음각 패턴(EPTN)을 형성하고, 음각 패턴(EPTN)의 내부에 투과율이 높고 일정한 내열성을 갖는 충전재(400)를 배치함으로써, 폴리이미드 기판(300)의 내열성을 유지하며 투과율을 향상시킬 수 있다.
또한, 폴리이미드 기판(300) 상에 충전재(400)를 배치한 후, 폴리이미드 기판(300)과 충전재(400)의 상면을 평탄화시킴으로써, 음각 패턴(EPTN)이 형성된 폴리이미드 기판(300) 상에 절연층과 여러 소자 등을 배치하는 공정이 용이하게 이루어질 수 있다.
또는, 경우에 따라, 충전재(400)의 일부가 폴리이미드 기판(300)의 상면에서 음각 패턴(EPTN)의 주변 영역에 배치되도록 평탄화 공정이 수행될 수도 있다.
도 5는 본 발명의 실시예들에 따른 폴리이미드 기판(300)의 구조의 다른 예시를 나타낸 도면이다.
도 5를 참조하면, 폴리이미드 기판(300)의 일면의 적어도 일부 영역에 다수의 음각 패턴(EPTN)이 위치할 수 있다. 그리고 폴리이미드 기판(300)의 음각 패턴(EPTN)의 내부에 충전재(400)가 배치될 수 있다.
또한, 충전재(400)는, 폴리이미드 기판(300)의 음각 패턴(EPTN)의 주변 영역에 더 배치되며, 폴리이미드 기판(300)의 상면에 위치할 수 있다.
즉, 도 5에 도시된 예시와 같이, 충전재(400)가 폴리이미드 기판(300)의 음각 패턴(EPTN)의 내부에 배치되면서, 폴리이미드 기판(300) 상에 더 배치될 수 있다.
도 4를 통해 전술한 공정 방식에서, 음각 패턴(EPTN)이 형성된 폴리이미드 기판(300) 상에 충전재(400)를 배치한 후 평탄화 공정 수행 시, 평탄화되는 높이를 다르게 설정함으로써 폴리이미드 기판(300) 상에 충전재(400)의 일부가 배치되는 구조가 형성될 수 있다.
충전재(400)의 투과율은 폴리이미드 기판(300)의 투과율보다 높으므로, 충전재(400)가 폴리이미드 기판(300) 상에 전체적으로 배치되더라도 폴리이미드 기판(300)의 전체적인 투과율은 감소되지 않을 수 있다.
그리고, 충전재(400)의 일부분이 폴리이미드 기판(300) 상에 배치됨으로써, 경우에 따라, 폴리이미드 기판(300) 상에 배치되는 절연층의 두께를 감소시켜줄 수 있다.
일 예로, 폴리이미드 기판(300) 상에 박막 트랜지스터를 배치할 경우, 박막 트랜지스터를 구성하는 전극층을 폴리이미드 기판(300) 상에 배치하기 전에 버퍼층과 같은 절연층을 폴리이미드 기판(300) 상에 배치할 수 있다. 그리고, 폴리이미드 기판(300) 상에 배치되는 버퍼층의 두께는 공정 편의를 위해 일정한 두께 이상으로 배치될 수 있다.
폴리이미드 기판(300) 상에 충전재(400)가 배치되어 버퍼층의 기능을 제공함으로써, 폴리이미드 기판(300) 상에 배치되는 버퍼층의 두께를 감소시켜줄 수 있다.
또한, 폴리이미드 기판(300)의 투과율을 더욱 높여주기 위해 음각 패턴(EPTN)을 깊게 형성할 경우, 음각 패턴(EPTN)이 위치하는 영역의 폴리이미드 기판(300)의 두께가 얇아 강성이 약해질 수 있다.
폴리이미드 기판(300) 상에 배치되는 충전재(400)가 폴리이미드 기판(300)과 맞물리는 구조로 배치됨에 따라, 폴리이미드 기판(300)의 강성을 보완해줄 수도 있다.
이와 같이, 폴리이미드 기판(300)의 음각 패턴(EPTN) 또는 음각 패턴(EPTN)과 그 주변 영역을 포함하는 영역에 충전재(400)를 배치함으로써, 폴리이미드 기판(300)의 투과율을 향상시키면서 일정한 범위의 내열성을 유지할 수 있다.
그리고, 폴리이미드 기판(300)에 형성된 음각 패턴(EPTN)의 형태는 다양할 수 있다. 또한, 폴리이미드 기판(300)에서 음각 패턴(EPTN)이 배치되는 영역은 디스플레이 장치(100)의 유형에 따라 다양할 수 있다.
도 6은 본 발명의 실시예들에 따른 폴리이미드 기판(300)에 포함된 음각 패턴(EPTN)의 형태의 예시를 나타낸 도면이다. 도 6은 폴리이미드 기판(300)에 형성된 음각 패턴(EPTN)에 충전재(400)가 배치되고, 충전재(400)와 폴리이미드 기판(300)의 상면이 동일한 평면 상에 위치하도록 평탄화된 경우의 평면 구조의 예시를 나타낸다.
도 6을 참조하면, 폴리이미드 기판(300)의 일면에 형성되는 다수의 음각 패턴(EPTN)은 다양한 형태를 가질 수 있으나, 동일한 폴리이미드 기판(300)에서는 일정한 형태로 형성될 수 있다.
일 예로, 도 6의 (a)에 도시된 예시와 같이, 폴리이미드 기판(300)의 일면에 형성되는 음각 패턴(EPTN)은 원형일 수 있다. 또는, 도 6의 (b)에 도시된 예시와 같이, 폴리이미드 기판(300)의 일면에 형성되는 음각 패턴(EPTN)은 사각형일 수 있다. 또는, 도 6의 (c)에 도시된 예시와 같이, 폴리이미드 기판(300)의 일면에 형성되는 음각 패턴(EPTN)은 "ㄴ"자 형태일 수도 있다.
또한, 전술한 예시 이외에도, 폴리이미드 기판(300)의 일면에 형성되는 음각 패턴(EPTN)의 형태는 다양할 수 있다.
폴리이미드 기판(300)의 일면에 형성되는 음각 패턴(EPTN)의 형태는 식각 공정의 편의나, 충전재(400)가 배치되는 면적의 비율 등을 고려하여 다양하게 결정될 수 있다.
그리고, 폴리이미드 기판(300)에 형성된 음각 패턴(EPTN)과 음각 패턴(EPTN)의 내부에 배치된 충전재(400)가 얼룩으로 시인되는 현상을 방지할 수 있도록, 다수의 음각 패턴(EPTN)은 동일한 형태를 가질 수 있다. 또한, 음각 패턴(EPTN) 사이의 간격은 일정할 수 있다.
즉, 폴리이미드 기판(300)의 일면에서 충전재(400)가 배치되는 음각 패턴(EPTN)의 형태와 간격은 공정 편의와 투과율 등을 고려하여 결정되되, 일정한 형태를 갖는 음각 패턴(EPTN)이 폴리이미드 기판(300)에서 일정한 간격으로 배치되도록 결정될 수 있다.
또한, 폴리이미드 기판(300)에 형성되는 음각 패턴(EPTN)은 폴리이미드 기판(300)에 전체적으로 형성될 수도 있으나, 경우에 따라, 일부 영역에만 형성될 수도 있다.
도 7과 도 8은 디스플레이 장치(100)의 유형에 따라 폴리이미드 기판(300)에 음각 패턴(EPTN)이 배치된 영역의 예시를 나타낸 도면이다.
도 7은 디스플레이 장치(100)가 전면 발광(Top Emission) 구조인 경우에 음각 패턴(EPTN)이 배치되는 영역의 예시를 나타내고, 도 8은 디스플레이 장치(100)가 배면 발광(Bottom Emission) 구조인 경우에 음각 패턴(EPTN)이 배치되는 영역의 예시를 나타낸다.
도 7을 참조하면, 디스플레이 장치(100)가 전면 발광 구조를 갖는 경우, 각각의 서브픽셀(SP)에 포함되는 투과부(TA)를 최대화하기 위하여 서브픽셀(SP)에서 발광부(EA)와 회로부(CA)가 서로 중첩하며 배치될 수 있다.
즉, 발광부(EA)에 포함되는 발광 소자가 회로부(CA)에 포함되는 박막 트랜지스터 상에 위치할 수 있다. 그리고, 발광부(EA)와 회로부(CA)가 중첩하는 영역 이외의 영역은 소자 등이 배치되지 않은 영역으로서 투과부(TA)를 구성할 수 있다.
이러한 경우, 폴리이미드 기판(300)의 일면에 형성되는 음각 패턴(EPTN)은, 도 7의 (a)에 도시된 예시와 같이, 투과부(TA)와 중첩하는 영역에 위치할 수 있다. 그리고, 음각 패턴(EPTN)은, 발광부(EA) 및 회로부(CA)와 중첩하는 영역에 위치하지 않을 수 있다.
발광부(EA)와 회로부(CA)는 디스플레이 장치(100)의 투과도에 영향을 주는 영역이 아니므로, 발광부(EA)와 회로부(CA)에 중첩하는 영역에 충전재(400)가 배치된 음각 패턴(EPTN)이 위치하지 않더라도 디스플레이 장치(100)의 투과도에 영향을 주지 않을 수 있다.
그리고, 서브픽셀(SP)의 투과부(TA)와 중첩하는 영역에 투과율이 높은 충전재(400)가 배치된 음각 패턴(EPTN)이 위치하도록 함으로써, 디스플레이 장치(100)의 투과도를 높여줄 수 있다.
이와 같이, 폴리이미드 기판(300)에서 음각 패턴(EPTN)이 형성되는 패턴 영역을 서브픽셀(SP)의 투과부(TA)와 대응하는 영역으로 한정함으로써, 폴리이미드 기판(300)에 음각 패턴(EPTN)을 형성하는 공정을 최소화하면서 디스플레이 장치(100)의 투과도를 개선할 수 있다.
그리고, 폴리이미드 기판(300)의 음각 패턴(EPTN)이 투과부(TA)와 대응하는 영역에만 위치하는 경우, 음각 패턴(EPTN)의 내부에 충전재(400)를 배치하는 공정이 수행되지 않을 수도 있다.
즉, 서브픽셀(SP)의 투과부(TA)에는 소자 등이 배치되지 않고 일부 절연층만 배치될 수 있으므로, 음각 패턴(EPTN)이 형성된 폴리이미드 기판(300)의 일부 영역 상에 배치되는 절연층 등에 의해 음각 패턴(EPTN)의 내부가 채워질 수도 있다.
또한, 발광부(EA)와 회로부(CA)와 대응하는 영역에 위치하는 폴리이미드 기판(300)의 일부 영역은 음각 패턴(EPTN)을 포함하지 않으므로, 해당 영역에 절연층과 여러 소자 등을 배치하는 공정이 수행될 수 있다.
또는, 도 5를 통해 전술한 예시와 같이, 음각 패턴(EPTN)은 투과부(TA)와 대응하는 영역에만 형성되고, 충전재(400)는 음각 패턴(EPTN)의 내부와 음각 패턴(EPTN)의 주변 영역에 배치될 수 있다.
따라서, 발광부(EA) 및 회로부(CA)와 대응하는 영역과 같이 음각 패턴(EPTN)이 형성되지 않은 영역에도 충전재(400)가 일정한 두께로 배치될 수도 있다.
또는, 도 7의 (b)에 도시된 예시와 같이, 폴리이미드 기판(300)에서 발광부(EA), 회로부(CA) 및 투과부(TA)와 대응하는 영역에 전체적으로 음각 패턴(EPTN)이 형성될 수도 있다.
폴리이미드 기판(300)에 전체적으로 음각 패턴(EPTN)을 형성하더라도 일정한 내열성을 갖는 충전재(400)를 음각 패턴(EPTN)의 내부에 배치하므로, 폴리이미드 기판(300) 상에 박막 트랜지스터 등과 같은 소자를 배치하는 공정이 용이하게 수행될 수 있다.
그리고, 디스플레이 장치(100)가 배면 발광 구조인 경우, 폴리이미드 기판(300)의 일면에 음각 패턴(EPTN)이 형성되는 패턴 영역의 위치는 보다 다양할 수 있다.
도 8을 참조하면, 디스플레이 장치(100)가 배면 발광 구조를 갖는 경우, 각각의 서브픽셀(SP)에서 발광부(EA)는 회로부(CA)와 중첩하지 않을 수 있다. 즉, 발광부(EA)에서 발산된 광이 디스플레이 장치(100)의 배면으로 출사되어야 하므로, 불투명한 회로부(CA)는 발광부(EA)와 중첩하지 않게 위치할 수 있다.
그리고, 서브픽셀(SP)에서 발광부(EA)와 회로부(CA)가 배치된 영역을 제외한 영역에 투과부(TA)가 위치할 수 있다.
이러한 경우, 폴리이미드 기판(300)의 일면에 형성되는 음각 패턴(EPTN)은, 도 8의 (a)에 도시된 예시와 같이, 투과부(TA)와 중첩하는 영역에 위치할 수 있다. 또는, 도 8의 (b)에 도시된 예시와 같이, 투과부(TA) 및 발광부(EA)와 중첩하는 영역에 위치할 수 있다. 또는, 도 8의 (c)에 도시된 예시와 같이, 폴리이미드 기판(300)에 전체적으로 위치할 수도 있다.
도 8의 (a)와 같이, 폴리이미드 기판(300)의 일면에 형성되는 음각 패턴(EPTN)이 투과부(TA)와 대응하는 영역에만 위치하는 경우, 음각 패턴(EPTN)과 음각 패턴(EPTN)의 내부에 배치되는 충전재(400)에 의해 투과부(TA)의 투과도를 높여줄 수 있다.
그리고, 이러한 경우, 전술한 바와 같이, 음각 패턴(EPTN)의 내부에 충전재(400)를 배치하는 공정이 수행되지 않을 수도 있다.
또는, 충전재(400)를 배치하고, 충전재(400)의 일부분이 음각 패턴(EPTN) 이외의 영역에도 위치하도록 평탄화 공정이 수행될 수도 있다. 이러한 경우, 충전재(400)가 발광부(EA), 회로부(CA) 및 투과부(TA)에 전체적으로 배치되므로, 폴리이미드 기판(300) 상에 배치되는 버퍼층 등과 같은 절연층의 두께를 감소시킬 수 있다.
도 8의 (b)와 같이, 폴리이미드 기판(300)의 음각 패턴(EPTN)이 발광부(EA) 및 투과부(TA)와 대응하도록 위치하는 경우, 디스플레이 장치의 투과도를 높여줄 수 있다.
또한, 서브픽셀(SP)의 발광부(EA)와 대응하는 영역의 투과도로 높여줄 수 있으므로, 폴리이미드 기판(300)의 배면을 통해 발산되는 광의 효율을 높여줄 수 있다.
폴리이미드 기판(300)의 투과도를 높여 디스플레이 장치(100)의 투과도를 개선함과 동시에, 폴리이미드 기판(300)을 통해 광이 발산되는 구조의 디스플레이 장치(100)의 광 효율을 향상시킬 수 있다.
또는, 도 8의 (c)와 같이, 투과부(TA) 및 발광부(EA)와 대응하는 영역뿐만 아니라 회로부(CA)와 대응하는 영역에 음각 패턴(EPTN)을 형성함으로써, 폴리이미드 기판(300)에 전체적으로 음각 패턴(EPTN)이 형성하여 공정을 단순화할 수도 있다.
전술한 본 발명의 실시예들에 의하면, 투과도가 낮고 내열성이 높은 폴리이미드 기판(300)의 일면에 음각 패턴(EPTN)을 형성함으로써, 폴리이미드 기판(300)의 투과도를 높여줄 수 있다.
또한, 폴리이미드 기판(300)의 음각 패턴(EPTN)의 내부에 폴리이미드 기판(300)보다 높은 투과율과 일정한 범위의 열팽창계수를 갖는 충전재(400)를 배치함으로써, 폴리이미드 기판(300)의 투과도를 높이면서 내열성을 유지할 수 있다.
따라서, 폴리이미드 기판(300)의 투과도를 높이면서 폴리이미드 기판(300) 상에 고온 열처리가 요구되는 소자를 배치할 수 있다.
또한, 경우에 따라, 충전재(400)의 일부가 폴리이미드 기판(300) 상에 배치되도록 함으로써, 폴리이미드 기판(300) 상에 배치되는 절연층 등의 두께를 감소시킬 수도 있다.
그리고, 디스플레이 장치(300)의 유형에 따라, 폴리이미드 기판(300)의 음각 패턴(EPTN)이 투과부(TA)와 대응하는 영역에만 위치하도록 하거나, 발광부(EA)에 대응하는 영역에 더 위치하도록 함으로써, 디스플레이 장치(100)의 투과도나 광 효율을 개선할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 디스플레이 장치 110: 디스플레이 패널
120: 게이트 구동 회로 130: 데이터 구동 회로
140: 컨트롤러 210: 하부 기판
220: 박막 트랜지스터층 230: 발광 소자층
240: 상부 기판 300: 폴리이미드 기판
310: 제1 부분 320: 제2 부분
400: 충전재

Claims (18)

  1. 제1 투과율을 갖고, 일면의 적어도 일부 영역에 위치하는 다수의 음각 패턴을 포함하며, 상기 음각 패턴의 내부에 상기 제1 투과율보다 큰 제2 투과율을 갖는 충전재가 배치된 폴리이미드 기판; 및
    상기 폴리이미드 기판 상에 배치되고, 발광 소자가 배치된 발광부와 박막 트랜지스터가 배치된 회로부를 포함하며, 상기 발광부 및 상기 회로부가 배치된 영역을 제외한 영역 중 적어도 일부 영역에 위치하는 투과부를 포함하는 다수의 서브픽셀
    을 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 다수의 음각 패턴은 상기 투과부와 중첩하는 영역을 포함하는 영역에 위치하는 디스플레이 장치.
  3. 제1항에 있어서,
    상기 다수의 음각 패턴은 상기 발광부 및 상기 회로부 중 적어도 하나와 중첩하는 영역을 제외한 영역에 위치하는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 발광 소자의 적어도 일부분은 상기 박막 트랜지스터와 중첩하는 영역에 위치하고,
    상기 다수의 음각 패턴은 상기 발광부 및 상기 회로부와 중첩하는 영역을 제외한 영역에 위치하는 디스플레이 장치.
  5. 제1항에 있어서,
    상기 발광 소자로부터 발산된 광이 상기 폴리이미드 기판의 하면을 통해 출사되고,
    상기 다수의 음각 패턴은 상기 발광부 및 상기 투과부와 중첩하는 영역을 포함하는 영역에 위치하는 디스플레이 장치.
  6. 제1항에 있어서,
    상기 다수의 음각 패턴의 형태 및 크기는 일정하고, 상기 다수의 음각 패턴 사이의 간격은 일정한 디스플레이 장치.
  7. 제1항에 있어서,
    상기 충전재의 두께는 상기 폴리이미드 기판의 두께에서 상기 음각 패턴의 깊이를 뺀 값보다 큰 디스플레이 장치.
  8. 제1항에 있어서,
    상기 충전재의 열팽창계수는 상기 폴리이미드 기판의 열팽창계수보다 크고, 투명 폴리이미드의 열팽창계수보다 작은 디스플레이 장치.
  9. 제1항에 있어서,
    상기 충전재의 상면은 상기 폴리이미드 기판의 일면에서 상기 음각 패턴이 위치하는 영역 이외의 영역의 면과 동일한 평면 상에 위치하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 충전재는 상기 음각 패턴의 주변 영역에 더 배치되고, 상기 충전재의 상면은 평평한 디스플레이 장치.
  11. 제1항에 있어서,
    상기 투과부의 적어도 일부 영역에 위치하고 상기 충전재와 동일한 물질을 포함하는 적어도 하나의 절연층을 더 포함하는 디스플레이 장치.
  12. 제1항에 있어서,
    상기 박막 트랜지스터에 포함된 액티브층은 다결정 실리콘을 포함하는 디스플레이 장치.
  13. 폴리이미드 기판; 및
    상기 폴리이미드 기판 상에 배치되고, 발광 소자가 배치된 발광부와 박막 트랜지스터가 배치된 회로부를 포함하며, 상기 발광부 및 상기 회로부가 배치된 영역을 제외한 영역 중 적어도 일부 영역에 위치하는 투과부를 포함하는 다수의 서브픽셀을 포함하고,
    상기 폴리이미드 기판의 상면은 상기 투과부와 중첩하는 영역 중 적어도 일부 영역에 위치하는 다수의 음각 패턴을 포함하는 디스플레이 장치.
  14. 제13항에 있어서,
    상기 음각 패턴의 내부에 배치되고, 상기 폴리이미드 기판의 투과율보다 큰 투과율을 갖는 충전재를 더 포함하는 디스플레이 장치.
  15. 제14항에 있어서,
    상기 충전재의 상면과 상기 폴리이미드 기판의 상면은 동일한 평면 상에 위치하는 디스플레이 장치.
  16. 제14항에 있어서,
    상기 다수의 음각 패턴은 상기 발광부 및 상기 회로부와 중첩하는 영역 중 적어도 일부 영역에 더 위치하는 디스플레이 장치.
  17. 제1 두께를 갖고 제1 투과율을 갖는 적어도 하나의 제1 부분; 및
    상기 제1 부분과 연결되고, 상기 제1 두께보다 작은 제2 두께에 해당하는 부분은 상기 제1 투과율을 갖고, 상기 제1 두께에서 상기 제2 두께를 제외한 제3 두께에 해당하는 부분은 상기 제1 투과율보다 큰 제2 투과율을 갖는 다수의 제2 부분
    을 포함하는 폴리이미드 기판.
  18. 제17항에 있어서,
    상기 제1 부분과 상기 제2 부분에서 상기 제1 투과율을 갖는 부분은 제1 열팽창계수를 갖고, 상기 제2 투과율을 갖는 부분은 상기 제1 열팽창계수보다 큰 제2 열팽창계수를 갖고, 상기 제2 열팽창계수는 투명 폴리이미드의 열팽창계수보다 작은 폴리이미드 기판.
KR1020190165224A 2019-12-12 2019-12-12 폴리이미드 기판 및 디스플레이 장치 KR20210074494A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190165224A KR20210074494A (ko) 2019-12-12 2019-12-12 폴리이미드 기판 및 디스플레이 장치
CN202011370595.1A CN112992974A (zh) 2019-12-12 2020-11-30 聚酰亚胺基板和显示设备
US17/109,941 US11646319B2 (en) 2019-12-12 2020-12-02 Polyimide substrate including intaglio patterns and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190165224A KR20210074494A (ko) 2019-12-12 2019-12-12 폴리이미드 기판 및 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210074494A true KR20210074494A (ko) 2021-06-22

Family

ID=76317053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190165224A KR20210074494A (ko) 2019-12-12 2019-12-12 폴리이미드 기판 및 디스플레이 장치

Country Status (3)

Country Link
US (1) US11646319B2 (ko)
KR (1) KR20210074494A (ko)
CN (1) CN112992974A (ko)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0762748B2 (ja) 1986-02-28 1995-07-05 富士通株式会社 投写型液晶デイスプレイ
KR19990064007A (ko) * 1995-10-03 1999-07-26 세야 히로미치 광헤드 장치 및 이의 제조 방법
US5972193A (en) * 1997-10-10 1999-10-26 Industrial Technology Research Institute Method of manufacturing a planar coil using a transparency substrate
US6549105B2 (en) * 1998-06-02 2003-04-15 Matsushita Electric Industrial Co., Ltd. Millimeter wave module and radio apparatus
JP4557755B2 (ja) * 2004-03-11 2010-10-06 キヤノン株式会社 基板、導電性基板および有機電界効果型トランジスタの各々の製造方法
KR101355145B1 (ko) 2006-12-27 2014-02-04 삼성디스플레이 주식회사 액정표시패널용 어레이 기판과 컬러필터 기판, 이를 갖는액정표시패널 및 이의 제조 방법
US9847512B2 (en) * 2012-12-22 2017-12-19 Industrial Technology Research Institute Electronic device package structure and manufacturing method thereof
JP6361994B2 (ja) * 2013-12-04 2018-07-25 エルジー・ケム・リミテッド 有機電子装置用基板の製造方法
KR102370035B1 (ko) 2015-02-05 2022-03-07 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
US10826021B2 (en) * 2015-09-10 2020-11-03 Sharp Kabushiki Kaisha Organic electroluminescence device including a plurality of unit regions each including a light emitting area and a transmissive area
CN108353473B (zh) * 2015-11-16 2020-03-10 夏普株式会社 有机电致发光装置、有机电致发光装置的制造方法、照明装置和显示装置
CN105633121B (zh) * 2016-01-05 2019-03-12 京东方科技集团股份有限公司 一种电致发光显示面板、其制作方法及显示装置
KR20180062249A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 커버 윈도우 및 이를 포함하는 폴더블 표시장치
KR102658904B1 (ko) * 2016-12-30 2024-04-18 엘지디스플레이 주식회사 표시장치
US10476004B2 (en) * 2017-08-25 2019-11-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of manufacturing flexible display panel
KR102378879B1 (ko) * 2017-08-28 2022-03-24 엘지디스플레이 주식회사 플렉서블 컬러 필터 기판 및 이를 포함하는 플렉서블 발광 디스플레이 장치
CN107527998B (zh) * 2017-08-30 2020-07-03 武汉华星光电半导体显示技术有限公司 一种柔性衬底、柔性oled器件及其制备方法
KR102524429B1 (ko) * 2017-10-31 2023-04-20 엘지디스플레이 주식회사 투명 디스플레이 장치
TWI672830B (zh) * 2018-01-25 2019-09-21 致伸科技股份有限公司 光源模組
WO2019214284A1 (zh) * 2018-05-11 2019-11-14 云谷（固安）科技有限公司 显示屏及显示屏的制备方法
KR102618812B1 (ko) * 2018-10-31 2023-12-28 삼성디스플레이 주식회사 폴더블 표시 장치
CN109360849B (zh) * 2018-11-01 2021-01-29 京东方科技集团股份有限公司 基板及其制作方法以及透明显示装置
CN116256919A (zh) * 2018-12-11 2023-06-13 群创光电股份有限公司 显示装置

Also Published As

Publication number Publication date
US11646319B2 (en) 2023-05-09
US20210183904A1 (en) 2021-06-17
CN112992974A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
KR102637015B1 (ko) 표시 장치 및 그것의 제조 방법
KR102536628B1 (ko) 투명표시장치
EP3176769B1 (en) Display device
CN110737348B (zh) 具有触摸传感器的显示设备
CN106469748B (zh) 透明显示面板及包括该透明显示面板的透明显示装置
KR102445772B1 (ko) 표시 패널
US10332440B2 (en) Display device
US20210134926A1 (en) Display device
KR20170038984A (ko) 유기발광 표시장치
CN112909017A (zh) 显示装置
KR20180079550A (ko) 표시패널
CN107026188B (zh) 滤色器基板以及具有滤色器基板的显示装置
KR101345279B1 (ko) 영상표시장치 및 그 제조방법
KR102546984B1 (ko) 표시장치
US11222601B2 (en) Display device
JP5399008B2 (ja) 画像表示装置
KR20210050252A (ko) 터치 디스플레이 장치
KR20210074494A (ko) 폴리이미드 기판 및 디스플레이 장치
KR20230003833A (ko) 디스플레이 장치
KR102645418B1 (ko) 표시 장치
KR20220078932A (ko) 디스플레이 장치
KR102033099B1 (ko) 액정표시장치
KR102491261B1 (ko) 유기 발광 다이오드 디스플레이 장치
KR20160012789A (ko) 액정표시장치
US11853495B2 (en) Touch display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal