KR20210064143A - 메모리 스토리지 디바이스에서의 누설 경로 차단 - Google Patents

메모리 스토리지 디바이스에서의 누설 경로 차단 Download PDF

Info

Publication number
KR20210064143A
KR20210064143A KR1020210066416A KR20210066416A KR20210064143A KR 20210064143 A KR20210064143 A KR 20210064143A KR 1020210066416 A KR1020210066416 A KR 1020210066416A KR 20210066416 A KR20210066416 A KR 20210066416A KR 20210064143 A KR20210064143 A KR 20210064143A
Authority
KR
South Korea
Prior art keywords
write
circuitry
mode operation
storage device
during
Prior art date
Application number
KR1020210066416A
Other languages
English (en)
Other versions
KR102379091B1 (ko
Inventor
샹-치 우
양슈 린
치엔-쿠오 수
유-하오 수
치팅 쳉
쳉-훙 리
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20210064143A publication Critical patent/KR20210064143A/ko
Application granted granted Critical
Publication of KR102379091B1 publication Critical patent/KR102379091B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 개시는, 기록 모드 동작에서 하나 이상의 메모리 셀에 전자 데이터를 기록하고 그리고/또는 판독 모드 동작에서 하나 이상의 메모리 셀로부터 전자 데이터를 판독하도록 프로그래밍될 수 있는 다수의 예시적 메모리 스토리지 디바이스를 설명한다. 다수의 예시적 메모리 스토리지 디바이스는, 데이터 라인 상의 하나 이상의 메모리 셀로부터 전자 데이터를 판독하고 그리고/또는 이들 데이터 라인으로부터의 전자 데이터를 하나 이상의 메모리 셀에 기록하기 위한 다수의 제어 라인을 선택할 수 있다. 일부의 경우에, 이들 데이터 라인은, 다수의 예시적 메모리 스토리지 디바이스가 전자 데이터를 하나 이상의 메모리 셀에 기록하기 전에, 논리 1(one)과 같은 제1 논리 값으로 충전 - 예비 충전이라고도 함 - 된다. 이들 데이터 라인의 이러한 예비 충전 동안, 다수의 예시적 메모리 스토리지 디바이스는, 이들 예시적 메모리 스토리지 디바이스 내의 특수 회로부로부터 이들 데이터 라인을 전기적으로 격리시킨다. 기록 드라이버라고도 지칭되는 특별 회로부는, 기록 모드 동작 동안 하나 이상의 메모리 셀에 저장을 위해 이들 데이터 라인 상에 전자 데이터를 기록한다.

Description

메모리 스토리지 디바이스에서의 누설 경로 차단{LEAKAGE PATHWAY PREVENTION IN A MEMORY STORAGE DEVICE}
[본원과 관련된 상호 참조 문헌]
본 출원은 그 전체가 참조에 의해 여기에 포함된 미국 가출원 No.62/691,129(2018년 6월 28일 출원)에 대한 이익을 주장한다.
메모리 스토리지 디바이스는 전자 데이터를 판독(read) 및/또는 기록(write)하기 위한 전자 디바이스이다. 메모리 스토리지 디바이스는, 저장된 정보를 유지하기 위해 전력이 필요한 RAM(random-access memory)과 같은 휘발성 메모리 셀 또는 전력 공급이 되지 않을 때에도 저장된 정보를 유지할 수 있는 ROM(read-only memory)과 같은 비휘발성 메모리 셀로 구현될 수 있는 메모리 셀의 어레이를 포함한다. 전자 데이터는, 다수의 제어 라인을 통해 선택될 수 있 있는 메모리 셀의 어레이로부터 판독되고 그리고/또는 메모리 셀의 어레이로 기록될 수 있다. 메모리 스토리지 디바이스에 의해 수행되는 2개의 기본 동작은 메모리 셀의 어레이에 저장된 전자 데이터가 판독되는 "판독" 및 메모리 셀의 어레이에 전자 데이터가 기록되는 "기록"이다. 이러한 기록 모드 동작 동안, 메모리 스토리지 디바이스는 메모리 셀의 어레이에 데이터를 기록하기 위해 메모리 셀의 어레이의 다수의 제어 라인을 충전(charge) - 예비 충전(pre-charge)이라고도 함 - 한다. 그러나, 일부의 경우에, 메모리 스토리지 디바이스 내의 하나 이상의 원하지 않는 누설 경로가 메모리 셀의 어레이로 데이터가 기록되기 전에 메모리 셀의 어레이의 다수의 제어 라인을 너무 이르게 방전시킬 수 있다. 이러한 경우에, 하나 이상의 원하지 않는 누설 경로는 메모리 셀의 어레이에 기록되는 데이터를 바람직하지 않게 변경할 수 있다. 종종, 메모리 스토리지 디바이스는 하나 이상의 원하지 않는 누설 경로를 보상하기 위해 더 많은 전력 및/또는 더 느린 속도로 동작할 필요가 있다.
본 개시는, 기록 모드 동작에서 하나 이상의 메모리 셀에 전자 데이터를 기록하고 그리고/또는 판독 모드 동작에서 하나 이상의 메모리 셀로부터 전자 데이터를 판독하도록 프로그래밍될 수 있는 다수의 예시적 메모리 스토리지 디바이스를 설명한다. 다수의 예시적 메모리 스토리지 디바이스는, 데이터 라인 상의 하나 이상의 메모리 셀로부터 전자 데이터를 판독하고 그리고/또는 이들 데이터 라인으로부터의 전자 데이터를 하나 이상의 메모리 셀에 기록하기 위한 다수의 제어 라인을 선택할 수 있다. 일부의 경우에, 이들 데이터 라인은, 다수의 예시적 메모리 스토리지 디바이스가 전자 데이터를 하나 이상의 메모리 셀에 기록하기 전에, 논리 1(one)과 같은 제1 논리 값으로 충전 - 예비 충전이라고도 함 - 된다. 이들 데이터 라인의 이러한 예비 충전 동안, 다수의 예시적 메모리 스토리지 디바이스는, 이들 예시적 메모리 스토리지 디바이스 내의 특수 회로부로부터 이들 데이터 라인을 전기적으로 격리시킨다. 기록 드라이버라고도 지칭되는 특별 회로부는, 기록 모드 동작 동안 하나 이상의 메모리 셀에 저장을 위해 이들 데이터 라인 상에 전자 데이터를 기록한다.
본 개시의 양태는 첨부 도면을 참조하여 이하의 상세한 설명으로부터 가장 잘 이해된다. 이 산업에서의 표준 관행(standard practice)에 따라 다양한 피쳐(feature)들은 비례적으로 도시되어 있지 않다는 것을 언급한다. 실제로, 다양한 피쳐의 치수는 논의의 명확성을 위해 임의로 증가 또는 감소될 수 있다.
도 1은 본 개시의 예시적 실시형태에 따른 예시적 메모리 스토리지 디바이스의 블록 다이어그램을 도시한다.
도 2는 본 개시의 예시적 실시형태에 따른 예시적 메모리 스토리지 디바이스 내에 구현될 수 있는 제1 예시적 기록 드라이버의 블록 다이어그램을 도시한다.
도 3은 본 개시의 예시적 실시형태에 따른 제1 예시적 기록 드라이버의 예시적 동작을 그래픽으로 도시한다.
도 4는 본 개시의 예시적 실시형태에 따른 예시적 메모리 스토리지 디바이스 내에 구현될 수 있는 제2 예시적 기록 드라이버의 블록 다이어그램을 도시한다.
도 5는 본 개시의 예시적 실시형태에 따른 제1 예시적 기록 드라이버의 예시적 동작을 그래픽으로 도시한다.
도 6은 본 개시의 예시적 실시형태에 따른 예시적 메모리 스토리지 디바이스에 대한 예시적 동작들의 플로우차트를 도시한다.
이하의 설명은 제공된 본 발명의 주제(subject matter)의 상이한 피쳐를 구현하기 위한 다수의 상이한 실시형태 또는 실시예를 제공한다. 본 개시를 간략화하기 위해 콤포넌트 및 어레인지먼트의 특정 실시예가 이하 개시된다. 물론, 이것은 단지 예시이며, 한정을 의도하지 않는다. 예를 들어, 이어지는 설명에 있어서 제2 피쳐 위에서의 제1 피쳐의 형성은, 제1 및 제2 피쳐가 형성되어 직접 접촉하는 실시형태를 포함할 수 있고, 제1 및 제2 피쳐가 직접 접촉하지 않도록 제1 및 제2 피쳐 사이에 추가 피쳐가 형성될 수 있는 실시형태를 포함할 수도 있다. 또한, 본 개시는 다양한 실시예에서 도면부호 및/또는 문자가 반복될 수 있다. 이러한 반복은 그 자체가 개시되는 다양한 실시형태 및/또는 구성 사이의 관계를 나타내는 것은 아니다.
[개관]
본 개시는, 기록 모드 동작에서 하나 이상의 메모리 셀에 전자 데이터를 기록하고 그리고/또는 판독 모드 동작에서 하나 이상의 메모리 셀로부터 전자 데이터를 판독하도록 프로그래밍될 수 있는 다수의 예시적 메모리 스토리지 디바이스를 설명한다. 다수의 예시적 메모리 스토리지 디바이스는, 데이터 라인 상의 하나 이상의 메모리 셀로부터 전자 데이터를 판독하고 그리고/또는 이들 데이터 라인으로부터의 전자 데이터를 하나 이상의 메모리 셀에 기록하기 위한 다수의 제어 라인을 선택할 수 있다. 일부의 경우에, 이들 데이터 라인은, 다수의 예시적 메모리 스토리지 디바이스가 전자 데이터를 하나 이상의 메모리 셀에 기록하기 전에, 논리 1(one)과 같은 제1 논리 값으로 충전 - 예비 충전이라고도 함 - 된다.
이들 데이터 라인의 이러한 예비 충전 동안, 다수의 예시적 메모리 스토리지 디바이스는, 이들 예시적 메모리 스토리지 디바이스 내의 특수 회로부로부터 이들 데이터 라인을 전기적으로 격리시킨다. 기록 드라이버라고도 지칭되는 특별 회로부는, 기록 모드 동작 동안 하나 이상의 메모리 셀에 저장을 위해 이들 데이터 라인 상에 전자 데이터를 기록한다.
[예시적 메모리 스토리지 디바이스]
도 1은 본 개시의 예시적 실시형태에 따른 예시적 메모리 스토리지 디바이스의 블록 다이어그램을 도시한다. 메모리 스토리지 디바이스(100)는, 기록 모드 동작에서 하나 이상의 메모리 셀에 전자 데이터를 기록하고 그리고/또는 판독 모드 동작에서 하나 이상의 메모리 셀로부터 전자 데이터를 판독하도록 프로그래밍될 수 있다. 도 1에 도시된 예시적 실시형태에서, 메모리 스토리지 디바이스(100)는, 전자 데이터를 유지하기 위해 전력이 필요한 실시예를 제공하기 위한 RAM(random-access memory) 스토리지 디바이스와 같은 휘발성 메모리 스토리지 디바이스, 또는 전력 공급이 되지 않을 때에도 전자 데이터를 유지할 수 있는 실시예를 제공하기 위한 ROM(read-only memory) 스토리지 디바이스와 같은 비휘발성 메모리 스토리지 디바이스로 구현될 수 있다. RAM 스토리지 디바이스는, 종종 몇가지 실시예를 제공하기 위한 구성인 플래시 메모리로 지칭되는 DRAM(Dynamic Random-Access Memory), SRAM(static random-access memory), 및/또는 NVRAM(non-volatile random-access memory)으로 구현될 수 있다. ROM 스토리지 디바이스는, 몇가지 실시예를 제공하기 위한 구성인 PROM(programmable read-only memory), OTP(one-time programmable ROM), EPROM(erasable programmable read-only memory), 및/또는 EEPROM(electrically erasable programmable read-only memory)으로 구현될 수 있다. 상세히 후술되는 바와 같이, 메모리 스토리지 디바이스(100)는, 데이터 라인 상의 하나 이상의 메모리 셀로부터 전자 데이터를 판독하고 그리고/또는 이들 데이터 라인으로부터의 전자 데이터를 하나 이상의 메모리 셀에 기록하기 위한 다수의 제어 라인을 선택할 수 있다. 일부의 경우에, 이들 데이터 라인은, 메모리 스토리지 디바이스(100)가 전자 데이터를 하나 이상의 메모리 셀에 기록하기 전에, 논리 1(one)과 같은 제1 논리 값으로 충전 - 예비 충전이라고도 함 - 된다. 데이터 라인의 이러한 예비 충전 동안, 메모리 스토리지 디바이스(100)는 상세히 후술되는 바와 같이 메모리 스토리지 디바이스(100) 내의 특수 회로부로부터 데이터 라인을 전기적으로 격리시킨다. 기록 드라이버라고도 지칭되는 특별 회로부는, 기록 모드 동작 동안 하나 이상의 메모리 셀에 저장을 위해 이들 데이터 라인 상에 전자 데이터를 기록한다. 도 1에 도시된 예시적 실시형태에서, 메모리 스토리지 디바이스(100)는 메모리 어레이(102) 및 기록 드라이버(104)를 포함한다.
후속하는 메모리 스토리지 디바이스(100)에 대한 논의는 기록 모드 동작 동안 메모리 어레이(102)에 데이터를 기록할 때 메모리 스토리지 디바이스(100)의 동작을 기술하지만, 관련 기술 분야의 통상의 기술자는 메모리 스토리지 디바이스(100)가 판독 모드 동작 동안 메모리 어레이(102)로부터 전자 데이터를 판독하기 위해 감지 증폭기로 지칭되는 다른 특수 회로부를 포함할 수 있다는 것을 인식할 것이다. 판독 모드 동작에서의 메모리 어레이(102) 및 감지 증폭기(도 1에 미도시)의 동작들은 잘 알려져 있고 상세히 설명되지 않을 것이다. 또한, 도 1에 도시되지 않았지만, 메모리 스토리지 디바이스(100)는, 본 개시의 사상 및 범위로부터 벗어나지 않는 관련 기술 분야의 통상의 기술자가 인식하는 바와 같은 몇가지 실시예를 제공하기 위한 로우 어드레스 디코더(row-address decoder) 및/또는 컬럼 어드레스 디코더(column-address decoder)와 같은 다른 전자 회로부를 포함할 수 있다.
도 1에 도시된 예시적 실시형태에서, 메모리 어레이(102)는 m개의 컬럼과 n개의 로우의 어레이로 구성되는 메모리 셀(106.1.1 내지 106.m.n)을 포함한다. 그러나, 본 개시의 사상 및 범위로부터 벗어나지 않는 메모리 셀(106.1.1 내지 106.m.n)에 대한 다른 배열이 가능하다. 도 1에 도시된 예시적 실시형태에서, 메모리 셀(106.1.1 내지 106.m.n)은 워드라인(WL)(108.1 내지 108.n) 중 대응하는 워드라인(WL) 및 비트라인(BLs)(110.1 내지 110.m) 중 대응하는 비트라인(BL)에 접속된다. 예시적 실시형태에서, BLs(110.1 내지 110.m)은 BLs(110.1 내지 110.m) 및
Figure pat00001
(
Figure pat00002
내지
Figure pat00003
)을 포함하고,
Figure pat00004
(
Figure pat00005
내지
Figure pat00006
)은 BLs(110.1 내지 110.m)의 보수(complements)를 나타낸다. 예시적 실시형태에서, 메모리 어레이(102)의 각 컬럼에서의 메모리 셀(106.1.1 내지 106.m.n)은 BLs(110.1 내지 110.m) 중에서 공통 BL을 공유한다. 마찬가지로, 메모리 어레이(102)의 각 로우에서의 메모리 셀(106.1.1 내지 106.m.n)은 WL(108.1 내지 108.n) 중에서 공통 WL을 공유한다. 예를 들어, 도 1에 도시된 바와 같이, 메모리 어레이(102)의 로우 1(one)에서의 메모리 셀(106.1.1 내지 106.m.1)은 WL(108.1)을 공유하고, 메모리 어레이(102)의 컬럼 m의 메모리 셀(104.m.1 내지 104.m.n)은 BL(110.m)을 공유한다.
기록 드라이버(104)는, 기록 모드 동작에서 메모리 셀(106.1.1 내지 106.m.n) 중에서 하나 이상의 메모리 셀에 저장을 위해 BLs(110.1 내지 110.m) 상에 전자 데이터, 예를 들어 논리 1과 같은 제1 논리 값, 또는 논리 0(zero)과 같은 제2 논리 값을 기록한다. 도 1에 도시된 예시적 실시형태에서, 메모리 스토리지 디바이스(100)는, 기록 모드 동작에서 메모리 셀(106.1.1 내지 106.m.n) 중에서 메모리 셀의 로우를 선택하기 위해 WL(108.1 내지 108.n) 중 대응하는 WL을 어서트(assert)한다. 그 이후에, 메모리 스토리지 디바이스(100)는, BLs(110.1 내지 110.m) 및/또는
Figure pat00007
(
Figure pat00008
내지
Figure pat00009
)을 논리 1과 같은 제1 논리 값으로 충전 - 예비 충전이라고도 함 - 한다. 기록 모드 동작의 이러한 예비 충전에서, 기록 드라이버(104)는 BLs(110.1 내지 110.m) 및/또는
Figure pat00010
(
Figure pat00011
내지
Figure pat00012
)로부터 전기적으로 격리된다. 환언하면, 메모리 스토리지 디바이스(100)는, 기록 드라이버(104)와 BLs(110.1 내지 110.m) 및/또는
Figure pat00013
(
Figure pat00014
내지
Figure pat00015
) 사이에 고임피던스(Hi-Z) 경로를 효과적으로 제공한다. 예시적 실시형태에서, 고임피던스 경로의 임피던스는 메가오옴(㏁) 단위가 될 수 있지만; 이러한 고임피던스 경로에 대하여 본 개시의 사상 및 범위로부터 벗어나지 않는 다른 임피던스가 가능하다는 것을 관련 기술 분야의 통상의 기술자가 인식할 것이다. 이러한 고임피던스(Hi-Z) 경로는 BLs(110.1 내지 110.m) 및/또는
Figure pat00016
(
Figure pat00017
내지
Figure pat00018
)과 기록 드라이버(104) 사이의 하나 이상의 원하지 않는 누설 경로를 효과적으로 방지한다. 이것은 메모리 스토리지 디바이스(100)가 하나 이상의 원하지 않는 누설 경로가 존재할 때 보다 적은 전력 및/또는 더 빠른 속도로 동작하게 한다.
BLs(110.1 내지 110.m) 및/또는
Figure pat00019
(
Figure pat00020
내지
Figure pat00021
)가 충분히 예비 충전된 후에, 기록 드라이버(104)가 BLs(110.1 내지 110.m) 및/또는
Figure pat00022
(
Figure pat00023
내지
Figure pat00024
)에 전기적으로 커플링되어, 기록 드라이버(104)가 기록 모드 동작에서 메모리 셀의 로우에 저장하기 위한 BLs(110.1 내지 110.m) 및/또는
Figure pat00025
(
Figure pat00026
내지
Figure pat00027
) 상에 전자 데이터를 기록할 수 있다. 환언하면, 메모리 스토리지 디바이스(100)는, 기록 드라이버(104)와 BLs(110.1 내지 110.m) 및/또는
Figure pat00028
(
Figure pat00029
내지
Figure pat00030
) 사이에 저임피던스(Low-Z) 경로를 효과적으로 제공하여, 기록 드라이버(104)가 메모리 셀의 로우에 전자 데이터를 기록하게 한다. 예시적 실시형태에서, 저임피던스 경로의 임피던스는 오옴(Ω) 단위가 될 수 있지만; 이러한 저임피던스 경로에 대하여 본 개시의 사상 및 범위로부터 벗어나지 않는 다른 임피던스가 가능하다는 것을 관련 기술 분야의 통상의 기술자가 인식할 것이다.
[제1 예시적 기록 드라이버는 예시적 메모리 스토리지 디바이스 내에 구현될 수 있다]
도 2는 본 개시의 예시적 실시형태에 따른 예시적 메모리 스토리지 디바이스 내에 구현될 수 있는 제1 예시적 기록 드라이버의 블록 다이어그램을 도시한다. 기록 드라이버(200)는, 기록 모드 동작에서 실시예를 제공하기 위해 메모리 어레이(102)의 메모리 셀(106.1.1 내지 106.m.n) 중 하나와 같은 메모리 어레이의 메모리 셀들 중에서 하나의 메모리 셀에 전자 데이터 예를 들어 논리 1과 같은 제1 논리 값 또는 논리 0과 같은 제2 논리값을 기록한다. 상세히 후술되는 바와 같이, 기록 드라이버(200)는, 메모리 셀에 각각 대응하는 BLs(110.1 내지 110.m) 중의 하나 및
Figure pat00031
(
Figure pat00032
내지
Figure pat00033
) 중의 하나와 같은 비트라인(BL)(250) 및
Figure pat00034
(252) 상의 전자 데이터를 기록한다. 기록 드라이버(200)가 전자 데이터를 기록하기 전에, BL(250) 및
Figure pat00035
(252)이 논리 1과 같은 제1 논리 값으로 충전 - 예비 충전이라고도 함 - 된다. 기록 모드 동작의 이러한 예비 충전에서, 상세히 후술되는 바와 같이, 기록 드라이버(200)는 BL(250) 및
Figure pat00036
(252)로부터 전기적으로 격리된다. 도 2에 도시된 예시적 실시형태에서, 기록 드라이버(200)는 논리 회로부(202), 메모리 셀 선택 회로부(204), 격리 회로부(206), 및 기록 회로부(208)를 포함한다. 기록 드라이버(200)는 도 1에서 설명한 바와 같은 기록 드라이버(104)의 예시적 실시형태를 나타낼 수 있다.
논리 회로부(202)는 기록 드라이버(200)가 데이터(data)(254) 및
Figure pat00037
(256)를 각각 BL(250) 및
Figure pat00038
(252)에 기록하기 위한 기록 모드 동작에서 동작하도록 구성한다. 도 2에 도시된 예시적 실시형태에서, data(254)는
Figure pat00039
(256)의 보수를 나타낸다. 도 2에 도시된 바와 같이, 논리 회로부(202)는, 논리 NOR 게이트(U1 내지 U3)를 포함하지만; 몇가지 실시예를 제공하기 위해 하나 이상의 논리 AND 게이트, 하나 이상의 논리 OR 게이트, 하나 이상의 논리 INVERTER 게이트, 하나 이상의 논리 NAND 게이트, 하나 이상의 논리 XOR 게이트, 또는 이들의 임의의 조합과 같은 다른 논리 게이트가 본 개시의 사상 및 범위로부터 벗어나지 않고 대안적으로 사용될 수 있다는 것을 관련 기술 분야의 통상의 기술자는 인식할 것이다. 도 2에 도시된 예시적 실시형태에서, 선택 제어 신호(258)가 어서트되고, 예를 들어 메모리 셀을 선택하기 위한 논리 0과 같은 제2 논리 값으로 설정된다. 또한, BL(250) 및
Figure pat00040
(252)은, 기록 모드 동작의 예비 충전 페이즈 동안 어서트되는 선택 제어 신호(258)에 응답하여 논리 1과 같은 제1 논리 값으로 충전 - 예비 충전이라고도 함 - 된다. 마찬가지로, 기록 인에이블 제어 신호(write enable control signal)(260)가 어서트되고, 예를 들어 기록 모드 동작을 인에이블하기 위해 논리 0과 같은 제2 논리 값으로 설정된다. 그렇지 않으면, 기록 인에이블 제어 신호(260)는 디어서트되고(de-asserted), 예를 들어 기록 모드 동작을 디스에이블하기 위해 논리 1과 같은 제1 논리 값으로 설정된다. 도 2에 도시된 바와 같이, 선택 제어 신호(258) 및 기록 인에이블 제어 신호(260)가 어서트될 때, 즉 논리 0과 같은 제2 논리 값으로 설정될 때, 논리 NOR 게이트(U1)는 논리 1과 같은 제1 논리 값을 제공한다. 도 2에 도시된 바와 같이, 클로킹 신호(262)가 어서트되고, 예를 들어 기록 회로부(208)에 data(254) 및
Figure pat00041
(256)를 패스(pass)하기 위해 논리 0과 같은 제2 논리 값으로 설정된다. 도 2에 도시된 예시적 실시형태에서, 논리 NOR 게이트(U2)는, 논리 0과 같은 제2 논리 값에서의 클로킹 신호(262)에 응답하여, 도 2에 도시된 바와 같이, 회로부 노드(A2)에 data(254)의 보수를 제공한다. 논리 NOR 게이트(U3)는 마찬가지로, 논리 0과 같은 제2 논리 값에서의 클로킹 신호(262)에 응답하여, 도 2에 도시된 바와 같이, 회로부 노드(A1)에
Figure pat00042
(256)의 보수를 제공한다.
선택 회로부(204)는, 기록 회로부(208)가 기록 모드 동작에서 메모리 셀에 저장하기 위해 BL(250) 및
Figure pat00043
(252) 상에 전자 데이터를 기록하게 하기 위해, BL(250) 및
Figure pat00044
(252)에 기록 회로부(208)를 선택적으로 커플링한다. 도 2에 도시된 예시적 실시형태에서, 선택 회로부(204)는 NMOS(n-type metal-oxide-semiconductor filed-effect) 트랜지스터(N1 및 N2)를 포함한다. 도 2에 도시된 바와 같이, 논리 1과 같은 제1 논리 값을 제공하는 논리 NOR 게이트(U1)에 응답하여, 즉 선택 제어 신호(258) 및 기록 인에이블 제어 신호(260)가 어서트될 때, 즉 논리 0과 같은 제2 논리 값으로 설정될 때, NMOS 트랜지스터(N1)는 기록 회로부(208)를 BL(250)에 선택적으로 커플링한다. NMOS 트랜지스터(N2)는 마찬가지로, 논리 1과 같은 제1 논리 값을 제공하는 논리 NOR 게이트(U1)에 응답하여 즉 선택 제어 신호(258) 및 기록 인에이블 제어 신호(260)가 어서트되고 즉 논리 0과 같은 제2 논리 값으로 설정될 때, 기록 회로부(208)를
Figure pat00045
(252)에 선택적으로 커플링한다.
격리 회로부(206)는, 기록 회로부(208)가 기록 모드 동작의 예비 충전 페이즈 동안 BL(250) 및
Figure pat00046
(251)로부터 전기적으로 격리되게 한다. 전술한 바와 같이, BL(250) 및
Figure pat00047
(252)은, 기록 모드 동작의 예비 충전 페이즈 동안 논리 1과 같은 제1 논리 값으로 예비 충전된다. 환언하면, 격리 회로부(206)는, 전술한 바와 같이 기록 모드 동작의 이러한 예비 충전 페이즈 동안 기록 회로부(208)와 BL(250) 및
Figure pat00048
(252) 사이에 유효하게 고임피던스(Hi-Z) 경로가 형성되게 한다. 그 후에, 격리 회로부(206)는, 기록 모드 동작에서 메모리 셀에 저장하기 위해, 기록 회로부(208)가 data(254) 및
Figure pat00049
(256)를 각각 BL(250) 및
Figure pat00050
(252)에 기록하게 하기 위해, 기록 회로부(208)가 BL(250) 및
Figure pat00051
(252)에 전기적으로 커플링되게 한다. 환언하면, 격리 회로부(206)는 전술한 바와 같이, 기록 회로부(208)와 BL(250) 및
Figure pat00052
(252) 사이에 유효하게 저임피던스(Low-Z) 경로가 형성되게 한다. 도 2에 도시된 예시적 실시형태에서, 격리 회로부(206)는 PMOS(p-type metal-oxide-semiconductor field-effect) 트랜지스터(P1 및 P2)를 포함한다. 도 2에 도시된 바와 같이, 기록 인에이블 제어 신호(260)가 어서트되고, 즉 논리 0과 같은 제2 논리 값으로 설정될 때, PMOS 트랜지스터(P1) 및 PMOS 트랜지스터(P2)는 동작 전압 서플라이(VDD)를 기록 회로부(208)에 전기적으로 커플링한다. 이 경우에, 기록 회로부(208)와 BL(250) 및
Figure pat00053
(252) 사이에 저임피던스(Low-Z) 경로가 형성된다. 그렇지 않으면, PMOS 트랜지스터(P1) 및 PMOS 트랜지스터(P2)는 기록 인에이블 제어 신호(260)가 디어서트될 때, 즉 논리 1과 같은 제1 논리 값으로 설정될 때 동작 전압 서플라이(VDD)를 기록 회로부(208)로부터 전기적으로 격리시킨다. 이 경우에, 기록 회로부(208)와 BL(250) 및
Figure pat00054
(252) 사이에 고임피던스(HI-Z) 경로가 형성된다.
기록 회로부(208)는 기록 모드 동작에서 메모리 셀에 저장하기 위해 data(254) 및
Figure pat00055
(256)를 BL(250) 및
Figure pat00056
(252)에 각각 기록한다. 도 2에 도시된 바와 같이, 기록 회로부(208)는 PMOS 트랜지스터(P3) 및 NMOS 트랜지스터(N3)를 가진 제1 INVERTER 회로부 및 PMOS 트랜지스터(P4) 및 NMOS 트랜지스터(N4)를 가진 제2 INVERTER 회로부를 포함한다. 전술한 바와 같이, BL(250) 및
Figure pat00057
(252)은, 기록 모드 동작의 예비 충전 페이즈 동안 논리 1과 같은 제1 논리 값으로 예비 충전된다. 기록 모드 동작의 이러한 예비 충전 페이즈 동안, 격리 회로부(206)는 제1 INVERTER 회로부 및 제2 INVERTER 회로부로부터 동작 전압 서플라이(VDD)를 전기적으로 격리시킨다. 환언하면, 격리 회로부(206)는 기록 모드 동작의 예비 충전 페이즈 동안 제1 INVERTER 회로부 및 제2 INVERTER 회로부에 동작 전압 서플라이(VDD)를 제공하지 않는다. 이와 같이, 도 2에 도시된 바와 같은 회로부 노드(A3) 및 회로부 노드(A4)는 플로팅(floating) 회로부 노드가 될 수 있어서, 기록 회로부(208)와 BL(250) 및
Figure pat00058
(252) 사이에 고임피던스(Hi-Z) 경로를 형성한다. 예시적 실시형태에서, 회로부 노드(A3) 및 회로부 노드(A4)는, 플로팅 회로부 노드로서 동작할 때, 이전 기록 모드 동작에서 기록 회로부(208)에 의해 이전에 각각 BL(250) 및
Figure pat00059
(252)에 기록된 이전 data(254) 및 이전
Figure pat00060
(256)를 유지하는 것으로 간주될 수 있다.
기록 인에이블 제어 신호(260)가 어서트될 때, 즉 기록 모드 동작의 기록 페이즈 동안 각각 BL(250) 및
Figure pat00061
(252)에 기록될 data(254) 및
Figure pat00062
(256)를 나타내는 논리 0과 같은 제2 논리 값으로 설정될 때, 격리 회로부(206)는 제1 INVERTER 회로부 및 제2 INVERTER 회로부에 동작 전압 서플라이(VDD)를 전기적으로 커플링한다. 환언하면, 격리 회로부(206)는 기록 모드 동작의 기록 페이즈 동안 제1 INVERTER 회로부 및 제2 INVERTER 회로부에 동작 전압 서플라이(VDD)를 제공한다. 이와 같이, 도 2에 도시된 바와 같은 회로부 노드(A3) 및 회로부 노드(A4)는 더 이상 플로팅(floating) 회로부 노드로서 특징지어질 수 없고, 기록 회로부(208)와 BL(250) 및
Figure pat00063
(252) 사이에 저임피던스(Low-Z) 경로를 형성한다. 이 경우에, 제1 INVERTER 회로부는 메모리 셀에 저장하기 위해 BL(250)에 data(254)를 기록하기 위해 회로부 노드(A2)에서 data(254)의 보수 상에 제1 논리 반전 동작을 수행하고, 제2 INVERTER 회로부는 메모리 셀에 저장하기 위해
Figure pat00064
(252)에
Figure pat00065
(256)를 기록하기 위한 회로부 노드(A1)에서
Figure pat00066
(256) 상에 제2 논리 반전 동작을 수행한다.
[제1 예시적 기록 드라이버의 예시적 동작]
도 3은 본 개시의 예시적 실시형태에 따른 제1 예시적 기록 드라이버의 예시적 동작을 그래픽으로 도시한다. 도 3에 도시된 바와 같이, 예시적 동작(300)은, 기록 모드 동작 동안, 전술한 바와 같이, 메모리 스토리지 디바이스(100)와 같은 메모리 스토리지 디바이스에 논리 1과 같은 제1 논리 값 및 논리 0과 같은 제2 논리 값을 기록하는 기록 드라이버(200)의 동작을 그래픽으로 도시한다.
기록 모드 동작의 시간(t0) 동안, 예시적 동작(300)은 기록 모드 동작의 예비 충전 페이즈에서의 동작이 될 수 있다. 도 3에 도시된 바와 같이, 예시적 동작(300)은 디어서트(de-assert)하고, 예를 들어 기록 드라이버(200)가 시간(t0) 동안 기록 모드 동작의 예비 충전 페이즈에서 동작하는 것을 나타내는 기록 인에이블 제어 신호(260) 및 클로킹 신호(262)를 제1 논리 값으로 설정한다. 도 3에 도시된 예시적 실시형태에서, 도 2에 도시된 바와 같은 회로부 노드(A3) 및 회로부 노드(A4)는 플로팅 회로부 노드가 될 수 있어서, 기록 모드 동작의 시간(t0) 동안 기록 모드 동작의 예비 충전 페이즈에서 기록 회로부(208)와 BL(250) 및
Figure pat00067
(252) 사이에 고임피던스(Hi-Z) 경로를 형성한다. 회로부 노드(A3) 및 회로부 노드(A4)는, 이 회로부 노드들이 기록 모드 동작의 시간(t0) 동안 플로팅 노드가 되도록 구성되는 것을 나타내는 도 3에서 "X"를 사용하여 도시된다.
기록 모드 동작의 시간(t0) 동안, 예시적 동작(300)은 메모리 스토리지 디바이스에 data(254)를 기록하는 것으로 특징지어질 수 있다. 도 3에 도시된 바와 같이, 예시적 동작(300)은 어서트하고, 예를 들어 메모리 스토리지 디바이스에 data(254)를 기록하기 위해, 기록 드라이버(200)가 시간(t2) 동안 기록 모드 동작의 예비 충전 페이즈에서 동작하는 것을 나타내는 기록 인에이블 제어 신호(260) 및 클로킹 신호(262)를 제2 논리 값으로 설정한다. 도 3에 도시된 예시적 실시형태에서, 도 2에 도시된 바와 같은 회로부 노드(A3) 및 회로부 노드(A4)는 더 이상 플로팅 회로부 노드가 아니어서, 기록 모드 동작의 시간(t2) 동안 기록 회로부(208)와 BL(250) 및
Figure pat00068
(252) 사이에 저임피던스(Low-Z) 경로를 형성한다. 이 경우에, 예시적 동작(300)은 기록 모드 동작에서 메모리 스토리지 디바이스에 기록될 data(254), 예를 들어 논리 1과 같은 제1 논리 값을 BL(250)에 패스(pass)한다. 예시적 동작(300)은 마찬가지로, 기록 모드 동작에서 메모리 스토리지 디바이스에 기록될
Figure pat00069
(256), 예를 들어 논리 1과 같은 제1 논리 값을
Figure pat00070
(252)에 패스한다.
기록 모드 동작의 시간(t2) 동안, 예시적 동작(300)은 다시 한번 기록 모드 동작의 예비 충전 페이즈에서의 동작이 될 수 있다. 도 3에 도시된 바와 같이, 예시적 동작(300)은 다시 한번 디어서트(de-assert)하고, 예를 들어 기록 드라이버(200)가 다시 한번 시간(t2) 동안 기록 모드 동작의 예비 충전 페이즈에서 동작하는 것을 나타내는 기록 인에이블 제어 신호(260) 및 클로킹 신호(262)를 제1 논리 값으로 설정한다. 도 3에 도시된 예시적 실시형태에서, 도 2에 도시된 바와 같은 회로부 노드(A3) 및 회로부 노드(A4)는 플로팅 회로부 노드가 될 수 있어서, 기록 모드 동작의 시간(t2) 동안 기록 모드 동작의 예비 충전 페이즈에서 기록 회로부(208)와 BL(250) 및
Figure pat00071
(252) 사이에 고임피던스(Hi-Z) 경로를 형성한다. 회로부 노드(A3) 및 회로부 노드(A4)는 다시 한번 이 회로부 노드들이 기록 모드 동작의 시간(t2) 동안 플로팅 노드가 되도록 구성되는 것을 나타내는 도 3에서 "X"를 사용하여 도시된다.
기록 모드 동작의 시간(t3) 동안, 예시적 동작(300)은 다시 한번 메모리 스토리지 디바이스에 data(254)를 기록하는 것으로 특징지어질 수 있다. 도 3에 도시된 바와 같이, 예시적 동작(300)은 다시 한번 어서트되고, 예를 들어 메모리 스토리지 디바이스에 data(254)를 기록하기 위해, 기록 드라이버(200)가 다시 한번 시간(t3) 동안 기록 모드 동작의 예비 충전 페이즈에서 동작하는 것을 나타내는 기록 인에이블 제어 신호(260) 및 클로킹 신호(262)를 제2 논리 값으로 설정한다. 도 3에 도시된 예시적 실시형태에서, 도 2에 도시된 바와 같은 회로부 노드(A3) 및 회로부 노드(A4)는 더 이상 플로팅 회로부 노드가 아니어서, 기록 모드 동작의 시간(t2) 동안 기록 회로부(208)와 BL(250) 및
Figure pat00072
(252) 사이에 저임피던스(Low-Z) 경로를 형성한다. 이 경우에, 예시적 동작(300)은 기록 모드 동작에서 메모리 스토리지 디바이스에 기록될 data(254), 예를 들어 논리 0과 같은 제2 논리 값을 BL(250)에 패스(pass)한다. 예시적 동작(300)은 마찬가지로, 기록 모드 동작에서 메모리 스토리지 디바이스에 기록될
Figure pat00073
(256), 예를 들어 논리 0과 같은 제2 논리 값을
Figure pat00074
(252)에 패스한다.
[제2 예시적 기록 드라이버는 예시적 메모리 스토리지 디바이스 내에 구현될 수 있다]
도 4는 본 개시의 예시적 실시형태에 따른 예시적 메모리 스토리지 디바이스 내에 구현될 수 있는 제2 예시적 기록 드라이버의 블록 다이어그램을 도시한다. 기록 드라이버(400)는, 기록 모드 동작에서 실시예를 제공하기 위해 메모리 어레이(102)의 메모리 셀(106.1.1 내지 106.m.n) 중 하나와 같은 메모리 어레이의 메모리 셀들 중에서 하나의 메모리 셀에 전자 데이터 예를 들어 논리 1과 같은 제1 논리 값 또는 논리 0과 같은 제2 논리값을 기록한다. 도 2에서 설명한 바와 마찬가지로, 기록 드라이버(400)는, 메모리 셀에 각각 대응하는 BLs(110.1 내지 110.m) 중의 하나 및
Figure pat00075
(
Figure pat00076
내지
Figure pat00077
) 중의 하나와 같은 비트라인(BL)(250) 및
Figure pat00078
(252) 상의 전자 데이터를 기록한다. 기록 드라이버(400)가 전자 데이터를 기록하기 전에, BL(250) 및
Figure pat00079
(252)이 논리 1과 같은 제1 논리 값으로 충전 - 예비 충전이라고도 함 - 된다. 기록 모드 동작의 이러한 예비 충전에서, 도 2에서 설명한 바와 마찬가지로, 기록 드라이버(400)는 BL(250) 및
Figure pat00080
(252)로부터 전기적으로 격리된다. 도 4에 도시된 예시적 실시형태에서, 기록 드라이버(400)는 논리 회로부(202), 메모리 셀 선택 회로부(204), 기록 회로부(208), 및 격리 회로부(402)를 포함한다. 기록 드라이버(400)는 도 1에서 설명한 바와 같은 기록 드라이버(104)의 예시적 실시형태를 나타낼 수 있다. 기록 드라이버(400)는 도 2에서 설명한 바와 같이, 기록 드라이버(200)와 다수의 실질적으로 유사한 피쳐(feature)를 공유하고; 이에 따라 기록 드라이버(400)와 기록 드라이버(200) 간의 차이점에 대해서만 이하에 상세히 논의된다.
격리 회로부(402)는, 도 2에서 설명한 바와 같은 격리 회로부(206)와 실질적으로 유사한 방식으로, 기록 회로부(208)가 기록 모드 동작의 예비 충전 페이즈 동안 BL(250) 및
Figure pat00081
(251)로부터 전기적으로 격리되게 한다. 도 4에 도시된 예시적 실시형태에서, 격리 회로부(402)는 PMOS 트랜지스터(P1 및 P2)를 포함한다. 도 4에 도시된 바와 같이, 기록 인에이블 제어 신호(260)가 어서트되고, 즉 논리 0과 같은 제2 논리 값으로 설정될 때, PMOS 트랜지스터(P1) 및 PMOS 트랜지스터(P2)는 동작 전압 서플라이(VDD)를 기록 회로부(208)에 전기적으로 커플링한다. 이 경우에, 도 2에서 설명한 바와 같은 격리 회로부(206)와 실질적으로 유사한 방식으로, 기록 회로부(208)와 BL(250) 및
Figure pat00082
(252) 사이에 저임피던스(Low-Z) 경로가 형성된다. 그렇지 않으면, PMOS 트랜지스터(P1) 및 PMOS 트랜지스터(P2)는 기록 인에이블 제어 신호(260)가 디어서트될 때, 즉 논리 1과 같은 제1 논리 값으로 설정될 때 동작 전압 서플라이(VDD)를 기록 회로부(208)로부터 전기적으로 격리시킨다. 이 경우에, 도 2에서 설명한 바와 같은 격리 회로부(206)와 실질적으로 유사한 방식으로, 기록 회로부(208)와 BL(250) 및
Figure pat00083
(252) 사이에 고임피던스(Hi-Z) 경로가 형성된다. 도 2에서 설명한 바와 같은 격리 회로부(206)와는 다르게, 도 4에 도시된 바와 같이, PMOS 트랜지스터(P1)는 PMOS 트랜지스터(P2)에 전기적으로 커플링된다. 도 4에 도시된 예시적 실시형태에서, PMOS 트랜지스터(P1)의 소스는 PMOS 트랜지스터(P2)의 소스에 전기적으로 커플링된다. PMOS 트랜지스터(P1)와 PMOS 트랜지스터(P2)의 이러한 커플링은, PMOS 트랜지스터(P1)와 PMOS 트랜지스터(P2)가 동작 전압 서플라이(VDD)를 기록 회로부(208)로부터 전기적으로 격리시킬 때, 제1 INVERTER 회로부 및 제2 INVERTER 회로부에 실질적으로 유사한 전위가 제공되게 한다.
[제2 예시적 기록 드라이버의 예시적 동작]
도 5은 본 개시의 예시적 실시형태에 따른 제1 예시적 기록 드라이버의 예시적 동작을 그래픽으로 도시한다. 도 5에 도시된 바와 같이, 예시적 동작(500)은, 기록 모드 동작 동안, 전술한 바와 같이, 메모리 스토리지 디바이스(100)와 같은 메모리 스토리지 디바이스에 논리 1과 같은 제1 논리 값 및 논리 0과 같은 제2 논리 값을 기록하는 기록 드라이버(200)의 동작을 그래픽으로 도시한다.
기록 모드 동작의 시간(t0) 동안, 예시적 동작(500)은 기록 모드 동작의 예비 충전 페이즈에서의 동작이 될 수 있다. 도 5에 도시된 바와 같이, 예시적 동작(500)은 디어서트(de-assert)하고, 예를 들어 기록 드라이버(200)가 시간(t0) 동안 기록 모드 동작의 예비 충전 페이즈에서 동작하는 것을 나타내는 기록 인에이블 제어 신호(260) 및 클로킹 신호(262)를 제1 논리 값으로 설정한다. 도 5에 도시된 예시적 실시형태에서, 도 4에 도시된 바와 같은 회로부 노드(A3) 및 회로부 노드(A4)는 플로팅 회로부 노드가 될 수 있어서, 기록 모드 동작의 시간(t0) 동안 기록 모드 동작의 예비 충전 페이즈에서 기록 회로부(208)와 BL(250) 및
Figure pat00084
(252) 사이에 고임피던스(Hi-Z) 경로를 형성한다. 회로부 노드(A3) 및 회로부 노드(A4)는, 이 회로부 노드들이 기록 모드 동작의 시간(t0) 동안 플로팅 노드가 되도록 구성되는 것을 나타내는 도 3에서 "X"를 사용하여 도시된다. 또한 도 5에 도시된 바와 같이, 회로부 노드(A3) 및 회로부 노드(A4)는 도 4에서 설명한 바와 같은 PMOS 트랜지스터(P1)와 PMOS 트랜지스터(P2)의 전기적 커플링으로부터 얻어지는 실질적으로 유사한 전위가 될 수 있다. 예시적 실시형태에서, 이러한 실질적으로 유사한 전위는 논리 1과 같은 제1 논리 값과 논리 0과 같은 제2 논리 값 사이의 대략 중간지점(midpoint)에 대응한다.
기록 모드 동작의 시간(t1) 동안, 예시적 동작(500)은 메모리 스토리지 디바이스에 data(254)를 기록하기 위한 기록 모드 동작의 기록 페이즈에서의 동작이 될 수 있다. 도 5에 도시된 바와 같이, 예시적 동작(500)은 어서트하고, 예를 들어 메모리 스토리지 디바이스에 data(254)를 기록하기 위해, 기록 드라이버(200)가 시간(t2) 동안 기록 모드 동작의 기록 페이즈에서 동작하는 것을 나타내는 기록 인에이블 제어 신호(260) 및 클로킹 신호(262)를 제2 논리 값으로 설정한다. 도 5에 도시된 예시적 실시형태에서, 도 4에 도시된 바와 같은 회로부 노드(A3) 및 회로부 노드(A4)는 더 이상 플로팅 회로부 노드가 아니어서, 기록 모드 동작의 시간(t2) 동안 기록 회로부(208)와 BL(250) 및
Figure pat00085
(252) 사이에 저임피던스(Low-Z) 경로를 형성한다. 이 경우에, 예시적 동작(500)은 기록 모드 동작에서 메모리 스토리지 디바이스에 기록될 data(254), 예를 들어 논리 1과 같은 제1 논리 값을 BL(250)에 패스(pass)한다. 예시적 동작(500)은 마찬가지로, 기록 모드 동작에서 메모리 스토리지 디바이스에 기록될
Figure pat00086
(256), 예를 들어 논리 1과 같은 제1 논리 값을
Figure pat00087
(252)에 패스한다.
기록 모드 동작의 시간(t2) 동안, 예시적 동작(500)은 다시 한번 기록 모드 동작의 예비 충전 페이즈에서의 동작이 될 수 있다. 도 5에 도시된 바와 같이, 예시적 동작(500)은 다시 한번 디어서트(de-assert)하고, 예를 들어 기록 드라이버(200)가 다시 한번 시간(t2) 동안 기록 모드 동작의 예비 충전 페이즈에서 동작하는 것을 나타내는 기록 인에이블 제어 신호(260) 및 클로킹 신호(262)를 제1 논리 값으로 설정한다. 도 5에 도시된 예시적 실시형태에서, 도 4에 도시된 바와 같은 회로부 노드(A3) 및 회로부 노드(A4)는 플로팅 회로부 노드가 될 수 있어서, 기록 모드 동작의 시간(t2) 동안 기록 모드 동작의 예비 충전 페이즈에서 기록 회로부(208)와 BL(250) 및
Figure pat00088
(252) 사이에 고임피던스(Hi-Z) 경로를 형성한다. 회로부 노드(A5) 및 회로부 노드(A4)는 다시 한번 이 회로부 노드들이 기록 모드 동작의 시간(t2) 동안 플로팅 노드가 되도록 구성되는 것을 나타내는 도 3에서 "X"를 사용하여 도시된다. 또한 도 5에 도시된 바와 같이, 회로부 노드(A3) 및 회로부 노드(A4)는 도 4에서 설명한 바와 같은 PMOS 트랜지스터(P1)와 PMOS 트랜지스터(P2)의 전기적 커플링으로부터 얻어지는 실질적으로 유사한 전위가 될 수 있다. 예시적 실시형태에서, 이러한 실질적으로 유사한 전위는 논리 1과 같은 제1 논리 값과 논리 0과 같은 제2 논리 값 사이의 대략 중간지점(midpoint)에 대응한다.
기록 모드 동작의 시간(t3) 동안, 예시적 동작(500)은 다시 한번 메모리 스토리지 디바이스에 data(254)를 기록하기 위한 기록 모드 동작의 기록 페이즈에서의 동작이 될 수 있다. 도 5에 도시된 바와 같이, 예시적 동작(500)은 다시 한번 어서트하고, 예를 들어 메모리 스토리지 디바이스에 data(254)를 기록하기 위해, 기록 드라이버(200)가 다시 한번 시간(t3) 동안 기록 모드 동작의 기록 페이즈에서 동작하는 것을 나타내는 기록 인에이블 제어 신호(260) 및 클로킹 신호(262)를 제2 논리 값으로 설정한다. 도 5에 도시된 예시적 실시형태에서, 도 4에 도시된 바와 같은 회로부 노드(A3) 및 회로부 노드(A4)는 더 이상 플로팅 회로부 노드가 아니어서, 기록 모드 동작의 시간(t2) 동안 기록 회로부(208)와 BL(250) 및
Figure pat00089
(252) 사이에 저임피던스(Low-Z) 경로를 형성한다. 이 경우에, 예시적 동작(500)은 기록 모드 동작에서 메모리 스토리지 디바이스에 기록될 data(254), 예를 들어 논리 0과 같은 제2 논리 값을 BL(250)에 패스(pass)한다. 예시적 동작(500)은 마찬가지로, 기록 모드 동작에서 메모리 스토리지 디바이스에 기록될
Figure pat00090
(256), 예를 들어 논리 0과 같은 제2 논리 값을
Figure pat00091
(252)에 패스한다.
도 3에서 설명한 바와 같이, 회로부 노드(A3) 및 회로부 노드(A4)는 기록 모드 동작의 시간(t0) 및 시간(t2) 동안 플로팅 노드가 되도록 구성된다. 도 3에 도시된 예시적 실시형태에서, 회로부 노드(A3)는 논리 1과 같은 제1 논리 값으로 대략적으로 플로트(float)하고, 회로부 노드(A4)는 기록 모드 동작의 시간(t0) 및 시간(t2) 동안 논리 0과 같은 제2 논리 값으로 대략 플로트한다. 도 3에 도시된 바와 같이, 회로부 노드(A3)는 논리 1과 같은 제1 논리 값으로부터 논리 0과 같은 제2 논리 값으로 변경되고(transition), data(254)는 논리 1과 같은 제1 논리 값으로부터 논리 0과 같은 제2 논리 값으로 변경된다. 회로부 노드(A4)는 마찬가지로 논리 0과 같은 제2 논리 값으로부터 논리 1과 같은 제1 논리 값으로 변경되고(transition),
Figure pat00092
(256)는 논리 0과 같은 제2 논리 값으로부터 논리 1과 같은 제1 논리 값으로 변경된다.
마찬가지로, 도 5에서 설명한 바와 같이, 회로부 노드(A3) 및 회로부 노드(A4)는 기록 모드 동작의 시간(t0) 및 시간(t2) 동안 플로팅 노드가 되도록 구성된다. 도 5에 도시된 예시적 실시형태에서, 회로부 노드(A3) 및 회로부 노드(A4)는 논리 1과 같은 제1 논리 값과 논리 0과 같은 제2 논리 값 사이의 대략적인 중간지점으로 플로트한다. 도 5에 도시된 바와 같이, 회로부 노드(A3)는 대략 중간지점으로부터 논리 0과 같은 제2 논리 값으로 변경되고, data(254)는 논리 1과 같은 제1 논리 값으로부터 논리 0과 같은 제2 논리 값으로 변경된다. 회로부 노드(A4)는 마찬가지로, 대략 중간지점으로부터 논리 1과 같은 제1 논리 값으로 변경되고,
Figure pat00093
(254)는 논리 0과 같은 제2 논리 값으로부터 논리 1과 같은 제1 논리 값으로 변경된다. 이 경우에, 도 5에 도시된 바와 같은 회로부 노드(A3) 및 회로부 노드(A4)의 이러한 변경은 아래 표 1에 표시된 바와 같이 도 3에 도시된 회로부 노드(A3) 및 회로부 노드(A4)의 변경보다 적은 전력을 소비한다.
[표 1]
Figure pat00094
표 1에 예시된 바와 같이, "데이터 변경"은 4 사이클 기간 동안 data(254) 및/또는
Figure pat00095
(256)에 대하여, 논리 1과 같은 제1 논리 값과 논리 0과 같은 제2 논리 값 사이의 변경의 수를 나타낸다. 예를 들어, "25% 데이터 변경"은 4 사이클 기간 동안 data(254) 및/또는
Figure pat00096
(256)의 논리 1과 같은 제1 논리 값과 논리 0과 같은 제2 논리 값 사이에서 1번의 변경을 나타낸다. 도 2 및 도 3에서 전술한 바와 같은 기록 드라이버(200)는, "25% 데이터 변경" 동안 논리 0과 같은 제2 논리 값으로부터 제1 논리 값으로의 회로부 노드(A3) 및 회로부 노드(A4)의 1번의 완전 예비 충전, "50% 데이터 변경" 동안 회로부 노드(A3) 및 회로부 노드(A4)의 2번의 완전 예비 충전, "75% 데이터 변경" 동안 회로부 노드(A3) 및 회로부 노드(A4)의 3번의 완전 예비 충전, 및 "100% 데이터 변경" 동안 회로부 노드(A3) 및 회로부 노드(A4)의 4번의 완전 예비 충전이 이루어진다. 도 4 및 도 5에서 전술한 바와 같은 기록 드라이버(400)는, "25% 데이터 변경", "50% 데이터 변경", "75% 데이터 변경", 및 "100% 데이터 변경" 동안, 대략 중간지점으로부터 논리 1과 같은 제1 논리 값 및/또는 논리 0과 같은 제2 논리 값으로의 회로부 노드(A3) 및 회로부 노드(A4)의 4번의 절반 예비 충전이 이루어진다.
이 경우에, 표 1에 예시된 바와 같이, 기록 드라이버(200) 및/또는 기록 드라이버(400)는, "25% 데이터 변경", "50% 데이터 변경", "75% 데이터 변경", 및 "100% 데이터 변경" 동안, 4 사이클 기간 동안 내부 회로부 노드의 4번의 완전 예비 충전이 이루어지는, 종래의 기록 드라이버보다 전력을 절약한다. 표 1에 표시된 바와 같이, 기록 드라이버(200)는, "25% 데이터 변경", "50% 데이터 변경", "75% 데이터 변경", 및 "100% 데이터 변경" 동안의 종래의 기록 드라이버의 내부 회로부 노드의 4번의 완전 예비 충전을 위해 필요한 전력에 비교할 경우, "25% 데이터 변경" 동안 회로부 노드(A3) 및 회로부 노드(A4)의 1번의 완전 예비 충전 동안 75% 절전 비, "50% 데이터 변경" 동안 회로부 노드(A3) 및 회로부 노드(A4)의 2번의 완전 예비 충전 동안 50% 절전 비, "75% 데이터 변경" 동안 회로부 노드(A3) 및 회로부 노드(A4)의 3번의 완전 예비 충전 동안 25% 절전 비, 및 "100% 데이터 변경" 동안 회로부 노드(A3) 및 회로부 노드(A4)의 4번의 완전 예비 충전 동안 0% 절전 비를 갖는다. "25% 데이터 변경", "50% 데이터 변경", "75% 데이터 변경", 및 "100% 데이터 변경" 동안 종래의 기록 드라이버의 내부 회로부 노드의 4번의 완전 예비 충전을 위해 필요한 전력에 비교하면, 기록 드라이버(400)는 "25% 데이터 변경", "50% 데이터 변경", "75% 데이터 변경", 및 "100% 데이터 변경" 동안 회로부 노드(A3) 및 회로부 노드(A4)의 2번의 예비 충전에 동등한 4번의 절반 예비 충전에 대하여 50% 절전 비를 갖는다.
[예시적 메모리 스토리지 디바이스를 위한 예시적 동작 제어 플로우]
도 6은 본 개시의 예시적 실시형태에 따른 예시적 메모리 스토리지 디바이스에 대한 예시적 동작들의 플로우차트를 도시한다. 본 개시는 이러한 동작 설명에 한정되지 않는다. 오히려, 관련 기술 분양의 통상의 기술자에게는 다른 동작 제어 플로우가 본 개시의 범위 및 사상 내에 있다는 것이 명백할 것이다. 하기의 논의는, 기록 모드 동작에서 동작하는 도 1에서 전술한 바와 같은 메모리 스토리지 디바이스(100) 등의 예시적 메모리 스토리지 디바이스를 위한 예시적 동작 제어 플로우(600)을 설명한다.
동작(602)에서, 동작 제어 플로우(600)는 기록 모드 동작의 예비 충전 페이즈로 진입한다. 예를 들어, 동작 제어 플로우(600)가 디어서트할 수 있고, 예를 들어 기록 모드 동작의 예비 충전 페이즈로 진입하기 위해 기록 인에이블 제어 신호(260) 및/또는 클로킹 신호(262)와 같은 예시적 메모리 스토리지 디바이스의 다수의 제어 신호들을 제1 논리 값으로 설정할 수 있다. 도 6에 도시된 예시적 실시형태에서, 동작 제어 플로우(600)는, 예시적 메모리 스토리지 디바이스의 메모리 셀(106.1.1 내지 106.m.n) 중에서의 하나와 같은 메모리 셀을 선택하기 위해 WL(108.1 내지 108.n)로부터 WL 중 하나와 같은 WL을 어서트한다. 그 후에, 동작 제어 플로우(600)는, 도 1에서 전술한 바와 같은 BLs(110.1 내지 110.m)으로부터 BL 중 하나와 같은 BL, 및 도 1에서 전술한 바와 같은
Figure pat00097
(
Figure pat00098
내지
Figure pat00099
) 중 하나와 같은 대응하는
Figure pat00100
을, 기록 모드 동작의 예비 충전 페이즈에서 논리 1과 같은 제1 논리 값으로 충전 - 예비 충전이라고도 함 - 한다.
동작(604)에서, 동작 제어 플로우(600)는, 동작(602)의 BL 및 대응하는
Figure pat00101
로부터 예시적 메모리 스토리지 디바이스의 기록 드라이버(104)와 같은 기록 드라이버를 전기적으로 격리시킨다. 동작 제어 플로우(600)는, 동작(604)에서의 도 1에서 전술한 바와 같이 기록 드라이버와 BL 및 대응하는
Figure pat00102
사이에 고임피던스(Hi-Z) 경로를 효과적으로 제공한다.
동작(606)에서, 동작 제어 플로우(600)는 기록 모드 동작의 기록 페이즈로 진입한다. 예를 들어, 동작 제어 플로우(600)는 어서트할 수 있어서, 예를 들어 기록 모드 동작의 기록 페이즈로 진입하기 위해 동작(602)의 다수의 제어 신호를 제2 논리 값으로 설정할 수 있다. 기록 모드 동작의 기록 페이지 동안, 동작 제어 플로우(600)는, 동작(604)의 기록 드라이버가 전자 데이터 예를 들어 논리 1과 같은 제1 논리 값 또는 논리 0과 같은 제2 논리 값을 동작(602)의 메모리 셀에 기록하게 하기 위해, 동작(602)의 BL 및 대응하는
Figure pat00103
상에 동작(604)의 기록 드라이버를 전기적으로 커플링한다. 동작 제어 플로우(600)는, 동작(606)에서, 도면에서 전술한 바와 같이, 동작(602)의 기록 드라이버와 BL 및 대응하는
Figure pat00104
사이에 저임피던스(Low-Z) 경로를 효과적으로 제공한다.
동작(608)에서, 동작 제어 플로우(600)는, 기록 모드 동작의 기록 페이즈에서 동작(602)의 메모리 셀에 동작(602)의 BL 및 대응하는
Figure pat00105
상에 전자 데이터를 기록한다.
[결론]
상기 상세한 설명은 메모리 셀 및 기록 드라이버를 가진 메모리 스토리지 디바이스를 개시한다. 기록 드라이버는, 기록 모드 동작의 예비 충전 페이즈 동안 메모리 셀로부터 격리되고, 기록 모드 동작의 기록 페이즈 동안 메모리 셀에 커플링된다. 메모리 스토리지 디바이스는, 기록 모드 동작의 예비 충전 페이즈 동안, 메모리 셀과 기록 드라이버 사이의 데이터 라인을 논리 값으로 충전한다. 기록 드라이버는, 기록 모드 동작의 기록 페이즈 동안 메모리 셀에 데이터를 기록한다.
상기 상세한 설명은 추가적으로 메모리 스토리지 디바이스를 위한 기록 드라이버를 개시한다. 기록 드라이버는 기록 회로부 및 격리 회로부를 포함한다. 기록 회로부는, 기록 모드 동작의 기록 페이즈 동안 메모리 셀에 데이터를 기록한다. 격리 회로부는, 메모리 셀로부터 기록 회로부를 격리시키기 위해 기록 모드 동작의 예비 충전 페이즈 동안 동작 전압 서플라이로부터 기록 회로부를 격리시키고, 메모리 셀에 기록 회로부를 커플링하기 위한 기록 모드 동작의 기록 페이즈 동안 동작 전압 서플라이에 기록 회로부를 커플링한다. 메모리 스토리지 디바이스는, 기록 모드 동작의 예비 충전 페이즈 동안, 메모리 셀과 기록 드라이버 사이의 데이터 라인을 논리 값으로 충전한다.
상기 상세한 설명은 추가적으로 메모리 스토리지 디바이스 동작시키기 위한 방법을 개시한다. 상기 방법은, 기록 모드 동작의 예비 충전 페이즈 동안 메모리 셀과 기록 드라이버 사이의 데이터 라인으로부터 기록 드라이버를 격리시키는 단계; 기록 모드 동작의 예비 충전 페이즈 동안 데이터 라인을 논리 값으로 충전하는 단계; 기록 모드 동작의 기록 페이즈 동안 데이터 라인에 기록 드라이버를 커플링하는 단계; 및 기록 모드 동작의 기록 페이즈 동안 기록 드라이버로부터의 데이터를 메모리 셀에 기록하는 단계를 포함한다.
1) 본 개시의 실시형태에 따른, 메모리 스토리지 디바이스는, 메모리 셀; 및 기록 드라이버(write driver)를 포함하고, 상기 기록 드라이버는, 기록 모드 동작의 예비 충전 페이즈(pre-charge phase) 동안 - 상기 메모리 스토리지 디바이스는 상기 기록 모드 동작의 예비 충전 페이즈 동안 상기 메모리 셀과 상기 기록 드라이버 사이의 데이터 라인을 논리 값으로 충전하도록 구성됨 - 상기 메모리 셀로부터 격리되고(isolated), 기록 모드 동작의 기록 페이즈(write-phase) 동안 - 상기 기록 드라이버는 상기 기록 모드 동작의 기록 페이즈 동안 상기 메모리 셀에 데이터를 기록하도록 구성됨 - 상기 메모리 셀에 커플링되도록 구성된다.
2) 본 개시의 실시형태에 따른, 메모리 스토리지 디바이스에 있어서, 상기 기록 드라이버는, 상기 메모리 셀로부터 상기 기록 드라이버를 격리하기 위해, 상기 기록 드라이버와 상기 메모리 셀 사이에 고임피던스 경로를 제공하도록 구성된다.
3) 본 개시의 실시형태에 따른, 메모리 스토리지 디바이스에 있어서, 상기 고임피던스 경로는 메가오옴(㏁) 단위이다.
4) 본 개시의 실시형태에 따른, 메모리 스토리지 디바이스에 있어서, 상기 기록 드라이버의 출력 회로부 노드는 상기 고임피던스 경로를 형성하기 위한 플로팅 회로부 노드인 것을 특징으로 한다.
5) 본 개시의 실시형태에 따른, 메모리 스토리지 디바이스에 있어서, 상기 플로팅 회로부 노드는 상기 메모리 셀과 상기 기록 드라이버 사이에 원치 않는 누설 경로를 방지하도록 구성된다.
6) 본 개시의 실시형태에 따른, 메모리 스토리지 디바이스에 있어서, 상기 기록 드라이버는, 상기 메모리 셀에 상기 기록 드라이버를 커플링하기 위해, 상기 기록 드라이버와 상기 메모리 셀 사이에 저임피던스 경로를 제공하도록 구성된다.
7) 본 개시의 실시형태에 따른, 메모리 스토리지 디바이스에 있어서, 상기 저임피던스 경로는 오옴(Ω) 단위이다.
8) 본 개시의 실시형태에 따른, 메모리 스토리지 디바이스에 있어서, 상기 기록 드라이버는, 기록 회로부; 및 격리 회로부(isolation circuitry)를 포함하고, 상기 기록 회로부는, 상기 기록 모드 동작의 기록 페이즈 동안 상기 메모리 셀에 상기 데이터를 기록하도록 구성되고, 상기 격리 회로부는, 상기 메모리 셀로부터 상기 기록 회로부를 격리하기 위해, 상기 기록 모드 동작의 예비 충전 페이즈 동안 동작 전압 서플라이로부터 상기 기록 회로부를 격리하고, 상기 메모리 셀에 상기 기록 회로부를 커플링하기 위해 상기 기록 모드 동작의 기록 페이즈 동안 상기 동작 전압 서플라이에 상기 기록 회로부를 커플링하도록 구성된다.
9) 본 개시의 실시형태에 따른, 메모리 스토리지 디바이스에 있어서, 상기 기록 회로부는, 인버터를 형성하도록 배열된 PMOS(p-type metal-oxide-semiconductor field-effect) 트랜지스터 및 NMOS(n-type metal-oxide-semiconductor field-effect) 트랜지스터를 포함하고, 상기 격리 회로부는 또한, 상기 기록 모드 동작의 예비 충전 페이즈 동안 상기 동작 전압 서플라이로부터 상기 PMOS 트랜지스터를 격리하고, 상기 메모리 셀에 상기 기록 회로부를 커플링하기 위해 상기 기록 모드 동작의 기록 페이즈 동안 상기 동작 전압 서플라이에 상기 PMOS 트랜지스터를 커플링하도록 구성된다.
10) 본 개시의 실시형태에 따른, 메모리 스토리지 디바이스에 있어서, 상기 격리 회로부는, PMOS 트랜지스터를 포함하고, 상기 PMOS 트랜지스터는, 상기 메모리 셀로부터 상기 기록 회로부를 격리하기 위해 상기 기록 모드 동작의 예비 충전 페이즈 동안 상기 동작 전압 서플라이로부터 상기 기록 회로부를 격리하고, 상기 메모리 셀에 상기 기록 회로부를 커플링하기 위해 상기 기록 모드 동작의 기록 페이즈 동안 상기 동작 전압 서플라이에 상기 기록 회로부를 커플링하도록 구성된다.
11) 본 개시의 실시형태에 따른, 메모리 스토리지 디바이스에 있어서, 상기 메모리 셀은 메모리 어레이의 복수의 메모리 셀들 중 하나이고, 상기 메모리 스토리지 디바이스는 상기 메모리 셀을 선택하기 위해 상기 데이터 라인을 어서트(assert)하도록 구성된다.
12) 본 개시의 다른 실시형태에 따른, 메모리 스토리지 디바이스용 기록 드라이버는, 기록 회로부; 및 격리 회로부를 포함하고, 상기 기록 회로부는, 기록 모드 동작의 기록 페이즈 동안 메모리 셀에 데이터를 기록하도록 구성되고, 상기 격리 회로부는, 상기 메모리 셀로부터 상기 기록 회로부를 격리하기 위해 상기 기록 모드 동작의 예비 충전 페이즈 동안 - 상기 메모리 스토리지 디바이스는, 상기 기록 모드 동작의 상기 예비 충전 페이즈 동안 상기 메모리 셀과 상기 기록 드라이버 사이의 데이터 라인을 논리 값으로 충전하도록 구성됨 - 동작 전압 서플라이로부터 상기 기록 회로부를 격리하고, 상기 메모리 셀에 상기 기록 회로부를 커플링하기 위해 상기 기록 모드 동작의 기록 페이즈 동안 상기 동작 전압 서플라이에 상기 기록 회로부를 커플링하도록 구성된다.
13) 본 개시의 다른 실시형태에 따른, 메모리 스토리지 디바이스용 기록 드라이버에 있어서, 상기 격리 회로부는 PMOS 트랜지스터를 포함하고, 상기 PMOS 트랜지스터는, 상기 메모리 셀로부터 상기 기록 회로부를 격리하기 위해 상기 기록 모드 동작의 예비 충전 페이즈 동안 상기 동작 전압 서플라이로부터 상기 기록 회로부를 격리하고, 상기 메모리 셀에 상기 기록 회로부를 커플링하기 위해 상기 기록 모드 동작의 기록 페이즈 동안 상기 동작 전압 서플라이에 상기 기록 회로부를 커플링하도록 구성된다.
14) 본 개시의 다른 실시형태에 따른, 메모리 스토리지 디바이스용 기록 드라이버에 있어서, 상기 기록 회로부는, 인버터를 형성하도록 배열된 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하고, 상기 격리 회로부는 또한, 상기 기록 모드 동작의 예비 충전 페이즈 동안 상기 동작 전압 서플라이로부터 상기 PMOS 트랜지스터를 격리하고, 상기 메모리 셀에 상기 기록 회로부를 커플링하기 위해 상기 기록 모드 동작의 기록 페이즈 동안 상기 동작 전압 서플라이에 상기 기록 회로부를 커플링하도록 구성된다.
15) 본 개시의 다른 실시형태에 따른, 메모리 스토리지 디바이스용 기록 드라이버에 있어서, 상기 격리 회로부는, 상기 데이터 라인으로부터 상기 기록 회로부를 격리하기 위해 상기 기록 모드 동작의 예비 충전 페이즈 동안 상기 동작 전압 서플라이로부터 상기 기록 회로부를 격리하고, 상기 데이터 라인에 상기 기록 회로부를 커플링하기 위해 상기 기록 모드 동작의 기록 페이즈 동안 상기 동작 전압 서플라이에 상기 기록 회로부를 커플링하도록 구성된다.
16) 본 개시의 또 다른 실시형태에 따른, 메모리 스토리지 디바이스를 동작시키는 방법은, 상기 메모리 스토리지 디바이스에 의해, 기록 모드 동작의 예비 충전 페이즈 동안 메모리 셀과 기록 드라이버 사이의 데이터 라인으로부터 상기 기록 드라이버를 격리하는 단계; 상기 메모리 스토리지 디바이스에 의해, 기록 모드 동작의 예비 충전 페이즈 동안 상기 데이터 라인을 논리 값으로 충전하는 단계; 상기 메모리 스토리지 디바이스에 의해, 상기 기록 모드 동작의 기록 페이즈 동안 상기 데이터 라인에 상기 기록 드라이버를 커플링하는 단계; 및 상기 메모리 스토리지 디바이스에 의해, 상기 기록 모드 동작의 기록 페이즈 동안 상기 기록 드라이버로부터의 데이터를 상기 메모리 셀에 기록하는 단계를 포함한다.
17) 본 개시의 또 다른 실시형태에 따른, 메모리 스토리지 디바이스를 동작시키는 방법에 있어서, 상기 격리하는 단계는, 상기 기록 드라이버와 상기 메모리 셀 사이에 고임피던스 경로를 제공하기 위해 상기 기록 모드 동작의 예비 충전 페이즈 동안 동작 전압 서플라이로부터 상기 기록 드라이버를 격리하는 단계를 포함한다.
18) 본 개시의 또 다른 실시형태에 따른, 메모리 스토리지 디바이스를 동작시키는 방법에 있어서, 상기 고임피던스 경로는 메가오옴(㏁) 단위이다.
19) 본 개시의 또 다른 실시형태에 따른, 메모리 스토리지 디바이스를 동작시키는 방법에 있어서, 상기 커플링하는 단계는, 상기 기록 드라이버와 상기 메모리 셀 사이에 저임피던스 경로를 제공하기 위해 상기 기록 모드 동작의 기록 페이즈 동안 동작 전압 서플라이에 상기 기록 드라이버를 커플링하는 단계를 포함한다.
20) 본 개시의 또 다른 실시형태에 따른, 메모리 스토리지 디바이스를 동작시키는 방법에 있어서, 상기 저임피던스 경로는 오옴(Ω) 단위이다.
상기 상세한 설명은 본 개시와 일치하는 예시적 실시형태를 예시하기 위해 첨부 도면을 참조한다. "예시적 실시형태"에 대한 상기 상세한 설명에서의 언급들은 설명된 예시적 실시형태가 특정 특징, 구조, 또는 특성을 포함할 수 있음을 나타내지만, 모든 예시적 실시형태는 반드시 특정 특징, 구조, 또는 특성을 포함하지 않을 수 있다. 또한, 이러한 문구는 동일한 예시적 실시형태를 나타낼 필요가 없다. 또한, 예시적 실시형태와 관련하여 설명된 임의의 특징, 구조, 또는 특성은 명시 적으로 설명되든지 여부에 관계없이 다른 예시적 실시형태의 특징, 구조, 또는 특성과 독립적으로 또는 임의의 조합으로 포함될 수 있다.
상기 상세한 설명은 본 개시를 한정하는 것을 의미하지 않는다. 대신, 본 개시의 범위는 후속하는 청구범위와 그 등가물에 의해서만 규정된다. 요약 섹션이 아닌 상세한 설명 섹션이 청구범위를 해석하기 위해 사용되는 것을 의도한다고 인식되어야 한다. 요약 섹션은 하나 이상의 예시적 실시형태를 설명할 수 있으며, 이에 따라 본 개시 및 이하의 특허청구 범위와 그 등가물을 어떤 식으로든 제한하고자 하는 것은 아니다.
상기 상세한 설명에서 설명된 예시적 실시형태는 예시를 목적으로 제공되었으며, 한정을 의도하지 않는다. 다른 예시적 실시형태도 가능하며, 본 개시의 사상 및 범위 내에 있는 예시적 실시형태에 대한 수정도 이루어질 수 있다. 상기 상세한 설명은 특정 기능의 구현 및 그 관계를 설명하는 기능적 빌딩 블록의 도움으로 설명되었다. 이러한 기능적 빌딩 블록의 경계는 설명의 편의를 위해 본 명세서에서 임의로 정의되었다. 특정 기능과 그 관계가 적절하게 수행되는 한, 대체 경계가 정의될 수 있다.
본 개시의 실시형태는 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수 있다. 본 개시의 실시형태는 하나 이상의 프로세서에 의해 판독 및 실행될 수 있는 기계 판독 가능 매체에 저장된 명령어로서 구현될 수도 있다. 기계 판독 가능 매체는 기계(예를 들어, 컴퓨팅 회로부)에 의해 판독 가능한 형태로 정보를 저장 또는 전송하기 위한 임의의 메카니즘을 포함할 수 있다. 예를 들어, 기계 판독 가능 매체는, ROM(read only memory); RAM(random access memory); 자기 디스크 스토리지 매체; 광학 스토리지 매체; 플래시 메모리 디바이스; 및 기타와 같은 비일시적 기계 판독 가능 매체를 포함할 수 있다. 다른 예로서, 기계 판독 가능 매체는, 전기적, 광학적, 음향적, 또는 다른 형태의 전파 신호(예를 들어, 반송파, 적외선 신호, 디지털 신호 등)와 같은 일시적 기계 판독 가능 매체를 포함할 수 있다. 또한, 펌웨어, 소프트웨어, 루틴들, 명령어들은 본 명세서에서 특정 동작들을 수행하는 것으로 설명될 수 있다. 그러나, 이러한 설명은 단지 편의를 위한 것일 뿐이며, 이러한 동작은 실제로 컴퓨팅 디바이스, 프로세서, 제어기, 또는 펌웨어, 소프트웨어, 루틴, 명령어 등을 실행하는 다른 디바이스로부터 야기된다는 것을 이해해야 한다.
상기 상세한 설명은, 본 개시의 사상 및 범위로부터 벗어나지 않고, 다른 사람이 관련 기술 분야의 통상의 기술자의 지식을 적용함으로써, 과도한 실험없이 그러한 예시적인 실시형태들에 대한 다양한 응용예를 용이하게 변형 및/또는 개조할 수 있다는 본 개시의 일반적인 특징을 완전히 나타냈다. 따라서, 이러한 적응 및 수정은 여기에 개시된 가르침과 안내에 기초하는 예시적 실시형태의 의미(meaning) 및 복수의 등가물 내에 있는 것으로 의도된다. 본 명세서의 용어 또는 어법이 여기에서의 가르침을 고려하여 통상의 기술자에 의해 이해되게 하기 위해, 여기에서의 어법 또는 용어는 한정이 아닌 설명을 위한 것임이 이해되어야 한다.

Claims (10)

  1. 메모리 스토리지 디바이스에 있어서,
    메모리 셀; 및
    기록 드라이버(write driver)
    를 포함하고,
    상기 기록 드라이버는,
    기록 모드 동작의 예비 충전 페이즈(pre-charge phase) 동안 상기 메모리 셀로부터 상기 기록 드라이버를 격리(isolate)하기 위해, 상기 기록 드라이버와 상기 메모리 셀 사이에 고임피던스 경로를 형성하고 - 상기 기록 드라이버의 출력 회로부 노드는 상기 고임피던스 경로를 형성하기 위한 플로팅 회로부 노드인 것을 특징으로 하고, 상기 메모리 스토리지 디바이스는 상기 기록 모드 동작의 예비 충전 페이즈 동안 상기 메모리 셀과 상기 기록 드라이버 사이의 데이터 라인을 충전하도록 구성됨 - ,
    기록 모드 동작의 기록 페이즈(write phase) 동안 상기 메모리 셀에 상기 기록 드라이버를 커플링하기 위해, 상기 기록 드라이버와 상기 메모리 셀 사이에 저임피던스 경로를 형성하도록 - 상기 기록 드라이버는 또한, 상기 기록 모드 동작의 기록 페이즈 동안 상기 메모리 셀에 데이터를 기록하도록 구성됨 -
    구성되고,
    상기 기록 드라이버의 출력 회로부 노드는 제1 회로부 노드 및 제2 회로부 노드를 포함하고, 상기 제1 회로부 노드 및 상기 제2 회로부 노드는 상기 기록 모드 동작의 예비 충전 페이즈 동안 제1 논리 값과 제2 논리 값 사이의 중간지점(midpoint)으로 플로트하고, 상기 제2 논리 값은 상기 제1 논리 값의 보수(complement)인 것인, 메모리 스토리지 디바이스.
  2. 제1항에 있어서,
    상기 고임피던스 경로는 메가오옴(㏁) 단위인 것인, 메모리 스토리지 디바이스.
  3. 제1항에 있어서,
    상기 플로팅 회로부 노드는 상기 메모리 셀과 상기 기록 드라이버 사이의 원치 않는 누설 경로를 방지하도록 구성되는 것인, 메모리 스토리지 디바이스.
  4. 제1항에 있어서,
    상기 저임피던스 경로는 오옴(Ω) 단위인 것인, 메모리 스토리지 디바이스.
  5. 제1항에 있어서,
    상기 기록 드라이버는,
    기록 회로부; 및
    격리 회로부(isolation circuitry)
    를 포함하고,
    상기 기록 회로부는, 상기 기록 모드 동작의 기록 페이즈 동안 상기 메모리 셀에 상기 데이터를 기록하도록 구성되고,
    상기 격리 회로부는,
    상기 고임피던스 경로를 형성하기 위해 상기 기록 모드 동작의 예비 충전 페이즈 동안 동작 전압 서플라이로부터 상기 기록 회로부를 격리하고,
    상기 저임피던스 경로를 형성하기 위해 상기 기록 모드 동작의 기록 페이즈 동안 상기 동작 전압 서플라이에 상기 기록 회로부를 커플링하도록
    구성되는 것인, 메모리 스토리지 디바이스.
  6. 제5항에 있어서,
    상기 기록 회로부는, 인버터를 형성하도록 배열된 PMOS(p-type metal-oxide-semiconductor field-effect) 트랜지스터 및 NMOS(n-type metal-oxide-semiconductor field-effect) 트랜지스터를 포함하고,
    상기 격리 회로부는 또한,
    상기 고임피던스 경로를 형성하기 위해 상기 기록 모드 동작의 예비 충전 페이즈 동안 상기 동작 전압 서플라이로부터 상기 PMOS 트랜지스터를 격리하고,
    상기 저임피던스 경로를 형성하기 위해 상기 기록 모드 동작의 기록 페이즈 동안 상기 동작 전압 서플라이에 상기 PMOS 트랜지스터를 커플링하도록
    구성되는 것인, 메모리 스토리지 디바이스.
  7. 제5항에 있어서,
    상기 격리 회로부는 PMOS 트랜지스터를 포함하고,
    상기 PMOS 트랜지스터는,
    상기 고임피던스 경로를 형성하기 위해 상기 기록 모드 동작의 예비 충전 페이즈 동안 상기 동작 전압 서플라이로부터 상기 기록 회로부를 격리하고,
    상기 저임피던스 경로를 형성하기 위해 상기 기록 모드 동작의 기록 페이즈 동안 상기 동작 전압 서플라이에 상기 기록 회로부를 커플링하도록
    구성되는 것인, 메모리 스토리지 디바이스.
  8. 제5항에 있어서,
    상기 기록 드라이버는 또한 논리 회로부를 포함하고,
    상기 논리 회로부는,
    상기 제1 논리 값에 있는 제어 신호에 응답하여, 상기 기록 회로부 및 상기 격리 회로부가 상기 기록 모드 동작의 예비 충전 페이즈에서 동작하게 하고,
    상기 제2 논리 값에 있는 제어 신호에 응답하여, 상기 기록 회로부 및 상기 격리 회로부가 상기 기록 모드 동작의 기록 페이즈에서 동작하게 하도록
    구성되는 것인, 메모리 스토리지 디바이스.
  9. 메모리 스토리지 디바이스용 기록 드라이버에 있어서,
    기록 회로부; 및
    격리 회로부
    를 포함하고,
    상기 기록 회로부는, 기록 모드 동작의 기록 페이즈 동안 메모리 셀에 데이터를 기록하도록 구성되고,
    상기 격리 회로부는,
    상기 기록 회로부와 상기 메모리 셀 사이에 고임피던스 경로를 형성하기 위해 상기 기록 모드 동작의 예비 충전 페이즈 동안 동작 전압 서플라이로부터 상기 기록 회로부를 격리하고 - 상기 기록 회로부의 출력 회로부 노드는 상기 고임피던스 경로를 형성하기 위한 플로팅 회로부 노드인 것을 특징으로 하고, 상기 메모리 스토리지 디바이스는 상기 기록 모드 동작의 예비 충전 페이즈 동안 상기 메모리 셀과 상기 기록 드라이버 사이의 데이터 라인을 충전하도록 구성됨 - ,
    상기 기록 회로부와 상기 메모리 셀 사이에 저임피던스 경로를 형성하기 위해 상기 기록 모드 동작의 기록 페이즈 동안 상기 동작 전압 서플라이에 상기 기록 회로부를 커플링하도록
    구성되고,
    상기 기록 회로부의 출력 회로부 노드는 제1 회로부 노드 및 제2 회로부 노드를 포함하고, 상기 제1 회로부 노드 및 상기 제2 회로부 노드는 상기 기록 모드 동작의 예비 충전 페이즈 동안 제1 논리 값과 제2 논리 값 사이의 중간지점으로 플로트하고, 상기 제2 논리 값은 상기 제1 논리 값의 보수인 것인, 기록 드라이버.
  10. 메모리 스토리지 디바이스를 동작시키는 방법에 있어서,
    상기 메모리 스토리지 디바이스에 의해, 기록 드라이버와 데이터 라인 사이에 고임피던스 경로를 형성하기 위해 기록 모드 동작의 예비 충전 페이즈 동안 메모리 셀과 상기 기록 드라이버 사이의 상기 데이터 라인으로부터 상기 기록 드라이버를 격리하는 단계 - 상기 기록 드라이버의 출력 회로부 노드는 상기 고임피던스 경로를 형성하기 위한 플로팅 회로부 노드인 것을 특징으로 함 - ;
    상기 메모리 스토리지 디바이스에 의해, 기록 모드 동작의 예비 충전 페이즈 동안 상기 데이터 라인을 충전하는 단계;
    상기 메모리 스토리지 디바이스에 의해, 상기 기록 드라이버와 상기 데이터 라인 사이에 저임피던스 경로를 형성하기 위해 상기 기록 모드 동작의 기록 페이즈 동안 상기 데이터 라인에 상기 기록 드라이버를 커플링하는 단계; 및
    상기 메모리 스토리지 디바이스에 의해, 상기 기록 모드 동작의 기록 페이즈 동안 상기 기록 드라이버로부터의 데이터를 상기 메모리 셀에 기록하는 단계
    를 포함하고,
    상기 기록 드라이버의 출력 회로부 노드는 제1 회로부 노드 및 제2 회로부 노드를 포함하고, 상기 제1 회로부 노드 및 상기 제2 회로부 노드는 상기 기록 모드 동작의 예비 충전 페이즈 동안 제1 논리 값과 제2 논리 값 사이의 중간지점으로 플로트하고, 상기 제2 논리 값은 상기 제1 논리 값의 보수인 것인, 메모리 스토리지 디바이스를 동작시키는 방법.
KR1020210066416A 2018-06-28 2021-05-24 메모리 스토리지 디바이스에서의 누설 경로 차단 KR102379091B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862691129P 2018-06-28 2018-06-28
US62/691,129 2018-06-28
US16/263,904 2019-01-31
US16/263,904 US10762934B2 (en) 2018-06-28 2019-01-31 Leakage pathway prevention in a memory storage device
KR1020190052982A KR20200001975A (ko) 2018-06-28 2019-05-07 메모리 스토리지 디바이스에서의 누설 경로 차단

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190052982A Division KR20200001975A (ko) 2018-06-28 2019-05-07 메모리 스토리지 디바이스에서의 누설 경로 차단

Publications (2)

Publication Number Publication Date
KR20210064143A true KR20210064143A (ko) 2021-06-02
KR102379091B1 KR102379091B1 (ko) 2022-03-25

Family

ID=68886215

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190052982A KR20200001975A (ko) 2018-06-28 2019-05-07 메모리 스토리지 디바이스에서의 누설 경로 차단
KR1020210066416A KR102379091B1 (ko) 2018-06-28 2021-05-24 메모리 스토리지 디바이스에서의 누설 경로 차단

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020190052982A KR20200001975A (ko) 2018-06-28 2019-05-07 메모리 스토리지 디바이스에서의 누설 경로 차단

Country Status (5)

Country Link
US (2) US10762934B2 (ko)
KR (2) KR20200001975A (ko)
CN (1) CN110660416B (ko)
DE (1) DE102019103708A1 (ko)
TW (2) TWI711045B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10762934B2 (en) * 2018-06-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage pathway prevention in a memory storage device
TWI762281B (zh) * 2021-04-26 2022-04-21 華邦電子股份有限公司 記憶體控制邏輯及記憶體位址重新導向方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905684A (en) * 1997-11-03 1999-05-18 Arm Limited Memory bit line output buffer
US6418067B1 (en) * 1999-07-12 2002-07-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device suitable for merging with logic
JP2004139741A (ja) * 2004-01-15 2004-05-13 Renesas Technology Corp 半導体装置
US20130083613A1 (en) * 2011-09-30 2013-04-04 Qualcomm Incorporated Method and Apparatus of Reducing Leakage Power in Multiple Port SRAM Memory Cell
US20150248929A1 (en) * 2014-03-03 2015-09-03 Renesas Electronics Corporation Semiconductor storage device
US20160267959A1 (en) * 2015-03-11 2016-09-15 Qualcomm Incorporated Write driver circuits for resistive random access memory (ram) arrays
WO2018111597A1 (en) * 2016-12-14 2018-06-21 Qualcomm Incorporated Write driver scheme for bit-writable memories

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1186557A (ja) * 1997-09-11 1999-03-30 Mitsubishi Electric Corp 同期型記憶装置および同期型記憶装置におけるデータ読み出し方法
US5959916A (en) * 1998-02-06 1999-09-28 International Business Machines Corporation Write driver and bit line precharge apparatus and method
JP2000235800A (ja) * 1999-02-12 2000-08-29 Mitsubishi Electric Corp 半導体記憶装置
KR100316183B1 (ko) * 1999-12-28 2001-12-12 박종섭 입출력라인의 부하를 분산시킬 수 있는 입출력 구조를갖는 반도체 메모리 장치
US8559254B2 (en) * 2010-07-07 2013-10-15 Hynix Semiconductor Inc. Precharging circuit and semiconductor memory device including the same
KR101986335B1 (ko) * 2012-10-08 2019-06-05 삼성전자주식회사 보상 저항성 소자를 포함하는 저항성 메모리 장치
US9536578B2 (en) * 2013-03-15 2017-01-03 Qualcomm Incorporated Apparatus and method for writing data to memory array circuits
US9147451B2 (en) * 2013-03-20 2015-09-29 Arm Limited Memory device and method of controlling leakage current within such a memory device
US8971133B1 (en) * 2013-09-26 2015-03-03 Arm Limited Memory device and method of operation of such a memory device
KR102232922B1 (ko) * 2014-08-11 2021-03-29 삼성전자주식회사 쓰기 보조 회로를 포함하는 스태틱 랜덤 액세스 메모리 장치
US9378789B2 (en) * 2014-09-26 2016-06-28 Qualcomm Incorporated Voltage level shifted self-clocked write assistance
US9324392B1 (en) * 2014-10-23 2016-04-26 Arm Limited Memory device and method of performing a write operation in a memory device
KR102529187B1 (ko) * 2016-03-31 2023-05-04 삼성전자주식회사 복수의 통신 규격들을 지원하는 수신 인터페이스 회로 및 이를 포함하는 메모리 시스템
US9865337B1 (en) * 2017-03-22 2018-01-09 Qualcomm Incorporated Write data path to reduce charge leakage of negative boost
US10762934B2 (en) * 2018-06-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage pathway prevention in a memory storage device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5905684A (en) * 1997-11-03 1999-05-18 Arm Limited Memory bit line output buffer
US6418067B1 (en) * 1999-07-12 2002-07-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device suitable for merging with logic
JP2004139741A (ja) * 2004-01-15 2004-05-13 Renesas Technology Corp 半導体装置
US20130083613A1 (en) * 2011-09-30 2013-04-04 Qualcomm Incorporated Method and Apparatus of Reducing Leakage Power in Multiple Port SRAM Memory Cell
US20150248929A1 (en) * 2014-03-03 2015-09-03 Renesas Electronics Corporation Semiconductor storage device
US20160267959A1 (en) * 2015-03-11 2016-09-15 Qualcomm Incorporated Write driver circuits for resistive random access memory (ram) arrays
WO2018111597A1 (en) * 2016-12-14 2018-06-21 Qualcomm Incorporated Write driver scheme for bit-writable memories

Also Published As

Publication number Publication date
US20200005835A1 (en) 2020-01-02
US11264066B2 (en) 2022-03-01
KR102379091B1 (ko) 2022-03-25
TWI711045B (zh) 2020-11-21
TW202001916A (zh) 2020-01-01
US20200388308A1 (en) 2020-12-10
TWI742910B (zh) 2021-10-11
CN110660416B (zh) 2021-10-15
TW202107471A (zh) 2021-02-16
DE102019103708A1 (de) 2020-01-02
KR20200001975A (ko) 2020-01-07
CN110660416A (zh) 2020-01-07
US10762934B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
KR102241046B1 (ko) 메모리 셀 어레이 및 그 운영 방법
US9576622B2 (en) Reading data from a memory cell
US6552944B2 (en) Single bitline direct sensing architecture for high speed memory device
JPH05166365A (ja) ダイナミック型半導体記憶装置
KR102379091B1 (ko) 메모리 스토리지 디바이스에서의 누설 경로 차단
US8451675B2 (en) Methods for accessing DRAM cells using separate bit line control
TWI261251B (en) Semiconductor memory device
JP2010231828A (ja) 半導体記憶装置
US20110205822A1 (en) Bitline sense amplifier, memory core including the same and method of sensing charge from a memory cell
KR102292359B1 (ko) 메모리 스토리지 디바이스 내의 부스트 바이패스 회로부
US8437204B2 (en) Memory array with corresponding row and column control signals
US9076501B2 (en) Apparatuses and methods for reducing current leakage in a memory
US6930902B2 (en) Device for storing information and a method for partial write and restore
US8681574B2 (en) Separate pass gate controlled sense amplifier
JP3762416B2 (ja) 不揮発性半導体記憶装置
JPH0817034B2 (ja) 半導体記憶装置
TW202119416A (zh) 記憶體寫入裝置及方法
JP3256868B2 (ja) スタティック形半導体メモリ
JP3727864B2 (ja) 不揮発性半導体記憶装置
US11830569B2 (en) Readout circuit, memory, and method of reading out data of memory
US20230246018A1 (en) Memory cell array and method of operating same
JP4021806B2 (ja) 不揮発性半導体記憶装置
JPH0877781A (ja) 不揮発性半導体記憶装置
JP2000195276A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant