KR20210062716A - 픽셀 정렬을 위한 수정 루프를 사용한 결함 위치 결정 - Google Patents

픽셀 정렬을 위한 수정 루프를 사용한 결함 위치 결정 Download PDF

Info

Publication number
KR20210062716A
KR20210062716A KR1020217015110A KR20217015110A KR20210062716A KR 20210062716 A KR20210062716 A KR 20210062716A KR 1020217015110 A KR1020217015110 A KR 1020217015110A KR 20217015110 A KR20217015110 A KR 20217015110A KR 20210062716 A KR20210062716 A KR 20210062716A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
image
offset
swath
alignment
Prior art date
Application number
KR1020217015110A
Other languages
English (en)
Inventor
데이비드 다울링
타루나크 싱
비욘 브라우어
산토시 바타차랴
브라이언트 맨티플리
후청 리
샤오춘 리
숀 상봉 박
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20210062716A publication Critical patent/KR20210062716A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Liquid Crystal (AREA)

Abstract

반도체 웨이퍼 이미지 정렬 방법은 반도체 웨이퍼 결함 검사 시스템에서 수행된다. 이 방법에서 반도체 웨이퍼는 반도체 웨이퍼 결함 검사 시스템에 로딩된다. 반도체 웨이퍼에 대해 사전 검사 정렬이 수행된다. 사전 검사 정렬을 수행한 후, 반도체 웨이퍼 상의 제1 영역의 제1 이미지를 생성하기 위해 제1 스와스가 실행된다. 알려진 지점에 대한 제1 이미지에서 타겟 구조의 오프셋이 결정된다. 오프셋을 사용하여, 제1 이미지에 대한 결함 식별이 수행된다. 제1 스와스를 실행하고 오프셋을 결정한 후, 반도체 웨이퍼 상의 제2 영역의 제2 이미지를 생성하기 위해 제2 스와스가 실행된다. 제2 스와스를 실행하는 동안, 오프셋을 사용하여 반도체 웨이퍼의 런-타임 정렬이 수행된다.

Description

픽셀 정렬을 위한 수정 루프를 사용한 결함 위치 결정
관련 출원
본 출원은 2018년 10월 19일에 출원되고 명칭이 "Defect Location Accuracy”으로 명명된 미국 가특허 출원 제62/748,043호에 대한 우선권을 주장하며, 이는 모든 목적을 위해 그 전체가여기에 참고로 포함된다.
기술 분야
본 개시 내용은 반도체 웨이퍼에 대한 결함 검사에 관한 것으로, 보다 구체적으로는 결함 검출을 위한 웨이퍼 이미지 정렬에 관한 것이다.
결함은 타겟 다이의 타겟 이미지를 생성하고, 검사 도구를 사용하고, 타겟 이미지로부터 레퍼런스 다이의 레퍼런스 이미지를 감산함으로써(또는 그 반대로) 반도체 웨이퍼 상에서 식별될 수 있다. 타겟 이미지와 참조 이미지의 차이는, 결함을 나타낼 수 있다. 이러한 결함 식별이 정확하려면, 타겟 이미지의 각각의 픽셀은, 기준 이미지의 각각의 픽셀과 동일한 다이 상의 위치에 대응해야한다. 따라서, 웨이퍼는 검사 도구에서 정확하게 정렬되어, 타겟 이미지와 참조 이미지 사이의 이러한 픽셀 대응을 보장해야 한다. 그러나, 검사 도구에서 기준 웨이퍼 이미지 정렬에 대한 타겟은, 상당한 과제를 제시한다. 예를 들어, 검사 중에 반도체 웨이퍼를 국부적으로 가열하는 것은, 다이 크기를 국부적으로 변경시킬 수 있다. 이러한 국부적인 변경은, 정렬을 저하시키고 결함 위치를 식별하는 정확도를 저하시킨다. 또 다른 예에서, 웨이퍼 상의 다이 행(row)과 열(column) 사이의 어떤 오정렬 및 검사 도구에서 웨이퍼 척의 x-병진(translation) 및 y-병진 단계 사이의 어떤 오정렬은, 결함 위치 식별의 정확성을 저하시킬 것이다. 진동과 같은 다른 인자도 웨이퍼 이미지 정렬에 영향을 미치므로, 결함 위치 식별의 정확성에 영향을 미칠 수 있다.
도 1은 반도체 웨이퍼 결함 검사 시스템에서 수행되는 종래 기술의 웨이퍼 정렬 방법(100)을 보여주는 흐름도이다. 방법(100)은 복수의 다이(308)(도 3)를 갖는 반도체 웨이퍼(300)와 관련하여 설명된다. 방법(100)에서, 웨이퍼(300)가 검사 시스템의 웨이퍼 척에 로딩되기 전에 사전 정렬기(pre-aligner) 단계(102)가 먼저 수행된다. 사전 정렬기 단계(102)는 웨이퍼(300)의 웨이퍼 노치(302) 및 웨이퍼 중심(304)을 위치시키는 것을 포함한다. 웨이퍼 노치(302)를 위치시킴으로써, 사전 정렬기 단계(102)는, 웨이퍼(300)가 처음에 척 위에 로딩될 때 웨이퍼(300)가 정확하게 배향되고 다이 축이 웨이퍼 척 병진 스테이지의 축과 대략적으로 정렬되는 것을 보장한다.
사전 정렬기 단계(102)에는 저배율 정렬 단계(104) 및 고배율 정렬 단계(106)가 뒤따르며, 이들 모두는 웨이퍼(300)가 척 위에 로딩된 후에 수행된다. 저배율 정렬 단계(104)는 거친 세타(coarse theta) 보정을 포함한다. 일반적으로, 저배율 정렬 단계(104)는 웨이퍼(300)를 물리적으로 회전시킬 것이다. 고배율 정렬 단계(106)는 단계(104)의 거친 세타 보정보다 더 정확한 미세 세타 보정을 포함한다. 웨이퍼 정렬의 저배율 및 고배율 단계(104 및 106)는 웨이퍼를 가로 질러 반복되는 2 개 이상의 사용자 선택 정렬 타겟을 위치시킨다. 고배율 정렬 단계(106)는 또한 x-방향으로(즉, 웨이퍼(300) 상의 다이(308)의 행을 따라) 열적(thermal) 스케일링 인자의 계산을 포함할 수 있다. 예를 들어, 행에서의 2 개의 다이에서 각각의 타겟 구조의 위치가 식별되고 타겟 구조들 사이의 거리가 측정된다. 측정된 거리는 x-방향의 다이 피치를 기반으로(예를 들어, 레이아웃에 지정된 대로) 하기 때문에, 알려진 타겟 구조 간의 예상 거리와 비교된다. 측정된 거리와 예상 거리 사이의 비율은, x-방향 열적 스케일링 계수를 제공한다. 저배율 및 고배율 웨이퍼 정렬 단계(104 및 106)는, 웨이퍼 검사 전에, 검사 프로세스의 설정 단계 동안 발생한다.
검사 프로세스의 설정 단계 동안, 고배율 정렬 단계(106)에 이어서 XY 프리맵(premap) 단계(108)가 뒤따르며, 이 단계에서 웨이퍼(300) 상의 특정 프리맵 스와스가 실행(즉, 수행)되어, 웨이퍼(300) 상의 대응하는 영역의 이미지가 생성된다. “스와스(swath)”는 임의의 길이의 웨이퍼(300)의 좁은 직사각형 영역이다. “스와스”는 상황에 따라, 영역 자체, 영역의 이미지, 또는 영역의 이미지를 획득하는 행위를 지칭하는데 사용된다. (“스와스 실행”이라는 구절의 맥락에서, “스와스”라는 용어는 영역의 이미지를 획득하는 행위를 지칭한다.) 영역의 높이는, 스와스를 실행하는데 사용되는 TDI(time-domain-integration) 카메라의 픽셀 높이에 대응할 수 있다(예를 들어, 거의 동일). 예를 들어, 웨이퍼의 상반부(top half)에 있는 제1 스와스(306-1) 및 웨이퍼의 하반부(bottom half)에 있는 제2 스와스(306-2)가 실행된다. 웨이퍼의 중간을 가로지르는 스와스도 실행될 수 있다. 프리맵 스와스의 이미지 데이터에 기초하여, x-방향 열적 스케일링 인자가 정제되고 y-방향 열적 스케일링 인자가 계산된다. 예를 들어, 제1 스와스(306-1) 및 제2 스와스(306-2)에서 다이 내의 각각의 타겟 구조의 위치가 식별되고, y-방향으로 타겟 구조들 사이의 거리(즉, 웨이퍼(300) 상의 다이(308)의 열을 따름)가 측정된다. 측정된 거리는 y-방향의 다이 피치(예를 들어, 레이아웃에 지정됨)를 기반으로 하기 때문에, 알려진 y-방향의 타겟 구조들 사이의 예상 거리와 비교된다. 측정된 거리와 예상 거리 사이의 비율은 y-방향 열적 스케일링 인자를 제공한다. x-방향 및 y-방향 열적 스케일링 인자는 웨이퍼에서 검출된 결함의 위치를 결정하기 위해 웨이퍼의 후속 검사 중에 사용될 수 있다. 웨이퍼 정렬 타겟과 유사하게, 프리맵 타겟(즉, 프리맵 단계에서 사용되는 타겟 구조)은 사용자에 의해 선택 될 수 있다. 프리맵 스와스 이미지는 정렬에만 사용되고, 이들은 결함 검출에는 사용되지 않는다.
XY 프리맵 단계(108)가 완료되면, 웨이퍼 검사가 시작될 수 있다. 그러나, 정렬(예를 들어, 세타 보정 및/또는 x- 및 y-방향 열적 스케일링 인자에 의해 지시됨)은, 예를 들어 웨이퍼(300)의 국부적 가열이 변화함에 따라 시간에 따라 표류할 수 있다. 따라서, 웨이퍼 검사는 전체 웨이퍼 정렬을 복원하거나 개선하는 절대 프리맵 단계(110)를 수행하기 위해 주기적으로 중단될 수 있다. 절대 프리맵 단계(110)의 반복은, 지정된 기간(예를 들어, 10 분)을 갖는 타이머에 따라 수행될 수 있는데; 일단 타이머가 타임 아웃되면, 절대 프리맵 단계(110)의 또 다른 반복이 수행된다. 그 후, 타이머는 리셋되고 절대 프리맵 단계(110)의 반복이 완료되고 웨이퍼 검사가 재개된 후에 다시 카운트 다운을 시작한다.
스와스를 실행하는 동안, 런-타임 정렬 단계(112)가 수행되는 반면 웨이퍼가 검사된다. 런-타임 정렬 단계(112)는, XY 프리맵 단계(108) 및/또는 절대 프리맵 단계(110) 동안 결정된 정렬 정보를 정제한다. 연속 다이에서 등가 이미지 블록 간의 오정렬은, 스와싱이 진행됨에 따라 실시간으로 측정된다. 결과는 웨이퍼가 수평으로 스캔되는지 확인하기 위해 미세 세타 보정을 수행하는데 사용될 수 있다. 결과는 또한 또는 대안적으로 TDI 카메라가 웨이퍼의 수평 병진이동과 동기화된 상태를 유지하기 위해, 이미지 획득에 사용되는 TDI 카메라의 클로킹(clocking)을 조정하는데 사용될 수 있다. 런-타임 정렬 단계(112)가 웨이퍼 검사 동안(즉, 결함 검출에 사용되는 스와스 이미지의 런-타임 획득 동안) 수행되기 때문에, 런-타임 정렬 단계(112) 동안 정렬 정보를 결정하는데 이용 가능한 시간이 제한된다. XY 프리맵 단계(108) 및/또는 절대 프리맵 단계(110)로부터의 정렬 정보는, 정렬 정보를 계산하기 위해 런-타임 정렬 단계(112)에서 사용되는 시작 점(예를 들어, 검색 윈도우)을 지정하는데 사용될 수 있으며, 이는 런-타임 정렬 단계(112)가 이용 가능한 제한된 시간 내에 수행되게 한다.
일단 검사 스와스가 실행되면(즉, 대응하는 영역이 TDI 카메라를 사용하여 이미지화됨), 픽셀-투-설계 정렬 단계(114)가 수행되며, 여기서 런타임 동안(즉, 스와스 실행 동안) 수집된 각각의 다이의 이미지에서 타겟 구조의 위치가 알려진 지점과 비교된다. 하나의 예에서, 알려진 지점은 레이아웃을 지정하는 파일(예를 들어, gds 파일 또는 이와 유사한 파일)에서 제공되는 바와 같이, 다이의 레이아웃에서의 타겟 구조의 위치이다. 오프셋은 이 비교의 결과로서 계산되고, 각각의 검사된 다이의 각각의 이미지와 함께 웨이퍼(300) 상의 결함의 위치를 식별하는 결함 검출 알고리즘에 제공된다. 픽셀-투-설계 정렬 단계(114)에서 계산된 오프셋이 결함 검출에 사용되지만, 정렬 단계의 후속 반복(예를 들어, 단계 108, 110 및 112)에는 사용되지 않는다. 단계(114)에서 픽셀-투-설계 정렬은 결함 검출에 사용되는 동일한 스와스 이미지에서 발생한다.
방법(100)이 웨이퍼 이미지를 정렬하는 동안, 방법(100)에 의해 제공되는 정렬 정도는, 특히 다이의 기하학적 구조가 축소됨에 따라 웨이퍼 상의 결함의 위치를 정확하게 결정하는데 충분하지 않을 수 있다.
따라서, 타겟 기준 웨이퍼 이미지 정렬을 위한 개선된 방법 및 시스템이 필요하다.
일부 실시예에서, 반도체 웨이퍼 이미지 정렬 방법은, 반도체 웨이퍼 결함 검사 시스템에서 수행된다. 이 방법에서, 반도체 웨이퍼는 반도체 웨이퍼 결함 검사 시스템에 로딩된다. 반도체 웨이퍼에 대해 사전 검사 정렬이 수행된다. 사전 검사 정렬을 수행한 후, 반도체 웨이퍼 상의 제1 영역의 제1 이미지를 생성하기 위해 제1 스와스(swath)가 실행된다. 알려진 지점에 대한 제1 이미지에서의 타겟 구조의 오프셋이 결정된다. 오프셋을 사용하여, 제1 스와스의 제1 이미지에 대해 결함 식별이 수행된다. 제1 스와스를 실행하고 오프셋을 결정한 후, 반도체 웨이퍼 상의 제2 영역의 제2 이미지를 생성하기 위해 제2 스와스가 실행된다. 제2 스와스를 실행하는 동안, 오프셋을 사용하여 반도체 웨이퍼의 런-타임 정렬이 수행된다.
일부 실시예에서, 반도체 웨이퍼 결함 검사 시스템은 반도체 웨이퍼 검사 도구를 포함하고, 하나 이상의 프로세서 및 그 하나 이상의 프로세서에 의한 실행을 위한 하나 이상의 프로그램을 저장하는 메모리를 더 포함한다. 하나 이상의 프로그램은 위의 방법을 수행하기 위한 명령을 포함한다. 일부 실시예에서, 비일시적 컴퓨터 판독 가능한 저장 매체는, 반도체 웨이퍼 결함 검사 시스템의 하나 이상의 프로세서에 의한 실행을 위한 하나 이상의 프로그램을 저장한다. 하나 이상의 프로그램은 위의 방법을 수행하기 위한 명령을 포함한다.
상기 방법, 반도체 웨이퍼 결함 검사 시스템 및 컴퓨터 판독 가능한 저장 매체는 결함 위치의 고정밀 결정으로 결함 검출이 수행될 수 있도록 한다.
다양한 설명된 실시예의 더 나은 이해를 위해, 이하의 도면과 함께 아래의 상세한 설명을 참조해야 한다.
도 1은 반도체 웨이퍼 결함 검사 시스템에서 반도체 웨이퍼를 정렬하는 종래 기술의 방법을 보여주는 흐름도이다.
도 2는 일부 실시예에 따른 반도체 웨이퍼 결함 검사 시스템에서 반도체 웨이퍼를 정렬하는 방법을 보여주는 흐름도이다.
도 3은 복수의 다이를 갖는 반도체 웨이퍼의 평면도이다.
도 4는 일부 실시예에 따른 반도체 웨이퍼 결함 검사 시스템에서 반도체 웨이퍼를 정렬하는 방법을 보여주는 흐름도이다.
도 5는 일부 실시예에 따른 반도체 웨이퍼 결함 검사 시스템의 블록도이다.
동일한 참조 번호는 도면 및 명세서 전체에 걸쳐 대응하는 부분을 지칭한다.
이제 다양한 실시예에 대한 참조가 상세하게 이루어질 것이며, 그 예는 첨부 도면에 예시되어있다. 다음의 상세한 설명에서, 다양한 설명된 실시예의 철저한 이해를 제공하기 위해 수많은 특정 세부 사항이 설명된다. 그러나, 다양한 설명된 실시예가 이러한 특정 세부 사항없이 실시될 수 있다는 것이 당업자에게 명백할 것이다. 다른 예에서, 잘 알려진 방법, 절차, 구성 요소, 회로 및 네트워크는 실시예의 양태를 불필요하게 모호하게 하지 않도록 상세하게 설명되지 않았다.
도 2는 일부 실시예에 따라 반도체 웨이퍼 결함 검사 시스템(예를 들어, 시스템(500), 도 5)에서 반도체 웨이퍼(예를 들어, 웨이퍼(300), 도 3)를 정렬하는 방법(200)을 보여주는 흐름도이다. 방법(200)은 방법(100)(도 1)의 단계(102-114)를 포함한다. 그러나, 픽셀-투-디자인 정렬 단계(114)의 특정 반복에서 계산된 오프셋(116)은, 웨이퍼 이미지 정렬을 수행하기 위해 오프셋(116)을 사용하는 절대 프리맵 단계(110)의 후속 반복으로 피드 포워딩된다. 대안적으로 또는 추가적으로, 오프셋은 웨이퍼 이미지 정렬을 수행하기 위해 오프셋(116)을 사용하는 런-타임 정렬 단계(112)의 후속 반복으로 피드 포워딩된다. 오프셋(116)은 절대 프리맵 단계(110) 및/또는 런-타임 정렬 단계(112)의 후속 반복에서 정렬 정보를 결정하기 위한 시작점으로서 사용될 수 있다(예를 들어, 검색 윈도우를 정의할 수 있음). 오프셋(116)은 또한 방법(100)에서와 같이, 웨이퍼(300) 상의 결함의 위치를 식별하는 결함 검출 알고리즘에 제공되고, 그에 의해 사용된다.
웨이퍼 이미지 정렬을 위한 오프셋(116)과 같은 오프셋의 사용은, 일부 실시예에 따라 반도체 웨이퍼 타겟 및 참조 이미지를 정렬하는 방법(400)과 관련하여 추가로 설명된다. 도 4는 반도체 웨이퍼 결함 검사 시스템(예를 들어, 시스템(500), 도 5)에서 수행되는 방법(400)을 보여주는 흐름도이다. 방법(400)에서, 반도체 웨이퍼(예를 들어, 웨이퍼(300, 도 3))는 반도체 웨이퍼 결함 검사 시스템에 로딩된다(402). 반도체 웨이퍼는 동일한 설계 및 레이아웃(즉, 공통 설계 및 레이아웃을 공유하는 다이)을 갖는 복수의 다이(예를 들어, 다이(308), 도 3))를 포함할 수 있다. 그 후, 사전 검사 정렬[예를 들어, 사전 정렬 단계(102), 도 2, 웨이퍼가 웨이퍼 척(507) 위에 로딩되기 전, 도 5; 저배율 정렬 단계(104) 및/또는 고배율 정렬 단계(106), 도 2, 웨이퍼는 웨이퍼 척(507) 위에 로딩된 후]은 반도체 웨이퍼에 대해 수행된다(404). 일부 실시예에서, 사전 검사 정렬은 웨이퍼 중심의 위치를 계산하는 것(406)을 포함한다.
반도체 웨이퍼 검사가 시작된다. 반도체 웨이퍼 상에 제1 영역의 제1 이미지를 생성하기 위해(즉, 제1 스와스 이미지를 생성하기 위해) 제1 스와스가 실행된다(408). 제1 스와스는 웨이퍼 검사 런타임 중에 실행되는 검사 스와스이므로 프리맵 스와스와는 구별된다. 제1 이미지의 적절한 분석을 허용하기 위해, 알려진 지점에 대한 제1 이미지의 타겟 구조의 오프셋(예를 들어, PDA 오프셋(116), 도 2)이 결정된다(410)(예를 들어, 픽셀-투-설계 정렬 단계(114), 도 2). 일부 실시예에서, 알려진 지점은 레이아웃을 특정하는 파일(예를 들어, gds 파일 또는 이와 유사한 파일)에 제공된 바와 같이, 웨이퍼 상의 다이의 공통 레이아웃에서의 타겟 구조의 위치이다(412). 타겟 구조는 다이 상의 많은 타겟 구조 중 하나일 수 있고, 타겟 식별을 위한 원하는 정도의 견고성(예를 들어, 임계 값을 만족하는 타겟 식별을 위한 견고성의 정도)을 가지는 것을 기초하여 사용하도록 선택되었을 수 있다. 일부 다른 실시예에서, 알려진 지점(414)은 웨이퍼의 중심이다(예를 들어, 단계(406)에서 계산된 바와 같이, 예를 들어, 웨이퍼 중심(304), 도 3).
오프셋을 사용하여, 제1 이미지에 대한 결함 식별이 수행된다(416).
제2 스와스가 반도체 웨이퍼 상에 제2 영역의 제2 이미지를 생성하도록(즉, 제2 스와스 이미지를 생성하기 위해) 실행된다(418). 제1 스와스와 마찬가지로, 제2 스와스는 런-타임 중에 실행되는 검사 스와스이므로, 프리맵 스와스와 구별된다. 제2 스와스를 실행하는 것은, 제2 영역에있는 제1 다이의 이미지 및 제2 영역에 있는 제2 다이(예를 들어, 제1 다이에 인접함)의 이미지(및 일부 실시예에 따라, 또한 제2 영역에 있는 추가 다이의 이미지)를 생성하고 버퍼링하는 것을 포함할 수 있다. 제1 및 제2 다이는 제2 영역이 제1 및 제2 다이보다 더 좁더라도(예를 들어, 더 낮은 높이를 가짐) 제2 영역에 있는 것으로 간주될 수 있다(예를 들어, 제2 스와스를 실행하면 제1 및 제2 다이에 걸쳐 스트립을 캡처함). 제2 스와스가 실행되는 동안, 반도체 웨이퍼의 런-타임 정렬이 오프셋을 사용하여 수행된다(420)(예를 들어, 런-타임 정렬 단계 112, 도 2).
일부 실시예에서, 런타임 정렬을 수행하는 단계(420)는, 오프셋에 적어도 부분적으로 기초하여 반도체 웨이퍼에 대한 회전 보정 인자를 결정하는 단계(422)를 포함한다. 웨이퍼 또는 그 이미지는 회전 보정 인자에 대응하는(예를 들어, 이와 동일한) 양만큼 회전된다. 예를 들어, 회전 보정 인자를 결정(422)하기 위해, 제2 영역에 있는 제1 다이의 이미지에서의 타겟 구조의 위치와 제2 영역에 있는 제2 다이의 이미지에서의 타겟 구조의 위치 간의 차이가 식별된다. 회전 보정 인자에 대한 검색 윈도우는 오프셋에 적어도 부분적으로 기초하여 지정되고, 회전 보정 인자에 대한 검색은, 식별된 차이에 따라, 검색 윈도우 내에서 수행된다(즉, 식별된 차이를 설명하는 검색 윈도우 내의 회전 보정 인자가 발견됨).
일부 실시예에서, 런-타임 정렬을 수행하는 단계(420)는, 추가로 또는 대안적으로 오프셋에 적어도 부분적으로 기초하여 제2 영역의 다이에 대한 스케일 팩터(예를 들어, 열 스케일링 팩터)를 결정하는 단계(424)를 포함한다. 스케일 인자는 런-타임 정렬을 수행하는 동안 측정된 다이 크기와 알려진 다이 크기 간의 차이를 나타낸다. 이미지를 생성하는데 사용되는 TDI 카메라(예를 들어, TDI 카메라(508), 도 5)의 작동 속도는, 스케일 인자에 따라 조정된다. 예를 들어, 스케일 인자를 결정하기 위해, 제2 영역에 있는 제1 다이의 이미지에서 타겟 구조의 위치와 제2 영역에 있는 제2 다이의 이미지에서 타겟 구조의 위치 간의 차이가 식별된다. 스케일 인자에 대한 검색 윈도우는 오프셋에 적어도 부분적으로 기반하여 지정되며, 스케일 인자에 대한 검색은 식별된 차이에 따라 검색 윈도우 내에서 수행됩니다(즉, 신별된 차이를 설명하는 검색 윈도우 내의 스케일 인자가 발견됨).
단계(416)는 단계(418) 이전 또는 이후에 수행될 수 있거나, 단계(416 및 418)의 성능이 중첩될 수 있다.
단계 408, 410(예를 들어, 단계(412 또는 414)를 포함함), 416, 418 및 420(예를 들어, 단계(422 및/또는 424)를 포함함)은 웨이퍼 검사의 일부로서 실행되는 연속적인 스와스에 대해 반복될 수 있다. 예를 들어, 단계(410)에서 결정된 오프셋은, 제1 오프셋으로 간주될 수 있다. (단계(418)에서 생성된 바와 같이) 제2 이미지에서 타겟 구조의 제2 오프셋은 알려진 포인트에 대해 결정된다. 제2 오프셋을 사용하여, 제2 이미지에 대한 결함 식별이 수행된다(예를 들어, 단계(416)의 제2 반복으로서 수행됨). 그 후, 반도체 웨이퍼 상의 제3 영역의 제3 이미지를 생성하기 위해 제3 스와스가 실행된다(예를 들어, 단계(418)의 제2 반복으로서 실행됨). 제3 스와스가 실행되는 동안, 반도체 웨이퍼의 런-타임 정렬은 제2 오프셋을 사용하여 수행된다(예를 들어, 단계(420)의 제2 반복으로서 수행됨).
방법(400)은 추가 단계를 포함할 수 있다. 일부 실시예에서, 초기 사전 검사 정렬을 수행한 후(404), 제1 이미지를 생성(408)하기 전에, 반도체 웨이퍼에 대해 제2 사전 검사 정렬(예를 들어, XY 프리맵(premap) 단계(108), 도 2)이 수행된다. 제2 사전 검사 정렬을 수행하는 것은, 반도체 웨이퍼 상의 지정된 복수의 각각의 영역을 검사하기 위해, 웨이퍼의 상반부에 있는 스와스 및 웨이퍼의 하반부에 있는 스와스(예를 들어, 스와스(306-1 및 306-2), 도 3)를 포함하여 반도체 웨이퍼 상에 지정된 복수의 스와스(예를 들어, 프리맵 스와스)를 실행하는 것을 포함하고, 지정된 복수의 스와스의 실행(즉, 지정된 복수의 각각의 영역의 검사에 대한 것)에 기초하여 반도체 웨이퍼를 정렬하는 것을 더 포함한다. 지정된 복수의 스와스는 단계 408 및 418의 제1 및/또는 제2 스와스와 상이할 수 있다. 일부 실시예에서, 반도체 웨이퍼에 대한 제2 사전 검사 정렬은 반도체 웨이퍼의 검사 동안 주기적으로 반복되는데(예를 들어, 타이머에 기초하여 반독됨); 지정된 복수의 스와스가 재실행되고 웨이퍼 및/또는 웨이퍼 이미가 그에 따라 정렬되는 동안(예를 들어, 절대 프리맵 단계(110)가 수행됨) 검사는 중단된다. 반도체 웨이퍼의 검사 동안 수행되는 제2 사전 검사 정렬의 각각의 인스턴스는 단계(410)에서 결정된 오프셋에 적어도 부분적으로 기초하여 수행될 수 있다. 예를 들어, 제2 사전 검사 정렬의 특정 인스턴스는, 단계(410)에서 결정된 오프셋을 시작점으로서 사용할 수 있다(예를 들어, 오프셋은 제2 사전 검사 정렬의 특정 인스턴스에서 사용되는 검색 윈도우를 지정함).
도 5는 일부 실시예에 따른 반도체 웨이퍼 결함 검사 시스템(500)의 블록도이다. 시스템(500)은 반도체 웨이퍼 검사 도구(504) 및 하나 이상의 프로세서(502)(예를 들어, CPU), 사용자 인터페이스(510), 메모리(514) 및 이들 구성 요소를 상호 연결하는 하나 이상의 통신 버스(503)를 포함하는 연관된 컴퓨터 시스템을 포함한다. 시스템(500)은 또한 원격 컴퓨터 시스템과 통신 (예를 들어, 원격 컴퓨터 시스템으로부터 레시피를 검색 및/또는 상기 시스템에 데이터를 송신)하기 위한 하나 이상의 네트워크 인터페이스(유선 및/또는 무선, 도시되지 않음)를 포함할 수 있다.
검사 도구(504)는 조명 소스(505), 조명 및 수집 광학 장치(506), 웨이퍼 척(507), 및 TDI 카메라(508)를 포함한다. 반도체 웨이퍼(예를 들어, 웨이퍼(300), 도 3)는 검사를 위해 웨이퍼 척(507) 상에 로딩된다. 조명 소스(505)은 광학 장치(506)의 조명 광학 장치에 의해 웨이퍼 척(507) 상의 반도체 웨이퍼에 제공되는 광학 빔을 생성한다. 광학 장치(506)의 수집 광학 장치는 웨이퍼 표면에서 산란된 광 빔을 수집하고, 산란된 광 빔을 이미지화하는 TDI 카메라(508)에 산란된 광 빔을 제공한다.
사용자 인터페이스(510)는 디스플레이(511) 및 하나 이상의 입력 디바이스(512)(예를 들어, 키보드, 마우스, 디스플레이(511)의 터치 감지 표면 등)를 포함할 수 있다. 디스플레이(511)는 결함 식별 결과를 표시할 수 있다.
메모리(514)는 휘발성 및/또는 비휘발성 메모리를 포함한다. 메모리(514)(예를 들어, 메모리(514) 내의 비휘발성 메모리)는 비일시적 컴퓨터 판독 가능한 저장 매체를 포함한다. 메모리(514)는 선택적으로 프로세서(502)로부터 원격에 위치한 하나 이상의 저장 디바이스 및/또는 컴퓨터 시스템에 제거 가능하게 삽입되는 비일시적 컴퓨터 판독 가능한 저장 매체를 포함한다. 일부 실시예에서, 메모리(514)(예를 들어, 메모리(514)의 비일시적 컴퓨터 판독 가능한 저장 매체)는 이하의 모듈 및 데이터, 또는 그 서브세트 또는 수퍼세트를 저장하는데; 운영 체제(516)는, 다양한 기본 시스템 서비스를 처리하고 하드웨어 의존적 작업을 수행하기 위한 절차, 검사 모듈(518) 및/또는 결함 식별 모듈(524)(예를 들어, 단계(416)를 수행하기 위한 모듈, 도 4)을 포함한다. 검사 모듈(518)은 사전 검사 정렬 모듈(520)을 포함할 수 있다(예를 들어, 단계(102-110), 도 2; 단계(404), 도 4를 수행하기 위한 모듈), 런-타임 정렬 모듈(522)(예를 들어, 단계(112), 도 2; 단계(420), 도 4를 수행하기 위한 모듈), 이미지 생성 모듈(즉, 스와스 실행 모듈)(524)(예를 들어, 단계(408 및 418), 도 4를 수행하기 위한 모듈), 및/또는 오프셋 결정 모듈(528)(예를 들어, 단계(114), 도 2; 단계(410), 도 4를 수행하기 위한 모듈).
따라서, 메모리(514)(예를 들어, 메모리(514)의 비일시적 컴퓨터 판독 가능한 저장 매체)는 방법(200 및/또는 400)(도 2, 4)의 전부 또는 일부를 수행하기위한 명령을 포함한다. 메모리(514)에 저장된 각각의 모듈은, 본 명세서에 설명된 하나 이상의 기능을 수행하기 위한 명령 세트에 대응한다. 별도의 모듈은 별도의 소프트웨어 프로그램으로 구현될 필요는 없다. 모듈 및 모듈의 다양한 서브 세트는 결합되거나 그렇지 않으면 재배열될 수 있다. 일부 실시예에서, 메모리(514)는 위에서 식별된 모듈 및/또는 데이터 구조의 서브 세트 또는 수퍼 세트를 저장한다.
도 5는 구조적 개략도보다는 반도체 웨이퍼 결함 검사 시스템에 존재할 수 있는 다양한 특징에 대한 기능적 설명으로 더 의도된다. 예를 들어, 검사 도구(504)의 구성 요소의 배열은 변할 수 있다(예를 들어, 당해 분야에 공지된 방식으로 변할 수 있음). 별도로 표시된 항목은 결합 될 수 있으며 일부 항목은 분리 될 수 있습니다. 더욱이, 시스템(500)의 기능은 다수의 디바이스 사이에서 분할될 수 있다. 예를 들어, 메모리(514)에 저장된 모듈의 일부는 대안적으로 하나 이상의 네트워크를 통해 시스템(500)과 통신적으로 결합된 하나 이상의 컴퓨터 시스템에 저장될 수 있다.
전술한 설명은 설명을 목적으로 특정 실시예를 참조하여 설명되었다. 그러나, 위의 예시적인 논의는 완전한 것이 아니거나 청구 범위의 범위를 개시된 정확한 형태로 제한하려는 것이 아니다. 위의 교시를 고려하여 많은 수정 및 변형이 가능하다. 실시예는 청구 범위 및 그 실제 적용에 뒷받침되는 원리를 가장 잘 설명하기 위해 선택되었으며, 이에 따라 당업자가 고려되는 특정 용도에 적합한 다양한 수정으로 실시예를 가장 잘 사용할 수 있도록 한다.

Claims (16)

  1. 반도체 웨이퍼 결함 검사 시스템에 있어서,
    반도체 웨이퍼 검사 도구;
    하나 이상의 프로세서; 및
    상기 하나 이상의 프로세서에 의한 실행을 위한 하나 이상의 프로그램을 저장하는 메모리
    를 포함하고,
    상기 하나 이상의 프로그램은,
    반도체 웨이퍼에 대한 사전 검사 정렬(pre-inspection alignment)을 수행하기 위한 명령;
    상기 사전 검사 정렬을 수행한 후, 상기 반도체 웨이퍼 상의 제1 영역의 제1 이미지를 생성하기 위해 제1 스와스(swath)를 실행하기 위한 명령;
    알려진 포인트에 대해 상기 제1 이미지에서의 타겟 구조의 오프셋을 결정하기 위한 명령;
    상기 오프셋을 사용하여, 상기 제1 이미지에 대한 결함 식별을 수행하기 위한 명령;
    상기 제1 스와스를 실행하고 상기 오프셋을 결정한 후, 상기 반도체 웨이퍼 상의 제2 영역의 제2 이미지를 생성하기 위해 제2 스와스를 실행하기 위한 명령; 및
    제2 스와스를 실행하는 동안, 상기 오프셋을 사용하여 상기 반도체 웨이퍼의 런-타임 정렬을 수행하기 위한 명령
    을 포함하는 것인 반도체 웨이퍼 결함 검사 시스템.
  2. 제1항에 있어서,
    상기 반도체 웨이퍼는 공통 레이아웃을 갖는 복수의 다이를 포함하고,
    상기 알려진 포인트는 상기 공통 레이아웃에서의 상기 타겟 구조의 위치이고, 상기 공통 레이아웃에서의 상기 타겟 구조의 위치는 상기 레이아웃을 지정하는 파일에 제공되는 것인 반도체 웨이퍼 결함 검사 시스템.
  3. 제1항에 있어서, 상기 알려진 포인트는 상기 웨이퍼의 중심인 것인 반도체 웨이퍼 결함 검사 시스템.
  4. 제3항에 있어서, 상기 사전검사 정렬을 수행하기 위한 명령은, 상기 웨이퍼의 중심 위치를 계산하기 위한 명령을 포함하는 것인 반도체 웨이퍼 결함 검사 시스템.
  5. 제1항에 있어서, 상기 오프셋을 사용하여 상기 반도체 웨이퍼의 런-타임 정렬을 수행하기 위한 명령은,
    상기 오프셋에 적어도 부분적으로 기초하여 상기 반도체 웨이퍼에 대한 회전 보정 인자를 결정하기 위한 명령; 및
    상기 회전 보정 인자에 대응하는 양만큼 상기 웨이퍼 또는 상기 웨이퍼의 이미지를 회전시키기 위한 명령
    을 포함하는 반도체 웨이퍼 결함 검사 시스템.
  6. 제5항에 있어서,
    상기 제2 스와스를 실행하기 위한 명령은, 상기 제2 영역에서 제1 다이의 이미지 그리고 제2 영역에서 제2 다이의 이미지를 생성하고 버퍼링하기 위한 명령을 포함하고,
    상기 반도체 웨이퍼에 대한 회전 보정 인자를 결정하기 위한 명령은,
    상기 제2 영역에 있는 상기 제1 다이의 이미지에서의 타겟 구조의 위치와 상기 제2 영역에 있는 상기 제2 다이의 이미지에서의 타겟 구조의 위치 사이의 차이를 식별하기 위한 명령;
    상기 오프셋에 적어도 부분적으로 기초하여 상기 회전 보정 인자에 대한 검색 윈도우를 지정하기 위한 명령; 및
    상기 식별된 차이에 따라, 상기 검색 윈도우 내에서 상기 회전 보정 인자를 검색하기 위한 명령
    을 포함하는 것인 반도체 웨이퍼 결함 검사 시스템.
  7. 제6항에 있어서, 상기 제1 다이는 상기 제2 스와스에서 상기 제2 다이에 인접하는 것인 반도체 웨이퍼 결함 검사 시스템.
  8. 제1항에 있어서,
    상기 반도체 웨이퍼 결함 검사 시스템은, TDI(time-domain-integration) 카메라를 포함하고,
    상기 제1 스와스 및 제2 스와스를 실행하기 위한 명령은, 상기 제1 이미지 및 상기 제2 이미지를 생성하기 위해 TDI 카메라를 사용하기 위한 명령을 포함하고,
    상기 오프셋을 사용하여 상기 반도체 웨이퍼의 런-타임 정렬을 수행하기 위한 명령은,
    상기 오프셋에 적어도 부분적으로 기초하여 상기 제2 영역의 다이에 대한 스케일 인자를 결정하기 위한 명령 - 상기 스케일 인자는 상기 런-타임 정렬을 수행하는 동안 측정된 다이의 크기와 상기 다이의 알려진 크기 사이의 차이를 나타냄 -;
    상기 스케일 인자에 따라 상기 TDI 카메라의 작동 속도를 조정하기 위한 명령
    을 포함하는 것인 반도체 웨이퍼 결함 검사 시스템.
  9. 제8항에 있어서,
    상기 제2 스와스를 실행하기 위한 명령은, 상기 제2 영역에서 제1 다이의 이미지 그리고 상기 제2 영역에서 제2 다이의 이미지를 생성하고 버퍼링하기 위한 명령을 포함하고,
    상기 스케일 인자를 결정하기 위한 명령은,
    상기 제2 영역에 있는 제1 다이의 이미지에서의 타겟 구조의 위치와 상기 제2 영역에 있는 제2 다이의 이미지에서의 타겟 구조의 위치 사이의 차이를 식별하기 위한 명령;
    상기 오프셋에 적어도 부분적으로 기초하여 상기 스케일 인자에 대한 검색 윈도우를 지정하기 위한 명령;
    상기 식별된 차이에 따라, 상기 검색 윈도우 내에서 상기 스케일 인자를 검색하기 위한 명령
    을 포함하는 반도체 웨이퍼 검사 시스템.
  10. 제9항에 있어서, 상기 제1 다이는 상기 제2 영역에서 상기 제2 다이에 인접하는 것인 반도체 웨이퍼 검사 시스템.
  11. 제1항에 있어서, 상기 하나 이상의 프로그램은, 초기 사전 검사 정렬을 수행한 후 상기 제1 이미지를 생성하기 전에, 상기 반도체 웨이퍼에 대한 제2 사전 검사 정렬을 수행하기 위한 명령을 더 포함하고, 상기 제2 사전 검사 정렬을 수행하기 위한 명령은,
    상기 반도체 웨이퍼 상의 지정된 복수의 각각의 영역을 검사하기 위해 지정된 복수의 스와스를 실행하기 위한 명령 - 상기 지정된 복수의 스와스는 상기 웨이퍼의 상반부(top half)에서 실행될 제1 스와스 및 상기 웨이퍼의 하반부(bottom half)에서 실행될 제2 스와스를 포함함 -;
    상기 지정된 복수의 스와스의 실행에 기초하여 상기 반도체 웨이퍼를 정렬하기 위한 명령
    을 포함하는 것인 반도체 웨이퍼 검사 시스템.
  12. 제11항에 있어서, 상기 하나 이상의 프로그램은, 상기 반도체 웨이퍼의 검사 동안 상기 반도체 웨이퍼에 대한 제2 사전 검사 정렬을 주기적으로 반복하기 위한 명령을 더 포함하고,
    상기 반도체 웨이퍼의 검사 동안 수행될 제2 사전 검사 정렬의 각각의 경우는, 상기 오프셋에 적어도 부분적으로 기초하여 수행되는 것인 반도체 웨이퍼 검사 시스템.
  13. 제11항에 있어서, 상기 제2 스와스는 상기 지정된 복수의 스와스와 구별되는 것인 반도체 웨이퍼 검사 시스템.
  14. 제1항에 있어서, 상기 오프셋은 제1 오프셋이고, 상기 하나 이상의 프로그램은,
    상기 알려진 포인트에 대해 상기 제2 이미지에서 타겟 구조의 제2 오프셋을 결정하기 위한 명령;
    상기 제2 오프셋을 사용하여, 상기 제2 이미지에 대한 결함 식별을 수행하기 위한 명령;
    상기 제2 스와스를 실행하고 상기 제2 오프셋을 결정한 후, 상기 반도체 웨이퍼 상의 제3 영역의 제3 이미지를 생성하도록 제3 스와스를 실행하기 위한 명령; 및
    제3 스와스를 실행하는 동안, 상기 제2 오프셋을 사용하여 상기 반도체 웨이퍼의 런-타임 정렬을 수행하기 위한 명령
    을 더 포함하는 반도체 웨이퍼 검사 시스템.
  15. 반도체 웨이퍼 결함 검사 시스템에서의 반도체 웨이퍼 이미지 정렬 방법에 있어서,
    반도체 웨이퍼를 반도체 웨이퍼 결함 검사 시스템에 로딩하는 단계;
    상기 반도체 웨이퍼에 대한 사전 검사(pre-inspection) 정렬을 수행하는 단계;
    상기 사전 검사 정렬을 수행한 후, 반도체 웨이퍼 상의 제1 영역의 제1 이미지를 생성하기 위해 제1 스와스를 실행하는 단계;
    알려진 포인트에 대해 제1 이미지에서 타겟 구조의 오프셋을 결정하는 단계;
    상기 오프셋을 사용하여, 상기 제1 이미지에 대한 결함 식별을 수행하는 단계;
    상기 제1 스와스를 실행하고 상기 오프셋을 결정한 후, 상기 반도체 웨이퍼 상의 제2 영역의 제2 이미지를 생성하기 위해 제2 스와스를 실행하는 단계; 및
    제2 스와스를 실행하는 동안, 상기 오프셋을 사용하여 상기 반도체 웨이퍼의 런-타임 정렬을 수행하는 단계
    를 포함하는 반도체 웨이퍼 이미지 정렬 방법.
  16. 반도체 웨이퍼 결함 검사 시스템의 하나 이상의 프로세서에 의한 실행을 위한 하나 이상의 프로그램을 저장하는 비일시적 컴퓨터 판독 가능한 저장 매체에 있어서, 상기 하나 이상의 프로그램은,
    반도체 웨이퍼에 대한 사전 검사 정렬을 수행하는 것;
    상기 사전 검사 정렬을 수행한 후, 상기 반도체 웨이퍼 상의 제1 영역의 제1 이미지를 생성하기 위해 제1 스와스를 실행하는 것;
    알려진 포인트에 대해 제1 이미지에서 타겟 구조의 오프셋을 결정하는 것;
    상기 오프셋을 사용하여, 상기 제1 이미지에 대한 결함 식별을 수행하는 것;
    상기 제1 스와스를 실행하고 상기 오프셋을 결정한 후, 상기 반도체 웨이퍼 상의 제2 영역의 제2 이미지를 생성하기 위해 제2 스와스를 실행하는 것; 및
    제2 스와스를 실행하는 동안, 상기 오프셋을 사용하여 상기 반도체 웨이퍼의 런-타임 정렬을 수행하는 것
    을 위한 명령을 포함하는 것인, 하나 이상의 프로그램을 저장하는 비일시적 컴퓨터 판독 가능한 저장 매체.
KR1020217015110A 2018-10-19 2019-10-15 픽셀 정렬을 위한 수정 루프를 사용한 결함 위치 결정 KR20210062716A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862748043P 2018-10-19 2018-10-19
US62/748,043 2018-10-19
US16/417,645 2019-05-21
US16/417,645 US11049745B2 (en) 2018-10-19 2019-05-21 Defect-location determination using correction loop for pixel alignment
PCT/US2019/056168 WO2020081476A1 (en) 2018-10-19 2019-10-15 Defect-location determination using correction loop for pixel alignment

Publications (1)

Publication Number Publication Date
KR20210062716A true KR20210062716A (ko) 2021-05-31

Family

ID=70279747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217015110A KR20210062716A (ko) 2018-10-19 2019-10-15 픽셀 정렬을 위한 수정 루프를 사용한 결함 위치 결정

Country Status (7)

Country Link
US (1) US11049745B2 (ko)
JP (1) JP7236535B2 (ko)
KR (1) KR20210062716A (ko)
CN (1) CN112789713B (ko)
IL (1) IL281899B2 (ko)
TW (1) TWI791906B (ko)
WO (1) WO2020081476A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120546B2 (en) 2019-09-24 2021-09-14 Kla Corporation Unsupervised learning-based reference selection for enhanced defect inspection sensitivity
US11645831B2 (en) * 2020-07-07 2023-05-09 Applied Materials Israel Ltd. Identification of an array in a semiconductor specimen

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010049589A1 (en) * 1993-01-21 2001-12-06 Nikon Corporation Alignment method and apparatus therefor
DE69634089T2 (de) * 1995-10-02 2005-12-08 Kla-Tencor Corp., San Jose Verbesserung der ausrichtung von inspektionsystemen vor der bildaufnahme
JP2004340652A (ja) * 2003-05-14 2004-12-02 Hitachi Ltd 欠陥検査装置および陽電子線応用装置
JP2005351631A (ja) * 2004-06-08 2005-12-22 Dainippon Screen Mfg Co Ltd 欠陥検出装置および欠陥検出方法
KR101613048B1 (ko) * 2005-11-18 2016-04-15 케이엘에이-텐코 코포레이션 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
US8041103B2 (en) 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
JP2012150065A (ja) * 2011-01-21 2012-08-09 Hitachi High-Technologies Corp 回路パターン検査装置およびその検査方法
CN105097578B (zh) * 2014-05-05 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种缺陷扫描机台对准系统的改进方法
US9401016B2 (en) * 2014-05-12 2016-07-26 Kla-Tencor Corp. Using high resolution full die image data for inspection
US9953803B2 (en) * 2015-02-25 2018-04-24 Hermes Microvision Inc. Local alignment point calibration method in die inspection
US9996942B2 (en) 2015-03-19 2018-06-12 Kla-Tencor Corp. Sub-pixel alignment of inspection to design
US10204416B2 (en) 2016-02-04 2019-02-12 Kla-Tencor Corporation Automatic deskew using design files or inspection images
WO2017194289A1 (en) * 2016-05-12 2017-11-16 Asml Netherlands B.V. Method of obtaining measurements, apparatus for performing a process step and metrology apparatus
KR102599657B1 (ko) * 2016-08-17 2023-11-08 삼성전자주식회사 반도체 웨이퍼 검사 방법 및 시스템, 및 이를 이용한 반도체 소자의 제조 방법
EP3296723A1 (en) * 2016-09-14 2018-03-21 ASML Netherlands B.V. Illumination source for an inspection apparatus, inspection apparatus and inspection method
KR20180061556A (ko) 2016-11-29 2018-06-08 삼성전자주식회사 웨이퍼를 검사하기 위한 검사 장치 및 이를 이용한 웨이퍼의 검사 방법
CN110622068B (zh) * 2017-04-14 2022-01-11 Asml荷兰有限公司 测量方法

Also Published As

Publication number Publication date
JP2022504419A (ja) 2022-01-13
WO2020081476A1 (en) 2020-04-23
CN112789713B (zh) 2022-05-27
US20200126830A1 (en) 2020-04-23
US11049745B2 (en) 2021-06-29
JP7236535B2 (ja) 2023-03-09
IL281899A (en) 2021-05-31
IL281899B2 (en) 2023-08-01
TWI791906B (zh) 2023-02-11
IL281899B1 (en) 2023-04-01
CN112789713A (zh) 2021-05-11
TW202026624A (zh) 2020-07-16

Similar Documents

Publication Publication Date Title
US20220230293A1 (en) Method and system for mixed mode wafer inspection
US10127653B2 (en) Determining coordinates for an area of interest on a specimen
JP6785663B2 (ja) 検査のための高解像度フルダイイメージデータの使用
KR102096136B1 (ko) 정밀 결함 위치들을 사용한 웨이퍼 검사 레시피들 튜닝
TWI672671B (zh) 用以設計之檢查之子像素對準
WO2013040063A2 (en) Determining design coordinates for wafer defects
JP6472447B2 (ja) フォトマスク欠陥性における変化の監視
KR20130091287A (ko) Cad­기반 레지스트레이션을 위한 시스템, 방법 및 컴퓨터 프로그램 제품
KR20130091286A (ko) Cad­기반 레지스트레이션을 위한 시스템, 방법 및 컴퓨터 프로그램 제품
US11127136B2 (en) System and method for defining flexible regions on a sample during inspection
KR20160102246A (ko) 암시야 검사를 위한 맥락 기반 검사
KR20210062716A (ko) 픽셀 정렬을 위한 수정 루프를 사용한 결함 위치 결정
KR101840889B1 (ko) 결함 검토 동안 결함 위치의 런-타임 보정
KR101602580B1 (ko) 웨이퍼 검사 방법
KR101561785B1 (ko) 웨이퍼 맵 생성 방법
CN105892241B (zh) 一种光刻机大面积静态调焦调平的装置和方法
KR102252326B1 (ko) 웨이퍼 이미지 대 설계 좌표 매핑을 자동적으로 생성하기 위한 시스템, 방법 및 컴퓨터 프로그램 제품
KR102350548B1 (ko) 웨이퍼 검사 방법
CN108693719A (zh) 曝光装置及曝光方法
WO2017053150A1 (en) Method and system for process control with flexible sampling
KR20230079063A (ko) 검사 및 다른 프로세스를 위한 시료의 정렬
JP2022021438A (ja) 位置検出装置、描画システムおよび位置検出方法