CN112789713A - 使用用于像素对准的校正循环的缺陷位置确定 - Google Patents

使用用于像素对准的校正循环的缺陷位置确定 Download PDF

Info

Publication number
CN112789713A
CN112789713A CN201980065115.XA CN201980065115A CN112789713A CN 112789713 A CN112789713 A CN 112789713A CN 201980065115 A CN201980065115 A CN 201980065115A CN 112789713 A CN112789713 A CN 112789713A
Authority
CN
China
Prior art keywords
semiconductor wafer
image
offset
alignment
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980065115.XA
Other languages
English (en)
Other versions
CN112789713B (zh
Inventor
D·道林
T·辛格
B·布拉尔
S·巴塔查里亚
B·曼蒂普利
李胡成
李晓春
S·S·帕克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN112789713A publication Critical patent/CN112789713A/zh
Application granted granted Critical
Publication of CN112789713B publication Critical patent/CN112789713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10056Microscopic image
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Liquid Crystal (AREA)

Abstract

一种在半导体晶片缺陷检验系统处执行半导体晶片图像对准的方法。在所述方法中,将半导体晶片装载到所述半导体晶片缺陷检验系统中。针对所述半导体晶片执行预检验对准。在执行所述预检验对准之后,实行第一扫描带以产生所述半导体晶片上的第一区的第一图像。确定所述第一图像中的目标结构相对于已知点的偏移。使用所述偏移针对所述第一图像执行缺陷识别。在实行所述第一扫描带且确定所述偏移之后,实行第二扫描带以产生所述半导体晶片上的第二区的第二图像。在实行所述第二扫描带时,使用所述偏移来执行所述半导体晶片的运行时间对准。

Description

使用用于像素对准的校正循环的缺陷位置确定
相关申请案
本申请案主张2018年10月19日申请的标题为“缺陷位置准确度(Defect LocationAccuracy)”的第62/748,043号美国临时专利申请案的优先权,所述申请案的全部内容据此出于全部目的而以引用的方式并入。
技术领域
本发明涉及用于半导体晶片的缺陷检验,且更明确来说,本发明涉及用于缺陷检测的晶片图像对准。
背景技术
可通过使用检验工具产生目标裸片的目标图像,且从所述目标图像减去参考裸片的参考图像(或反之亦然)而在半导体晶片上识别缺陷。目标图像与参考图像之间的差异可表示缺陷。为了使此缺陷识别精确,目标图像中的相应像素应对应于裸片上的与参考图像中的相应像素相同的位置。因此,晶片应在检验工具中精确对准以确保目标图像与参考图像之间的像素的此对应。然而,检验工具中的目标与参考晶片图像对准呈现巨大挑战。举例来说,检验期间的半导体晶片的局部加热可能导致裸片大小的局部变化。这些局部变化劣化对准且借此劣化识别缺陷位置的精确度。在另一实例中,晶片上的裸片行及列与检验工具中的晶片卡盘的x平移及y平移台之间的任何误对准将劣化缺陷位置识别的精确度。例如振动的其它因素还可能影响晶片图像对准及因此缺陷位置识别的精确度。
图1是展示在半导体晶片缺陷检验系统中执行的现有技术晶片对准方法100的流程图。关于具有多个裸片308(图3)的半导体晶片300描述方法100。在方法100中,在将晶片300装载到检验系统的晶片卡盘上之前首先执行预对准器步骤102。预对准器步骤102涉及定位晶片300的晶片凹口302及晶片中心304。通过定位晶片凹口302,预对准器步骤102确保在晶片300最初被装载到卡盘上时,晶片300正确地定向且裸片轴与晶片卡盘平移台的轴大致对准。
预对准器步骤102后接着低放大率对准步骤104及高放大率对准步骤106,所述两者在已将晶片300装载到卡盘上之后执行。低放大率对准步骤104包含粗略θ校正。通常,低放大率对准步骤104将在物理上使晶片300旋转。高放大率对准步骤106包含精细θ校正,其比步骤104的粗略θ校正更精确。晶片对准的低放大率步骤104及高放大率步骤106定位跨晶片重复的两个或两个以上用户选定对准目标。高放大率对准步骤106还可包含在x方向上(即,沿晶片300上的裸片308的行)计算热缩放因子。举例来说,识别行中的两个裸片中的相应目标结构的位置且测量目标结构之间的距离。比较测量距离与目标结构之间的预期距离,此为已知的,这是因为其基于x方向上的裸片节距(例如,如布局中指定)。测量距离与预期距离之间的比率提供x方向热缩放因子。在晶片检验之前,在检验过程的设置阶段期间发生低放大率晶片对准步骤104及高放大率晶片对准步骤106。
在检验过程的设置阶段期间,高放大率对准步骤106后接着XY预映射步骤108,其中实行(即,执行)晶片300上的指定预映射扫描带(swath),使得产生晶片300上的对应区的图像。“扫描带”是晶片300的任意长度的窄矩形区。“扫描带”用于指代区本身、区的图像、或获取区的图像的动作,此取决于背景内容。(在词组“实行扫描带”的背景内容中,术语“扫描带”指代获取区的图像的动作。)区的高度可对应于(例如,近似等于)用于实行扫描带的时域积分(TDI)相机的像素高度。举例来说,实行晶片上半部上的第一扫描带306-1及晶片下半部上的第二扫描带306-2。还可实行跨晶片中间的扫描带。基于预映射扫描带的图像数据,改进x方向热缩放因子且计算y方向热缩放因子。举例来说,识别第一扫描带306-1及第二扫描带306-2中的裸片中的相应目标结构的位置且测量y方向上(即,沿晶片300上的裸片308的列)的目标结构之间的距离。比较测量距离与y方向上的目标结构之间的预期距离,此为已知的,这是因为其基于y方向上的裸片节距(例如,如布局中指定)。测量距离与预期距离之间的比率提供y方向热缩放因子。在晶片的随后检验期间可使用x方向及y方向热缩放因子来确定晶片上检测的缺陷的位置。类似于晶片对准目标,可由用户选定预映射目标(即,预映射步骤中使用的目标结构)。预映射扫描带图像仅用于对准;其未用于缺陷检测。
一旦XY预映射步骤108完成,晶片检验便可开始。然而,对准(例如,如通过θ校正及/或x方向及y方向热缩放因子指示)可能随时间漂移,举例来说随着晶片300的局部加热改变。因此,可周期性地中断晶片检验以执行还原或改进全局晶片对准的绝对预映射步骤110。可根据具有指定持续时间(例如,10分钟)的定时器来执行绝对预映射步骤110的迭代:一旦定时器超时,便执行绝对预映射步骤110的另一迭代。接着,定时器经复位且再次开始倒计时,在此之后绝对预映射步骤110的迭代完成且晶片检验恢复。
在扫描带的实行期间,在检验晶片时执行运行时间对准步骤112。运行时间对准步骤112改进在XY预映射步骤108及/或绝对预映射步骤110期间确定的对准信息。随着扫描带进行,实时测量连续裸片中的等效图像块之间的误对准。可使用结果来执行精细θ校正以确保水平地扫描晶片。可还或替代地使用结果来调整用于图像获取的TDI相机的计时以保持TDI相机与晶片的水平平移同步。由于在晶片检验期间(即,在用于缺陷检测的扫描带图像的运行时间获取期间)执行运行时间对准步骤112,因此限制可用于在运行时间对准步骤112期间确定对准信息的时间。可使用来自XY预映射步骤108及/或绝对预映射步骤110的对准信息来指定用于运行时间对准步骤112中的起始点(例如,搜索窗)以计算对准信息,从而允许在可用限制时间内执行运行时间对准步骤112。
一旦已实行检验扫描带(即,已使用TDI相机使对应区成像),便执行像素与设计对准步骤114,其中比较如在运行时间期间(即,在实行扫描带期间)收集的相应裸片的图像中的目标结构的位置与已知点。在一个实例中,已知点是裸片的布局中的目标结构的位置,如在指定布局的文件中(例如,在gds文件或类似文件中)提供。由于此比较所致计算偏移且将所述偏移连同相应检验裸片的相应图像一起提供到识别晶片300上的缺陷的位置的缺陷检测算法。然而,虽然像素与设计对准步骤114中计算的偏移用于缺陷检测,但其未用于对准步骤(例如,步骤108、110及112)的随后迭代中。在用于缺陷检测的相同扫描带图像上发生步骤114中的像素与设计对准。
虽然方法100使晶片图像对准,但由方法100提供的对准程度可能不足以精确地确定晶片上的缺陷的位置,尤其当裸片几何形状缩小时。
发明内容
因此,需要用于目标-参考晶片图像对准的经改进方法及系统。
在一些实施例中,在半导体晶片缺陷检验系统处执行半导体晶片图像对准的方法。在所述方法中,将半导体晶片装载到半导体晶片缺陷检验系统中。针对半导体晶片执行预检验对准。在执行预检验对准之后,实行第一扫描带以产生半导体晶片上的第一区的第一图像。确定第一图像中的目标结构相对于已知点的偏移。使用偏移针对第一扫描带的第一图像执行缺陷识别。在实行第一扫描带且确定偏移之后,实行第二扫描带以产生半导体晶片上的第二区的第二图像。在实行第二扫描带时,使用偏移来执行半导体晶片的运行时间对准。
在一些实施例中,半导体晶片缺陷检验系统包含半导体晶片检验工具,且进一步包含一或多个处理器及存储一或多个程序以由所述一或多个处理器实行的存储器。一或多个程序包含用于执行上文方法的指令。在一些实施例中,非暂时性计算机可读存储媒体存储一或多个程序以由半导体晶片缺陷检验系统的一或多个处理器实行。一或多个程序包含用于执行上文方法的指令。
方法、半导体晶片缺陷检验系统及计算机可读存储媒体允许运用缺陷位置的高精确度确定来执行缺陷检测。
附图说明
为了更好地理解各种所描述实施例,应结合以下图示参考下文具体实施方式。
图1是展示在半导体晶片缺陷检验系统中对准半导体晶片的现有技术方法的流程图。
图2是展示根据一些实施例的在半导体晶片缺陷检验系统中对准半导体晶片的方法的流程图。
图3是具有多个裸片的半导体晶片的平面图。
图4是展示根据一些实施例的在半导体晶片缺陷检验系统中对准半导体晶片的方法的流程图。
图5是根据一些实施例的半导体晶片缺陷检验系统的框图。
贯穿图式及说明书,相同参考数字指代对应部分。
具体实施方式
现将详细参考各个实施例,在附图中说明各个实施例的实例。在以下详细描述中,陈述众多特定细节以便提供对各个所描述实施例的透彻理解。然而,所属领域的一般技术人员将明白,可在无这些特定细节的情况下实践各个所描述实施例。在其它例子中,尚未详细描述众所周知的方法、程序、组件、电路及网络以免不必要地混淆实施例的方面。
图2是展示根据一些实施例的在半导体晶片缺陷检验系统(例如,系统500,图5)中对准半导体晶片(例如,晶片300,图3)的方法200的流程图。方法200包含方法100的步骤102到步骤114(图1)。然而,将在像素与设计对准步骤114的特定迭代中计算的偏移116前馈到绝对预映射步骤110的随后迭代,其使用偏移116来执行晶片图像对准。替代地或另外,将偏移前馈到运行时间对准步骤112的随后迭代,其使用偏移116来执行晶片图像对准。可使用偏移116作为用于在绝对预映射步骤110及/或运行时间对准步骤112的随后迭代中确定对准信息的起始点(例如,可定义搜索窗)。偏移116还被提供到识别晶片300上的缺陷的位置的缺陷检测算法且由所述缺陷检测算法使用,与在方法100中一样。
关于根据一些实施例的使半导体晶片目标与参考图像对准的方法400进一步描述将偏移(例如偏移116)用于晶片图像对准。图4是展示在半导体晶片缺陷检验系统(例如,系统500,图5)中执行的方法400的流程图。在方法400中,将半导体晶片(例如,晶片300,图3)装载(402)到半导体晶片缺陷检验系统中。半导体晶片可包含具有相同设计及布局的多个裸片(例如,裸片308,图3)(即,共享共同设计及布局的裸片)。接着,针对半导体晶片执行(404)预检验对准(例如,预对准步骤102,图2,在将晶片装载到晶片卡盘507(图5)上之前;低放大率对准步骤104及/或高放大率对准步骤106,图2,在已将晶片装载到晶片卡盘507上之后)。在一些实施例中,预检验对准包含计算(406)晶片的中心的位置。
半导体晶片的检验开始。实行(408)第一扫描带以产生半导体晶片上的第一区的第一图像(即,产生第一扫描带图像)。第一扫描带是在晶片检验运行时间期间实行的检验扫描带且因此与预映射扫描带相异。为允许第一图像的适当分析,确定(410)第一图像中的目标结构相对于已知点的偏移(例如,PDA偏移116,图2)(例如,在像素与设计对准步骤114中,图2)。在一些实施例中,已知点是(412)晶片上的裸片的共同布局中的目标结构的位置,如在指定布局的文件中(例如,在gds文件或类似文件中)提供。目标结构可为裸片上的许多目标结构中的一者且可已基于具有用于目标识别的所要稳健性程度(例如,满足阈值的用于目标识别的稳健性程度)而选定以供使用。在一些其它实施例中,已知点是(414)晶片的中心(例如,晶片中心304,图3,如在步骤406中计算)。
使用偏移来执行(416)针对第一图像的缺陷识别。
实行(418)第二扫描带以产生半导体晶片上的第二区的第二图像(即,产生第二扫描带图像)。如同第一扫描带,第二扫描带是在运行时间期间实行的检验扫描带且因此与预映射扫描带相异。实行第二扫描带可包含产生并缓冲第二区中的第一裸片的图像及第二区中的第二裸片(例如,邻近第一裸片)的图像(及根据一些实施例,还在第二区中的额外裸片的图像)。即使第二区比第一裸片及第二裸片更窄(例如,具有更低高度),第一裸片及第二裸片仍可被认为在第二区中(例如,使得实行第二扫描带捕获跨第一裸片及第二裸片的条纹)。在实行第二扫描带时,使用偏移来执行(420)半导体晶片的运行时间对准(例如,在运行时间对准步骤112(图2)中)。
在一些实施例中,执行(420)运行时间对准包含至少部分基于偏移来确定(422)半导体晶片的旋转校正因子。晶片或其图像旋转达对应于(例如,等于)旋转校正因子的数量。举例来说,为确定(422)旋转校正因子,识别第二区中的第一裸片的图像中的目标结构的位置与第二区中的第二裸片的图像中的目标结构的位置之间的差异。至少部分基于偏移来指定针对旋转校正因子的搜索窗,且根据所识别差异在搜索窗内执行针对旋转校正因子的搜索(即,发现考虑所识别差异的搜索窗内的旋转校正因子)。
在一些实施例中,执行(420)运行时间对准额外地或替代地包含至少部分基于偏移来确定(424)第二区中的裸片的比例因子(例如,热缩放因子)。比例因子指示如在执行运行时间对准时测量的裸片的尺寸与裸片的已知尺寸之间的差。根据比例因子调整用于产生图像的TDI相机(例如,TDI相机508,图5)的操作速率。举例来说,为确定比例因子,识别第二区中的第一裸片的图像中的目标结构的位置与第二区中的第二裸片的图像中的目标结构的位置之间的差异。至少部分基于偏移来指定针对比例因子的搜索窗,且根据所识别差异在搜索窗内执行针对比例因子的搜索(即,发现考虑所识别差异的搜索窗内的比例因子)。
可在步骤418之前或之后执行步骤416,或步骤416及418的执行可重叠。
可针对作为检验晶片的部分实行的连续扫描带重复步骤408、410(例如,包含步骤412或414)、416、418及420(例如,包含步骤422及/或424)。举例来说,步骤410中确定的偏移可被视为第一偏移。相对于已知点确定第二图像(如步骤418中产生)中的目标结构的第二偏移。使用第二偏移来执行针对第二图像的缺陷识别(例如,作为步骤416的第二迭代)。接着,实行第三扫描带以产生半导体晶片上的第三区的第三图像(例如,作为步骤418的第二迭代)。在实行第三扫描带时,使用第二偏移来执行半导体晶片的运行时间对准(例如,作为步骤420的第二迭代)。
方法400可包含额外步骤。在一些实施例中,在执行(404)初始预检验对准之后且在产生(408)第一图像之前,针对半导体晶片执行第二预检验对准(例如,XY预映射步骤108,图2)。执行第二预检验对准包含实行半导体晶片上的指定多个扫描带(例如,预映射扫描带)(包含晶片上半部上的扫描带及晶片下半部上的扫描带(例如,扫描带306-1及306-2,图3))以检验半导体晶片上的指定多个相应区,且进一步包含基于实行指定多个扫描带(即,基于检验指定多个相应区)来对准半导体晶片。指定多个扫描带可能不同于步骤408及418的第一扫描带及/或第二扫描带。在一些实施例中,在检验半导体晶片期间周期性地重复(例如,基于定时器)针对半导体晶片的第二预检验对准:在重新实行指定多个扫描带且相应地对准晶片及/或晶片图像(例如,执行绝对预映射步骤110)时停止检验。可至少部分基于步骤410中确定的偏移来执行在检验半导体晶片期间执行的第二预检验对准的相应例子。举例来说,第二预检验对准的特定例子可使用步骤410中确定的偏移作为起始点(例如,偏移指定在第二预检验对准的特定例子中使用的搜索窗)。
图5是根据一些实施例的半导体晶片缺陷检验系统500的框图。系统500包含半导体晶片检验工具504及相关联计算机系统,所述相关联计算机系统包含一或多个处理器502(例如,CPU)、用户接口510、存储器514、及使这些组件互连的一或多个通信总线503。系统500还可包含用于与远程计算机系统通信(例如,从远程计算机系统检索配方及/或将数据传输到远程计算机系统)的一或多个网络接口(有线及/或无线,未展示)。
检验工具504包含照明源505、照明及收集光学器件506、晶片卡盘507、及TDI相机508。将半导体晶片(例如,晶片300,图3)装载到晶片卡盘507上以供检验。照明源505产生光束,通过光学器件506的照明光学器件将所述光束提供到晶片卡盘507上的半导体晶片。光学器件506的收集光学器件收集如从晶片表面散射开的光束且将散射光束提供到TDI相机508,TDI相机508使散射光束成像。
用户接口510可包含显示器511及一或多个输入装置512(例如,键盘、鼠标、显示器511的触敏表面等)。显示器511可显示缺陷识别的结果。
存储器514包含易失性及/或非易失性存储器。存储器514(例如,存储器514内的非易失性存储器)包含非暂时性计算机可读存储媒体。存储器514任选地包含定位成远离处理器502的一或多个存储装置及/或可移除地插入到计算机系统中的非暂时性计算机可读存储媒体。在一些实施例中,存储器514(例如,存储器514的非暂时性计算机可读存储媒体)存储以下模块及数据、或其子集或超集:操作系统516,其包含用于处置各种基本系统服务且用于执行硬件相依任务的程序;检验模块518;及/或缺陷识别模块524(例如,用于执行步骤416,图4)。检验模块518可包含预检验对准模块520(例如,用于执行步骤102到110,图2;步骤404,图4)、运行时间对准模块522(例如,用于执行步骤112,图2;步骤420,图4)、图像产生模块(即,扫描带实行模块)524(例如,用于执行步骤408及418,图4)、及/或偏移确定模块528(例如,用于执行114,图2;步骤410,图4)。
因此,存储器514(例如,存储器514的非暂时性计算机可读存储媒体)包含用于执行方法200及/或方法400(图2、4)的全部或一部分的指令。存储于存储器514中的模块中的每一者对应于用于执行本文中描述的一或多个功能的指令集。单独模块无需实施为单独软件程序。可组合或以其它方式重新布置模块及模块的各个子集。在一些实施例中,存储器514存储上文识别的模块及/或数据结构的子集或超集。
相较于作为结构示意图,图5更希望作为半导体晶片缺陷检验系统中可能存在的各种特征的功能描述。举例来说,检验工具504的组件的布置可变化(例如,以所属领域中已知的方式)。单独展示的项目可被组合且一些项目可被分离。此外,系统500的功能性可在多个装置之间划分。举例来说,存储于存储器514中的模块的一部分可替代地存储于通过一或多个网络与系统500通信耦合的一或多个计算机系统中。
出于说明的目的,已参考特定实施例描述前述描述。然而,上文阐释性论述不希望为详尽的或将权利要求书的范围限于所揭示的精确形式。鉴于上文教示,许多修改及变动是可能的。选取实施例以便最好地说明作为权利要求书及其实际应用的基础的原理,以借此使所属领域的技术人员能够最好地使用具有如适合预期的特定使用的各种修改的实施例。

Claims (16)

1.一种半导体晶片缺陷检验系统,其包括:
半导体晶片检验工具;
一或多个处理器;及
存储器,其存储一或多个程序以由所述一或多个处理器实行,所述一或多个程序包括用于以下项的指令:
针对半导体晶片执行预检验对准;
在执行所述预检验对准之后,实行第一扫描带以产生所述半导体晶片上的第一区的第一图像;
确定所述第一图像中的目标结构相对于已知点的偏移;
使用所述偏移针对所述第一图像执行缺陷识别;
在实行所述第一扫描带且确定所述偏移之后,实行第二扫描带以产生所述半导体晶片上的第二区的第二图像;且
在实行所述第二扫描带时,使用所述偏移来执行所述半导体晶片的运行时间对准。
2.根据权利要求1所述的系统,其中:
所述半导体晶片包括具有共同布局的多个裸片;且
所述已知点是所述共同布局中的所述目标结构的位置,其中在指定所述布局的档案中提供所述共同布局中的所述目标结构的所述位置。
3.根据权利要求1所述的系统,其中所述已知点是所述晶片的中心。
4.根据权利要求3所述的系统,其中用于执行所述预检验对准的所述指令包括用于计算所述晶片的所述中心的位置的指令。
5.根据权利要求1所述的系统,其中用于使用所述偏移来执行所述半导体晶片的运行时间对准的所述指令包括用于以下项的指令:
至少部分基于所述偏移来确定所述半导体晶片的旋转校正因子;且
使所述晶片或所述晶片的图像旋转达对应于所述旋转校正因子的数量。
6.根据权利要求5所述的系统,其中:
用于实行所述第二扫描带的所述指令包括用于产生并缓冲所述第二区中的第一裸片的图像及所述第二区中的第二裸片的图像的指令;且
用于确定所述半导体晶片的所述旋转校正因子的所述指令包括用于以下项的指令:
识别所述第二区中的所述第一裸片的所述图像中的所述目标结构的位置与所述第二区中的所述第二裸片的所述图像中的所述目标结构的位置之间的差异;
至少部分基于所述偏移来指定针对所述旋转校正因子的搜索窗;且
根据所述所识别差异在所述搜索窗内搜索所述旋转校正因子。
7.根据权利要求6所述的系统,其中所述第一裸片邻近所述第二扫描带中的所述第二裸片。
8.根据权利要求1所述的系统,其中:
所述半导体晶片缺陷检验系统包括时域积分TDI相机;
用于实行所述第一扫描带及所述第二扫描带的所述指令包括用于使用所述TDI相机来产生所述第一图像及所述第二图像的指令;且
用于使用所述偏移来执行所述半导体晶片的运行时间对准的所述指令包括用于以下项的指令:
至少部分基于所述偏移来确定所述第二区中的裸片的比例因子,其中所述比例因子指示如在执行所述运行时间对准时测量的所述裸片的尺寸与所述裸片的已知尺寸之间的差;且
根据所述比例因子来调整所述TDI相机的操作速率。
9.根据权利要求8所述的系统,其中:
用于实行所述第二扫描带的所述指令包括用于产生并缓冲所述第二区中的第一裸片的图像及所述第二区中的第二裸片的图像的指令;且
用于确定所述比例因子的所述指令包括用于以下项的指令:
识别所述第二区中的所述第一裸片的所述图像中的所述目标结构的位置与所述第二区中的所述第二裸片的所述图像中的所述目标结构的位置之间的差;
至少部分基于所述偏移来指定针对所述比例因子的搜索窗;且
根据所述所识别差异在所述搜索窗内搜索所述比例因子。
10.根据权利要求9所述的系统,其中所述第一裸片邻近所述第二区中的所述第二裸片。
11.根据权利要求1所述的系统,其中所述一或多个程序进一步包括用于在执行所述初始预检验对准之后且在产生所述第一图像之前针对所述半导体晶片执行第二预检验对准的指令,用于执行所述第二预检验对准的所述指令包括用于以下项的指令:
实行指定多个扫描带以检验所述半导体晶片上的指定多个相应区,所述指定多个扫描带包括将在所述晶片的上半部上实行的第一扫描带及将在所述晶片的下半部上实行的第二扫描带;且
基于所述指定多个扫描带的所述实行来对准所述半导体晶片。
12.根据权利要求11所述的系统,所述一或多个程序进一步包括用于在检验所述半导体晶片期间针对所述半导体晶片周期性地重复所述第二预检验对准的指令,其中将至少部分基于所述偏移来执行在检验所述半导体晶片期间执行的所述第二预检验对准的相应例子。
13.根据权利要求11所述的系统,其中所述第二扫描带与所述指定多个扫描带相异。
14.根据权利要求1所述的系统,其中所述偏移是第一偏移,所述一或多个程序进一步包括用于以下项的指令:
确定所述第二图像中的所述目标结构相对于所述已知点的第二偏移;
使用所述第二偏移针对所述第二图像执行缺陷识别;
在实行所述第二扫描带且确定所述第二偏移之后,实行第三扫描带以产生所述半导体晶片上的第三区的第三图像;且
在实行所述第三扫描带时,使用所述第二偏移来执行所述半导体晶片的运行时间对准。
15.一种半导体晶片图像对准的方法,所述方法包括在半导体晶片缺陷检验系统处:
将半导体晶片装载到所述半导体晶片缺陷检验系统中;
针对所述半导体晶片执行预检验对准;
在执行所述预检验对准之后,实行第一扫描带以产生所述半导体晶片上的第一区的第一图像;
确定所述第一图像中的目标结构相对于已知点的偏移;
使用所述偏移针对所述第一图像执行缺陷识别;
在实行所述第一扫描带且确定所述偏移之后,实行第二扫描带以产生所述半导体晶片上的第二区的第二图像;及
在实行第二扫描带时,使用所述偏移来执行所述半导体晶片的运行时间对准。
16.一种非暂时性计算机可读存储媒体,其存储一或多个程序以由半导体晶片缺陷检验系统的一或多个处理器实行,所述一或多个程序包括用于以下项的指令:
针对半导体晶片执行预检验对准;
在执行所述预检验对准之后,实行第一扫描带以产生所述半导体晶片上的第一区的第一图像;
确定所述第一图像中的目标结构相对于已知点的偏移;
使用所述偏移针对所述第一图像执行缺陷识别;
在实行所述第一扫描带且确定所述偏移之后,实行第二扫描带以产生所述半导体晶片上的第二区的第二图像;且
在实行所述第二扫描带时,使用所述偏移来执行所述半导体晶片的运行时间对准。
CN201980065115.XA 2018-10-19 2019-10-15 半导体晶片缺陷检验系统及半导体晶片图像对准的方法 Active CN112789713B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862748043P 2018-10-19 2018-10-19
US62/748,043 2018-10-19
US16/417,645 2019-05-21
US16/417,645 US11049745B2 (en) 2018-10-19 2019-05-21 Defect-location determination using correction loop for pixel alignment
PCT/US2019/056168 WO2020081476A1 (en) 2018-10-19 2019-10-15 Defect-location determination using correction loop for pixel alignment

Publications (2)

Publication Number Publication Date
CN112789713A true CN112789713A (zh) 2021-05-11
CN112789713B CN112789713B (zh) 2022-05-27

Family

ID=70279747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980065115.XA Active CN112789713B (zh) 2018-10-19 2019-10-15 半导体晶片缺陷检验系统及半导体晶片图像对准的方法

Country Status (7)

Country Link
US (1) US11049745B2 (zh)
JP (1) JP7236535B2 (zh)
KR (1) KR20210062716A (zh)
CN (1) CN112789713B (zh)
IL (1) IL281899B2 (zh)
TW (1) TWI791906B (zh)
WO (1) WO2020081476A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120546B2 (en) 2019-09-24 2021-09-14 Kla Corporation Unsupervised learning-based reference selection for enhanced defect inspection sensitivity
US11645831B2 (en) * 2020-07-07 2023-05-09 Applied Materials Israel Ltd. Identification of an array in a semiconductor specimen

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020075385A1 (en) * 1995-10-02 2002-06-20 Kla Instruments Corporation Alignment correction prior to image sampling in inspection systems
US20030158701A1 (en) * 1993-01-21 2003-08-21 Nikon Corporation Alignment method and apparatus therefor
US20040227078A1 (en) * 2003-05-14 2004-11-18 Masanari Koguchi Defect inspection instrument and positron beam apparatus
US20070230770A1 (en) * 2005-11-18 2007-10-04 Ashok Kulkarni Methods and systems for determining a position of inspection data in design data space
CN105097578A (zh) * 2014-05-05 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种缺陷扫描机台对准系统的改进方法
US20160247660A1 (en) * 2015-02-25 2016-08-25 Hermes Microvision Inc. Local Alignment Point Calibration Method in Die Inspection
US20180053292A1 (en) * 2016-08-17 2018-02-22 Samsung Electronics Co., Ltd. Method of inspecting semiconductor wafer, an inspection system for performing the same, and a method of fabricating semiconductor device using the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005351631A (ja) * 2004-06-08 2005-12-22 Dainippon Screen Mfg Co Ltd 欠陥検出装置および欠陥検出方法
KR101613048B1 (ko) * 2005-11-18 2016-04-15 케이엘에이-텐코 코포레이션 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템
JP2012150065A (ja) * 2011-01-21 2012-08-09 Hitachi High-Technologies Corp 回路パターン検査装置およびその検査方法
US9401016B2 (en) * 2014-05-12 2016-07-26 Kla-Tencor Corp. Using high resolution full die image data for inspection
US9996942B2 (en) 2015-03-19 2018-06-12 Kla-Tencor Corp. Sub-pixel alignment of inspection to design
US10204416B2 (en) 2016-02-04 2019-02-12 Kla-Tencor Corporation Automatic deskew using design files or inspection images
KR20190005955A (ko) * 2016-05-12 2019-01-16 에이에스엠엘 네델란즈 비.브이. 측정치 획득 방법, 프로세스 단계 수행 장치, 계측 장치, 디바이스 제조 방법
EP3296723A1 (en) * 2016-09-14 2018-03-21 ASML Netherlands B.V. Illumination source for an inspection apparatus, inspection apparatus and inspection method
KR20180061556A (ko) 2016-11-29 2018-06-08 삼성전자주식회사 웨이퍼를 검사하기 위한 검사 장치 및 이를 이용한 웨이퍼의 검사 방법
JP6933725B2 (ja) * 2017-04-14 2021-09-08 エーエスエムエル ネザーランズ ビー.ブイ. 測定方法、デバイス製造方法、計測装置およびリソグラフィシステム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030158701A1 (en) * 1993-01-21 2003-08-21 Nikon Corporation Alignment method and apparatus therefor
US20020075385A1 (en) * 1995-10-02 2002-06-20 Kla Instruments Corporation Alignment correction prior to image sampling in inspection systems
US20040227078A1 (en) * 2003-05-14 2004-11-18 Masanari Koguchi Defect inspection instrument and positron beam apparatus
US20070230770A1 (en) * 2005-11-18 2007-10-04 Ashok Kulkarni Methods and systems for determining a position of inspection data in design data space
CN105097578A (zh) * 2014-05-05 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种缺陷扫描机台对准系统的改进方法
US20160247660A1 (en) * 2015-02-25 2016-08-25 Hermes Microvision Inc. Local Alignment Point Calibration Method in Die Inspection
US20180053292A1 (en) * 2016-08-17 2018-02-22 Samsung Electronics Co., Ltd. Method of inspecting semiconductor wafer, an inspection system for performing the same, and a method of fabricating semiconductor device using the same

Also Published As

Publication number Publication date
JP2022504419A (ja) 2022-01-13
US20200126830A1 (en) 2020-04-23
TW202026624A (zh) 2020-07-16
CN112789713B (zh) 2022-05-27
IL281899B2 (en) 2023-08-01
IL281899A (en) 2021-05-31
IL281899B1 (en) 2023-04-01
JP7236535B2 (ja) 2023-03-09
KR20210062716A (ko) 2021-05-31
WO2020081476A1 (en) 2020-04-23
US11049745B2 (en) 2021-06-29
TWI791906B (zh) 2023-02-11

Similar Documents

Publication Publication Date Title
TWI761622B (zh) 用於對準半導體裝置參考影像及測試影像之系統及方法
US7693348B2 (en) Method of registering and aligning multiple images
JP6789920B2 (ja) 被検査物上の関心対象領域の座標決定
US9892503B2 (en) Monitoring changes in photomask defectivity
TWI474363B (zh) Pattern evaluation device and pattern evaluation method
KR20230111273A (ko) 기판의 검사 방법, 기판 처리 시스템 및 컴퓨터 기억매체
CN112789713B (zh) 半导体晶片缺陷检验系统及半导体晶片图像对准的方法
US9253449B2 (en) Mosaic picture generation
US20180040118A1 (en) Substrate inspection method and system
KR101840889B1 (ko) 결함 검토 동안 결함 위치의 런-타임 보정
JP2006276454A (ja) 画像補正方法、およびこれを用いたパターン欠陥検査方法
KR102350548B1 (ko) 웨이퍼 검사 방법
KR101602580B1 (ko) 웨이퍼 검사 방법
JP2003308803A (ja) 走査型顕微鏡におけるリファレンス画像先読み機能
CN114040120B (zh) 用于面板元件检测的拍摄路径确定方法、装置和设备
CN114930512B (zh) 用于半导体装置印刷检查对准的系统及方法
KR101561785B1 (ko) 웨이퍼 맵 생성 방법
JP2018146492A (ja) 欠陥検査システム並びにそれに用いる検査装置及びレビュー装置
KR102252326B1 (ko) 웨이퍼 이미지 대 설계 좌표 매핑을 자동적으로 생성하기 위한 시스템, 방법 및 컴퓨터 프로그램 제품
JP2006177760A (ja) X線検査装置、x線検査方法およびx線検査プログラム
KR20190135246A (ko) 검사 방법 및 검사 장치
CN118366878A (zh) 晶圆检测处方创建方法、装置、设备和介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant