KR20210055773A - 발광 다이오드 칩, 디스플레이 패널 및 전자기기 - Google Patents

발광 다이오드 칩, 디스플레이 패널 및 전자기기 Download PDF

Info

Publication number
KR20210055773A
KR20210055773A KR1020217011881A KR20217011881A KR20210055773A KR 20210055773 A KR20210055773 A KR 20210055773A KR 1020217011881 A KR1020217011881 A KR 1020217011881A KR 20217011881 A KR20217011881 A KR 20217011881A KR 20210055773 A KR20210055773 A KR 20210055773A
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor layer
channel
emitting diode
light emitting
Prior art date
Application number
KR1020217011881A
Other languages
English (en)
Other versions
KR102590952B1 (ko
Inventor
야-원 린
츠아-훙 황
순 쿠에이 양
쿼-퉁 황
Original Assignee
충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 filed Critical 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드
Publication of KR20210055773A publication Critical patent/KR20210055773A/ko
Application granted granted Critical
Publication of KR102590952B1 publication Critical patent/KR102590952B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

본 발명은 제1 반도체층, 제2 반도체층, 제1 전극 및 제2 전극을 포함하는 발광 다이오드 칩을 제공하는데, 제1 전극은 제1 반도체층에 전기적으로 연결되고 제2 전극은 제2 반도체층에 전기적으로 연결되며 제1 전극은 제2 전극을 감싸면서 설치되는 환형 구조이고 제1 전극과 제2 전극 사이에 환형의 제1 채널을 형성하며 제1 전극에는 적어도 하나의 제2 채널이 설치되고 적어도 하나의 제2 채널은 제1 전극의 내측 및 외측을 관통하여 제1 채널과 연통되며 제1 채널과 제2 채널의 연통은 발광 다이오드 칩이 용접할 때 생성되는 솔더링 플럭스의 세척에 유리하여 단락되는 상황을 더 감소시킨다. 본 발명은 디스플레이 패널 및 전자기기를 더 제공한다.

Description

발광 다이오드 칩, 디스플레이 패널 및 전자기기
본 발명은 디스플레이 기술분야에 관한 것으로, 특히 발광 다이오드 칩, 디스플레이 패널 및 전자기기에 관한 것이다.
마이크로 발광 다이오드(Micro Light-Emitting Diode, Mic-LED라고 약칭함)는 전류형 발광 소자로서, 능동 발광, 신속한 응답 속도, 넓은 시야각, 풍부한 색상, 고휘도, 저전력 소비 등 많은 장점으로 디스플레이 기기에 널리 적용된다. 마이크로 발광 다이오드를 적용하는 디스플레이 기기는 일반적으로 기판 및 어레이 형상으로 기판에 배열되는 LED 픽셀 유닛을 포함한다. 기판에는 픽셀 회로가 배열되어 LED 픽셀 유닛이 발광하도록 구동한다. 픽셀 회로는 금속 재료로 제조된 소자를 사용한다.
선행기술에서, 원형 전극의 장점은 방향성이 없다는 것이지만 두 개의 전극 사이의 간극은 하나의 밀폐형 간극이기에 일반적으로 백플레인 제조 과정에서 전극에 솔더링 플럭스를 코팅하고, 통상적인 솔더링 플럭스는 알루미늄 솔더링 솔더링 플럭스, 스테인레스 스틸 무연 솔더링 솔더링 플럭스, 고효율 Al-Cu 솔더링 액체 솔더링 플럭스 등이 있다. 또한 솔더링 플럭스는 유기 휘발성 물질이고 원형 칩을 사용하면 솔더링 플럭스가 잔류하는 상황이 발생하여 전기 전도 상황을 초래함으로써 백플레인의 신뢰성을 감소시킨다.
이를 감안하여, 솔더링 플럭스의 잔류를 감소시키고 단락되는 상황을 더 감소시킬 수 있는 발광 다이오드 칩, 디스플레이 패널 및 전자기기를 제공할 필요가 있다.
상기 기술적 과제를 해결하기 위하여 본 발명의 기술적 해결수단은 하기와 같다.
제1 양태에서, 본 발명의 실시예는 발광 다이오드 칩을 제공한다. 발광 다이오드 칩은 제1 반도체층, 제2 반도체층, 제1 전극 및 제2 전극을 포함한다. 제1 전극은 제1 반도체층에 전기적으로 연결되고 제2 전극은 제2 반도체층에 전기적으로 연결된다. 제1 전극은 제2 전극을 감싸면서 설치되는 환형 구조이고 제1 전극과 제2 전극 사이에 환형의 제1 채널을 형성한다. 제1 전극에는 적어도 하나의 제2 채널이 설치되고 적어도 하나의 제2 채널은 제1 전극의 내측 및 외측을 관통하여 제1 채널과 연통된다.
제2 양태에서, 본 발명의 실시예는 디스플레이 패널을 제공한다. 백플레인 및 상기 백플레인에 장착되는 상기 발광 다이오드 칩을 포함하되;
상기 백플레인에는 상기 발광 다이오드 칩의 제1 전극 및 제2 전극에 매칭되는 본딩 전극이 설치되고 상기 발광 다이오드 칩은 상기 제1 전극 및 상기 제2 전극을 통해 상기 본딩 전극에 본딩된 후 상기 백플레인에 거꾸로 장착된다.
제3 양태에서, 본 발명의 실시예는 전자기기를 제공한다. 상기 전자기기는, 하우징 및 상기 하우징에 설치되는 디스플레이 패널을 포함한다.
상기 발광 다이오드 칩, 디스플레이 패널 및 전자기기에서, 제1 전극은 제2 전극을 감싸면서 설치되는 환형 구조이고 제1 전극과 제2 전극 사이는 환형의 제1 채널을 형성하며 제1 전극에는 적어도 하나의 제2 채널이 설치되고 적어도 하나의 제2 채널은 제1 전극의 내측 및 외측을 관통하여 제1 채널과 연통되기에, 발광 다이오드 칩이 본딩 될 경우, 솔더링 플럭스는 제1 채널과 제2 채널을 통해 발광 다이오드 칩에서 유출될 수 있음으로써 솔더링 플럭스의 잔류를 감소시키며 단락되는 상황을 더 감소시킬 수 있다.
이하 도면을 참조하여 본 발명의 예시적인 실시예를 상세하게 설명함으로써 본 기술분야의 통상의 지식을 가진 자로 하여금 본 발명의 상기 특징 및 장점이 보다 명확하도록 한다. 도면에서,
도 1은 본 발명의 제1 실시형태의 발광 다이오드 칩의 평면 모식도이다.
도 2는 도 1의 A1-A2 방향을 따른 단면 구조 모식도이다.
도 3은 도 1의 A3-A4 방향을 따른 단면 구조 모식도이다.
도 4는 본 발명의 단일 발광 다이오드 칩의 저면 프로파일 모식도이다.
도 5는 본 발명의 제2 실시형태의 발광 다이오드 칩의 평면 모식도이다.
도 6은 도 4의 B1-B2 방향을 따른 단면 구조 모식도이다.
도 7은 본 발명의 제3 실시형태의 발광 다이오드 칩의 평면 모식도이다.
도 8은 도 7의 C1-C2 방향을 따른 단면 구조 모식도이다.
도 9는 도 7의 C3-C4 방향을 따른 단면 구조 모식도이다.
도 10은 본 발명의 제4 실시형태의 발광 다이오드 칩의 평면 모식도이다.
도 11은 도 10의 D1-D2 방향을 따른 단면 구조 모식도이다.
도 12는 도 10의 D3-D4 방향을 따른 단면 구조 모식도이다.
도 13은 본 발명의 제5 실시형태의 발광 다이오드 칩의 평면 모식도이다.
도 14는 도 13의 E1-E2 방향을 따른 단면 구조 모식도이다.
도 15는 제1 실시예에 발광 다이오드 칩을 적용한 디스플레이 패널의 모식도이다.
도 16은 제1 실시예에 디스플레이 패널을 적용한 전자기기의 모식도이다.
본 발명의 내용을 보다 명확하고 정확하게 이해하기 위하여 도면을 결부하여 상세하게 설명한다. 도면은 본 발명의 실시예의 예시를 도시하고 여기서, 동일한 부호는 동일한 소자를 나타낸다. 도면에 도시된 비율은 본 발명의 실제 구현의 비율이 아니고 단지 예시적인 설명을 목적으로 하며 원래 크기에 따라 그려진 것이 아님을 이해할 수 있다.
도 1-도 3을 참조하면, 도 1은 제1 실시예의 발광 다이오드 칩(72)의 평면 모식도이고 도 2는 도 1의 A1-A2 방향을 따른 단면 구조 모식도이며 도 3은 도 1의 A3-A4 방향을 따른 단면 구조 모식도이다. 본 실시예에서, 발광 다이오드 칩(72)은 제1 반도체층(21), 제2 반도체층(22), 제1 전극(3), 제2 전극(4)을 포함한다. 일부 실시 가능한 실시예에서, 발광 다이오드 칩(72)은 서브 스트레이트층(1)에 성장된다. 본 실시예에서, 발광 다이오드 칩(72)은 전류 확산층(12), 도핑되지 않은 반도체층(11), 및 양자 우물층(23)을 더 포함한다. 여기서, 도핑되지 않은 반도체층(11), 제1 반도체층(21), 양자 우물층(23), 제2 반도체층(22), 전류 확산층(12)은 서브 스트레이트층(1)으로부터 순차적으로 적층되어 설치된다.
제1 전극(3)은 제2 반도체층(22)으로부터 멀어지는 제1 반도체층(21)의 일측에 설치되고 제1 전극(3)은 제1 반도체층(21)에 전기적으로 연결된다. 제1 전극(3)은 환형 구조이다. 본 실시예에서, 제1 전극(3)은 N극이다.
제2 전극(4)은 제1 반도체층(21)을 향하는 제2 반도체층(22)의 일측에 설치되고 제2 전극(4)은 제2 반도체층(22)에 전기적으로 연결된다. 본 실시예에서, 제2 전극(4)은 P극이다. 제2 전극(4)은 제1 전극(3)의 이너 링으로 둘러싸인 영역 내에 위치하고 제2 전극(4)에 의해 구성된 패턴은 기하학적 중심을 가지며 제2 전극(4)의 기하학적 중심은 제1 전극(3)의 외측 또는 내측의 기하학적 중심과 일치하다. 제1 반도체층(21)으로부터 멀어지는 제1 전극(3)의 일단은 제2 반도체층(22)으로부터 멀어지는 제2 전극(4)의 일단과 동일한 평면에 위치한다. 제2 전극(4)에는 양자 우물층(23), 전류 확산층(12), 및 제2 반도체층(22)이 설치된다. 양자 우물층(23), 제2 반도체층(21), 양자 우물층(23)은 제1 반도체층(21)에 순차적으로 적층되어 설치된다.
본 실시예에서, 제1 전극(3) 및 제2 전극(4)은 금속 반사 전극이다. 제1 전극(3) 및 제2 전극(4)을 금속 반사 전극으로 설정하여 제1 전극(3) 또는 제2 전극(4)을 향해 방출된 빛을 발광면으로 반환시켜 발광 다이오드 칩(72)의 발광 효율을 향상시킴으로써 발광 다이오드 칩(72)의 전력 소비를 감소시킬 수 있다. 여기서, 금속 반사 전극은 Cr, Al, Ti, Pt, Au와 같은 반사 효과를 갖는 금속 적층일 수 있고 여기서 한정하지 않는다.
제1 전극(3)과 제2 전극(4) 사이에는 환형의 제1 채널(5)이 형성되고 제1 전극(3)에는 적어도 하나의 제2 채널(6)이 설치되며 적어도 하나의 제2 채널(6)은 제1 전극의 내측 및 외측을 관통하여 제1 채널(5)과 연통된다. 제2 채널(6)은 제1 전극(3)으로부터 제2 전극(4)이 성장하는 평면으로 개구 설치된다.
본 실시예에서, 적어도 하나의 제2 채널(6)은 네 개의 제2 채널(6)일 수 있지만 이에 한정되지 않는다. 일부 실시 가능한 실시예에서, 적어도 하나의 제2 채널(6)은 하나의 제2 채널(6), 두 개의 제2 채널(6), 세 개의 제2 채널(6), 및 다섯 개의 제2 채널(6) 등일 수 있고 여기서 한정하지 않는다.
제1 채널(5)은 환형 채널(6)이고 제2 채널은 제1 전극(3)의 내측 및 외측을 관통하여 제1 채널(3)과 연통된다. 본 실시예에서, 제2 채널(6)은 또한 전류 확산층(12)을 관통한다.
본 실시예에서, 제1 채널(5) 및 제2 채널(6)의 깊이는 동일할 수 있지만 이에 한정되지 않는다. 일부 실시 가능한 실시예에서, 제2 채널(6)의 저부는 경사면일 수 있고 제2 채널(6)의 저부의 높은 일단은 제1 채널(5)의 저부와 접합됨으로써 제1 채널(5) 및 제2 채널(6)의 솔더 휘발물의 유출이 용이하도록 한다. 물론, 본 실시예에서, 제2 채널(6)의 개구는 직사각형일 수 있지만 이에 한정되지 않고 일부 실시 가능한 실시예에서, 제2 채널(6)의 형상은 또한 사다리꼴, 원호형, 또는 다른 형상일 수 있으며 여기서 한정하지 않는다.
서브 스트레이트층(1)은 발광 다이오드 칩(72)의 저부에 위치하고 서브 스트레이트층(1)은 원기둥형이다. 본 실시예에서, 서브 스트레이트층(1)의 재질은 사파이어(Al2O3)일 수 있지만 이에 한정되지 않고 일부 실시 가능한 실시예에서, 서브 스트레이트층(1)의 재질은 또한 실리콘(Si), 실리콘카바이드(SiC) 등일 수 있으며 여기서 한정하지 않는다.
양자 우물층(23)은 제1 반도체층(21)과 제2 반도체층(22) 사이에 위치하고 양자 우물층(23) 및 제1 반도체층(21)은 환형 구조이며 제2 반도체층(22)에 순차적으로 적층되어 설치되고 제2 채널(6)은 또한 양자 우물층(23) 및 제1 반도체층(21)을 관통한다.
서브 스트레이트층(1)에는 도핑되지 않은 반도체층(11), 제1 반도체층(21), 양자 우물층(23), 제2 반도체층(22), 및 전류 확산층(12)이 순차적으로 적층되어 설치된다.
구체적으로, 제1 반도체층(21)은 N형 반도체이다. N형 반도체는 또한 전자형 반도체라고 지칭되고 N형 반도체는 자유 전자 농도가 정공 농도보다 훨씬 큰 불순물 반도체이다. 전자를 다수 캐리어로 사용하는 반도체 재료이다. N형 반도체는 도너형 불순물을 도입하여 형성된 것이다. 순수한 반도체 재료에 불순물을 도핑하여 금지대에 불순물 에너지 레벨이 나타나도록 하고 불순물 원자가 전자를 제공할 수 있으면 에너지 레벨은 도너 레벨이며 상기 반도체는 N형 반도체이다. 예를 들면 V족 원소인 비소 불순물을 IV족 반도체 실리콘에 추가한다. 이는 반도체의 전기 전도율 및 전기 전도 유형을 변경시킬 수 있다. N형 반도체의 경우, 전자는 여기되어 전도대로 진입하여 주요 캐리어가 된다. 예를 들면, 제15(VA)족 원소(인, 안티몬, 비스무트 등)로 도핑된 게르마늄과 같다. ZnO, TiO, V2O5 및 MoO3 등과 같이 항상 N형인 일부 고체도 있다.
제2 반도체층(22)은 P형 반도체이고 P형 반도체는 또한 정공형 반도체라고 지칭된다. P형 반도체 즉 정공 농도가 자유 전자 농도보다 훨씬 큰 불순물 반도체이다. 순수한 실리콘 결정에 3가 원소(예컨대 붕소)를 도핑하여 결정 격자의 실리콘 원자의 위치를 대체하도록 하여 P형 반도체를 형성한다. P형 반도체에서, 정공은 다수 캐리어이고 자유 전자는 소수 캐리어이며 주로 정공에 의해 전기를 전도한다. 도핑된 불순물이 많을수록 다수 캐리어(정공)의 농도는 높아지고 전기 전도 성능이 강해진다.
도 4를 참조하면, 이는 단일 발광 다이오드 칩(72)의 저면 프로파일이다. 도 1-도 3은 단지 실시 가능한 발광 다이오드 칩(72)의 구조를 예시적으로 도시한 것을 이해할 수 있다. 단일 발광 다이오드 칩(72)의 저면 프로파일은 또한 삼각형, 직사각형 또는 육각형 등일 수 있고 실제 필요에 근거하여 대응되는 형상의 절단 레인을 통해 단일 발광 다이오드 칩(72)을 구획하여 발광 다이오드 칩(72)의 저면 프로파일로 하여금 대응되는 형상을 갖도록 할 수 있다. 제1 전극(3)의 외측 및 내측의 패턴, 및 제2 전극(4)의 패턴은 또한 실제 상황에 근거하여 규칙적 또는 불규칙적 패턴으로 설정될 수 있다. 이 밖에, 도 2는 단지 발광 다이오드 칩(72)의 주요한 필름층 구조를 도시하고 본 발명의 실시예에 의해 제공되는 발광 다이오드 칩은 다른 기능성 필름층을 더 포함할 수 있으며 본 발명은 이를 한정하지 않는다.
본 실시예에서, 제2 전극(4)의 기하학적 중심은 제1 전극(3)의 외측 또는 내측의 기하학적 중심과 일치하다. 제1 전극(3)의 외측 및 내측을 원형으로 설정하면 제2 전극(4)은 원형이다. 발광 다이오드 칩(72)이 어떻게 회전하더라도, 제1 전극(3) 및 제2 전극(4)이 백플레인(71)의 대응되는 위치의 본딩 전극(73)과 완전히 정렬되는 것이 항상 확보될 수 있다. 제1 전극(3) 및 제2 전극(4)이 백플레인(71)의 대응되는 위치의 본딩 전극(73)과의 전기적 접촉 면적을 증가하여 발광 다이오드 칩(72)과 백플레인(71)의 전기적 연결 성능을 더 향상시킴으로써 발광 다이오드 칩(72)과 백플레인(71)의 전기적 접촉이 불량한 것을 효과적으로 방지할 수 있다. 이 밖에, 제1 채널(5)과 연통되는 적어도 하나의 제2 채널(6)을 설정하여 제1 전극(3)과 제2 전극(4) 사이로 하여금 제2 채널(6)을 통해 개방되어 솔더링 플럭스 휘발이 용이하도록 한다.
도 5-도 6을 참조하면, 도 5는 제2 실시예의 발광 다이오드 칩(72)의 평면 모식도이고 도 6은 도 5의 B1-B2 방향을 따른 단면 구조 모식도이다. 제2 실시예와 제1 실시예의 구별되는 부분은, 본 실시예에서, 제1 전극(3)과 제2 전극(4)의 유형은 제1 실시예의 제1 전극(3)과 제2 전극(4)의 유형과 교환된다. 구체적으로, 제1 전극(3)은 P형 전극이고 제2 전극(4)은 N형 전극이며 상응하게, 제1 반도체층(21)은 P형 반도체층이고 제2 반도체층(22)은 N형 반도체층이다.
본 실시예에서, 제1 전극(3)은 제1 반도체층(21)으로부터 멀어지는 제2 반도체층(22)의 일측에 설치되고 제1 전극(3)과 전류 확산층(12)은 모두 환형 구조이며 전류 확산층(12)은 제1 반도체층(21)과 제1 전극(3) 사이에 위치한다. 제2 전극(4)에는 양자 우물층(23), 및 제2 반도체층(22)이 설치된다. 양자 우물층(23), 제2 반도체층(22), 및 제2 전극(4)은 제1 반도체층(21)에 순차적으로 적층되어 설치된다. 제1 전극(3)과 전류 확산층(12)에 의해 둘러싸인 환형 구조가 제2 전극(4)의 일측에 접근하는 내측은 제1 채널(5)이 제2 전극(4)의 일측에 접근하는 외측과 접합된다.
제2 전극(4)은 제1 반도체층(21)을 향하는 제2 반도체층(22)의 일측에 설치된다. 제2 전극(4)은 제1 전극(3)의 이너 링으로 둘러싸인 영역 내에 위치하고 제2 전극(4)에 의해 구성된 패턴은 기하학적 중심을 가지며 제2 전극(4)의 기하학적 중심은 제1 전극(3)의 외측 또는 내측의 기하학적 중심과 일치하다. 제1 반도체층(21)으로부터 멀어지는 제1 전극(3)의 일단은 제2 반도체층(22)으로부터 멀어지는 제2 전극(4)의 일단과 동일한 평면에 위치한다.
제1 전극(3)과 제2 전극(4) 사이에는 환형의 제1 채널(5)이 형성되고 제1 전극(3)에는 적어도 하나의 제2 채널(6)이 설치되며 적어도 하나의 제2 채널(6)은 제1 전극의 내측 및 외측을 관통하여 제1 채널(5)과 연통된다. 제2 채널(6)은 제1 전극(3)으로부터 제2 전극(4)이 성장하는 평면으로 개구 설치된다.
본 실시예에서, 적어도 하나의 제2 채널(6)은 네 개의 제2 채널(6)일 수 있지만 이에 한정되지 않는다. 일부 실시 가능한 실시예에서, 적어도 하나의 제2 채널(6)은 하나의 제2 채널(6), 두 개의 제2 채널(6), 세 개의 제2 채널(6), 및 다섯 개의 제2 채널(6) 등일 수 있고 여기서 한정하지 않는다.
도 7-도 9을 참조하면, 도 7은 제3 실시예의 발광 다이오드 칩(72)의 평면 모식도이고 도 8은 도 7의 C1-C2 방향을 따른 단면 구조 모식도이며 도 9는 도 5의 C3-C4 방향을 따른 단면 구조 모식도이다. 제3 실시예와 제1 실시예의 구별되는 부분은, 본 실시예에서, 제1 전극(3)과 제2 전극(4)의 유형은 제1 실시예의 제1 전극(3)과 제2 전극(4)의 유형과 교환된다. 구체적으로, 제1 전극(3)은 P형 전극이고 제2 전극(4)은 N형 전극이며 상응하게, 제1 반도체층(21)은 P형 반도체층이고 제2 반도체층(22)은 N형 반도체층이다.
본 실시예에서, 제1 반도체층(21), 양자 우물층(23), 및 전류 확산층(12)은 모두 환형 구조이다. 제1 반도체층(21), 제2 반도체층(22), 양자 우물층(23), 및 전류 확산층(12)에 의해 둘러싸인 환형 구조가 제2 전극(4)의 일측에 접근하는 내측은 제1 채널(5)이 제2 전극(4)의 일측에 접근하는 외측과 접합된다.
제1 전극(3)은 제1 반도체층(21)에 설치되고 제1 전극(3)은 제1 반도체층(21)에 전기적으로 연결되며 제1 전극(3)은 제2 반도체층(22)을 향하는 제1 반도체층(21)의 일측에 설치된다. 제1 전극(3)은 환형 구조이다.
제2 전극(4)은 제2 반도체층(21)에 설치되고 제2 전극(4)은 제2 반도체층(22)에 전기적으로 연결되며 제2 전극(4)은 제1 반도체층(22)으로부터 멀어지는 제2 반도체층(22)의 일측에 설치된다. 제2 전극(4)은 P극이다. 제2 전극(4)은 제1 전극(3)의 이너 링으로 둘러싸인 영역 내에 위치하고 제2 전극(4)에 의해 구성된 패턴은 기하학적 중심을 가지며 제2 전극(4)의 기하학적 중심은 제1 전극(3)의 외측 또는 내측의 기하학적 중심과 일치하다. 제1 반도체층(21)으로부터 멀어지는 제1 전극(3)의 일단은 제2 반도체층(22)으로부터 멀어지는 제2 전극(4)의 일단과 동일한 평면에 위치한다.
본 실시예에서, 제1 전극(3) 및 제2 전극(4)은 금속 반사 전극이고 금속 반사 전극은 빛을 반사할 수 있는 금속 전극을 지칭한다. 제1 전극(3) 및 제2 전극(4)을 금속 반사 전극으로 설정하여 제1 전극(3) 또는 제2 전극(4)을 향해 방출된 빛을 발광면으로 반환시켜 발광 다이오드 칩(72)의 발광 효율을 향상시킴으로써 발광 다이오드 칩(72)의 전력 소비를 감소시킬 수 있다. 여기서, 금속 반사 전극은 Cr, Al, Ti, Pt, Au와 같은 반사 효과를 갖는 금속 적층일 수 있고 여기서 한정하지 않는다.
제1 전극(3)과 제2 전극(4) 사이에는 환형의 제1 채널(5)이 형성되고 제1 전극(3)에는 적어도 하나의 제2 채널(6)이 설치되며 적어도 하나의 제2 채널(6)은 제1 전극의 내측 및 외측을 관통하여 제1 채널(5)과 연통된다. 제2 채널(6)은 제1 전극(3)으로부터 제2 전극(4)이 성장하는 평면으로 개구 설치된다.
본 실시예에서, 적어도 하나의 제2 채널(6)은 네 개의 제2 채널(6)일 수 있지만 이에 한정되지 않는다. 일부 실시 가능한 실시예에서, 적어도 하나의 제2 채널(6)은 하나의 제2 채널(6), 두 개의 제2 채널(6), 세 개의 제2 채널(6), 및 다섯 개의 제2 채널(6) 등일 수 있고 여기서 한정하지 않는다.
본 실시예에서, 제1 채널(5) 및 제2 채널(6)의 깊이는 동일할 수 있지만 이에 한정되지 않는다. 일부 실시 가능한 실시예에서, 제2 채널(6)의 저부는 경사면일 수 있고 제2 채널(6)의 저부의 높은 일단은 제1 채널(5)의 저부와 접합됨으로써 제1 채널(5) 및 제2 채널(6)의 솔더 휘발물의 유출이 용이하도록 한다. 물론, 본 실시예에서, 제2 채널(6)의 개구는 직사각형일 수 있지만 이에 한정되지 않고 일부 실시 가능한 실시예에서, 제2 채널(6)의 형상은 또한 사다리꼴, 원호형, 또는 다른 형상일 수 있으며 여기서 한정하지 않는다.
도 10-도 12를 참조하면, 도 10은 제4 실시형태의 발광 다이오드 칩(72)의 평면 모식도이다. 도 11은 도 10의 D1-D2 방향을 따른 단면 구조 모식도이고 도 12는 도 10의 D3-D4 방향을 따른 단면 구조 모식도이다. 제4 실시예와 제1 실시예의 구별되는 부분은, 본 실시예에서, 제2 채널(6)은 제1 전극(3)의 내측 및 외측을 관통하여 제1 채널(3)에 연통된다. 동시에, 제2 채널(6)은 또한 제1 반도체층(21), 제2 반도체층(22), 양자 우물층(23), 및 전류 확산층(12)을 관통한다.
본 실시예에서, 제1 전극(3), 제1 반도체층(21), 양자 우물층(23), 및 전류 확산층(12)은 모두 환형 구조이다.
제1 전극(3)은 P형 전극이고 제1 전극(3)은 제1 반도체층(21)에 설치된다. 제1 전극(3)은 제1 반도체층(21)에 전기적으로 연결되고 제1 전극(3)은 제2 반도체층(22)을 향하는 제1 반도체층(21)의 일측에 설치된다.
제2 전극(4)은 N형 전극이고 제2 전극(4)은 제2 반도체층(21)에 설치된다. 제2 전극(4)은 제2 반도체층(22)에 전기적으로 연결되고 제2 전극(4)은 제1 반도체층(22)으로부터 멀어지는 제2 반도체층(22)의 일측에 설치된다. 제2 전극(4)은 제1 전극(3)의 이너 링으로 둘러싸인 영역 내에 위치하고 제2 전극(4)에 의해 구성된 패턴은 기하학적 중심을 가지며 제2 전극의 기하학적 중심은 제1 전극(3)의 외측 또는 내측의 기하학적 중심과 일치하다. 제1 반도체층(21)으로부터 멀어지는 제1 전극(3)의 일단은 제2 반도체층(22)으로부터 멀어지는 제2 전극(4)의 일단과 동일한 평면에 위치한다.
제1 전극(3)과 제2 전극(4) 사이에는 환형의 제1 채널(5)이 형성되고 제1 전극(3)에는 적어도 하나의 제2 채널(6)이 설치되며 적어도 하나의 제2 채널(6)은 제1 전극의 내측 및 외측을 관통하여 제1 채널(5)과 연통된다. 제2 채널(6)은 제1 전극(3)으로부터 제2 전극(4)이 성장하는 평면으로 개구 설치된다.
본 실시예에서, 적어도 하나의 제2 채널(6)은 네 개의 제2 채널(6)일 수 있지만 이에 한정되지 않는다. 일부 실시 가능한 실시예에서, 적어도 하나의 제2 채널(6)은 하나의 제2 채널(6), 두 개의 제2 채널(6), 세 개의 제2 채널(6), 및 다섯 개의 제2 채널(6) 등일 수 있고 여기서 한정하지 않는다.
본 실시예에서, 제1 채널(5) 및 제2 채널(6)의 깊이는 동일할 수 있지만 이에 한정되지 않는다. 일부 실시 가능한 실시예에서, 제2 채널(6)의 저부는 경사면일 수 있고 제2 채널(6)의 저부의 높은 일단은 제1 채널(5)의 저부와 접합됨으로써 제1 채널(5) 및 제2 채널(6)의 솔더 휘발물의 유출이 용이하도록 한다. 물론, 본 실시예에서, 제2 채널(6)의 개구는 직사각형일 수 있지만 이에 한정되지 않고 일부 실시 가능한 실시예에서, 제2 채널(6)의 형상은 또한 사다리꼴, 원호형, 또는 다른 형상일 수 있으며 여기서 한정하지 않는다.
도 13-도 14를 참조하면, 도 13은 제5 실시형태의 발광 다이오드 칩(72)의 평면 모식도이고 도 14는 도 10의 E1-E2 방향을 따른 단면 구조 모식도이다. 제5 실시예와 제1 실시예의 구별되는 부분은 다음과 같다.
본 실시예에서, 제1 전극(3)은 제2 반도체층(22)으로부터 멀어지는 제1 반도체층(21)의 일측에 설치되고 제1 전극(3)은 N형 전극이다. 대응되게, 제1 반도체층(21)은 N형 반도체이다. 제1 전극(3), 제1 반도체층(21), 및 양자 우물층(23)은 모두 환형 구조이다. 양자 우물층(23), 제1 반도체층(21), 및 제1 전극(3)은 제2 반도체층(22)에 순차적으로 적층되어 설치된다. 제2 전극(4)에는 전류 확산층(12)이 설치되고 전류 확산층(12)은 제2 반도체층(22)과 제2 전극(4) 사이에 위치한다. 제1 전극(3)과 전류 확산층(12)에 의해 둘러싸인 환형 구조가 제2 전극(4)의 일측에 접근하는 내측은 제1 채널(5)이 제2 전극(4)의 일측에 접근하는 외측과 접합된다.
제2 전극(4)은 제1 반도체층(21)을 향하는 제2 반도체층(22)의 일측에 설치되고 제2 전극(4)은 P형 전극이다. 대응되게, 제2 반도체층(22)은 N형 반도체이다. 제2 전극(4)은 제1 전극(3)의 이너 링으로 둘러싸인 영역 내에 위치하고 제2 전극(4)에 의해 구성된 패턴은 기하학적 중심을 가지며 제2 전극(4)의 기하학적 중심은 제1 전극(3)의 외측 또는 내측의 기하학적 중심과 일치하다. 제1 반도체층(21)으로부터 멀어지는 제1 전극(3)의 일단은 제2 반도체층(22)으로부터 멀어지는 제2 전극(4)의 일단과 동일한 평면에 위치한다.
제1 전극(3)과 제2 전극(4) 사이에는 환형의 제1 채널(5)이 형성되고 제1 전극(3)에는 적어도 하나의 제2 채널(6)이 설치되며 적어도 하나의 제2 채널(6)은 제1 전극의 내측 및 외측을 관통하여 제1 채널(5)과 연통된다. 제2 채널(6)은 제1 전극(3)으로부터 제2 전극(4)이 성장하는 평면으로 개구 설치된다.
본 실시예에서, 적어도 하나의 제2 채널(6)은 네 개의 제2 채널(6)일 수 있지만 이에 한정되지 않는다. 일부 실시 가능한 실시예에서, 적어도 하나의 제2 채널(6)은 하나의 제2 채널(6), 두 개의 제2 채널(6), 세 개의 제2 채널(6), 및 다섯 개의 제2 채널(6) 등일 수 있고 여기서 한정하지 않는다.
도 15를 참조하면, 이는 제1 실시예에 발광 다이오드 칩(72)을 적용한 디스플레이 패널(7)의 모식도이다. 디스플레이 패널(7)은 백플레인(71) 및 복수개의 상기 발광 다이오드 칩(72)을 포함한다. 백플레인(71)에는 본딩 전극(73)이 설치되고 본딩 전극(73)은 발광 다이오드 칩(72)의 제1 전극(3) 및 제2 전극(4)에 매칭된다. 발광 다이오드 칩(72)은 제1 전극(3) 및 제2 전극(4)을 통해 본딩 전극(73)에 본딩된 후 백플레인(71)에 거꾸로 장착된다. 이 디스플레이 패널(7)은 휴대폰, 컴퓨터, 텔레비전 및 스마트 웨어러블 디스플레이 장치와 같은 디스플레이 기기에 적용될 수 있고 본 발명의 실시예는 이를 특별히 한정하지 않는다.
도 16을 참조하면, 이는 제1 실시예에 디스플레이 패널(7)을 적용한 전자기기(8)의 모식도이다. 디스플레이 기기는 디스플레이 패널(7) 및 디스플레이 패널(7)을 고정하는 하우징(81)을 포함한다. 디스플레이 기기는 디스플레이 기능을 갖는 것을 이해할 수 있다. 여기서, 디스플레이 기기는 디스플레이, 텔레비전, 컴퓨터, 노트북 컴퓨터, 태블릿 컴퓨터, 웨어러블 기기 등을 포함하지만 이에 한정되지 않는다.
알다시피, 본 분야의 통상의 지식을 가진 자는 본 발명의 사상 및 범위를 벗어나지 않고 본 발명에 대해 다양한 변경 및 변형을 진행할 수 있다. 이러한 방식으로, 본 발명의 이러한 수정 및 변형이 본 발명의 특허청구범위 및 그 균등한 기술의 범위 내에 있다면 본 발명은 또한 이러한 변경 및 변형을 포함하도록 의도된다.
이상 열거된 것은 단지 본 발명의 바람직한 실시예일 뿐, 이로써 본 발명의 특허범위를 한정할 수 없으므로 본 발명의 특허청구범위에 따라 이루어진 균등한 변화는 여전히 본 발명의 범위에 속한다.

Claims (12)

  1. 제1 반도체층, 제2 반도체층, 제1 전극 및 제2 전극을 포함하되, 상기 제1 전극은 상기 제1 반도체층에 전기적으로 연결되고 상기 제2 전극은 상기 제2 반도체층에 전기적으로 연결되는 발광 다이오드 칩에 있어서,
    상기 제1 전극은 상기 제2 전극을 감싸면서 설치되는 환형 구조이고 상기 제1 전극과 상기 제2 전극 사이에 환형의 제1 채널을 형성하며 상기 제1 전극에는 적어도 하나의 제2 채널이 설치되고 상기 적어도 하나의 제2 채널은 상기 제1 전극의 내측 및 외측을 관통하여 상기 제1 채널과 연통되는 것을 특징으로 하는 발광 다이오드 칩.
  2. 제1항에 있어서,
    상기 제1 전극은 상기 제2 반도체층으로부터 멀어지는 상기 제1 반도체층의 일측에 설치되고 상기 제2 전극은 상기 제1 반도체층을 향하는 상기 제2 반도체층의 일측에 설치되는 것을 특징으로 하는 발광 다이오드 칩.
  3. 제1항에 있어서,
    상기 제1 전극은 상기 제2 반도체층을 향하는 상기 제1 반도체층의 일측에 설치되고 상기 제2 전극은 상기 제1 반도체층으로부터 멀어지는 상기 제2 반도체층의 일측에 설치되는 것을 특징으로 하는 발광 다이오드 칩.
  4. 제2항 또는 제3항에 있어서,
    상기 제1 반도체층은 N형 반도체이고 제2 반도체층은 P형 반도체이며 상기 제1 전극은 N형 전극이고 상기 제2 전극은 P형 전극이거나;
    또는, 상기 제1 반도체층은 P형 반도체이고 제2 반도체층은 N형 반도체이며 상기 제1 전극은 P형 전극이고 상기 제2 전극은 N형 전극이며;
    상기 발광 다이오드 칩은 상기 P형 전극과 상기 P형 반도체 사이에 위치하는 전류 확산층을 더 포함하는 것을 특징으로 하는 발광 다이오드 칩.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 발광 다이오드 칩은 상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 양자 우물층을 더 포함하는 것을 특징으로 하는 발광 다이오드 칩.
  6. 제5항에 있어서,
    상기 제2 채널은 상기 제1 전극으로부터 상기 제1 전극 이하의 한 층 또는 다층으로 설치될 수 있는 것을 특징으로 하는 발광 다이오드 칩.
  7. 제2항 또는 제3항에 있어서,
    상기 제1 반도체층으로부터 멀어지는 상기 제1 전극의 일단은 상기 제2 반도체층으로부터 멀어지는 상기 제2 전극의 일단과 동일한 평면에 위치하는 것을 특징으로 하는 발광 다이오드 칩.
  8. 제1항에 있어서,
    상기 제2 전극에 의해 구성된 패턴은 기하학적 중심을 갖고 상기 제2 전극의 기하학적 중심은 상기 제1 전극의 외측 또는 내측의 기하학적 중심과 일치한 것을 특징으로 하는 발광 다이오드 칩.
  9. 제1항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 금속 반사 전극인 것을 특징으로 하는 발광 다이오드 칩.
  10. 백플레인 및 상기 백플레인에 장착되는 복수개의 제1항 내지 제9항 중 어느 한 항에 따른 발광 다이오드 칩을 포함하는 것을 특징으로 하는 디스플레이 패널.
  11. 제10항에 있어서,
    상기 백플레인에는 상기 발광 다이오드 칩의 제1 전극 및 제2 전극에 매칭되는 본딩 전극이 설치되고 상기 발광 다이오드 칩은 상기 제1 전극 및 상기 제2 전극을 통해 상기 본딩 전극에 본딩된 후 상기 백플레인에 거꾸로 장착되는 것을 특징으로 하는 디스플레이 패널.
  12. 하우징 및 상기 하우징에 설치되는 제10항 또는 제11항에 따른 디스플레이 패널을 포함하는 것을 특징으로 하는 전자기기.
KR1020217011881A 2019-12-31 2019-12-31 발광 다이오드 칩, 디스플레이 패널 및 전자기기 KR102590952B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/130525 WO2021134488A1 (zh) 2019-12-31 2019-12-31 发光二极管芯片、显示面板以及电子设备

Publications (2)

Publication Number Publication Date
KR20210055773A true KR20210055773A (ko) 2021-05-17
KR102590952B1 KR102590952B1 (ko) 2023-10-17

Family

ID=76159008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217011881A KR102590952B1 (ko) 2019-12-31 2019-12-31 발광 다이오드 칩, 디스플레이 패널 및 전자기기

Country Status (4)

Country Link
US (1) US20210242384A1 (ko)
KR (1) KR102590952B1 (ko)
CN (1) CN113544865B (ko)
WO (1) WO2021134488A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050067803A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자용 구동용박막트랜지스터 및 상기 구동용 박막트랜지스터를포함하는 액티브 매트릭스형 유기전계발광 소자
KR20080005726A (ko) * 2006-07-10 2008-01-15 삼성전기주식회사 플립칩용 질화물계 발광소자
KR20150071630A (ko) * 2013-12-17 2015-06-26 삼성전자주식회사 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR20160041417A (ko) * 2014-10-07 2016-04-18 엘지전자 주식회사 반도체 소자 및 이의 제조 방법
CN110034218A (zh) * 2019-04-19 2019-07-19 云谷（固安）科技有限公司 一种微型led芯片和显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492784B1 (en) * 1999-03-05 2002-12-10 Gravitec, Inc. Propulsion device and method employing electric fields for producing thrust
JP2004079972A (ja) * 2002-08-22 2004-03-11 Fuji Photo Film Co Ltd 面発光型発光素子
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
TWI246210B (en) * 2005-04-28 2005-12-21 Epitech Corp Ltd Lateral current blocking light emitting diode and method for manufacturing the same
JP5070693B2 (ja) * 2005-11-11 2012-11-14 サンケン電気株式会社 半導体装置
TW201511362A (zh) * 2013-09-09 2015-03-16 Lextar Electronics Corp 發光二極體晶片
CN104600166A (zh) * 2013-10-31 2015-05-06 无锡华润华晶微电子有限公司 一种发光二极管芯片结构及其制备方法
CN104600175B (zh) * 2014-12-18 2017-12-22 上海大学 倒装led基板构件及倒装led封装构件
CN107131430A (zh) * 2017-04-21 2017-09-05 蒋雪娇 发光二极管的芯片结构以及光利用率高的灯具
CN207925512U (zh) * 2018-01-05 2018-09-28 佛山市国星半导体技术有限公司 一种高可靠性led芯片
CN109980059A (zh) * 2019-04-17 2019-07-05 厦门乾照半导体科技有限公司 一种电极具有开口的led芯片结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050067803A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자용 구동용박막트랜지스터 및 상기 구동용 박막트랜지스터를포함하는 액티브 매트릭스형 유기전계발광 소자
KR20080005726A (ko) * 2006-07-10 2008-01-15 삼성전기주식회사 플립칩용 질화물계 발광소자
KR20150071630A (ko) * 2013-12-17 2015-06-26 삼성전자주식회사 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR20160041417A (ko) * 2014-10-07 2016-04-18 엘지전자 주식회사 반도체 소자 및 이의 제조 방법
CN110034218A (zh) * 2019-04-19 2019-07-19 云谷（固安）科技有限公司 一种微型led芯片和显示面板

Also Published As

Publication number Publication date
CN113544865B (zh) 2024-03-08
KR102590952B1 (ko) 2023-10-17
WO2021134488A1 (zh) 2021-07-08
CN113544865A (zh) 2021-10-22
US20210242384A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
CN110416247B (zh) 一种显示组件、显示面板及显示装置
TWI747111B (zh) 發光二極體晶片
CN107579140A (zh) 发光二极管
KR20070088288A (ko) 박막트랜지스터 패널
CN111384079B (zh) 显示装置
TW201826516A (zh) 微型發光二極體晶片
TW202006962A (zh) 包括發光二極體的光電裝置
KR102078643B1 (ko) 원칩 타입의 발광 다이오드를 이용한 디스플레이 장치 및 그 제조 방법
TW201729394A (zh) 自發光型顯示器
JPWO2020044991A1 (ja) 発光素子及び電子機器
CN112038362A (zh) 用于电连接的阳极氧化膜及光学元件显示器和其制造方法
US11843086B2 (en) Micro semiconductor display device
US9054288B2 (en) Light emitting diode with high light extraction efficiency and method for manufacturing the same
JP5515685B2 (ja) 発光素子及びそれを用いた発光装置の製造方法
JP2009117796A (ja) 半導体発光素子および発光装置
KR102590952B1 (ko) 발광 다이오드 칩, 디스플레이 패널 및 전자기기
CN216749900U (zh) 显示基板和显示装置
US20180358523A1 (en) Light-emitting element package and lighting device
CN114242864A (zh) 微发光二极管、显示基板及其制作方法、显示装置
CN110491974B (zh) 微型发光元件及微型发光二极管元件基板
TWI836732B (zh) 光電半導體元件
TWI757181B (zh) 顯示面板及其製造方法
US11380819B2 (en) Micro light emitting diode and micro light emitting diode device substrate
CN113342212B (zh) 触控显示模组及其驱动方法、电子设备
US10868216B2 (en) Display devices, light emitting diode chips and methods for manufacturing the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant