KR20150071630A - 반도체 발광소자 및 이를 구비한 반도체 발광장치 - Google Patents

반도체 발광소자 및 이를 구비한 반도체 발광장치 Download PDF

Info

Publication number
KR20150071630A
KR20150071630A KR1020140099816A KR20140099816A KR20150071630A KR 20150071630 A KR20150071630 A KR 20150071630A KR 1020140099816 A KR1020140099816 A KR 1020140099816A KR 20140099816 A KR20140099816 A KR 20140099816A KR 20150071630 A KR20150071630 A KR 20150071630A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
metal layer
barrier metal
Prior art date
Application number
KR1020140099816A
Other languages
English (en)
Other versions
KR102223038B1 (ko
Inventor
조명수
김용일
김진하
송광민
이상석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US14/543,481 priority Critical patent/US9196812B2/en
Publication of KR20150071630A publication Critical patent/KR20150071630A/ko
Application granted granted Critical
Publication of KR102223038B1 publication Critical patent/KR102223038B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Abstract

본 발명의 일 실시 형태에 따른 반도체 발광소자는, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 구비하는 발광 구조물; 상기 발광 구조물 상에 구비되며, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 상에 배치되는 제1 개구부를 구비하는 제1 절연층; 상기 제1 절연층 상에 구비되며, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층과 각각 전기적으로 접속되는 배리어 메탈층; 상기 배리어 메탈층 상에 구비되며, 상기 배리어 메탈층을 부분적으로 노출시키는 제2 개구부를 구비하는 제2 절연층; 및 상기 제2 개구부를 통해 부분적으로 노출되는 상기 배리어 메탈층 상에 구비되며, 상기 배리어 메탈층을 통해 상기 제1 도전형 반도체층 및 제2 도전형 반도체층과 각각 전기적으로 접속되는 전극을 포함하고, 상기 전극과 상기 발광 구조물 사이에는 상기 제1 및 제2 절연층 중 적어도 하나 및 상기 배리어 메탈층이 배치된다.

Description

반도체 발광소자 및 이를 구비한 반도체 발광장치{SEMICONDUCTOR LIGHT EMITTING DEVICE AND SEMICONDUCTOR LIGHT EMITTING APPARATUS HAVING THE SAME}
본 발명은 반도체 발광소자 및 이를 구비한 반도체 발광장치에 관한 것이다.
발광 다이오드(LED)는 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치, 디스플레이 장치의 백라이트 등 다양한 제품에서 중요한 광원으로 주목받고 있다.
이러한 발광 다이오드 중 플립 칩 타입은 본딩용 금속으로 AuSn 등 고가의 금속이 함유된 합금을 사용하여 비용이 상승하는 단점과, 고온에서 용융되는 특성이 있어 고온 본딩 조건에 적합한 열팽창계수 정합 및 고온에 변형되지 않는 물질로 구성된 고가의 패키지가 필요하게 되어 활용범위가 축소되는 문제가 있었다.
또한, Sn 솔더의 경우 솔더가 확산되는 문제가 있었다.
이에, 당 기술분야에서는 Sn 솔더의 확산을 원천적으로 차단할 수 있는 방안이 요구되고 있다.
다만, 본 발명의 목적은 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.
본 발명의 일 실시 형태에 따른 반도체 발광소자는, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 구비하는 발광 구조물; 상기 발광 구조물 상에 구비되며, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 상에 배치되는 제1 개구부를 구비하는 제1 절연층; 상기 제1 절연층 상에 구비되며, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층과 각각 전기적으로 접속되는 배리어 메탈층; 상기 배리어 메탈층 상에 구비되며, 상기 배리어 메탈층을 부분적으로 노출시키는 제2 개구부를 구비하는 제2 절연층; 및 상기 제2 개구부를 통해 부분적으로 노출되는 상기 배리어 메탈층 상에 구비되며, 상기 배리어 메탈층을 통해 상기 제1 도전형 반도체층 및 제2 도전형 반도체층과 각각 전기적으로 접속되는 전극을 포함하고, 상기 전극과 상기 발광 구조물 사이에는 상기 제1 및 제2 절연층 중 적어도 하나 및 상기 배리어 메탈층이 배치될 수 있다.
상기 배리어 메탈층 상에는 상기 제2 절연층이 상기 제1 개구부와 대응하는 위치에 구비될 수 있다.
상기 제1 개구부와 상기 제2 개구부는 서로 중첩되지 않는 구조로 배치될 수 있다.
상기 발광 구조물은, 상기 제2 도전형 반도체층, 상기 활성층 및 상기 제1 도전형 반도체층의 일부가 식각된 식각 영역과, 상기 식각 영역에 의해 부분적으로 구획된 복수의 메사 영역을 포함할 수 있다.
상기 식각 영역은 상기 발광 구조물의 일측면에서 이와 대향하는 타측면을 향해 연장되며, 복수개가 서로 평행하게 구비될 수 있다.
상기 식각 영역으로 노출되는 상기 제1 도전형 반도체층의 상부면에 배치되어 상기 제1 도전형 반도체층과 접속되는 제1 콘택 전극을 더 포함하며, 상기 제1 콘택 전극은 상기 배리어 메탈층을 통해 상기 제1 전극과 접속할 수 있다.
상기 제1 콘택 전극은 복수의 패드부 및 상기 복수의 패드부로부터 각각 상기 식각 영역을 따라서 연장되는 복수의 핑거부를 포함할 수 있다.
상기 복수의 패드부는 상기 제1 개구부를 통해 노출되며, 상기 배리어 메탈층과 직접 접속할 수 있다.
상기 복수의 메사 영역의 상부면에 배치되어 상기 제2 도전형 반도체층과 접속하는 제2 콘택 전극을 더 포함하며, 상기 제2 콘택 전극은 상기 배리어 메탈층을 통해 상기 제2 전극과 접속할 수 있다.
상기 제2 콘택 전극은 반사 메탈층을 포함할 수 있다.
상기 반사 메탈층을 덮는 피복 메탈층을 더 포함할 수 있다.
상기 식각 영역으로 노출되는 상기 활성층을 덮도록 상기 메사 영역의 측면에 구비되는 패시베이션층을 더 포함할 수 있다.
상기 전극은 제1 전극 및 제2 전극을 포함하고, 각각 단일 또는 복수개로 구비될 수 있다.
한편, 본 발명의 일 실시 형태에 따른 반도체 발광소자는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층의 적층 구조를 가지며, 상기 제2 도전형 반도체층, 상기 활성층 및 상기 제1 도전형 반도체층의 일부가 식각된 식각 영역과, 상기 식각 영역에 의해 부분적으로 구획된 메사 영역을 포함하는 발광 구조물; 상기 발광 구조물 상에 구비되는 제1 절연층; 상기 제1 절연층 상에 구비되며, 상기 제1 절연층을 관통하여 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층과 각각 전기적으로 접속되는 배리어 메탈층; 상기 배리어 메탈층 상에 구비되는 제2 절연층; 및 상기 배리어 메탈층의 상기 제2 절연층으로부터 노출되는 부분 상에 구비되며, 상기 배리어 메탈층을 통해 상기 제1 도전형 반도체층 및 제2 도전형 반도체층과 각각 전기적으로 접속되는 전극을 포함하고, 상기 전극과 상기 발광 구조물 사이에는 상기 제1 절연층과 상기 배리어 메탈층 또는 상기 배리어 메탈층과 상기 제2 절연층이 배치될 수 있다.
상기 제1 절연층은 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층을 각각 부분적으로 노출시키는 제1 개구부를 구비하고, 상기 제2 절연층은 상기 배리어 메탈층을 부분적으로 노출시키는 제2 개구부를 구비하며, 상기 제1 개구부와 상기 제2 개구부는 서로 중첩되지 않는 구조로 배치될 수 있다.
상기 식각 영역의 바닥면을 정의하는 상기 제1 도전형 반도체층 상에 구비되는 제1 콘택 전극과, 상기 메사 영역의 상부면에 구비되는 제2 콘택 전극을 더 포함하고, 상기 제1 콘택 전극과 제2 콘택 전극은 상기 제1 개구부를 통해 상기 배리어 메탈층과 접속할 수 있다.
상기 제1 콘택 전극은 복수의 패드부 및 상기 복수의 패드부로부터 각각 상기 식각 영역을 따라서 연장되는 복수의 핑거부를 포함하고, 상기 복수의 패드부는 상기 제1 개구부를 통해 노출되며, 상기 배리어 메탈층과 직접 접속할 수 있다.
한편, 본 발명의 일 실시 형태에 따른 반도체 발광장치는, 리드 프레임을 구비하는 패키지 본체; 및 상기 패키지 본체에 배치되며, 상기 리드 프레임과 접속하는 상기 반도체 발광소자를 포함할 수 있다.
상기 반도체 발광소자는 상기 전극과 상기 리드 프레임 사이에 개재되는 솔더를 통해 상기 리드 프레임과 접속할 수 있다.
상기 패키지 본체 상에 구비되어 상기 반도체 발광소자를 덮는 봉지부를 더 포함하며, 상기 봉지부에는 상기 반도체 발광소자에서 발생되는 광의 파장을 변환시키는 파장변환 물질이 함유될 수 있다.
본 발명의 일 실시 형태에 따르면, Sn 솔더의 확산을 원천적으로 차단할 수 있는 반도체 발광소자 및 이를 구비한 반도체 발광장치가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자의 개략적인 평면도이다.
도 2는 도 1의 절취선 A-A'를 따라 절취한 단면을 개략적으로 나타내는 단면도이다.
도 3은 도 2에서 B부분을 확대한 단면도이다.
도 4a 내지 10b는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다.
도 11a 및 도 11b는 각각 제1 및 제2 전극의 변형된 배치구조를 개략적으로 나타내는 평면도이다.
도 12는 본 발명의 다른 실시 형태에 따른 반도체 발광소자의 개략적인 평면도이다.
도 13은 도 12의 절취선 C-C'를 따라 절취한 단면을 개략적으로 나타내는 단면도이다.
도 14는 도 13에서 D부분을 확대한 단면도이다.
도 15a 내지 도 20b는 본 발명의 다른 실시 형태에 따른 반도체 발광소자의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다.
도 21a 및 도 21b는 각각 본 발명의 일 실시 형태에 따른 반도체 발광소자를 패키지에 적용한 예를 개략적으로 나타내는 단면도이다.
도 22 및 도 23은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타내는 단면도이다.
도 24 및 도 25는 본 발명의 일 실시 형태에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타내는 분해사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1 및 도 2를 참조하여 본 발명의 일 실시 형태에 따른 반도체 발광소자를 설명한다. 도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자의 개략적인 평면도이고, 도 2는 도 1의 절취선 A-A'를 따라 절취한 단면을 개략적으로 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 형태에 따른 반도체 발광소자(10)는 발광 구조물(100), 제1 절연층(200), 배리어 메탈층(300), 제2 절연층(400) 및 전극(500)을 포함하여 구성될 수 있다.
발광 구조물(100)은 복수의 반도체층이 적층된 구조를 가지며, 기판(101) 상에 순차적으로 적층된 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함할 수 있다.
본 명세서에서, '상', '상부', '상면', '하', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자나 장치가 배치되는 방향에 따라 달라질 수 있을 것이다.
기판(101)은 x 방향 및 y 방향으로 연장되는 상면을 가질 수 있다. 기판(101)은 반도체 성장용 기판으로 제공될 수 있으며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 질화물 반도체 성장용 기판으로 널리 이용되는 사파이어는, 전기 절연성을 가지며 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
그리고, 도면에서 도시하는 것과 같이, 기판(101)의 상면, 즉, 반도체층들이 성장하는 면에는 다수의 요철 구조(102)가 형성될 수 있으며, 이러한 요철 구조(102)에 의하여 반도체층들의 결정성과 광 방출 효율 등이 향상될 수 있다. 본 실시 형태에서는 상기 요철 구조(102)가 돔 형상의 볼록한 형태를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 요철 구조(102)는 사각형, 삼각형 등의 다양한 형태로 형성될 수 있다. 또한, 상기 요철 구조(102)는 선택적으로 형성 및 구비될 수 있으며, 따라서 생략될 수도 있다.
한편, 이러한 기판(101)은 실시 형태에 따라서 추후 제거될 수도 있다. 즉, 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 성장시키기 위한 성장용 기판으로 제공된 후 분리 공정을 거쳐 제거될 수 있다. 기판(101)의 분리는 레이저 리프트 오프(LLO), 케미컬 리프트 오프(CLO) 등의 방식을 통해 반도체층과 분리될 수 있다.
도면에는 도시되지 않았으나, 기판(101)의 상면에는 버퍼층이 더 구비될 수 있다. 버퍼층은 기판(101) 상에 성장되는 반도체층의 격자 결함 완화를 위한 것으로, 질화물 등으로 이루어진 언도프 반도체층으로 이루어질 수 있다. 버퍼층은, 예를 들어, 사파이어로 이루어진 기판(101)과 기판(101) 상면에 적층되는 GaN으로 이루어진 제1 도전형 반도체층(110) 사이의 격자상수 차이를 완화하여, GaN층의 결정성을 증대시킬 수 있다. 버퍼층은 언도프 GaN, AlN, InGaN 등이 적용될 수 있으며, 500℃ 내지 600℃의 저온에서 수십 내지 수백 Å의 두께로 성장시켜 형성할 수 있다. 여기서, 언도프라 함은 반도체층에 불순물 도핑 공정을 따로 거치지 않은 것을 의미하며, 반도체층에 본래 존재하던 수준의 불순물 농도, 예컨대, 질화갈륨 반도체를 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD)를 이용하여 성장시킬 경우, 도펀트로 사용되는 Si 등이 의도하지 않더라도 약 1014~ 1018/㎤의 수준으로 포함될 수 있다. 다만, 이러한 버퍼층은 본 실시 형태에서 필수적인 요소는 아니며 실시 형태에 따라 생략될 수도 있다.
상기 기판(101) 상에 적층되는 제1 도전형 반도체층(110)은 n형 불순물이 도핑된 반도체로 이루어질 수 있으며, n형 질화물 반도체층일 수 있다. 그리고, 제2 도전형 반도체층(130)은 p형 불순물이 도핑된 반도체로 이루어질 수 있으며, p형 질화물 반도체층일 수 있다. 다만, 실시 형태에 따라서 제1 및 제2 도전형 반도체층(110, 130)은 위치가 바뀌어 적층될 수도 있다. 이러한 제1 및 제2 도전형 반도체층(110, 130)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가지며, 예컨대, GaN, AlGaN, InGaN, AlInGaN 등의 물질이 이에 해당될 수 있다.
제1 및 제2 도전형 반도체층(110, 130) 사이에 배치되는 활성층(120)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출한다. 활성층(120)은 제1 및 제2 도전형 반도체층(110, 130)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층(110, 130)이 GaN계 화합물 반도체인 경우, 활성층(120)은 GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InGaN계 화합물 반도체를 포함할 수 있다. 또한, 활성층(120)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple Quantum Wells, MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 다만, 이에 제한되는 것은 아니므로 상기 활성층(120)은 단일 양자우물 구조(Single Quantum Well, SQW)가 사용될 수도 있다.
상기 발광 구조물(100)은, 상기 제2 도전형 반도체층(130), 상기 활성층(120) 및 상기 제1 도전형 반도체층(110)의 일부가 식각된 식각 영역(E)과, 상기 식각 영역(E)에 의해 부분적으로 구획된 복수의 메사 영역(M)을 포함할 수 있다.
상기 식각 영역(E)은 사각 형태를 갖는 상기 발광 구조물(100)의 일측면에서 이와 대향하는 타측면을 향해 소정 두께 및 길이로 절개된 틈새 구조를 가지며, 복수개가 서로 평행하게 구비될 수 있다. 따라서, 상기 복수의 메사 영역(M)은 상기 식각 영역(E)에 의해 물리적으로 완전히 분리되는 것은 아니며, 타측면 부분에서 서로 연결되어 일체를 이룰 수 있다.
상기 식각 영역(E)으로 노출되는 상기 제1 도전형 반도체층(110)의 상부면에는 제1 콘택 전극(140)이 배치되어 상기 제1 도전형 반도체층(110)과 접속되고, 상기 복수의 메사 영역(M)의 상부면에는 제2 콘택 전극(150)이 배치되어 상기 제2 도전형 반도체층(130)과 접속될 수 있다.
상기 제1 콘택 전극(140)은, 전극의 균일한 주입을 위하여, 도 1에 도시된 것과 같이 복수의 패드부(141) 및 이보다 폭이 좁은 형태로 상기 복수의 패드부(141)로부터 각각 연장되는 복수의 핑거부(142)를 포함하며, 상기 식각 영역(E)을 따라서 연장될 수 있다. 상기 복수의 패드부(141)는 서로 이격되어 배치될 수 있으며, 상기 복수의 핑거부(142)는 상기 복수의 패드부(141)를 연결할 수 있다.
상기 제2 콘택 전극(150)은 반사 메탈층(151)을 포함할 수 있다. 그리고, 상기 반사 메탈층(151)을 덮는 피복 메탈층(152)을 더 포함할 수 있다. 다만, 이러한 피복 메탈층(152)은 선택적으로 구비될 수 있으며, 실시 형태에 따라서 생략될 수도 있다. 상기 제2 콘택 전극(150)은 상기 메사 영역(M)의 상부면을 정의하는 상기 제2 도전형 반도체층(130)의 상면을 덮는 형태로 구비될 수 있다.
발광 구조물(100)에서의 발광 효율을 증가시키기 위해 상기 제1 콘택 전극(140)과 제2 콘택 전극(150)은 전체적으로 서로 엇갈리는 구조를 가지도록 배치될 수 있다. 다만, 제1 콘택 전극(140) 및 제2 콘택 전극(150)의 형상 및 구조는 예시적인 것으로 도면에 도시된 것에 한정되지 않는다.
한편, 상기 식각 영역(E)으로 노출되는 상기 활성층(120)을 덮도록 상기 메사 영역(M)의 측면에는 절연 물질로 이루어지는 패시베이션층(200a)이 구비될 수 있다. 다만, 상기 패시베이션층(200a)은 선택적으로 구비되는 것으로, 실시 형태에 따라서 생략될 수도 있다.
제1 절연층(200)은 상기 발광 구조물(100)을 전체적으로 덮는 구조로 상기 발광 구조물(100) 상에 구비될 수 있다. 상기 제1 절연층(200)은 기본적으로 절연 특성을 지닌 재료로 이루어질 수 있으며, 무기질 또는 유기질 물질을 사용하여 형성될 수 있다. 예를 들어, 상기 제1 절연층(200)은 에폭시계 절연 수지로 형성될 수 있다. 또한, 상기 제1 절연층(200)은 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, SiOxNy , TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등으로 이루어질 수 있다.
상기 제1 절연층(200)은 상기 식각 영역(E)으로 노출된 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130) 상에 배치되는 제1 개구부(210)를 복수개 구비할 수 있다. 구체적으로, 상기 제1 개구부(210)는 상기 제1 및 제2 도전형 반도체층(110, 130) 상에서 상기 제1 콘택 전극(140)과 제2 콘택 전극(150)을 부분적으로 노출시키는 구조로 구비될 수 있다. 특히, 제1 콘택 전극(140)의 경우, 패드부(141)가 상기 제1 개구부(210)를 통해 외부로 노출되며, 따라서, 상기 제1 개구부(210)는 상기 제1 도전형 반도체층(110) 상에서는 상기 패드부(141)와 대응하는 위치에 배치될 수 있다.
배리어 메탈층(300)은 상기 제1 절연층(200) 상에 구비되며, 상기 제1 개구부(210)를 통해 상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130)과 각각 전기적으로 접속될 수 있다.
도 2에서 도시하는 바와 같이, 상기 배리어 메탈층(300)은 상기 발광 구조물(100)의 상부면을 전체적으로 덮는 상기 제1 절연층(200)에 의해 상기 제1 및 제2 도전형 반도체층(110, 130)과 절연될 수 있다. 그리고, 상기 제1 개구부(210)를 통해 외부로 노출되는 상기 제1 콘택 전극(140) 및 제2 콘택 전극(150)과 연결되어 상기 제1 및 제2 도전형 반도체층(110, 130)과 접속될 수 있다.
상기 배리어 메탈층(300)과 상기 제1 및 제2 도전형 반도체층(110, 130)의 전기적 연결은 상기 제1 절연층(200)에 구비되는 상기 제1 개구부(210)에 의해 다양하게 조절될 수 있다. 예를 들어, 상기 제1 개구부(210)의 개수 및 배치 위치에 따라서 상기 배리어 메탈층(300)과 상기 제1 및 제2 도전형 반도체층(110, 130)과의 전기적 연결은 다양하게 변경될 수 있다.
상기 배리어 메탈층(300)은 상기 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130) 사이의 전기적 절연을 위해 적어도 한 쌍으로 구비될 수 있다. 즉, 제1 메탈층(310)은 상기 제1 도전형 반도체층(110)과 전기적으로 접속하고, 제2 메탈층(320)은 제2 도전형 반도체층(130)과 전기적으로 접속하며, 상기 제1 및 제2 메탈층(310, 320)은 서로 분리되어 전기적으로 절연될 수 있다.
상기 배리어 메탈층(300)은, 예를 들어, Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Cr 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 이루어질 수 있다.
제2 절연층(400)은 상기 배리어 메탈층(300) 상에 구비되며, 상기 배리어 메탈층(300)을 전체적으로 덮어 보호한다. 그리고, 상기 제2 절연층(400)은 상기 배리어 메탈층(300)을 부분적으로 노출시키는 제2 개구부(410)를 구비할 수 있다.
상기 제2 개구부(410)는 상기 제1 메탈층(310) 및 제2 메탈층(320)을 각각 부분적으로 노출시킬 수 있도록 복수개로 구비될 수 있다. 이 경우, 상기 제2 개구부(410)는 상기 제1 절연층(200)의 제1 개구부(210)와 서로 중첩되지 않는 구조로 배치될 수 있다. 즉, 수직 방향으로 상기 제1 개구부(210)의 상부에는 상기 제2 개구부(410)가 위치하지 않는다.
본 실시 형태에서는 상기 제2 개구부(410)가 3개로 구비되며 비대칭 구조를 이루며 배치되는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 상기 제2 개구부(410)의 개수 및 배치 형태는 다양하게 변형될 수 있다.
상기 제2 절연층(400)은 상기 제1 절연층(200)과 동일한 재질로 이루어질 수 있다.
전극(500)은 제1 전극(510) 및 제2 전극(520)을 포함하며, 상기 제2 개구부(410)를 통해 부분적으로 노출되는 상기 제1 및 제2 메탈층(310, 320) 상에 각각 구비될 수 있다. 그리고, 상기 배리어 메탈층(300)을 통해 상기 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130)과 각각 전기적으로 접속할 수 있다.
상기 제1 전극(510) 및 제2 전극(520)은, 예를 들어, UBM(Under Bump Metallurgy) 층일 수 있다. 그리고, 각각 단일 또는 복수개로 구비될 수 있다. 본 실시 형태에서는 제1 전극(510)이 2개, 제2 전극(520)은 단일로 구비되는 것으로 예시하고 있으나 이에 한정하는 것은 아니다. 상기 제1 전극(510)과 제2 전극(520)의 개수와 배치 구조는 상기 제2 개구부(410)에 따라 조절될 수 있다.
상기 제1 및 제2 전극(510, 520)에는 도전성 접착물, 예를 들어, Sn 솔더가 놓이는 홈이 형성될 수 있다.
한편, 상기 제1 개구부(210)와 제2 개구부(410)의 배치 구조에 의해 상기 제1 개구부(210)를 통해 상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130)과 접속하는 상기 배리어 메탈층(300) 상에는 상기 제2 절연층(400)이 상기 제1 개구부(210)와 대응하는 위치에 구비될 수 있다.
이에 따라 상기 제1 전극(510) 및 제2 전극(520)과 상기 발광 구조물(100) 사이에는 상기 제1 절연층(200)과 배리어 메탈층(300) 또는 상기 배리어 메탈층(300)과 제2 절연층(400)이 중첩되어 배치되는 이중 배리어 구조가 마련될 수 있다.
도 3을 참조하여 이러한 이중 배리어 구조에 대해 설명한다. 도 3은 도 2에서 B부분을 확대한 단면도이다.
도 3에서와 같이, Sn 솔더(S)와 제2 전극(520), 즉, UBM이 오버레이(overlay)되는 영역에는 메탈인 배리어 메탈층(구체적으로는 제2 메탈층(320))과 절연 유전체인 제1 절연층(200)이 적층되어 배치될 수 있다. 그리고, 이러한 제2 메탈층(320)과 제1 절연층(200)으로 구성되는 이중 배리어 구조는 화살표와 같이 Sn 솔더(S)가 발광 구조물(100)을 향해 수직 방향으로 확산되는 것을 차단할 수 있다. 구체적으로, 반사 메탈층(151)을 포함한 제2 콘택 전극(150)으로 확산되는 것을 차단할 수 있다.
구체적으로, Sn 솔더 합금 SAC(Sn96.5Ag3.0Cu0.5)의 경우 상대적으로 저렴하고 신뢰성이 우수한 장점이 있으나 종래의 단일 배리어 구조에서는 Sn 솔더가 확산되는 현상이 발생하여 전극을 오염시켜 전극에서의 반사도 및 휘도가 저하되고, 순방향 전압(Vf, Voltage Forward)이 높아지는 문제가 있었다. 본 실시 형태에서는 이중 배리어 구조를 구현함으로써 종래의 단일 배리어 구조에서 Sn 솔더가 발광 구조물로 확산되는 것을 차단하지 못하여 발생하는 문제, 즉, 오염으로 인한 반사도 및 휘도 저하 및 순방향 전압이 높아지는 문제를 해결할 수 있다.
도 4a 내지 도 10b는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다. 도 4a 내지 도 10b에서, 도 1 내지 도 3과 동일한 참조 부호는 동일한 부재를 나타내며, 따라서 중복되는 설명은 생략한다.
도 4a 및 도 4b를 참조하면, 도 4a는 기판 상에 형성된 발광 구조물의 평면도를 도시하며, 도 4b는 도 4a의 절단선 A-A'에 대응하는 단면도가 도시된다. 이하의 도 5a 내지 도 10b도 동일한 방식으로 도시된다.
먼저 기판(101) 상에 요철 구조(102)을 형성할 수 있다. 다만, 실시 형태에 따라 요철 구조(102)는 생략될 수 있다. 기판(101)은, 앞서 설명한 바와 같이, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 그리고, 도면에서는 도시하지 않았으나, 기판 상에는 버퍼층이 선택적으로 구비될 수 있다. 버퍼층은 언도프 GaN, AlN, InGaN 등의 물질로 이루어질 수 있다.
다음으로, 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같은 공정을 이용하여, 기판(101) 상에 순차적으로 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 성장시켜 복수의 반도체층의 적층구조를 갖는 발광 구조물(100)을 형성한다. 여기서, 제1 도전형 반도체층(110)과 제2 도전형 반도체층(130)은 각각 n형 반도체층 및 p형 반도체층(130)일 수 있다. 발광 구조물(100)에서 제1 도전형 반도체층(110)과 제2 도전형 반도체층(130)의 위치는 서로 바뀔 수 있으며, 제2 도전형 반도체층(130)이 기판(101) 상에 먼저 형성될 수 있다.
도 5a 및 도 5b를 참조하면, 제1 도전형 반도체층(110)의 적어도 일부가 노출되도록 제2 도전형 반도체층(130), 활성층(120) 및 제1 도전형 반도체층(110)의 일부를 식각할 수 있다. 이에 의해 식각 영역(E)과 상기 식각 영역(E)에 의해 부분적으로 구획된 복수의 메사 영역(M)을 형성할 수 있다.
식각 공정은 제1 도전형 반도체층(110)이 노출되는 영역을 제외한 영역에 마스크층을 형성한 후, 습식 또는 건식을 통해 메사 영역(M)을 형성할 수 있다. 실시 형태에 따라, 제1 도전형 반도체층(110)은 식각되지 않고 상면만 일부 노출되도록 식각 공정이 수행될 수도 있다.
도 6a 및 도 6b를 참조하면, 식각 공정에 의해 식각 영역(E)으로 노출되는 메사 영역(M)의 측면에는 패시베이션층(200a)이 형성될 수 있다. 상기 패시베이션층(200a)은 상기 메사 영역(M)의 상면 가장자리와 상기 식각 영역(E)의 바닥면을 일부 포함하여 상기 메사 영역(M)의 측면을 덮는 구조로 형성될 수 있다. 따라서, 상기 식각 영역(E)으로 노출되는 상기 활성층(120)은 상기 패시베이션층(200a)에 의해 외부로 노출되지 않도록 커버될 있다. 다만, 이러한 패시베이션층(200a)은 선택적으로 형성되는 것으로 실시 형태에 따라서 생략될 수도 있다.
도 7a 및 도 7b를 참조하면, 상기 식각 영역(E)과 상기 메사 영역(M) 상에 각각 제1 콘택 전극(140)과 제2 콘택 전극(150)이 형성될 수 있다. 상기 제1 콘택 전극(140)은 상기 식각 영역(E)을 따라서 상기 식각 영역(E)의 바닥면을 정의하는 제1 도전형 반도체층(110)과 접속할 수 있다. 그리고, 상기 제2 콘택 전극(150)은 상기 제2 도전형 반도체층(130)과 접속할 수 있다.
상기 제1 콘택 전극(140)은 복수의 패드부(141) 및 상기 패드부(141)로부터 연장되는 복수의 핑거부(142)를 포함하여 구성될 수 있다. 상기 제2 콘택 전극(150)은 반사 메탈층(151)을 포함할 수 있다. 그리고, 상기 반사 메탈층(151)을 덮는 피복 메탈층(152)을 더 포함할 수 있다.
도 8a 및 도 8b를 참조하면, 제1 절연층(200)이 상기 발광 구조물(100)을 전체적으로 덮는 구조로 상기 발광 구조물(100) 상에 구비될 수 있다. 예를 들어, 상기 제1 절연층(200)은 에폭시계 절연 수지로 형성될 수 있다. 또한, 상기 제1 절연층(200)은 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, SiOxNy , TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등으로 이루어질 수 있다.
그리고, 복수의 제1 개구부(210)를 통해 상기 제1 및 제2 도전형 반도체층(110, 130) 상에서 상기 제1 콘택 전극(140)과 제2 콘택 전극(150)을 부분적으로 노출시킬 수 있다.
도 9a 및 도 9b를 참조하면, 배리어 메탈층(300)이 상기 제1 절연층(200) 상에 형성될 수 있다. 그리고, 상기 제1 개구부(210)를 통해 상기 노출된 상기 제1 및 제2 콘택 전극(140, 150)과 연결되어 상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130)과 각각 전기적으로 접속될 수 있다.
상기 배리어 메탈층(300)은 상기 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130) 사이의 전기적 절연을 위해 적어도 한 쌍으로 구비될 수 있다. 즉, 제1 메탈층(310)은 상기 제1 도전형 반도체층(110)과 전기적으로 접속하고, 제2 메탈층(320)은 제2 도전형 반도체층(130)과 전기적으로 접속하며, 상기 제1 및 제2 메탈층(310, 320)은 서로 분리되어 전기적으로 절연될 수 있다.
도 10a 및 도 10b를 참조하면, 제2 절연층(400)이 상기 배리어 메탈층(300) 상에 형성될 수 있다. 그리고, 상기 제2 절연층(400)은 제2 개구부(410)를 통해 상기 배리어 메탈층(300)을 부분적으로 노출시킬 수 있다.
상기 제2 개구부(410)는 상기 제1 메탈층(310) 및 제2 메탈층(320)을 각각 부분적으로 노출시킬 수 있도록 복수개로 구비되며, 상기 제1 절연층(200)의 제1 개구부(210)와 서로 중첩되지 않는 구조로 배치될 수 있다. 즉, 수직 방향으로 상기 제1 개구부(210)의 상부에는 상기 제2 개구부(410)가 위치하지 않는다. 상기 제2 절연층(400)은 상기 제1 절연층(200)과 동일한 재질로 이루어질 수 있다.
한편, 상기 제2 개구부(410)를 통해 부분적으로 노출되는 상기 제1 및 제2 메탈층(310, 320) 상에는 각각 제1 전극(510) 및 제2 전극(520)을 포함하는 전극(500)이 형성될 수 있다. 상기 제1 전극(510) 및 제2 전극(520)은, 예를 들어, UBM(Under Bump Metallurgy) 층일 수 있다.
상기 제1 전극(510)과 제2 전극(520)의 개수와 배치 구조는 다양하게 조절될 수 있다. 도 11a 및 도 11b는 각각 제1 및 제2 전극(510, 520)의 변형된 배치구조를 개략적으로 나타내는 평면도이다.
도 11a에서와 같이, 제1 전극(510)은 발광 구조물의 가장자리 영역에 고리 형태로 배치될 수 있고, 그 중앙 영역에는 제2 전극(520)이 배치되는 구조로 구비될 수 있다. 또한, 도 11b에서와 같이, 제1 전극(510)과 제2 전극(520)은 도 11a와 반대되는 배치 구조로 구비될 수도 있다.
이와 같이 제1 전극이 중앙의 제2 전극을 에워싸는 배치 구조는 반도체 발광소자를 장착하는데 있어서 전극의 위치를 고려하여 특정 방향으로만 한정하여 장착할 필요가 없다는 장점을 갖는다. 예를 들어, 반도체 발광소자를 장착하는데 있어서 제1 및 제2 전극의 좌우 위치가 바뀌었는지, 소정 각도로 회전되었는지 등을 고려할 필요가 없어 장착이 용이하다.
도 12 및 도 13을 참조하여 본 발명의 다른 실시 형태에 따른 반도체 발광소자를 설명한다. 도 12는 본 발명의 다른 실시 형태에 따른 반도체 발광소자의 개략적인 평면도이고, 도 13은 도 12의 절취선 C-C'를 따라 절취한 단면을 개략적으로 나타내는 단면도이다.
도 12 및 도 13을 참조하면, 본 발명의 일 실시 형태에 따른 반도체 발광소자(10')는 발광 구조물(100'), 제1 절연층(200'), 배리어 메탈층(300'), 제2 절연층(400') 및 전극(500')을 포함하여 구성될 수 있다.
발광 구조물(100')은 복수의 반도체층이 적층된 구조를 가지며, 기판(101') 상에 순차적으로 적층된 제1 도전형 반도체층(110'), 활성층(120') 및 제2 도전형 반도체층(130')을 포함할 수 있다.
본 실시 형태에 따른 발광 구조물을 구성하는 기판(101')과, 상기 기판(101') 상에 적층된 제1 도전형 반도체층(110'), 활성층(120') 및 제2 도전형 반도체층(130')은 상기 도 1 내지 도 11에 도시된 발광 구조물(100)을 구성하는 기판(101), 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)과 각각 구성 및 구조가 대응되며, 따라서, 이에 대한 구체적인 설명은 생략한다.
상기 발광 구조물(100')은, 상기 제2 도전형 반도체층(130'), 상기 활성층(120') 및 상기 제1 도전형 반도체층(110')의 일부가 식각된 식각 영역(E)과, 상기 식각 영역(E)에 의해 부분적으로 구획된 복수의 메사 영역(M)을 포함할 수 있다.
상기 식각 영역(E)은 상부에서 바라보았을 때 사각 형태를 갖는 상기 발광 구조물(100')의 일측면에서 이와 대향하는 타측면을 향해 소정 두께 및 길이로 절개된 틈새 구조를 가질 수 있다. 그리고, 상기 발광 구조물(100')의 사각 형태의 영역 안쪽에서 복수개가 서로 평행하게 배열되어 구비될 수 있다. 따라서, 상기 복수의 식각 영역(E)은 상기 메사 영역(M)에 의해 둘러싸이는 구조로 구비될 수 있다.
상기 식각 영역(E)으로 노출되는 상기 제1 도전형 반도체층(110')의 상부면에는 제1 콘택 전극(140')이 배치되어 상기 제1 도전형 반도체층(110')과 접속되고, 상기 복수의 메사 영역(M)의 상부면에는 제2 콘택 전극(150')이 배치되어 상기 제2 도전형 반도체층(130')과 접속될 수 있다.
상기 제1 콘택 전극(140')은, 도 12에 도시된 것과 같이 복수의 패드부(141') 및 이보다 폭이 좁은 형태로 상기 복수의 패드부(141')로부터 각각 연장되는 복수의 핑거부(142')를 포함하며, 상기 식각 영역(E)을 따라 연장될 수 있다. 그리고, 상기 제1 콘택 전극(140')은 복수개가 상기 제1 도전형 반도체층(110') 상에 전체적으로 균일하게 분포될 수 있도록 간격을 두고 배열될 수 있다. 따라서, 상기 복수의 제1 콘택 전극(140')을 통해 상기 제1 도전형 반도체층(110')으로 주입되는 전류는 상기 제1 도전형 반도체층(110') 전체에 걸쳐 균일하게 주입될 수 있다.
상기 복수의 패드부(141')는 서로 이격되어 배치될 수 있으며, 상기 복수의 핑거부(142')는 각각 상기 복수의 패드부(141')를 연결할 수 있다. 상기 복수의 핑거부(142')는 상이한 크기의 폭을 가질 수 있다. 예를 들어, 본 실시 형태에서와 같이 제1 콘택 전극(140')이 3개의 핑거부(142')를 가지는 경우, 어느 하나의 핑거부(142')의 폭이 상대적으로 다른 핑거부(142')의 폭 보다 클 수 있다. 이는 상기 제1 콘택 전극(140')을 통해 주입되는 전류의 저항을 고려하여 폭의 크기를 조절할 수 있다.
상기 제2 콘택 전극(150')은 반사 메탈층(151')을 포함할 수 있다. 그리고, 상기 반사 메탈층(151')을 덮는 피복 메탈층(152')을 더 포함할 수 있다. 다만, 이러한 피복 메탈층(152')은 선택적으로 구비될 수 있으며, 실시 형태에 따라서 생략될 수도 있다. 상기 제2 콘택 전극(150')은 상기 메사 영역(M)의 상부면을 정의하는 상기 제2 도전형 반도체층(130')의 상면을 덮는 형태로 구비될 수 있다.
상기 식각 영역(E)으로 노출되는 상기 활성층(120')을 덮도록 상기 메사 영역(M)의 측면에는 절연 물질로 이루어지는 패시베이션층(200a')이 구비될 수 있다. 다만, 상기 패시베이션층(200a')은 선택적으로 구비되는 것으로, 실시 형태에 따라서 생략될 수도 있다.
제1 절연층(200')은 상기 발광 구조물(100')을 전체적으로 덮는 구조로 상기 발광 구조물(100') 상에 구비될 수 있다. 상기 제1 절연층(200')은 기본적으로 절연 특성을 지닌 재료로 이루어질 수 있으며, 무기질 또는 유기질 물질을 사용하여 형성될 수 있다. 예를 들어, 상기 제1 절연층(200')은 에폭시계 절연 수지로 형성될 수 있다. 또한, 상기 제1 절연층(200')은 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, SiOxNy , TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등으로 이루어질 수 있다.
상기 제1 절연층(200')은 상기 제1 콘택 전극(140')과 제2 콘택 전극(150') 상에 각각 배치되는 복수의 제1 개구부(210')를 구비할 수 있다. 구체적으로, 상기 복수의 제1 개구부(210')는 각각 상기 제1 콘택 전극(140')과 제2 콘택 전극(150')과 대응되는 위치에 구비되어 해당 제1 콘택 전극(140')과 제2 콘택 전극(150')을 부분적으로 노출시킬 수 있다.
특히, 상기 복수의 제1 개구부(210') 중 상기 제1 콘택 전극(140') 상에 배치되는 제1 개구부(210')는 상기 제1 콘택 전극(140')의 패드부(141')만을 외부로 노출시킬 수 있다. 따라서, 상기 복수의 제1 개구부(210')는 상기 제1 콘택 전극(140') 상에서는 상기 패드부(141')와 대응하는 위치에 배치될 수 있다.
배리어 메탈층(300')은 상기 제1 절연층(200') 상에 구비되며, 상기 복수의 제1 개구부(210')를 통해 상기 제1 도전형 반도체층(110') 및 상기 제2 도전형 반도체층(130')과 각각 전기적으로 접속될 수 있다.
도 13에서 도시하는 바와 같이, 상기 배리어 메탈층(300')은 상기 발광 구조물(100')의 상부면을 전체적으로 덮는 상기 제1 절연층(200')에 의해 상기 제1 및 제2 도전형 반도체층(110', 130')과 절연될 수 있다. 그리고, 상기 복수의 제1 개구부(210')를 통해 부분적으로 노출되는 상기 제1 콘택 전극(140') 및 제2 콘택 전극(150')과 연결되어 상기 제1 및 제2 도전형 반도체층(110', 130')과 전기적으로 접속될 수 있다.
상기 배리어 메탈층(300')과 상기 제1 및 제2 도전형 반도체층(110', 130')의 전기적 연결은 상기 제1 절연층(200')에 구비되는 상기 복수의 제1 개구부(210')에 의해 다양하게 조절될 수 있다. 예를 들어, 상기 복수의 제1 개구부(210')의 개수 및 배치 위치에 따라서 상기 배리어 메탈층(300')과 상기 제1 및 제2 도전형 반도체층(110', 130')과의 전기적 연결은 다양하게 변경될 수 있다.
상기 배리어 메탈층(300')은 제1 메탈층(310') 및 제2 메탈층(320')을 포함하여 적어도 한 쌍으로 구비될 수 있다. 즉, 상기 제1 메탈층(310')은 상기 제1 콘택 전극(140')을 통해 상기 제1 도전형 반도체층(110')과 전기적으로 접속하고, 상기 제2 메탈층(320')은 상기 제2 콘택 전극(150')을 통해 제2 도전형 반도체층(130')과 전기적으로 접속할 수 있다. 이 경우, 상기 제1 콘택 전극(140')을 노출시키는 상기 제1 개구부(210')는 상기 제1 메탈층(310')과 중첩되는 위치에 배치되고, 상기 제2 콘택 전극(150')을 노출시키는 상기 제1 개구부(210')는 상기 제2 메탈층(320')과 중첩되는 위치에 배치될 필요가 있다. 그리고, 상기 제1 및 제2 메탈층(310', 320')은 서로 분리되어 전기적으로 절연될 수 있다.
상기 배리어 메탈층(300')은, 예를 들어, Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Cr 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 이루어질 수 있다.
한편, 상기 제1 콘택 전극(140') 중 상기 제2 메탈층(320')이 상부에 위치하여 상기 제2 메탈층(320')과 중첩되는 위치에 배치되는 제1 콘택 전극(140')의 경우 상기 제2 메탈층(320')과 전기적으로 접속되는 것을 차단할 필요가 있다. 이를 위해 상기 제1 절연층(200')은 상기 제1 콘택 전극(140')의 패드부(141')를 노출시키는 제1 개구부(210')를 상기 제2 메탈층(320')이 상부에 위치하는 부분에 구비하지 않을 수 있다.
구체적으로, 도 12에서 도시하는 바와 같이 제1 콘택 전극(140')이 4개의 패드부(141')와 3개의 핑거부(142')를 포함하여 이루어지는 경우, 패드부(141')를 노출시키는 제1 개구부(210')는 제1 메탈층(310')과 중첩되는 위치에 배치되는 3개의 패드부(141') 상에만 구비되고 제2 메탈층(320')과 중첩되는 위치에 배치되는 나머지 패드부(141') 상에는 구비되지 않는다. 따라서, 제1 메탈층(310')의 하부에 위치하는 제1 콘택 전극(140')의 패드부(141')는 상기 제1 개구부(210')를 통해 상기 제1 메탈층(310')과 접속하지만, 제2 메탈층(320')의 하부에 위치하는 패드부(141') 상에는 상기 제1 개구부(210')가 구비되지 않아 상기 패드부(141')와 제2 메탈층(320')은 서로 전기적으로 절연될 수 있다. 결국, 제1 콘택 전극(140')과 제2 콘택 전극(150')을 각각 부분적으로 노출시키는 복수의 제1 개구부(210')의 배열 구조를 통해서 제1 메탈층(310')은 제1 콘택 전극(140')과 접속하고, 제2 메탈층(320')은 제2 콘택 전극(150')과 접속할 수 있다.
제2 절연층(400')은 상기 배리어 메탈층(300') 상에 구비되며, 상기 배리어 메탈층(300')을 전체적으로 덮어 보호한다. 그리고, 상기 제2 절연층(400')은 상기 배리어 메탈층(300')을 부분적으로 노출시키는 제2 개구부(410')를 구비할 수 있다.
상기 제2 개구부(410')는 상기 제1 메탈층(310') 및 제2 메탈층(320')을 각각 부분적으로 노출시킬 수 있도록 복수개로 구비될 수 있다. 이 경우, 상기 복수의 제2 개구부(410') 중 일부는 상기 제1 절연층(200')의 복수의 제1 개구부(210') 중 일부와 서로 중첩되지 않는 구조로 배치될 수 있다. 예를 들어, 도 13 및 도 14에서 도시하는 바와 같이, 상기 복수의 제2 개구부(410') 중 상기 제2 메탈층(320')을 부분적으로 노출시키는 제2 개구부(410')는 상기 복수의 제1 개구부(210') 중 상기 제2 콘택 전극(150')을 부분적으로 노출시키는 제1 개구부(210')와 서로 중첩되지 않을 수 있다. 즉, 수직 방향으로 상기 제1 개구부(210')의 상부에는 상기 제2 개구부(410')가 위치하지 않는다. 그리고, 상기 제1 메탈층(310')을 부분 노출시키는 제2 개구부(410')는 상기 제1 콘택 전극(140')을 부분 노출시키는 제1 개구부(210')와 부분적으로 중첩될 수 있다.
본 실시 형태에서는 상기 제2 개구부(410')가 4개로 구비되며 대칭 구조를 이루며 배치되는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 상기 제2 개구부(410')의 개수 및 배치 형태는 다양하게 변형될 수 있다.
상기 제2 절연층(400')은 상기 제1 절연층(200')과 동일한 재질로 이루어질 수 있다.
한편, 상기 제2 절연층(400')은 상기 제2 개구부(410')와 마찬가지로 상기 제1 및 제2 메탈층(310', 320')을 부분 노출시키는 오픈 영역(430')을 더 구비할 수 있다. 이러한 오픈 영역(430')은 반도체 발광소자를 장착하기 전에 작동 여부를 확인할 수 있도록 프로브(미도시)와 접속하는 영역으로 제공될 수 있다.
전극(500')은 제1 전극(510') 및 제2 전극(520')을 포함하며, 상기 제2 개구부(410')를 통해 부분적으로 노출되는 상기 제1 및 제2 메탈층(310', 320')과 각각 연결될 수 있다. 그리고, 상기 배리어 메탈층(300')을 통해 상기 제1 도전형 반도체층(110') 및 제2 도전형 반도체층(130')과 각각 전기적으로 접속할 수 있다.
상기 제1 전극(510') 및 제2 전극(520')은, 예를 들어, UBM(Under Bump Metallurgy) 층일 수 있다. 그리고, 각각 단일 또는 복수개로 구비될 수 있다. 본 실시 형태에서는 제1 전극(510')과 제2 전극(520')이 각각 2개로 구비되는 것으로 예시하고 있으나 이에 한정하는 것은 아니다. 상기 제1 전극(510')과 제2 전극(520')의 개수와 배치 구조는 상기 제2 개구부(410)에 따라 조절될 수 있다.
상기 제1 및 제2 전극(510', 520')에는 도전성 접착물, 예를 들어, Sn 솔더가 놓이는 홈이 형성될 수 있다.
한편, 제2 전극(520')의 경우 제2 메탈층(320')을 부분적으로 노출시키는 상기 제2 개구부(410')에 구비될 수 있다. 그리고, 상기 제2 개구부(410')는 상기 제1 개구부(210')와 서로 중첩되지 않으므로 상기 제2 전극(520') 아래에는 상기 제2 메탈층(320')과 더불어 상기 제1 절연층(200')이 위치할 수 있다.
이에 따라 상기 제2 전극(520')과 상기 발광 구조물(100') 사이에는 상기 제1 절연층(200')과 배리어 메탈층(300')이 중첩되어 배치되는 이중 배리어 구조가 마련될 수 있다.
도 14를 참조하여 이러한 이중 배리어 구조에 대해 설명한다. 도 14는 도 13에서 D부분을 확대한 단면도이다.
도 14에서와 같이, Sn 솔더(S)와 제2 전극(520'), 즉, UBM이 오버레이(overlay)되는 영역에는 메탈인 배리어 메탈층(구체적으로는 제2 메탈층(320'))과 절연 유전체인 제1 절연층(200')이 적층되어 배치될 수 있다. 그리고, 이러한 제2 메탈층(320')과 제1 절연층(200')으로 구성되는 이중 배리어 구조는 화살표와 같이 Sn 솔더(S)가 발광 구조물(100')을 향해 수직 방향으로 확산되는 것을 차단할 수 있다. 구체적으로, 반사 메탈층(151')을 포함한 제2 콘택 전극(150')으로 확산되는 것을 차단할 수 있다.
도 15a 내지 도 20b는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조 방법을 개략적으로 나타내는 주요 단계별 도면들이다. 도 15a 내지 도 20b에서, 도 12 내지 도 14와 동일한 참조 부호는 동일한 부재를 나타내며, 따라서 중복되는 설명은 생략한다.
도 15a 및 도 15b를 참조하면, 도 15a는 기판 상에 형성된 발광 구조물의 평면도를 도시하며, 도 15b는 도 15a의 절단선 C-C'에 대응하는 단면도가 도시된다. 이하의 도 16a 내지 도 20b도 동일한 방식으로 도시된다.
먼저 기판(101') 상에 요철 구조(102')를 형성할 수 있다. 다만, 실시 형태에 따라 요철 구조(102')는 생략될 수 있다. 기판(101')은, 앞서 설명한 바와 같이, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등의 물질로 이루어진 기판을 사용할 수 있다.
다음으로, 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같은 공정을 이용하여, 기판(101') 상에 순차적으로 제1 도전형 반도체층(110'), 활성층(120') 및 제2 도전형 반도체층(130')을 성장시켜 복수의 반도체층의 적층구조를 갖는 발광 구조물(100')을 형성한다. 여기서, 제1 도전형 반도체층(110')과 제2 도전형 반도체층(130')은 각각 n형 반도체층 및 p형 반도체층일 수 있다. 발광 구조물(100')에서 제1 도전형 반도체층(110')과 제2 도전형 반도체층(130')의 위치는 서로 바뀔 수 있으며, 제2 도전형 반도체층(130')이 기판(101') 상에 먼저 형성될 수 있다.
도 16a 및 도 16b를 참조하면, 제1 도전형 반도체층(110')의 적어도 일부가 노출되도록 제2 도전형 반도체층(130'), 활성층(120') 및 제1 도전형 반도체층(110')의 일부를 식각할 수 있다. 이에 의해 식각 영역(E)과 상기 식각 영역(E)에 의해 부분적으로 구획된 복수의 메사 영역(M)을 형성할 수 있다.
식각 공정은 제1 도전형 반도체층(110')이 노출되는 영역을 제외한 영역에 마스크층을 형성한 후, 습식 또는 건식을 통해 메사 영역(M)을 형성할 수 있다. 실시 형태에 따라, 제1 도전형 반도체층(110')은 식각되지 않고 상면만 일부 노출되도록 식각 공정이 수행될 수도 있다.
한편, 식각 공정에 의해 식각 영역(E)으로 노출되는 메사 영역(M)의 측면에는 패시베이션층(200a')이 더 형성될 수 있다. 상기 패시베이션층(200a')은 상기 메사 영역(M)의 상면 가장자리와 상기 식각 영역(E)의 바닥면을 일부 포함하여 상기 메사 영역(M)의 측면을 덮는 구조로 형성될 수 있다. 따라서, 상기 식각 영역(E)으로 노출되는 상기 활성층(120')은 상기 패시베이션층(200a')에 의해 외부로 노출되지 않도록 커버될 있다. 다만, 이러한 패시베이션층(200a')은 선택적으로 형성되는 것으로 실시 형태에 따라서 생략될 수도 있다.
도 17a 및 도 17b를 참조하면, 상기 식각 영역(E)과 상기 메사 영역(M) 상에 각각 제1 콘택 전극(140')과 제2 콘택 전극(150')이 형성될 수 있다. 상기 제1 콘택 전극(140')은 상기 식각 영역(E)을 따라서 연장되며, 상기 식각 영역(E)의 바닥면을 정의하는 제1 도전형 반도체층(110')과 접속할 수 있다. 그리고, 상기 제2 콘택 전극(150')은 상기 제2 도전형 반도체층(130')과 접속할 수 있다.
상기 제1 콘택 전극(140')은 복수의 패드부(141') 및 상기 패드부(141')로부터 연장되는 복수의 핑거부(142')를 포함하여 구성될 수 있다. 상기 제2 콘택 전극(150')은 반사 메탈층(151')을 포함할 수 있다. 그리고, 상기 반사 메탈층(151')을 덮는 피복 메탈층(152')을 더 포함할 수 있다.
도 18a 및 도 18b를 참조하면, 제1 절연층(200')이 상기 발광 구조물(100')을 전체적으로 덮는 구조로 상기 발광 구조물(100') 상에 구비될 수 있다. 예를 들어, 상기 제1 절연층(200')은 에폭시계 절연 수지로 형성될 수 있다. 또한, 상기 제1 절연층(200')은 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO2, SiN, SiOxNy , TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN 등으로 이루어질 수 있다.
그리고, 복수의 제1 개구부(210')를 통해 상기 제1 및 제2 도전형 반도체층(110', 130') 상에서 상기 제1 콘택 전극(140')과 제2 콘택 전극(150')을 부분적으로 노출시킬 수 있다.
도 19a 및 도 19b를 참조하면, 배리어 메탈층(300')이 상기 제1 절연층(200') 상에 형성될 수 있다. 그리고, 상기 제1 개구부(210')를 통해 상기 노출된 상기 제1 및 제2 콘택 전극(140', 150')과 연결되어 상기 제1 도전형 반도체층(110') 및 상기 제2 도전형 반도체층(130')과 각각 전기적으로 접속될 수 있다.
상기 배리어 메탈층(300')은 상기 제1 도전형 반도체층(110') 및 제2 도전형 반도체층(130') 사이의 전기적 절연을 위해 적어도 한 쌍으로 구비될 수 있다. 즉, 제1 메탈층(310')은 상기 제1 콘택 전극(140')을 통해 상기 제1 도전형 반도체층(110')과 전기적으로 접속하고, 제2 메탈층(320')은 상기 제2 콘택 전극(150')을 통해 상기 제2 도전형 반도체층(130')과 전기적으로 접속하며, 상기 제1 및 제2 메탈층(310', 320')은 서로 분리되어 전기적으로 절연될 수 있다.
도 20a 및 도 20b를 참조하면, 제2 절연층(400')이 상기 배리어 메탈층(300') 상에 형성될 수 있다. 그리고, 상기 제2 절연층(400')은 제2 개구부(410')를 통해 상기 배리어 메탈층(300')을 부분적으로 노출시킬 수 있다.
상기 제2 개구부(410')는 상기 제1 메탈층(310') 및 제2 메탈층(320')을 각각 부분적으로 노출시킬 수 있도록 복수개로 구비될 수 있다. 이 경우, 상기 복수의 제2 개구부(410') 중 일부는 상기 제1 절연층(200')의 복수의 제1 개구부(210') 중 일부와 서로 중첩되지 않는 구조로 배치될 수 있다. 예를 들어, 도 에서 도시하는 바와 같이, 상기 복수의 제2 개구부(410') 중 상기 제2 메탈층(320')을 부분적으로 노출시키는 제2 개구부(410')는 상기 복수의 제1 개구부(210') 중 상기 제2 콘택 전극(150')을 부분적으로 노출시키는 제1 개구부(210')와 서로 중첩되지 않을 수 있다. 즉, 수직 방향으로 상기 제1 개구부(210')의 상부에는 상기 제2 개구부(410')가 위치하지 않는다.
상기 제2 절연층(400')은 상기 제1 절연층(200')과 동일한 재질로 이루어질 수 있다.
한편, 상기 제2 개구부(410')를 통해 부분적으로 노출되는 상기 제1 및 제2 메탈층(310', 320') 상에는 각각 제1 전극(510') 및 제2 전극(520')을 포함하는 전극(500')이 형성될 수 있다. 상기 제1 전극(510') 및 제2 전극(520')은, 예를 들어, UBM(Under Bump Metallurgy) 층일 수 있다. 상기 제1 전극(510')과 제2 전극(520')의 개수와 배치 구조는 도면에 한정하지 않고 다양하게 변경될 수 있다.
또한, 도 20a에서와 같이, 상기 제2 절연층(400')은 상기 제2 개구부(410')와 마찬가지로 상기 제1 및 제2 메탈층(310', 320')을 각각 부분적으로 노출시키는 오픈 영역(430')을 더 구비할 수 있다. 이러한 오픈 영역(430')은 제조된 반도체 발광소자가 제품으로 출하되기 전에 동작 여부를 확인할 수 있도록 하기 위한 것으로 프로브 핀(미도시)을 상기 오픈 영역(430')으로 노출된 제1 및 제2 메탈층(310', 320')과 접속시켜 구동 전원을 공급함으로써 반도체 발광소자의 동작을 확인할 수 있다.
도 21a 및 도 21b는 각각 본 발명의 일 실시 형태에 따른 반도체 발광소자를 패키지에 적용한 예를 개략적으로 나타내는 단면도이다.
도 21a를 참조하면, 반도체 발광소자 패키지(1000)는 광원인 반도체 발광소자(1001), 패키지 본체(1002), 한 쌍의 리드 프레임(1010) 및 봉지부(1005)를 포함할 수 있다. 여기서 반도체 발광소자(1001)는 상기 도 1의 반도체 발광소자(10) 또는 상기 도 12의 반도체 발광소자(10')일 수 있으며, 이에 대한 설명은 생략한다.
상기 반도체 발광소자(1001)는 상기 리드 프레임(1010)에 실장되고, 도전성 접착 물질을 통해 상기 리드 프레임(1010)과 전기적으로 연결될 수 있다. 도전성 접착 물질로는, 예를 들어, Sn 솔더(S)가 사용될 수 있다.
한 쌍의 리드 프레임(1010)은 제1 리드 프레임(1012)과 제2 리드 프레임(1014)을 포함할 수 있다. 상기 도 1을 참조하면, 반도체 발광소자(1001)의 제1 전극(510) 및 제2 전극(520)은 상기 한 쌍의 리드 프레임(1010)과의 사이에 개재되는 Sn 솔더(S)를 통해 상기 제1 리드 프레임(1012) 및 제2 리드 프레임(1014)과 각각 연결될 수 있다.
패키지 본체(1002)에는 빛의 반사 효율 및 광 추출 효율이 향상되도록 반사컵을 구비할 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)를 봉지하도록 투광성 물질로 이루어진 봉지부(1005)가 형성될 수 있다.
도 21b를 참조하면, 반도체 발광소자 패키지(2000)는 반도체 발광소자(2001), 실장 기판(2010) 및 봉지부(2005)를 포함할 수 있다. 여기서 반도체 발광소자(2001)는 상기 도 1의 반도체 발광소자(10) 또는 상기 도 12의 반도체 발광소자(10')일 수 있으며, 이에 대한 설명은 생략한다.
반도체 발광소자(2001)는 실장 기판(2010)에 실장되어 제1 및 제2 회로 패턴(2012, 2014)과 각각 전기적으로 연결될 수 있다. 그리고, 봉지부(2005)에 의해 봉지될 수 있다. 이를 통해 칩 온 보드(Chip On Board, COB) 타입의 패키지 구조를 구현할 수 있다.
실장 기판(2010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(2010)의 구조는 다양한 형태로 응용될 수 있다.
도 22 및 도 23은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타내는 단면도이다.
도 22를 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 도 21a 및 도 21b를 참조하여 상술한 구조 또는 이와 유사한 구조를 갖는 반도체 발광소자 패키지를 이용할 수 있으며, 또한, 반도체 발광소자를 직접 기판(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다.
도 22의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 23에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 24 및 도 25는 본 발명의 일 실시 형태에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타내는 분해사시도이다.
도 24를 참조하면, 조명장치(5000)는 벌브형 램프이며, 발광모듈(5010)과 구동부(5020)와 외부접속부(5030)를 포함한다. 또한, 외부 및 내부 하우징(5040, 5050)과 커버부(5060)와 같은 외형구조물을 추가적으로 포함할 수 있다.
발광모듈(5010)은 도 1 및 도 12의 반도체 발광소자(10, 10')와 동일하거나 유사한 구조를 가지는 반도체 발광소자(5011)와 그 반도체 발광소자(5011)가 탑재된 회로기판(5012)을 포함할 수 있다. 본 실시 형태에서는, 한 개의 반도체 발광소자(5011)가 회로기판(5012) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 반도체 발광소자(5011)가 직접 회로기판(5012)에 실장되지 않고, 패키지 형태로 제조된 후에 실장될 수도 있다.
외부 하우징(5040)은 열방출부로 작용할 수 있으며, 발광모듈(5010)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5041) 및 외부 하우징(5040)의 측면을 둘러싸는 방열핀(5042)을 포함할 수 있다. 커버부(5060)는 발광모듈(5010) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(5020)는 내부 하우징(5050)에 장착되어 소켓구조와 같은 외부접속부(5030)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(5020)는 발광모듈(5010)의 반도체 발광소자(5011)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5020)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
또한, 도면에는 도시되지 않았으나, 조명장치(5000)는 통신 모듈을 더 포함 할 수도 있다.
도 25를 참조하면, 조명장치(6000)는 일 예로서 바(bar)-타입 램프이며, 발광모듈(6010), 몸체부(6020), 커버부(6030) 및 단자부(6040)를 포함할 수 있다.
발광모듈(6010)은 기판(6012)과, 기판(6012) 상에 장착되는 복수의 반도체 발광소자(6011)을 포함할 수 있다. 반도체 발광소자(6011)는 도 1 및 도 12의 반도체 발광소자(10, 10') 또는 도 21a 및 도 21b의 반도체 발광소자 패키지(1000, 2000)가 채용될 수 있다.
몸체부(6020)는 리세스(6021)에 의해 발광모듈(6010)을 일면에 장착하여 고정시킬 수 있으며, 발광모듈(6010)에서 발생되는 열을 외부로 방출시킬 수 있다. 따라서, 몸체부(6020)는 지지 구조물의 일종으로 히트 싱크를 포함할 수 있으며, 양 측면에는 방열을 위한 복수의 방열 핀(6022)이 돌출되어 형성될 수 있다.
커버부(6030)는 몸체부(6020)의 걸림 홈(6023)에 체결되며, 광이 외부로 전체적으로 균일하게 조사될 수 있도록 반원 형태의 곡면을 가질 수 있다. 커버부(6030)의 바닥면에는 몸체부(6020)의 걸림 홈(6023)에 맞물리는 돌기(6031)가 길이 방향을 따라서 형성될 수 있다.
단자부(6040)는 몸체부(6020)의 길이 방향의 양 끝단부 중 개방된 적어도 일측에 구비되어 발광모듈(6010)에 전원을 공급할 수 있으며, 외부로 돌출된 전극 핀(6041)을 포함할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10, 10'... 반도체 발광소자
101... 기판
200... 제1 절연층
300... 배리어 메탈층
400... 제2 절연층
500... 전극

Claims (20)

  1. 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 구비하는 발광 구조물;
    상기 발광 구조물 상에 구비되며, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 상에 배치되는 제1 개구부를 구비하는 제1 절연층;
    상기 제1 절연층 상에 구비되며, 상기 제1 개구부를 통해 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층과 각각 전기적으로 접속되는 배리어 메탈층;
    상기 배리어 메탈층 상에 구비되며, 상기 배리어 메탈층을 부분적으로 노출시키는 제2 개구부를 구비하는 제2 절연층; 및
    상기 제2 개구부를 통해 부분적으로 노출되는 상기 배리어 메탈층 상에 구비되며, 상기 배리어 메탈층을 통해 상기 제1 도전형 반도체층 및 제2 도전형 반도체층과 각각 전기적으로 접속되는 전극을 포함하고,
    상기 전극과 상기 발광 구조물 사이에는 상기 제1 및 제2 절연층 중 적어도 하나 및 상기 배리어 메탈층이 배치되는 것을 특징으로 하는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 배리어 메탈층 상에는 상기 제2 절연층이 상기 제1 개구부와 대응하는 위치에 구비되는 것을 특징으로 하는 반도체 발광소자.
  3. 제1항에 있어서,
    상기 제1 개구부와 상기 제2 개구부는 서로 중첩되지 않는 구조로 배치되는 것을 특징으로 하는 반도체 발광소자.
  4. 제1항에 있어서,
    상기 발광 구조물은, 상기 제2 도전형 반도체층, 상기 활성층 및 상기 제1 도전형 반도체층의 일부가 식각된 식각 영역과, 상기 식각 영역에 의해 부분적으로 구획된 복수의 메사 영역을 포함하는 것을 특징으로 하는 반도체 발광소자.
  5. 제4항에 있어서,
    상기 식각 영역은 상기 발광 구조물의 일측면에서 이와 대향하는 타측면을 향해 연장되며, 복수개가 서로 평행하게 구비되는 것을 특징으로 하는 반도체 발광소자.
  6. 제4항에 있어서,
    상기 식각 영역으로 노출되는 상기 제1 도전형 반도체층의 상부면에 배치되어 상기 제1 도전형 반도체층과 접속되는 제1 콘택 전극을 더 포함하며,
    상기 제1 콘택 전극은 상기 배리어 메탈층을 통해 상기 제1 전극과 접속하는 것을 특징으로 하는 반도체 발광소자.
  7. 제6항에 있어서,
    상기 제1 콘택 전극은 복수의 패드부 및 상기 복수의 패드부로부터 각각 상기 식각 영역을 따라서 연장되는 복수의 핑거부를 포함하는 것을 특징으로 하는 반도체 발광소자.
  8. 제7항에 있어서,
    상기 복수의 패드부는 상기 제1 개구부를 통해 노출되며, 상기 배리어 메탈층과 직접 접속하는 것을 특징으로 하는 반도체 발광소자.
  9. 제4항에 있어서,
    상기 복수의 메사 영역의 상부면에 배치되어 상기 제2 도전형 반도체층과 접속하는 제2 콘택 전극을 더 포함하며,
    상기 제2 콘택 전극은 상기 배리어 메탈층을 통해 상기 제2 전극과 접속하는 것을 특징으로 하는 반도체 발광소자.
  10. 제9항에 있어서,
    상기 제2 콘택 전극은 반사 메탈층을 포함하는 것을 특징으로 하는 반도체 발광소자.
  11. 제10항에 있어서,
    상기 반사 메탈층을 덮는 피복 메탈층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  12. 제4항에 있어서,
    상기 식각 영역으로 노출되는 상기 활성층을 덮도록 상기 메사 영역의 측면에 구비되는 패시베이션층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  13. 제1항에 있어서,
    상기 전극은 제1 전극 및 제2 전극을 포함하고, 각각 단일 또는 복수개로 구비되는 것을 특징으로 하는 반도체 발광소자.
  14. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층의 적층 구조를 가지며, 상기 제2 도전형 반도체층, 상기 활성층 및 상기 제1 도전형 반도체층의 일부가 식각된 식각 영역과, 상기 식각 영역에 의해 부분적으로 구획된 메사 영역을 포함하는 발광 구조물;
    상기 발광 구조물 상에 구비되는 제1 절연층;
    상기 제1 절연층 상에 구비되며, 상기 제1 절연층을 관통하여 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층과 각각 전기적으로 접속되는 배리어 메탈층;
    상기 배리어 메탈층 상에 구비되는 제2 절연층; 및
    상기 배리어 메탈층의 상기 제2 절연층으로부터 노출되는 부분 상에 구비되며, 상기 배리어 메탈층을 통해 상기 제1 도전형 반도체층 및 제2 도전형 반도체층과 각각 전기적으로 접속되는 전극을 포함하고,
    상기 전극과 상기 발광 구조물 사이에는 상기 제1 절연층과 상기 배리어 메탈층 또는 상기 배리어 메탈층과 상기 제2 절연층이 배치되는 것을 특징으로 하는 반도체 발광소자.
  15. 제14항에 있어서,
    상기 제1 절연층은 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층을 각각 부분적으로 노출시키는 제1 개구부를 구비하고, 상기 제2 절연층은 상기 배리어 메탈층을 부분적으로 노출시키는 제2 개구부를 구비하며,
    상기 제1 개구부와 상기 제2 개구부는 서로 중첩되지 않는 구조로 배치되는 것을 특징으로 하는 반도체 발광소자.
  16. 제15항에 있어서,
    상기 식각 영역의 바닥면을 정의하는 상기 제1 도전형 반도체층 상에 구비되는 제1 콘택 전극과, 상기 메사 영역의 상부면에 구비되는 제2 콘택 전극을 더 포함하고,
    상기 제1 콘택 전극과 제2 콘택 전극은 상기 제1 개구부를 통해 상기 배리어 메탈층과 접속하는 것을 특징으로 하는 반도체 발광소자.
  17. 제16항에 있어서,
    상기 제1 콘택 전극은 복수의 패드부 및 상기 복수의 패드부로부터 각각 상기 식각 영역을 따라서 연장되는 복수의 핑거부를 포함하고,
    상기 복수의 패드부는 상기 제1 개구부를 통해 노출되며, 상기 배리어 메탈층과 직접 접속하는 것을 특징으로 하는 반도체 발광소자.
  18. 리드 프레임을 구비하는 패키지 본체; 및
    상기 패키지 본체에 배치되며, 상기 리드 프레임과 접속하는 제1항 내지 제17항 중 어느 한 항에 따른 반도체 발광소자를 포함하는 반도체 발광장치.
  19. 제18항에 있어서,
    상기 반도체 발광소자는 상기 전극과 상기 리드 프레임 사이에 개재되는 솔더를 통해 상기 리드 프레임과 접속하는 것을 특징으로 하는 반도체 발광장치.
  20. 제18항에 있어서,
    상기 패키지 본체 상에 구비되어 상기 반도체 발광소자를 덮는 봉지부를 더 포함하며, 상기 봉지부에는 상기 반도체 발광소자에서 발생되는 광의 파장을 변환시키는 파장변환 물질이 함유되는 것을 특징으로 하는 반도체 발광장치.
KR1020140099816A 2013-12-17 2014-08-04 반도체 발광소자 및 이를 구비한 반도체 발광장치 KR102223038B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/543,481 US9196812B2 (en) 2013-12-17 2014-11-17 Semiconductor light emitting device and semiconductor light emitting apparatus having the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130157164 2013-12-17
KR1020130157164 2013-12-17

Publications (2)

Publication Number Publication Date
KR20150071630A true KR20150071630A (ko) 2015-06-26
KR102223038B1 KR102223038B1 (ko) 2021-03-08

Family

ID=53517861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140099816A KR102223038B1 (ko) 2013-12-17 2014-08-04 반도체 발광소자 및 이를 구비한 반도체 발광장치

Country Status (1)

Country Link
KR (1) KR102223038B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017010705A1 (ko) * 2015-07-10 2017-01-19 서울바이오시스 주식회사 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
KR20170093574A (ko) * 2016-02-05 2017-08-16 엘지이노텍 주식회사 발광소자
KR20180015381A (ko) * 2016-08-03 2018-02-13 삼성전자주식회사 반도체 발광소자
KR20180083159A (ko) * 2017-01-12 2018-07-20 삼성전자주식회사 플로팅 도전성 패턴을 포함하는 반도체 발광 소자
US10270007B2 (en) 2015-07-10 2019-04-23 Seoul Viosys Co., Ltd. Light emitting diode, method for manufacturing the same, and light emitting device module having the same
KR20190099144A (ko) * 2018-02-16 2019-08-26 니치아 카가쿠 고교 가부시키가이샤 발광 소자 및 발광 장치
KR20210055773A (ko) * 2019-12-31 2021-05-17 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 발광 다이오드 칩, 디스플레이 패널 및 전자기기

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769720B1 (ko) * 2006-10-16 2007-10-24 삼성전기주식회사 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도 발광다이오드
JP5333382B2 (ja) * 2010-08-27 2013-11-06 豊田合成株式会社 発光素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769720B1 (ko) * 2006-10-16 2007-10-24 삼성전기주식회사 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도 발광다이오드
JP5333382B2 (ja) * 2010-08-27 2013-11-06 豊田合成株式会社 発光素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017010705A1 (ko) * 2015-07-10 2017-01-19 서울바이오시스 주식회사 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
US10270007B2 (en) 2015-07-10 2019-04-23 Seoul Viosys Co., Ltd. Light emitting diode, method for manufacturing the same, and light emitting device module having the same
KR20170093574A (ko) * 2016-02-05 2017-08-16 엘지이노텍 주식회사 발광소자
KR20180015381A (ko) * 2016-08-03 2018-02-13 삼성전자주식회사 반도체 발광소자
KR20180083159A (ko) * 2017-01-12 2018-07-20 삼성전자주식회사 플로팅 도전성 패턴을 포함하는 반도체 발광 소자
KR20190099144A (ko) * 2018-02-16 2019-08-26 니치아 카가쿠 고교 가부시키가이샤 발광 소자 및 발광 장치
KR20210055773A (ko) * 2019-12-31 2021-05-17 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 발광 다이오드 칩, 디스플레이 패널 및 전자기기
CN113544865A (zh) * 2019-12-31 2021-10-22 重庆康佳光电技术研究院有限公司 发光二极管芯片、显示面板以及电子设备
CN113544865B (zh) * 2019-12-31 2024-03-08 重庆康佳光电科技有限公司 发光二极管芯片、显示面板以及电子设备

Also Published As

Publication number Publication date
KR102223038B1 (ko) 2021-03-08

Similar Documents

Publication Publication Date Title
US9196812B2 (en) Semiconductor light emitting device and semiconductor light emitting apparatus having the same
KR102070088B1 (ko) 반도체 발광소자
KR102037865B1 (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
KR102223038B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR101276053B1 (ko) 반도체 발광소자 및 발광장치
KR102227769B1 (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
KR102323250B1 (ko) 반도체 발광소자 제조방법
KR20140125521A (ko) 반도체 발광소자
KR101138945B1 (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 탑재한패키지
KR102018615B1 (ko) 반도체 발광소자 및 그 제조방법
KR102227772B1 (ko) 반도체 발광소자
KR102075984B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR20160025456A (ko) 발광 다이오드 및 그 제조 방법
KR102212559B1 (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
KR20160054712A (ko) 반도체 발광소자 및 반도체 발광소자 패키지
US20150091041A1 (en) Semiconductor light emitting device and semiconductor light emitting apparatus including the same
KR102075992B1 (ko) 반도체 발광소자
US9941443B2 (en) Semiconductor light emitting device
KR20140061827A (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
KR101138947B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법
US9362718B2 (en) Semiconductor light emitting device
KR20160090590A (ko) 광원 모듈 및 조명 장치
KR20140104294A (ko) 반도체 발광소자
KR101735672B1 (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right