KR20210033726A - 메모리 컨트롤러, 메모리 장치 및 전원관리회로를 포함하는 스토리지 장치 및 그것의 동작 방법 - Google Patents
메모리 컨트롤러, 메모리 장치 및 전원관리회로를 포함하는 스토리지 장치 및 그것의 동작 방법 Download PDFInfo
- Publication number
- KR20210033726A KR20210033726A KR1020190115362A KR20190115362A KR20210033726A KR 20210033726 A KR20210033726 A KR 20210033726A KR 1020190115362 A KR1020190115362 A KR 1020190115362A KR 20190115362 A KR20190115362 A KR 20190115362A KR 20210033726 A KR20210033726 A KR 20210033726A
- Authority
- KR
- South Korea
- Prior art keywords
- auxiliary power
- cell
- power cell
- charging
- cells
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 216
- 238000011017 operating method Methods 0.000 title 1
- 230000002950 deficient Effects 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 32
- 238000012544 monitoring process Methods 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 18
- 230000007547 defect Effects 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 14
- 239000000872 buffer Substances 0.000 description 45
- 238000010586 diagram Methods 0.000 description 34
- 230000004044 response Effects 0.000 description 25
- 238000012937 correction Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 9
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 5
- 238000012795 verification Methods 0.000 description 5
- 238000007599 discharging Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101000741396 Chlamydia muridarum (strain MoPn / Nigg) Probable oxidoreductase TC_0900 Proteins 0.000 description 1
- 101000741399 Chlamydia pneumoniae Probable oxidoreductase CPn_0761/CP_1111/CPj0761/CpB0789 Proteins 0.000 description 1
- 101000741400 Chlamydia trachomatis (strain D/UW-3/Cx) Probable oxidoreductase CT_610 Proteins 0.000 description 1
- 101100028951 Homo sapiens PDIA2 gene Proteins 0.000 description 1
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 1
- 102100036351 Protein disulfide-isomerase A2 Human genes 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
- G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Power Engineering (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
본 기술은 메모리 장치 및 메모리 컨트롤러로 전원을 공급하는 보조 전원 장치에 포함된 복수의 보조 전원 셀들 각각의 충전 횟수 정보를 기초로, 충전 횟수가 적은 보조 전원 셀들이 우선적으로 충전되도록 제어하는 메모리 컨트롤러를 포함한다.
Description
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로, 본 발명은 메모리 컨트롤러, 메모리 장치 및 전원관리회로를 포함하는 스토리지 장치 및 그것의 동작 방법에 관한 것이다.
스토리지 장치는 데이터를 저장하는 장치이다. 스토리지 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함한다. 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리는 크게 노어 타입과 낸드 타입으로 구분된다.
스토리지 장치는 스토리지 장치에 저장된 데이터의 신뢰성을 확보하기 위해 일정 시간 동안 전원을 공급할 수 있는 보조 전원 장치를 포함할 수 있다.
본 발명의 실시 예는 향상된 신뢰도를 갖는 메모리 컨트롤러, 메모리 장치 및 전원관리회로를 포함하는 스토리지 장치 및 그것의 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 장치의 동작을 제어하는 메모리 컨트롤러는, 상기 메모리 장치 및 메모리 컨트롤러에 전원을 공급하는 보조 전원 장치에 포함된 복수의 보조 전원 셀들 각각의 충전 횟수 정보를 포함하는 보조 전원 셀 정보 저장부 및 상기 충전 횟수 정보를 기초로, 상기 복수의 보조 전원 셀들 중 충전될 선택 보조 전원 셀들에 대응되는 셀 선택 신호들을 상기 보조 전원 장치로 출력하는 보조 전원 셀 제어부를 포함할 수 있다.
본 발명의 실시 예에 따른 스토리지 장치는, 복수의 메모리 블록들을 포함하는 메모리 장치, 상기 메모리 장치의 동작을 제어하는 메모리 컨트롤러 및 상기 메모리 장치 및 메모리 컨트롤러에 전원을 공급하는 전원관리회로를 포함하고, 상기 전원관리회로는, 외부로부터 주 전원을 입력 받는 전원 제어부 및 복수의 보조 전원 셀들을 포함하는 보조 전원 장치를 포함하고, 상기 메모리 컨트롤러는, 상기 복수의 메모리 블록들 중 적어도 하나의 메모리 블록에 저장된 보조 전원 셀 정보를 획득하고, 상기 보조 전원 셀 정보에 포함된 상기 복수의 보조 전원 셀들의 충전 횟수 정보를 기초로 결정된 선택 보조 전원 셀들이 충전되도록 상기 보조 전원 장치를 제어할 수 있다.
본 발명의 실시 예에 따른 메모리 장치의 동작을 제어하는 메모리 컨트롤러의 동작 방법은 상기 메모리 장치 및 메모리 컨트롤러로 전원을 공급하는 복수의 보조 전원 셀들 각각에 대응되는 충전 횟수를 획득하는 단계, 상기 복수의 보조 전원 셀들 중에서 상기 충전 횟수를 기초로 미리 정해진 개수의 충전될 보조 전원 셀인 선택 보조 전원 셀들을 결정하는 단계 및 상기 선택 보조 전원 셀들이 충전 되도록 제어하는 단계를 포함할 수 있다.
본 기술의 실시 예에 따르면, 향상된 신뢰도를 갖는 메모리 컨트롤러, 메모리 장치 및 전원관리회로를 포함하는 스토리지 장치 및 그것의 동작 방법이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 메모리 컨트롤러를 포함하는 스토리지 장치를 설명하기 위한 도면이다.
도 2는 도 1의 전원관리회로(PMIC)의 구성을 설명하기 위한 블록도이다.
도 3은 보조 전원 장치에 포함된 보조 전원 셀들의 실시 예를 나타내는 도면이다.
도 4는 본 기술의 실시 예에 따른 보조 전원 장치 관리부의 구성을 설명하기 위한 블록도이다.
도 5는 도 4의 보조 전원 셀 정보 저장부에 저장된 데이터를 예시적으로 설명하는 도면이다.
도 6은 보조 전원 셀 제어부의 동작을 보다 상세히 설명하기 위한 도면이다.
도 7은 보조 전원 장치에 포함된 보조 전원 셀들의 불량 여부를 판단하는 내용을 설명하기 위한 도면이다.
도 8은, 도 7의 보조 전원 셀 불량 판단부의 구성을 설명하기 위한 도면이다.
도 9는, 도 8의 정상 보조 전원 셀 및 불량 보조 전원 셀을 예시적으로 설명하는 도면이다.
도 10은 보조 전원 셀 정보 저장부에 저장된 보조 전원 셀 정보를 메모리 장치에 저장하는 내용을 설명하는 도면이다.
도 11은 불량 보조 전원 셀이 발생한 경우에 보조 전원 셀들의 충전 횟수를 설명하는 도면이다.
도 12는 도 11에 이어서 보조 전원 장치가 충전되는 경우에 보조 전원 셀들의 충전 횟수를 설명하는 도면이다.
도 13은 보조 전원 장치 관리부가 충전될 보조 전원 셀들을 결정하는 동작을 수행하는 내용을 구체적으로 나타낸 순서도이다.
도 14는 보조 전원 셀들의 불량 여부를 판단하는 방법을 구체적으로 나타낸 순서도이다.
도 15는 본 발명의 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 16은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 17은 본 발명의 실시 예에 따른 메모리 장치를 포함하는 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 18은 본 발명의 실시 예에 따른 메모리 장치를 포함하는 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 19는 본 발명의 실시 예에 따른 메모리 장치를 포함하는 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 2는 도 1의 전원관리회로(PMIC)의 구성을 설명하기 위한 블록도이다.
도 3은 보조 전원 장치에 포함된 보조 전원 셀들의 실시 예를 나타내는 도면이다.
도 4는 본 기술의 실시 예에 따른 보조 전원 장치 관리부의 구성을 설명하기 위한 블록도이다.
도 5는 도 4의 보조 전원 셀 정보 저장부에 저장된 데이터를 예시적으로 설명하는 도면이다.
도 6은 보조 전원 셀 제어부의 동작을 보다 상세히 설명하기 위한 도면이다.
도 7은 보조 전원 장치에 포함된 보조 전원 셀들의 불량 여부를 판단하는 내용을 설명하기 위한 도면이다.
도 8은, 도 7의 보조 전원 셀 불량 판단부의 구성을 설명하기 위한 도면이다.
도 9는, 도 8의 정상 보조 전원 셀 및 불량 보조 전원 셀을 예시적으로 설명하는 도면이다.
도 10은 보조 전원 셀 정보 저장부에 저장된 보조 전원 셀 정보를 메모리 장치에 저장하는 내용을 설명하는 도면이다.
도 11은 불량 보조 전원 셀이 발생한 경우에 보조 전원 셀들의 충전 횟수를 설명하는 도면이다.
도 12는 도 11에 이어서 보조 전원 장치가 충전되는 경우에 보조 전원 셀들의 충전 횟수를 설명하는 도면이다.
도 13은 보조 전원 장치 관리부가 충전될 보조 전원 셀들을 결정하는 동작을 수행하는 내용을 구체적으로 나타낸 순서도이다.
도 14는 보조 전원 셀들의 불량 여부를 판단하는 방법을 구체적으로 나타낸 순서도이다.
도 15는 본 발명의 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 16은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 17은 본 발명의 실시 예에 따른 메모리 장치를 포함하는 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 18은 본 발명의 실시 예에 따른 메모리 장치를 포함하는 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 19는 본 발명의 실시 예에 따른 메모리 장치를 포함하는 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 메모리 컨트롤러를 포함하는 스토리지 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 스토리지 장치(50)는 메모리 장치(100), 메모리 컨트롤러(200) 및 전원관리회로(300)를 포함할 수 있다.
스토리지 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트의 제어에 따라 데이터를 저장하는 장치일 수 있다. 스토리지 장치(50)는 호스트와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 스토리지 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 스토리지 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 스토리지 장치, PCI(peripheral component interconnection) 카드 형태의 스토리지 장치, PCI-E(PCI express) 카드 형태의 스토리지 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 스토리지 장치들 중 어느 하나로 구성될 수 있다.
스토리지 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 스토리지 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이(미도시)를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 메모리 블록은 메모리 장치(100)에 저장된 데이터를 지우는 소거 동작을 수행하는 단위일 수 있다. 실시 예에서, 메모리 블록은 복수의 페이지들을 포함할 수 있다. 페이지는 메모리 장치(100)에 데이터를 저장하는 프로그램 동작이나 메모리 장치(100)에 저장된 데이터를 리드하는 리드 동작을 수행하는 단위일 수 있다. 실시 예에서, 메모리 장치(100)는 불휘발성 메모리 장치일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
실시 예에서, 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
실시 예에서, 메모리 장치(100)에 포함된 각각의 메모리 셀들은 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC) 중 어느 하나로 동작할 수 있다.
메모리 컨트롤러(200)는 스토리지 장치(50)의 전반적인 동작을 제어할 수 있다. 스토리지 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 펌웨어(FW)는 호스트 장치로부터 입력된 요청을 수신하거나 호스트 장치로 응답을 출력하는 호스트 장치 인터페이스 레이어(Host Interface Layer, HIL), 호스트 장치의 인터페이스와 메모리 장치(100)의 인터페이스 사이의 동작을 관리하는 플래시 변환 레이어(Flash Translation Layer, FTL) 및 메모리 장치(100)에 커맨드를 제공하거나, 메모리 장치(100)로부터 응답을 수신하는 플래시 인터페이스 레이어(Flash Interface Layer, FIL)를 포함할 수 있다. 메모리 컨트롤러(200)는 보조 전원 장치 관리부(210)를 포함할 수 있다. 보조 전원 장치 관리부(210)는 전원관리회로에 포함된 보조 전원 셀들의 충전 횟수가 균일하게 되도록 보조 전원 셀들의 충전 여부를 관리할 수 있다. 도 1을 참조하면, 보조 전원 장치 관리부(210)는 메모리 컨트롤러(200)의 내부에 포함된 것으로 도시되어 있으나, 다양한 실시 예에서 전원관리회로(300)에 포함될 수도 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 장치(100)중 어드레스에 따라서 선택된 영역을 액세스하도록 구성된다. 실시 예에서, 호스트로부터 리드 요청이 입력되면, 메모리 컨트롤러(200)는 호스트로부터 리드할 데이터를 식별하는 논리 어드레스를 입력 받을 수 있다. 메모리 컨트롤러(200)는 입력된 논리 어드레스에 대응되는 물리 어드레스를 획득하고, 메모리 장치(100)에 리드 명령 및 물리 어드레스를 제공할 수 있다. 리드 동작 시에, 메모리 장치(100)는 물리 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 수 있다. 실시 예에서, 호스트로부터 프로그램 요청이 입력되면, 메모리 컨트롤러(200)는 메모리 장치(100)에 프로그램 명령 및 물리 어드레스를 제공할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 물리 어드레스에 의해 선택된 영역에 데이터를 저장하는 프로그램 동작을 수행할 수 있다. 실시 예에서, 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 메모리 장치(100)는 물리 블록 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트로부터의 요청과 무관하게 자체적으로 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 메모리 장치(100)를 제어할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling), 가비지 컬렉션(garbage collection) 또는 리드 리클레임(read reclaim)과 같은 배경 동작(background operation)들을 수행하기 위해 메모리 장치(100)를 제어할 수 있다.
전원관리회로(300)는 메모리 장치(100)와 메모리 컨트롤러(200)에 전압을 제공할 수 있다. 실시 예에서, 전원관리회로(300)는 스토리지 장치(50)의 종류에 따라서 요구되는 다양한 레벨의 전압을 제공할 수 있다. 전원관리회로(300)가 메모리 장치(100)와 메모리 컨트롤러(200)에 제공하는 전압은 각각 메모리 장치(100) 및 메모리 컨트롤러(200)의 전원 전압(VCCE)일 수 있다. 전원관리회로(300)는 외부로부터 주 전원을 공급받을 수 있다. 실시 예에서, 전원관리회로(300)는 보조 전원 장치를 포함할 수 있다. 전원관리회로(300)는 공급받은 주 전원으로 보조 전원 장치를 충전할 수 있다. 전원관리회로(300)는 주 전원 또는 보조 전원 장치에 포함된 보조 전원 중 어느 하나를 메모리 장치(100) 및 메모리 컨트롤러(200)로 제공할 수 있다.
스토리지 장치(50)에 공급되던 주 전원의 전압 레벨이 특정한 전압 레벨보다 낮아질 수 있다. 예를 들어, 주 전원이 갑작스럽게 차단되는 서든 파워 오프(sudden power off, SPO)가 발생할 수 있다. 스토리지 장치(50)에 포함된 메모리 장치(100) 및 메모리 컨트롤러(200)는 전원이 차단되기 전에 수행이 완료될 것이 보장되어야 하는 다양한 동작들을 수행할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 스토리지 장치(50)에 포함된 쓰기 캐시 버퍼에 임시로 저장되어 있는 데이터를 전원이 차단되기 전에 비휘발성 메모리 장치(100)에 저장되도록 제어할 필요가 있다. 다른 예에서, 논리 어드레스와 물리 어드레스 간의 맵핑 데이터를 비휘발성 메모리 장치(100)에 저장하는 맵 업데이트 동작도 전원이 차단되기 전에 수행되어야 한다. 전원이 차단되기 전, 스토리지 장치(50)는 수행 완료가 보장되어야 하는 동작들이 수행되기 위해 일정 시간 동안 메모리 장치(100) 및 메모리 컨트롤러(200)에 보조 전원을 제공할 수 있다.
도 1을 참조하면, 전원관리회로(300)에 입력된 주 전원이, 메모리 장치(100) 및 메모리 컨트롤러(200)에 공급될 수 있다. 또는 주 전원의 전압 레벨이 특정한 전압 레벨보다 낮은 상황이 발생하면, 전원관리회로(300)에 저장된 보조 전원이 메모리 장치(100) 및 메모리 컨트롤러(200)에 일정한 시간 동안 공급될 수 있다.
보조 전원은 보조 전원 장치에 포함된 복수의 보조 전원 셀들에 의해 공급되는 전원이다. 또는, 보조 전원은 보조 전원 장치에 포함된 복수의 보조 전원 셀들에 의해 공급되는 전기적 에너지에 대응할 수 있다. 실시 예에서, 전기적 에너지는 전력 또는 전력량을 의미할 수 있다. 보조 전원 셀은 전원을 저장할 수 있는 소자인 커패시터로 구성될 수 있다. 복수의 커패시터들이 차지하는 공간 및 비용의 문제로 저장될 수 있는 보조 전원 크기에 한계가 있을 수 있다. 보조 전원 장치에 저장된 보조 전원의 크기는 수행 중인 프로그램 동작이 완료되는 것을 보장할 수 있는 크기로 미리 정해질 수 있다. 즉, 보조 전원을 공급하는 보조 전원 장치는 데이터의 신뢰성을 확보할 수 있는 최소한의 개수의 보조 전원 셀들을 포함할 수 있다. 최소한의 개수의 보조 전원 셀들이 제공하는 전기적 에너지의 크기는 스토리지 장치(50)에 포함된 비휘발성 메모리 장치(미도시)에 임시로 저장된 데이터가 메모리 장치(100)에 저장되는 것을 보장할 수 있는 크기에 대응할 수 있다.
보조 전원 장치에 포함된 보조 전원 셀들은 충전 및 방전을 반복하면서 열화 될 수 있다. 보조 전원 장치는, 주 전원의 전압 레벨이 특정한 레벨보다 낮아질 때 스토리지 장치(50)에 저장된 데이터의 신뢰도를 확보할 수 있는 최소한의 개수의 보조 전원 셀들을 포함하도록 설계될 수 있다. 미리 정해진 수의 보조 전원 셀들 전부가 충전 및 방전을 반복한 결과, 그 중에서 일부 보조 전원 셀이 열화 될 수 있다. 데이터의 신뢰도를 확보할 수 있는 최소한의 개수의 보조 전원 셀들을 모두 사용하는 도중에, 일부 보조 전원 셀이 열화 되어 제 기능을 하지 못하는 상태가 되면, 스토리지 장치(50)에 저장된 데이터의 신뢰성을 더 이상 보장할 수 없다. 따라서 스토리지 장치(50)의 수명이 기대한 것 보다 짧아질 수 있다.
본 기술에 따른 실시 예에서, 보조 전원 장치에 포함된 보조 전원 셀들의 개수는, 스토리지 장치(50)의 신뢰성을 보장할 수 있는 최소한의 개수 보다 더 많을 수 있다. 예를 들어, 필요로 되는 전력량을 제공하는 보조 전원 셀들의 개수를 N개로 가정하면, 본 기술에 따른 실시 예에서는 보조 전원 장치는 예비 보조 전원 셀 M개를 추가로 더 포함할 수 있다. 메모리 컨트롤러(200)는 보조 전원 장치 관리부(210)를 포함할 수 있다. 보조 전원 장치 관리부(210)는 보조 전원 장치에 포함된 보조 전원 셀들을 관리할 수 있다. 구체적으로, 보조 전원 장치 관리부(210)는 보조 전원 셀들 각각의 충전 횟수가 고르게 분포하도록 충전 여부를 제어할 수 있다. 지속적으로 충전 및 방전이 반복되는 보조 전원 셀일수록 불량이 될 가능성이 높아진다. 따라서, 보조 전원 장치 관리부(210)는 보조 전원 셀들 각각의 충전 횟수를 관리하여, 전체 스토리지 장치(50)의 수명을 증가시킬 수 있다.
본 기술의 실시 예는 스토리지 장치(50) 외에도 보조 전원 장치(320)를 이용하는 다양한 전자 장치들에 적용될 수 있다. 다양한 이유로, 전자 장치는 메인 전원과 함께, 또는 메인 전원과는 별도로 보조 전원 장치를 필요로 할 수 있다. 보조 전원 장치(320)는 전자 장치에 전력 또는 전력량을 공급할 수 있다. 보조 전원 장치(320)를 필요로 하는 전자 장치는 본 기술의 실시 예에 따른 보조 전원 장치 관리부(210)를 포함할 수 있다. 전자 장치에 포함된 보조 전원 장치 관리부(210)는 보조 전원 장치(320)에 포함된 보조 전원 셀들의 충전 횟수가 균일하게 되도록 관리할 수 있다.
본 기술의 실시 예에 따른 보조 전원 장치 관리부(210)의 동작은 도4 내지 도 12에 대한 설명에서 보다 상세하게 설명한다.
도 2는 도 1의 전원관리회로(PMIC)의 구성을 설명하기 위한 블록도이다.
도 2를 참조하면, 전원관리회로(300)는 전원 제어부(310) 및 보조 전원 장치(320)을 포함할 수 있다. 전원 제어부(310)는 주 전원 또는 보조 전원 중에서 어느 하나를 선택하여 메모리 장치 및 메모리 컨트롤러로 제공할 수 있다. 전원 제어부(310)는 도 1에서 설명한 보조 전원 장치 관리부(210)로부터 보조 전원 장치 제어 신호를 수신할 수 있다. 보조 전원 장치 제어 신호는 보조 전원 장치(320)에 포함된 보조 전원 셀들의 활성 또는 비활성 여부를 제어할 수 있다. 즉, 보조 전원 셀들 각각이 턴온 되거나 턴오프 될 수 있다. 턴온된 보조 전원 셀들은 주 전원을 이용해 충전될 수 있다. 턴오프된 보조 전원 셀들은 주 전원을 이용하여 충전될 수 없다.
구체적으로, 전원 제어부(310)는 외부로부터 주 전원을 입력 받을 수 있다. 전원 제어부(310)는 보조 전원 장치(320)에 충전 전압을 제공할 수 있다. 보조 전원 장치(320)는 충전 전압을 이용하여 내부에 포함된 보조 전원 셀들을 충전할 수 있다. 노멀 상황에서, 전원 제어부(310)는 외부로부터 입력 받은 주 전원을 메모리 장치 및 메모리 컨트롤러로 제공할 수 있다. 또한, 전원 제어부(310)는 외부로부터 입력 받은 주 전원을 이용하여 보조 전원 장치에 충전 전압을 제공할 수 있다. 주 전원이 입력되지 않거나, 주 전원의 전압 레벨이 특정한 전압 레벨보다 낮아지면, 전원관리회로(300)는 주 전원을 입력 받을 수 없다. 전원 제어부(310)는 보조 전원 장치(320)에 충전된 전압을 이용하여 메모리 장치 및 메모리 컨트롤러에 보조 전원을 제공할 수 있다. 보조 전원은 보조 전원 장치에 포함된 보조 전원 셀들에 의해서 공급될 수 있으므로 제한된 크기를 가질 수 있다.
도 3은 보조 전원 장치에 포함된 보조 전원 셀들의 실시 예를 나타내는 도면이다.
도 3을 참조하면, 보조 전원 장치(320)는 복수의 보조 전원 셀들(C1~CN, CR1~CRM) 및 복수의 스위치들(sw1~swN, swR1~swRM)을 포함할 수 있다. 복수의 보조 전원 셀들(C1~CN, CR1~CRM)은 전기적 에너지를 저장하는 전기 소자일 수 있다. 예를 들어, 복수의 보조 전원 셀들(C1~CN, CR1~CRM)은 캐패시터(Capacitor)일 수 있다. 설명의 편의상 복수의 보조 전원 셀들(C1~CM, CR1~CRM)이 하나씩 병렬로 연결된 것으로 도시하였으나, 복수의 보조 전원 셀들이 직렬로 연결되거나 직렬 및 병렬을 혼합한 방식으로 연결될 수도 있다. 또한 각각의 보조 전원 셀들은 서로 상이한 캐패시턴스 값을 가질 수도 있다. 각각의 스위치들은 보조 전원 셀들의 충전 여부를 제어할 수 있다. 보조 전원 셀들 각각에 스위치가 전기적으로 연결되므로 보조 전원 셀들의 충전 여부를 개별적으로 제어할 수 있다. 구체적으로, 보조 전원 셀들에 전기적인 연결을 제공하는 각각의 스위치들은 셀 선택 신호들(sgn1~sgnN, sgnR1~sgnRM)에 응답하여 개별적으로 턴온 또는 턴오프 될 수 있다.
예를 들어, 주 전원이 입력되지 않을 때, 스토리지 장치에 저장된 데이터를 보존하기 위해 필요한 전압의 크기가 N개의 보조 전원 셀에 충전되어 있는 전압의 크기인 것으로 가정한다. 실시 예에서, 셀 선택 신호 sgn1에 응답하여 sw1이 턴온되면 보조 전원 셀 C1이 충전될 수 있다. 셀 선택 신호 sgn2에 응답하여 sw2가 턴온되면 보조 전원 셀 C2가 충전될 수 있다. 동일한 방식으로 보조 전원 셀 C3 내지 CN이 충전될 수 있다. 미리 결정된 개수의 보조 전원 셀인 N개의 보조 전원 셀이 충전되었으므로 swR1 내지 swRM이 턴오프되어 보조 전원 셀 CR1 내지 CRM은 충전되지 않을 수 있다. 다른 실시 예에서, 보조 전원 셀 C1 내지 CN, CR1 내지 CRM 중에서 미리 결정된 개수의 보조 전원 셀이 무작위로 선택되어 충전될 수 있다. 실시 예에 따르면, 복수의 보조 전원 셀들은 각각의 충전 횟수를 기초로 하여 충전 여부가 결정될 수 있다. 후술하는 보조 전원 장치 관리부의 동작에 따라서 충전될 보조 전원 셀들이 결정될 수 있다. 그리고 보조 전원 장치 관리부가 제공하는 제어 신호들에 따라서 각각의 보조 전원 셀들에 연결된 스위치들이 턴온 또는 턴오프 될 수 있다.
도 4는 본 기술의 실시 예에 따른 보조 전원 장치 관리부의 구성을 설명하기 위한 블록도이다.
도 4를 참조하면, 보조 전원 장치 관리부(210)는 보조 전원 셀 제어부(211) 및 보조 전원 셀 정보 저장부(212)를 포함할 수 있다.
보조 전원 셀 제어부(211)는 전원이 인가되면 메모리 장치에 저장된 보조 전원 셀 정보를 획득할 수 있다. 획득된 보조 전원 셀 정보는 보조 전원 셀 정보 저장부(212)에 저장될 수 있다. 보조 전원 셀 정보 저장부(212)는 휘발성 메모리일 수 있다. 보조 전원 셀 정보 저장부(212)는 버퍼 메모리 장치(미도시)에 포함될 수 있다. 보조 전원 셀 정보는 보조 전원 셀들 각각에 대응되는 셀 번호, 충전 횟수 또는 불량 정보 중에서 적어도 하나를 포함할 수 있다.
보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212)에 저장된 보조 전원 셀들 각각에 대응되는 충전 횟수 정보를 획득할 수 있다. 보조 전원 셀 제어부(211)는 획득한 충전 횟수 정보를 기초로 하여 충전될 보조 전원 셀인 선택 보조 전원 셀을 결정할 수 있다. 충전 횟수 정보는 보조 전원 셀에 전기적 에너지가 축적될 때마다 해당 보조 전원 셀에 대응하는 충전 횟수가 하나씩 증가할 수 있다. 즉, 보조 전원 셀에 전기적 에너지가 충전되면, 해당 보조 전원 셀의 충전 횟수가 이전 횟수보다 1 증가할 수 있다. 이후에 보조 전원 셀에 충전된 전기적 에너지가 방전될 수 있다. 예시적으로, 스토리지 장치(50)가 온(ON) 상태에서 오프(OFF) 상태로 바뀌면 보조 전원 셀에 충전되어 있던 전기적 에너지가 방전될 수 있다. 다른 예에서, 주 전원이 갑작스럽게 차단되는 경우에, 보조 전원 셀에 충전되어 있던 전기적 에너지가 메모리 컨트롤러에 사용되기 위해서 방전될 수 있다. 방전된 보조 전원 셀에 다시 전기적 에너지가 충전되면, 해당 보조 전원 셀의 충전 횟수가 이전 횟수보다 1 증가할 수 있다.
실시 예에서, 보조 전원 셀 제어부(211)는 각각의 충전 횟수 정보를 참조하여, 작은 충전 횟수를 갖는 보조 전원 셀들을 선택 보조 전원 셀로 결정할 수 있다. 선택 보조 전원 셀의 개수는 보조 전원 장치에 포함된 총 보조 전원 셀 개수보다 작을 수 있다. 예를 들어, 보조 전원 장치에 포함된 총 보조 전원 셀의 개수를 N+M개로 가정하면, 보조 전원 셀 제어부(211)는 선택 보조 전원 셀의 개수를 N개로 결정하고, 보조 전원 셀 정보 저장부(212)에 저장된 충전 횟수를 획득할 수 있다. 보조 전원 셀 제어부(211)는 충전 횟수가 작은 순서대로 N개의 선택 보조 전원 셀들을 결정할 수 있다. 충전 횟수가 동일한 보조 전원 셀들 중에서는, 각각의 보조 전원 셀들에 대응되는 셀 번호가 작은 보조 전원 셀이 우선하여 선택 보조 전원 셀로 결정될 수 있다. 선택 보조 전원 셀은 그 내부에 전압이 충전되도록 보조 전원 셀 제어부(211)에 의해서 제어될 수 있다. 예를 들어, 선택 보조 전원 셀은 캐패시터로써, 충전 전압을 인가 받고 전하를 일시적으로 저장하는 충전 동작이 수행 될 수 있다. 보조 전원 셀 제어부(211)는 선택된 선택 보조 전원 셀들이 충전 될 수 있도록 셀 선택 신호(sgnX)를 보조 전원 장치(320)에 제공할 수 있다. 보조 전원 장치(320)는 셀 선택 신호(sgnX)를 수신할 수 있다. 보조 전원 장치(320)에 포함된 스위치는 수신된 셀 선택 신호(sgnX)에 따라 턴온되거나 턴오프 될 수 있다. 스위치가 턴온 되면, 턴온된 스위치와 전기적으로 연결된 보조 전원 셀들은 도 2에 도시된 전원 제어부(310)을 통하여 제공된 전압으로 충전될 수 있다. 턴오프된 스위치와 전기적으로 연결된 보조 전원 셀들은 전원 제어부(310)로부터 제공된 전압으로 충전될 수 없을 것이다.
실시 예에서, 보조 전원 셀 제어부(211)는 선택 보조 전원 셀들이 충전되도록 셀 선택 신호(sgnX)를 제공하고, 보조 전원 셀 정보 저장부(212)에 저장된 충전 횟수 정보를 갱신할 수 있다. 구체적으로, 보조 전원 셀 제어부(211)는 선택 보조 전원 셀들에 각각 대응되는 충전 횟수보다 1씩 증가된 값을 보조 전원 셀 정보 저장부(212)에 저장할 수 있다. 보조 전원 장치 관리부(210)는 보조 전원 셀 정보 저장부(212)에 저장된 보조 전원 셀 정보를 메모리 장치(100)에 저장하는 동작을 수행할 수 있다. 보조 전원 셀 정보는 충전 횟수 정보를 포함할 수 있다.
실시 예에서, 보조 전원 장치 관리부(210)는 선택 보조 전원 셀들이 충전된 후, 보조 전원 셀 정보 저장부(212)에 저장된 보조 전원 셀 정보를 메모리 장치(100)에 저장할 수 있다. 다른 실시 예에서, 보조 전원 장치 관리부(210)는 스토리지 장치의 전원이 오프될 때 보조 전원 셀 정보 저장부(212)에 저장된 보조 전원 셀 정보를 메모리 장치(100)에 저장할 수 있다. 메모리 장치(100)는 불휘발성 메모리 장치이므로 전원이 공급되지 않아도 보조 전원 셀 정보를 보존할 수 있다. 메모리 컨트롤러(200)는 보조 전원 셀 정보를 필요로 하는 때에 메모리 장치(100)에 저장된 보조 전원 셀 정보를 획득하여 이용할 수 있다. 예를 들어, 스토리지 장치에 전원이 인가되거나, 메모리 컨트롤러(200) 및 메모리 장치(100)에 전원이 인가되면, 메모리 컨트롤러(200)는 보조 전원 셀 정보를 메모리 장치(100)로부터 획득할 수 있다.
도 5는 도 4의 보조 전원 셀 정보 저장부에 저장된 데이터를 예시적으로 설명하는 도면이다.
도 5를 참조하면, 보조 전원 셀 정보 저장부(212-1, 212-2)는 보조 전원 셀들 각각에 대응되는 셀 번호, 충전 횟수를 나타내는 충전 횟수 정보, 불량 여부를 나타내는 불량 정보를 포함할 수 있다. 보조 전원 셀 정보 저장부(212-1, 212-2)를 참조하면, 하나의 cycle은 보조 전원 셀 제어부(211)의 제어 신호에 따라 보조 전원 셀들이 1회 충전되는 동작을 포함할 수 있다. 실시 예에서, 스토리지 장치에 전원이 인가되면, 보조 전원 셀들이 충전되는 동작이 수행 될 수 있다. 또한, 스토리지 장치의 전원이 오프되면 보조 전원 셀들에 충전된 전하가 방전될 수 있다. 다른 실시 예에서, 스토리지 장치에 전원이 인가되면, 보조 전원 셀들이 모두 충전되지 않고, 일부 보조 전원 셀들만 충전될 수 있다. 다른 실시 예에서, 스토리지 장치에 전원이 인가되면, 보조 전원 셀들이 하나씩 충전될 수 있다. 보조 전원 셀들 각각의 불량 여부를 판단하는 내용은 후술하는 도 7 내지 도 9에서 보다 상세하게 설명한다.
실시 예에서, 보조 전원 셀 정보 저장부(212-1)는 보조 전원 셀의 충전 횟수를 고려하지 않고 보조 전원 셀들이 충전되는 경우를 설명할 수 있다. 이와 비교하여, 보조 전원 셀 정보 저장부(212-2)는 다른 실시 예에서, 보조 전원 셀의 충전 횟수 정보를 기초로 보조 전원 셀들이 충전되는 경우를 설명할 수 있다. 충전될 보조 전원 셀들의 개수는 미리 정해진 값을 가질 수 있다. 예를 들어, 메모리 장치에 저장된 데이터의 신뢰도를 보장하기 위해 필요로 되는 보조 전원 셀들의 최소 개수를 7개로 가정한다. 보조 전원 셀 정보 저장부(212-1, 212-2)에는 보조 전원 장치에 보조 전원 셀들 C1~C10이 포함된 것으로 도시하였으나, 더 많은 보조 전원 셀들이 포함될 수 있다. 이하에서는, 보조 전원 셀 정보 저장부(212-1)를 설명한다.
실시 예에서, 보조 전원 셀 정보 저장부(212-1)를 참조하면, 보조 전원 장치에 포함된 각각의 복수의 보조 전원 셀들 C1~C10은 모두 정상 보조 전원 셀들일 수 있다. 최초에는 보조 전원 셀들 C1~C10의 충전 횟수가 모두 0인 것을 가정한다. 외부로부터 주 전원이 입력되면, 도2에 도시된 전원 제어부(310)는 보조 전원 장치(320)에 충전 전압을 제공할 수 있다. 1 cycle 충전 동작에서, 보조 전원 장치(320)는 충전 전압을 이용하여 복수의 보조 전원 셀들(C1~C10) 중에서 보조 전원 셀들 C1~C7을 충전할 수 있다. 다음 2 cycle 충전 동작에서, 동일하게 보조 전원 셀들 C1~C7이 충전될 수 있다. 동일한 방식으로 복수의 사이클 동안 보조 전원 셀들 C1~C7의 충전 및 방전이 반복될 수 있다. 10 cycle 충전 동작이 종료되면 보조 전원 셀들 C1~C7의 충전 횟수가 각각 10회가 될 수 있다. 보조 전원 셀들 C8~C10의 충전 횟수는 각각 0회가 될 수 있다. 만일 보조 전원 셀들 C1 내지 C7 중에서 불량 보조 전원 셀이 발생하면, 보조 전원 셀들 C8 내지 C10 중에서 정상 보조 전원 셀을 이용하여 불량 보조 전원 셀을 대체할 수 있다.
다른 실시 예에서, 보조 전원 셀 정보 저장부(212-2)를 참조하면, 보조 전원 장치는 복수의 보조 전원 셀들 C1~C10을 포함할 수 있다. 각각의 복수의 보조 전원 셀들 C1~C10은 모두 정상 보조 전원 셀들일 수 있다. 최초에는 보조 전원 셀들 C1~C10의 충전 횟수가 모두 0인 것을 가정한다. 외부로부터 주 전원이 입력되면, 도2에 도시된 전원 제어부(310)는 보조 전원 장치(320)에 충전 전압을 제공할 수 있다. 보조 전원 장치(320)는 충전 전압을 이용하여, 복수의 보조 전원 셀들 C1~C10중에서 미리 정해진 개수인 7개의 보조 전원 셀들을 충전할 수 있다.
1 cycle 충전 동작에서, 도 4의 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212-2)를 참조하여 보조 전원 셀들 C1~C7을 선택 보조 전원 셀들로 결정할 수 있다. 선택 보조 전원 셀은 보조 전원 셀 제어부(211)에 의해서 충전될 보조 전원 셀로 결정된 보조 전원 셀들일 수 있다. 보조 전원 셀들의 충전 횟수가 동일한 경우에는, 보조 전원 셀들 각각에 대응되는 셀 번호가 작은 보조 전원 셀들이 우선적으로 선택 보조 전원 셀들로 결정 될 수 있다. 보조 전원 셀 제어부(211)는 보조 전원 장치에 셀 선택 신호 sgn1~sgn7을 제공할 수 있다. 셀 선택 신호 sgn1에 응답하여, 보조 전원 셀 C1에 연결된 스위치 sw1가 턴온될 수 있다. 턴온된 스위치 sw1에 따라서, 보조 전원 셀 C1은 도 2의 전원 제어부(310)와 전기적으로 연결될 수 있다. 보조 전원 셀 C1은 충전 전압을 제공 받고, 충전될 수 있다. 동일한 방식으로, 보조 전원 셀 제어부(211)이 제공한 셀 선택 신호 sgn2~sgn7에 응답하여, 보조 전원 셀 C2~ C7이 충전 될 수 있다. 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212-2)에 보조 전원 셀 C1~C7에 대응되는 충전 횟수를 갱신하여 저장할 수 있다. 즉, 1 cycle 충전 동작에서 보조 전원 셀 C1~C7이 선택 보조 전원 셀로 결정되었으므로, 각각에 대응되는 충전 횟수가 1씩 증가될 수 있다.
2 cycle 충전 동작에서, 도 4의 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212-2)를 참조하여 보조 전원 셀들의 충전 횟수 정보를 획득할 수 있다. 보조 전원 셀 제어부(211)는 적은 충전 횟수 정보를 갖는 보조 전원 셀들을 선택 보조 전원 셀들로 결정할 수 있다. 보조 전원 셀 정보 저장부(212-2)에 저장된 보조 전원 셀 C8~C10에 각각 대응되는 충전 횟수 정보가 0 이므로, 보조 전원 셀 제어부(211)는 보조 전원 셀 C8~C10을 선택 보조 전원 셀들로 결정할 수 있다. 다음으로, 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212-2)를 참조하여 4개의 선택 보조 전원 셀들을 더 결정할 수 있다. 보조 전원 셀 C1~C7의 충전 횟수는 모두 1이므로 C1~C7 중에서 4개의 선택 보조 전원 셀들이 결정될 수 있다. 동일한 방식으로, 보조 전원 셀들의 충전 횟수가 동일한 경우에는, 보조 전원 셀들 각각에 대응되는 셀 번호가 작은 보조 전원 셀들이 우선적으로 선택 보조 전원 셀들로 결정 될 수 있다. 따라서, C1~C4의 선택 보조 전원 셀들이 결정될 수 있다. 다른 실시 예에서, C1~C7 중에서 무작위 방식으로 4개의 선택 보조 전원 셀들이 결정될 수도 있다. 보조 전원 셀 정보 저장부(212-2)는, C1~C4이 선택 보조 전원 셀들로 결정된 것을 가정한다. 다음으로 보조 전원 셀 제어부(211)는 보조 전원 장치에 셀 선택 신호 sgn1~sgn4 및 sgn8~sgn10을 제공할 수 있다. 셀 선택 신호 sgn1~sgn4 및 sgn8~sgn10에 응답하여, 보조 전원 셀들 C1~C4 및 C8~C10에 연결된 스위치 sw1~sw4 및 sw8~sw10이 턴온될 수 있다. 턴온된 스위치 sw1~sw4 및 sw8~sw10에 따라서, 보조 전원 셀들 C1~C4 및 C8~C10은 도 2의 전원 제어부(310)와 전기적으로 연결될 수 있다. 보조 전원 셀들 C1~C4 및 C8~C10은 충전 전압을 제공 받고, 이를 저장할 수 있다. 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212-2)에 보조 전원 셀들 C1~C4 및 C8~C10에 대응되는 충전 횟수를 갱신하여 저장할 수 있다. 즉, 2 cycle 충전 동작에서 보조 전원 셀들 C1~C4 및 C8~C10이 선택 보조 전원 셀들로 결정되었으므로, 각각에 대응되는 충전 횟수가 1씩 증가될 수 있다.
3 cycle 충전 동작에서, 도 4의 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212-2)를 참조하여 보조 전원 셀들의 충전 횟수 정보를 획득할 수 있다. 보조 전원 셀 정보 저장부(212-2)를 참조하면, 보조 전원 셀들 C1~C4에 각각 대응되는 충전 횟수 정보는 2를 포함할 수 있다. 보조 전원 셀들 C5~C10에 각각 대응되는 충전 횟수 정보는 1을 포함할 수 있다. 보조 전원 셀 제어부(211)는 적은 충전 횟수 정보를 갖는 보조 전원 셀들 C5~C10을 선택 보조 전원 셀로 결정할 수 있다. 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212-2)를 참조하여 1개의 선택 보조 전원 셀을 더 결정할 수 있다. 보조 전원 셀들 C1~C4의 충전 횟수 정보는 모두 2 이므로, 보조 전원 셀 제어부(211)는 C1~C4 중에서 1개의 선택 보조 전원 셀을 결정할 수 있다. 동일한 방식으로, 보조 전원 셀들의 충전 횟수가 동일한 경우에는, 보조 전원 셀들 각각에 대응되는 셀 번호가 작은 보조 전원 셀들이 우선적으로 선택 보조 전원 셀들로 결정 될 수 있다. 즉, C1이 선택 보조 전원 셀로 결정될 수 있다. 다른 실시 예에서, C1~C4 중에서 무작위 방식으로 1개의 선택 보조 전원 셀이 결정될 수도 있다. 보조 전원 셀 정보 저장부(212-2)는, C1이 선택 보조 전원 셀로 결정된 것을 가정한다. 다음으로 보조 전원 셀 제어부(211)는 보조 전원 장치에 셀 선택 신호 sgn1 및 sgn5~sgn10을 제공할 수 있다. 셀 선택 신호 sgn1 및 sgn5~sgn10에 응답하여, 보조 전원 셀들 C1 및 C5~C10에 연결된 스위치 sw1 및 sw5~sw10이 턴온될 수 있다. 턴온된 스위치 sw1 및 sw5~sw10에 따라서, 보조 전원 셀들 C1 및 C5~C10은 도 2의 전원 제어부(310)와 전기적으로 연결될 수 있다. 보조 전원 셀들 C1 및 C5~C10은 충전 전압을 제공 받고, 이를 저장할 수 있다. 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212-2)에 보조 전원 셀들 C1 및 C5~C10에 대응되는 충전 횟수를 갱신하여 저장할 수 있다. 동일한 방식으로 10 cycle 충전 동작이 종료되면, 보조 전원 셀들 C1~C10의 충전 횟수는 모두 7회가 될 수 있다.
실시 예에 따르면, 10회의 보조 전원 셀 충전 동작이 종료된 후, 보조 전원 셀 정보 저장부(212-1)에 포함된 보조 전원 셀들 C1~C7의 충전 횟수는 모두 10회가 될 수 있다. 보조 전원 셀들 C8~C10의 충전 횟수는 모두 0회가 될 수 있다. 또는, 다른 실시 예에 따르면, 10회의 보조 전원 셀 충전 동작이 수행된 후, 보조 전원 셀 정보 저장부(212-2)에 포함된 보조 전원 셀들 C1~C10 의 충전 횟수는 모두 7회가 될 수 있다. 즉, 보조 전원 셀들 각각의 충전 횟수가 균일하게 분포될 수 있다.
보조 전원 셀 정보 저장부(212-2)는 도 5에 설명된 것처럼 보조 전원 셀들 각각의 복수의 충전 횟수 정보를 포함할 수 있다. 다른 실시 예에서, 보조 전원 셀 정보 저장부(212-2)는 보조 전원 셀들 각각의 최종 충전 횟수 정보를 포함할 수 있다.
도 6은 보조 전원 셀 제어부의 동작을 보다 상세히 설명하기 위한 도면이다.
도 6을 참조하면, 보조 전원 셀 제어부(211)는 선택 보조 전원 셀 결정부(213), 보조 전원 셀 충전 신호 생성부(214) 및 보조 전원 셀 충전 횟수 관리부(215)를 포함할 수 있다. 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212)로부터 보조 전원 셀 정보를 획득할 수 있다. 보조 전원 셀 정보는 보조 전원 셀들 각각의 충전 횟수 정보를 포함할 수 있다. 보조 전원 셀 제어부(211)는 획득한 보조 전원 셀 정보를 이용하여 충전될 보조 전원 셀인 선택 보조 전원 셀을 결정할 수 있다. 보조 전원 셀 제어부(211)는 선택 보조 전원 셀이 충전되도록 보조 전원 장치(320)를 제어할 수 있다. 구체적으로, 선택 보조 전원 셀 결정부(213)는 보조 전원 셀 정보 저장부(212)로부터 보조 전원 장치(320)에 포함된 복수의 보조 전원 셀들에 각각 대응되는 보조 전원 셀 정보를 획득할 수 있다. 실시 예에서, 선택 보조 전원 셀 결정부(213)는 보조 전원 셀 정보 저장부(212)에 포함된 보조 전원 셀들 각각의 충전 횟수 정보를 획득할 수 있다. 충전 횟수 정보는 각각의 보조 전원 셀들의 최종 충전 횟수를 포함할 수 있다. 선택 보조 전원 셀 결정부(213)는 획득한 충전 횟수 정보를 기초로 충전될 보조 전원 셀인 선택 보조 전원 셀을 결정할 수 있다. 선택 보조 전원 셀의 개수는 미리 정해진 개수일 수 있다. 선택 보조 전원 셀 결정부(213)는 도 5에서 설명한 것처럼 최종 충전 횟수 정보를 참조하여 작은 충전 횟수를 갖는 보조 전원 셀들을 선택 보조 전원 셀들로 결정할 수 있다. 선택 보조 전원 셀 결정부(213)는 보조 전원 셀 선택 정보를 보조 전원 셀 충전 신호 생성부(214)에 제공할 수 있다. 보조 전원 셀 충전 신호 생성부(214)는 수신한 보조 전원 셀 선택 정보에 각각 대응되는 셀 선택 신호 (sgnX)를 생성할 수 있다. 셀 선택 신호(sgnX)는 보조 전원 셀들에 각각 연결된 스위치의 턴온 여부를 결정하는 신호를 포함할 수 있다. 셀 선택 신호(sgnX)는 선택 보조 전원 셀 결정부(213)에 따라 결정된 선택 보조 전원 셀들에 연결된 스위치들을 턴온하는 신호를 포함할 수 있다. 셀 선택 신호(sgnX)는 선택 보조 전원 셀 결정부(213)에 따라 결정된 비선택 보조 전원 셀들에 연결된 스위치들을 턴오프하는 신호를 포함할 수 있다. 다른 실시 예에서, 보조 전원 셀 충전 신호(sgnX)는 비선택 보조 전원 셀들에 연결된 스위치들의 턴오프된 상태를 그대로 유지되도록 하는 신호를 포함할 수 있다. 스위치가 턴온 된 선택 보조 전원 셀들은 전압이 충전 될 수 있다. 스위치가 턴오프된 비선택 보조 전원 셀들은 전압이 충전될 수 없다.
선택 보조 전원 셀 결정부(213)는 보조 전원 셀 선택 정보를 보조 전원 셀 충전 횟수 관리부(215)에 제공할 수 있다. 보조 전원 셀 충전 횟수 관리부(215)는 각각의 보조 전원 셀의 충전 횟수를 갱신하여 보조 전원 셀 정보 저장부(212)에 제공할 수 있다. 보조 전원 셀 정보 저장부(212)는 보조 전원 셀 충전 횟수 관리부(215)로부터 수신한 충전 횟수 정보를 저장할 수 있다. 구체적으로, 보조 전원 셀 정보 저장부(212)에 포함된 선택 보조 전원 셀의 충전 횟수는 1씩 증가될 수 있다. 선택 보조 전원 셀이 아닌 보조 전원 셀의 충전 횟수는 그대로 유지될 수 있다. 다른 실시 예에서, 보조 전원 셀 정보 저장부(212)는 각각의 보조 전원 셀들의 최신 충전 횟수 정보를 포함할 수 있다.
도 7은 보조 전원 장치에 포함된 보조 전원 셀들의 불량 여부를 판단하는 내용을 설명하기 위한 도면이다.
도 7을 참조하면, 보조 전원 장치 관리부(210)는 보조 전원 셀 제어부(211), 보조 전원 셀 정보 저장부(212) 및 보조 전원 셀 불량 판단부(216)을 포함할 수 있다. 보조 전원 장치 관리부(210)에 포함된 보조 전원 셀 제어부(211) 및 보조 전원 셀 정보 저장부(212)의 구체적인 내용은 도 4 내지 도 6을 참조하여 설명한 것과 동일할 수 있다.
보조 전원 셀 제어부(211)는 보조 전원 장치(320)에 셀 선택 신호(sgnX)를 제공할 수 있다. 셀 선택 신호(sgnX)에 대응하여 선택 보조 전원 셀들에 연결된 각각의 스위치들은 턴온되고, 비선택 보조 전원 셀들에 연결된 각각의 스위치들은 턴오프될 수 있다. 보조 전원 셀 불량 판단부(216)는 스위치가 턴온된 보조 전원 셀들에 각각 대응되는 보조 전원 셀 전압 정보를 수신할 수 있다. 보조 전원 셀 불량 판단부(216)는 수신한 보조 전원 셀 전압 정보를 기초로, 각각의 보조 전원 셀들의 불량 여부를 판단할 수 있다. 보조 전원 셀 불량 판단부(216)는 각각의 보조 전원 셀들의 불량 여부를 나타내는 보조 전원 셀 상태 정보를 보조 전원 셀 정보 저장부(212)에 제공할 수 있다. 보조 전원 셀 정보 저장부(212)는 보조 전원 셀 상태 정보를 저장할 수 있다. 보조 전원 셀 불량 판단부(216)의 구성 및 동작 방법은 후술하는 도 8 및 도 9에서 상세히 설명한다.
도 8은, 도 7의 보조 전원 셀 불량 판단부의 구성을 설명하기 위한 도면이다.
도 8을 참조하면, 보조 전원 셀 불량 판단부(216)는 전압 레벨 모니터링부(217) 및 상태 정보 생성부(218)을 포함할 수 있다. 보조 전원 셀 불량 판단부(216)은 보조 전원 장치(320)에 포함된 복수의 보조 전원 셀들의 전압 레벨을 모니터링하고, 전압 레벨이 정상 범위 내인지 여부를 판단할 수 있다. 구체적으로, 전압 레벨 모니터링부(217)는 보조 전원 장치(320)에 포함된 복수의 보조 전원 셀들 중에서 충전된 보조 전원 셀들의 전압 레벨을 모니터링할 수 있다. 전압 레벨 모니터링부(217)는 모니터링한 결과에 대응하여, 각각의 보조 전원 셀의 불량 여부를 나타내는 불량 감지 신호를 출력할 수 있다. 불량 감지 신호는 정상 셀 정보 및 불량 셀 정보를 포함할 수 있다. 모니터링한 보조 전원 셀의 전압 레벨이 정상 범위에 포함되면, 정상 셀 정보를 포함하는 불량 감지 신호가 생성될 수 있다. 모니터링한 보조 전원 셀의 전압 레벨이 정상 범위에 포함되지 않으면, 불량 셀 정보를 포함하는 불량 감지 신호가 생성될 수 있다.
복수의 보조 전원 셀들은 보조 전원 셀 제어부(211)로부터 수신한 셀 선택 신호(sgnX)에 따라서 충전 여부가 결정될 수 있다. 충전된 보조 전원 셀들의 각각의 전압 레벨을 나타내는 보조 전원 셀 전압 정보가 전압 레벨 모니터링부(217)에 제공될 수 있다. 전압 레벨 모니터링부(217)는 수신한 보조 전원 셀 전압 정보에 포함된 전압 레벨이 미리 정해진 정상 전압 레벨 범위에 포함되는지 여부를 판단할 수 있다. 다양한 실시 예에서, 정상 전압 레벨 범위는 다르게 설정될 수 있다. 정상 전압 레벨 범위는 하한 전압 레벨과 상한 전압 레벨 사이의 전압 레벨 값을 포함할 수 있다. 전압 레벨 모니터링부(217)는 정상 전압 레벨 범위에 포함되는 전압 레벨이 감지되면, 상태 정보 생성부(218)에 정상 셀 정보를 포함하는 불량 감지 신호를 제공할 수 있다. 전압 레벨 모니터링부(217)는 정상 전압 레벨 범위에 포함되지 않는 전압 레벨이 감지되면, 상태 정보 생성부(218)에 불량 셀 정보를 포함하는 불량 감지 신호를 제공할 수 있다. 상태 정보 생성부(218)는 불량 감지 신호를 수신하고, 각각의 보조 전원 셀의 불량 여부를 나타내는 보조 전원 셀 상태 정보를 생성할 수 있다. 보조 전원 셀 상태 정보는 정상 보조 전원 셀을 나타내는 정보 및 불량 보조 전원 셀을 나타내는 정보를 포함할 수 있다. 정상 보조 전원 셀에 충전된 전압 레벨은 정상 전압 레벨 범위에 포함될 수 있다. 불량 보조 전원 셀에 충전된 전압 레벨은 정상 전압 레벨 범위에 포함되지 않을 수 있다. 실시 예에서, 정상 보조 전원 셀을 나타내는 보조 전원 셀 상태 정보는 “1”로 표현될 수 있다. 불량 보조 전원 셀을 나타내는 보조 전원 셀 상태 정보는 “0”으로 표현될 수 있다.
예를 들어 보조 전원 셀 C1이 정상 보조 전원 셀인 것으로 가정한다. 즉, 보조 전원 셀 C1에 충전된 전압 레벨이 미리 정해진 정상 전압 레벨 범위에 포함되는 것으로 가정한다. 먼저, 보조 전원 셀 C1이 선택 보조 전원 셀로 결정되고, 보조 전원 셀 제어부의 제어에 따라 보조 전원 셀 C1이 충전될 수 있다. 전압 레벨 모니터링부(217)는 보조 전원 셀 C1의 충전 전압 레벨을 감지할 수 있다. 구체적으로, 보조 전원 셀 C1에 충전된 전압 레벨을 나타내는 보조 전원 셀 전압 정보가 전압 레벨 모니터링부(217)에 제공될 수 있다. 전압 레벨 모니터링부(217)는 정상 셀 정보를 포함하는 불량 감지 신호를 상태 정보 생성부(218)에 제공할 수 있다. 상태 정보 생성부(218)는 보조 전원 셀 C1에 대응되는 보조 전원 셀 상태 정보를 보조 전원 셀 정보 저장부에 제공할 수 있다. 보조 전원 셀 상태 정보는 보조 전원 셀 C1이 정상 보조 전원 셀인 것을 나타내는 정보를 포함할 수 있다. 다음으로, 보조 전원 셀 C2가 불량 보조 전원 셀인 것으로 가정한다. 즉, 보조 전원 셀 C2에 충전된 전압 레벨이 미리 정해진 정상 전압 레벨 범위에 포함되지 않는 것으로 가정한다. 먼저, 보조 전원 셀 C2가 선택 보조 전원 셀로 결정되고, 보조 전원 셀 제어부의 제어에 따라 보조 전원 셀 C2가 충전될 수 있다. 전압 레벨 모니터링부(217)는 보조 전원 셀 C2의 충전 전압 레벨을 감지할 수 있다. 구체적으로, 보조 전원 셀 C2에 충전된 전압 레벨을 나타내는 보조 전원 셀 전압 정보가 전압 레벨 모니터링부(217)에 제공될 수 있다 전압 레벨 모니터링부(217)는 불량 셀 정보를 포함하는 불량 감지 신호를 상태 정보 생성부(218)에 제공할 수 있다. 상태 정보 생성부(218)는 보조 전원 셀 C2에 대응되는 보조 전원 셀 상태 정보를 보조 전원 셀 정보 저장부에 제공할 수 있다. 보조 전원 셀 상태 정보는 C2가 불량 보조 전원 셀인 것을 나타내는 정보를 포함할 수 있다.
도 9는, 도 8의 정상 보조 전원 셀 및 불량 보조 전원 셀을 예시적으로 설명하는 도면이다.
도 9의 (a)는 정상 보조 전원 셀에 충전된 전압 레벨의 크기를 예시적으로 나타내는 그래프이다. 도 9의 (b)는 불량 보조 전원 셀에 충전된 전압 레벨의 크기를 예시적으로 나타내는 그래프이다. 도 9를 참조하면, 정상 보조 전원 셀의 전압은 제1 전압(va)와 제2 전압(vb)사이에서 상승 및 하강을 반복할 수 있다. 제1 전압(va)는 보조 전원 셀이 방전된 상태의 전압 레벨을 나타낸다. 제2 전압(vb)는 보조 전원 셀이 충전된 상태의 전압 레벨을 나타낸다. 구체적으로, t1의 시간 동안 보조 전원 셀이 충전될 수 있다. 충전이 완료되면, 보조 전원 셀의 전압 레벨은 제1 전압(va)에서 제2 전압(vb)으로 상승할 수 있다. 다음으로 t2 시간 동안 보조 전원 셀이 방전될 수 있다. 방전이 완료 되면, 보조 전원 셀의 전압 레벨은 제2 전압(vb)에서 제1 전압(va)으로 하강할 수 있다. 실시 예에서, 정상 전압 레벨 범위는 제2 전압(vb) 이하 제3 전압(vc) 이상의 전압 레벨 범위일 수 있다. 정상 보조 셀의 경우, 충전 전압 레벨의 크기가 정상 레벨 범위에 포함될 수 있다. 불량 보조 전원 셀은 충전 전압 레벨의 크기가 정상 레벨 범위를 벗어난 값을 가질 수 있다. 다른 실시 예에서, 불량 보조 전원 셀은 충전이 되지 않는 상태일 수 있다. 충전이 되지 않는 상태는 불량 보조 전원 셀이 전기적으로 쇼트(short)상태일 수 있다.
도 8에 도시된 전압 레벨 모니터링부는 보조 전원 셀 전압 정보를 수신하고, 보조 전원 셀 전압 정보에 포함된 충전 전압 레벨 정보를 획득할 수 있다. 전압 레벨 모니터링부는 획득된 충전 전압 레벨 정보가 미리 정해진 정상 레벨 범위에 포함되는지 여부를 판단하여 불량 감지 신호를 상태 정보 생성부에 제공할 수 있다.
예를 들어, 보조 전원 셀이 t1 시간 동안 충전된 이후에, 전압 레벨 모니터링부가 충전된 전압 레벨의 크기를 감지한 결과 vc보다 낮으면, 해당 보조 전원 셀은 불량 보조 전원 셀로 판단될 수 있다. 그리고 전압 레벨 모니터링부는 상태 정보 생성부에 불량 셀 정보를 포함하는 불량 감지 신호를 제공할 수 있다. 상태 정보 생성부는, 불량 셀 정보를 포함하는 불량 감지 신호를 수신하고, 보조 전원 셀 상태 정보를 보조 전원 셀 정보 저장부에 제공할 수 있다. 이때 보조 전원 셀 상태 정보는 불량 보조 전원 셀을 나타낼 수 있다.
예를 들어, 보조 전원 셀이 t1 시간 동안 충전된 이후에 전압 레벨 모니터링부가 충전된 전압 레벨의 크기를 감지한 결과, vb와 vc사이의 범위에 포함되면 해당 보조 전원 셀은 정상 보조 전원 셀로 판단될 수 있다. 그리고 전압 레벨 모니터링부는 상태 정보 생성부에 정상 셀 정보를 포함하는 불량 감지 신호를 제공할 수 있다. 상태 정보 생성부는, 정상 셀 정보를 포함하는 불량 감지 신호를 수신하고, 보조 전원 셀 상태 정보를 보조 전원 셀 정보 저장부에 제공할 수 있다. 이때 보조 전원 셀 상태 정보는 정상 보조 전원 셀을 나타낼 수 있다.
실시 예에서, 보조 전원 셀 불량 판단부(216)는 선택 보조 전원 셀들에 연결된 스위치들을 하나씩 턴온하여 불량 여부를 판단할 수 있다. 예를 들어, 처음으로 턴온된 제1 선택 보조 전원 셀이 갖는 충전 전압 레벨이 vc보다 작으면, 제1 선택 보조 전원 셀은 불량 보조 전원 셀로 판단될 수 있다. 다른 실시 예에서, 처음으로 턴온된 제1 선택 보조 전원 셀이 정상 보조 전원 셀로 판단되고, 두 번째로 제2 선택 보조 전원 셀의 스위치가 턴온 될 수 있다. 보조 전원 셀 불량 판단부(216)은 보조 전원 장치에 충전된 전압 레벨을 모니터링 할 수 있다. 만약, 충전 전압 레벨이 vc 레벨의 2배인 2vc보다 작으면, 두 번째로 충전된 제2 선택 보조 전원 셀이 불량 보조 전원 셀로 판단될 수 있다. 다른 실시 예에서, 제1 선택 보조 전원 셀 및 제2 선택 보조 전원 셀이 모두 정상 보조 전원 셀들로 판단되고, 세 번째로 제3 선택 보조 전원 셀의 스위치가 턴온 될 수 있다. 보조 전원 셀 불량 판단부(216)은 보조 전원 장치에 충전된 전압 레벨을 모니터링 할 수 있다. 만약, 충전 전압 레벨이 vc 레벨의 3배인, 3vc보다 낮으면, 세 번째로 충전된 제3 선택 보조 전원 셀이 불량 보조 전원 셀로 판단될 수 있다. 설명한 방식으로, 미리 정해진 개수의 선택 보조 전원 셀들 각각의 불량 여부가 판단될 수 있다. 선택 보조 전원 셀의 충전 전압을 감지한 결과 불량 보조 전원 셀로 판단 되면, 미리 정해진 선택 보조 전원 셀 개수에 도달 할 때까지 다른 보조 전원 셀이 충전 되는 동작이 반복될 수 있다.
보조 전원 셀 불량 판단부(216)는 각각의 선택 보조 전원 셀들의 불량 여부를 나타내는 보조 전원 셀 상태 정보를 보조 전원 셀 정보 저장부(212)에 제공할 수 있다. 보조 전원 셀 정보 저장부(212)는 보조 전원 셀 상태 정보를 저장할 수 있다. 본 기술의 실시 예에 따르면 보조 전원 셀 불량 판단부(216)는 선택 보조 전원 셀들의 불량 여부를 판단할 수 있다. 실시 예에서, 보조 전원 셀 불량 판단부(216)는 선택 보조 전원 셀들 뿐만 아니라, 다른 복수의 보조 전원 셀들의 불량 여부도 각각 판단할 수 있다.
도 10은 보조 전원 셀 정보 저장부에 저장된 보조 전원 셀 정보를 메모리 장치에 저장하는 내용을 설명하는 도면이다.
도 10을 참조하면, 스토리지 장치(50)는 도 1에 설명된 것과 동일한 구성들을 포함한다. 보조 전원 셀 정보는 보조 전원 장치에 포함된 보조 전원 셀들 각각에 대응되는 셀 번호, 불량 여부 및 충전 횟수를 포함할 수 있다. 보조 전원 셀 정보는 스토리지 장치(50)의 수명 동안 계속해서 관리될 필요가 있다. 따라서, 스토리지 장치(50)에 전원이 공급되지 않는 동안에도 보조 전원 셀 정보는 유지되어야 한다. 메모리 컨트롤러(200)는 보조 전원 장치 관리부(210)에 저장된 보조 전원 셀 정보를 메모리 장치(100)에 제공할 수 있다. 메모리 장치(100)는 수신한 보조 전원 셀 정보를 복수의 메모리 블록들(BLK1~BLKz)중 적어도 하나의 메모리 블록에 저장할 수 있다. 보다 구체적으로, 보조 전원 셀 정보는 스토리지 장치(50)를 구동시키는데 필요한 설정 정보를 포함하는 시스템 블록에 저장될 수 있다.
스토리지 장치(50)에 전원이 인가되면 부팅 동작이 수행될 수 있다. 부팅 동작이 수행될 때, 메모리 컨트롤러(200)는 메모리 장치(100)의 시스템 블록에 저장된 보조 전원 셀 정보를 획득할 수 있다. 획득된 보조 전원 셀 정보는 보조 전원 장치 관리부(210)에 포함된 보조 전원 셀 정보 저장부에 저장될 수 있다. 보조 전원 장치 관리부(210)는 도 4 내지 도 9에서 설명한 방식으로 보조 전원 셀들 각각의 불량 여부와 충전 횟수를 기초로 하여 충전될 선택 보조 전원 셀을 결정할 수 있다.
도 11은 불량 보조 전원 셀이 발생한 경우에 보조 전원 셀들의 충전 횟수를 설명하는 도면이다.
도 11을 참조하면, 보조 전원 셀 C2가 불량 보조 전원 셀인 것으로 판단된 경우를 가정한다. 3 cycle 충전 동작에서 충전이 완료되면, 도 5의 보조 전원 셀 정보 저장부(212-2)와 유사하게 C2~C10의 충전 횟수가 모두 2가 될 것이다. 따라서, 선택 보조 전원 셀 결정부는 보조 전원 셀들 C2~C8을 4 cycle 충전 동작에서의 선택 보조 전원 셀로 결정할 수 있다. 셀 선택 신호 sgn2에 의해 스위치가 턴온되고 보조 전원 셀 C2가 충전되지만, 보조 전원 셀 불량 판단부는 보조 전원 셀 C2의 충전 전압을 감지하여 불량으로 판단할 수 있다. 보조 전원 셀 불량 판단부는 보조 전원 셀 정보 저장부(212-3)에 보조 전원 셀 C2가 불량 보조 전원 셀임을 나타내는 보조 전원 셀 상태 정보를 제공할 수 있다. 보조 전원 셀 정보 저장부(212-3)는 보조 전원 셀 C2가 불량 보조 셀임을 나타내는 정보를 저장할 수 있다. 선택 보조 전원 셀 결정부는 4 cycle 충전 동작에서 C9를 추가로 선택 보조 전원 셀로 결정할 수 있다. 보조 전원 셀 정보 저장부(212-3)는 보조 전원 셀들 각각의 최종 충전 횟수 정보 및 불량 여부를 나타내는 정보를 포함할 수 있다. 구체적으로, 보조 전원 셀 C1은 정상 보조 전원 셀이고, 충전 횟수는 3일 수 있다. 보조 전원 셀 C2는 불량 보조 전원 셀이고, 충전 횟수는 2일 수 있다. 보조 전원 셀 C3~C9는 정상 보조 전원 셀이고, 충전 횟수는 3일 수 있다. 보조 전원 셀 C10은 정상 보조 전원 셀이고, 충전 횟수는 2일 수 있다.
도 12는 도 11에 이어서 보조 전원 장치가 충전되는 경우에 보조 전원 셀들의 충전 횟수를 설명하는 도면이다.
도 12에 따르면, 5 cycle 충전 동작이 수행되기 전에 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212-4)를 참조할 수 있다. 보조 전원 셀 제어부(211)는 4 cycle 충전 동작에서 불량으로 판단된 보조 전원 셀 C2는 선택 보조 전원 셀로 결정하지 않을 수 있다. 보조 전원 셀 제어부(211)는 정상 보조 전원 셀들 중에서 작은 충전 횟수를 갖는 보조 전원 셀들을 선택 보조 전원 셀들로 결정할 수 있다. 구체적으로, 보조 전원 셀들 C1, C3~C7, C10을 선택 보조 전원 셀들로 결정할 수 있다. 선택 보조 전원 셀들 각각에 연결된 스위치가 턴온 되고 충전 될 수 있다. 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212-4)에 보조 전원 셀 C1, C3~C7, C10에 대응되는 충전 횟수를 갱신하여 저장할 수 있다. 즉, 5 cycle 충전 동작에서 보조 전원 셀 C1, C3~C7, C10이 선택 보조 전원 셀들로 결정되었으므로, 각각에 대응되는 충전 횟수가 1씩 증가될 수 있다. 따라서 5 cycle 충전 동작이 종료되면 C1, C3~C7에 대응되는 충전 횟수를 4가 될 것이다. C8~C10에 대응되는 충전 횟수는 3이 될 것이다. C2에 대응되는 충전 횟수는 2를 그대로 유지할 것이다.
6 cycle 충전 동작에서, 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212-4)를 참조하여 보조 전원 셀들의 충전 횟수 정보를 획득할 수 있다. 보조 전원 셀 제어부(211)는 4 cycle 충전 동작에서 불량으로 판단된 보조 전원 셀 C2는 선택 보조 전원 셀로 결정하지 않을 수 있다. 보조 전원 셀 제어부(211)는 작은 충전 횟수 정보를 갖는 보조 전원 셀들을 선택 보조 전원 셀들로 결정할 수 있다. 보조 전원 셀 정보 저장부(212-4)에 저장된 보조 전원 셀 C8~C10에 각각 대응되는 충전 횟수 정보가 3이므로, 보조 전원 셀 제어부(211)는 보조 전원 셀 C8~C10을 선택 보조 전원 셀들로 결정할 수 있다. 다음으로, 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212-4)를 참조하여 4개의 선택 보조 전원 셀들을 더 결정할 수 있다. 보조 전원 셀 C1, C3~C7의 충전 횟수는 모두 4이므로 C1, C3~C7 중에서 4개의 선택 보조 전원 셀들이 결정될 수 있다. 실시 예에서, 충전 횟수가 동일한 보조 전원 셀들 중에서는, 각각의 보조 전원 셀들에 대응되는 셀 번호가 작은 보조 전원 셀이 우선하여 선택 보조 전원 셀로 결정될 수 있다. 다른 실시 예에서, C1, C3~C7 중에서 무작위 방식으로 4개의 선택 보조 전원 셀들이 결정될 수도 있다. 보조 전원 셀 정보 저장부(212-4)는, 셀 번호가 작은 순서대로 C1, C3~C5이 선택 보조 전원 셀들로 결정된 것을 가정한다. 선택 보조 전원 셀들 각각에 연결된 스위치가 턴온 되고 충전 될 수 있다. 보조 전원 셀 제어부(211)는 보조 전원 셀 C1, C3~C5, C8~C10에 대응되는 충전 횟수를 각각 1씩 증가된 값으로 갱신하여 보조 전원 셀 정보 저장부(212-4)에 저장할 수 있다. 보조 전원 셀 C2는 불량 보조 전원 셀 이므로 충전 되지 않고, C2에 대응되는 충전 횟수는 2를 그대로 유지할 것이다. 이후의 충전 사이클도 동일한 방식으로 수행될 수 있다. 본 기술의 실시 예에 따르면, 불량 보조 전원 셀로 판단된 C2를 제외하고, 나머지 보조 전원 셀들 각각의 충전 횟수가 고르게 분포될 수 있다.
도 13은 보조 전원 장치 관리부가 충전될 보조 전원 셀들을 결정하는 동작을 수행하는 내용을 구체적으로 나타낸 순서도이다.
S1310 단계에서, 스토리지 장치에 전원이 인가될 수 있다(Power On).
S1320 단계에서, 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212)에 저장된 각각의 보조 전원 셀들에 대응되는 충전 횟수를 획득할 수 있다. 구체적으로, 메모리 컨트롤러는 메모리 장치에 저장된 보조 전원 셀 정보를 리드하여 보조 전원 셀 정보 저장부(212)에 제공할 수 있다.
S1330 단계에서, 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부(212)에 저장된 보조 전원 셀들 각각의 충전 횟수를 기초로 충전 횟수가 적은 보조 전원 셀을 충전될 선택 보조 전원 셀로 결정할 수 있다. 보다 상세히 설명하면, 보조 전원 셀들 각각의 충전 횟수가 적은 순서에 따라 미리 정해진 N개의 선택 보조 전원 셀들이 결정될 수 있다. 실시 예에서, 충전 횟수가 동일한 보조 전원 셀들 중에서는, 각각의 보조 전원 셀들에 대응되는 셀 번호가 작은 보조 전원 셀이 우선하여 선택 보조 전원 셀로 결정될 수 있다. 다른 실시 예에서, 충전 횟수가 동일한 복수의 보조 전원 셀들이 존재하면 무작위 방식으로 선택 보조 전원 셀들을 선택할 수 있다. 또한, 보조 전원 셀 제어부(211)는 불량 보조 전원 셀들은 선택 보조 전원 셀로 결정하지 않을 수 있다. 불량 보조 전원 셀은 충전 전압 레벨의 크기가 정상 전압 레벨에 포함되지 않는 보조 전원 셀일 수 있다. 정상 전압 레벨은 미리 정해진 값을 가질 수 있다.
S1340 단계에서, 보조 전원 셀 제어부(211)는 S1320 단계에서 결정된 선택 보조 전원 셀들이 충전되도록 제어할 수 있다. 선택 보조 전원 셀들은 각각 스위치와 연결될 수 있다. 보조 전원 셀 제어부(211)는 스위치의 온/오프를 제어하는 셀 선택 신호(sgnX)를 생성하고, 각각의 스위치에 제공할 수 있다. 셀 선택 신호(sgnX)에 따라 스위치가 턴온되면, 턴온된 스위치와 연결된 선택 보조 전원 셀이 도 2의 전원 제어부(310)와 전기적으로 연결될 수 있다. 따라서 선택 보조 전원 셀이 충전될 수 있다. 선택 되지 않은 보조 전원 셀들은 도 2의 전원 제어부(310)와 전기적으로 연결되지 않으므로 충전될 수 없다. 동일한 방식으로, 미리 정해진 개수의 선택 보조 전원 셀들이 하나씩 모두 충전될 수 있다.
S1350 단계에서, 보조 전원 셀 제어부(211)는 보조 전원 셀 정보 저장부에 저장된 충전 횟수를 갱신할 수 있다. 구체적으로, S1330에서 충전된 선택 보조 전원 셀들에 각각 대응되는 충전 횟수는 모두 1씩 증가될 수 있다. 선택되지 않은 보조 전원 셀들의 충전 횟수는 그대로 유지될 수 있다. 보조 전원 셀 제어부(211)는 선택 보조 전원 셀들이 충전된 후, 보조 전원 셀 정보 저장부에 저장된 보조 전원 셀 정보를 메모리 장치에 저장할 수 있다. 메모리 장치에 저장된 보조 전원 셀 정보는 전원이 인가되지 않더라도 지워지지 않을 것이다.
도 14는 보조 전원 셀들의 불량 여부를 판단하는 방법을 구체적으로 나타낸 순서도이다.
S1410 단계에서, 보조 전원 셀 불량 판단부(216)는 보조 전원 셀 각각의 충전 전압 레벨을 감지 할 수 있다. 구체적으로, 도 13의 S1340 단계에서 보조 전원 셀 제어부(211)는 선택 보조 전원 셀들이 각각 충전되도록 제어할 수 있다. S410 단계에서, 보조 전원 셀 불량 판단부(216)는 충전된 보조 전원 셀들의 전압 정보를 수신할 수 있다. 보조 전원 셀 전압 정보는 각각의 보조 전원 셀들의 충전 전압 레벨의 크기를 나타내는 정보를 포함할 수 있다.
S1420 단계에서, 보조 전원 셀 불량 판단부(216)는 선택 보조 전원 셀의 충전 전압 레벨이 정상 전압 레벨에 포함되는지 판단할 수 있다. 정상 전압 레벨은 미리 정해진 값을 가질 수 있다. 충전 전압 레벨이 정상 전압 레벨에 포함되면 S1440 단계로 진행된다. 충전 전압 레벨이 정상 전압 레벨에 포함되지 않으면 S1430 단계로 진행된다.
S1430 단계에서, 보조 전원 셀에 충전된 충전 전압 레벨이 정상 전압 레벨에 포함되지 않으면 보조 전원 셀 불량 판단부(216)는 불량 셀 신호를 생성할 수 있다.
S1440 단계에서, 보조 전원 셀에 충전된 충전 전압 레벨이 정상 전압 레벨에 포함되면 보조 전원 셀 불량 판단부(216)는 정상 셀 신호를 생성할 수 있다.
S1450 단계에서, 불량 셀 신호 또는 정상 셀 신호에 따라서 보조 전원 셀 정보 저장부는 각각의 보조 전원 셀들의 불량 여부를 나타내는 정보를 저장할 수 있다. 보조 전원 셀 정보 저장부에 불량 보조 전원 셀로 저장된 보조 전원 셀은, 이후에 수행되는 보조 전원 셀 충전 동작에서 충전되지 않을 수 있다.
도 15는 본 발명의 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 15를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 로우 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLn)을 통해 페이지 버퍼 그룹(123)에 연결될 수 있다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 같은 워드 라인에 연결된 메모리 셀들은 하나의 페이지로 정의될 수 있다. 따라서, 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 본 기술의 실시 예에 따르면, 보조 전원 셀 정보는 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz)중 적어도 하나의 메모리 블록에 저장될 수 있다. 복수의 메모리 블록들(BLK1~BLKz)중 적어도 하나의 메모리 블록은 시스템 정보를 포함하는 시스템 블록일 수 있다. 시스템 정보는 메모리 장치(100)의 동작을 제어하기 위해서 필요로 되는 정보들을 포함할 수 있다. 예를 들어, 시스템 정보는 유효 데이터 정보, 배드 블록 정보, 맵핑 데이터 등을 포함할 수 있다. 본 발명의 실시 예에 따른 보조 전원 셀 정보는 시스템 블록에 저장될 수 있다. 시스템 블록에 저장된 보조 전원 셀 정보는 스토리지 장치가 부팅(booting)될 때, 리드 되어 메모리 컨트롤러(200)에 저장될 수 있다.
행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다.
메모리 셀 어레이(110)에 포함된 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 제어 로직(130)의 제어에 따라 메모리 셀 어레이(110)의 선택된 영역에 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성될 수 있다. 주변 회로(120)는 메모리 셀 어레이(110)를 구동할 수 있다. 예를 들어, 주변 회로(120)는 제어 로직(130)의 제어에 따라 행 라인들(RL) 및 비트 라인들(BL1~BLn)에 다양한 동작 전압들을 인가하거나, 인가된 전압들을 디스차지 할 수 있다.
주변 회로(120)는 로우 디코더(121), 전압 생성부(122), 페이지 버퍼 그룹(123), 컬럼 디코더(124) 및 입출력 회로(125)를 포함할 수 있다.
로우 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 적어도 하나 이상의 소스 선택 라인, 복수의 워드 라인들 및 적어도 하나 이상의 드레인 선택 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
로우 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 로우 디코더(121)는 제어 로직(130)으로부터 로우 어드레스(RADD)를 수신한다.
로우 디코더(121)는 로우 어드레스(RADD)를 디코딩하도록 구성된다. 로우 디코더(121)는 디코딩된 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 또한, 로우 디코더(121)는 디코딩된 어드레스에 따라 전압 생성부(122)가 생성한 전압들을 적어도 하나의 워드 라인(WL)에 인가하도록 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
예를 들어, 프로그램 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 프로그램 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다. 리드 동작 시에, 로우 디코더(121)는 선택된 워드 라인에 리드 전압을 인가하고, 비선택된 워드 라인들에 리드 전압보다 높은 리드 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 로우 디코더(121)는 디코딩된 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 로우 디코더(121)는 선택된 메모리 블록에 연결되는 워드 라인들에 접지 전압을 인가할 수 있다.
전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다. 전압 생성부(122)는 메모리 장치에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 구체적으로, 전압 생성부(122)는 동작 신호(OPSIG)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 예를 들어, 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 프로그램 전압, 검증 전압, 패스 전압, 리드 전압 및 소거 전압 등을 생성할 수 있다.
실시 예에서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예에서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다.
예를 들면, 전압 생성부(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 로우 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
페이지 버퍼 그룹(123)은 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)을 포함한다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 각각 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제어 로직 (130)의 제어에 응답하여 동작한다. 구체적으로 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장하거나, 리드 또는 검증 동작 시, 비트 라인들(BL1~BLn)의 전압 또는 전류를 센싱(sensing)할 수 있다.
구체적으로, 프로그램 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 데이터 입출력 회로(125)를 통해 수신한 데이터(DATA)를 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 페이지 데이터를 읽는다.
리드 동작 시, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 선택된 페이지의 메모리 셀들로부터 제 1 내지 제 n 비트 라인들(BL1~BLn)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 컬럼 디코더(124)의 제어에 따라 데이터 입출력 회로(125)로 출력한다.
소거 동작 시에, 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)은 제 1 내지 제 n 비트 라인들(BL1~BLn)을 플로팅(floating) 시킬 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 입출력 회로(125)와 페이지 버퍼 그룹(123) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(124)는 데이터 라인들(Dl)을 통해 제 1 내지 제 n 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 입출력 회로(125)와 데이터를 주고받을 수 있다.
입출력 회로(125)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)로부터 전달받은 커맨드(CMD) 및 어드레스(ADDR)를 제어 로직(130)에 전달하거나, 데이터(DATA)를 컬럼 디코더(124)와 주고받을 수 있다.
센싱 회로(126)는 리드 동작(read operation) 또는 검증 동작(verify operation)시, 허용 비트 신호(VRYBIT)에 응답하여 기준 전류를 생성하고, 페이지 버퍼 그룹(123)으로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호(PASS) 또는 페일 신호(FAIL)를 출력할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 허용 비트(VRYBIT)를 출력하여 주변 회로들(120)을 제어할 수 있다. 또한, 제어 로직(130)은 패스 또는 페일 신호(PASS 또는 FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 16은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다.
도 16을 참조하면, 메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer;1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 스토리지 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜덤화하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜덤 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜덤화할 것이다. 랜덤화된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜덤화하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜덤 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜덤화할 것이다. 디랜덤화된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜덤화 및 디랜덤화 동작을 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus)및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
실시 예에서, 도 16의 메모리 버퍼부(1020)는 도 4, 도 6 및 도 7을 참조하여 설명된 보조 셀 정보 저장부(212)를 포함할 수 있다.
도 17는 본 발명의 실시 예에 따른 메모리 장치를 포함하는 스토리지 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 17을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100) 또는 메모리 장치(2200)는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic DualIn Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric QuadFlat Pack(MQFP), Thin QuadFlatpack(TQFP), Small Outline(SOIC),Shrink Small OutlinePackage(SSOP), Thin Small Outline(TSOP),Thin QuadFlatpack(TQFP), System In Package(SIP), MultiChip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다. 또는, 메모리 장치(2200)는 복수의 불휘발성 메모리 칩들을 포함하고, 복수의 불휘발성 메모리 칩들은 상술된 패키지 방식들을 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
예시적으로, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
예시적으로, 메모리 장치(2200)는 도 2를 참조하여 설명된 메모리 장치(100)일 수 있다.
도 18은 본 발명의 실시 예에 따른 메모리 장치를 포함하는 스토리지 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 18을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 맵핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
예시적으로, 불휘발성 메모리들(3221~322n)은 도 2를 참조하여 설명된 메모리 장치(100)일 수 있다.
도 19는 본 발명의 실시 예에 따른 메모리 장치를 포함하는 스토리지 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 19를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division MultipleAccess), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision MultipleAccess), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-FI 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 2를 참조하여 설명된 메모리 장치(100)일 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(3500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
50: 스토리지 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 보조 전원 장치 관리부
300: 전원관리회로
100: 메모리 장치
200: 메모리 컨트롤러
210: 보조 전원 장치 관리부
300: 전원관리회로
Claims (22)
- 메모리 장치의 동작을 제어하는 메모리 컨트롤러에 있어서,
상기 메모리 장치 및 메모리 컨트롤러에 전원을 공급하는 보조 전원 장치에 포함된 복수의 보조 전원 셀들 각각의 충전 횟수 정보를 포함하는 보조 전원 셀 정보 저장부; 및
상기 충전 횟수 정보를 기초로, 상기 복수의 보조 전원 셀들의 충전 횟수가 균일하게 되도록 상기 복수의 보조 전원 셀들을 제어하는 보조 전원 셀 제어부;를 포함하는 메모리 컨트롤러. - 제 1항에 있어서, 상기 보조 전원 셀 제어부는,
상기 충전 횟수 정보에 따라서, 충전될 보조 전원 셀인 선택 보조 전원 셀들에 관한 정보를 포함하는 보조 전원 셀 선택 정보를 생성하는 선택 보조 전원 셀 결정부; 및
상기 보조 전원 셀 선택 정보에 따라 상기 선택 보조 전원 셀들을 선택하는 셀 선택 신호들을 생성하는 보조 전원 셀 충전신호 생성부;를 포함하는 메모리 컨트롤러. - 제 2항에 있어서, 상기 선택 보조 전원 셀 결정부는,
상기 복수의 보조 전원 셀들 중에서, 상대적으로 작은 충전 횟수를 갖는 미리 정해진 개수의 상기 선택 보조 전원 셀들을 결정하는, 메모리 컨트롤러. - 제 2항에 있어서, 상기 충전 횟수 정보는,
상기 복수의 보조 전원 셀들을 식별하는 셀 번호들 및 상기 복수의 보조 전원 셀들의 각각의 충전 횟수를 나타내는 셀 카운트를 포함하고,
상기 선택 보조 전원 셀 결정부는,
상기 충전 횟수가 동일한 보조 전원 셀들 중 셀 번호가 작은 순서에 따라 상기 선택 보조 전원 셀을 결정하는, 메모리 컨트롤러. - 제 1항에 있어서, 상기 충전 횟수 정보는,
상기 보조 전원 장치에 전원이 인가되는 경우에, 상기 복수의 보조 전원 셀들 중에서 전기적 에너지가 축적되는 보조 전원 셀들에 대응하는 충전 횟수가 하나씩 증가하는 카운트 정보를 포함하는, 메모리 컨트롤러. - 제 3항에 있어서, 상기 미리 정해진 개수는,
상기 복수의 보조 전원 셀들의 개수보다 작은 개수인, 메모리 컨트롤러. - 제 1항에 있어서, 상기 보조 전원 셀 제어부는,
상기 충전 횟수 정보를 갱신하는 보조 전원 셀 충전 횟수 관리부를 더 포함하는, 메모리 컨트롤러. - 제 1항에 있어서, 상기 보조 전원 셀 제어부는,
상기 충전 횟수 정보가 상기 메모리 장치에 저장되도록 상기 메모리 장치를 제어하고, 상기 메모리 장치는 비휘발성 메모리 장치인, 메모리 컨트롤러. - 제 1항에 있어서, 상기 보조 전원 셀 제어부는,
상기 메모리 장치에 저장된 상기 충전 횟수 정보를 획득하고, 상기 보조 전원 셀 정보 저장부에 제공하는, 메모리 컨트롤러. - 제 2항에 있어서,
상기 선택 보조 전원 셀들의 불량 여부를 나타내는 정보를 생성하는 보조 전원 셀 불량 판단부;를 더 포함하는, 메모리 컨트롤러. - 제 10항에 있어서, 상기 보조 전원 셀 정보 저장부는,
상기 불량 여부를 나타내는 정보를 포함하는, 메모리 컨트롤러. - 제 10항에 있어서, 상기 보조 전원 셀 불량 판단부는,
상기 선택 보조 전원 셀들 중에서 충전된 보조 전원 셀의 전압 레벨을 모니터링하고, 모니터링 결과에 따라 불량 감지 신호를 생성하는 전압 레벨 모니터링부; 및
상기 불량 감지 신호를 기초로 상기 충전된 보조 전원 셀의 상태 정보를 생성하는 상태 정보 생성부;를 포함하는, 메모리 컨트롤러. - 제 12항에 있어서, 상기 전압 레벨 모니터링부는,
상기 충전된 보조 전원 셀의 전압 레벨이 미리 정해진 전압 레벨보다 작으면, 상기 충전된 보조 전원 셀이 불량임을 나타내는 상기 불량 감지 신호를 생성하는, 메모리 컨트롤러. - 제 12항에 있어서, 상기 전압 레벨 모니터링부는,
상기 충전된 보조 전원 셀의 전압 레벨이 미리 정해진 전압 레벨보다 크거나 같으면, 상기 충전된 보조 전원 셀이 정상임을 나타내는 상기 불량 감지 신호를 생성하는, 메모리 컨트롤러. - 제 1항에 있어서, 상기 보조 전원 셀 정보 저장부는,
휘발성 메모리 장치에 포함되는, 메모리 컨트롤러. - 복수의 메모리 블록들을 포함하는 메모리 장치;
상기 메모리 장치의 동작을 제어하는 메모리 컨트롤러; 및
상기 메모리 장치 및 메모리 컨트롤러에 전원을 공급하는 전원관리회로;를 포함하고,
상기 전원관리회로는,
상기 전원관리회로의 외부로부터 주 전원을 입력 받는 전원 제어부; 및
복수의 보조 전원 셀들을 포함하는 보조 전원 장치;를 포함하고,
상기 메모리 컨트롤러는,
상기 복수의 메모리 블록들 중 적어도 하나의 메모리 블록에 저장된 보조 전원 셀 정보를 획득하고, 상기 보조 전원 셀 정보에 포함된 상기 복수의 보조 전원 셀들의 충전 횟수 정보를 기초로 결정된 선택 보조 전원 셀들이 충전되도록 상기 보조 전원 장치를 제어하는, 스토리지 장치. - 제 16항에 있어서, 상기 메모리 컨트롤러는,
상기 복수의 보조 전원 셀들 중에서, 상기 복수의 보조 전원 셀들에 대응되는 충전 횟수가 상대적으로 작은 보조 전원 셀을 상기 선택 보조 전원 셀들로 결정하는, 스토리지 장치. - 제 16항에 있어서, 상기 전원 제어부는,
상기 주 전원이 입력되는 동안, 상기 보조 전원 장치에 충전 전압을 제공하는, 스토리지 장치. - 제 16항에 있어서, 상기 전원 제어부는,
상기 주 전원의 전압 레벨이 미리 정해진 값보다 낮으면, 상기 보조 전원 장치에 충전된 보조 전원을 상기 메모리 장치 및 메모리 컨트롤러에 제공하는, 스토리지 장치. - 제 16항에 있어서, 상기 메모리 컨트롤러는,
상기 보조 전원 셀 정보가 상기 메모리 장치에 저장되도록 상기 메모리 장치를 제어하는, 스토리지 장치. - 제 16항에 있어서, 상기 충전 횟수 정보는,
상기 보조 전원 장치에 전원이 인가되는 경우에, 상기 복수의 보조 전원 셀들 중에서 전기적 에너지가 축적되는 보조 전원 셀들에 대응하는 충전 횟수가 증가하는 카운트 정보를 포함하는, 스토리지 장치. - 메모리 장치의 동작을 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
상기 메모리 장치 및 메모리 컨트롤러로 전원을 공급하는 복수의 보조 전원 셀들 각각에 대응되는 충전 횟수를 획득하는 단계;
상기 복수의 보조 전원 셀들 중에서 상기 충전 횟수를 기초로 미리 정해진 개수의 충전될 보조 전원 셀인 선택 보조 전원 셀들을 결정하는 단계; 및
상기 선택 보조 전원 셀들이 충전 되도록 제어하는 단계;를 포함하는, 메모리 컨트롤러의 동작 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190115362A KR102675310B1 (ko) | 2019-09-19 | 2019-09-19 | 메모리 컨트롤러, 메모리 장치 및 전원관리회로를 포함하는 스토리지 장치 및 그것의 동작 방법 |
| US16/861,127 US11004529B2 (en) | 2019-09-19 | 2020-04-28 | Device including memory controller, memory device, and power management circuit, and method of operating the same |
| CN202010561613.8A CN112530481B (zh) | 2019-09-19 | 2020-06-18 | 包括存储器控制器和电源管理电路的装置及其操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190115362A KR102675310B1 (ko) | 2019-09-19 | 2019-09-19 | 메모리 컨트롤러, 메모리 장치 및 전원관리회로를 포함하는 스토리지 장치 및 그것의 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210033726A true KR20210033726A (ko) | 2021-03-29 |
| KR102675310B1 KR102675310B1 (ko) | 2024-06-17 |
Family
ID=74882184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190115362A KR102675310B1 (ko) | 2019-09-19 | 2019-09-19 | 메모리 컨트롤러, 메모리 장치 및 전원관리회로를 포함하는 스토리지 장치 및 그것의 동작 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11004529B2 (ko) |
| KR (1) | KR102675310B1 (ko) |
| CN (1) | CN112530481B (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120062187A1 (en) * | 2010-09-13 | 2012-03-15 | Samsung Electronics Co., Ltd | Auxiliary power device, memory system having the same, and cell balancing method thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5298988B2 (ja) * | 2009-03-17 | 2013-09-25 | 株式会社リコー | メモリバックアップ制御装置、メモリバックアップ制御方法及びプログラム |
| US8868957B2 (en) * | 2009-09-24 | 2014-10-21 | Xyratex Technology Limited | Auxiliary power supply, a method of providing power to a data storage system and a back-up power supply charging circuit |
| KR102211867B1 (ko) | 2014-06-09 | 2021-02-04 | 삼성전자주식회사 | 보조 전원 장치 및 그것을 포함하는 불휘발성 메모리 시스템 |
| KR102435027B1 (ko) * | 2015-11-09 | 2022-08-23 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
| DE102017127311A1 (de) * | 2017-11-20 | 2019-05-23 | Ge Energy Power Conversion Technology Limited | Vorrichtung und Verfahren zur Vormagnetisierung eines Netztransformators in einem Stromrichtersystem |
| KR20190092937A (ko) * | 2018-01-31 | 2019-08-08 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
| KR102022321B1 (ko) * | 2019-06-21 | 2019-09-18 | 주식회사 에이치엔에이치 | 통신장비 부하용 에너지 저장 시스템 |
-
2019
- 2019-09-19 KR KR1020190115362A patent/KR102675310B1/ko active IP Right Grant
-
2020
- 2020-04-28 US US16/861,127 patent/US11004529B2/en active Active
- 2020-06-18 CN CN202010561613.8A patent/CN112530481B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120062187A1 (en) * | 2010-09-13 | 2012-03-15 | Samsung Electronics Co., Ltd | Auxiliary power device, memory system having the same, and cell balancing method thereof |
| US9252603B2 (en) * | 2010-09-13 | 2016-02-02 | Samsung Electronics Co., Ltd. | Auxiliary power device, memory system having the same, and cell balancing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210090673A1 (en) | 2021-03-25 |
| KR102675310B1 (ko) | 2024-06-17 |
| US11004529B2 (en) | 2021-05-11 |
| CN112530481B (zh) | 2024-04-09 |
| CN112530481A (zh) | 2021-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11301150B2 (en) | Memory controller and method for updating address mapping information | |
| US20210173785A1 (en) | Storage device and method of operating the same | |
| US11537316B2 (en) | Data storage device for storing data in sequential data area and method of operating the same | |
| US11416174B2 (en) | Memory device and method of operating the same | |
| US11249849B2 (en) | Memory controller and method of operating the same | |
| US20200401328A1 (en) | Storage device and method of operating the same | |
| KR20210062476A (ko) | 메모리 컨트롤러 및 그 동작 방법 | |
| KR20210111561A (ko) | 메모리 컨트롤러 및 그것의 동작 방법 | |
| KR20210038189A (ko) | 저장 장치 및 그 동작 방법 | |
| CN113126896A (zh) | 具有数据压缩器的存储器控制器及其操作方法 | |
| US11756607B2 (en) | Memory controller and method of operating the same | |
| KR20220064101A (ko) | 저장 장치 및 그 동작 방법 | |
| KR20210055346A (ko) | 스토리지 장치 및 그 동작 방법 | |
| US20220405017A1 (en) | Computing system and method of operating the same | |
| US11960765B2 (en) | Storage device and method of operating the same | |
| US11599275B2 (en) | Memory controller for controlling power loss recovery and method of operating the same | |
| US20210334173A1 (en) | Storage device and method of operating the same | |
| US20210132804A1 (en) | Storage device and method of operating the storage device | |
| KR20230139233A (ko) | 메모리 컨트롤러 및 그것의 동작 방법 | |
| US20210247932A1 (en) | Memory controller and method of operating the same | |
| KR102675310B1 (ko) | 메모리 컨트롤러, 메모리 장치 및 전원관리회로를 포함하는 스토리지 장치 및 그것의 동작 방법 | |
| US11467745B2 (en) | Storage device and method of operating the same | |
| US11249681B2 (en) | Memory controller and storage device having the same | |
| US20220334760A1 (en) | Storage device and method of operating the same | |
| KR20220165106A (ko) | 메모리 컨트롤러 및 그것을 포함하는 메모리 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |