KR20210024129A - 인칩 열 싱크를 구비한 집적 회로 다이 - Google Patents

인칩 열 싱크를 구비한 집적 회로 다이 Download PDF

Info

Publication number
KR20210024129A
KR20210024129A KR1020217002674A KR20217002674A KR20210024129A KR 20210024129 A KR20210024129 A KR 20210024129A KR 1020217002674 A KR1020217002674 A KR 1020217002674A KR 20217002674 A KR20217002674 A KR 20217002674A KR 20210024129 A KR20210024129 A KR 20210024129A
Authority
KR
South Korea
Prior art keywords
die
heat sink
circuit
chip
chip heat
Prior art date
Application number
KR1020217002674A
Other languages
English (en)
Other versions
KR102683078B1 (ko
Inventor
홍쯔 판
조나단 창
누이 총
헨리 리우
가말 레파이-아메드
수레쉬 라말린감
Original Assignee
자일링크스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자일링크스 인코포레이티드 filed Critical 자일링크스 인코포레이티드
Publication of KR20210024129A publication Critical patent/KR20210024129A/ko
Application granted granted Critical
Publication of KR102683078B1 publication Critical patent/KR102683078B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06519—Bonding areas having different functions including bonding areas providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29293—Material of the matrix with a principal constituent of the material being a solid not provided for in groups H01L2224/292 - H01L2224/29291, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

전자 디바이스와 이를 구비한 칩 패키지, 및 이를 제조하기 위한 방법과 함께, 인칩 열 싱크(in-chip heat sink)(112)를 갖는 집적 회로 다이(114, 116)를 포함하는 방법 및 장치가 제공된다. 일 예에서, 집적 회로 다이(114, 116)는 고열 생성 집적 회로 디바이스를 다이(114, 116) 내에 배치된 또 다른 집적 회로 디바이스로부터 분리하는 인칩 열 싱크(112)를 갖는다. 인칩 열 싱크(112)는 다이(114, 116)의 내부 부분으로부터 적어도 하나의 노출된 다이 표면까지 고전도성 열 전달 경로를 제공한다.

Description

인칩 열 싱크를 구비한 집적 회로 다이
본 개시의 예는 일반적으로 인칩 열 싱크(in-chip heat sink)를 구비한 집적 회로(integrated circuit; IC) 다이, 및 이를 제조하기위한 패키지 및 방법에 관한 것이다.
특히, 태블릿, 컴퓨터, 복사기, 디지털 카메라, 스마트 폰, 제어 시스템 및 현금 자동 입출금기와 같은 전자 디바이스는 칩 패키징을 활용하여 기능을 높이고 컴포넌트 밀도를 높이는 전자 컴포넌트를 사용하는 경우가 많다. 종래의 칩 패키징 방식은 종종 단일 유기 기판에 마운팅되는 복수의 집적 회로(IC) 다이를 사용한다. 다이는 메모리, 로직 또는 기타 솔리드 스테이트 회로를 포함할 수 있다.
많은 경우에, 다이 내에 배치된 적어도 하나의 고체 상태 회로는 상당한 양의 열을 생성한다. 생성된 열은 추가 열량을 견딜 수 없는 칩 패키지 내의 인접한 고체 상태 회로로 열이 측방향으로 전달된다는 점에서 문제가 될 수 있다. 이 문제는 열 생성 회로를 포함하는 다이가 하나 이상의 다른 다이 아래에 적층될 때 악화되어, 열 생성 회로를 포함하는 다이를 외부 열 싱크와 간격을 두고 열을 패키지 밖으로 전달하기 어렵게 만든다. 이러한 열 전달 제한은 열 예산이 IC 다이의 선택 및 위치와 함께 전력 소비량을 제한할 수 있으므로 설계 유연성을 감소시켜 칩 패키지의 성능을 바람직하지 않게 제한할 수 있다.
따라서, 열전달 능력이 개선된 IC 다이와 이를 제조하기 위한 패키지 및 방법이 필요하다.
일 예에서, 다이 본체, 제1 회로, 제2 회로 및 인칩 열 싱크를 포함하는 집적 회로 다이가 제공된다. 다이 본체는 상부 표면 및 하부 표면을 포함하고, 하단 표면(bottom surfacing)은 다이 본체 내의 회로와의 전기적 접속을 수립하기 위한 복수의 본드 패드를 갖는다. 제1 회로는 다이 본체에 배치되고 본드 패드 중 적어도 하나에 전기적으로 결합된다. 제1 회로는 제1 온도에서 동작하도록 구성된다. 제2 회로는 다이 본체에 배치되고 본드 패드 중 적어도 하나에 전기적으로 결합된다. 제2 회로는 제1 온도보다 낮은 제2 온도에서 동작하도록 구성된다. 인칩 열 싱크는 링 형상과, 다이 본체의 상부 표면과 하부 표면 사이에서 연장되는 배향을 가지고 있다. 인칩 열 싱크는 제1 회로를 제2 회로로부터 분리한다.
또 다른 예에서, 패키지 기판, 제1 집적 회로(IC) 다이 및 제2 IC 다이를 포함하는 집적 회로 칩 패키지가 제공된다. 제1 IC 다이는 제1 솔더 접속에 의해 패키지 기판의 상단면에 결합된다. 제1 IC 다이는 다이 본체, 제1 회로, 제2 회로 및 인칩 열 싱크를 포함한다. 다이 본체는 상부 표면 및 하부 표면을 포함하고, 하단 서피싱(bottom surfacing)은 다이 본체 내의 회로와의 전기적 접속을 수립하기 위한 복수의 본드 패드를 갖는다. 제1 회로는 다이 본체에 배치되고 본드 패드 중 적어도 하나에 전기적으로 결합된다. 제1 회로는 제1 온도에서 동작하도록 구성된다. 제2 회로는 다이 본체에 배치되고 본드 패드 중 적어도 하나에 전기적으로 결합된다. 제2 회로는 제1 온도보다 낮은 제2 온도에서 동작하도록 구성된다. 인칩 열 싱크는 링 형상과, 다이 본체의 상부 표면과 하부 표면 사이에서 연장되는 배향을 가진다. 인칩 열 싱크는 제1 회로를 제2 회로로부터 분리한다.
또 다른 실시예에서, 패키지 기판, 제1 집적 회로 다이 및 제2 집적 회로 다이를 포함하는 집적 회로 패키지가 제공된다. 패키지 기판은 상단면과 하단면을 가진다. 제1 집적 회로 다이는 제1 인칩 열 싱크를 갖는다. 제2 집적 회로 다이는 패키지 기판의 상단면 상에 배치되고 하나 이상의 솔더 접속을 통해 제1 인칩 열 싱크에 결합되는 제2 인칩 열 싱크를 갖는다.
또 다른 실시예에서, 집적 회로 다이를 형성하기 위한 방법이 제공된다. 이 방법은 IC 다이의 다이 본체에 제1 회로를 형성하는 단계, IC 다이의 다이 본체에 제2 회로를 형성하는 단계, 및 제1 회로와 제2 회로 사이에 IC 다이의 다이 본체에 인칩 열 싱크를 형성하는 단계를 포함한다.
또 다른 실시예에서, 집적 회로 다이를 형성하기 위한 방법이 제공된다. 본 방법은, 제1 IC 다이를 제2 IC 다이 상에 마운팅하는 단계 - 제2 IC 다이는 인칩 열 싱크를 가짐 -, 적층된 다이를 패키지 기판 상에 마운팅하는 단계, 보강재(stiffener), 커버 및 외부 열 싱크 중 하나 이상을 위에 적층된 다이를 갖는 패키지 기판에 결합하여 칩 패키지를 형성하는 단계, 칩 패키지를 인쇄 회로 기판에 마운팅하는 단계, 및 선택적인(optional) 열 싱크를 인쇄 회로 기판의 하단 표면에 마운팅하는 단계를 포함한다.
본 개시의 상기 기재된 특징들이 상세하게 이해될 수 있도록, 위에서 간략하게 요약된 구현의 보다 구체적인 설명은 예시를 참조하여 이루어질 수 있으며, 이들 중 일부는 첨부 도면에 도시되어 있다. 그러나, 첨부된 도면은 본 개시의 전형적인 예만을 예시하고 따라서 그 범위를 제한하는 것으로 간주되어서는 안 되며, 이는 본 개시가 다른 동등하게 효과적인 예를 인정할 수 있기 때문임에 주목해야 한다.
도 1은 집적된 칩 패키지를 갖는 예시적인 전자 디바이스의 전면 개략도이고, 칩 패키지는 복수의 IC 다이를 포함하고, 그 중 적어도 하나는 인칩 열 싱크를 갖는다.
도 2는 인칩 열 싱크를 통해 도 1에 도시된 IC 다이 중 하나의 단면도이다.
도 3은 인칩 열 싱크의 일부분을 예시하는 도 2에 도시된 단면 라인 3--3을 따라 취해진 IC 다이의 부분 개략 단면도이다.
도 4는 더미 아일랜드(dummy islands)에 인접하게 배치된 인칩 열 싱크의 일부분을 예시하는 IC 다이의 또 다른 부분 개략 단면도이다.
도 5는 전자 디바이스의 통합된 칩 패키지 내에 적층된 IC 다이에 배치된 인칩 열 싱크들 사이의 전도성 접속을 예시하는 도 1의 전자 디바이스의 개략적 부분 단면도이다.
도 6은 인칩 열 싱크를 갖는 집적 회로 다이를 제조하는 방법의 흐름도이다.
도 7은 상호접속된 인칩 열 싱크를 갖는 적층된 다이를 가진 집적 회로 칩 패키지를 제조하기 위한 방법의 흐름도이다.
이해를 용이하게 하기 위해, 가능한 경우 도면들에 공통인 동일한 요소를 지정하기 위해 동일한 참조 번호가 사용되었다. 하나의 예의 요소들이 다른 예에 유리하게 통합될 수 있는 것으로 고려된다.
본 개시의 예는 일반적으로 인칩 열 싱크를 갖는 집적 회로(IC) 다이, 및 이를 제조하기 위한 패키지 및 방법을 제공한다. 인칩 열 싱크는 고열 생성 집적 회로 디바이스를 동일한 다이 내에 배치된 또 다른 집적 회로 디바이스로부터 분리하여, 다이 내에 배치된 디바이스들 사이에서 측방향으로의 열 전달량을 실질적으로 감소시킨다. 이러한 방식으로, 고열 생성 집적 회로 디바이스는 이웃하는 집적 회로 디바이스를 열적으로 오염시키지 않으므로 이웃하는 집적 회로 디바이스가 보다 효율적으로 동작할 수 있다. 또한 인칩 열 싱크에 의해 제공되는 열 절연을 통해 이웃하는 디바이스가 과열 위험을 줄이면서 더 많은 전력을 소비할 수 있으므로 성능이 향상되고 설계 유연성이 향상된다. 또한, 인칩 열 싱크가 다이 밖으로의 열 전달을 향상시키기 때문에 더 낮은 동작 온도에서 더 나은 다이 성능을 얻을 수 있다.
일부 예들에서, 집적 회로 패키지들은 적층된 IC 다이들과 함께 제공되며, 이들 중 적어도 하나는 인칩 열 싱크를 갖는다. 인칩 열 싱크는 패키지 밖으로 열을 효율적으로 전달하므로 패키지 내에서 다이 선택의 유연성을 높일 수 있다. 또한, 인칩 열 싱크는 열이 하나의 다이 밖으로 그리고 인접한 다이의 인칩 열 싱크를 통해 라우팅되도록 하여 열 싱크와 공간적으로 분리되는 다이로부터의 열을 제거하는 데 특히 유용하므로, 고전력 다이가 패키지 내 어디에서나 실질적으로 활용될 수 있다. 따라서 패키지 설계 유연성을 높이는 동시에, 외장형이고 고가인 외부 열 싱크 디바이스(out of die heat sinking devices) 없이 성능을 바람직하게 향상시킬 수 있다.
유리하게는, 인칩 열 싱크는 종래의 반도체 제조 기술을 사용하여 IC 다이 내에 통합될 수 있다. 일부 예에서, 인칩 열 싱크는 다이 내에서 이미 사용된 금속 층을 사용하여 제조될 수 있으므로 제조 비용에 거의 또는 전혀 영향을 미치지 않는다.
따라서, 인칩 열 싱크는 유리하게는 다이 내에서 생성된 열의 열 관리를 개선한다. 그 결과, 비용을 줄이고 제조 복잡성을 줄이면서 더 넓은 범위의 동작 조건에서 더 나은 디바이스 성능을 사용할 수 있다.
이제 도 1로 돌아가면, 예시적인 전자 디바이스(100)가 개략적으로 도시되어있다. 전자 디바이스(100)는 인쇄 회로 기판(printed circuit board; PCB)(102) 상에 배치된 집적 칩 패키지(110)를 포함한다. 전자 디바이스(100)는 컴퓨터, 태블릿, 휴대 전화, 스마트 폰, 가전 제품, 제어 시스템, 현금 자동 입출금기, 프로그래밍 가능 논리 제어기, 프린터, 복사기, 디지털 카메라, 텔레비전, 모니터, 스테레오, 라디오, 레이더, 또는 그 안에 배치된 칩 패키지(110)를 이용하고 이를 구비한 다른 고체 상태 디바이스의 일부분일 수 있다.
칩 패키지(110)는 패키지 기판(122) 상에 배치된 적어도 하나의 집적 회로(IC) 다이(114)를 포함한다. 하나 이상의 추가 IC 다이(116)가 IC 다이(114) 상에 적층되고 이에 결합될 수도 있다. 단 하나의 추가 IC 다이(116)가 도 1에서 IC 다이(114) 상에 적층된 것으로 도시되어 있지만, 임의의 합리적인 수의 추가 IC 다이(116)가 칩 패키지(110)의 경계 내에서 IC 다이(114) 상에 적층될 수 있다. 패키지 기판(122)이 단일 요소로 도시되어 있지만, 패키지 기판(122)은 다이(114, 116)를 마운팅하기 위한 인터포저를 포함할 수 있다.
IC 다이(114, 116) 중 적어도 하나는 아래에서 더 논의되는 바와 같이 하나 이상의 인칩 열 싱크(112)를 포함한다. 인칩 열 싱크(112)는 내부로부터 다이의 적어도 하나의 외부 표면까지 효율적인 열 전도성을 제공한다.
칩 패키지(110)는 또한 커버(104), 보강재(106) 및 외부 열 싱크(108)를 포함할 수 있다. 보강재(106)는 패키지 기판(122)의 평탄도를 유지하기 위해 패키지 기판(122) 상에 마운팅된다. 커버(104)는 패키지 기판(122) 내의 최상부 다이 위에 배치되고, 패키지(110)의 치수 안정성(dimensional stability)을 유지하는 것을 보조하면서 다이(114, 116)로부터 열을 발산하기 위한 더 큰 표면적을 제공한다. 열 싱크(108)는 다이(114, 116)에 대향하여 배치된 커버(104)의 측부 상의 커버(104) 상에 마운팅된다.
다이(114)는 적어도 2개의 집적 회로(솔리드 스테이트 회로)(130, 132)가 형성되는 다이 본체(124)를 포함한다. 제1 고체 상태 회로(130)는 제2 고체 상태 회로(132)의 회로보다, 동작 중에 더 많은 열을 생성하는 회로를 갖는다. 예를 들어, 제1 회로(130)는 제2 회로(132)보다 더 많은 전력을 소비할 수 있다. 일 예에서, 제1 회로(130)는 프로세서 회로인 반면에 제2 회로(132)는 메모리 회로이다. 고온의 제1 회로(130)로부터 더 저온의 제2 회로(132)로의 측방향 열 전달을 방지하기 위해, 인칩 열 싱크(112)가 이들 사이에 배치된다. 인칩 열 싱크(112)는 일반적으로 다이 본체(124)의 상부 표면(136)과 하부 표면(138) 사이에서 연장되는 열 전도성 벽이다. 일 예에서, 인칩 열 싱크(112)는 다이 본체(124)의 상부 표면(136)을 통해 노출되는 고전도성 열 전달 경로의 일부분을 형성한다. 또 다른 예에서, 인칩 열 싱크(112)는 다이 본체(124)의 하부 표면(138)을 통해 노출되는 고전도성 열 전달 경로의 일부분을 형성한다. 다른 실시예에서, 인칩 열 싱크(112)는 하부 표면(138)으로부터 다이 본체(124)의 상부 표면까지 연장되어, 다이(114)의 내부 영역으로부터 다이(114)의 외부 표면(136, 138)까지의 효율적인 양방향 열 전달 경로를 제공한다. 열 전달 경로는 다이(114)의 비금속 부분을 포함하는 유전체 물질을 통해 이동하는 열에 대해 고전도성이다.
인칩 열 싱크(112)가 다이 본체(124)의 하나 이상의 노출된 표면으로의 고전도성 열 전달 경로를 제공하기 때문에, 인칩 열 싱크(112)는 IC 다이의 최대 동작 온도가 초과되지 않도록 동일하거나 유사한 전력 소비를 갖는 회로와 함께 또한 유익하게 사용될 수 있음을 주목해야 한다.
다이(114)의 회로(130, 132)는 다이 본체(124)의 상부 표면(136) 및 하부 표면(138) 상에 노출된 패드에 접촉하기 위해 다이(114)를 포함하는 금속 층 내에 형성된 비아 및 라인과 같은 상호접속 회로(134)에 의해 결합된다. 상호접속 회로(134)는 선택적으로 인칩 열 싱크(112)를 측방향으로 통과할 수 있다. 솔더 접속부(140)는 다이(114)의 하부 표면(138) 상에 노출된 패드, 및 따라서 상호접속 회로(134)를 패키지 기판(122)의 상부 표면(142) 상에 형성된 접촉 패드에 전기적 및 기계적으로 접속한다. 유사하게, 솔더 접속부(140)는 다이(114)의 상부 표면(136) 상에 노출된 패드, 및 따라서 상호접속 회로(134)를, 다이(114) 상부에 적층되는 인접한 다이(116)의 하부 표면(146) 상에 형성된 접촉 패드에 전기적 및 기계적으로 접속한다.
패키지 기판(122)의 상부 표면(142) 상에 형성된 접촉 패드는 패키지 기판(122)의 전도체(148)에 접속된다. 패키지 기판(122)의 전도체(148)는 패키지 기판(122)의 상부 표면(142) 상에, 패키지 기판(122) 내에, 그리고/또는 패키지 기판(122)을 관통해 존재할 수 있다. 패키지 기판(122)의 전도체(148)는 라인, 인쇄된 트레이스, 비아 등일 수 있다. 도 1에 도시된 예에서, 전도체(148)는 패키지 기판(122)을 관통해 연장되고 패키지 기판(122)의 하부 표면(150) 상에 형성된 접촉 패드에 결합된다. 패키지 기판(122)의 하부 표면(150) 상에 형성된 접촉 패드는 PCB(102)의 상부 표면(152) 상에 형성된 접촉 패드에 전기적 및 기계적으로 접속된다.
PCB(102)의 상부 표면(152) 상에 형성된 접촉 패드는 PCB(102)의 전도체(154)에 접속된다. PCB(102)의 전도체(154)는 PCB(102)의 상부 표면(152) 상에, PCB(102) 내에, 그리고/또는 PCB(102)를 관통해 존재할 수 있다. 패키지 기판(122)의 전도체(154)는 라인, 인쇄된 트레이스, 비아 등일 수 있다. 도 1에 도시된 예에서, 전도체(154)는 PCB(102)를 통해 연장되고 PCB(102)의 하부 표면(156) 상에 형성된 접촉 패드에 결합된다. PCB(102)의 하부 표면(156) 상에 형성된 접촉 패드는 PCB(102)의 하부 표면(156) 상에 배치된 선택적인 열 싱크(118)에 전기적 및 기계적으로 접속된다.
다이(116)는 다이(114) 상에 적층되고 이와 접촉한다. 다이(116)는 하부 표면(146) 및 상부 표면(160)을 갖는 다이 본체(126)를 포함한다. 다이(116)의 하부 표면(146) 상에 노출된 접촉 패드는 다이(114)의 상부 표면(136) 상에 노출된 접촉 패드에 전기적 및 기계적으로 결합된다.
다이 본체(126)는 메모리, 로직, 또는 다른 고체 상태 회로 디바이스와 같이 그 내부에 형성된 하나 이상의 고체 상태 회로(162)를 포함한다. 도 1에 도시된 예에서, 회로(162)는 회로(130, 132)로서 도시된다. 그러나, 다이 본체(126) 내에 형성된 임의의 하나 이상의 또는 심지어 모든 회로(162)는 다이(114)에 형성된 회로(130, 132) 중 하나와 동일한 전력, 더 낮은 전력 또는 더 높은 전력을 사용할 수 있다. 다이(116)의 회로(130, 132)는 다이 본체(126)를 포함하는 금속 층 내에 형성된 비아 및 라인과 같은 상호접속 회로(164)에 의해, 다이(116)의 하부 표면(146) 및 선택적으로는 상부 표면(160) 상에 노출된 접촉 패드에 결합된다.
열전도성 그리스 등과 같은 열 계면 물질(thermal interface material; TIM)(166)은 다이(116)의 상부 표면(160)과 커버(104) 사이에 배치된다. TIM(166)은 다이(116)와 커버(104) 사이의 양호한 열 전달을 제공하여, 칩 패키지(110) 내의 다이(114, 116)가 회로(130, 132)로부터 과도한 열을 효율적으로 전달하고 회로(130, 132)를 안전 동작 온도 범위 내에 유지하도록 한다. 외부 열 싱크(108)는 선택적으로 커버(104)에 마운팅되어 패키지(110) 밖으로 열을 더 전달할 수 있다.
칩 패키지(110)의 일부 구현은 커버(104) 및/또는 열 싱크(108)를 포함하지 않을 수 있다는 것이 고려된다. 그러나, 커버(104)를 이용하는 패키지(110)의 예에서, 보강재(106)는 선택적으로 커버(104)에 결합될 수 있다.
다이(116)는 추가로 다이 본체(126) 내에 배치된 하나 이상의 인칩 열 싱크(112)를 포함한다. 인칩 열 싱크(112)는 일반적으로 다이(116)의 상부 표면(160)과 하부 표면(146) 사이에서 연장되어, 다이 본체(126)의 내부 영역으로부터 다이(116)의 외부 표면(160, 146)까지의 효율적인 열 전달 경로를 제공한다. 다이(116)를 관통해 배치된 인칩 열 싱크(112)는 다이(114)로부터 다이(116)를 통해 커버(104)로 열을 전도하기 위한 효율적인 열 전달 경로를 제공한다. 일 예에서, 다이(114)의 인칩 열 싱크(112)는 다이들(114, 116) 사이의 솔더 접속부 및 금속 상호접속 회로와 같은 금속 또는 다른 방식의 열 전도성 경로에 의해 다이(116)의 인칩 열 싱크(112)에 접속된다. 가장 간단한 형태로, 다이(116)의 인칩 열 싱크(112)는 금속 충전 비아로서 구성될 수 있다. 다이(114, 116)에서 사용되는 인칩 열 싱크(112)의 추가 세부 사항은 아래에 제공된다.
도 2는 인칩 열 싱크(112)를 관통해 취해진 도 1에 도시된 IC 다이(114)의 단면도이다. 다이(116)에서 사용되는 인칩 열 싱크(112)는 유사하게 구성될 수 있다. 전술한 바와 같이, 인칩 열 싱크(112)는 더 고온의 제1 회로(130)를 더 저온의 제2 회로(132)로부터 분리하여, 제1 회로(130)에 의해 생성된 열에 의한 제2 회로(132)의 열 오염을 상당히 감소시키는 열 장벽을 제공한다. 인칩 열 싱크(112)가 단일한 더 높은 전력의 제1 회로(130)만을 단일 저전력 제2 회로(132)로부터 분리하는 것으로 도시되었지만, 인칩 열 싱크(112)는 하나 이상의 고전력 회로(130)를 하나 이상의 저전력 제2 회로(130)로부터 분리할 수 있다. 하나보다 많은 인칩 열 싱크(112)가 단일 다이에서 이용될 수 있다는 것도 고려된다.
인칩 열 싱크(112)는 단순히 IC 회로들(130, 132) 사이의 벽일 수 있거나, 더 높은 전력의 제1 회로(130)를 부분적으로 또는 완전히 둘러쌀 수 있다. 도 2에 도시된 예에서, 인칩 열 싱크(112)는 더 높은 전력의 제1 회로(130)를 완전히 둘러싸는 링 형상을 갖는다. 다른 예들에서, 인칩 열 싱크(112)는 예를 들어, 더 높은 전력의 제1 회로(130)를 불연속적으로 둘러쌀 수 있지만, 단락 없이 인칩 열 싱크(112)를 통해 라우팅되도록 상호접속 회로(134)의 공간을 남겨 둘 수 있다. 또 다른 실시예에서, 인칩 열 싱크(112)는 다이(114)와 함께 전력 또는 접지 회로에 결합될 수 있다. 다른 예들에서, 인칩 열 싱크(112)는 전력 및 접지에 대해 플로팅하고, 상호접속 회로(134)에 의해 제1 회로(130)에 접속된 신호 전송 경로로부터 격리된다.
인칩 열 싱크(112)는 일반적으로 다이(114)를 포함하는 금속층에 의해 형성된다. 따라서, 인칩 열 싱크(112)는 알루미늄, 구리, 텅스텐, 티타늄, 탄탈 또는 다른 적절한 금속 또는 유사하게 열 전도성인 물질 중 하나 이상으로부터 제조될 수 있다. 인칩 열 싱크(112)를 포함하는 금속 층은 유전체 층에 의해 다이(114) 내에서 분리된다.
도 2에 도시된 예에서, 단일 인칩 열 싱크(112)가 IC 회로(130, 132)를 측방향으로 분리하고 열적으로 격리하기 위해 사용된다. 그러나, 하나 이상의 고온의 회로(130)를 더 저온의 회로(132)로부터 분리하기 위해 단일 다이 본체(124) 내에서 다수의 인칩 열 싱크(112)가 이용될 수 있다. 반대로, 하나 이상의 더 저온의 회로(132)를 하나 이상의 더 고온의 회로(130)로부터 분리하기 위해 단일 다이 본체(124) 내에서 다수의 인칩 열 싱크(112)가 이용될 수 있다.
도 3은 인칩 열 싱크(112)의 일부분을 예시하는 도 2에 도시된 단면 라인 3 -- 3을 따라 취해진 IC 다이(114)의 부분 개략 단면도이다. 열 싱크(112)의 단부가 다이(114)의 외부 표면(136, 138)에 노출되면서, 인칩 열 싱크(112)는 다이 본체(124)의 상부 표면(136)과 하부 표면(138) 사이에서 연장된는 것으로 도 3에 도시되어 있다.
인칩 열 싱크(112)는 일반적으로 다이 본체(124) 내에 열 전도성 벽을 형성하는 적층된 라인(304)을 결합하는 비아(302)로 구성된다. 최상부 비아(302)는 라인(304)을 다이(114)의 상부 표면(136) 상에 노출된 접촉 패드(도시되지 않음)에 결합할 수 있다. 유사하게, 최하부 비아(302)는 라인(304)을 다이(114)의 하부 표면(138) 상에 노출된 접촉 패드(미도시)에 결합할 수 있다. 인칩 열 싱크(112)를 포함하는 비아(302) 및 라인(304)은 다이 본체(124) 내의 유전체 층에 의해 분리된 금속 층으로부터 제조되어, 인칩 열 싱크(112)가 다이 본체(124)를 포함하는 유전체 물질에 대해 열 전도성이 되게 한다.
도 3에 도시된 예에서, 인칩 열 싱크(112)(즉, 라인(304) 또는 비아(302))는 제1 회로(130)를 또한 포함하는 적어도 하나의 금속 층을 포함한다. 인칩 열 싱크(112)가 양방향 열 전달 경로를 제공하기 위해 다이 본체(124)의 외부 표면들(136, 138) 사이에서 연장되는 것으로 도시되어 있지만, 열 싱크(112)는 대안적으로 제1 회로(130) 및 다이(114)의 외부 표면(136, 138) 중 단지 하나와 공유되는 금속 층으로부터 연장되어 (즉, 표면(136, 138) 중 단지 하나로의) 단일 방향 열 전달 경로를 제공할 수 있다.
동작시, 인칩 열 싱크(112)를 통해 다이(114)의 외부 표면(136, 138) 중 하나 또는 둘 모두에 우선적으로 열이 전도되기 때문에, 제1 회로(133)에 의해 생성된 상당한 양의 열이 제2 회로(132)에 도달하는 것을 효과적으로 방지한다. 따라서, 인칩 열 싱크(112)는 두 IC 회로(130, 132)의 더 나은 열 제어를 가능하게 하여, 과열시키거나 성능을 감소시키지 않고 다이(114) 내에서 더 강력한 회로를 활용할 수 있는 능력을 가져온다.
인칩 열 싱크(112)가 단일 다이(114)의 성능을 효과적으로 개선함에 따라, 인칩 열 싱크(112)의 이점은 여기에 설명된 칩 패키지(110)와 같은 추가 패키징 없이도 단일 다이(114)에서 실현될 수 있다. 그러나, 인칩 열 싱크(112)는 적층된 다이를 갖는 칩 패키지(110)에서 특히 유용하다.
인칩 열 싱크(112)의 평면도는 4개의 직선(예를 들어, 선형) 측부를 갖는 직사각형으로 도 3에 나타나지만, 인칩 열 싱크(112)는 다른 다각형 형상, 불규칙한 형상 또는 기타 원하는 형상을 포함하는 다른 구성일 수 있다. 추가적으로, 직사각형 또는 다른 평면 형태의 "측부"를 포함하는 인칩 열 싱크(112)의 부분은 비선형 구성을 가질 수 있다.
도 4는 더미 아일랜드(404)에 인접하게 배치된 인칩 열 싱크(112)의 일부분을 예시하는 IC 다이(400)의 또 다른 부분 개략 단면도이다. IC 다이(400)는 더미 아일랜드(404)의 추가를 제외하고는 전술한 IC 다이(114)와 본질적으로 동일하게 구성될 수 있고, 칩 패키지(110)의 IC 다이(114, 116) 중 하나 또는 둘 모두를 대신하여 사용될 수 있다.
더미 아일랜드(404)는 회로(130, 132)의 회로에 결합되지 않고 다이 본체(124) 내에 분포되어 양호한 평탄화 및 층들 사이의 양호한 공차 제어를 얻기 위해 필요한 금속의 균형을 제공한다. 기존 IC 다이에서는 더미 아일랜드가 상호접속되지 않는다. 여기서, 다이 본체(124) 내의 수직 열 전달을 개선하기 위해, 더미 아일랜드(404)는 하나 이상의 비아(402)에 의해 접속된다. 비아(402)는 고온의 제1 회로(130)로부터 다이(114)의 외부 표면(136, 138) 중 적어도 하나를 향해 열을 전달하는 데 사용되는 높은 열 전달 속도(heat transfer rate)를 갖는 열 경로를 제공한다. 비아(402)에 의해 상호접속된 더미 아일랜드(404)가 인칩 열 싱크(112)의 더 고온의 회로 측 상에 있는 것으로 도 4에 도시되어 있지만, 비아(402)에 의해 상호접속된 더미 아일랜드(404)는, 이에 대한 대안으로서 또는 이에 추가하여, 인칩 열 싱크(112)의 더 저온의 회로 측 상에도 존재할 수 있다.
비아(402)에 의해 상호접속된 더미 아일랜드(404)의 열 싱킹 특성(heat sinking characteristics)은 하나 이상의 더미 아일랜드(404)를 브리지(410)(점선으로 도시됨)에 의해 인칩 열 싱크(112)에 결합함으로써 향상될 수 있다. 이 구성에서, 더미 아일랜드(404)에 의해 싱킹된 열은 제1 회로(130)로부터 인칩 열 싱크(112)까지 효과적으로 전달되고, 여기서 열은 다이(114)의 외부 표면(136, 138)으로 효과적으로 전도된다. 유익하게도, 더미 아일랜드(404)는 또한 다이 본체(124)의 유전체 물질을 통해 발생하는 것보다 더 빠르게 회로(130)로부터 인칩 열 싱크(112)까지 측방향으로 열을 효율적으로 전도함으로써 열 제거를 상당히 개선한다.
대안적으로, 더미 아일랜드(404)는 비아(402)에 의해 상호접속되지 않을 수 있지만, 오히려 더미 아일랜드(404) 중 하나 이상이 인칩 열 싱크(112)에 직접 접속될 수 있다.
도 5는 전자 디바이스(100)의 통합된 칩 패키지(110) 내에 적층된 IC 다이(114, 116)에 배치된 인칩 열 싱크들(112) 사이의 솔더 접속부(140)를 예시하는, 도 1의 전자 디바이스(100)의 개략적인 부분 단면도이다. 도 5에 도시된 바와 같이, 다이 본체(124)에 형성된 인칩 열 싱크(112)는 다이(114)의 외부 표면(136, 138) 상에 노출된 접촉 패드(502) 및 접촉 패드(504)에서 종단된다(terminate). 유사하게, 다이 본체(126)에 형성된 인칩 열 싱크(112)는 다이(116)의 외부 표면(146, 160) 상에 노출된 접촉 패드(512) 및 접촉 패드(514)에서 종단된다. 다이(114, 116)는 접촉 패드(504)를 접촉 패드(512)와 정렬시키는 배향으로 적층된다. IC 다이(114, 116)에 배치된 인칩 열 싱크(112)는 상호접속 회로의 적절한 라우팅을 사용하여 패드(504, 512)와 반드시 수직으로 정렬될 필요는 없다. 달리 말한다면, IC 다이(114, 116)에 배치된 인칩 열 싱크(112)는 솔더 접속부(140)를 통해 열적으로 접속되고 다이(114, 116) 내의 상호접속부를 라우팅면서 측방향으로 오프셋될 수 있다.
접촉 패드(504, 512)는 솔더 접속(140)을 이용하여 전기적 및 기계적으로 결합된다. 일 예에서, 솔더 접속(140)은 솔더를 포함한다. 솔더 접속부(140)는 접촉 패드들(504, 512) 및 결과적으로 IC 다이들(114, 116)의 인칩 열 싱크들(112) 사이의 빠르고 직접적인 열 전달을 용이하게 한다. 따라서, 제1 회로(130)에 의해 생성된 열은 다이(114) 내의 제2 회로(132)에 측방향으로 상당한 열을 전달하지 않고 다이(114) 밖으로 열 싱크(112)를 통해 인접한 적층 다이(116) 내로 우선적으로 라우팅될 수 있다.
하나 이상의 추가 다이(116)가 다이(116) 상에 적층되는 실시예에서, 솔더 접속부(140)는, 이웃하는 다이(116, 116)를 통해 그리고 열을 생성하는 제1 회로(130)를 포함하는 다이(114)로부터 멀리 열이 쉽게 전달되도록 인접한 다이들(116, 116) 각각 사이에 이용될 수 있다.
전술한 바와 같이, 인칩 열 싱크(112)를 포함하는 단일 다이(114)를 갖는 것은, 추가적인 열 완화 기술이 이용되지 않더라도 단일 다이(114) 내에서 온도 제어의 상당한 이점을 제공한다. 그러나, 아래에 제한 없이 설명되는 하나 이상의 추가 열 전달 향상은 적층된 다이(114, 116)를 갖는 패키지(110) 내의 온도 제어를 더 개선하기 위해 인칩 열 싱크(112)와 함께 이용될 수 있다.
하나의 그러한 온도 제어 향상은 다이(114)의 하부 표면(138)을 통해 열을 밖으로 라우팅하는 것이다. 이러한 예에서, 접촉 패드(502)는 솔더 접속부(140)를 통해 패키지 기판(122)에 결합될 수 있다. 패키지 기판(122)과 다이(114) 사이의 솔더 접속부(140)는 인칩 열 싱크(112)를 통해 다이(114) 밖으로 인출된(drawn) 열을 싱킹하기 위한 열 질량(thermal mass)을 제공한다.
패키지 기판(122)은 열 싱크로서 기능하기에 적합한 하나 이상의 금속 층, 라우팅 또는 패턴을 포함할 수 있다. 이러한 실시예에서, 패키지 기판(122)에 대한 솔더 접속부(140)는 패키지 기판(122)의 전도체(148)에 결합되는 패드 또는 다른 열 전도체와 접촉할 수 있다. 전도체(148)는 열 싱크로서 기능하기에 충분한 질량을 가질 수 있거나 그렇지 않으면 열을 인칩 열 싱크(112)로부터 멀리 그리고 패키지 기판(122) 내로 라우팅하는 데 사용될 수 있다.
다른 예에서, 전도체(148)는 패키지 기판(122)을 통해 또는 패키지 기판(122) 위에서 선택적 보강재(106)로 라우팅될 수 있다. 보강재(106)는, 열이 다이 본체(124) 밖으로 인칩 열 싱크(112)를 통해 패키지 기판(122) 내로 그리고 이어서 보강재(106)로 전달되기 위한 열 싱크로서 작용하기에 충분한 열 질량을 갖는 금속 또는 다른 물질로부터 제조될 수 있다.
다른 예에서, 전도체(148)는 패키지 기판(122)을 통해 PCB(102) 아래에 배치된 선택적인 열 싱크(118)로 또는 특히, 열 파이프, 냉각기 또는 위상 변화 물질(phase change material)의 캐니스터(canister)와 같은 또 다른 열 전달 디바이스로 라우팅될 수 있다.
또 다른 온도 제어 향상은 다이(114)의 상부 표면(136)을 통해 열을 밖으로 라우팅하는 것이다. 이러한 예에서, 접촉 패드(504)는 인접한 다이(116)의 접촉 패드(512)와 접촉할 수 있으며, 이는 다이(114) 밖으로 그리고 다이(116)의 인칩 열 싱크(112) 내로 열을 인출한다.
또 다른 온도 제어 향상은 다이(116)의 상부 표면(160)을 통해 다이(116)의 인칩 열 싱크(112) 밖으로 열을 라우팅하는 것이다. 이러한 예에서, 다이(116)의 상부 표면(160)은 다이 본체(126) 밖으로 열을 인출하는 TIM(166)과 접촉할 수 있다. 추가로, 다이(116)의 인칩 열 싱크(112)는 다이(116) 밖으로의 열 전달의 효율을 개선하기 위해 선택적으로 TIM(166)과 접촉할 수 있다. TIM(166)은 열 싱크 역할을 하는 커버(104)와 접촉한다. 선택적으로, 특히, 외부 열 싱크(108), 열 파이프, 냉각기 또는 위상 변화 물질의 캐니스터와 같은 또 다른 열 전달 디바이스가 커버(104) 상에 마운팅되어, 다이(116)의 인칩 열 싱크(112)로부터의, 그리고 궁극적으로 다이(114)의 인칩 열 싱크(112) 및 제1 회로(130)로부터의 열 전달 효율을 더욱 증가시킬 수 있다.
도 5에 도시되지 않았지만, 더미 아일랜드(404)는 위에서 설명된 임의의 예와 함께 이용될 수 있다. 더미 아일랜드(404)는 비아(402)에 의해 상호접속될 수 있다. 더미 아일랜드(404)가 비아(402)에 의해 상호접속되는 것에 대안적으로 또는 추가하여, 하나 이상의 더미 아일랜드(404)가 브리지(410)에 의해 인칩 열 싱크(112)에 접속될 수 있다. 전술한 예에서, 더미 아일랜드(404)의 적어도 일부는 제1 회로(130)와 동일한 인칩 열 싱크(112)의 측부 상에 존재한다.
도 6은 전술한 IC 다이(114) 및 인칩 열 싱크(112)와 같은 인칩 열 싱크를 갖는 다이를 제조하기 위한 방법(600)의 흐름도이다. 방법(600)은 IC 다이(114)의 다이 본체(124)에 제1 회로(130)를 형성함으로써 동작(602)에서 시작한다. 제1 회로(130)는 반도체 제조 기술을 이용하여 금속 및 전도성 층을 순차적으로 퇴적 및 패터닝함으로써 형성될 수 있다. 제1 회로(130)는 프로세서 또는 다른 유사한 회로로서 구성될 수 있다.
동작(604)에서, 제2 회로(132)가 IC 다이(114)의 다이 본체(124)에 형성된다. 제1 회로(130)는 제2 회로(132)보다 동작시 더 많은 열을 생성할 수 있다. 예를 들어, 제2 회로(132)는 제1 회로(130)에 비해 동작 중에 더 적은 전력을 인출하는 메모리 또는 다른 회로로서 구성될 수 있다. 제2 회로(132)는 반도체 제조 기술을 이용하여 금속 층 및 전도성 층을 순차적으로 퇴적하고 패터닝함으로써 형성된다.
동작(606)에서, 인칩 열 싱크(112)가 제1 회로(130)와 제2 회로(132) 사이의 IC 다이(114)의 다이 본체(124)에 형성된다. 인칩 열 싱크(112)는 상부 표면(136)과 하부 표면(138) 사이에 형성된다. 인칩 열 싱크(112)는 비아(302)를 이용하여 다이 본체(124)의 금속층으로부터 형성된 접속 라인(304)에 의해 형성된다. 라인(304) 및 비아(302)는 다이 본체(124) 내에 적층되어 회로들(130, 132) 사이에 전도성 벽을 형성한다. 인칩 열 싱크(112)는 IC 회로(130, 132) 중 하나, 예를 들어, 더 고온의 제1 회로(130)를 둘러싸는(circumscribe) 패턴으로 형성될 수 있다. 전도성 라인(304) 및 비아(302)는 통상적인 금속화 기술(metalization techniques) 또는 다른 적절한 기술을 이용하여 형성될 수 있다. 전도성 라인(304) 및 비아(302)는 인칩 열 싱크(112)의 단부가 다이 본체(124)의 외부 표면(136, 138) 상에 노출되도록 적층될 수 있다.
도 7은 상호접속된 인칩 열 싱크를 갖는 적층된 다이를 갖는 집적 회로 칩 패키지를 제조하기 위한 방법(700)의 흐름도이다. 방법(700)은 IC 다이(116)를 IC 다이(114) 상에 마운팅함으로써 동작(702)에서 시작하며, IC 다이(114)는 인칩 열 싱크(112)를 갖는다. IC 다이(116)는 복수의 솔더 접속부(140)를 사용하여 IC 다이(114) 상에 마운팅될 수 있다. 전술한 바와 같이, 인칩 열 싱크(112)는 IC 다이(114)의 다이 본체(124)의 상부 표면(136)과 하부 표면(138) 사이에서 연장된다.
일 예에서, IC 다이(116)가 IC 다이(114) 상에 마운팅될 때, IC(114)의 인칩 열 싱크(112)는 하나 이상의 솔더 접속부(140)를 통해 IC(116)의 인칩 열 싱크(112)에 접속된다. 이러한 방식으로, 열은, 상부 표면(136)을 통해 IC(114) 밖으로 그리고 다이 본체(124) 내에 배치된 이웃하는 제1 회로(130)에 의해 생성된 열에 의해 악영향을 받을 수 있는 IC(114) 내에 존재하는 제2 회로(132)로부터 멀리 효과적으로 전달된다.
동작(704)에서, 적층된 다이(114, 116)는 패키지 기판(122)에 마운팅된다. IC 다이(114)의 하부 표면(138)은 복수의 솔더 접속부(140)를 사용하여 패키지 기판(122) 상에 마운팅될 수 있다.
일 예에서, IC 다이(114)의 인칩 열 싱크(112)는 하나 이상의 솔더 접속부(140)를 통해 패키지 기판(122) 상에 또는 내에 배치된 전도체(148)에 결합된다. 솔더 접속부(140)는 패키지 기판(122)의 전도체(148)를 IC 다이(114)의 인칩 열 싱크(112)에 결합하여, 제1 회로(130)에 의해 생성된 열에 대한 다이 본체의 하부 표면(138)을 통해 밖으로의 그리고 패키지 기판(122) 내로의 효율적인 열 전달 경로를 제공한다.
동작(706)에서, 하나 이상의 보강재(106), 커버(104) 및 외부 열 싱크(108)가 칩 패키지(110)를 형성하기 위해 위에 적층된 다이(114, 116)를 갖는 패키지 기판(122)에 결합될 수 있다. 커버(104)가 이용될 때, TIM(166)은 커버(104)와 IC 다이(116)의 상부 표면(160) 사이에 도포된다.
동작(708)에서, 칩 패키지(110)가 PCB(102)에 마운팅된다. 일 예에서, 칩 패키지(110)는 하나 이상의 솔더 접속부(140)를 통해 PCB(102) 상에 또는 내에 배치된 전도체(154)에 결합된다. 솔더 접속부(140)는 PCB(102)의 전도체(154)를 패키지 기판(122)의 전도체(148)에 그리고 따라서 IC 다이(114)의 인칩 열 싱크(112)에 결합한다. 이러한 방식으로, 제1 회로(130)에 의해 생성된 열에 대한 효율적인 열 전달 경로가 다이 본체(124)의 하부 표면(138)을 관통하고, 패키지 기판(122)을 통과하며, PCB(102)의 전도체(154) 내로 형성된다.
동작(710)에서, 선택적인 열 싱크(118)가 PCB(102)의 하부 표면(156)에 마운팅될 수 있다. 열 싱크(118)는 PCB(102)의 전도체(154)에 의해, 전술된 열 전달 경로를 통해 IC 다이(114)의 인칩 열 싱크(112)에 결합된다. 따라서 열 싱크(118)는 유리하게는 제1 회로(130)에 의해 생성된 열에 대한 열 싱크를 제공한다.
따라서, 고열 생성 집적 회로를 동일한 다이 내에 배치된 또 다른 집적 회로로부터 분리하여 그렇지 않은 경우 이웃하는 IC 디바이스를 열적으로 오염시킬 다이 내 측방향 열 전달량을 실질적으로 감소시키는 인칩 열 싱크가 설명되었다. 인칩 열 싱크는 고열 생성 집적 회로로부터 열을 효과적으로 인출하여, 너무 고온이 되거나 다이의 다른 회로를 열적으로 오염시킬 고전력 디바이스를 효과적으로 사용할 수 있도록 한다. 따라서 인칩 열 싱크는 기존 패키지에 비해 향상된 성능과 더 많은 설계 선택을 가능하게 한다. 또한, 인칩 열 싱크는 다이 외부로의 열 전달을 향상시켜 값 비싼 냉각 대책에 의존하지 않고도 더 낮은 동작 온도에서 더 나은 다이 성능을 제공한다.
일 예에서, 집적 회로 다이가 제공된다. 이러한 집적 회로 다이는, 상부 표면 및 하부 표면을 갖는 다이 본체 - 하단 서피싱은 다이 본체 내의 회로와의 전기적 접속을 수립하기 위한 복수의 본드 패드를 가짐 -; 다이 본체에 배치되고 본드 패드 중 적어도 하나에 전기적으로 결합된 제1 회로 - 제1 회로는 제1 온도에서 동작하도록 구성됨 -; 다이 본체에 배치되고 본드 패드 중 적어도 하나에 전기적으로 결합된 제2 회로 - 제2 회로는 제1 온도보다 낮은 제2 온도에서 동작하도록 구성됨 -; 및 링 형상, 및 상부 표면과 하부 표면 사이에서 연장되는 배향을 갖는 인칩 열 싱크를 포함하고, 인칩 열 싱크는 제1 회로를 제2 회로로부터 분리한다.
일부 이러한 집적 회로 다이에서, 인칩 열 싱크는 다이 본체의 금속 층에 형성된 비아 및 라인을 포함한다.
일부 이러한 집적 회로 다이에서, 인칩 열 싱크는 제1 회로에도 있는 적어도 하나의 금속 층을 포함한다.
일부 이러한 집적 회로 다이에서, 인칩 열 싱크는 제1 회로를 둘러싼다.
일부 이러한 집적 회로 다이에서, 제1 회로에 결합된 상호접속 회로는 인칩 열 싱크를 통과한다.
일부 이러한 집적 회로 다이는, 제1 회로에 인접하여 다이 본체에 배치되고 인칩 열 싱크에 의해 제2 회로로부터 분리되는 제1 더미 금속 아일랜드; 제2 더미 금속 아일랜드; 및 제1 더미 금속 아일랜드를 제2 더미 금속 아일랜드에 접속하는 비아를 더 포함할 수 있다.
일부 이러한 집적 회로 다이에서, 제1 더미 금속 아일랜드는 인칩 열 싱크와 직접 접촉한다.
일부 이러한 집적 회로 다이에서, 다이 본체의 상부 표면은 복수의 금속 충전 리세스(metal filled recesses)를 더 포함한다.
일부 이러한 집적 회로 다이에서, 금속 충전 리세스 중 적어도 하나는 인칩 열 싱크 위에 또는 인칩 열 싱크와 직접 접촉한다.
일부 이러한 집적 회로 다이에서, 본드 패드 중 적어도 하나는 인칩 열 싱크와 직접 접촉한다.
또 다른 예에서, 집적 회로 칩 패키지가 제공될 수 있다. 이러한 집적 회로 칩 패키지는, 상단면과 하단면을 갖는 패키지 기판; 및 제1 솔더 접속부에 의해 패키지 기판의 상단면에 결합된 제1 집적 회로(IC) 다이를 포함할 수 있고, 제1 IC 다이는, 상부 표면 및 하부 표면을 갖는 다이 본체 - 하단 서피싱은 다이 본체 내의 회로와의 전기적 접속을 수립하기 위한 복수의 본드 패드를 가짐 -; 다이 본체에 배치되고 본드 패드 중 적어도 하나에 전기적으로 결합된 제1 회로 - 제1 회로는 제1 온도에서 동작하도록 구성됨 -; 다이 본체에 배치되고 본드 패드 중 적어도 하나에 전기적으로 결합된 제2 회로 - 제2 회로는 제1 온도보다 낮은 제2 온도에서 동작하도록 구성됨 -; 및 링 형상 및 상부 표면과 하부 표면 사이에서 연장되는 배향을 갖는 인칩 열 싱크를 포함하고, 인칩 열 싱크는 제1 회로를 제2 회로로부터 분리한다.
일부 이러한 집적 회로 칩 패키지는, 패키지 기판의 하단면에 결합된 열 싱크를 더 포함할 수 있고, 열 싱크는 패키지 기판을 관통해 형성된 비아에 의해 전도성으로 결합되고, 제1 솔더 접속부 중 일부를 통해 인칩 열 싱크와 접촉한다.
일부 이러한 집적 회로 칩 패키지는 제2 솔더 접속부에 의해 제1 IC에 결합된 제2 IC 다이를 더 포함할 수 있고, 제2 IC 다이는 제2 솔더 접속부 중 일부에 의해 제1 IC에 결합된 인칩 열 싱크를 갖는다.
일부 이러한 집적 회로 칩 패키지에서, 제2 IC 다이의 인칩 열 싱크는 제2 IC 다이의 상부 표면까지 연장된다.
일부 이러한 집적 회로 칩 패키지에서, 제2 IC 다이의 인칩 열 싱크는 전기적으로 플로팅된다.
일부 이러한 집적 회로 칩 패키지는, 제2 IC 다이의 상부 표면 위에 마운팅된 커버; 제2 다이 및 커버의 상부 표면에서 인칩 열 싱크를 종단하는(terminate) 접촉 패드와 접촉하여 배치되는 열 계면 물질; 및 커버 상에 배치된 열 싱크를 더 포함할 수 있다.
또 다른 예에서, 집적 회로 칩 패키지가 제공될 수 있다. 이러한 집적 회로 칩 패키지는, 상단면 및 하단면을 갖는 패키지 기판; 제1 인칩 열 싱크를 갖는 제1 집적 회로 다이; 및 패키지 기판의 상단면 상에 배치되고 하나 이상의 솔더 접속부를 통해 제1 인칩 열 싱크에 결합되는 제2 인칩 열 싱크를 갖는 제2 집적 회로 다이를 포함할 수 있다.
일부 이러한 집적 회로 칩 패키지에서, 제2 집적 회로 다이는 제2 집적 회로 다이에 배치된 제1 회로 - 제1 회로는 제1 온도에서 동작하도록 구성됨 -; 제2 집적 회로 다이에 배치되고 제2 인칩 열 싱크에 의해 제1 회로로부터 분리된 제2 회로 - 제2 회로는 제1 온도보다 낮은 제2 온도에서 동작하도록 구성됨 - 를 더 포함할 수 있다.
일부 이러한 집적 회로 칩 패키지에서, 제1 인칩 열 싱크는 전기적으로 플로팅하고 제2 IC 다이의 상부 표면을 통해 밖으로 고전도성 열 전달 경로의 일부분을 규정한다.
일부 이러한 집적 회로 칩 패키지에서, 제2 인칩 열 싱크는 솔더 접속부에 의해 패키지 기판에 결합되어 제2 IC 다이의 하부 표면을 통해 밖으로 고전도성 열 전달 경로를 형성한다.
전술한 설명은 본 구현의 예시에 관한 것이지만, 다른 예시 및 추가 예시는 그 기본 범위를 벗어나지 않고 고안될 수 있으며, 그 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. 집적 회로 다이에 있어서,
    상부 표면 및 하부 표면을 갖는 다이 본체 - 하단 서피싱(bottom surfacing)은 상기 다이 본체 내의 회로와의 전기적 접속을 수립하기 위한 복수의 본드 패드를 가짐 -;
    상기 다이 본체에 배치되고 상기 본드 패드 중 적어도 하나에 전기적으로 결합된 제1 회로 - 상기 제1 회로는 제1 온도에서 동작하도록 구성됨 -;
    상기 다이 본체에 배치되고 상기 본드 패드 중 적어도 하나에 전기적으로 결합된 제2 회로 - 상기 제2 회로는 상기 제1 온도보다 낮은 제2 온도에서 동작하도록 구성됨 -; 및
    링 형상과, 상기 상부 표면과 상기 하부 표면 사이에서 연장되는 배향을 갖는 인칩 열 싱크(in-chip heat sink)
    를 포함하고, 상기 인칩 열 싱크는 상기 제1 회로를 상기 제2 회로로부터 분리하는 것인, 집적 회로 다이.
  2. 제1항에 있어서,
    상기 인칩 열 싱크는 상기 다이 본체의 금속 층에 형성된 비아 및 라인을 포함하는 것인, 집적 회로 다이.
  3. 제2항에 있어서,
    상기 인칩 열 싱크는 상기 제1 회로에 또한 있는 적어도 하나의 금속 층을 포함하는 것인, 집적 회로 다이.
  4. 제1항에 있어서,
    상기 인칩 열 싱크는 상기 제1 회로를 둘러싸는(circumscribe) 것인, 집적 회로 다이.
  5. 제1항에 있어서,
    상기 제1 회로에 결합된 상호접속 회로는 상기 인칩 열 싱크를 통과하는 것인, 집적 회로 다이.
  6. 제1항에 있어서,
    상기 제1 회로에 인접하여 상기 다이 본체에 배치되고, 상기 인칩 열 싱크에 의해 상기 제2 회로로부터 분리되는 제1 더미 금속 아일랜드(dummy metal island);
    제2 더미 금속 아일랜드; 및
    상기 제1 더미 금속 아일랜드를 상기 제2 더미 금속 아일랜드에 접속하는 비아
    를 더 포함하는, 집적 회로 다이.
  7. 제6항에 있어서,
    상기 제1 더미 금속 아일랜드는 상기 인칩 열 싱크와 직접 접촉하는 것인, 집적 회로 다이.
  8. 제1항에 있어서,
    상기 다이 본체의 상부 표면은 복수의 금속 충전 리세스(metal filled recesses)를 더 포함하는 것인, 집적 회로 다이.
  9. 제8항에 있어서,
    상기 금속 충전 리세스 중 적어도 하나는 상기 인칩 열 싱크 위에 또는 상기 인칩 열 싱크와 직접 접촉하는 것인, 집적 회로 다이.
  10. 제1항에 있어서,
    상기 본드 패드 중 적어도 하나는 상기 인칩 열 싱크와 직접 접촉하는 것인, 집적 회로 다이.
  11. 집적 회로 칩 패키지에서,
    상단면과 하단면을 갖는 패키지 기판; 및
    제1 솔더 접속부에 의해 상기 패키지 기판의 상단면에 결합된 제1 집적 회로(integrated circuit; IC) 다이
    를 포함하고, 상기 제1 IC 다이는,
    상부 표면 및 하부 표면을 갖는 다이 본체 - 하단 서피싱은 상기 다이 본체 내의 회로와의 전기적 접속을 수립하기 위한 복수의 본드 패드를 가짐 -;
    상기 다이 본체에 배치되고 상기 본드 패드 중 적어도 하나에 전기적으로 결합된 제1 회로 - 상기 제1 회로는 제1 온도에서 동작하도록 구성됨 -;
    상기 다이 본체에 배치되고 상기 본드 패드 중 적어도 하나에 전기적으로 결합된 제2 회로 - 상기 제2 회로는 상기 제1 온도보다 낮은 제2 온도에서 동작하도록 구성됨 -; 및
    링 형상과, 상기 상부 표면과 상기 하부 표면 사이에서 연장되는 배향을 갖는 인칩 열 싱크
    를 포함하고, 상기 인칩 열 싱크는 상기 제1 회로를 상기 제2 회로로부터 분리하는 것인, 집적 회로 칩 패키지.
  12. 제11항에 있어서,
    상기 패키지 기판의 하단면에 결합된 열 싱크
    를 더 포함하고, 상기 열 싱크는 상기 패키지 기판을 관통해 형성된 비아에 의해 전도성으로 결합되고, 상기 제1 솔더 접속부 중 일부를 통해 상기 인칩 열 싱크와 접촉하는 것인, 집적 회로 칩 패키지.
  13. 제11항에 있어서,
    제2 솔더 접속부에 의해 제1 IC에 결합된 제2 IC 다이
    를 더 포함하고, 상기 제2 IC 다이는 상기 제2 솔더 접속부 중 일부에 의해 상기 제1 IC에 결합된 인칩 열 싱크를 갖는 것인, 집적 회로 칩 패키지.
  14. 제13항에 있어서,
    상기 제2 IC 다이의 인칩 열 싱크는 상기 제2 IC 다이의 상부 표면까지 연장되는 것인, 집적 회로 칩 패키지.
  15. 제13항에 있어서,
    상기 제2 IC 다이의 상부 표면 위에 마운팅된 커버;
    상기 제2 IC 다이의 상부 표면 및 상기 커버에서 상기 인칩 열 싱크를 종단하는(terminate) 접촉 패드와 접촉하여 배치되는 열 계면 물질; 및
    상기 커버 상에 배치된 열 싱크
    를 더 포함하는, 집적 회로 칩 패키지.
KR1020217002674A 2018-06-29 2019-06-28 인칩 열 싱크를 구비한 집적 회로 다이 KR102683078B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/024,670 2018-06-29
US16/024,670 US10629512B2 (en) 2018-06-29 2018-06-29 Integrated circuit die with in-chip heat sink
PCT/US2019/039894 WO2020006459A1 (en) 2018-06-29 2019-06-28 Integrated circuit die with in-chip heat sink

Publications (2)

Publication Number Publication Date
KR20210024129A true KR20210024129A (ko) 2021-03-04
KR102683078B1 KR102683078B1 (ko) 2024-07-08

Family

ID=

Also Published As

Publication number Publication date
CN112352311A (zh) 2021-02-09
US10629512B2 (en) 2020-04-21
JP2021530103A (ja) 2021-11-04
WO2020006459A1 (en) 2020-01-02
US20200006186A1 (en) 2020-01-02
EP3815135A1 (en) 2021-05-05

Similar Documents

Publication Publication Date Title
US10629512B2 (en) Integrated circuit die with in-chip heat sink
US11188701B2 (en) Stacked chip layout
CN103782381B (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
US8674510B2 (en) Three-dimensional integrated circuit structure having improved power and thermal management
TWI816919B (zh) 具有散熱結構的堆疊式半導體封裝件
US11205637B2 (en) Semiconductor packages having improved thermal discharge and electromagnetic shielding characteristics
US11145566B2 (en) Stacked silicon package assembly having thermal management
CN105870092A (zh) 封装结构
KR20070020301A (ko) 하부 방열판
KR20180069636A (ko) 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지
KR102492530B1 (ko) 열 방출 소자, 이를 포함하는 반도체 패키지 및 반도체 소자
KR100807050B1 (ko) 반도체 소자 및 그 제조방법
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
US7327028B2 (en) Embedded heat spreader for folded stacked chip-scale package
KR20220014759A (ko) 본딩 신뢰성을 향상시킬 수 있는 반도체 패키지
KR102683078B1 (ko) 인칩 열 싱크를 구비한 집적 회로 다이
US7031163B2 (en) Mechanical cooling fin for interconnects
KR102682227B1 (ko) 반도체 패키지 및 이의 제조 방법
US20240120280A1 (en) Semiconductor package
KR20230162829A (ko) 반도체 패키지 및 이의 제조 방법
CN115249699A (zh) 半导体基板及封装结构
JP2016152290A (ja) 熱伝導基板及び電子部品実装方法

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)