KR20210021196A - 발광소자, 발광장치 및 그 제조 방법 - Google Patents

발광소자, 발광장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20210021196A
KR20210021196A KR1020190099743A KR20190099743A KR20210021196A KR 20210021196 A KR20210021196 A KR 20210021196A KR 1020190099743 A KR1020190099743 A KR 1020190099743A KR 20190099743 A KR20190099743 A KR 20190099743A KR 20210021196 A KR20210021196 A KR 20210021196A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
electrode
semiconductor layer
layer
Prior art date
Application number
KR1020190099743A
Other languages
English (en)
Inventor
김태호
유재진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190099743A priority Critical patent/KR20210021196A/ko
Priority to US16/986,009 priority patent/US20210050325A1/en
Publication of KR20210021196A publication Critical patent/KR20210021196A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H01L2224/95102—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium being a colloidal droplet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광소자, 발광장치 및 그 제조 방법이 제공된다. 그 중, 발광장치 제조방법은, 발광 영역이 정의된 기판 상에 서로 이격하는 제1 전극과 제2 전극을 형성하는 단계, 상기 발광 영역에 발광소자 및 액정 분자를 포함하는 용액을 투입하는 단계, 및 상기 발광소자를 상기 제1 전극과 상기 제2 전극이 전기적으로 연결되도록 정렬시키는 단계를 포함하되, 상기 발광소자는, 제1 반도체층, 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 개재된 활성층, 상기 활성층의 외면을 둘러싸도록 형성된 절연성 피막, 및 상기 절연성 피막의 외면에 형성된 유기 리간드막을 포함한다.

Description

발광소자, 발광장치 및 그 제조 방법{LIGHT-EMITTING ELEMENT, LIGHT-EMITTING DEVICE, AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 발광소자, 발광장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 나노 스케일 또는 마이크로 스케일을 갖는 초소형 발광소자, 이를 포함하는 발광장치 및 그 제조 방법에 관한 것이다.
LED 소자는 광 변환 효율이 높고 에너지 소비량이 매우 적으며, 수명이 반영구적이고 환경 친화적이다. 이에 따라, LED 소자는 신호등, 핸드폰, 자동차 전조등, 옥외 전광판, LCD BLU(back light unit), 및 실내외 조명 등 많은 분야에서 활용되고 있다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 LED 소자를 제조하고, 상기 LED 소자를 이용하여 발광 장치를 제조하는 기술이 개발되고 있다. 예를 들어, 각각의 발광 영역에 마이크로 스케일 또는 나노 스케일 정도로 작은 크기를 가지는 초소형의 LED 소자들을 배치하고, 이를 통해 광원을 구성하는 발광 장치가 개발되고 있다. 이러한 발광 장치는 표시 장치나 조명 장치와 같은 각종 전자 장치의 광원으로 이용될 수 있다.
LED 소자와 전극의 배치 방식은, 전극에 LED 소자를 직접 성장시키는 방식과 LED 소자를 별도로 독립성장 시킨 후, 상기 LED 소자를 전극에 배치하는 방식으로 분류할 수 있다. 후자의 방법의 경우, 일반적인 LED 소자라면 3차원의 LED 소자를 직립시켜 전극과 연결할 수 있지만, LED 소자가 나노 단위의 초소형일 경우, 상기 LED 소자를 전극에 직립시키기가 어렵다는 문제점이 있다.
본 발명이 해결하려는 과제는, 서로 다른 두 전극 사이에 정렬 및 연결을 용이하게 하는 마이크로 또는 나노 단위 크기의 초소형 LED 소자를 제공하고자 하는 것이다.
본 발명이 해결하려는 다른 과제는, 독립적으로 제조된 마이크로 또는 나노 단위 크기의 초소형 LED 소자를 서로 다른 두 전극 사이에 정렬 및 연결시킴으로써, 초소형 LED 소자의 비정상적 정렬 불량을 방지할 수 있는 정렬 방법 및 이를 이용한 발광장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 발광장치 제조방법은, 발광 영역이 정의된 기판 상에 서로 이격하는 제1 전극과 제2 전극을 형성하는 단계, 상기 발광 영역에 발광소자 및 액정 분자를 포함하는 용액을 투입하는 단계, 및 상기 발광소자를 상기 제1 전극과 상기 제2 전극이 전기적으로 연결되도록 정렬시키는 단계를 포함하되, 상기 발광소자는, 제1 반도체층, 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 개재된 활성층, 상기 활성층의 외면을 둘러싸도록 형성된 절연성 피막, 및 상기 절연성 피막의 외면에 형성된 유기 리간드막을 포함한다.
상기 발광장치 제조방법은, 상기 정렬시키는 단계 이후, 80˚C이상의 고온에서 열처리하는 단계를 더 포함할 수 있다.
상기 발광장치 제조방법은, 상기 열처리하는 단계 이후, 상기 액정을 제거하는 단계를 더 포함할 수 있다.
상기 액정을 제거하는 단계에서, THF, IPA, Di-water, NMP 및 Acetonitrile 중 적어도 하나를 포함하는 용매를 이용해 상기 액정을 제거할 수 있다.
상기 정렬시키는 단계에서, 상기 제1 전극과 상기 제2 전극에 직류 또는 교류 전압을 인가할 수 있다.
상기 제1 및 제2 전극은 상기 기판 상의 적어도 일 영역에서 제1 방향으로 연장하도록 나란히 배치될 수 있다.
상기 발광장치 제조방법은, 상기 용액을 투입하는 단계 전에, 상기 제1 전극, 상기 제2 전극 및 상기 발광 영역 상에 유기 절연막을 도포하는 단계를 더 포함할 수 있다.
상기 발광장치 제조방법은, 상기 유기 절연막을 도포하는 단계 이후, 포토 공정을 통해 상기 유기 절연막에 상기 제1 방향과 교차하는 제2 방향으로 연장하는 홈을 형성하는 단계를 더 포함할 수 있다.
상기 홈을 형성하는 단계는, 하프톤 마스크를 이용해 상기 포토 공정을 수행할 수 있다.
상기 정렬시키는 단계 이후, 상기 발광소자 내 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층의 적층 방향은 상기 제2 방향일 수 있다.
상기 홈은 상기 발광소자의 직경 또는 폭보다 큰 너비를 가질 수 있다.
상기 용액을 투입하는 단계는, 잉크젯 공정 또는 50pL 이하의 미세 드랍 공정을 통해 수행될 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 발광소자는, 제1 반도체층, 제2 반도체층, 상기 제1 반도체층과 상기 제2 반도체층 사이에 개재된 활성층, 상기 활성층의 외면을 둘러싸도록 형성된 절연성 피막, 및 상기 절연성 피막의 적어도 일부 영역에 형성된 유기 리간드막을 포함한다.
상기 유기 리간드막은 14족 원소에 결합된 한 개 이상의 C5 내지 C24의 지방족 탄화수소기, 또는 C5 내지 C20의 방향족 탄화수소기의 형태를 포함할 수 있다.
상기 발광소자는, 상기 제1 반도체층의 일단 측에 배치되는 제1 전극층, 상기 제2 반도체층의 일단 측에 배치되는 제2 전극층을 더 포함할 수 있다.
상기 절연성 피막은 일 끝에 히드록시기를 가질 수 있다.
상기 발광소자의 길이는 1㎛ 내지 7㎛ 이고, 종횡비는 1 내지 7일 수 있다.
상기 과제를 해결하기 위한 본 발명의 또 다른 실시예에 따른 발광장치는, 복수의 발광 영역이 정의된 기판, 상기 기판상에 배치되고, 상기 각 발광 영역의 적어도 일부 영역에서 나란히 연장하며 배치되는 제1 전극과 제2 전극, 및 일단은 상기 제1 전극 상에 위치되고, 타단은 상기 제2 전극 상에 위치하는 발광소자를 포함하되, 상기 발광소자는, 표면의 적어도 일부 영역에 형성된 유기 리간드막을 포함한다.
상기 발광장치는, 상기 기판과 상기 발광소자 사이에 배치되며, 홈을 포함하는 절연성 지지체를 더 포함하되, 상기 발광소자는 상기 홈에 배치될 수 있다.
상기 발광장치는, 상기 발광소자의 상기 일단과 상기 제1 전극을 전기적으로 연결하고, 상기 발광소자의 상기 타단과 상기 제2 전극을 전기적으로 연결하는 도전성 컨택층을 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 복수의 초소형 LED 소자들 중 서로 다른 두 전극 사이에 정렬 및 연결된 초소형 LED 소자의 개수를 증가시킬 수 있다.
또한, 발광장치 내 각 화소 단위의 휘도가 증가할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 발광소자의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 발광소자의 단면도이다.
도 3 및 도 4는 일 실시예에 따른 발광소자의 제조방법을 순차적으로 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 발광장치를 개략적으로 나타낸 블록도이다.
도 6은 본 발명의 일 실시예에 의한 화소를 나타내는 회로도이다.
도 7은 본 발명의 일 실시예에 따른 발광장치의 발광 영역을 나타내는 평면도이다.
도 8은 도 7에 도시된 일 발광 영역의 일부를 나타내는 사시도이다.
도 9는 도 7의 Ⅰ1-Ⅰ1’선을 따라 자른 개략적인 단면도이다.
도 10 내지 도 16은 본 발명의 일 실시예에 따른 발광장치의 제조방법을 순차적으로 나타낸 단면도이다.
도 17은 본 발명의 다른 실시예에 따른 발광소자의 사시도이다.
도 18은 도 17의 실시예에 따른 발광소자의 단면도이다.
도 19는 본 발명의 또 다른 실시예에 따른 발광소자의 사시도이다.
도 20은 도 19의 실시예에 따른 발광소자의 단면도이다.
도 21은 또 다른 실시예에 따른 발광장치의 사시도이다.
도 22는 도 21의 Ⅱ1-Ⅱ1’선을 따라 자른 개략적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1은 본 발명의 일 실시예에 따른 발광소자의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 발광소자의 단면도이다. 도 3 및 도 4는 일 실시예에 따른 발광소자의 제조방법을 순차적으로 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 의한 발광소자(nLED)는, 제1 반도체층(11) 및 제2 반도체층(13)과, 상기 제1 및 제2 반도체층(11, 13)의 사이에 개재된 활성층(12)을 포함한다. 일 예로, 발광소자(nLED)는 길이(L) 방향을 따라 제1 반도체층(11), 활성층(12) 및 제2 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.
일 실시예로, 발광소자(nLED)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광소자(nLED)의 연장 방향을 길이(L) 방향이라고 하면, 발광소자(nLED)는 상기 길이(L) 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
상기 길이(L) 방향은, 제1 반도체층(11), 활성층(12) 및 제2 반도체층(13)이 적층된 방향으로 해석될 수 있다. 또한, “막대 형상”이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이(L) 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광소자(nLED)의 길이(L)는 그 직경(D1)(또는, 횡단면의 폭)보다 클 수 있다. 도면상 발광소자(nLED)가 원 기둥 형상의 막대형 발광소자(nLED)인 것으로 도시하였으나, 이는 예시적인 것에 불과할 뿐, 본 발명에 의한 발광소자(nLED)의 종류 및/또는 형상 등이 이에 한정되지는 않는다.
일 실시예로, 발광소자(nLED)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기, 일 예로 각각 나노 스케일 또는 마이크로 스케일 범위의 직경(D1) 및/또는 길이(L)를 가질 수 있다. 다만, 본 발명에서 발광소자(nLED)의 크기가 이에 한정되지는 않는다. 예를 들어, 발광소자(nLED)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광소자(nLED)의 크기는 다양하게 변경될 수 있다.
발광소자(nLED)의 길이(L)는 최대 12㎛를 가질 수 있다. 일 실시예로, 발광소자(nLED)의 길이(L)는 약 1㎛ 내지 약 7㎛의 범위로 형성될 수 있다. 또한, 종횡비(직경(D1) 대비 길이(L)의 비)는 약 1 내지 약 7의 범위로 형성될 수 있다.
일 실시예로, 발광소자(nLED)의 일측 단부에는 제1 및 제2 반도체층(11, 13) 중 하나가 배치되고, 상기 발광소자(nLED)의 타측 단부에는 상기 제1 및 제2 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체 물질을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체 물질을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 상기 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, AlInGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광소자(nLED)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 발광소자(nLED)가 발광하게 된다. 이러한 원리를 이용하여 발광소자(nLED)의 발광을 제어함으로써, 상기 발광소자(nLED)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체 물질을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체 물질을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
일 실시예로, 발광소자(nLED)는 제1 반도체층(11), 활성층(12) 및 제2 반도체층(13)이 형성된 이후, 차례로 형성된 절연성 피막(20) 및 유기 리간드막(30)을 포함할 수 있다.
예를 들어, 발광소자(nLED)는 외주면(일 예로, 원 기둥의 외측면)에 형성된 절연성 피막(20)을 더 포함할 수 있다. 절연성 피막(20)은 적어도 활성층(12)의 외주면을 둘러싸도록 형성될 수 있으며, 이외에도 제1 및 제2 반도체층(11, 13)의 적어도 일부를 더 둘러쌀 수 있다. 다만, 절연성 피막(20)은 서로 다른 극성을 가지는 발광소자(nLED)의 양 단부는 노출될 수 있다. 예를 들어, 절연성 피막(20)은 길이(L) 방향 상에서 발광소자(nLED)의 양단에 위치한 제1 및 제2 반도체층(11, 13) 각각의 일단, 일 예로 원기둥의 두 밑면(상부면 및 하부면)은 커버하지 않고 노출할 수 있다.
도 3을 함께 참조하면, 일 실시예로, 절연성 피막(20)은 일끝에 히드록시기(-OH)를 가질 수 있다. 예를 들어, 절연성 피막(20)은 SiO2, Al2O3 및 TiO2 중 적어도 하나의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 다만, 절연성 피막(20)의 구성 물질이 특별히 한정되지는 않으며, 상기 절연성 피막(20)은 현재 공지된 다양한 절연 물질로 구성될 수 있다.
절연성 피막(20)이 형성되면, 활성층(12)이 도 7 등에서 후술되는 제1 및/또는 제2 전극(210, 220)과 단락되는 것을 방지할 수 있다. 또한, 절연성 피막(20)을 형성함에 의해 발광소자(nLED)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 다수의 발광소자(nLED)들이 밀접하여 배치되는 경우, 절연성 피막(20)은 발광소자(nLED)들 사이에서 발생할 수 있는 원치 않는 단락을 방지할 수 있다.
한편, 발광소자(nLED)는 절연성 피막(20)의 외주면 상에 형성된 유기 리간드막(30)을 더 포함할 수 있다. 도 4를 함께 참조하면, 절연성 피막(20)의 일끝에 형성된 히드록시기(-OH)에 표면 처리 공정을 통해, 유기 리간드막(30)을 형성시킬 수 있다.
표면 처리 공정은 절연성 피막(20)에 형성된 히드록시기(-OH)의 수소 원자(H)를 제거하고, 남은 산소 원자(O)와 지방족 또는 방향족 탄화수소가 연결된 14족 원소(예, C, Si) 사이에 결합을 형성하는 과정을 포함할 수 있다.
일 실시예로, 유기 리간드막(30)은 액정 분자와 유사구조를 가질 수 있다. 예를 들어, 상기 액정 분자는 [화학식 1] 또는 [화학식 2]로 표시되는 화합물을 적어도 하나 포함할 수 있다.
[화학식 1]
Figure pat00001
[화학식 2]
Figure pat00002
즉, 유기 리간드막(30)은 A(예, 탄소(C) 또는 규소(Si)등의 14족 원소)에 결합된 X(예, 한 개 이상의 C5 내지 C24의 지방족 탄화수소기 또는 C5 내지 C20의 방향족 탄화수소기)의 형태를 가질 수 있다.
이에 따라, 발광소자(nLED)의 유기 리간드막(30)은 액정 분자와 결합력이 증가될 수 있다. 즉, 액정 분자가 움직이는 경우, 유기 리간드막(30)이 포함된 발광소자(nLED)는 액정 분자와 결합력으로 인해, 함께 움직일 수 있다. 이에 대한 설명은 도 13 및 도 14 를 통해 후술된다.
다른 몇몇 실시예에서, 발광소자(nLED)는 제1 반도체층(11), 활성층(12) 및 제2 반도체층(13) 외에도 추가적인 구성 요소를 더 포함할 수 있다. 이에 대해서는 도 17 내지 도 20을 통해 후술된다.
전술한 발광소자(nLED)는, 다양한 발광장치의 발광원으로 이용될 수 있다. 일례로, 발광소자(nLED)는, 조명장치나 자발광 표시패널의 발광원으로 이용될 수 있다.
도 5는 본 발명의 일 실시예에 따른 발광장치를 개략적으로 나타낸 블록도이다.
도 5에서는 발광소자(nLED)를 이용한 발광장치(1)의 일례로서 발광표시장치를 도시하였으나, 본 발명에 의한 발광장치(1)가 발광표시장치에 한정되지는 않는다. 일례로, 본 발명에 의한 발광장치(1)는 조명장치 등과 같은 다른 형태의 발광장치(1)일 수도 있다.
도 5를 참조하면, 본 발명의 일 실시예에 의한 발광장치(1)는, 타이밍 제어부(110), 주사 구동부(120), 데이터 구동부(130) 및 발광표시패널(140)을 포함한다. 한편, 도 5에서는 발광표시패널(140)을, 타이밍 제어부(110), 주사 구동부(120) 및/또는 데이터 구동부(130)와 별개의 구성요소로 도시하였지만, 본 발명이 이에 한정되지는 않는다. 예컨대, 주사 구동부(120) 및 데이터 구동부(130) 중 적어도 하나는 발광표시패널(140)에 일체로 집적되거나, 발광표시패널(140) 상에 실장될 수도 있다.
타이밍 제어부(110)는 외부(일례로, 영상 데이터를 송신하는 시스템)로부터 발광표시패널(140)의 구동에 필요한 각종 제어신호 및 영상 데이터를 수신한다. 이러한 타이밍 제어부(110)는 수신한 영상 데이터를 재정렬하여 데이터 구동부(130)로 전송한다. 또한, 타이밍 제어부(110)는 주사 구동부(120) 및 데이터 구동부(130)의 구동에 필요한 주사 제어신호들 및 데이터 제어신호들을 생성하고, 생성된 주사 제어신호들 및 데이터 제어신호들을 각각 주사 구동부(120) 및 데이터 구동부(130)로 전송한다.
주사 구동부(120)는 타이밍 제어부(110)로부터 주사 제어신호를 공급받고, 이에 대응하여 주사신호를 생성한다. 주사 구동부(120)에서 생성된 주사신호는 주사선들(S[1] 내지 S[n])을 통해 화소들(142)로 공급된다.
데이터 구동부(130)는 타이밍 제어부(110)로부터 데이터 제어신호 및 영상 데이터를 공급받고, 이에 대응하여 데이터 신호를 생성한다. 데이터 구동부(130)에서 생성된 데이터 신호는 데이터선들(D[1] 내지 D[m])로 출력된다. 데이터선들(D[1] 내지 D[m])로 출력된 데이터 신호는 주사신호에 의해 선택된 수평 화소라인의 화소들(142)로 입력된다.
발광표시패널(140)은 주사선들(S[1] 내지 S[n]) 및 데이터선들(D[1] 내지 D[m])에 접속되는 다수의 화소들(142)을 구비한다. 본 발명의 실시예에서, 화소들(142) 각각은 도 1에 도시된 바와 같은 발광소자(nLED)를 하나 이상 포함할 수 있다. 일례로, 화소들(142) 각각은 하나 이상의 제1색 발광소자, 제2색 발광소자 및/또는 제3색 발광소자를 포함할 수 있다. 이러한 화소들(142)은 주사선들(S[1] 내지 S[n])로부터 주사신호가 공급될 때 데이터선들(D[1] 내지 D[m])로부터 입력되는 데이터 신호에 대응하여 선택적으로 발광한다. 일례로, 각 프레임 기간 동안 각각의 화소들(142)은 입력받은 데이터 신호에 상응하는 휘도로 발광한다. 블랙 휘도에 상응하는 데이터 신호를 공급받은 화소들(142)은 해당 프레임 기간 동안 비발광함으로써 블랙을 표시한다. 한편, 발광표시패널(140)이 능동형 표시패널인 경우, 발광표시패널(140)은 주사신호 및 데이터신호 외에도 제1 및 제2 화소전원을 더 공급받아 구동될 수 있다.
도 6은 본 발명의 일 실시예에 의한 화소를 나타내는 회로도이다. 설명의 편의상, 도 6은 에서는 제i(i는 자연수)번째 수평 화소라인 상의 제j(j는 자연수)번째 화소(이하, 제1 화소라 함)(142R), 제j+1번째 화소(이하, 제2 화소라 함)(142G) 및 제j+2번째 화소(이하, 제3 화소라 함)(142B)를 도시했다.
일 실시예로, 제1, 제2 및 제3 화소들(142R, 142G, 142B)은 서로 다른 색상의 빛, 일례로 각각 적색, 녹색 및 청색의 빛을 방출하며, 하나의 단위 화소를 구성하는 적색 화소(142R), 녹색 화소(142G) 및 청색 화소(142B)일 수 있다. 각각의 화소들(142R, 142G, 142B)은 각각의 색을 출사하는 발광 영역(예, 도 7의 EA)을 정의할 수 있다.
다만, 본 발명이 이에 한정되지는 않는다. 예컨대, 도 6에 도시된 제1 내지 제3 화소들(142R, 142G, 142B) 중 적어도 하나는 적색, 녹색 및 청색을 제외한 다른 색상의 빛, 일례로 백색의 빛을 방출하는 화소일 수도 있다. 이 경우, 발광표시장치는, 발광표시패널(도 2의 140)과 중첩되도록 배치되거나 혹은 발광표시패널(140)과 일체로 형성된 컬러필터층(미도시)을 포함할 수 있다.
일 실시예로, 제1 내지 제3 화소들(142R, 142G, 142B) 각각은 병렬 연결된 적어도 두 개 이상의 발광소자들(nLEDr, nLEDg, nLEDb)을 포함할 수 있다. 이 경우, 제1 내지 제3 화소들(142R, 142G, 142B) 각각의 휘도는 해당 화소(142R, 142G, 또는 142B) 내에 포함된 복수의 발광소자들(nLEDr, nLEDg, nLEDb)의 밝기 합에 대응될 수 있다. 이와 같이 제1 내지 제3 화소들(142R, 142G, 142B)이 복수의 발광소자들(nLEDr, nLEDg, nLEDb), 특히 많은 수의 발광소자들(nLEDr, nLEDg, nLEDb)을 포함하도록 하면, 일부의 발광소자들(nLEDr, nLEDg, nLEDb)에 불량이 발생하더라도 이러한 불량이 화소(예, 142R, 142G, 또는 142B) 자체의 결함으로 이어지는 것을 방지할 수 있다.
도 7은 본 발명의 일 실시예에 따른 발광장치의 발광 영역을 나타내는 평면도이다. 한편, 설명의 편의를 위하여 도 7에서는 발광소자들이 제1 방향(DR1, 수평 방향)으로 정렬된 것으로 도시하였으나, 발광소자들의 배열이 이에 한정되지는 않는다. 예컨대, 적어도 하나의 발광소자는 제1 및 제2 전극(210, 220)의 사이에 사선 방향으로 정렬되어 있을 수도 있다. 또한, 복수의 발광소자들(nLEDr, nLEDg, nLEDb)이 평행하게 정렬된 것으로 도시하였으나, 본 발명이 이에 한정되지 않음은 물론이다.
각 구성간 상대적 배치방향을 설명하기 위해 몇몇 도면에서 방향축을 도시하였다. 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)은 서로 교차하는 방향으로, 각각 x축 방향 y축 방향 및 z축 방향에 대응될 수 있다. 그 중 제3 방향(DR3)은 발광 장치(1)의 두께 방향에 대응될 수 있다. 다만, 실시예는 도면에 도시된 방향에 한정되지 않고, 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)은 상호 교차하는 상대적인 방향을 지칭하는 것으로 이해되어야 한다.
도 7을 참조하면, 발광장치(1)는 하나 이상의 발광 영역(EA)을 포함하며, 각 발광 영역(EA)에는 하나 이상의 발광소자(nLEDr, nLEDg, 및/또는 nLEDb)가 구비된다. 예시적인 실시예로, 발광장치(1)는 발광표시장치일 수 있다. 이 경우, 발광장치(1)는 화소들(142R, 142G, 142B) 각각에 상응하는 다수의 발광 영역들(EA)을 포함하는 발광표시패널을 구비할 수 있다.
화소들(142R, 142G, 142B) 각각은 하나 이상의 발광소자(nLEDr, nLEDg, 및/또는 nLEDb)가 구비된 발광 영역(EA)을 포함한다. 실시예에 따라, 각각의 발광 영역(EA)에 구비되는 발광소자(nLEDr, nLEDg, 및/또는 nLEDb)의 수는 다양하게 변경 실시될 수 있다. 예컨대, 도 5에 도시된 바와 같이 각각의 발광 영역(EA) 내에 다수의 발광소자들(nLEDr, nLEDg, 및/또는 nLEDb)이 구비될 수 있다.
보다 구체적으로, 각각의 발광 영역(EA)에는 서로 이격되도록 위치되는 제1 전극(210) 및 제2 전극(220)과, 제1 및 제2 전극(210, 220)의 사이에 전기적으로 연결되는 하나 이상의 발광소자(nLEDr, nLEDg, 및/또는 nLEDb)가 구비된다. 일례로, 발광소자들(nLEDr, nLEDg, nLEDb)의 일단은 제1 전극(210) 상에 위치되고, 타단은 제2 전극(220) 상에 위치될 수 있다. 실시예에 따라, 발광소자들(nLEDr, nLEDg, nLEDb)의 양단 상에는 이를 각각 제1 및 제2 전극(210, 220)에 전기적 및/또는 물리적으로 안정적으로 연결하기 위한 도전성 컨택층(240)이 더 포함될 수 있다.
제1 전극(210)은 제1 전극라인에 연결되고, 제2 전극(220)은 제2 전극라인에 연결되어 소정의 전원 또는 신호를 공급받는다. 예를 들어, 수동형 발광표시장치의 제1 전극(210)은 해당 주사선(S[i])에 연결되어 주사신호를 공급받고, 제2 전극(220)은 해당 데이터선(D[j], D[j+1], 또는 D[j+2])에 연결되어 데이터신호를 공급받을 수 있다.
한편, 발광장치(1)의 제조공정 중, 적어도 발광소자들(nLEDr, nLEDg, nLEDb)을 정렬하는 공정 중에는, 제1 및 제2 전극(210, 220)이 각각 도시되지 않은 제1 및 제2 쇼팅바에 전기적으로 연결될 수 있다. 제1 쇼팅바는 다수의 발광소자들(nLEDr, nLEDg, nLEDb)의 제1 전극에 공통으로 연결될 수 있고, 제2 쇼팅바는 다수의 발광소자들(nLEDr, nLEDg, nLEDb)의 제2 전극에 공통으로 연결될 수 있다. 다만, 발광장치(1)의 제조 이후, 다수의 발광소자들(nLEDr, nLEDg, nLEDb)을 독립적으로 구동하고자 하는 경우, 다수의 발광소자들(nLEDr, nLEDg, nLEDb)의 제1 및 제2 전극(210, 220)과 제1 및 제2 쇼팅바 사이의 연결을 끊을 수 있다. 일례로, 발광표시패널의 스크라이빙 라인 외부에 제1 및 제2 쇼팅바를 형성함으로써, 스크라이빙 공정과 동시에 제1 및 제2 전극(210, 220)과 제1 및 제2 쇼팅바가 분리되도록 할 수 있다.
도 8은 도 7에 도시된 일 발광 영역의 일부를 나타내는 사시도이다. 도 9는 도 7의 Ⅰ1-Ⅰ1’선을 따라 자른 개략적인 단면도이다. 도 8에서는 발광소자와 제1 및 제2 전극 사이의 위치관계를 명확히 도시하기 위하여 도전성 컨택층의 도시는 생략하고, 하나의 발광소자만 도시하였다. 그리고, 도 9에서는 발광소자와 제1 및 제2 전극 사이의 연결구조를 명확히 도시하기 위하여 도전성 컨택층을 도시하였다. 한편, 도 8 및 도 9는 발광장치(1)의 전체 발광 영역(EA) 중 일부 발광 영역(EAa)을 도시한 것으로서, 발광장치(1)의 기판 상에는 다수의 제1 및 제2 전극들과 다수의 발광소자들이 구비될 수 있음은 물론이다. 전체 발광 영역(EA) 중 일부 발광 영역(EAa)에 대한 설명은 나머지 발광 영역에 적용될 수 있다.
도 8 및 도 9를 참조하면, 본 발명의 실시예에 의한 발광장치(1)는 기판(200)과, 기판(200) 상에 형성된 제1 전극(210) 및 제2 전극(220)과, 제1 및 제2 전극(210, 220)의 사이에 연결된 하나 이상의 발광소자(nLED)를 포함한다. 특히, 본 발명의 실시예에 의한 발광장치(1)는 발광소자(nLED)의 하부, 특히 기판(200)과 발광소자(nLED)의 사이에 위치되어, 발광소자(nLED)의 이탈을 방지하는 절연성 지지체(230)를 더 포함한다.
기판(200)에는 복수의 발광 영역(EA)들이 정의될 수 있다. 기판(200)은 일례로 투명한 재질의 절연 기판일 수 있다. 예를 들어, 기판(200)은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리에틸렌 테레프탈레이드(PET, polyethylene terephthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, Polycarbonate), 셀룰로오스 트리 아세테이트(TAC) 및 셀룰로오스아세테이트 프로피오네이트(CAP, cellulose acetate propionate) 중 적어도 하나의 물질을 포함한 가요성 기판(flexible substrate)일 수 있다. 또한, 기판(200)은 유리(glass) 및 강화 유리 중 하나의 물질을 포함하는 경성 기판(rigid substrate)일 수도 있다. 한편, 기판(200)이 반드시 투명한 기판으로 한정되는 것은 아니다. 일례로, 기판(200)은 불투명 및/또는 반사성 기판일 수도 있다.
일 실시예로, 기판(200) 상에는 버퍼층(201)이 형성될 수 있다. 다만, 다른 실시예에서, 버퍼층(201)은 생략될 수도 있다.
제1 전극(210) 및 제2 전극(220)은 기판(200) 상의 적어도 일부 영역(예, 발광 영역(EA))에서 제2 방향(DR2)으로 연장하도록 나란히 배치된다. 여기서, 제1 전극(210) 및 제2 전극(220)은 서로 이격되도록 위치된다. 일 실시예로, 제1 및 제2 전극(210, 220)은 발광소자(nLED)의 길이(L)보다 짧은 거리(D2)만큼 이격될 수 있다. 예컨대, 제1 및 제2 전극(210, 220)은 발광소자(nLED)의 양단이 각각 제1 및 제2 전극(210, 220) 상에 안정적으로 위치되면서 제1 및 제2 전극(210, 220)의 사이에 연결될 수 있는 정도의 거리(D2)만큼 이격될 수 있다. 이러한 제1 및 제2 전극(210, 220)은 다양한 도전성 전극물질 중 적어도 하나로 형성될 수 있다.
일 실시예로, 제1 전극(210) 및 제2 전극(220)은 기판(200) 상의 동일한 평면 상에 배치되며, 동일한 높이(H1)를 가질 수 있다. 제1 및 제2 전극(210, 220)이 동일한 높이(H1)를 가지면, 발광소자(nLED)가 제1 및 제2 전극(210, 220) 상에 보다 안정적으로 위치될 수 있다.
발광소자(nLED)의 일단은 제1 전극(210) 상에 위치되고, 타단은 제2 전극(220) 상에 위치된다. 절연성 피막(20)이 발광소자(nLED)와 제1 및 제2 전극(210, 220)의 사이에 위치되면, 발광소자(nLED)와 제1 및 제2 전극(210, 220) 사이의 전기적 연결이 차단될 수 있다. 따라서, 실시예에 따라 절연성 피막(20)의 적어도 일부를 제거하거나, 도전성 컨택층(240)을 추가로 형성하는 등에 의해 발광소자(nLED)를 제1 및 제2 전극(210, 220)에 안정적으로 연결할 수 있다.
도전성 컨택층(240)은 발광소자(nLED)의 양단을 각각 제1 및 제2 전극(210, 220)에 전기적으로 연결한다. 예컨대, 도전성 컨택층(240)은 발광소자(nLED)의 일단과 제1 전극(210)의 노출된 일단의 상부, 및 발광소자(nLED)의 타단과 제2 전극(220)의 노출된 일단의 상부를 각각 덮도록 형성될 수 있다. 즉, 절연성 피막(20)이 커버하지 않는 발광소자(nLED)의 양측면이 도전성 컨택층(240)을 통해 제1 및 제2 전극(210, 220)에 전기적으로 연결될 수 있다.
이러한 도전성 컨택층(240)은 발광소자(nLED)를 제1 및 제2 전극(210, 220)에 전기적으로 연결할 뿐만 아니라, 발광소자(nLED)와 제1 및 제2 전극(210, 220)을 물리적으로 연결하는 본딩 기능도 제공할 수 있다.
일 실시예로, 도전성 컨택층(240)은, 발광소자(nLED)로부터 방출되는 빛이 투과할 수 있도록 ITO, IZO, ITZO 등과 같은 투명 도전성 물질로 구성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 도전성 컨택층(240)을 구성하는 물질은 변경될 수 있다.
발광소자(nLED)의 하부, 특히 기판(200)과 발광소자(nLED)의 사이에는 절연성 지지체(230)가 형성된다. 예컨대, 절연성 지지체(230)는 기판(200)과 발광소자(nLED) 사이의 수직 공간을 메우도록 형성될 수 있다. 이러한 절연성 지지체(230)는 발광소자(nLED)를 안정적으로 지지함으로써, 제1 및 제2 전극(210, 220)의 사이에 정렬된 발광소자(nLED)의 이탈을 방지한다. 즉, 절연성 지지체(230)를 형성함으로써, 발광소자(nLED)가 정렬된 위치로부터 이탈하는 것을 방지할 수 있다.
한편, 절연성 지지체(230)는, 제1 및 제2 전극(210, 220)의 연장 방향(예, 제2 방향(DR2))으로 배열되고, 상기 연장 방향과 교차하는 방향(예, 제1 방향(DR1))을 따라 연장되는 적어도 하나의 홈(GRV)을 포함할 수 있다. 그리고, 상기 적어도 하나의 홈(GRV) 상에는 적어도 하나의 발광소자들(nLED)이 배치될 수 있다. 본 실시예는, 하나의 홈(GRV)에 하나의 발광소자(nLED)가 배치된 것을 예시 하였다.
일 실시예로, 절연성 지지체(230)는 적어도 한 층의 유기 절연막을 포함할 수 있다. 또한, 절연성 지지체(230)는 적어도 한 층의 무기 절연막을 선택적으로 더 포함할 수 있다. 일 예로, 절연성 지지체(230)는, 적어도 홈(GRV)이 형성되는 상부 영역에서는 유기 절연막으로 구성될 수 있다.
홈(GRV)은 'U'자 형일 수 있다. 다만, 실시예들은 이에 제한되는 것은 아니다. 홈(GRV)은 'V'자 형이거나 다른 다양한 형상으로 구비될 수도 있다.
일 실시예로, 적어도 하나의 홈(GRV) 내부에 위치한 발광소자들(nLED)은, 해당 홈(GRV)의 형상에 대응하는 배열 형태를 가질 수 있다. 일 예로, 상기 발광소자들(nLED) 각각은 막대형 발광 다이오드일 수 있으며, 상기 막대형 발광 다이오드는 해당 홈(GRV)이 연장되는 제1 방향(DR1)을 따라 연장된 길이(L)를 가지도록 배열될 수 있다.
또한, 각각의 홈(GRV)은 그 상부에 위치하는 적어도 하나의 발광소자(nLED)를 안정적으로 수용할 수 있도록 형성될 수 있다. 일 예로, 각각의 홈(GRV)은 제2 방향(DR2)을 따라 발광소자들(nLED) 각각의 직경(D1) 또는 폭보다 큰 너비(W)를 가질 수 있다. 또한, 실시예에 따라, 각각의 홈(GRV)은, 제3 방향(DR3)을 따라 발광소자들(nLED) 각각의 두께(발광소자들(nLED)이 원기둥 형상을 가질 경우, 직경(D1))의 절반 이상에 해당하는 깊이를 가질 수 있으나, 홈(GRV)의 깊이가 이에 한정되지는 않는다.
상술한 실시예에 의한 발광 장치를 제조함에 있어, 기판(200) 상에 배치된 절연성 지지체(230)에 제1 방향(DR1)으로 연장하는 홈(GRV)을 형성한 이후, 상기 절연성 지지체(230) 상에 발광소자들(nLED)을 공급한다. 이 경우, 발광소자들(nLED)은 절연성 지지체(230) 표면의 홈(GRV)에 의해 보다 균일한 방향성을 가지도록 제1 및 제2 전극(210, 220)의 사이에 정렬하게 된다. 일 예로, 홈(GRV)이 형성되지 않은 경우와 비교할 때, 발광 영역(EA)에 공급된 발광소자들(nLED) 중 보다 많은 개수의 발광소자들(nLED)이 제1 및 제2 전극(210, 220)의 사이에 제1 방향(DR1)을 따라 수평 방향으로 배치될 수 있다.
다만, 다른 몇몇 실시예의 절연성 지지체(230)에서 홈(GRV)은 생략될 수도 있다.
도 10 내지 도 16은 본 발명의 일 실시예에 따른 발광장치의 제조방법을 순차적으로 나타낸 단면도이다. 본 명세서에서, 도면의 순서에 따라 각 단계가 차례로 수행되는 것으로 설명하지만, 발명의 사상을 변경하지 않는 한, 각 단계의 순서가 변경되거나, 일부 단계가 생략되거나 또는 각 단계 사이에 다른 단계가 더 포함될 수 있음은 자명하다.
도 10을 참조하면, 기판(200) 상의 발광 영역(EA)에 서로 이격되도록 제1 전극(210) 및 제2 전극(220)을 형성한다. 실시예에 따라, 제1 전극(210) 및 제2 전극(220)을 형성하기에 앞서 버퍼층(201)을 형성할 수 있다. 실시예에 따라, 제1 전극(210) 및 제2 전극(220)을 형성하는 단계는 기판(200) 상에 도전막을 형성한 후 이를 패터닝함으로써, 제1 전극(210) 및 제2 전극(220)을 형성하는 단계일 수 있다.
도 11을 참조하면, 제1 및 제2 전극(210, 220)과 발광소자(nLED)가 형성될 발광 영역(EA) 상에 절연막(230a)을 형성한다. 절연막(230a)은 한 층 이상의 유기 절연막 및/또는 무기 절연막일 수 있다. 일례로, 발광 영역(EA) 상에 유기 절연막(230a)을 도포할 수 있다.
유기 절연막(230a)은 슬릿 코팅, 스핀 코팅, 그라비아 인쇄 등의 방식으로 도포될 수 있다. 유기 절연막(230a)은 감광성 물질을 포함할 수 있다. 상기 감광성 물질은 포지티브(positive-type) 감광성 물질 또는 네가티브(negative-type) 감광성 물질일 수 있다. 본 실시예에서는 유기 절연막(230a)이 포지티브 감광성 물질을 포함하는 경우를 예시하지만, 이에 제한되는 것은 아니다.
도 12를 참조하면, 마스크(400)를 이용한 포토 공정을 통해 유기 절연막(230a)을 패터닝한다. 예를 들어, 포지티브 감광성 물질을 포함한 유기 절연막(230a)이 형성된 기판(200)의 전면(발광소자(nLED)가 형성된 면)을 UV 노광시켜 경화한 후, 제1 및 제2 전극(210, 220) 상부의 절연막(230a)은 제거되도록 절연막(230a)을 패터닝할 수 있다.
일 실시예로, 마스크(400)는 하프톤(half-tone) 일 수 있다. 하프톤 마스크(400)는 투광부(410), 반투광부(420) 및 비투광부를 포함한다. 홈(GRV)이 형성될 영역에 반투광부(420)를 대응시키고, 제1 및 제2 전극(210, 220)에 중첩하는 영역에 비투광부를 대응시키고, 이외의 영역에 투광부(410)를 대응시킨다. 이어, 노광 공정을 거친 유기 절연막(230a)이 현상 공정을 거치면, 도 8에 도시된 바와 같이 홈(GRV)을 포함하는 절연성 지지체(230)가 완성될 수 있다.
도 13을 참조하면, 제1 전극(210), 제2 전극(210, 220) 및 절연성 지지체(230)가 형성된 발광 영역(EA)에 적어도 하나의 발광소자(nLED)를 투입한다. 제1 및 제2 전극(210, 220) 상에 발광소자(nLED)를 투입하는 방식의 비제한적인 예로서, 잉크젯 프린팅 방식 또는 이에 상응하는 50pL 이하의 미세 드랍 공정이 이용될 수 있다. 일례로, 해당 발광 영역(EA)에 토출구(310)를 배치하고, 발광소자(nLED)가 포함된 용액(300)을 투하하여 발광소자(nLED)를 발광 영역(EA)에 투입할 수 있다.
일 실시예로, 용액(300)은 용매로서 복수의 액정 분자(301)를 포함할 수 있다. 상기 액정 분자(301)는 상술한 [화학식 1] 또는 [화학식 2]로 표시되는 화합물을 적어도 하나 포함할 수 있다.
다만, 발광 영역(EA)에 발광소자(nLED)를 투입하는 방식이 이에 한정되는 것은 아니며, 발광소자(nLED)를 투입하는 방식은 변경될 수 있다. 한편, 도 13에서는 도시의 편의를 위하여 일부 구성요소들의 크기나 비율이 실제와 다르게 도시되었을 수 있다. 예컨대, 용액(300) 속에 포함된 발광소자(nLED)의 길이는 제1 및 제2 전극(210, 220) 사이의 거리보다 길 수 있다.
일 실시예로, 제1 및 제2 전극(210, 220)에 직류 혹은 교류 전압을 인가된 상태에서, 발광소자(nLED)가 포함된 용액(300)을 발광 영역(EA)에 투하할 수 있다.
도 14를 참조하면, 발광소자(nLED)를, 제1 및 제2 전극(210, 220) 사이에 물리적 및/또는 전기적으로 연결되도록 정렬시킨다. 일례로, 제1 및 제2 전극(210, 220)의 적어도 일 영역 상에 발광소자(nLED)를 자가 정렬시킬 수 있다.
일 실시예로, 제1 및 제2 전극(210, 220)에 직류 혹은 교류 전압을 인가함에 의해 발광소자(nLED)의 자가 정렬을 유도할 수 있다. 보다 구체적으로, 제1 및 제2 전극(210, 220)에 전압을 인가하면, 제1 및 제2 전극(210, 220) 사이에 형성되는 전기장에 의해, 발광소자(nLED)에 쌍극성이 유도된다. 이에 따라, 발광소자(nLED)가 제1 및 제2 전극(210, 220) 사이에 자가 정렬하게 된다.
한편, 제1 및 제2 전극(210, 220)에 직류 혹은 교류 전압을 인가함에 의해 전계가 형성되는 경우, 복수의 액정 분자(301)는 대체로 제1 방향(DR1)으로 배향될 수 있다. 액정 분자(301)와 결합력을 갖는 발광소자(nLED)들은 전계가 형성되는 경우, 액정 분자(301)의 배향에 의해 발광소자(nLED)들은 자동적으로 정렬되도록 외력을 받을 수 있다.
이에 따라, 발광소자(nLED)들은 액정 배향에 의한 물리적 효과에 의해 정렬도를 높여 제1 및 제2 전극(210, 220)간 접촉률이 증가할 수 있다. 즉, 발광소자들과 제1 및 제2 전극(210, 220) 사이에 물리적 및/또는 전기적으로 연결될 확률이 증가할 수 있다. 발광소자(nLED)들의 정렬도가 높아짐으로써, 화소 단위에서의 휘도가 증가될 수 있다.
도 15를 참조하면, 제1 및 제2 전극(210, 220) 상에 발광소자들을 정렬시킨 후, 열처리한다. 일 실시예로, 80˚C이상의 고온에서 열처리가 이루어질 수 있다. 열처리를 통해, 제1 및 제2 전극(210, 220)과 발광소자(nLED)간의 결합력이 증가될 수 있다.
도 16을 참조하면, 열처리 후, 액정 분자(301)를 제거한다. 일 실시예로, 별도의 세정 공정을 통해 액정 분자(301)가 제거가 이루어질 수 있다. 상기 세정 공정은 예를 들어, THF, IPA, Di-water, NMP 및 Acetonitrile 중 적어도 하나를 포함하는, 단독 용매 또는 혼합 용매를 이용해, 액정 분자(301)를 제거할 수 있다.
다만, 다른 실시예에서, 액정 분자(301) 제거 방법으로 상술한 용매를 이용한 방법 외에, 진공 건조(vacuum dry) 방식을 통해서 이루어질 수도 있다.
발광소자(nLED)를 제1 및 제2 전극(210, 220) 상에 정렬시키는 공정 이후(액정 분자(301)를 제거하는 단계 이후)에는 발광소자(nLED)를 제1 및 제2 전극(210, 220)에 물리적 및/또는 전기적으로 연결하기 위한 도전성 컨택층(240)의 형성 공정이 진행될 수 있다. 이때, 컨택 재료의 박리 발생을 방지하기 위해서는 도전성 컨택층(240)을 형성하기에 앞서 세정 공정을 먼저 진행할 수 있다. 이러한 세정 공정을 통해 발광소자(nLED)와 제1 및 제2 전극(210, 220) 사이의 오믹 컨택(Ohmic Contact)을 형성할 수 있다.
하지만, 절연성 지지체(230)가 존재하지 않는 경우, 기판(200)과 발광소자(nLED)의 사이에는 빈 공간이 존재하게 된다. 이 상태에서 세정 공정을 진행하게 되면, 발광소자(nLED)의 이탈이 발생하기 쉽다. 따라서, 기판(200) 상에 다수의 발광소자들(nLED)이 정렬되어 있더라도 이들 중 많은 수의 발광소자들(nLED)이 정렬해둔 위치에서 이탈할 수 있다. 또한, 절연성 지지체(230)가 존재하지 않는 경우, 세정 공정 외에도 다른 후속 공정 중에 발광소자들(nLED)의 이탈이 발생할 수 있다. 따라서, 본 발명에서는 세정 공정에 앞서, 발광소자(nLED)의 이탈을 방지할 수 있는 절연성 지지체(230)를 미리 형성한다.
다음으로, 다른 실시예에 따른 발광소자 및 발광장치에 대해 설명하기로 한다. 이하, 도 1 내지 도 16과 도면상의 동일한 구성 요소에 대해서는 설명을 생략하고, 동일하거나 유사한 참조 부호를 사용하였다.
도 17은 본 발명의 다른 실시예에 따른 발광소자의 사시도이다. 도 18은 도 17의 실시예에 따른 발광소자의 단면도이다. 도 19는 본 발명의 또 다른 실시예에 따른 발광소자의 사시도이다. 도 20은 도 19의 실시예에 따른 발광소자의 단면도이다.
도 17 내지 도 20을 참조하면, 도 1 및 도 2의 실시예에 따른 발광소자(nLED) 대비, 발광소자(nLED_1)는 도 17 및 도 18에 도시된 바와 같이 제2 반도체층(13)의 일단 측에 배치되는 적어도 하나의 전극층(14)을 더 포함할 수 있다. 또한, 발광소자(nLED_2)는 도 19 및 도 20에 도시된 바와 같이 제1 반도체층(11)의 일단 측에 배치되는 적어도 하나의 다른 전극층(15)을 더 포함할 수도 있다.
상기 전극층들(14, 15) 각각은 오믹(Ohmic) 컨택 전극일 수 있으나, 이에 한정되지는 않는다. 또한, 상기 전극층들(14, 15) 각각은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, Cr, Ti, Al, Au, Ni, ITO, IZO, ITZO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있다. 또한, 실시예에 따라, 상기 전극층들(14, 15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광소자(nLED_2)에서 생성되는 빛이 전극층들(14, 15)을 투과하여 발광소자(nLED_2)의 외부로 방출될 수 있다.
실시예에 따라, 절연성 피막(20)은 상기 전극층들(14, 15)의 외주면을 적어도 부분적으로 감싸거나, 또는 감싸지 않을 수 있다. 즉, 절연성 피막(20)은 상기 전극층들(14, 15)의 표면에 선택적으로 형성될 수 있다. 또한, 절연성 피막(20)은 서로 다른 극성을 가지는 발광소자(nLED_2)의 양단을 노출하도록 형성되며, 일 예로 전극층들(14, 15)의 적어도 일 영역을 노출할 수 있다. 또는, 또 다른 실시예에서는, 절연성 피막(20)이 제공되지 않을 수도 있다.
도 21은 또 다른 실시예에 따른 발광장치의 사시도이다. 도 22는 도 21의 Ⅱ1-Ⅱ1'선을 따라 자른 개략적인 단면도이다.
도 21 및 도 22를 참조하면, 본 실시예에 따른 발광장치(2)는 도 8 및 도 9의 실시예에 따른 발광장치(1) 대비, 제1 전극(210_1) 및 제2 전극(220_1)이 평면상 다른 형상을 갖는 점에서 그 차이가 있다.
제1 전극(210_1)은 복수 개로 형성될 수 있으며, 복수 개의 제1 전극(210_1)은 소정의 간격을 사이에 두고 서로 이격되도록 배치될 수 있다.
제2 전극(220_1)은 제1 전극(210_1)을 중심으로 원주 방향을 따라 연장된 원형 형상일 수 있다. 이때, 제1 전극(210_1)과 제2 전극(220_1)은 소정의 간격 두고 서로 이격되도록 배치될 수 있다.
제1 및 제2 전극(210_1, 220_1)의 전위차에 의해 방사 방향 즉, 제1 전극(210_1)을 중심으로 하는 방사 방향의 전계가 형성될 수 있으며, 전계의 유도에 의해 액정 분자와 결합력을 갖는 발광소자(nLED)가 배열될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1, 2: 발광장치
11: 제1 반도체층
12: 활성층
13: 제2 반도체층
20: 절연성 피막
30: 유기 리간드막
200: 기판
201: 버퍼층
210: 제1 전극
220: 제2 전극
230: 절연성 지지체
nLED: 발광소자

Claims (20)

  1. 발광 영역이 정의된 기판 상에 서로 이격하는 제1 전극과 제2 전극을 형성하는 단계;
    상기 발광 영역에 발광소자 및 액정 분자를 포함하는 용액을 투입하는 단계; 및
    상기 발광소자를 상기 제1 전극과 상기 제2 전극이 전기적으로 연결되도록 정렬시키는 단계를 포함하되,
    상기 발광소자는,
    제1 반도체층;
    제2 반도체층;
    상기 제1 반도체층과 상기 제2 반도체층 사이에 개재된 활성층;
    상기 활성층의 외면을 둘러싸도록 형성된 절연성 피막; 및
    상기 절연성 피막의 외면에 형성된 유기 리간드막을 포함하는 발광장치 제조방법.
  2. 제1 항에 있어서,
    상기 정렬시키는 단계 이후, 80˚C이상의 고온에서 열처리하는 단계를 더 포함하는 발광장치 제조방법.
  3. 제2 항에 있어서,
    상기 열처리하는 단계 이후, 상기 액정을 제거하는 단계를 더 포함하는 발광장치 제조방법.
  4. 제3 항에 있어서,
    상기 액정을 제거하는 단계에서, THF, IPA, Di-water, NMP 및 Acetonitrile 중 적어도 하나를 포함하는 용매를 이용해 상기 액정을 제거하는 발광장치 제조방법.
  5. 제1 항에 있어서,
    상기 정렬시키는 단계에서, 상기 제1 전극과 상기 제2 전극에 직류 또는 교류 전압을 인가하는 발광장치 제조방법.
  6. 제1 항에 있어서,
    상기 제1 및 제2 전극은 상기 기판 상의 적어도 일 영역에서 제1 방향으로 연장하도록 나란히 배치되는 발광장치 제조방법.
  7. 제6 항에 있어서,
    상기 용액을 투입하는 단계 전에, 상기 제1 전극, 상기 제2 전극 및 상기 발광 영역 상에 유기 절연막을 도포하는 단계를 더 포함하는 발광장치 제조방법.
  8. 제7 항에 있어서,
    상기 유기 절연막을 도포하는 단계 이후, 포토 공정을 통해 상기 유기 절연막에 상기 제1 방향과 교차하는 제2 방향으로 연장하는 홈을 형성하는 단계를 더 포함하는 발광장치 제조방법.
  9. 제8 항에 있어서,
    상기 홈을 형성하는 단계는, 하프톤 마스크를 이용해 상기 포토 공정을 수행하는 발광장치 제조방법.
  10. 제9 항에 있어서,
    상기 정렬시키는 단계 이후, 상기 발광소자 내 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층의 적층 방향은 상기 제2 방향인 발광장치 제조방법.
  11. 제10 항에 있어서,
    상기 홈은 상기 발광소자의 직경 또는 폭보다 큰 너비를 가지는 발광장치 제조방법.
  12. 제1 항에 있어서,
    상기 용액을 투입하는 단계는, 잉크젯 공정 또는 50pL 이하의 미세 드랍 공정을 통해 수행되는 발광장치 제조방법.
  13. 제1 반도체층;
    제2 반도체층;
    상기 제1 반도체층과 상기 제2 반도체층 사이에 개재된 활성층;
    상기 활성층의 외면을 둘러싸도록 형성된 절연성 피막; 및
    상기 절연성 피막의 적어도 일부 영역에 형성된 유기 리간드막을 포함하는 발광소자.
  14. 제13 항에 있어서,
    상기 유기 리간드막은 14족 원소에 결합된 한 개 이상의 C5 내지 C24의 지방족 탄화수소기, 또는 C5 내지 C20의 방향족 탄화수소기의 형태를 포함하는 발광소자.
  15. 제13 항에 있어서,
    상기 발광소자는, 상기 제1 반도체층의 일단 측에 배치되는 제1 전극층, 상기 제2 반도체층의 일단 측에 배치되는 제2 전극층을 더 포함하는 발광소자.
  16. 제13 항에 있어서,
    상기 절연성 피막은 일 끝에 히드록시기를 갖는 발광소자.
  17. 제13 항에 있어서,
    상기 발광소자의 길이는 1㎛ 내지 7㎛이고, 종횡비는 1 내지 7인 발광소자.
  18. 복수의 발광 영역이 정의된 기판;
    상기 기판 상에 배치되고, 상기 각 발광 영역의 적어도 일부 영역에서 나란히 연장하며 배치되는 제1 전극과 제2 전극; 및
    일단은 상기 제1 전극 상에 위치되고, 타단은 상기 제2 전극 상에 위치하는 발광소자를 포함하되,
    상기 발광소자는, 표면의 적어도 일부 영역에 형성된 유기 리간드막을 포함하는 발광장치.
  19. 제18 항에 있어서,
    상기 기판과 상기 발광소자 사이에 배치되며, 홈을 포함하는 절연성 지지체를 더 포함하되,
    상기 발광소자는 상기 홈에 배치되는 발광장치.
  20. 제18 항에 있어서,
    상기 발광소자의 상기 일단과 상기 제1 전극을 전기적으로 연결하고, 상기 발광소자의 상기 타단과 상기 제2 전극을 전기적으로 연결하는 도전성 컨택층을 더 포함하는 발광장치.
KR1020190099743A 2019-08-14 2019-08-14 발광소자, 발광장치 및 그 제조 방법 KR20210021196A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190099743A KR20210021196A (ko) 2019-08-14 2019-08-14 발광소자, 발광장치 및 그 제조 방법
US16/986,009 US20210050325A1 (en) 2019-08-14 2020-08-05 Light emitting element, light emitting device, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190099743A KR20210021196A (ko) 2019-08-14 2019-08-14 발광소자, 발광장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210021196A true KR20210021196A (ko) 2021-02-25

Family

ID=74567538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190099743A KR20210021196A (ko) 2019-08-14 2019-08-14 발광소자, 발광장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20210050325A1 (ko)
KR (1) KR20210021196A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113363277A (zh) * 2021-05-31 2021-09-07 深圳市华星光电半导体显示技术有限公司 发光器件、显示面板及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201329205A (zh) * 2011-11-30 2013-07-16 Univ Washington Ct Commerciali 表面鈍化之矽量子點螢光體
KR102013315B1 (ko) * 2012-07-10 2019-08-23 삼성디스플레이 주식회사 유기 발광 디스플레이 장치의 제조 방법 및 이에 따라 제조된 유기 발광 디스플레이 장치
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
US10407613B2 (en) * 2017-01-27 2019-09-10 Osram Opto Semiconductors Gmbh Composition of, and method for forming, a semiconductor structure with polymer and insulator coatings
US20210086170A1 (en) * 2017-05-03 2021-03-25 Sabic Global Technologies B.V. Indium gallium nitride nanostructure systems and uses thereof

Also Published As

Publication number Publication date
US20210050325A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
US11005009B2 (en) Light emitting device and fabricating method thereof
CN107644886B (zh) 发光装置及其制造方法
CN107623013B (zh) 发光器件及其制造方法
CN108206228B (zh) 发光设备以及发光设备的制造方法
US10205051B2 (en) Bar like light emitting device and manufacturing method of the same
KR102053217B1 (ko) 초소형 led 전극 어셈블리 및 이의 제조 방법
CN112470294A (zh) 发光装置、其制造方法以及设置有其的显示装置
CN110690240A (zh) 发光设备及制造其的方法
US20210050325A1 (en) Light emitting element, light emitting device, and manufacturing method thereof
EP3985734A1 (en) Display device and method for manufacturing same
US20230290790A1 (en) Display device and manufacturing method for display device
US20230253413A1 (en) Display device and method of fabricating the same
CN114388661A (zh) 显示装置的制造设备
US20220093818A1 (en) Ink, manufacturing method of display device using the same, and display device
US20230282776A1 (en) Display device and manufacturing for the same
KR20240088085A (ko) 정렬 및 구동 전극 스위칭 기능을 구비한 초박형 소자 디스플레이의 화소 구조 및 구동 방법
CN116686090A (zh) 显示装置的制造方法及显示装置
KR20230146706A (ko) 표시 장치 및 그 제조 방법
CN115224068A (zh) 显示装置及制造显示装置的方法
CN116745911A (zh) 像素和包括该像素的显示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right