KR20210013215A

KR20210013215A - 디스플레이 패널 및 디스플레이 디바이스

Info

Publication number: KR20210013215A
Application number: KR1020207037456A
Authority: KR
Inventors: 웨 룽; 차오 쩡; 야오 황; 멍 리; 웨이윈 황; 리빈 류
Original assignee: 보에 테크놀로지 그룹 컴퍼니 리미티드; 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date: 2019-07-01
Filing date: 2019-07-01
Publication date: 2021-02-03
Also published as: WO2021000233A1; AU2019452478A1; MX2021001417A; US11308887B2; RU2758462C1; CN112513963A; US20210005144A1; BR112021001979A2; US20220122546A1; KR102570275B1; AU2019452478B2

Abstract

디스플레이 패널 및 디스플레이 디바이스가 개시되고, 디스플레이 패널은 복수의 디스플레이 영역, 복수의 디스플레이 영역을 둘러싸는 주변 영역, 주변 영역에 제공되는 복수의 발광 제어 스캔 구동 회로, 제1 시작 신호 라인, 및 제2 시작 신호 라인을 포함한다. 제1 시작 신호 라인은 제2 시작 신호 라인과 상이하고, 복수의 디스플레이 영역은 나란히 있지만 서로 중첩되지 않는 제1 디스플레이 영역 및 제2 디스플레이 영역을 포함하고, 제1 디스플레이 영역은 어레이로 배열된 제1 픽셀 유닛들의 행들을 포함하고, 제2 디스플레이 영역은 어레이로 배열된 제2 픽셀 유닛들의 행들을 포함하고, 복수의 발광 제어 스캔 구동 회로는 광을 방출하도록 제1 픽셀 유닛들의 행들을 제어하기 위한 제1 발광 제어 스캔 구동 회로, 및 광을 방출하도록 제2 픽셀 유닛들의 행들을 제어하기 위한 제2 발광 제어 스캔 구동 회로를 포함하고, 제1 시작 신호 라인은 제1 발광 제어 스캔 구동 회로에 전기적으로 접속되고, 제1 시작 신호를 제1 발광 제어 스캔 구동 회로에 제공하도록 구성되고, 제2 시작 신호 라인은 제2 발광 제어 스캔 구동 회로에 전기적으로 접속되고, 제2 시작 신호를 제2 발광 제어 스캔 구동 회로에 제공하도록 구성된다.

Description

디스플레이 패널 및 디스플레이 디바이스

본 개시내용의 실시예들은 디스플레이 패널, 디스플레이 디바이스 및 구동 방법에 관련한 것이다.

굽힘성(bendability)은 AMOLED(액티브-매트릭스 유기 발광 다이오드) 플렉시블 스크린의 주요 이점들 중 하나이고, 폴더블 스크린은 AMOLED 플렉시블 스크린의 예이다. 폴더블 스크린은 보통 전체 스크린을 2개의 부분으로 분할하고, 하나의 부분은 주 스크린이고 다른 부분은 보조 스크린이다. 예를 들어, 폴더블 스크린이 평면 상태에 있는 경우, 주 스크린과 보조 스크린은 동시에 광을 방출하지만, 접혀진 상태에서, 주 스크린은 광을 방출하고 보조 스크린은 광을 방출하지 않거나, 보조 스크린은 광을 방출하고 주 스크린은 광을 방출하지 않는다.

적어도 본 개시내용의 실시예는 복수의 디스플레이 영역, 복수의 디스플레이 영역을 둘러싸는 주변 영역, 주변 영역에 제공되는 복수의 발광 제어 스캔 구동 회로, 제1 시작 신호 라인, 및 제2 시작 신호 라인을 포함하는 디스플레이 패널을 제공한다. 제1 시작 신호 라인은 제2 시작 신호 라인과 상이하고, 복수의 디스플레이 영역은 나란히 있지만 서로 중첩되지 않는 제1 디스플레이 영역 및 제2 디스플레이 영역을 포함하고, 제1 디스플레이 영역은 어레이로 배열된 제1 픽셀 유닛들의 행들을 포함하고, 제2 디스플레이 영역은 어레이로 배열된 제2 픽셀 유닛들의 행들을 포함하고, 복수의 발광 제어 스캔 구동 회로는 광을 방출하도록 제1 픽셀 유닛들의 행들을 제어하기 위한 제1 발광 제어 스캔 구동 회로, 및 광을 방출하도록 제2 픽셀 유닛들의 행들을 제어하기 위한 제2 발광 제어 스캔 구동 회로를 포함하고, 제1 시작 신호 라인은 제1 발광 제어 스캔 구동 회로에 전기적으로 접속되고, 제1 시작 신호를 제1 발광 제어 스캔 구동 회로에 제공하도록 구성되고, 제2 시작 신호 라인은 제2 발광 제어 스캔 구동 회로에 전기적으로 접속되고, 제2 시작 신호를 제2 발광 제어 스캔 구동 회로에 제공하도록 구성된다.

예를 들어, 본 개시내용의 실시예에 의해 제공된 디스플레이 패널에서, 제1 디스플레이 영역 내의 제1 픽셀 유닛들의 행들은 연속적으로 배열되고, 제2 디스플레이 영역 내의 제2 픽셀 유닛들의 행들은 연속적으로 배열된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 제1 시작 신호 라인 및 제2 시작 신호 라인은 복수의 발광 제어 스캔 구동 회로의, 복수의 디스플레이 영역에 가까운 측에 제공되고, 제1 시작 신호 라인의 연장 방향과 제2 시작 신호 라인의 연장 방향은 동일하다.

예를 들어, 본 개시내용의 실시예에 의해 제공된 디스플레이 패널에서, 제1 발광 제어 스캔 구동 회로는 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛을 포함하고, 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛의 각각의 스테이지는 제1 출력 전극을 포함하고, 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛의 복수의 제1 출력 전극은 제1 발광 제어 펄스 신호들을 순차적으로 출력하도록 구성되고; 제2 발광 제어 스캔 구동 회로는 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛을 포함하고, 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛의 각각의 스테이지는 제2 출력 전극을 포함하고, 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛의 복수의 제2 출력 전극은 제2 발광 제어 펄스 신호들을 순차적으로 출력하도록 구성되고; 제1 시작 신호 라인은 복수의 제1 출력 전극 각각과 적어도 부분적으로 중첩되고, 복수의 제2 출력 전극 각각과 적어도 부분적으로 중첩되고; 제2 시작 신호 라인은 복수의 제1 출력 전극 각각과 적어도 부분적으로 중첩되고, 복수의 제2 출력 전극 각각과 적어도 부분적으로 중첩된다.

예를 들어, 본 개시내용의 실시예에 의해 제공된 디스플레이 패널에서, 제1 시작 신호 라인의 연장 방향을 따른 제1 시작 신호 라인의 길이는 제1 길이이고, 제2 시작 신호 라인의 연장 방향을 따른 제2 시작 신호 라인의 길이는 제2 길이이고, 제1 길이와 제2 길이 사이의 차이는 미리 결정된 오차 값보다 작다.

예를 들어, 본 개시내용의 실시예에 의해 제공된 디스플레이 패널에서, 제1 시작 신호 라인 및 제2 시작 신호 라인은 둘 다 제2 디스플레이 영역 내의 제2 픽셀 유닛들의 마지막 행에 가까운 단부로부터 제1 디스플레이 영역 내의 제1 픽셀 유닛들의 제1 행에 가까운 단부로 연장된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 제1 발광 제어 스캔 구동 회로의 스캐닝 방향은 제2 발광 제어 스캔 구동 회로의 스캐닝 방향과 동일하고, 제1 시작 신호 라인의 연장 방향 및 제2 시작 신호 라인의 연장 방향은 양자 모두 제1 발광 제어 스캔 구동 회로의 스캐닝 방향 및 제2 발광 제어 스캔 구동 회로의 스캐닝 방향과 평행하다.

예를 들어, 본 개시내용의 실시예에 의해 제공된 디스플레이 패널에서, 제1 시작 신호 라인의 연장 방향은 제1 출력 전극의 연장 방향과 교차되고, 제2 출력 전극의 연장 방향과 교차되고; 제2 시작 신호 라인의 연장 방향은 제1 출력 전극의 연장 방향과 교차되고, 제2 출력 전극의 연장 방향과 교차된다.

예를 들어, 본 개시내용의 실시예에 의해 제공된 디스플레이 패널에서, 제1 시작 신호 라인의 연장 방향은 제1 출력 전극의 연장 방향에 수직이고, 제2 출력 전극의 연장 방향에 수직이고; 제2 시작 신호 라인의 연장 방향은 제1 출력 전극의 연장 방향에 수직이고, 제2 출력 전극의 연장 방향에 수직이다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛 중 제1 스테이지 제1 발광 제어 시프트 레지스터 유닛은 제1 시작 신호 라인에 전기적으로 접속되고; 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛 중 제1 스테이지 제2 발광 제어 시프트 레지스터 유닛은 제2 시작 신호 라인에 전기적으로 접속된다.

예를 들어, 본 개시내용의 실시예에 의해 제공된 디스플레이 패널에서, 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛의 각각의 스테이지는 제1 입력 전극을 더 포함하고, 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛의 복수의 제1 출력 전극은 제1 발광 제어 펄스 신호들을 순차적으로 제공하기 위해, 각각 제1 픽셀 유닛들의 행들에 전기적으로 접속되고; 제1 스테이지 제1 발광 제어 시프트 레지스터 유닛의 제1 입력 전극은 제1 시작 신호 라인에 전기적으로 접속되고, 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛에서, 제1 스테이지 제1 발광 제어 시프트 레지스터 유닛을 제외하고, 다른 스테이지들의 제1 발광 제어 시프트 레지스터 유닛들 중 임의의 하나의 제1 입력 전극은 다른 스테이지들의 제1 발광 제어 시프트 레지스터 유닛들 중 임의의 하나 이전의 선행 스테이지의 제1 발광 제어 시프트 레지스터 유닛의 제1 출력 전극에 전기적으로 접속되고; 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛의 각각의 스테이지는 제2 입력 전극을 더 포함하고, 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛의 복수의 제2 출력 전극은 제2 발광 제어 펄스 신호들을 순차적으로 제공하기 위해 각각 제2 픽셀 유닛들의 행들에 전기적으로 접속되고; 제1 스테이지 제2 발광 제어 시프트 레지스터 유닛의 제2 입력 전극은 제2 시작 신호 라인에 전기적으로 접속되고, 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛에서, 제1 스테이지 제2 발광 제어 시프트 레지스터 유닛을 제외하고, 다른 스테이지들의 제2 발광 제어 시프트 레지스터 유닛들 중 임의의 하나의 제2 입력 전극은 다른 스테이지들의 제2 발광 제어 시프트 레지스터 유닛들 중 임의의 하나 이전의 선행 스테이지의 제2 발광 제어 시프트 레지스터 유닛의 제2 출력 전극에 전기적으로 접속된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널에서, 제1 픽셀 유닛은 제1 픽셀 회로를 포함하고, 제1 픽셀 회로는 제1 발광 제어 서브 회로를 포함하고, 제1 발광 제어 서브 회로는 제1 발광 제어 펄스 신호를 수신하고 제1 발광 제어 펄스 신호에 응답하여 광을 방출하도록 제1 픽셀 유닛을 제어하도록 구성되고; 제2 픽셀 유닛은 제2 픽셀 회로를 포함하고, 제2 픽셀 회로는 제2 발광 제어 서브 회로를 포함하고, 제2 발광 제어 서브 회로는 제2 발광 제어 펄스 신호를 수신하고 제2 발광 제어 펄스 신호에 응답하여 광을 방출하도록 제2 픽셀 유닛을 제어하도록 구성된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널은 복수의 제1 발광 제어 라인들 및 복수의 제2 발광 제어 라인들을 더 포함한다. 복수의 제1 발광 제어 라인은 복수의 제1 출력 전극에 일대일 대응으로 각각 전기적으로 접속되고, 복수의 제1 발광 제어 라인은 상이한 행들의 제1 픽셀 유닛들 내의 제1 발광 제어 서브 회로들에 일대일 대응으로 각각 전기적으로 접속되며; 복수의 제2 발광 제어 라인은 복수의 제2 출력 전극에 일대일 대응으로 각각 전기적으로 접속되고, 복수의 제2 발광 제어 라인은 상이한 행들의 제2 픽셀 유닛들 내의 제2 발광 제어 서브 회로들에 일대일 대응으로 각각 전기적으로 접속된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널은 복수의 제1 발광 제어 라인들 및 복수의 제2 발광 제어 라인들을 더 포함한다. 복수의 제1 발광 제어 라인들의 적어도 매 2개의 인접한 제1 발광 제어 라인들은 복수의 제1 출력 전극들의 동일한 하나의 제1 출력 전극에 전기적으로 접속되고; 그리고, 복수의 제2 발광 제어 라인들의 적어도 매 2개의 인접한 제2 발광 제어 라인들은 복수의 제2 출력 전극들의 동일한 하나의 제2 출력 전극에 전기적으로 접속된다.

예를 들어, 본 개시내용의 실시예에 의해 제공된 디스플레이 패널에서, 복수의 디스플레이 영역은 제3 디스플레이 영역 및 제3 시작 신호 라인을 더 포함하고, 제3 디스플레이 영역과 제1 디스플레이 영역은 나란히 있고 서로 중첩되지 않고, 제3 디스플레이 영역 및 제2 디스플레이 영역은 나란히 있고 서로 중첩되지 않고, 제3 디스플레이 영역은 어레이로 배열된 제3 픽셀 유닛들의 행들을 포함하고, 복수의 발광 제어 스캔 구동 회로는 광을 방출하도록 제3 픽셀 유닛들의 행들을 제어하기 위한 제3 발광 제어 스캔 구동 회로를 더 포함하고, 제3 시작 신호 라인은 제3 발광 제어 스캔 구동 회로에 전기적으로 접속되고, 제3 시작 신호를 제3 발광 제어 스캔 구동 회로에 제공하도록 구성된다.

예를 들어, 본 개시내용의 실시예에 의해 제공된 디스플레이 패널에서, 제1 시작 신호 라인 및 제2 시작 신호 라인은 복수의 발광 제어 스캔 구동 회로의, 복수의 디스플레이 영역으로부터 떨어진 측에 제공된다.

예를 들어, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널은 제어 회로를 더 포함한다. 제어 회로는 제1 시작 신호를 제공하기 위해 제1 시작 신호 라인에 전기적으로 접속되고, 제2 시작 신호를 제공하기 위해 제2 시작 신호 라인에 전기적으로 접속되도록 구성된다.

예를 들어, 본 개시내용의 실시예에 의해 제공된 디스플레이 패널에서, 제어 회로는 디스플레이 패널의, 제2 디스플레이 영역에서의 제2 픽셀 유닛들의 마지막 행에 가까운 단부에 제공된다.

예를 들어, 본 개시내용의 실시예에 의해 제공된 디스플레이 패널에서, 제어 회로는 타이밍 제어기를 포함한다.

예를 들어, 본 개시내용의 실시예에 의해 제공된 디스플레이 패널에서, 디스플레이 패널은 폴더블 디스플레이 패널이고 접힘 축을 포함하고, 제1 디스플레이 영역 및 제2 디스플레이 영역은 접힘 축을 따라 분할된다.

적어도 본 개시내용의 실시예는 본 개시내용의 실시예들 중 임의의 하나에 의해 제공되는 디스플레이 패널을 포함하는 디스플레이 디바이스를 제공한다.

본 개시내용의 실시예들의 기술적 해결책을 명확하게 예시하기 위해, 실시예들의 도면들이 이하에서 간략하게 설명될 것이다. 후술되는 도면들은 본 개시내용의 일부 실시예들에만 관련되며, 따라서 본 개시내용을 제한하지 않는다는 것이 명백하다.
도 1은 디스플레이 패널의 개략도이다.
도 2는 픽셀 회로의 회로도이다.
도 3은 도 2에 예시된 픽셀 회로의 구동 방법의 타이밍도이다.
도 4a 내지 도 4c는 각각 도 3의 3개의 스테이지에 대응하는 도 2에 예시된 픽셀 회로의 회로도이다.
도 5는 발광 제어 시프트 레지스터 유닛의 회로도이다.
도 6은 도 5에 예시된 발광 제어 시프트 레지스터 유닛을 위한 구동 방법의 타이밍도이다.
도 7a 내지 도 7e는 도 6의 5개의 스테이지에 각각 대응하는 도 5에 예시된 발광 제어 시프트 레지스터 유닛의 개략적인 회로도들이다.
도 8은 디스플레이 패널 상의 밝기차를 갖는 스크린(bright-and-dark screen)의 개략도이다.
도 9는 도 8에 예시된 디스플레이 패널을 위해 사용되는 발광 제어 스캔 구동 회로의 개략도이다.
도 10a는 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 디스플레이 패널의 개략도이다.
도 10b는 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 다른 디스플레이 패널의 개략도이다.
도 11은 도 10a에 예시된 디스플레이 패널을 위해 사용되는 제1 발광 제어 스캔 구동 회로 및 제2 발광 제어 스캔 구동 회로의 개략도이다.
도 12a는 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 디스플레이 패널의 개략도이다.
도 12b는 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 디스플레이 패널의 개략도이다.
도 13은 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 디스플레이 패널의 개략도이다.
도 14는 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 구동 방법의 타이밍도이다.
도 15는 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 다른 구동 방법의 타이밍도이다.
도 16은 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 구동 방법의 타이밍도이다.
도 17은 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 구동 방법의 타이밍도이다.
도 18은 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 구동 방법의 타이밍도이다.
도 19는 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 구동 방법의 타이밍도이다.
도 20은 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 구동 방법의 타이밍도이다.
도 21은 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 디스플레이 패널의 개략도이다.
도 22는 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 구동 방법의 타이밍도이다.
도 23은 다른 디스플레이 패널의 개략도이다.
도 24는 도 23에 예시된 디스플레이 패널에 대응하는 구동 방법의 타이밍도이다.
도 25a는 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 디스플레이 패널의 개략도이다.
도 25b는 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 디스플레이 패널의 개략도이다.
도 25c는 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 디스플레이 패널의 개략도이다.
도 25d는 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 디스플레이 패널의 개략도이다.
도 26은 이미지 프레임 및 블랭킹 기간의 개략도이다.
도 27은 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 또 다른 구동 방법의 타이밍도이다.
도 28은 제1 서브-프레임, 제2 서브-프레임, 제3 서브-프레임, 및 블랭킹 하위-기간의 개략도이다.
도 29는 본 개시내용의 적어도 하나의 실시예에 의해 제공되는 디스플레이 디바이스의 개략도이다.

본 개시내용의 실시예들의 목적들, 기술적 상세들 및 이점들을 명백하게 하기 위해, 실시예들의 기술적 해결책들이 본 개시내용의 실시예들에 관련된 도면들과 관련하여 명확하고 충분히 이해가능한 방식으로 설명될 것이다. 명백하게, 설명된 실시예들은 본 개시내용의 실시예들의 전부가 아니라 일부일 뿐이다. 본 명세서에서 설명된 실시예들에 기초하여, 본 기술분야의 통상의 기술자들은 임의의 창의적인 노력 없이도 다른 실시예(들)를 안출할 수 있으며, 이들은 본 개시내용의 범위 내에 포함된다.

달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 기술적 및 과학적 용어들은 본 개시내용이 속하는 기술분야의 통상의 기술자가 통상적으로 이해하는 것과 동일한 의미를 갖는다. 개시를 위해 본 출원의 설명 및 청구항들에 사용되는 용어들 "제1", "제2" 등은 임의의 순서, 양 또는 중요도를 표시하는 것을 의도하지 않고, 다양한 컴포넌트들을 구별한다. 또한, 부정 관사("a", "an" 등)와 같은 용어들은 양을 제한하도록 의도된 것이 아니라, 적어도 하나의 존재를 표시한다. 용어들 "포함하다(comprise, include)", "포함하는(comprising, including)" 등은 이러한 용어들 이전에 언급된 요소들 또는 대상들이 이러한 용어들 이후에 열거된 요소들 또는 대상들 및 이들의 등가물들을 포괄하지만, 다른 요소들 또는 대상들을 배제하지 않는다는 것을 명시하도록 의도된다. 문구들 "접속하다(connect)", "접속된(connected)", "결합된(coupled)" 등은 물리적 접속 또는 기계적 접속을 정의하는 것으로 의도되는 것이 아니라, 직접적으로 또는 간접적으로, 전기적 접속을 포함할 수 있다. "상에", "하에", "우측", "좌측" 등은 상대 위치 관계를 나타내기 위해서만 사용되며, 설명되는 대상의 위치가 변경될 때, 상대 위치 관계는 그에 따라 변경될 수 있다.

도 1은 디스플레이 패널(10)을 예시하고, 디스플레이 패널(10)은 디스플레이 영역(DR) 및 디스플레이 영역(DR)을 둘러싸는 주변 영역(PR)을 포함한다. 예를 들어, 어레이로 배열된 복수의 픽셀 유닛(PU)이 디스플레이 영역(DR)에 제공되고, 각각의 픽셀 유닛(PU)은 픽셀 회로(100)를 포함한다. 예를 들어, 픽셀 회로(100)는 광을 방출하도록 픽셀 유닛(PU)을 구동하는 데 사용된다. 예를 들어, 발광 제어 스캔 구동 회로(EMDC) 및 스위치 제어 스캔 구동 회로(SCDC)가 주변 영역(PR)에 제공된다.

도 1에 예시된 디스플레이 영역(DR) 및 주변 영역(PR)의 크기들은 단지 개략적이고, 본 개시내용의 실시예들은 디스플레이 영역(DR) 및 주변 영역(PR)의 크기들을 제한하지 않는다는 것에 유의해야 한다.

예를 들어, 발광 제어 스캔 구동 회로(EMDC)는 복수의 캐스케이드형 발광 제어 시프트 레지스터 유닛(EGOA)을 포함하고, 발광 제어 펄스 신호들을 순차적으로 출력하도록 구성되며, 예를 들어, 발광 제어 펄스 신호들은 픽셀 유닛들(PU)을 제어하여 광을 방출하도록 픽셀 유닛들(PU)에 제공된다. 예를 들어, 발광 제어 스캔 구동 회로(EMDC)는 발광 제어 라인(EML)을 통해 픽셀 유닛(PU)에 전기적으로 접속되어, 발광 제어 펄스 신호가 발광 제어 라인(EML)을 통해 픽셀 유닛(PU)에 공급될 수 있다. 예를 들어, 발광 제어 펄스 신호가 발광 제어 서브 회로를 턴온 또는 턴오프하도록 제어할 수 있도록, 발광 제어 펄스 신호는 픽셀 유닛(PU) 내의 픽셀 회로(100) 내의 발광 제어 서브 회로에 공급된다. 픽셀 회로(100) 및 발광 제어 서브 회로는 아래에 설명될 것이고, 간결성을 위해 여기서 중복 설명하지 않는다.

예를 들어, 스위치 제어 스캔 구동 회로(SCDC)는 복수의 캐스케이드형 스위치 제어 시프트 레지스터 유닛(SGOA)을 포함하고, 스위치 제어 펄스 신호들을 순차적으로 출력하도록 구성되며, 예를 들어, 스위치 제어 펄스 신호들은 픽셀 유닛들(PU)을 제어하여 데이터 기입 또는 임계 전압 보상과 같은 동작들을 수행하도록 픽셀 유닛들(PU)에 제공된다. 예를 들어, 스위치 제어 스캔 구동 회로(SCDC)는 스위치 제어 라인(SCL)을 통해 픽셀 유닛(PU)에 전기적으로 접속되어, 스위치 제어 펄스 신호가 스위치 제어 라인(SCL)을 통해 픽셀 유닛(PU)에 공급될 수 있다. 예를 들어, 스위치 제어 펄스 신호는 픽셀 유닛(PU) 내의 픽셀 회로(100) 내의 데이터 기입 서브 회로에 공급되어, 스위치 제어 펄스 신호가 데이터 기입 서브 회로를 턴온 또는 턴오프되도록 제어할 수 있다. 데이터 기입 서브 회로는 아래에 설명될 것이고, 간결성을 위해 여기서 중복 설명하지 않는다.

예를 들어, 일부 실시예들에서, 도 1의 픽셀 회로(100)는 도 2에 예시된 회로 구조를 채택할 수 있고, 도 2에 예시된 픽셀 회로(100)의 작동 원리는 도 3 내지 도 4d와 관련하여 아래에 설명된다.

도 2에 예시된 바와 같이, 픽셀 회로(100)는 구동 서브 회로(110), 데이터 기입 서브 회로(120), 보상 서브 회로(130), 발광 제어 서브 회로(140), 제1 리셋 서브 회로(150), 제2 리셋 서브 회로(160), 및 발광 엘리먼트(D1)를 포함한다.

구동 서브 회로(110)는 발광 엘리먼트(D1)를 구동하여 광을 방출하기 위한 구동 전류를 제어하도록 구성된다. 예를 들어, 구동 서브 회로(110)는 제1 트랜지스터(T1)로서 구현될 수 있고, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속되고, 제1 트랜지스터(T1)의 제1 전극은 제2 지점(N2)에 접속되고, 제1 트랜지스터(T1)의 제2 전극은 제3 노드(N3)에 접속된다.

데이터 기입 서브 회로(120)는 스캔 신호(GATE)(스위치 제어 펄스 신호의 예)에 응답하여 구동 서브 회로(110)에 데이터 신호(DATA)를 기입, 예를 들어 데이터 신호(DATA)를 제2 노드(N2)에 기입하도록 구성된다. 예를 들어, 데이터 기입 서브 회로(120)는 제2 트랜지스터(T2)로서 구현될 수 있고, 제2 트랜지스터(T2)의 게이트 전극은 스캔 신호(GATE)를 수신하도록 구성되고, 제2 트랜지스터(T2)의 제1 전극은 데이터 신호(DATA)를 수신하도록 구성되고, 제2 트랜지스터(T2)의 제2 전극은 제2 노드(N2)에 접속된다.

보상 서브 회로(130)는 그 안에 기입되는 데이터 신호(DATA)를 저장하고, 스캔 신호(GATE)에 응답하여 구동 서브 회로(110)를 보상하도록 구성된다. 예를 들어, 보상 서브 회로(130)는 제3 트랜지스터(T3) 및 저장 커패시터(CST)를 포함하도록 구현될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 스캔 신호(GATE)를 수신하도록 구성되고, 제3 트랜지스터(T3)의 제1 전극은 제3 노드(N3)에 접속되고, 제3 트랜지스터(T3)의 제2 전극은 저장 커패시터(CST)의 제1 전극(즉, 제1 노드(N1))에 접속되고, 저장 커패시터(CST)의 제2 전극은 제1 전압(VDD)을 수신하도록 구성된다.

발광 제어 서브 회로(140)는 발광 제어 펄스 신호(EM3)에 응답하여 제1 전압(VDD)을 구동 서브 회로(110)에 인가하고 구동 서브 회로(110)의 구동 전류가 발광 엘리먼트(D1)에 인가되게 하도록 구성된다. 예를 들어, 구동 전류는 발광 엘리먼트(D1)의 애노드에 인가된다. 예를 들어, 발광 제어 서브 회로(140)는 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)를 포함하도록 구현될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 발광 제어 펄스 신호(EM3)를 수신하도록 구성되고, 제5 트랜지스터(T5)의 제1 전극은 제1 전압(VDD)을 수신하도록 구성되고, 제5 트랜지스터(T5)의 제2 전극은 제2 노드(N2)에 접속된다. 제6 트랜지스터(T6)의 게이트 전극은 발광 제어 펄스 신호(EM3)를 수신하도록 구성되고, 제6 트랜지스터(T6)의 제1 전극은 제3 노드(N3)에 접속되고, 제6 트랜지스터(T6)의 제2 전극은 발광 엘리먼트(D1)에 접속된다.

제1 리셋 서브 회로(150)는 리셋 신호(RST)(스위치 제어 펄스 신호의 예)에 응답하여 구동 서브 회로(110)에 리셋 전압(VINT)을 인가하도록, 예를 들어, 리셋 전압(VINT)을 제1 노드(N1)에 인가하도록 구성된다. 예를 들어, 리셋 서브 회로(150)는 제4 트랜지스터(T4)로서 구현될 수 있고, 제4 트랜지스터(T4)의 게이트 전극은 리셋 신호(RST)를 수신하도록 구성되고, 제4 트랜지스터(T4)의 제1 전극은 리셋 전압(VINT)을 수신하도록 구성되고, 제4 트랜지스터(T4)의 제2 전극은 제1 노드(N1)에 접속된다.

제2 리셋 서브 회로(160)는 리셋 신호(RST)에 응답하여 발광 엘리먼트(D1)에 리셋 전압(VINT)을 인가하도록, 예를 들어, 발광 엘리먼트(D1)의 애노드에 리셋 전압(VINT)을 인가하도록 구성되어, 발광 엘리먼트(D1)가 리셋될 수 있다. 예를 들어, 제2 리셋 서브 회로(160)는 제7 트랜지스터(T7)로서 구현될 수 있고, 제7 트랜지스터(T7)의 게이트 전극은 리셋 신호(RST)를 수신하도록 구성되고, 제7 트랜지스터(T7)의 제1 전극은 리셋 전압(VINT)을 수신하도록 구성되고, 제7 트랜지스터(T7)의 제2 전극은 발광 엘리먼트(D1)에 접속된다.

예를 들어, 발광 엘리먼트(D1)는 OLED를 채택할 수 있고, 발광 제어 서브 회로(140) 및 제2 리셋 서브 회로(160)에 접속되고, 제2 전압(VSS)을 수신하도록 구성된다. 예를 들어, 발광 엘리먼트(OLED)는 상부 방출, 하부 방출 등과 같은 다양한 타입들일 수 있고, 적색 광, 녹색 광, 청색 광, 또는 백색 광 등을 방출할 수 있다. 본 개시내용의 실시예들은 이러한 양태에 제한되지 않는다. 예를 들어, OLED의 애노드는 제6 트랜지스터(T6)의 제2 전극 및 제7 트랜지스터(T7)의 제2 전극에 접속되고, OLED의 캐소드는 제2 전압(VSS)을 수신하도록 구성된다.

본 개시내용의 실시예들에서, 예를 들어, 제2 전압(VSS)은 로우 레벨로 유지되고, 제1 전압(VDD)은 하이 레벨로 유지된다는 점에 유의해야 한다. 본 개시내용의 실시예들의 설명들에서, 제1 노드, 제2 노드, 및 제3 노드는 실제로 존재하는 컴포넌트들을 나타내는 것이 아니라, 회로도에서 관련 전기 접속들의 만남 지점들을 나타낸다. 이하의 실시예들은 동일하고 여기서 중복 설명하지 않을 것이다.

또한, 본 개시내용의 실시예들에서 채택된 트랜지스터들 각각은 박막 트랜지스터, 전계 효과 트랜지스터 또는 동일한 특성들을 갖는 다른 스위칭 컴포넌트일 수 있다. 본 개시내용의 실시예들에서, 박막 트랜지스터를 설명을 위한 예로서 든다. 여기서 사용되는 트랜지스터의 소스 전극 및 드레인 전극은 구조적으로 대칭적일 수 있고, 그래서, 소스 전극 및 드레인 전극은 구조적으로 구별가능하지 않을 수 있다. 본 개시내용의 실시예들에서, 게이트 전극을 제외한 트랜지스터의 2개의 전극을 구별하기 위해, 하나의 전극은 제1 전극으로서 직접 설명되고, 다른 전극은 제2 전극으로서 설명된다.

도 2에 예시된 픽셀 회로(100) 내의 트랜지스터들은 모두 예로서 P형 트랜지스터들을 사용하여 설명된다. 이 경우, 제1 전극은 소스 전극일 수 있고, 제2 전극은 드레인 전극일 수 있다. 본 개시내용의 실시예들은 도 2의 구성을 포함하지만 이에 제한되지 않는다. 예를 들어, 픽셀 회로(100) 내의 트랜지스터들은 또한, 선택된 타입들의 트랜지스터들의 포트 극성들이 본 개시내용의 실시예들에서 대응하는 트랜지스터들의 포트 극성들에 따라 대응하여 접속되는 한, P형 트랜지스터들과 N형 트랜지스터들의 혼합을 채택할 수 있다.

도 2에 예시된 픽셀 회로(100)의 작동 원리는 도 3에 예시된 타이밍도 및 도 4a 내지 도 4c에 예시된 개략도들을 참조하여 아래에 설명된다. 도 3에 예시된 바와 같이, 초기화 스테이지 1, 데이터 기입 및 보상 스테이지 2 및 발광 스테이지 3인 3개의 스테이지가 포함되고, 도 3은 각각의 스테이지에서 각각의 신호의 타이밍 파형을 예시한다.

도 4a는 도 2에 예시된 픽셀 회로(100)가 초기화 스테이지(1)에 있는 경우의 개략도이고, 도 4b는 도 2에 예시된 픽셀 회로(100)가 데이터 기입 및 보상 스테이지(2)에 있는 경우의 개략도이고, 도 4c는 도 2에 예시된 픽셀 회로(100)가 발광 스테이지(3)에 있는 경우의 개략도임에 유의한다. 또한, 도 4a 내지 도 4c에서 파선들로 마킹된 트랜지스터들은 트랜지스터들이 대응하는 스테이지에서 턴오프 상태에 있다는 것을 나타낸다. 도 4a 내지 도 4c에 예시된 트랜지스터들은 모두 P형 트랜지스터들을 예로서 사용하여 설명되며, 즉 각각의 트랜지스터는 게이트 전극이 로우 레벨에 접속될 때 턴온되고, 게이트 전극이 하이 레벨에 접속될 때 턴오프된다.

초기화 스테이지(1)에서, 도 3 및 도 4a에 예시된 바와 같이, 리셋 신호(RST)는 로우 레벨에 있고, 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)는 턴온된다. 턴온되는 제4 트랜지스터(T4)는 리셋 전압(VINT)(로우 레벨 신호, 예를 들어, 접지 또는 다른 로우 레벨 신호일 수 있음)을 제1 트랜지스터(T1)의 게이트 전극에 인가할 수 있고, 그에 의해 제1 트랜지스터(T1)의 리셋을 완료한다. 리셋 전압(VINT)은 턴온되는 제7 트랜지스터(T7)를 통해 발광 엘리먼트(D1)의 애노드에 인가되고, 그에 의해 발광 엘리먼트(D1)의 리셋을 완료한다. 초기화 스테이지 1에서 발광 엘리먼트(D1)를 리셋하는 것은 콘트라스트를 향상시킬 수 있다.

데이터 기입 및 보상 스테이지(2)에서, 도 3 및 도 4b에 예시된 바와 같이, 스캔 신호(GATE)는 로우 레벨이고, 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)는 턴온되고, 제1 트랜지스터(T1)는 이전 스테이지의 턴온 상태를 유지한다.

데이터 신호(DATA)는 턴온되는 제2 트랜지스터(T2), 제1 트랜지스터(T1), 및 제3 트랜지스터(T3)를 통해 제1 노드(N1)를 충전(즉, 저장 커패시터(CST)를 충전)하며, 즉, 제1 노드(N1)의 레벨은 더 커진다. 제2 노드(N2)의 레벨이 데이터 신호(DATA)의 레벨(Vdata)에 유지되고, 제1 트랜지스터(T1)의 특성들에 따라, 제1 노드(N1)의 레벨이 Vdata+Vth로 증가할 때, 제1 트랜지스터(T1)는 턴오프되고, 충전 프로세스가 종료된다는 것을 쉽게 이해할 수 있다. Vdata는 데이터 신호(DATA)의 레벨을 나타내고, Vth는 제1 트랜지스터(T1)의 임계 전압을 나타낸다는 점에 유의해야 한다. 제1 트랜지스터(T1)가 일 예로서 P형 트랜지스터를 사용하여 여기서 설명되기 때문에, 임계 전압(Vth)은 음의 값이다.

데이터 기입 및 보상 스테이지 2 이후, 제1 노드(N1)의 레벨 및 제3 노드(N3)의 레벨은 양자 모두 Vdata+Vth에 있고, 이는 후속하는 발광 스테이지 동안 그레이스케일 디스플레이 데이터를 제공하고 제1 트랜지스터(T1)의 임계 전압을 보상하기 위해, 데이터 신호(DATA) 및 임계 전압(Vth)을 갖는 전압 정보가 저장 커패시터(CST)에 저장된다는 것을 의미한다.

발광 스테이지 3에서, 도 3 및 도 4c에 예시된 바와 같이, 발광 제어 펄스 신호(EM3)는 로우 레벨이고, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 턴온되고; 한편, 제1 노드(N1)의 레벨은 Vdata+Vth로 유지되고, 제2 노드(N2)의 레벨은 제1 전압(VDD)이기 때문에, 제1 트랜지스터(T1)는 또한 이 스테이지에서 턴온 상태로 유지된다.

도 4c에 예시된 바와 같이, 발광 스테이지 4에서, 발광 엘리먼트(D1)의 애노드 및 캐소드는 제1 전압(VDD)(하이 레벨) 및 제2 전압(VSS)(로우 레벨)에 각각 접속되어, 발광 엘리먼트(D1)는 제1 트랜지스터(T1)를 통해 흐르는 구동 전류의 작용 하에 광을 방출한다.

구체적으로, 발광 엘리먼트(D1)를 통해 흐르는 구동 전류(I_D1)의 값은 다음 수학식에 따라 획득될 수 있다:

I_D1 = K (V_GS - Vth)²

= K [( Vdata + Vth - VDD ) - Vth ]²

= K (Vdata - VDD)²

상기 수학식에서, Vth는 제1 트랜지스터(T1)의 임계 전압을 나타내고, V_GS는 제1 트랜지스터(T1)의 게이트 전극과 소스 전극 사이의 전압을 나타내고, K는 상수 값이다. 발광 엘리먼트(D1)를 통해 흐르는 구동 전류(I_D1)는 더 이상 제1 트랜지스터(T1)의 임계 전압(Vth)에 관련되지 않고, 픽셀 회로(100)의 발광 그레이스케일을 제어하는 데이터 신호(DATA)의 전압(Vdata)에만 관련되므로, 픽셀 회로(100)의 보상이 실현될 수 있고, 이는 구동 트랜지스터(본 개시내용의 실시예에서 제1 트랜지스터(T1))의 프로세스 및 장기 동작에 의해 야기되는 임계 전압 드리프트의 문제를 해결하고, 구동 전류(I_D1)에 대한 임계 전압 드리프트의 영향을 제거하며, 그에 의해 픽셀 회로(100)를 채택하는 디스플레이 패널의 효과를 향상시킨다는 것을 상기 수학식으로부터 알 수 있다.

상기로부터 알 수 있는 바와 같이, 도 2에 예시된 픽셀 회로(100)는 발광 스테이지(3) 동안 광을 방출하며, 예를 들어, 픽셀 회로(100)의 발광 밝기는 발광 스테이지(3)에 의해 유지되는 시간을 제어함으로써 조정될 수 있고, 즉, 픽셀 회로(100)를 채택하는 픽셀 유닛(PU)의 발광 밝기는 발광 제어 펄스 신호의 펄스 폭을 제어함으로써 조정될 수 있다.

도 1에 예시된 발광 제어 스캔 구동 회로(EMDC)는 복수의 캐스케이드형 발광 제어 시프트 레지스터 유닛(EGOA)을 포함한다. 예를 들어, 복수의 캐스케이드형 발광 제어 시프트 레지스터 유닛(EGOA)의 각각의 스테이지는 도 5에 예시된 회로 구조를 채택할 수 있다. 도 5에 예시된 발광 제어 시프트 레지스터 유닛(EGOA)의 작동 원리가 도 6 내지 도 7e를 참조하여 아래에 설명된다.

도 5에 예시된 바와 같이, 발광 제어 시프트 레지스터 유닛(EGOA)은 10개의 트랜지스터들(제1 트랜지스터(M1), 제2 트랜지스터(M2), ..., 제10 트랜지스터(M10)) 및 3개의 커패시터들(제1 커패시터(C1), 제2 커패시터(C2), 및 제3 커패시터(C3))을 포함한다. 예를 들어, 복수의 발광 제어 시프트 레지스터 유닛(EGOA)이 캐스케이드되는 경우에, 제1 스테이지 발광 제어 시프트 레지스터 유닛(EGOA)에서의 제1 트랜지스터(M1)의 제1 전극은 시작 신호(ESTV)를 수신하도록 구성되는 반면, 다른 스테이지들의 발광 제어 시프트 레지스터 유닛들 중 임의의 하나에서의 제1 트랜지스터(M1)의 제1 전극은 다른 스테이지들의 발광 제어 시프트 레지스터 유닛들 중 임의의 하나 이전의 선행 스테이지의 발광 제어 시프트 레지스터 유닛에 접속되어, 선행 스테이지의 발광 제어 시프트 레지스터 유닛에 의해 출력된 발광 제어 펄스 신호(EM)를 수신한다. 또한, 도 5 및 도 6의 CK는 제1 클록 신호를 나타내고, CB는 제2 클록 신호를 나타낸다. 예를 들어, 제1 클록 신호(CK) 및 제2 클록 신호(CB) 둘 다는 50% 보다 큰 듀티 사이클을 갖는 펄스 신호를 채택할 수 있고; VGH는 제3 전압을 나타내고, 예를 들어, 제3 전압은 하이 레벨로 유지되고, VGL은 제4 전압을 나타내고, 예를 들어, 제4 전압은 로우 레벨로 유지되고, N1, N2, N3, 및 N4는 각각 제1 노드, 제2 노드, 제3 노드, 및 제4 노드를 나타낸다. 도 5의 각각의 트랜지스터와 각각의 커패시터 사이의 접속 관계에 대해서는, 도 5에 예시된 것을 참조할 수 있고, 상세사항들이 여기서 중복 설명하지 않는다.

도 5에 예시된 발광 제어 시프트 레지스터 유닛(EGOA) 내의 트랜지스터들은 모두 P형 트랜지스터들을 예로서 사용하여 설명된다. 이 경우, 제1 전극은 소스 전극일 수 있고, 제2 전극은 드레인 전극일 수 있다. 본 개시내용의 실시예들은 도 5의 구성을 포함하지만 이에 제한되지 않는다. 예를 들어, 발광 제어 시프트 레지스터 유닛(EGOA) 내의 트랜지스터들은 또한 선택된 타입들의 트랜지스터들의 포트 극성들이 본 개시내용의 실시예들에서 대응하는 트랜지스터들의 포트 극성들에 따라 대응적으로 접속되는 한, P형 트랜지스터들과 N형 트랜지스터들의 혼합을 채택할 수 있다.

도 5에 예시된 발광 제어 시프트 레지스터 유닛(EGOA)의 작동 원리는 도 6에 예시된 타이밍도 및 도 7a 내지 도 7e에 예시된 개략도들을 참조하여 아래에 설명된다. 도 6에 예시된 바와 같이, 제1 스테이지 P1, 제2 스테이지 P2, 제3 스테이지 P3, 제4 스테이지 P4 및 제5 스테이지 P5인 5개의 스테이지가 포함되고, 도 6은 각각의 스테이지에서의 각각의 신호의 타이밍 파형을 나타낸다.

도 7a는 도 5에 예시된 발광 제어 시프트 레지스터 유닛(EGOA)이 제1 스테이지 P1에 있는 경우의 개략도이고, 도 7b는 도 5에 예시된 발광 제어 시프트 레지스터 유닛(EGOA)이 제2 스테이지 P2에 있는 경우의 개략도이고, 도 7c는 도 5에 예시된 발광 제어 시프트 레지스터 유닛(EGOA)이 제3 스테이지 P3에 있는 경우의 개략도이고, 도 7d는 도 5에 예시된 발광 제어 시프트 레지스터 유닛(EGOA)이 제4 스테이지 P4에 있는 경우의 개략도이고, 도 7e는 도 5에 예시된 발광 제어 시프트 레지스터 유닛(EGOA)이 제5 스테이지 P5에 있는 경우의 개략도라는 점에 유의해야 한다. 또한, 도 7a 내지 도 7e에서 파선들로 마킹된 트랜지스터들은 트랜지스터들이 대응하는 스테이지에서 턴오프 상태에 있다는 것을 나타낸다. 도 7a 내지 도 7e에 예시된 트랜지스터들은 모두 P형 트랜지스터들을 예로서 사용하여 설명되며, 즉 각각의 트랜지스터는 게이트 전극이 로우 레벨에 접속될 때 턴온되고, 게이트 전극이 하이 레벨에 접속될 때 턴오프된다.

제1 스테이지 P1에서, 도 6 및 도 7a에 예시된 바와 같이, 제1 클록 신호(CK)는 로우 레벨에 있으므로, 제1 트랜지스터(M1) 및 제3 트랜지스터(M3)는 턴온되고, 턴온된 제1 트랜지스터(M1)는 하이 레벨 시작 신호(ESTV)를 제1 노드(N1)에 송신하여, 제1 노드(N1)의 레벨이 하이 레벨이 되고, 제2 트랜지스터(M2), 제8 트랜지스터(M8), 및 제10 트랜지스터(M10)는 턴오프된다. 또한, 턴온된 제3 트랜지스터(M3)는 로우 레벨 제4 전압(VGL)을 제2 노드(N2)에 송신하여, 제2 노드(N2)의 레벨이 로우 레벨이 되어, 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)가 턴온되게 한다. 제2 클록 신호(CB)가 하이 레벨이기 때문에, 제7 트랜지스터(M7)는 턴오프된다. 또한, 제3 커패시터(C3)의 저장 효과로 인해, 제4 노드(N4)의 레벨이 하이 레벨로 유지될 수 있으며, 그래서, 제9 트랜지스터(M9)가 턴오프된다. 제1 스테이지 P1에서, 제9 트랜지스터(M9) 및 제10 트랜지스터(M10) 둘 다가 턴오프되기 때문에, 발광 제어 시프트 레지스터 유닛(EGOA)에 의해 출력되는 발광 제어 펄스 신호(EM)는 이전의 로우 레벨로 유지된다.

제2 스테이지 P2에서, 도 6 및 도 7b에 예시된 바와 같이, 제2 클록 신호(CB)는 로우 레벨에 있으므로, 제4 트랜지스터(M4) 및 제7 트랜지스터(M7)는 턴온된다. 제1 클록 신호(CK)가 하이 레벨에 있기 때문에, 제1 트랜지스터(M1) 및 제3 트랜지스터(M3)는 턴오프된다. 제1 커패시터(C1)의 저장 효과로 인해, 제2 노드(N2)는 이전 스테이지의 로우 레벨을 계속 유지할 수 있고, 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)는 턴온된다. 하이 레벨 제3 전압(VGH)은 턴온되는 제5 트랜지스터(M5) 및 제4 트랜지스터(M4)를 통해 제1 노드(N1)에 송신되어, 제1 노드(N1)의 레벨이 이전 스테이지의 하이 레벨을 계속 유지하고, 따라서 제2 트랜지스터(M2), 제8 트랜지스터(M8), 및 제10 트랜지스터(M10)가 턴오프된다. 또한, 로우 레벨 제2 클록 신호(CB)는 턴온되는 제6 트랜지스터(M6) 및 제7 트랜지스터(M7)를 통해 제4 노드(N4)에 송신되고, 따라서 제4 노드(N4)의 레벨은 로우 레벨이 되고, 따라서 제9 트랜지스터(M9)는 턴온되고, 턴온되는 제9 트랜지스터(M9)는 하이 레벨 제3 전압(VGH)을 출력하고, 따라서 제2 스테이지(P2)에서 발광 제어 시프트 레지스터 유닛(EGOA)에 의해 출력되는 발광 제어 펄스 신호(EM)는 하이 레벨에 있다.

제3 스테이지 P3에서, 도 6 및 도 7c에 예시된 바와 같이, 제1 클록 신호(CK)는 로우 레벨에 있으므로, 제1 트랜지스터(M1) 및 제3 트랜지스터(M3)는 턴온된다. 제2 클록 신호(CB)는 하이 레벨에 있으므로, 제4 트랜지스터(M4) 및 제7 트랜지스터(M7)는 턴오프된다. 제3 커패시터(C3)의 저장 효과로 인해, 제4 노드(N4)의 레벨은 이전 스테이지의 로우 레벨을 유지할 수 있으며, 그래서, 제9 트랜지스터(M9)는 턴온 상태에 유지되고, 턴온되는 제9 트랜지스터(M9)는 하이 레벨 제3 전압(VGH)을 출력하여, 제3 스테이지(P3)에서 발광 제어 시프트 레지스터 유닛(EGOA)에 의해 출력되는 발광 제어 펄스 신호(EM)는 여전히 하이 레벨에 있다.

제4 스테이지 P4에서, 도 6 및 도 7d에 예시된 바와 같이, 제1 클록 신호(CK)는 하이 레벨에 있으므로, 제1 트랜지스터(M1) 및 제3 트랜지스터(M3)는 턴오프된다. 제2 클록 신호(CB)는 로우 레벨에 있으므로, 제4 트랜지스터(M4) 및 제7 트랜지스터(M7)는 턴온된다. 제2 커패시터(C2)의 저장 효과로 인해, 제1 노드(N1)의 레벨은 이전 스테이지의 하이 레벨을 유지하여, 제2 트랜지스터(M2), 제8 트랜지스터(M8), 및 제10 트랜지스터(M10)가 턴오프되도록 한다. 제1 커패시터(C1)의 저장 효과로 인해, 제2 노드(N2)는 이전 스테이지의 로우 레벨을 계속 유지하여, 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)가 턴온된다. 또한, 로우 레벨 제2 클록 신호(CB)는 턴온되는 제6 트랜지스터(M6) 및 제7 트랜지스터(M7)를 통해 제4 노드(N4)에 송신되고, 따라서 제4 노드(N4)의 레벨은 로우 레벨이 되고, 따라서 제9 트랜지스터(M9)는 턴온되고, 턴온되는 제9 트랜지스터(M9)는 하이 레벨 제3 전압(VGH)을 출력하고, 따라서 제2 스테이지(P2)에서 발광 제어 시프트 레지스터 유닛(EGOA)에 의해 출력되는 발광 제어 펄스 신호(EM)는 여전히 하이 레벨에 있다.

제5 스테이지 P5에서, 도 6 및 도 7e에 예시된 바와 같이, 제1 클록 신호(CK)는 로우 레벨에 있으므로, 제1 트랜지스터(M1) 및 제3 트랜지스터(M3)는 턴온된다. 제2 클록 신호(CB)는 하이 레벨에 있으므로, 제4 트랜지스터(M4) 및 제7 트랜지스터(M7)는 턴오프된다. 턴온되는 제1 트랜지스터(M1)는 로우 레벨 시작 신호(ESTV)를 제1 노드(N1)에 송신하여, 제1 노드(N1)의 레벨이 로우 레벨이 되어, 제2 트랜지스터(M2), 제8 트랜지스터(M8), 및 제10 트랜지스터(M10)가 턴온되게 한다. 턴온되는 제2 트랜지스터(M2)는 로우 레벨 제1 클록 신호(CK)를 제2 노드(N2)에 송신하여, 제2 노드(N2)의 레벨이 더 낮아질 수 있고, 제2 노드(N2)는 이전 스테이지의 로우 레벨을 계속 유지하고, 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)는 턴온된다. 또한, 턴온되는 제8 트랜지스터(M8)는 하이 레벨 제3 전압(VGH)을 제4 노드(N4)에 송신하여, 제4 노드(N4)의 레벨이 하이 레벨이 되어, 제9 트랜지스터(M9)가 턴오프된다. 턴온되는 제10 트랜지스터(M10)는 로우 레벨 제4 전압(VGL)을 출력하고, 따라서 제5 스테이지(P5)에서 발광 제어 시프트 레지스터 유닛(EGOA)에 의해 출력되는 발광 제어 펄스 신호(EM)는 로우 레벨이 된다.

전술한 바와 같이, 발광 제어 시프트 레지스터 유닛(EGOA)에 의해 출력되는 발광 제어 펄스 신호(EM)의 펄스 폭은 시작 신호(ESTV)의 펄스 폭과 관련되며, 예를 들어, 이 둘은 동일하다. 따라서, 발광 제어 시프트 레지스터 유닛(EGOA)에 의해 출력되는 발광 제어 펄스 신호(EM)의 펄스 폭은 시작 신호(ESTV)의 펄스 폭을 조절함으로써 조절될 수 있고, 그래서, 대응하는 픽셀 유닛(PU)의 발광 시간이 조절될 수 있고, 따라서 픽셀 유닛(PU)의 발광이 조절된다.

도 1 및 도 2로 돌아가 계속 참조하면, 픽셀 유닛(PU) 내의 픽셀 회로(100)가 정상적으로 동작하도록 구동하기 위해, 발광 제어 펄스 신호 및 스위치 제어 펄스 신호(예를 들어, 스캔 신호(GATE), 리셋 신호(RST))를 픽셀 회로(100)에 제공하는 것이 필요하다. 예를 들어, 발광 제어 펄스 신호들은 픽셀 유닛들(PU)의 행들 내의 픽셀 회로들(100) 내의 발광 제어 서브 회로들을 각각 제어하기 위해 발광 제어 스캔 구동 회로(EMDC)를 통해 순차적으로 출력될 수 있다. 예를 들어, 스위치 제어 펄스 신호들은 픽셀 유닛들(PU)의 행들의 픽셀 회로들(100) 내의 데이터 기입 서브 회로들, 보상 서브 회로들 및 리셋 서브 회로들을 각각 제어하기 위해 스위치 제어 스캔 구동 회로(SCDC)를 통해 순차적으로 출력될 수 있다. 스위치 제어 시프트 레지스터 유닛(SGOA)의 구현은 전술한 스위치 제어 펄스 신호를 출력할 수 있는 한, 본 개시내용의 실시예들에서 제한되지 않는다는 점에 유의해야 한다.

도 8은 폴더블 디스플레이 패널(10)을 예시하고, 디스플레이 패널(10)은 제1 디스플레이 영역(DR1), 제2 디스플레이 영역(DR2), 및 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)을 둘러싸는 주변 영역(PR)을 포함한다. 예를 들어, 어레이로 배열된 픽셀 유닛들(PU)의 행들이 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)에 제공되며, 이들은 도 8에 예시되지 않는다. 예를 들어, 도 1에 예시된 디스플레이 패널(10)과 유사하게, 발광 제어 스캔 구동 회로(EMDC) 및 스위치 제어 스캔 구동 회로(SCDC)는 도 8에 예시되지 않은 주변 영역(PR)에 제공될 수 있다.

도 8에 예시된 바와 같이, 디스플레이 패널(10)은 접힘 축(600)을 따라 구부러질 수 있고, 디스플레이 패널(10)은 접힘 축(600)을 따라 제1 디스플레이 영역(DR1)을 포함하는 주 스크린 및 제2 디스플레이 영역(DR2)을 포함하는 보조 스크린으로 분할될 수 있다. 예를 들어, 디스플레이 패널(10)이 평면 상태인 경우, 주 스크린 및 보조 스크린 양자 모두가 디스플레이될 수 있고; 디스플레이 패널(10)이 예를 들어 접혀진 상태에 있는 경우, 주 스크린 및 보조 스크린 중 하나만이 디스플레이될 수 있거나, 주 스크린 및 보조 스크린 양자 모두가 동시에 디스플레이될 수 있다. 이하의 실시예들은 주 스크린이 디스플레이되는 반면 보조 스크린이 접혀진 상태로 디스플레이되지 않는 경우를 예로서 들어 설명되고, 상세사항들은 여기서 다시 설명되지 않는다.

디스플레이 패널(10)이 긴 시간 동안 사용된 이후에, 주 스크린의 발광 시간이 보조 스크린의 발광 시간보다 길기 때문에, 주 스크린(즉, 제1 디스플레이 영역(DR1))에서의 픽셀 유닛(PU)에서의 발광 엘리먼트의 감쇠는 보조 스크린(즉, 제2 디스플레이 영역(DR2))에서의 픽셀 유닛(PU)에서의 발광 엘리먼트의 감쇠보다 강하므로, 디스플레이 패널(10)의 주 스크린 및 보조 스크린 둘 다가 디스플레이될 필요가 있는 경우, 예를 들어, 동일한 그레이스케일 전압 값이 주 스크린 및 보조 스크린에 입력되는 경우, 주 스크린의 밝기는 보조 스크린의 밝기보다 낮을 수 있고, 그에 의해 도 8에 예시된 밝기차를 갖는 스크린(bright-and-dark screen)의 문제를 야기한다.

예를 들어, 도 8에 예시된 디스플레이 패널(10)이 픽셀 유닛들(PU)의 N개 행을 포함하는 경우, 도 8에 예시된 디스플레이 패널(10)에 대한 발광 제어 스캔 구동 회로(EMDC)가 도 9에 예시된다. 도 9에 예시된 바와 같이, 발광 제어 스캔 구동 회로(EMDC)는 복수의 캐스케이드형 발광 제어 시프트 레지스터 유닛(EGOA)을 포함한다. 예를 들어, EGOA는 도 5에 예시된 회로 구조를 채택할 수 있다. 도 9에 예시된 바와 같이, 제1 스테이지 발광 제어 시프트 레지스터 유닛(EGOA(1))은 시작 신호(ESTV)를 수신하고 픽셀 유닛들(PU)의 제1 행에 대한 발광 제어 펄스 신호(EM(1))를 출력하도록 구성된다. 이하의 설명에서, 괄호 안의 번호는 발광 제어 시프트 레지스터 유닛의 스테이지의 대응하는 번호 또는 발광 제어 펄스 신호에 대응하는 픽셀 유닛들의 행의 번호를 나타내고, 반복 설명하지 않는다. 예를 들어, 제1 스테이지 발광 제어 시프트 레지스터 유닛(EGOA(1))을 제외하고, 다른 스테이지들의 발광 제어 시프트 레지스터 유닛들 중 임의의 하나는 다른 스테이지들의 발광 제어 시프트 레지스터 유닛들 중 임의의 하나 이전의 선행 스테이지의 발광 제어 시프트 레지스터 유닛에 의해 출력되는 발광 제어 펄스 신호를 수신한다.

전술한 바와 같이, 도 8에 예시된 디스플레이 패널(10)이 도 9에 예시된 발광 제어 스캔 구동 회로(EMDC)를 채택하는 경우, 예를 들어, 디스플레이 패널(10)이 접혀진 상태에 있고 주 스크린만이 디스플레이되는 경우, 이때 블랙 프레임에 대응하는 그레이스케일 전압 값을 보조 스크린에 기입할 필요가 있으며, 즉 보조 스크린이 디스플레이될 필요가 없더라도, 데이터 신호(DATA)는 여전히 보조 스크린에 제공될 필요가 있다. 또한, 보조 스크린의 픽셀 유닛(PU) 내의 픽셀 회로(100)는 여전히 저장 커패시터(예컨대, 도 2의 저장 커패시터(CST))에 의해 데이터 신호(DATA)를 저장할 필요가 있으므로, 보조 스크린은 저장 커패시터의 누설에 의해 영향을 받을 수 있고, 특히, 이러한 효과는 낮은 그레이스케일을 디스플레이할 때 더 심각하여, 무라(mura)(불균일한 디스플레이 밝기)의 문제를 야기할 수 있다.

본 개시내용의 실시예들에 의해 제공되는 디스플레이 패널, 디스플레이 디바이스, 및 구동 방법은 상기 문제들을 해결하기 위해 제안되고, 본 개시내용의 실시예들 및 예들은 도면들을 참조하여 아래에 상세히 설명된다.

본 개시내용의 적어도 하나의 실시예는 디스플레이 패널을 제공하고, 도 10a에 예시된 바와 같이, 디스플레이 패널(10)은 복수의 디스플레이 영역, 복수의 디스플레이 영역을 둘러싸는 주변 영역(PR), 주변 영역(PR)에 제공되는 복수의 발광 제어 스캔 구동 회로, 제1 시작 신호 라인(ESL1), 및 제2 시작 신호 라인(ESL2)을 포함하고, 제1 시작 신호 라인(ESL1)은 제2 시작 신호 라인(ESL2)과 상이하다.

예를 들어, 일부 실시예에서, 복수의 디스플레이 영역은 나란히 있지만 서로 중첩되지 않는 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)을 포함하고, 제1 디스플레이 영역(DR1)은 어레이로 배열된 제1 픽셀 유닛들(PU1)의 행들을 포함하고, 제2 디스플레이 영역(DR2)은 어레이로 배열된 제2 픽셀 유닛들(PU2)의 행들을 포함한다. 예를 들어, 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들은 연속적으로 배열되고, 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 행들은 연속적으로 배열된다.

예를 들어, 일부 실시예들에서, 복수의 발광 제어 스캔 구동 회로는 광을 방출하도록 제1 픽셀 유닛들(PU1)의 행들을 제어하기 위한 제1 발광 제어 스캔 구동 회로(EMDC1), 및 광을 방출하도록 제2 픽셀 유닛들(PU2)의 행들을 제어하기 위한 제2 발광 제어 스캔 구동 회로(EMDC2)를 포함한다.

제1 시작 신호 라인(ESL1)은 제1 발광 제어 스캔 구동 회로(EMDC1)에 전기적으로 접속되고, 제1 시작 신호(ESTV1)를 제1 발광 제어 스캔 구동 회로(EMDC1)에 제공하도록 구성되고, 제2 시작 신호 라인(ESL2)은 제2 발광 제어 스캔 구동 회로(EMDC2)에 전기적으로 접속되고, 제2 시작 신호(ESTV2)를 제2 발광 제어 스캔 구동 회로(EMDC2)에 제공하도록 구성된다.

도 10a에 예시된 제1 디스플레이 영역(DR1), 제2 디스플레이 영역(DR2), 및 주변 영역(PR)의 크기들은 단지 개략적이고, 본 개시내용의 실시예들은 제1 디스플레이 영역(DR1), 제2 디스플레이 영역(DR2), 및 주변 영역(PR)의 크기들을 제한하지 않는다는 것에 유의해야 한다.

도 10a에 예시된 바와 같이, 제1 시작 신호 라인(ESL1)은 제1 발광 제어 스캔 구동 회로(EMDC1)에 전기적으로 접속되어 제1 시작 신호(ESTV1)를 제공하고, 제1 발광 제어 스캔 구동 회로(EMDC1)는 제1 시작 신호(ESTV1)에 의해 트리거되어 제1 발광 제어 펄스 신호(EM1)를 순차적으로 출력할 수 있다. 예를 들어, 제1 발광 제어 펄스 신호(EM1)는 예를 들어, 제1 픽셀 유닛(PU1) 내의 픽셀 회로 내의 발광 제어 서브 회로를 제어하기 위해, 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛(PU1)에 제공된다.

도 10a에 예시된 바와 같이, 제2 시작 신호 라인(ESL2)은 제2 발광 제어 스캔 구동 회로(EMDC2)에 전기적으로 접속되어 제2 시작 신호(ESTV2)를 제공하고, 제2 발광 제어 스캔 구동 회로(EMDC2)는 제2 시작 신호(ESTV2)에 의해 트리거되어 제2 발광 제어 펄스 신호(EM2)를 순차적으로 출력할 수 있다. 예를 들어, 제2 발광 제어 펄스 신호(EM2)는 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛(PU2)에 제공되어, 예를 들어, 제2 픽셀 유닛(PU2) 내의 픽셀 회로 내의 발광 제어 서브 회로를 제어한다.

본 개시내용의 실시예에 의해 제공되는 디스플레이 패널(10)에서, 제1 시작 신호 라인(ESL1)을 설정함으로써, 제1 발광 제어 스캔 구동 회로(EMDC1)는 제1 시작 신호(ESTV1)에 의해 트리거되어 제1 발광 제어 펄스 신호(EM1)를 출력하여, 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들을 제어하여 광을 방출하고; 그리고, 제2 시작 신호 라인(ESL2)을 설정함으로써, 제2 발광 제어 스캔 구동 회로(EMDC2)는 제2 시작 신호(ESTV2)에 의해 트리거되어 제2 발광 제어 펄스 신호(EM2)를 출력하여, 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 행들을 제어하여 광을 방출한다. 하나의 시작 신호 라인만을 사용하는 디스플레이 패널과 비교하여, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널(10)은 복수의 개별 시작 신호 라인을 설정함으로써 복수의 디스플레이 영역의 독립적인 제어를 구현할 수 있다.

예를 들어, 일부 실시예들에서, 도 10a에 예시된 디스플레이 패널(10)은 폴더블 디스플레이 패널일 수 있고, 접힘 축(600)을 포함하고, 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)은 접힘 축(600)을 따라 분할된다. 본 개시내용의 실시예에 따른 폴더블 디스플레이 패널(10)은 다양한 방식으로, 예를 들어, 디스플레이 패널(10)의 플렉시블 영역, 힌지 등에 의해 접힘가능할 수 있고, 플렉시블 영역 또는 힌지의 위치는 접힘 축(600)에 대응하고, 본 개시내용의 실시예들은 접힘을 달성하기 위한 방식을 제한하지 않는다.

예를 들어, 도 10a에 예시된 디스플레이 패널(10)의 제1 디스플레이 영역(DR1)은 주 스크린에 대응하고, 제2 디스플레이 영역(DR2)은 보조 스크린에 대응한다. 예를 들어, 주 스크린(즉, 제1 디스플레이 영역(DR1)) 만이 디스플레이를 위해 요구되고 보조 스크린(즉, 제2 디스플레이 영역(DR2))은 디스플레이를 위해 요구되지 않는 경우에, 상이한 제1 시작 신호(ESTV1) 및 제2 시작 신호(ESTV2)가 제1 발광 제어 펄스 신호(EM1)를 순차적으로 출력하도록 제1 발광 제어 스캔 구동 회로(EMDC1)를 제어하고 고정 레벨을 갖는 제2 발광 제어 펄스 신호(EM2)를 출력하도록 제2 발광 제어 스캔 구동 회로(EMDC2)를 제어하기 위해 제1 시작 신호 라인(ESL1) 및 제2 시작 신호 라인(ESL2)을 통해 각각 제공될 수 있고, 제1 발광 제어 펄스 신호(EM1)는 디스플레이를 수행하도록 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들을 제어할 수 있으며, 제2 발광 제어 펄스 신호(EM2)는 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 행들을 광을 방출하지 않도록 제어할 수 있고, 그에 의해, 블랙 프레임을 디스플레이한다.

다른 예로서, 보조 스크린(즉, 제2 디스플레이 영역(DR2)) 만이 디스플레이를 위해 요구되고 주 스크린(즉, 제1 디스플레이 영역(DR1))이 디스플레이를 위해 요구되지 않는 경우에, 상이한 제1 시작 신호(ESTV1) 및 제2 시작 신호(ESTV2)가 제2 발광 제어 스캔 구동 회로(EMDC2)를 제어하여 제2 발광 제어 펄스 신호(EM2)를 순차적으로 출력하고 제1 발광 제어 스캔 구동 회로(EMDC1)를 제어하여 고정 레벨을 갖는 제1 발광 제어 펄스 신호(EM1)를 출력하도록 제1 시작 신호 라인(ESL1) 및 제2 시작 신호 라인(ESL2)을 통해 각각 제공될 수 있으며, 제2 발광 제어 펄스 신호(EM2)는 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 행들을 제어하여 디스플레이를 수행할 수 있고, 제1 발광 제어 펄스 신호(EM1)는 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들을 광을 방출하지 않도록 제어할 수 있으며, 그에 의해 블랙 프레임을 디스플레이한다.

예를 들어, 도 10a에 예시된 디스플레이 패널(10)은 폴더블 디스플레이 패널일 수 있다. 디스플레이 패널(10)이 접혀진 상태에 있고, 보조 스크린이 디스플레이되지 않는 동안 주 스크린이 디스플레이되는 경우, 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 행들은 디스플레이되지 않도록 되어, 데이터 신호들(DATA)이 더 이상 보조 스크린에 제공될 필요가 없고, 따라서 디스플레이 패널의 전력 소비가 감소될 수 있다. 또한, 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛(PU2) 내의 픽셀 회로(100)는 저장 커패시터가 데이터 신호들(DATA)을 저장할 것을 더 이상 요구하지 않기 때문에, 저장 커패시터의 누설로 인한 무라의 문제 또한 제거되거나 회피될 수 있다.

디스플레이 패널(10)이 접혀진 상태에 있는 경우에 적용되는 제1 시작 신호(ESTV1) 및 제2 시작 신호(ESTV2)의 예들이 아래에 설명되고, 여기서 중복 설명하지 않는다는 점에 유의해야 한다.

또한, 본 개시내용의 실시예에 의해 제공되는 디스플레이 패널(10)에서, 제1 픽셀 유닛(PU1)의 크기 및 제2 픽셀 유닛(PU2)의 크기는 동일할 수 있고, 이 경우, 제1 디스플레이 영역(DR1)의 해상도는 제2 디스플레이 영역(DR2)의 해상도와 동일하며, 또한, 제1 픽셀 유닛(PU1)의 크기와 제2 픽셀 유닛(PU2)의 크기 역시 상이할 수 있고, 이 경우, 제1 디스플레이 영역(DR1)의 해상도와 제2 디스플레이 영역(DR2)의 해상도는 상이하다는 점을 유의한다. 예를 들어, 더 높은 해상도를 갖는 내용을 디스플레이하기 위해 주 스크린이 필요한 경우, 제1 픽셀 유닛(PU1)은 제2 픽셀 유닛(PU2)보다 작을 수 있다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 도 10a에 예시된 바와 같이, 제1 시작 신호 라인(ESL1) 및 제2 시작 신호 라인(ESL2)은 복수의 발광 제어 스캔 구동 회로(제1 발광 제어 스캔 구동 회로(EMDC1) 및 제2 발광 제어 스캔 구동 회로(EMDC2))의 복수의 디스플레이 영역(제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2))에 가까운 측에 제공되고, 제1 시작 신호 라인(ESL1)의 연장 방향과 제2 시작 신호 라인(ESL2)의 연장 방향은 동일하다.

본 개시내용의 실시예들은 상기 상황에 제한되지 않는다는 점에 유의해야 한다. 예를 들어, 도 10b에 예시된 바와 같이, 제1 시작 신호 라인(ESL1) 및 제2 시작 신호 라인(ESL2)은 또한 복수의 발광 제어 스캔 구동 회로(제1 발광 제어 스캔 구동 회로(EMDC1) 및 제2 발광 제어 스캔 구동 회로(EMDC2))의 복수의 디스플레이 영역(제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2))으로부터 떨어진 측에 제공될 수 있다.

예를 들어, 본 개시내용의 실시예들에서, 디스플레이 패널의 제2 디스플레이 영역(DR2)에서의 제2 픽셀 유닛들(PU2)의 마지막 행에 가까운 단부는 근단(예를 들어, 제어 회로에 가까운 단부)이라고 지칭되고, 디스플레이 패널의, 제1 디스플레이 영역(DR1)에서의 제1 픽셀 유닛들(PU1)의 제1 행에 가까운 단부는 원단(예를 들어, 제어 회로로부터 떨어진 단부)이라고 지칭된다. 예를 들어, 본 개시내용의 일부 실시예에 의해 제공되는 디스플레이 패널(10)에서, 도 10a에 예시된 바와 같이, 제1 시작 신호 라인(ESL1) 및 제2 시작 신호 라인(ESL2)은 둘 다 근단으로부터 원단으로 연장된다.

도 10a에 예시된 디스플레이 패널(10) 내의 제1 디스플레이 영역(DR1)이 제1 픽셀 유닛들(PU1)의 N개 행(N은 1보다 큰 정수)을 포함하고, 제2 디스플레이 영역(DR2)이 제2 픽셀 유닛들(PU2)의 N개 행을 포함하는 경우에, 도 11은 도 10a에 예시된 디스플레이 패널(10) 내의 제1 발광 제어 스캔 구동 회로(EMDC1), 제2 발광 제어 스캔 구동 회로(EMDC2), 제1 시작 신호 라인(ESL1), 및 제2 시작 신호 라인(ESL2)의 예를 나타낸다.

도 11에 예시된 바와 같이, 제1 발광 제어 스캔 구동 회로(EMDC1)는 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛(EGOA1)을 포함하고, 예를 들어, 제1 스테이지 제1 발광 제어 시프트 레지스터 유닛(EGOA1(1)), 제2 스테이지 제1 발광 제어 시프트 레지스터 유닛(EGOA1(2)), ..., 제N 스테이지 제1 발광 제어 시프트 레지스터 유닛(EGOA1(N))을 포함한다. 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛(EGOA1)의 각각의 스테이지는 제1 출력 전극(OE1)을 포함하고, 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛(EGOA1)의 복수의 제1 출력 전극(OE1)은 제1 발광 제어 펄스 신호들(EM1)을 순차적으로 출력하도록 구성된다. 예를 들어, 제1 스테이지 제1 발광 제어 시프트 레지스터 유닛(EGOA1(1))은 제1 발광 제어 펄스 신호(EM1(1))를 출력하고, 예를 들어, 제1 발광 제어 펄스 신호(EM1(1))는 광을 방출하도록 제1 픽셀 유닛들(PU1)의 제1 행을 제어하기 위해 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 제1 행에 제공된다.

도 11에 예시된 바와 같이, 제2 발광 제어 스캔 구동 회로(EMDC2)는 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛(EGOA2)을 포함하고, 예를 들어, 제1 스테이지 제2 발광 제어 시프트 레지스터 유닛(EGOA2(1)), 제2 스테이지 제2 발광 제어 시프트 레지스터 유닛(EGOA2(2)), ..., 제N 스테이지 제2 발광 제어 시프트 레지스터 유닛(EGOA2(N))을 포함한다. 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛(EGOA2)의 각각의 스테이지는 제2 출력 전극(OE2)을 포함하고, 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛(EGOA2)의 복수의 제2 출력 전극(OE2)은 제2 발광 제어 펄스 신호들(EM2)을 순차적으로 출력하도록 구성된다. 예를 들어, 제1 스테이지 제2 발광 제어 시프트 레지스터 유닛(EGOA2(1))은 제2 발광 제어 펄스 신호(EM2(1))를 출력하고, 예를 들어, 제2 발광 제어 펄스 신호(EM2(1))는 제2 픽셀 유닛들(PU2)의 제1 행을 제어하여 광을 방출하도록 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 제1 행에 제공된다.

예를 들어, 제1 시작 신호 라인(ESL1)은 복수의 제1 출력 전극(OE1) 각각과 적어도 부분적으로 중첩되고, 복수의 제2 출력 전극(OE2) 각각과 적어도 부분적으로 중첩되고; 그리고, 제2 시작 신호 라인(ESL2)은 복수의 제1 출력 전극(OE1) 각각과 적어도 부분적으로 중첩되고, 복수의 제2 출력 전극(OE2) 각각과 적어도 부분적으로 중첩된다.

도 11에 예시된 제1 출력 전극(OE1) 및 제2 출력 전극(OE2)의 폭들 및 길이들은 단지 개략적이고, 제1 시작 신호 라인(ESL1) 및 제2 시작 신호 라인(ESL2)의 길이들 및 폭들은 단지 개략적이며, 본 개시내용의 실시예들은 이러한 양태에서 제한되지 않는다는 점을 유의하여야 한다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널에서, 제1 출력 전극(OE1)은 제1 시작 신호 라인(ESL1) 및 제2 시작 신호 라인(ESL2)과 적어도 부분적으로 중첩되고, 제2 출력 전극(OE2)은 제1 시작 신호 라인(ESL1) 및 제2 시작 신호 라인(ESL2)과 적어도 부분적으로 중첩되고; 따라서, 제1 출력 전극(OE1)과 제1 시작 신호 라인(ESL1), 및 제2 시작 신호 라인(ESL2) 사이에 생성된 기생 커패시턴스들, 및 제2 출력 전극(OE2)과 제1 시작 신호 라인(ESL1), 및 제2 시작 신호 라인(ESL2) 사이에 생성된 기생 커패시턴스들은 대략 동일하고; 따라서, 제1 시작 신호(ESTV1) 및 제2 시작 신호(ESTV2)에 의해 제1 발광 제어 펄스 신호(EM1)에 야기되는 신호 지연, 및 제1 시작 신호(ESTV1) 및 제2 시작 신호(ESTV2) 내지 제2 발광 제어 펄스 신호(EM2)에 의해 야기되는 신호 지연은 대략 동일하며; 따라서, 디스플레이 패널의 주 스크린과 보조 스크린의 분할-스크린의 문제점이 제거되거나 회피될 수 있다.

예를 들어, 도 11에 예시된 바와 같이, 본 개시내용의 일부 실시예에 의해 제공되는 디스플레이 패널(10)에서, 제1 시작 신호 라인(ESL1)의 연장 방향을 따른 제1 시작 신호 라인(ESL1)의 길이는 제1 길이이고, 제2 시작 신호 라인(ESL2)의 연장 방향을 따른 제2 시작 신호 라인(ESL2)의 길이는 제2 길이이고, 제1 길이와 제2 길이 사이의 차이는 미리 결정된 오차 값보다 작다. 예를 들어, 미리 결정된 오차 값은 1㎛ 내지 10㎛ 이며, 예를 들어 제1 길이와 제2 길이는 동일하게 될 수 있다.

예를 들어, 제1 길이와 제2 길이를 동일하게 하기 위해, 제1 시작 신호 라인(ESL1)의 연장 방향과 제2 시작 신호 라인(ESL2)의 연장 방향은 서로 평행할 수 있으며, 그래서, 제1 출력 전극(OE1)의 연장 방향과 제2 출력 전극(OE2)의 연장 방향은 서로 평행하고, 제1 시작 신호 라인(ESL1)의 연장 방향은 제1 출력 전극(OE1)의 연장 방향에 수직이다. 이러한 방식으로, 디스플레이 패널의 분할-스크린 디스플레이의 문제점이 추가로 제거되거나 회피될 수 있다.

예를 들어, 도 10a에 예시된 바와 같이, 일부 실시예들에서, 제1 발광 제어 스캔 구동 회로(EMDC1)의 스캐닝 방향은 제2 발광 제어 스캔 구동 회로(EMDC2)의 스캐닝 방향과 동일하고, 제1 시작 신호 라인(ESL1)의 연장 방향 및 제2 시작 신호 라인(ESL2)의 연장 방향은 둘 다 제1 발광 제어 스캔 구동 회로(EMDC1)의 스캐닝 방향 및 제2 발광 제어 스캔 구동 회로(EMDC2)의 스캐닝 방향과 평행하다. 예를 들어, 제1 발광 제어 스캔 구동 회로(EMDC1)의 스캐닝 방향은 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 제1 행으로부터 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 마지막 행까지이고, 제2 발광 제어 스캔 구동 회로(EMDC2)의 스캐닝 방향은 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 제1 행으로부터 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 마지막 행까지이다.

예를 들어, 도 11에 예시된 바와 같이, 일부 실시예에서, 제1 시작 신호 라인(ESL1)의 연장 방향은 제1 출력 전극(OE1)의 연장 방향과 교차하고, 제2 출력 전극(OE2)의 연장 방향과 교차하며; 그리고, 제2 시작 신호 라인(ESL2)의 연장 방향은 제1 출력 전극(OE1)의 연장 방향과 교차되고, 제2 출력 전극(OE2)의 연장 방향과 교차된다.

예를 들어, 도 11에 예시된 바와 같이, 일부 실시예에서, 제1 시작 신호 라인(ESL1)의 연장 방향은 제1 출력 전극(OE1)의 연장 방향에 수직이고, 제2 출력 전극(OE2)의 연장 방향에 수직이며, 그리고, 제2 시작 신호 라인(ESL2)의 연장 방향은 제1 출력 전극(OE1)의 연장 방향에 수직이고, 제2 출력 전극(OE2)의 연장 방향에 수직이다.

예를 들어, 도 11에 예시된 바와 같이, 일부 실시예들에 의해 제공되는 디스플레이 패널에서, 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛들(EGOA1)의 제1 스테이지 제1 발광 제어 시프트 레지스터 유닛(EGOA1(1))은 제1 시작 신호(ESTV1)를 수신하기 위해 제1 시작 신호 라인(ESL1)에 전기적으로 접속된다.

복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛(EGOA2)의 제1 스테이지 제2 발광 제어 시프트 레지스터 유닛(EGOA2(1))은 제2 시작 신호(ESTV2)를 수신하기 위해 제2 시작 신호 라인(ESL2)에 전기적으로 접속된다.

예를 들어, 도 12a에 예시된 바와 같이, 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛들(EGOA1)의 각각의 스테이지는 제1 입력 전극(IE1)을 더 포함하고, 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛들(EGOA1)의 복수의 제1 출력 전극들(OE1)은 제1 발광 제어 펄스 신호들(EM1)을 순차적으로 제공하기 위해 제1 픽셀 유닛들(PU1)의 행들에 각각 전기적으로 접속된다. 제1 스테이지 제1 발광 제어 시프트 레지스터 유닛(EGOA1(1))의 제1 입력 전극(IE1)은 제1 시작 신호 라인(ESL1)에 전기적으로 접속된다. 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛(EGOA1)에서, 제1 스테이지 제1 발광 제어 시프트 레지스터 유닛(EGOA1(1))을 제외하고, 다른 스테이지들의 제1 발광 제어 시프트 레지스터 유닛들(EGOA1) 중 임의의 하나의 제1 입력 전극(IE1)은 다른 스테이지들의 제1 발광 제어 시프트 레지스터 유닛들(EGOA1) 중 임의의 하나 이전의 선행 스테이지의 제1 발광 제어 시프트 레지스터 유닛(EGOA1)의 제1 출력 전극(OE1)에 전기적으로 접속된다.

복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛(EGOA2)의 각각의 스테이지는 제2 입력 전극(IE2)을 더 포함하고, 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛(EGOA2)의 복수의 제2 출력 전극(OE2)은 제2 발광 제어 펄스 신호들(EM2)을 순차적으로 제공하기 위해 제2 픽셀 유닛들(PU2)의 행들에 각각 전기적으로 접속된다. 제1 스테이지 제2 발광 제어 시프트 레지스터 유닛(EGOA2(1))의 제2 입력 전극(IE2)은 제2 시작 신호 라인(ESL2)에 전기적으로 접속된다. 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛(EGOA2)에서, 제1 스테이지 제2 발광 제어 시프트 레지스터 유닛(EGOA2(1))을 제외하고, 다른 스테이지들의 제2 발광 제어 시프트 레지스터 유닛들(EGOA2) 중 임의의 하나의 제2 입력 전극(IE2)은 다른 스테이지들의 제2 발광 제어 시프트 레지스터 유닛들(EGOA2) 중 임의의 하나 이전의 선행 스테이지의 제2 발광 제어 시프트 레지스터 유닛(EGOA2)의 제2 출력 전극(OE2)에 전기적으로 접속된다.

예를 들어, 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 제1 픽셀 유닛(PU1)은 제1 픽셀 회로를 포함한다. 예를 들어, 제1 픽셀 회로는 도 2에 예시된 픽셀 회로(100)를 채택할 수 있고, 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않으며, 제1 픽셀 회로는 또한 다른 종래의 픽셀 회로를 채택할 수 있다. 제1 픽셀 회로는 제1 발광 제어 서브 회로를 포함하고, 제1 발광 제어 서브 회로는 제1 발광 제어 펄스 신호(EM1)를 수신하고, 제1 발광 제어 펄스 신호(EM1)에 응답하여 광을 방출하도록 제1 픽셀 유닛(PU1)을 제어하도록 구성된다.

예를 들어, 제2 픽셀 유닛(PU2)은 제2 픽셀 회로를 포함하고, 유사하게, 제2 픽셀 회로는 또한 도 2에 예시된 픽셀 회로(100)를 채택할 수 있고, 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않으며, 제2 픽셀 회로는 또한 다른 종래의 픽셀 회로를 채택할 수 있다. 제2 픽셀 회로는 제2 발광 제어 서브 회로를 포함하고, 제2 발광 제어 서브 회로는 제2 발광 제어 펄스 신호(EM2)를 수신하고, 제2 발광 제어 펄스 신호(EM2)에 응답하여 광을 방출하도록 제2 픽셀 유닛(PU2)을 제어하도록 구성된다.

도 12a에 예시된 바와 같이, 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)은 복수의 제1 발광 제어 라인들(EML1) 및 복수의 제2 발광 제어 라인들(EML2)을 더 포함한다.

복수의 제1 발광 제어 라인(EML1)은 복수의 제1 출력 전극(OE1)에 일대일 대응으로 각각 전기적으로 접속되고, 복수의 제1 발광 제어 라인(EML1)은 상이한 행들의 제1 픽셀 유닛들(PU1) 내의 제1 발광 제어 서브 회로들에 일대일 대응으로 각각 전기적으로 접속된다.

복수의 제2 발광 제어 라인(EML2)은 복수의 제2 출력 전극(OE2)에 일대일 대응으로 각각 전기적으로 접속되고, 복수의 제2 발광 제어 라인(EML2)은 상이한 행들의 제2 픽셀 유닛들(PU2) 내의 제2 발광 제어 서브 회로들에 일대일 대응으로 각각 전기적으로 접속된다.

도 12b에 예시된 바와 같이, 본 개시내용의 일부 실시예들에서, 디스플레이 패널(10)은 복수의 제1 발광 제어 라인들(EML1) 및 복수의 제2 발광 제어 라인들(EML2)을 포함한다. 도 12b에 예시된 바와 같이, 매 2개의 인접한 제1 발광 제어 라인들(EML1)은 복수의 제1 출력 전극(OE1) 중 동일한 하나의 제1 출력 전극(OE1)에 전기적으로 접속되며, 즉, 동일한 제1 발광 제어 시프트 레지스터 유닛(EGOA1)에 의해 출력되는 제1 발광 제어 펄스 신호(EM1)는 제1 픽셀 유닛들(PU1)의 2개의 인접한 행을 제어하는 데 사용된다. 이 경우, 제1 발광 제어 스캔 구동 회로(EMDC1)에 포함된 제1 발광 제어 시프트 레지스터 유닛들(EGOA1)의 수는 절반으로 감소될 수 있으며, 그래서, 제1 발광 제어 스캔 구동 회로(EMDC1)에 의해 점유되는 면적이 감소될 수 있다.

유사하게, 도 12b에 예시된 바와 같이, 매 2개의 인접한 제2 발광 제어 라인들(EML2)은 복수의 제2 출력 전극들(OE2) 중 동일한 하나의 제2 출력 전극(OE2)에 전기적으로 접속되며, 즉, 동일한 제2 발광 제어 시프트 레지스터 유닛(EGOA2)에 의해 출력되는 제2 발광 제어 펄스 신호(EM2)는 제2 픽셀 유닛들(PU2)의 2개의 인접한 행들을 제어하는 데 사용된다. 이 경우, 제2 발광 제어 스캔 구동 회로(EMDC2)에 포함되는 제2 발광 제어 시프트 레지스터 유닛들(EGOA2)의 수는 절반으로 감소될 수 있으며, 그래서, 제2 발광 제어 스캔 구동 회로(EMDC2)에 의해 점유되는 면적이 감소될 수 있다.

도 12a 및 도 12b에 예시된 바와 같이, 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)은 제어 회로(500)를 더 포함한다. 예를 들어, 제어 회로(500)는 제1 시작 신호(ESTV1)를 제공하기 위해 제1 시작 신호 라인(ESL1)에 전기적으로 접속되고, 제2 시작 신호(ESTV2)를 제공하기 위해 제2 시작 신호 라인(ESL2)에 전기적으로 접속되도록 구성된다.

예를 들어, 제어 회로(500)는 주문형 집적 회로 칩 또는 범용 집적 회로 칩일 수 있다. 예를 들어, 제어 회로(500)는 CPU(central processing unit), FPGA(field programmable logic gate array), 또는 데이터 처리 능력 및/또는 명령어 실행 능력을 갖는 다른 형태의 처리 유닛으로서 구현될 수 있으며, 이는 본 개시내용의 실시예들에서 제한되지 않는다. 예를 들어, 제어 회로(500)는 타이밍 제어기(T-con)로서 구현될 수 있다. 예를 들어, 제어 회로(500)는 클록 생성 회로를 포함하거나, 독립적으로 제공되는 클록 생성 회로에 결합된다. 클록 생성 회로는 클록 신호를 생성하는데 사용되고, 클록 신호의 펄스 폭은 필요에 따라 조정될 수 있으며, 그래서, 클록 신호는, 예를 들어, 제1 시작 신호(ESTV1) 및 제2 시작 신호(ESTV2)를 생성하는데 사용될 수 있다. 본 개시내용의 실시예들은 클록 생성 회로의 타입 및 구성을 제한하지 않는다.

예를 들어, 도 12a 및 도 12b에 예시된 바와 같이, 제어 회로(500)는 디스플레이 패널(10)의, 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 마지막 행에 가까운 단부에 제공된다.

상기 실시예는 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)을 포함하는 디스플레이 패널(10)을 예로서 들어 설명된다는 점에 유의해야 한다. 동일한 기술적 개념에 기초하여, 본 개시내용의 실시예들에 의해 제공되는 디스플레이 패널(10)은 3개 이상의 디스플레이 영역을 더 포함할 수 있고, 대응하여, 디스플레이 패널(10)은 3개의 시작 신호 라인 또는 더 많은 시작 신호 라인을 더 포함할 수 있고, 이는 본 개시내용의 실시예들에서 제한되지 않는다.

예를 들어, 도 13에 예시된 바와 같이, 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 복수의 디스플레이 영역들은 제3 디스플레이 영역(DR3) 및 제3 시작 신호 라인(ESL3)을 더 포함하고, 제3 디스플레이 영역(DR3)과 제1 디스플레이 영역(DR1)은 나란히 있고 서로 중첩되지 않고, 제3 디스플레이 영역(DR3)과 제2 디스플레이 영역(DR2)은 나란히 있고 서로 중첩되지 않고, 제3 디스플레이 영역(DR3)은 어레이로 배열되는 제3 픽셀 유닛들(PU3)의 행들을 포함한다. 도 13에 예시된 바와 같이, 제1 디스플레이 영역(DR1), 제2 디스플레이 영역(DR2), 및 제3 디스플레이 영역(DR3)은 서로 나란히 순차적으로 배열되고, 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않는다는 것에 유의해야 한다. 제1 디스플레이 영역(DR1), 제2 디스플레이 영역(DR2), 및 제3 디스플레이 영역(DR3)은 또한 다른 배열들을 채택할 수 있으며, 이는 본 개시내용의 실시예들에서 제한되지 않는다.

복수의 발광 제어 스캔 구동 회로는 제3 픽셀 유닛들(PU3)의 행들을 제어하여 광을 방출하기 위한 제3 발광 제어 스캔 구동 회로(EMDC3)를 더 포함하고, 제3 시작 신호 라인(ESL3)은 제3 발광 제어 스캔 구동 회로(EMDC3)에 전기적으로 접속되고, 제3 시작 신호(ESTV3)를 제3 발광 제어 스캔 구동 회로(EMDC3)에 제공하도록 구성된다.

예를 들어, 도 13에 예시된 바와 같이, 디스플레이 패널(10) 내의 제어 회로(500)는 제3 시작 신호(ESTV3)를 제공하기 위해 제3 시작 신호 라인(ESL3)에 추가로 전기적으로 접속된다.

도 25a에 예시된 바와 같이, 일부 실시예들에서, 디스플레이 패널(10)은 디스플레이 스캐닝을 수행하기 위해 제1 픽셀 유닛들(PU1)의 행들 및 제2 픽셀 유닛들(PU2)의 행들을 제어하기 위한 스위치 제어 스캔 구동 회로(SCDC)를 더 포함한다. 예를 들어, 스위치 제어 스캔 구동 회로(SCDC)는 복수의 캐스케이드형 스위치 제어 시프트 레지스터 유닛(SGOA)(예를 들어, 도 25a에 예시된 SGOA(1), SGOA(2), ..., SGOA(N), SGOA(N+1), SGOA(N+2), ..., SGOA(2N))을 포함한다. 예를 들어, 제1 스테이지 스위치 제어 시프트 레지스터 유닛(SGOA(1))은 프레임 스캔 신호(GSTV)를 수신하도록 구성되고, 스위치 제어 스캔 구동 회로(SCDC)는 프레임 스캔 신호(GSTV)에 의해 트리거되어 스위치 제어 펄스 신호들(예를 들어, 도 25a에 예시된 SC(1), SC(2), ..., SC(N), SC(N+1), SC(N+2), ..., SC(2N))을 순차적으로 출력할 수 있다. 예를 들어, 스위치 제어 펄스 신호들은 스위치 제어 라인들(SCL)을 통해 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1) 및 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)에 제공되어, 데이터 기입 또는 임계 전압 보상과 같은 동작들을 수행하도록 픽셀 유닛들을 제어한다. 예를 들어, 프레임 스캔 신호(GSTV)는 제어 회로(500)에 의해 제공될 수 있다.

도 25a에서, 명확성을 위해, 제1 발광 제어 스캔 구동 회로(EMDC1) 및 제2 발광 제어 스캔 구동 회로(EMDC2)는 주변 영역(PR)의 일 측에 제공되고, 스위치 제어 스캔 구동 회로(SCDC)는 주변 영역(PR)의 다른 측에 제공되며, 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않는다는 점에 유의해야 한다. 예를 들어, 스위치 제어 스캔 구동 회로(SCDC)와 제1 발광 제어 스캔 구동 회로(EMDC1), 및 제2 발광 제어 스캔 구동 회로(EMDC2)는 또한 주변 영역(PR)의 동일한 측에 제공될 수 있다.

본 개시내용의 실시예들은 도 25a에 예시된 상황에 제한되지 않는다. 예를 들어, 일부 다른 실시예들에서, 도 25b에 예시된 바와 같이, 스위치 제어 스캔 구동 회로(SCDC)는 복수의 발광 제어 스캔 구동 회로(예를 들어, 제1 발광 제어 스캔 구동 회로(EMDC1) 및 제2 발광 제어 스캔 구동 회로(EMDC2))와 복수의 디스플레이 영역(예를 들어, 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)) 사이에 제공된다. 대안적으로, 스위치 제어 스캔 구동 회로(SCDC)는 또한 복수의 발광 제어 스캔 구동 회로(예를 들어, 제1 발광 제어 스캔 구동 회로(EMDC1) 및 제2 발광 제어 스캔 구동 회로(EMDC2))의 복수의 디스플레이 영역(예를 들어, 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2))으로부터 떨어진 측에 제공될 수 있다.

또한, 본 개시내용의 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 예를 들어, 도 25c에 예시된 바와 같이, 디스플레이 패널(10)의 일 측에 복수의 발광 제어 스캔 구동 회로(예를 들어, 제1 발광 제어 스캔 구동 회로(EMDC1) 및 제2 발광 제어 스캔 구동 회로(EMDC2))를 제공하는 것으로 제한되지 않고, 디스플레이 패널(10)의 양 측면에 복수의 발광 제어 스캔 구동 회로를 제공하는 것도 가능하다. 이러한 방식으로, 대응하는 디스플레이 영역에 대한 발광 스캔 구동 회로의 구동 능력이 개선될 수 있다.

다른 예로서, 도 25d에 예시된 바와 같이, 디스플레이 패널(10)의 상이한 측들에, 각각, 제1 발광 제어 스캔 구동 회로(EMDC1) 및 제2 발광 제어 스캔 구동 회로(EMDC2)를 제공하는 것이 또한 가능하다.

본 개시내용의 적어도 하나의 실시예는 디스플레이 패널을 위한 구동 방법을 추가로 제공한다. 예를 들어, 도 10a에 예시된 바와 같이, 디스플레이 패널(10)은 복수의 디스플레이 영역을 포함하고, 복수의 디스플레이 영역은 나란히 있지만 서로 중첩되지 않는 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)을 포함하며, 제1 디스플레이 영역(DR1)은 어레이로 배열된 제1 픽셀 유닛들(PU1)의 행들을 포함하고, 제2 디스플레이 영역(DR2)은 어레이로 배열된 제2 픽셀 유닛들(PU2)의 행들을 포함한다. 디스플레이 패널(10)은 광을 방출하도록 제1 픽셀 유닛들(PU1)의 행들을 제어하기 위한 제1 발광 제어 스캔 구동 회로(EMDC1), 및 광을 방출하도록 제2 픽셀 유닛들(PU2)의 행들을 제어하기 위한 제2 발광 제어 스캔 구동 회로(EMDC2)를 더 포함한다.

구동 방법은 다음 동작 단계들을 포함한다.

단계 S10: 제1 시작 신호(ESTV1)를 제1 발광 제어 스캔 구동 회로(EMDC1)에 제공한다.

단계 S20: 제2 시작 신호(ESTV2)를 제2 발광 제어 스캔 구동 회로(EMDC2)에 제공하고, 제2 시작 신호(ESTV2) 및 제1 시작 신호(ESTV1)는 각각 독립적으로 인가된다.

본 개시내용의 실시예에 의해 제공되는 디스플레이 패널(10)을 위한 구동 방법에서, 제1 시작 신호(ESTV1)를 제1 발광 제어 스캔 구동 회로(EMDC1)에 제공함으로써, 제1 발광 제어 스캔 구동 회로(EMDC1)는 제1 시작 신호(ESTV1)에 의해 트리거되어 제1 발광 제어 펄스 신호(EM1)를 출력하여, 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들을 제어하여 광을 방출하고; 그리고, 제2 시작 신호(ESTV2)를 제2 발광 제어 스캔 구동 회로(EMDC2)에 제공함으로써, 제2 발광 제어 스캔 구동 회로(EMDC2)는 제2 시작 신호(ESTV2)에 의해 트리거되어 제2 발광 제어 펄스 신호(EM2)를 출력하여, 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 행들을 제어하여 광을 방출한다. 하나의 시작 신호 라인만을 사용하는 구동 방법과 비교하여, 본 개시내용의 실시예에 의해 제공된 디스플레이 패널(10)을 위한 구동 방법은 2개의 시작 신호를 각각 독립적으로 인가함으로써 복수의 디스플레이 영역의 독립적인 제어를 구현할 수 있다.

예를 들어, 도 10a에 예시된 디스플레이 패널(10)에서의 제1 디스플레이 영역(DR1)은 제1 픽셀 유닛들(PU1)의 N개의 행(N은 1보다 큰 정수)을 포함하고, 제2 디스플레이 영역(DR2)은 제2 픽셀 유닛들(PU2)의 N개의 행을 포함한다. 그러나, 본 개시내용의 실시예들은 이러한 상황을 포함하지만 이에 제한되지 않는다는 점에 유의해야 한다. 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2) 각각에 포함된 픽셀 유닛들의 행들의 수는 동일하거나 동일하지 않을 수 있고, 실제 요구들에 따라 설정될 수 있다. 이하의 실시예들은 이 경우를 예로서 들어 설명되고, 여기서 중복 설명하지 않는다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널을 위한 구동 방법은 다음 동작 단계들을 더 포함한다.

단계 S30: 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지만 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지 않는 경우, 제1 시작 신호(ESTV1)가 제1 펄스 신호가 되게 하여 제1 발광 제어 스캔 구동 회로(EMDC1)가 순차적으로 제1 발광 제어 펄스 신호(EM1)를 출력하는 것을 가능하게 하고, 제2 시작 신호(ESTV2)의 레벨이 무효 레벨이 되게 하여 제2 발광 제어 스캔 구동 회로(EMDC2)가 제2 고정 레벨 신호를 출력하는 것을 가능하게 한다.

본 개시내용의 실시예에서, 무효 레벨은 제1 시작 신호(ESTV1) 또는 제2 시작 신호(ESTV2)에 의해 선택될 수 있는 레벨이라는 점을 유의하여야 한다. 예를 들어, 제1 발광 제어 스캔 구동 회로(EMDC1)가 무효 레벨로 제1 시작 신호(ESTV1)를 수신할 때, 제1 발광 제어 스캔 구동 회로(EMDC1)는 고정 레벨로 신호를 출력할 수 있고, 신호는 광을 방출하지 않도록 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛(PU1)을 제어할 수 있다. 제2 발광 제어 스캔 구동 회로(EMDC2)가 무효 레벨로 제2 시작 신호(ESTV2)를 수신할 때, 제2 발광 제어 스캔 구동 회로(EMDC2)는 고정 레벨로 신호를 출력할 수 있고, 신호는 광을 방출하지 않도록 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛(PU2)을 제어할 수 있다. 본 개시내용의 실시예들에서, 무효 레벨은 고정 레벨로 제한되지 않는다. 무효 레벨은 무효 레벨이 상기 조건들을 만족하는 한, 특정 레벨 범위 내에서 변하는 레벨일 수 있거나, 고정 레벨일 수 있다. 이하의 실시예에서의 무효 레벨은 이와 동일하므로, 여기서 중복 설명하지 않는다.

예를 들어, 제2 시작 신호(ESTV2)의 무효 레벨은 제1 펄스 신호에서 하이 레벨이 될 수 있다. 제2 시작 신호(ESTV2)의 무효 레벨의 값 및 제2 발광 제어 스캔 구동 회로(EMDC2)에 의해 출력되는 제2 고정 레벨의 값은 동일하거나 동일하지 않을 수 있고, 본 개시내용의 실시예들은 이 양태에서 제한되지 않는다는 점에 유의해야 한다.

단계 S40: 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지만 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지 않는 경우, 제2 시작 신호(ESTV2)가 제2 펄스 신호가 되게 하여 제2 발광 제어 스캔 구동 회로(EMDC2)가 제2 발광 제어 펄스 신호(EM2)를 순차적으로 출력하는 것을 가능하게 하고, 제1 시작 신호(ESTV1)의 레벨이 무효 레벨이 되게 하여 제1 발광 제어 스캔 구동 회로(EMDC1)가 제1 고정 레벨 신호를 출력하는 것을 가능하게 한다. 예를 들어, 제1 시작 신호(ESTV1)의 무효 레벨은 제2 펄스 신호에서 하이 레벨이 될 수 있다. 제1 시작 신호(ESTV1)의 무효 레벨의 값 및 제1 발광 제어 스캔 구동 회로(EMDC1)에 의해 출력되는 제1 고정 레벨의 값은 동일하거나 동일하지 않을 수 있고, 본 개시내용의 실시예들은 이 양태에서 제한되지 않는다는 점에 유의해야 한다.

본 개시내용의 일부 실시예들에 의해 제공되는 구동 방법에서, 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지만 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지 않는 경우, 데이터 신호들(DATA)을 제2 디스플레이 영역(DR2)에 제공하지 않고 데이터 신호들(DATA)을 제1 디스플레이 영역(DR1)에 제공하는 단계를 포함한다.

예를 들어, 도 14에 예시된 바와 같이, 도 10a에 예시된 디스플레이 패널(10)에서의 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지만 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지 않는 경우, 즉, 주 스크린이 디스플레이를 위해 요구되지만 보조 스크린이 디스플레이를 위해 요구되지 않는 경우, 제1 시작 신호(ESTV1)가 제1 펄스 신호가 되도록 형성될 수 있고, 그래서, 제1 발광 제어 스캔 구동 회로(EMDC1)는 제1 시작 신호(ESTV1)에 의해 트리거되어 제1 발광 제어 펄스 신호들(EM1)(예를 들어, EM1(1), ..., EM1(N)을 포함함)을 순차적으로 출력하고, 제1 발광 제어 펄스 신호들(EM1)은 제1 디스플레이 영역(DR1)에서의 제1 픽셀 유닛들(PU1)의 N개의 행에 제공되어 수신되는 데이터 신호들(DATA)에 따라 제1 디스플레이 영역(DR1)이 디스플레이될 수 있게 한다.

또한, 제2 시작 신호(ESTV2)의 레벨은 무효 레벨이 되고, 예를 들어, 제2 시작 신호(ESTV2)의 레벨은 하이 레벨이 된다. 도 5에 예시된 발광 제어 시프트 레지스터 유닛(EGOA)의 작동 원리에 대한 상기 설명에 따르면, 시작 신호가 하이 레벨에 있을 때, 도 5에 예시된 발광 제어 시프트 레지스터 유닛(EGOA)에 의해 출력되는 발광 제어 신호(EM)는 하이 레벨에 있고, 따라서 제2 시작 신호(ESTV2)는 하이 레벨에 유지되고, 따라서 제2 발광 제어 스캔 구동 회로(EMDC2)에 의해 출력되는 제2 발광 제어 펄스 신호(EM2)는 하이 레벨에 있다. 제2 발광 제어 펄스 신호(EM2)는 제2 디스플레이 영역(DR2)에서 제2 픽셀 유닛들(PU2)의 N개의 행에 제공되어, 제2 디스플레이 영역(DR2)이 디스플레이를 수행하지 않는다. 제2 디스플레이 영역(DR2)이 디스플레이될 필요가 없기 때문에, 데이터 신호들(DATA)을 제2 디스플레이 영역(DR2)에 제공할 필요가 없다.

본 개시내용의 일부 실시예들에 의해 제공되는 구동 방법에서, 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지만 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지 않는 경우, 데이터 신호들(DATA)을 제1 디스플레이 영역(DR1)에 제공하지 않고 데이터 신호들(DATA)을 제2 디스플레이 영역(DR2)에 제공하는 단계를 포함한다.

예를 들어, 도 15에 예시된 바와 같이, 도 10a에 예시된 디스플레이 패널(10) 내의 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지만 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지 않는 경우, 즉, 보조 스크린이 디스플레이를 위해 요구되지만 주 스크린이 디스플레이를 위해 요구되지 않는 경우, 제2 시작 신호(ESTV2)가 제2 펄스 신호가 되도록 형성될 수 있고, 그래서, 제2 발광 제어 스캔 구동 회로(EMDC2)는 제2 발광 제어 펄스 신호들(EM2)(예를 들어, EM2(1), ..., EM2(N)를 포함함)을 순차적으로 출력하기 위해 제2 시작 신호(ESTV2)에 의해 트리거될 수 있고, 제2 발광 제어 펄스 신호들(EM2)은 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 N개의 행에 제공되어, 수신되는 데이터 신호들(DATA)에 따라 제2 디스플레이 영역(DR2)이 디스플레이될 수 있게 한다.

또한, 제1 시작 신호(ESTV1)의 레벨은 무효 레벨이 되고, 예를 들어, 제1 시작 신호(ESTV1)의 레벨은 하이 레벨이 된다. 도 5에 예시된 발광 제어 시프트 레지스터 유닛(EGOA)의 작동 원리에 대한 상기 설명에 따르면, 시작 신호가 하이 레벨에 있을 때, 도 5에 예시된 발광 제어 시프트 레지스터 유닛(EGOA)에 의해 출력되는 발광 제어 신호(EM)는 하이 레벨에 있고, 따라서 제1 시작 신호(ESTV1)는 하이 레벨에 유지되고, 따라서 제1 발광 제어 스캔 구동 회로(EMDC1)에 의해 출력되는 제1 발광 제어 펄스 신호(EM1)는 하이 레벨에 있다. 제1 발광 제어 펄스 신호(EM1)는 제1 디스플레이 영역(DR1)에서 제1 픽셀 유닛들(PU1)의 N개의 행에 제공되어, 제1 디스플레이 영역(DR1)이 디스플레이를 수행하지 않는다. 제1 디스플레이 영역(DR1)이 디스플레이될 필요가 없기 때문에, 데이터 신호들(DATA)을 제1 디스플레이 영역(DR1)에 제공할 필요가 없다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널의 구동 방법에서, 디스플레이 패널의 하나의 디스플레이 영역만이 디스플레이를 위해 요구되는 경우, 디스플레이 영역을 제어하는 발광 제어 스캔 구동 회로에 의해 수신되는 시작 신호는 유효 펄스 신호로 되고, 다른 디스플레이 영역들을 제어하는 발광 제어 스캔 구동 회로에 의해 수신되는 시작 신호의 레벨은 무효 레벨(예를 들어, 하이 레벨)이 되어, 더 이상 디스플레이를 위해 요구되지 않는 디스플레이 영역들에 데이터 신호들(DATA)을 제공할 필요가 없게 되어, 디스플레이 패널의 전력 소비를 감소시킨다. 또한, 디스플레이에 요구되지 않는 디스플레이 영역의 저장 커패시터는 더 이상 데이터 신호들(DATA)을 저장할 필요가 없기 때문에, 저장 커패시터의 누설로 인한 무라의 문제점도 제거되거나 회피될 수 있다.

본 개시내용의 실시예들은 상기 상황들을 포함하지만 이에 제한되지 않는다는 점에 유의해야 한다. 예를 들어, 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널을 위한 구동 방법에서, 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지만 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지 않는 경우, 데이터 신호들은 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2) 둘 다에 제공되고; 그리고, 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지만 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지 않는 경우에, 데이터 신호들은 제2 디스플레이 영역(DR2) 및 제1 디스플레이 영역(DR1) 둘 다에 제공된다.

예를 들어, 본 개시내용의 일부 실시예들에서, 제1 고정 레벨 신호의 레벨은 제2 고정 레벨 신호의 레벨과 동일할 수 있다. 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않으며, 예를 들어, 제1 고정 레벨 신호의 레벨은 또한 제2 고정 레벨 신호의 레벨과 동일하지 않을 수 있다.

단계 S51: 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되는 경우, 제1 시작 신호(ESTV1)가 제1 펄스 신호가 되게 하여 제1 발광 제어 스캔 구동 회로(EMDC1)가 제1 발광 제어 펄스 신호(EM1)를 순차적으로 출력할 수 있게 한다.

단계 S52: 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛(EGOA1) 중 최종-스테이지 제1 발광 제어 시프트 레지스터 유닛(EGOA1)이 동작할 때, 제2 시작 신호(ESTV2)를 제2 발광 제어 스캔 구동 회로(EMDC2)에 제공하고; 및 제2 시작 신호(ESTV2)가 제2 펄스 신호가 되게 하여 제2 발광 제어 스캔 구동 회로(EMDC2)가 제2 발광 제어 펄스 신호들(EM2)을 순차적으로 출력하는 것을 가능하게 한다.

예를 들어, 도 16에 예시된 바와 같이, 도 10a에 예시된 디스플레이 패널(10)에서의 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되는 경우에, 즉, 주 스크린 및 보조 스크린이 디스플레이를 위해 요구되는 경우에, 먼저, 제1 시작 신호(ESTV1)가 제1 펄스 신호로 될 수 있고, 따라서 제1 발광 제어 스캔 구동 회로(EMDC1)는 제1 시작 신호(ESTV1)에 의해 트리거되어 제1 발광 제어 펄스 신호들(EM1)(예를 들어, EM1(1), ..., EM1(N)을 포함함)을 순차적으로 출력하고, 제1 발광 제어 펄스 신호들(EM1)은 제1 디스플레이 영역(DR1)에서의 제1 픽셀 유닛들(PU1)의 N개의 행에 제공되어 제1 디스플레이 영역(DR1)이 수신되는 데이터 신호들(DATA)에 따라 디스플레이될 수 있게 한다.

그 후, 상기 단계 S52가 실행되고, 제2 시작 신호(ESTV2)가 제2 펄스 신호로 되어, 제2 발광 제어 스캔 구동 회로(EMDC2)가 (예를 들어, EM2(1), ..., EM2(N)를 포함하는) 제2 발광 제어 펄스 신호들(EM2)을 순차적으로 출력하기 위해 제2 시작 신호(ESTV2)에 의해 트리거되고, 제2 발광 제어 펄스 신호들(EM2)이 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 N개의 행에 제공되어, 수신되는 데이터 신호들(DATA)에 따라 제2 디스플레이 영역(DR2)이 디스플레이될 수 있게 한다.

디스플레이 패널에 제공되는 데이터 신호들(DATA)은 디스플레이될 영역에 대응할 필요가 있고, 예를 들어, 제1 디스플레이 영역(DR1)이 디스플레이될 때, 제1 디스플레이 영역(DR1)에 대한 데이터 신호들(DATA)은 디스플레이 패널에 제공되고, 제2 디스플레이 영역(DR2)이 디스플레이될 때, 제2 디스플레이 영역(DR2)에 대한 데이터 신호들(DATA)은 디스플레이 패널에 제공된다는 점을 여기서 유의하여야 한다. 예를 들어, 데이터 신호들(DATA)은 제어 회로 또는 데이터 구동 회로에 의해 제공될 수 있다.

예를 들어, 본 개시내용의 일부 실시예들에서, 도 16에 예시된 바와 같이, 제1 펄스 신호(도 16의 제1 시작 신호(ESTV1))의 펄스 폭 및 제2 펄스 신호(도 16의 제2 시작 신호(ESTV2))의 펄스 폭은 동일할 수 있다. 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않으며, 예를 들어, 본 개시내용의 일부 다른 실시예들에서, 도 17에 예시된 바와 같이, 제1 펄스 신호(도 17의 제1 시작 신호(ESTV1))의 펄스 폭 및 제2 펄스 신호(도 17의 제2 시작 신호(ESTV2))의 펄스 폭은 또한 상이할 수 있다.

예를 들어, 사용자가 접혀진 상태를 더 자주 사용하는 경우(예를 들어, 디스플레이 패널이 접혀진 상태에 있을 때, 주 스크린만이 디스플레이되고 보조 스크린이 디스플레이되지 않음), 기간 누적 이후에, 주 스크린의 조명 시간 지속기간이 보조 스크린의 조명 시간 지속기간보다 길기 때문에, 주 스크린의 제1 픽셀 유닛(PU1) 내의 발광 엘리먼트의 감쇠는 보조 스크린의 제2 픽셀 유닛(PU2) 내의 발광 엘리먼트의 감쇠보다 더 강하다. 이 경우, 디스플레이 패널이 평면 상태에 있을 때, 예를 들어, 동일한 그레이스케일 전압 값이 주 스크린 및 보조 스크린에 입력되면, 주 스크린의 밝기는 보조 스크린의 밝기보다 낮을 수 있다. 이 경우, 주 스크린 및 보조 스크린의 전체 밝기 균일성을 개선하기 위해, 주 스크린의 밝기는 증가될 필요가 있거나 보조 스크린의 밝기가 감소될 필요가 있다. 예를 들어, 도 17에 예시된 바와 같이, 제2 시작 신호(ESTV2)의 펄스 폭이 제1 시작 신호(ESTV1)의 펄스 폭보다 커지게 함으로써, 주 스크린의 밝기는 보조 스크린의 밝기에 더 가깝게 될 수 있다. 예를 들어, 제2 시작 신호(ESTV2)의 펄스 폭 및 제1 시작 신호(ESTV1)의 펄스 폭을 조절함으로써, 디스플레이 패널이 밝기차를 갖는 스크린의 문제점을 발생시키는 것을 최종적으로 회피하는 것이 가능하다.

도 13에 예시된 바와 같이, 디스플레이 패널(10)은 제3 디스플레이 영역(DR3)을 더 포함한다. 제3 디스플레이 영역(DR3)과 제1 디스플레이 영역(DR1)은 나란히 있고 서로 중첩되지 않고, 제3 디스플레이 영역(DR3)과 제2 디스플레이 영역(DR2)은 나란히 있고 서로 중첩되지 않고, 제3 디스플레이 영역(DR3)은 어레이로 배열되는 제3 픽셀 유닛들(PU3)의 행들을 포함하고, 디스플레이 패널(10)은 광을 방출하도록 제3 픽셀 유닛(PU3)의 행들을 제어하기 위한 제3 발광 제어 스캔 구동 회로(EMDC3)를 더 포함한다. 이 경우, 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널을 위한 구동 방법은 다음 동작 단계들을 더 포함한다.

단계 S60: 제3 시작 신호(ESTV3)를 제3 발광 제어 스캔 구동 회로(EMDC3)에 제공하고; 그리고, 제3 시작 신호(ESTV3) 및 제1 시작 신호(ESTV1)는 각각 독립적으로 인가되고, 제3 시작 신호(ESTV3) 및 제2 시작 신호(ESTV2)는 각각 독립적으로 인가된다.

단계 S71: 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지만 제2 디스플레이 영역(DR2) 및 제3 디스플레이 영역(DR3)이 디스플레이를 위해 요구되지 않는 경우, 제1 시작 신호(ESTV1)가 제1 펄스 신호가 되게 하여 제1 발광 제어 스캔 구동 회로(EMDC1)가 순차적으로 제1 발광 제어 펄스 신호(EM1)를 출력하는 것을 가능하게 한다.

단계 S72: 제2 시작 신호(ESTV2)의 레벨이 무효 레벨이 되게 하여 제2 발광 제어 스캔 구동 회로(EMDC2)가 제2 고정 레벨 신호를 출력하는 것을 가능하게 하고, 제3 시작 신호(ESTV3)의 레벨이 무효 레벨이 되게 하여 제3 발광 제어 스캔 구동 회로(EMDC3)가 제3 고정 레벨 신호를 출력하는 것을 가능하게 한다.

본 개시내용의 일부 실시예들에 의해 제공되는 구동 방법에서, 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지만 제2 디스플레이 영역(DR2) 및 제3 디스플레이 영역(DR3)이 디스플레이를 위해 요구되지 않는 경우, 데이터 신호들(DATA)을 제2 디스플레이 영역(DR2) 및 제3 디스플레이 영역(DR3)에 제공하지 않고 데이터 신호들(DATA)을 제1 디스플레이 영역(DR1)에 제공한다.

예를 들어, 도 18에 예시된 바와 같이, 도 13에 예시된 디스플레이 패널(10)에서의 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지만 제2 디스플레이 영역(DR2) 및 제3 디스플레이 영역(DR3)이 디스플레이를 위해 요구되지 않는 경우에, 제1 시작 신호(ESTV1)는 제1 펄스 신호가 되도록 형성될 수 있고, 그래서, 제1 발광 제어 스캔 구동 회로(EMDC1)는 (예를 들어, EM1(1), ..., EM1(N)을 포함하는) 제1 발광 제어 펄스 신호들(EM1)을 순차적으로 출력하기 위해 제1 시작 신호(ESTV1)에 의해 트리거되고, 제1 발광 제어 펄스 신호들(EM1)은 제1 디스플레이 영역(DR1)에서의 제1 픽셀 유닛들(PU1)의 N개의 행에 제공되어, 제1 디스플레이 영역(DR1)이 수신되는 데이터 신호들(DATA)에 따라 디스플레이될 수 있게 한다.

또한, 제2 시작 신호(ESTV2)의 레벨은 무효 레벨이 되고, 예를 들어, 제2 시작 신호(ESTV2)의 레벨은 하이 레벨이 되어, 제2 발광 제어 스캔 구동 회로(EMDC2)에 의해 출력되는 제2 발광 제어 펄스 신호(EM2)는 하이 레벨에 있다. 제2 발광 제어 펄스 신호(EM2)는 제2 디스플레이 영역(DR2)에서 제2 픽셀 유닛들(PU2)의 N개의 행에 제공되어, 제2 디스플레이 영역(DR2)이 디스플레이를 수행하지 않는다. 제3 시작 신호(ESTV3)의 레벨은 무효 레벨이 되고, 예를 들어, 제3 시작 신호(ESTV3)의 레벨은 하이 레벨이 되어, 제3 발광 제어 스캔 구동 회로(EMDC3)에 의해 출력되는 제3 발광 제어 펄스 신호(EM3)는 하이 레벨이 된다. 제3 발광 제어 펄스 신호(EM3)는 제3 디스플레이 영역(DR3) 내의 제3 픽셀 유닛들(PU3)의 N개의 행에 제공되어, 제3 디스플레이 영역(DR3)은 디스플레이를 수행하지 않는다. 제2 디스플레이 영역(DR2) 및 제3 디스플레이 영역(DR3)이 디스플레이를 위해 요구되지 않기 때문에, 데이터 신호들(DATA)을 제2 디스플레이 영역(DR2) 및 제3 디스플레이 영역(DR3)에 제공할 필요가 없다.

예를 들어, 본 개시내용의 일부 실시예들에서, 제2 고정 레벨 신호의 레벨은 제3 고정 레벨 신호의 레벨과 동일할 수 있다. 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않으며, 예를 들어, 제2 고정 레벨 신호의 레벨은 또한 제3 고정 레벨 신호의 레벨과 동일하지 않을 수 있다.

단계 S81: 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지만 제3 디스플레이 영역(DR3)이 디스플레이를 위해 요구되지 않는 경우, 제1 시작 신호(ESTV1)가 제1 펄스 신호가 되게 하여 제1 발광 제어 스캔 구동 회로(EMDC1)가 제1 발광 제어 펄스 신호(EM1)를 순차적으로 출력할 수 있게 한다.

단계 S82: 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛(EGOA1)의 최종-스테이지 제1 발광 제어 시프트 레지스터 유닛(EGOA1)이 동작할 때, 제2 시작 신호(ESTV2)를 제2 발광 제어 스캔 구동 회로(EMDC2)에 제공하여, 제2 시작 신호(ESTV2)가 제2 펄스 신호로 하여금 제2 발광 제어 스캔 구동 회로(EMDC2)가 제2 발광 제어 펄스 신호들(EM2)을 순차적으로 출력할 수 있게 한다.

단계 S83: 제3 시작 신호(ESTV3)의 레벨이 무효 레벨이 되게 한다.

본 개시내용의 일부 실시예들에 의해 제공되는 구동 방법에서, 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지만 제3 디스플레이 영역(DR3)이 디스플레이를 위해 요구되지 않는 경우, 데이터 신호들(DATA)을 제3 디스플레이 영역(DR3)에 제공하지 않고 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)에 데이터 신호들(DATA)을 제공한다.

예를 들어, 도 19에 예시된 바와 같이, 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지만 제3 디스플레이 영역(DR3)이 디스플레이를 위해 요구되지 않는 경우, 먼저, 제1 시작 신호(ESTV1)가 제1 펄스 신호가 되도록 형성될 수 있고, 그래서, 제1 발광 제어 스캔 구동 회로(EMDC1)는 제1 시작 신호(ESTV1)에 의해 트리거되어(예를 들어, EM1(1), ..., EM1(N)을 포함하는) 제1 발광 제어 펄스 신호들(EM1)을 순차적으로 출력하고, 제1 발광 제어 펄스 신호들(EM1)은 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 N개의 행에 제공되어, 제1 디스플레이 영역(DR1)이 수신되는 데이터 신호들(DATA)에 따라 디스플레이될 수 있게 한다.

그 다음, 상기 단계 S82가 실행되고, 제2 시작 신호(ESTV2)가 제2 펄스 신호로 되어, 제2 발광 제어 스캔 구동 회로(EMDC2)가(예를 들어, EM2(1), ..., EM2(N)를 포함하는) 제2 발광 제어 펄스 신호들(EM2)을 순차적으로 출력하기 위해 제2 시작 신호(ESTV2)에 의해 트리거되고, 제2 발광 제어 펄스 신호들(EM2)이 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 N개의 행에 제공되어, 수신되는 데이터 신호들(DATA)에 따라 제2 디스플레이 영역(DR2)이 디스플레이될 수 있게 한다.

또한, 제3 시작 신호(ESTV3)의 레벨은 무효 레벨이 되고, 예를 들어, 제3 시작 신호(ESTV3)의 레벨은 하이 레벨이 되어, 제3 발광 제어 스캔 구동 회로(EMDC3)에 의해 출력되는 제3 발광 제어 펄스 신호(EM3)는 하이 레벨이 된다. 제3 발광 제어 펄스 신호(EM3)는 제3 디스플레이 영역(DR3) 내의 제3 픽셀 유닛들(PU3)의 N개의 행에 제공되어, 제3 디스플레이 영역(DR3)은 디스플레이를 수행하지 않는다. 제3 디스플레이 영역(DR3)이 디스플레이를 위해 요구되지 않기 때문에, 데이터 신호들(DATA)을 제3 디스플레이 영역(DR3)에 제공할 필요가 없다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널의 구동 방법에서, 디스플레이 패널의 디스플레이 영역들의 일부만이 디스플레이를 위해 요구되는 경우, 디스플레이 영역들의 일부를 제어하는 발광 제어 스캔 구동 회로들에 의해 수신되는 시작 신호들은 유효 펄스 신호가 되게 형성되고, 다른 디스플레이 영역들을 제어하는 발광 제어 스캔 구동 회로에 의해 수신되는 시작 신호의 레벨은 무효 레벨(예를 들어, 하이 레벨)이 되어, 더 이상 디스플레이를 위해 요구되지 않는 디스플레이 영역들에 데이터 신호들(DATA)을 제공할 필요가 없게 되어, 디스플레이 패널의 전력 소비를 감소시킨다. 또한, 디스플레이에 요구되지 않는 디스플레이 영역의 저장 커패시터는 더 이상 데이터 신호들(DATA)을 저장할 필요가 없기 때문에, 저장 커패시터의 누설로 인한 무라의 문제점도 제거되거나 회피될 수 있다.

단계 S91: 제1 디스플레이 영역(DR1), 제2 디스플레이 영역(DR2), 및 제3 디스플레이 영역(DR3)이 디스플레이를 위해 요구되는 경우, 제1 시작 신호(ESTV1)가 제1 펄스 신호가 되게 하여 제1 발광 제어 스캔 구동 회로(EMDC1)가 제1 발광 제어 펄스 신호(EM1)를 순차적으로 출력할 수 있게 한다.

단계 S92: 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛(EGOA1)의 최종-스테이지 제1 발광 제어 시프트 레지스터 유닛(EGOA1)이 동작할 때, 제2 시작 신호(ESTV2)를 제2 발광 제어 스캔 구동 회로(EMDC2)에 제공하고, 제2 시작 신호(ESTV2)가 제2 펄스 신호가 되게 하여 제2 발광 제어 스캔 구동 회로(EMDC2)가 제2 발광 제어 펄스 신호들(EM2)을 순차적으로 출력할 수 있게 한다.

단계 S93: 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛(EGOA2)의 최종-스테이지 제2 발광 제어 시프트 레지스터 유닛(EGOA2)이 동작할 때, 제3 시작 신호(ESTV3)를 제3 발광 제어 스캔 구동 회로(EMDC3)에 제공하고, 제3 시작 신호(ESTV3)가 제3 펄스 신호가 되게 하여 제3 발광 제어 스캔 구동 회로(EMDC3)가 제3 발광 제어 펄스 신호들(EM3)을 순차적으로 출력할 수 있게 한다.

예를 들어, 도 20에 예시된 바와 같이, 제1 디스플레이 영역(DR1), 제2 디스플레이 영역(DR2), 및 제3 디스플레이 영역(DR3)이 디스플레이를 위해 요구되는 경우, 먼저, 제1 시작 신호(ESTV1)가 제1 펄스 신호가 되게 형성될 수 있고, 그래서, 제1 발광 제어 스캔 구동 회로(EMDC1)는 제1 시작 신호(ESTV1)에 의해 트리거되어 제1 발광 제어 펄스 신호(EM1)(예를 들어, EM1(1), ..., EM1(N)을 포함함)를 순차적으로 출력하고, 제1 발광 제어 펄스 신호(EM1)는 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 N개의 행에 제공되어 제1 디스플레이 영역(DR1)이 수신되는 데이터 신호들(DATA)에 따라 디스플레이될 수 있게 한다.

그 후, 상기 단계 S92가 실행되고, 제2 시작 신호(ESTV2)가 제2 펄스 신호로 되어, 제2 발광 제어 스캔 구동 회로(EMDC2)가 제2 시작 신호(ESTV2)에 의해 트리거되어 제2 발광 제어 펄스 신호(EM2)(예를 들어, EM2(1), ..., EM2(N)를 포함함)를 순차적으로 출력하고, 제2 발광 제어 펄스 신호(EM2)가 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 N 행에 제공되어, 제2 디스플레이 영역(DR2)이 수신되는 데이터 신호(DATA)에 따라 디스플레이될 수 있게 한다.

그 다음, 상기 단계(S93)가 실행되고, 제3 시작 신호(ESTV3)가 제3 펄스 신호로 되어, 제3 발광 제어 스캔 구동 회로(EMDC3)가 제3 시작 신호(ESTV3)에 의해 트리거되어(예를 들어, EM3(1), ..., EM3(N)을 포함하는) 제3 발광 제어 펄스 신호들(EM3)을 순차적으로 출력하고, 제3 발광 제어 펄스 신호들(EM3)이 제3 디스플레이 영역(DR3) 내의 제3 픽셀 유닛들(PU3)의 N 행에 제공되어, 제3 디스플레이 영역(DR3)이 수신되는 데이터 신호들(DATA)에 따라 디스플레이될 수 있게 한다.

본 개시내용의 적어도 하나의 실시예는 도 12a에 예시된 바와 같은 디스플레이 패널(10)을 추가로 제공하고, 디스플레이 패널(10)은 복수의 디스플레이 영역들, 복수의 발광 제어 스캔 구동 회로들, 및 제어 회로(500)를 포함한다.

복수의 디스플레이 영역은 나란히 있지만 서로 중첩되지 않는 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)을 포함하고, 제1 디스플레이 영역(DR1)은 어레이로 배열된 제1 픽셀 유닛들(PU1)의 행들을 포함하고, 제2 디스플레이 영역(DR2)은 어레이로 배열된 제2 픽셀 유닛들(PU2)의 행들을 포함한다.

복수의 발광 제어 스캔 구동 회로는 광을 방출하도록 제1 픽셀 유닛들(PU1)의 행들을 제어하기 위한 제1 발광 제어 스캔 구동 회로(EMDC1), 및 광을 방출하도록 제2 픽셀 유닛들(PU2)의 행들을 제어하기 위한 제2 발광 제어 스캔 구동(EMDC2)을 포함한다.

제어 회로(500)는 제1 발광 제어 스캔 구동 회로(EMDC1) 및 제2 발광 제어 스캔 구동 회로(EMDC2)에 전기적으로 접속되고, 제1 시작 신호(ESTV1)를 제1 발광 제어 스캔 구동 회로(EMDC1)에 제공하고 제2 시작 신호(ESTV2)를 제2 발광 제어 스캔 구동 회로(EMDC2)에 제공하도록 구성되고, 제2 시작 신호(ESTV2) 및 제1 시작 신호(ESTV1)는 제어 회로(500)에 의해 독립적으로 제공된다.

예를 들어, 도 12a에 예시된 바와 같이, 제어 회로(500)는 제1 시작 신호 라인(ESL1)을 통해 제1 발광 제어 스캔 구동 회로(EMDC1)에 전기적으로 접속될 수 있고, 제어 회로(500)는 제2 시작 신호 라인(ESL2)을 통해 제2 발광 제어 스캔 구동 회로(EMDC2)에 전기적으로 접속될 수 있다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 제어 회로(500)는 상기 단계들 S30 및 S40을 수행하도록 추가로 구성된다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 제어 회로(500)는, 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지만 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지 않는 경우에, 데이터 신호들(DATA)을 제2 디스플레이 영역(DR2)에 제공하지 않고 데이터 신호들(DATA)을 제1 디스플레이 영역(DR1)에 제공하고; 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지만 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지 않는 경우에, 데이터 신호들(DATA)을 제1 디스플레이 영역(DR1)에 제공하지 않고 데이터 신호들(DATA)을 제2 디스플레이 영역(DR2)에 제공하도록 추가로 구성된다.

본 개시내용의 실시예들은 상기 상황들을 포함하지만 이에 제한되지 않는다는 점에 유의해야 한다. 예를 들어, 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널에서, 제어 회로(500)는, 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지만 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지 않는 경우에, 데이터 신호들(DATA)을 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2) 둘 다에 제공하고; 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지만 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지 않는 경우에, 데이터 신호들(DATA)을 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2) 둘 다에 제공하도록 추가로 구성된다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 도 12a에 예시된 바와 같이, 제1 발광 제어 스캔 구동 회로(EMDC1)는 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛(EGOA1)을 포함하고, 예를 들어, 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛(EGOA1) 각각은 도 5에 예시된 회로 구조를 채택할 수 있다. 제어 회로(500)는 상기 단계들 S51 및 S52를 수행하도록 추가로 구성된다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 도 13에 예시된 바와 같이, 복수의 디스플레이 영역들은 제3 디스플레이 영역(DR3)을 더 포함하고, 제3 디스플레이 영역(DR3)과 제1 디스플레이 영역(DR1)은 나란히 있고 서로 중첩되지 않고, 제3 디스플레이 영역(DR3)과 제2 디스플레이 영역(DR2)은 나란히 있고 서로 중첩되지 않고, 제3 디스플레이 영역(DR3)은 어레이로 배열된 제3 픽셀 유닛들(PU3)의 행들을 포함한다. 디스플레이 패널(10)은 광을 방출하도록 제3 픽셀 유닛들(PU3)의 행들을 제어하기 위한 제3 발광 제어 스캔 구동 회로(EMDC3)를 더 포함하고, 제어 회로(500)는 상기 단계 S60을 수행하도록 추가로 구성된다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 제어 회로(500)는 상기 단계들 S71 및 S72를 수행하도록 추가로 구성된다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 제어 회로(500)는, 제1 디스플레이 영역(DR1)이 디스플레이를 위해 요구되지만 제2 디스플레이 영역(DR2) 및 제3 디스플레이 영역(DR3)이 디스플레이를 위해 요구되지 않는 경우에, 데이터 신호들(DATA)을 제2 디스플레이 영역(DR2) 및 제3 디스플레이 영역(DR3)에 제공하지 않고 데이터 신호들(DATA)을 제1 디스플레이 영역(DR1)에 제공하도록 추가로 구성된다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 제어 회로(500)는 상기 단계들 S81, S82, 및 S83을 수행하도록 추가로 구성된다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 제어 회로(500)는, 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)이 디스플레이를 위해 요구되지만 제3 디스플레이 영역(DR3)이 디스플레이를 위해 요구되지 않는 경우에, 데이터 신호들(DATA)을 제3 디스플레이 영역(DR3)에 제공하지 않고 데이터 신호들(DATA)을 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)에 제공하도록 추가로 구성된다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 제어 회로(500)는 상기 단계들 S91, S92, 및 S93을 수행하도록 추가로 구성된다.

도 21에 예시하는 바와 같이, 전술한 바와 같이, 디스플레이 패널의 제1 디스플레이 영역(DR1)(주 스크린)이 디스플레이를 위해 요구되지만 제2 디스플레이 영역(DR2)(보조 스크린)이 디스플레이를 위해 요구되지 않는 경우, 상이한 제1 시작 신호(ESTV1) 및 제2 시작 신호(ESTV2)가 각각 적용될 수 있고, 그래서, 제2 디스플레이 영역(DR2)은 디스플레이되지 않는다. 이 경우, 데이터 신호들(DATA)을 제1 디스플레이 영역(DR1)에 제공하고 데이터 신호들(DATA)을 제2 디스플레이 영역(DR2)에 제공하지 않기만 하면 된다.

디스플레이 패널의 주 스크린만이 디스플레이되고 보조 스크린이 디스플레이되지 않는 경우를 예로서 들면, 원래 보조 스크린의 디스플레이 스캐닝의 시간이 주 스크린의 디스플레이 스캐닝을 계속하는 데 사용될 수 있고, 그에 의해 주 스크린의 리프레시 주파수를 두 배가 되게 하며, 예를 들어, 리프레시 주파수가 60Hz로부터 120Hz로 증가된다.

본 개시내용의 적어도 하나의 실시예는 디스플레이 패널을 위한 구동 방법을 추가로 제공한다. 예를 들어, 도 12a에 예시된 바와 같이, 디스플레이 패널(10)은 복수의 디스플레이 영역을 포함하고, 복수의 디스플레이 영역은 나란히 있지만 서로 중첩되지 않는 제1 디스플레이 영역(DR1) 및 제2 디스플레이 영역(DR2)을 포함하고, 제1 디스플레이 영역(DR1)은 어레이로 배열된 제1 픽셀 유닛들(PU1)의 행들을 포함하고, 제2 디스플레이 영역(DR2)은 어레이로 배열된 제2 픽셀 유닛들(PU2)의 행들을 포함한다. 디스플레이 패널(10)은 광을 방출하도록 제1 픽셀 유닛들(PU1)의 행들을 제어하기 위한 제1 발광 제어 스캔 구동 회로(EMDC1), 및 광을 방출하도록 제2 픽셀 유닛들(PU2)의 행들을 제어하기 위한 제2 발광 제어 스캔 구동 회로(EMDC2)를 더 포함한다.

구동 방법은 다음 동작 단계들을 포함한다.

단계 S100: 제1 디스플레이 영역(DR1)의 각각의 이미지 프레임이 서로 중첩되지 않는 제1 서브-프레임(SF1) 및 제2 서브-프레임(SF2)을 포함하게 한다.

단계 S200: 제1 서브-프레임(SF1)에서, 제1 시작 신호(ESTV1)를 제1 발광 제어 스캔 구동 회로(EMDC1)에 제공하여 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들이 디스플레이 동작을 완료하는 것을 가능하게 하고; 및 제1 서브-프레임(SF1)에서, 제2 시작 신호(ESTV2)를 제2 발광 제어 스캔 구동 회로(EMDC2)에 제공하여 제2 발광 제어 스캔 구동 회로(EMDC2)가 광을 방출하지 않도록 제2 디스플레이 영역(DR2)을 제어하는 것을 가능하게 한다.

단계 S300: 제2 서브-프레임(SF2)에서, 제1 시작 신호(ESTV1)를 제1 발광 제어 스캔 구동 회로(EMDC1)에 다시 제공하여 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들이 디스플레이 동작을 완료하는 것을 가능하게 하고; 및, 제2 서브-프레임(SF2)에서, 제2 시작 신호(ESTV2)를 제2 발광 제어 스캔 구동 회로(EMDC2)에 제공하여 제2 발광 제어 스캔 구동 회로(EMDC2)가 광을 방출하지 않도록 제2 디스플레이 영역(DR2)을 제어하는 것을 가능하게 한다. 제2 시작 신호(ESTV2) 및 제1 시작 신호(ESTV1)는 각각 독립적으로 인가되고, 디스플레이 패널(10)은 각각의 이미지 프레임의 기간 내에 하나의 디스플레이 스캐닝을 완료할 수 있다. 예를 들어, 이미지 프레임의 주파수가 60Hz이면, 디스플레이 패널(10)은 1/60 초 내에 제1 디스플레이 영역(DR1)의 제1 행으로부터 제2 디스플레이 영역(DR2)의 마지막 행으로의 디스플레이 스캐닝을 완료할 수 있다.

예를 들어, 본 개시내용의 일부 실시예들에 의해 제공되는 구동 방법은, 제1 서브-프레임(SF1) 및 제2 서브-프레임(SF2)에서, 데이터 신호들(DATA)을 제2 디스플레이 영역(DR2)에 제공하지 않고 데이터 신호들(DATA)을 제1 디스플레이 영역(DR1)에 제공하는 단계를 더 포함한다.

예를 들어, 도 22에 예시된 바와 같이, 제1 디스플레이 영역(DR1)에 원래 사용되는 각각의 이미지 프레임은 서로 중첩되지 않는 제1 서브-프레임들(SF1) 및 제2 서브-프레임들(SF2)로 분할된다. 예를 들어, 제1 서브-프레임(SF1)에서, 제1 시작 신호(ESTV1)가 제1 방출-제어 스캔 구동 회로(EMDC1)에 제공되어, 제1 발광 제어 스캔 구동 회로(EMDC1)가 제1 시작 신호(ESTV1)에 의해 트리거되어 제1 발광 제어 펄스 신호(EM1)(예를 들어, EM1(1), ..., EM1(N)을 포함함)를 순차적으로 출력하고, 제1 발광 제어 펄스 신호(EM1)가 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들에 제공되어 수신되는 데이터 신호들(DATA)에 따라 제1 디스플레이 영역(DR1)이 디스플레이될 수 있게 한다.

예를 들어, 제2 서브-프레임(SF2)에서, 제1 시작 신호(ESTV1)가 제1 발광 제어 스캔 구동 회로(EMDC1)에 다시 제공되어, 제1 발광 제어 스캔 구동 회로(EMDC1)가 제1 시작 신호(ESTV1)에 의해 트리거되어 제1 발광 제어 펄스 신호(EM1)(예를 들어, EM1(1), ..., EM1(N)을 포함함)를 순차적으로 출력하고, 제1 발광 제어 펄스 신호(EM1)가 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들에 제공되어 수신되는 데이터 신호들(DATA)에 따라 제1 디스플레이 영역(DR1)이 다시 디스플레이될 수 있게 한다.

또한, 제2 서브-프레임(SF2)에서, 제2 시작 신호(ESTV2)가 제2 발광 제어 스캔 구동 회로(EMDC2)에 제공되어, 제2 발광 제어 스캔 구동 회로(EMDC2)가 제2 디스플레이 영역(DR2)을 광을 방출하지 않도록 제어한다. 예를 들어, 일부 실시예들에서, 무효 레벨에서의 제2 시작 신호(ESTV2)는 제2 발광 제어 스캔 구동 회로(EMDC2)에 제공될 수 있고, 예를 들어, 제2 시작 신호(ESTV2)의 레벨은 하이 레벨에 있게 되어, 제2 발광 제어 스캔 구동 회로(EMDC2)에 의해 출력되는 제2 발광 제어 펄스 신호(EM2)는 하이 레벨에 있고, 제2 발광 제어 펄스 신호(EM2)는 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)의 행들에 제공되고, 그에 의해 제2 디스플레이 영역(DR2)이 광을 방출하지 않도록 제어한다.

디스플레이 패널(10)이 제어 회로(500)를 포함하는 경우, 상기 구동 방법에서 요구되는 제1 시작 신호(ESTV1) 및 제2 시작 신호(ESTV2)가 제어 회로(500)에 의해 제공될 수 있다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널을 위한 구동 방법에서, 제1 디스플레이 영역(DR1)에 원래 사용되는 각각의 이미지 프레임을 서로 중첩되지 않는 제1 서브-프레임(SF1) 및 제2 서브-프레임(SF2)으로 분할함으로써, 제1 디스플레이 영역(DR1)이 제1 서브-프레임(SF1)에서 한 번 디스플레이되고 스캐닝되게 하고, 그 후, 제2 서브-프레임(SF2)에서 한 번 디스플레이되고 스캐닝되게 함으로써, 제1 디스플레이 영역(DR1)의 리프레시 주파수가 원래 이미지 프레임의 주파수로부터 원래 이미지 프레임의 주파수의 2배로 변경되게 하여, 디스플레이 패널의 디스플레이 효과가 개선될 수 있다.

예를 들어, 일부 실시예들에서, 이미지 프레임의 주파수는 60Hz이고, 상기 구동 방법이 채택된 이후에, 제1 디스플레이 영역(DR1)의 리프레시 주파수는 60Hz로부터 120Hz로 증가된다. 예를 들어, 데이터 신호들의 주파수는 60Hz로부터 120Hz로 증가된다.

도 23 및 도 24와 조합하여, 하나의 시작 신호(ESTV) 만을 채택하는 경우에, 제1 디스플레이 영역(DR1)의 리프레시 주파수를 개선하는 것이 불가능하다는 것이 아래에 설명된다. 예를 들어, 도 23에 예시된 디스플레이 패널은 도 1에 예시된 디스플레이 패널을 채택할 수 있다.

도 23 및 도 24에 예시된 바와 같이, 하나의 시작 신호(ESTV) 만이 사용되는 경우, 제2 디스플레이 영역(DR2)은 개별적으로 제어될 수 없다. 예를 들어, 제1 프레임(F1)에서, 시작 신호(ESTV)가 발광 제어 스캔 구동 회로(EMDC)에 제공되어, 발광 제어 스캔 구동 회로(EMDC)가 시작 신호(ESTV)에 의해 트리거되어 발광 제어 펄스 신호들(EM)(예를 들어, EM(1), ..., EM(N)을 포함함)을 순차적으로 출력하고, 발광 제어 펄스 신호들(EM)이 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들에 제공되어 제1 디스플레이 영역(DR1)이 수신되는 제1 프레임(F1)의 데이터 신호들(DATA)에 따라 디스플레이될 수 있게 한다.

제1 디스플레이 영역(DR1)이 디스플레이 동작을 완료한 이후에, 시작 신호(ESTV)가 방출-제어 스캔 구동 회로(EMDC)에 다시 제공되어, 발광 제어 스캔 구동 회로(EMDC)가 시작 신호(ESTV)에 의해 트리거되어 발광 제어 펄스 신호들(EM)(예를 들어, EM(1), ..., EM(N)을 포함함)을 순차적으로 출력하고, 발광 제어 펄스 신호들(EM)이 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들에 제공되어 수신되는 제2 프레임(F2)의 데이터 신호들(DATA)에 따라 제1 디스플레이 영역(DR1)이 다시 디스플레이될 수 있게 한다.

도 24의 점선 박스에 예시된 바와 같이, 제2 디스플레이 영역(DR2)을 개별적으로 제어하기 위해 어떠한 개별 시작 신호도 제공되지 않기 때문에, 발광 제어 스캔 구동 회로(EMDC)가 발광 제어 펄스 신호들(EM)(예를 들어, EM(1), ..., EM(N)을 포함함)을 다시 순차적으로 출력하는 경우에, 발광 제어 스캔 구동 회로(EMDC)의 제(N+1) 스테이지 발광 제어 시프트 레지스터 유닛 내지 제(2N)스테이지 발광 제어 시프트 레지스터 유닛은 또한 발광 제어 펄스 신호들(EM)(예를 들어, EM(N+1), ..., EM(2N)을 포함함)을 순차적으로 출력하여, 제2 디스플레이 영역(DR2)이 수신되는 제2 프레임(F2)의 데이터 신호들(DATA)에 따라 디스플레이되게 한다. 도 23에 예시된 바와 같이, 이 경우, 원래 디스플레이되지 않아야 하는 제2 디스플레이 영역(DR2)은 제1 디스플레이 영역(DR1)과 동일한 픽처를 디스플레이함으로써, 디스플레이 오류를 야기한다.

디스플레이 패널(10)에 대한 상기 구동 방법은 다음 동작 단계들을 더 포함한다.

단계 S410: 제1 서브-프레임(SF1)에서, 제1 시작 신호(ESTV1)가 제1 발광 제어 스캔 구동 회로(EMDC1)에 제공될 때 스위치 제어 스캔 구동 회로(SCDC)에 프레임 스캔 신호(GSTV)를 추가로 제공하고; 예를 들어, 프레임 스캔 신호(GSTV)는 복수의 캐스케이드형 스위치 제어 시프트 레지스터 유닛의 제1 스테이지 스위치 제어 시프트 레지스터 유닛(SGOA(1))에 제공된다.

단계 S420: 제2 서브-프레임(SF2)에서, 제1 시작 신호(ESTV1)가 제1 발광 제어 스캔 구동 회로(EMDC1)에 제공될 때, 프레임 스캔 신호(GSTV)를 스위치 제어 스캔 구동 회로(SCDC)에 추가로 제공하고; 예를 들어, 프레임 스캔 신호(GSTV)는 제1 스테이지 스위치 제어 시프트 레지스터 유닛(SGOA(1))에 제공된다.

전술한 바와 같이, 제1 서브-프레임(SF1)에서, 제1 시작 신호(ESTV1)가 제1 발광 제어 스캔 구동 회로(EMDC1)에 제공될 때, 제1 픽셀 유닛들(PU1)의 행들이 데이터 기입 및 임계 전압 보상과 같은 동작들을 정상적으로 수행할 수 있도록 또한 프레임 스캔 신호(GSTV)를 제1 스테이지 스위치 제어 시프트 레지스터 유닛(SGOA(1))에 제공할 필요가 있다.

제2 서브-프레임(SF2)에서, 제1 시작 신호(ESTV1)가 제1 발광 제어 스캔 구동 회로(EMDC1)에 다시 제공될 때, 제1 픽셀 유닛들(PU1)의 행들이 데이터 기입 및 임계 전압 보상과 같은 동작들을 정상적으로 수행할 수 있도록, 프레임 스캔 신호(GSTV)를 제1 스테이지 스위치 제어 시프트 레지스터 유닛(SGOA(1))에 제공하는 것이 또한 필요하다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널을 위한 구동 방법에서, 블랭킹 하위-기간은 제1 서브-프레임(SF1)과 제2 서브-프레임(SF2) 사이에 있고, 제1 디스플레이 영역(DR1)은 블랭킹 하위-기간에서 동작하지 않는다. 예를 들어, 블랭킹 하위-기간의 지속기간은 블랭킹 기간의 지속기간의 절반이고, 블랭킹 기간은 2개의 인접한 이미지 프레임 사이의 기간이다.

예를 들어, 도 26은 이미지 프레임 및 블랭킹 기간 BT의 개략도를 나타낸다. 예를 들어, 도 26에 예시된 바와 같이, 제1 이미지 프레임(F1)과 제2 이미지 프레임(F2) 사이의 기간은 블랭킹 기간(BT)이다. 예를 들어, 블랭킹 기간 BT에서, 디스플레이 패널(10)은 디스플레이 동작을 수행하지 않는다.

디스플레이 패널을 위한 구동 방법은 도 25a에 예시된 디스플레이 패널(10) 및 도 27에 예시된 신호 타이밍도를 참조하여 아래에 더 설명된다.

예를 들어, 제1 서브-프레임(SF1)에서, 프레임 스캔 신호(GSTV)는 제1 스테이지 스위치 제어 시프트 레지스터 유닛(SGOA(1))에 제공되고, 스위치 제어 스캔 구동 회로(SCDC)는 프레임 스캔 신호(GSTV)에 의해 트리거되어 스위치 제어 펄스 신호들(예를 들어, 도 27에 예시된 SC(1) 및 SC(N))을 순차적으로 출력하고, 스위치 제어 펄스 신호들은 스위치 제어 라인들(SCL)을 통해 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)에 제공되어 데이터 기입 또는 임계 전압 보상과 같은 동작들을 수행하도록 제1 픽셀 유닛들(PU1)을 제어한다. 동시에, 제1 시작 신호(ESTV1)가 제1 발광 제어 스캔 구동 회로(EMDC1)에 제공되어, 제1 발광 제어 스캔 구동 회로(EMDC1)가 제1 시작 신호(ESTV1)에 의해 트리거되어 제1 발광 제어 펄스 신호(EM1)(예를 들어, 도 27에 예시된 EM1(1) 및 EM1(N)을 포함함)를 순차적으로 출력하고, 제1 발광 제어 펄스 신호(EM1)가 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들에 제공되어 제1 디스플레이 영역(DR1)이 수신되는 데이터 신호들(DATA)에 따라 디스플레이될 수 있게 한다.

그 후, 블랭킹 하위-기간에 진입되고, 블랭킹 하위-기간의 지속기간은 예를 들어, 블랭킹 기간(BT)의 지속기간의 절반이고, 블랭킹 하위-기간에서, 제1 디스플레이 영역(DR1)은 동작하지 않는다. 동시에, 블랭킹 하위-기간에서, 스위치 제어 스캔 구동 회로(SCDC)는 여전히 스위치 제어 펄스 신호들을 출력하는 것을 계속한다. 예를 들어, 블랭킹 하위-기간에서, 스위치 제어 스캔 구동 회로(SCDC)는 SC(N+1)로부터 SC(N+M)로 스위치 제어 펄스 신호를 출력하고, 여기서 M은 1보다 큰 정수이고, (N+M)은 2N보다 작다. 제공되는 제2 시작 신호(ESTV2)는 항상 하이 레벨을 유지하기 때문에, 제2 디스플레이 영역(DR2)은 블랭킹 하위-기간에서 디스플레이되지 않을 수 있다.

그 다음, 제2 서브-프레임(SF2)에서, 프레임 스캔 신호(GSTV)는 제1 스테이지 스위치 제어 시프트 레지스터 유닛(SGOA(1))에 다시 제공되고, 스위치 제어 스캔 구동 회로(SCDC)는 프레임 스캔 신호(GSTV)에 의해 트리거되어 스위치 제어 펄스 신호들(예를 들어, 도 27에 예시된 SC(1) 및 SC(N))을 순차적으로 출력하고, 스위치 제어 펄스 신호들은 스위치 제어 라인들(SCL)을 통해 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)에 제공되어 데이터 기입 또는 임계 전압 보상과 같은 동작들을 수행하도록 제1 픽셀 유닛들(PU1)을 제어한다. 동시에, 제1 시작 신호(ESTV1)가 제1 발광 제어 스캔 구동 회로(EMDC1)에 다시 제공되어, 제1 발광 제어 스캔 구동 회로(EMDC1)가 제1 시작 신호(ESTV1)에 의해 트리거되어 제1 발광 제어 펄스 신호(EM1)(예를 들어, 도 27에 예시된 EM1(1) 및 EM1(N)을 포함함)를 순차적으로 출력하고, 제1 발광 제어 펄스 신호(EM1)가 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들에 제공되어 제1 디스플레이 영역(DR1)이 수신되는 데이터 신호들(DATA)에 따라 디스플레이될 수 있게 한다.

도 27에 예시된 바와 같이, 스위치 제어 스캔 구동 회로(SCDC)의 최종-스테이지 스위치 제어 시프트 레지스터 유닛이 스위치 제어 펄스 신호(SC(2N))를 출력할 때, 이때, 제1 발광 제어 스캔 구동 회로(EMDC1)의 M개의 나머지 발광 제어 시프트 레지스터 유닛(EGOA1)은 제1 발광 제어 펄스 신호(EM1)를 출력하지 않는다.

그 후, 제2 서브-프레임(SF2)이 완료된 이후에, 블랭킹 하위-기간에 다시 진입한다. 도 27에 예시된 블랭킹 하위-기간의 지속기간은 단지 개략적이고, 본 개시내용의 실시예들은 이를 포함하지만 이에 제한되지 않으며, 예를 들어, 블랭킹 하위-기간의 지속기간은 또한 블랭킹 기간 BT의 지속기간의 절반보다 크거나 그 미만일 수 있다는 것에 유의해야 한다.

예를 들어, 일부 실시예들에서, 이미지 프레임의 주파수는 60Hz이다. 상기 구동 방법이 채택된 이후에, 제1 디스플레이 영역(DR1)의 리프레시 주파수는 60Hz로부터 120Hz로 증가되고, 데이터 신호들의 주파수는 60Hz로부터 120Hz로 증가된다.

단계 S510: 각각의 이미지 프레임이 제1 서브-프레임(SF1) 및 제2 서브-프레임(SF2)과 중첩되지 않는 제3 서브-프레임(SF3)을 더 포함하게 한다.

단계 S520: 제3 서브-프레임(SF3)에서, 제1 시작 신호(ESTV1)를 제1 발광 제어 스캔 구동 회로(EMDC1)에 다시 제공하여 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들이 디스플레이 동작을 완료하는 것을 가능하게 한다.

단계 S530: 제3 서브-프레임(SF3)에서, 제3 시작 신호(ESTV3)를 제3 발광 제어 스캔 구동 회로(EMDC3)에 제공하여 제3 발광 제어 스캔 구동 회로(EMDC3)가 제3 디스플레이 영역(DR3)을 광을 방출하지 않도록 제어하는 것을 가능하게 한다. 제3 시작 신호(ESTV3) 및 제1 시작 신호(ESTV1)는 각각 독립적으로 인가된다.

제1 서브-프레임(SF1) 및 제2 서브-프레임(SF2)에서, 제3 시작 신호(ESTV3)는 또한 제3 발광 제어 스캔 구동 회로(EMDC3)에 제공되어, 제3 발광 제어 스캔 구동 회로(EMDC3)가 광을 방출하지 않도록 제3 디스플레이 영역(DR3)을 제어하게 한다는 점에 유의해야 한다.

디스플레이 패널(10)이 제어 회로(500)를 포함하는 경우, 상기 구동 방법에서 요구되는 제3 시작 신호(ESTV3)는 제어 회로(500)에 의해 제공될 수 있다.

예를 들어, 일부 실시예들에서, 이미지 프레임의 주파수는 60Hz이다. 상기 구동 방법이 채택된 이후에, 제1 디스플레이 영역(DR1)의 리프레시 주파수가 60Hz로부터 180Hz로 증가되어, 제1 디스플레이 영역(DR1)의 디스플레이 효과가 더 개선될 수 있다.

예를 들어, 본 개시내용의 일부 실시예들에 의해 제공되는 구동 방법에서, 제3 시작 신호(ESTV3) 및 제2 시작 신호(ESTV2)는 동일하고 각각 독립적으로 인가된다.

본 개시내용의 적어도 하나의 실시예는 디스플레이 패널(10)을 추가로 제공하고, 도 25a에 예시된 바와 같이, 디스플레이 패널(10)은 복수의 디스플레이 영역, 복수의 발광 제어 스캔 구동 회로, 및 제어 회로(500)를 포함한다.

제1 디스플레이 영역(DR1)의 각각의 이미지 프레임은 서로 중첩되지 않는 제1 서브-프레임(SF1) 및 제2 서브-프레임(SF2)을 포함한다.

제어 회로(500)는 제1 발광 제어 스캔 구동 회로(EMDC1) 및 제2 발광 제어 스캔 구동 회로(EMDC2)에 전기적으로 접속되고, 다음 동작들을 수행하도록 구성된다.

제1 서브-프레임(SF1)에서, 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들이 디스플레이 동작을 완료하는 것을 가능하게 하기 위해 제1 시작 신호(ESTV1)를 제1 발광 제어 스캔 구동 회로(EMDC1)에 제공하는 단계; 및, 제1 서브-프레임(SF1)에서, 제2 발광 제어 스캔 구동 회로(EMDC2)가 제2 디스플레이 영역(DR2)을 광을 방출하지 않도록 제어하는 것을 가능하게 하기 위해 제2 시작 신호(ESTV2)를 제2 발광 제어 스캔 구동 회로(EMDC2)에 제공하는 단계; 즉, 상기 단계 S200이 수행된다.

제2 서브-프레임(SF2)에서, 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1)의 행들이 디스플레이 동작을 완료하는 것을 가능하게 하기 위해 제1 시작 신호(ESTV1)를 제1 발광 제어 스캔 구동 회로(EMDC1)에 다시 제공하는 단계; 및, 제2 서브-프레임(SF2)에서, 제2 발광 제어 스캔 구동 회로(EMDC2)에 제2 시작 신호(ESTV2)를 제공하여 제2 발광 제어 스캔 구동 회로(EMDC2)가 광을 방출하지 않도록 제2 디스플레이 영역(DR2)을 제어하는 것을 가능하게 하는 단계. 제2 시작 신호(ESTV2) 및 제1 시작 신호(ESTV1)는 각각 제어 회로(500)에 의해 독립적으로 제공된다. 즉, 상기 단계 S300이 수행된다.

예를 들어, 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 제어 회로(500)는 제1 서브-프레임(SF1) 및 제2 서브-프레임(SF2)에서, 데이터 신호들(DATA)을 제2 디스플레이 영역(DR2)에 제공하지 않고 데이터 신호들(DATA)을 제1 디스플레이 영역(DR1)에 제공하도록 추가로 구성된다.

도 25a에 예시된 바와 같이, 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)은 디스플레이 스캐닝을 수행하기 위해 제1 픽셀 유닛들(PU1)의 행들 및 제2 픽셀 유닛들(PU2)의 행들을 제어하기 위한 스위치 제어 스캔 구동 회로(SCDC)를 더 포함하고, 스위치 제어 스캔 구동 회로(SCDC)는 도 25a에 예시된 복수의 캐스케이드형 스위치 제어 시프트 레지스터 유닛들(SGOA)(예를 들어, SGOA(1), SGOA(2), ..., SGOA(N), SGOA(N+1), SGOA(N+2), ..., SGOA(2N))을 포함한다. 예를 들어, 제1 스테이지 스위치 제어 시프트 레지스터 유닛(SGOA(1))은 프레임 스캔 신호(GSTV)를 수신하도록 구성되고, 스위치 제어 스캔 구동 회로(SCDC)는 프레임 스캔 신호(GSTV)에 의해 트리거되어 스위치 제어 펄스 신호들(예를 들어, 도 25a에 예시된 SC(1), SC(2), ..., SC(N), SC(N+1), SC(N+2), ..., SC(2N))을 순차적으로 출력할 수 있다. 예를 들어, 스위치 제어 펄스 신호들은 스위치 제어 라인들(SCL)을 통해 제1 디스플레이 영역(DR1) 내의 제1 픽셀 유닛들(PU1) 및 제2 디스플레이 영역(DR2) 내의 제2 픽셀 유닛들(PU2)에 제공되어, 데이터 기입 또는 임계 전압 보상과 같은 동작들을 수행하도록 픽셀 유닛들을 제어한다. 예를 들어, 프레임 스캔 신호(GSTV)는 제어 회로(500)에 의해 제공될 수 있다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 제어 회로(500)는 상기 단계들 S410 및 S420을 수행하도록 추가로 구성된다.

도 13에 예시된 바와 같이, 본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)은 제3 디스플레이 영역(DR3)을 더 포함한다. 제3 디스플레이 영역(DR3)과 제1 디스플레이 영역(DR1)은 나란히 있고 서로 중첩되지 않고, 제3 디스플레이 영역(DR3)과 제2 디스플레이 영역(DR2)은 나란히 있고 서로 중첩되지 않고, 제3 디스플레이 영역(DR3)은 어레이로 배열되는 제3 픽셀 유닛들(PU3)의 행들을 포함한다. 디스플레이 패널(10)은 광을 방출하도록 제3 픽셀 유닛들(PU3)의 행들을 제어하기 위한 제3 발광 제어 스캔 구동 회로(EMDC3)를 더 포함하고, 이 경우, 제어 회로(500)는 상기 단계들(S510, S520, 및 S530)을 수행하도록 추가로 구성된다.

본 개시내용의 일부 실시예들에 의해 제공되는 디스플레이 패널(10)에서, 제어 회로(500)는 타이밍 제어기(TCON)를 채택할 수 있다.

본 개시내용의 적어도 하나의 실시예는 디스플레이 디바이스(1)를 추가로 제공한다. 도 29에 예시된 바와 같이, 디스플레이 디바이스(1)는 위의 실시예에서 제공된 디스플레이 패널(10) 중 임의의 하나를 포함한다.

본 실시예에서의 디스플레이 디바이스는 다음과 같을 수 있다는 점에 유의해야 한다: 액정 패널, 액정 텔레비전, 디스플레이 스크린, OLED 패널, OLED 텔레비전, 전자 종이, 이동 전화, 태블릿 컴퓨터, 노트북 컴퓨터, 디지털 포토 프레임, 내비게이터, 또는 디스플레이 기능을 갖는 임의의 제품 또는 컴포넌트.

본 개시내용의 실시예들에 의해 제공되는 디스플레이 디바이스(1)의 기술적 효과들은 위의 실시예들에서의 디스플레이 패널(10)의 대응하는 설명을 참조할 수 있고, 상세사항들은 여기서 다시 설명되지 않는다.

전술한 바는 본 개시내용의 특정 구현들일 뿐이고, 본 개시내용의 보호 범위는 이에 제한되지 않으며, 본 개시내용의 보호 범위는 청구항들의 보호 범위에 기초해야 한다.

Claims

복수의 디스플레이 영역, 복수의 디스플레이 영역을 둘러싸는 주변 영역, 주변 영역에 제공되는 복수의 발광 제어 스캔 구동 회로, 제1 시작 신호 라인, 및 제2 시작 신호 라인을 포함하는 디스플레이 패널로서,
상기 제1 시작 신호 라인은 상기 제2 시작 신호 라인과 상이하고,
상기 복수의 디스플레이 영역은 나란히 있지만 서로 중첩되지 않는 제1 디스플레이 영역 및 제2 디스플레이 영역을 포함하고, 상기 제1 디스플레이 영역은 어레이로 배열된 제1 픽셀 유닛들의 행들을 포함하고, 상기 제2 디스플레이 영역은 어레이로 배열된 제2 픽셀 유닛들의 행들을 포함하고,
상기 복수의 발광 제어 스캔 구동 회로는 광을 방출하도록 상기 제1 픽셀 유닛들의 행들을 제어하기 위한 제1 발광 제어 스캔 구동 회로, 및 광을 방출하도록 상기 제2 픽셀 유닛들의 행들을 제어하기 위한 제2 발광 제어 스캔 구동 회로를 포함하고,
상기 제1 시작 신호 라인은 상기 제1 발광 제어 스캔 구동 회로에 전기적으로 접속되고, 제1 시작 신호를 상기 제1 발광 제어 스캔 구동 회로에 제공하도록 구성되고,
상기 제2 시작 신호 라인은 상기 제2 발광 제어 스캔 구동 회로에 전기적으로 접속되고, 제2 시작 신호를 상기 제2 발광 제어 스캔 구동 회로에 제공하도록 구성되는, 디스플레이 패널.
제1항에 있어서, 상기 제1 디스플레이 영역의 상기 제1 픽셀 유닛들의 행들은 연속적으로 배열되고, 상기 제2 디스플레이 영역의 상기 제2 픽셀 유닛들의 행들은 연속적으로 배열되는, 디스플레이 패널.
제1항 또는 제2항에 있어서, 상기 제1 시작 신호 라인 및 상기 제2 시작 신호 라인은 상기 복수의 발광 제어 스캔 구동 회로의, 상기 복수의 디스플레이 영역에 가까운 측에 제공되고, 상기 제1 시작 신호 라인의 연장 방향과 상기 제2 시작 신호 라인의 연장 방향은 동일한, 디스플레이 패널.
제3항에 있어서, 상기 제1 발광 제어 스캔 구동 회로는 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛을 포함하고, 상기 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛의 각각의 스테이지는 제1 출력 전극을 포함하고, 상기 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛의 복수의 제1 출력 전극은 제1 발광 제어 펄스 신호들을 순차적으로 출력하도록 구성되고;
상기 제2 발광 제어 스캔 구동 회로는 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛을 포함하고, 상기 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛의 각각의 스테이지는 제2 출력 전극을 포함하고, 상기 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛의 복수의 제2 출력 전극은 제2 발광 제어 펄스 신호들을 순차적으로 출력하도록 구성되고;
상기 제1 시작 신호 라인은 상기 복수의 제1 출력 전극 각각과 적어도 부분적으로 중첩되고, 상기 복수의 제2 출력 전극 각각과 적어도 부분적으로 중첩되고;
상기 제2 시작 신호 라인은 상기 복수의 제1 출력 전극 각각과 적어도 부분적으로 중첩되고, 상기 복수의 제2 출력 전극 각각과 적어도 부분적으로 중첩되는, 디스플레이 패널.
제4항에 있어서,
상기 제1 시작 신호 라인의 상기 연장 방향을 따른 상기 제1 시작 신호 라인의 길이는 제1 길이이고,
상기 제2 시작 신호 라인의 상기 연장 방향을 따른 상기 제2 시작 신호 라인의 길이는 제2 길이이고,
상기 제1 길이와 상기 제2 길이 사이의 차이는 미리 결정된 오차 값보다 작은, 디스플레이 패널.
제3항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 시작 신호 라인 및 상기 제2 시작 신호 라인은 둘 다 상기 제2 디스플레이 영역 내의 제2 픽셀 유닛들의 마지막 행에 가까운 단부로부터 상기 제1 디스플레이 영역 내의 제1 픽셀 유닛들의 제1 행에 가까운 단부로 연장되는, 디스플레이 패널.
제3항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 발광 제어 스캔 구동 회로의 스캐닝 방향은 상기 제2 발광 제어 스캔 구동 회로의 스캐닝 방향과 동일하고,
상기 제1 시작 신호 라인의 상기 연장 방향 및 상기 제2 시작 신호 라인의 상기 연장 방향은 둘 다 상기 제1 발광 제어 스캔 구동 회로의 상기 스캐닝 방향 및 상기 제2 발광 제어 스캔 구동 회로의 상기 스캐닝 방향과 평행한, 디스플레이 패널.
제4항 또는 제5항에 있어서, 상기 제1 시작 신호 라인의 상기 연장 방향은 상기 제1 출력 전극의 연장 방향과 교차되고, 상기 제2 출력 전극의 연장 방향과 교차되고;
상기 제2 시작 신호 라인의 상기 연장 방향은 상기 제1 출력 전극의 연장 방향과 교차되고, 상기 제2 출력 전극의 연장 방향과 교차되는, 디스플레이 패널.
제8항에 있어서, 상기 제1 시작 신호 라인의 상기 연장 방향은 상기 제1 출력 전극의 상기 연장 방향에 수직이고, 상기 제2 출력 전극의 상기 연장 방향에 수직이고;
상기 제2 시작 신호 라인의 상기 연장 방향은 상기 제1 출력 전극의 상기 연장 방향에 수직이고, 상기 제2 출력 전극의 상기 연장 방향에 수직인, 디스플레이 패널.
제4항, 제5항, 제8항 및 제9항 중 어느 한 항에 있어서, 상기 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛 중 제1 스테이지 제1 발광 제어 시프트 레지스터 유닛은 상기 제1 시작 신호 라인에 전기적으로 접속되고;
상기 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛 중 제1 스테이지 제2 발광 제어 시프트 레지스터 유닛은 상기 제2 시작 신호 라인에 전기적으로 접속되는, 디스플레이 패널.
제10항에 있어서,
상기 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛의 각각의 스테이지는 제1 입력 전극을 더 포함하고, 상기 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛의 상기 복수의 제1 출력 전극은 상기 제1 발광 제어 펄스 신호들을 순차적으로 제공하기 위해 각각 상기 제1 픽셀 유닛들의 행들에 전기적으로 접속되고;
상기 제1 스테이지 제1 발광 제어 시프트 레지스터 유닛의 제1 입력 전극은 상기 제1 시작 신호 라인에 전기적으로 접속되고, 상기 복수의 캐스케이드형 제1 발광 제어 시프트 레지스터 유닛에서, 상기 제1 스테이지 제1 발광 제어 시프트 레지스터 유닛을 제외하고, 다른 스테이지들의 상기 제1 발광 제어 시프트 레지스터 유닛들 중 임의의 하나의 제1 입력 전극은 다른 스테이지들의 상기 제1 발광 제어 시프트 레지스터 유닛들 중 임의의 하나 이전의 선행 스테이지의 제1 발광 제어 시프트 레지스터 유닛의 제1 출력 전극에 전기적으로 접속되고;
상기 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛의 각각의 스테이지는 제2 입력 전극을 더 포함하고, 상기 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛의 상기 복수의 제2 출력 전극은 상기 제2 발광 제어 펄스 신호들을 순차적으로 제공하기 위해 각각 상기 제2 픽셀 유닛들의 행들에 전기적으로 접속되고;
상기 제1 스테이지 제2 발광 제어 시프트 레지스터 유닛의 제2 입력 전극은 상기 제2 시작 신호 라인에 전기적으로 접속되고, 상기 복수의 캐스케이드형 제2 발광 제어 시프트 레지스터 유닛에서, 상기 제1 스테이지 제2 발광 제어 시프트 레지스터 유닛을 제외하고, 다른 스테이지들의 상기 제2 발광 제어 시프트 레지스터 유닛들 중 임의의 하나의 제2 입력 전극은 다른 스테이지들의 상기 제2 발광 제어 시프트 레지스터 유닛들 중 임의의 하나 이전의 선행 스테이지의 제2 발광 제어 시프트 레지스터 유닛의 상기 제2 출력 전극에 전기적으로 접속되는, 디스플레이 패널.
제11항에 있어서,
상기 제1 픽셀 유닛은 제1 픽셀 회로를 포함하고, 상기 제1 픽셀 회로는 제1 발광 제어 서브 회로를 포함하고, 상기 제1 발광 제어 서브 회로는 상기 제1 발광 제어 펄스 신호를 수신하고 상기 제1 발광 제어 펄스 신호에 응답하여 광을 방출하도록 상기 제1 픽셀 유닛을 제어하게 구성되고;
상기 제2 픽셀 유닛은 제2 픽셀 회로를 포함하고, 상기 제2 픽셀 회로는 제2 발광 제어 서브 회로를 포함하고, 상기 제2 발광 제어 서브 회로는 상기 제2 발광 제어 펄스 신호를 수신하고 상기 제2 발광 제어 펄스 신호에 응답하여 광을 방출하도록 상기 제2 픽셀 유닛을 제어하게 구성되는, 디스플레이 패널.
제12항에 있어서, 복수의 제1 발광 제어 라인들 및 복수의 제2 발광 제어 라인들을 더 포함하고,
상기 복수의 제1 발광 제어 라인은 상기 복수의 제1 출력 전극에 일대일 대응으로 각각 전기적으로 접속되고, 상기 복수의 제1 발광 제어 라인은 상이한 행들의 상기 제1 픽셀 유닛들 내의 제1 발광 제어 서브 회로들에 일대일 대응으로 각각 전기적으로 접속되며;
상기 복수의 제2 발광 제어 라인은 상기 복수의 제2 출력 전극에 일대일 대응으로 각각 전기적으로 접속되고, 상기 복수의 제2 발광 제어 라인은 상이한 행들의 상기 제2 픽셀 유닛들 내의 제2 발광 제어 서브 회로들에 일대일 대응으로 각각 전기적으로 접속되는, 디스플레이 패널.
제12항에 있어서, 복수의 제1 발광 제어 라인들 및 복수의 제2 발광 제어 라인들을 더 포함하고,
상기 복수의 제1 발광 제어 라인들의 적어도 매 2개의 인접한 제1 발광 제어 라인들은 상기 복수의 제1 출력 전극들의 동일한 하나의 제1 출력 전극에 전기적으로 접속되고;
상기 복수의 제2 발광 제어 라인들의 적어도 매 2개의 인접한 제2 발광 제어 라인들은 상기 복수의 제2 출력 전극들의 동일한 하나의 제2 출력 전극에 전기적으로 접속되는, 디스플레이 패널.
제1항 내지 제14항 중 어느 한 항에 있어서,
상기 복수의 디스플레이 영역은 제3 디스플레이 영역 및 제3 시작 신호 라인을 더 포함하고, 상기 제3 디스플레이 영역과 상기 제1 디스플레이 영역은 나란히 있고 서로 중첩되지 않고, 상기 제3 디스플레이 영역과 상기 제2 디스플레이 영역은 나란히 있고 서로 중첩되지 않고, 상기 제3 디스플레이 영역은 어레이로 배열된 제3 픽셀 유닛들의 행들을 포함하고,
상기 복수의 발광 제어 스캔 구동 회로는 광을 방출하도록 상기 제3 픽셀 유닛들의 행들을 제어하기 위한 제3 발광 제어 스캔 구동 회로를 더 포함하고,
상기 제3 시작 신호 라인은 상기 제3 발광 제어 스캔 구동 회로에 전기적으로 접속되고, 제3 시작 신호를 상기 제3 발광 제어 스캔 구동 회로에 제공하도록 구성되는, 디스플레이 패널.
제1항 내지 제15항 중 어느 한 항에 있어서, 상기 제1 시작 신호 라인 및 상기 제2 시작 신호 라인은 상기 복수의 발광 제어 스캔 구동 회로의, 상기 복수의 디스플레이 영역으로부터 떨어진 측에 제공되는, 디스플레이 패널.
제1항 내지 제16항 중 어느 한 항에 있어서, 제어 회로를 더 포함하고,
상기 제어 회로는 상기 제1 시작 신호를 제공하기 위해 상기 제1 시작 신호 라인에 전기적으로 접속되고, 상기 제2 시작 신호를 제공하기 위해 상기 제2 시작 신호 라인에 전기적으로 접속되도록 구성되는, 디스플레이 패널.
제17항에 있어서, 상기 제어 회로는 상기 디스플레이 패널의, 상기 제2 디스플레이 영역 내의 제2 픽셀 유닛들의 마지막 행에 가까운 단부에 제공되는, 디스플레이 패널.
제1항 내지 제18항 중 어느 한 항에 있어서, 상기 디스플레이 패널은 폴더블 디스플레이 패널이고 절첩 축을 포함하고, 상기 제1 디스플레이 영역 및 상기 제2 디스플레이 영역은 상기 절첩 축을 따라 분할되는, 디스플레이 패널.
제1항 내지 제19항 중 어느 한 항에 따른 디스플레이 패널을 포함하는 디스플레이 디바이스.