KR20210011560A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20210011560A
KR20210011560A KR1020190088521A KR20190088521A KR20210011560A KR 20210011560 A KR20210011560 A KR 20210011560A KR 1020190088521 A KR1020190088521 A KR 1020190088521A KR 20190088521 A KR20190088521 A KR 20190088521A KR 20210011560 A KR20210011560 A KR 20210011560A
Authority
KR
South Korea
Prior art keywords
layer
encapsulation layer
disposed
organic
display device
Prior art date
Application number
KR1020190088521A
Other languages
English (en)
Inventor
김영구
박지윤
옥종민
이병덕
이택준
장선영
장혜림
전백균
정진수
탁경선
하재흥
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190088521A priority Critical patent/KR20210011560A/ko
Priority to US16/858,063 priority patent/US11158837B2/en
Priority to CN202010691006.3A priority patent/CN112289825A/zh
Publication of KR20210011560A publication Critical patent/KR20210011560A/ko

Links

Images

Classifications

    • H01L51/5256—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H01L27/323—
    • H01L27/3276—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H01L2251/301—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 두께가 얇아지고 동시에 터치 감도가 향상된 디스플레이 장치를 위하여, 표시영역 및 비표시영역을 포함하는, 기판; 상기 표시영역 상에 배치되고, 화소전극, 상기 화소전극 상에 배치된 대향전극 및 상기 화소전극과 상기 대향전극 사이에 배치된 발광층을 구비한 중간층을 포함하는, 발광소자; 상기 발광소자 상에 배치되고, 제1 무기봉지층, 상기 제1 무기봉지층 상에 위치한 제2 무기봉지층 및 상기 제1 무기봉지층과 상기 제2 무기봉지층 사이에 개재되는 유기봉지층을 포함하며, 상기 유기봉지층은 중공의 코어 및 상기 코어 외곽의 쉘을 포함하는 코어-쉘(core-shell) 구조를 갖는 유기 입자를 포함하는, 박막봉지층; 및 상기 박막봉지층 상에 배치되는, 터치 유닛을 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 두께가 얇아지고 동시에 터치 감도가 향상된 디스플레이 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 디스플레이 장치들이 개발되고 있다. 디스플레이 장치들의 입력장치로써 키보드 또는 마우스 등을 포함한다. 또한, 디스플레이 장치들은 입력장치로써 터치 유닛을 구비한다.
그러나 이러한 종래의 디스플레이 장치의 터치 유닛은, 디스플레이 장치의 두께가 점점 얇아짐에 따라, 터치 유닛의 전극과 터치 유닛 하부의 전극의 거리가 축소되어 이들 사이의 캡이 증가함에 따라 터치 유닛의 터치 감도가 저하된다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 두께가 얇아지고 동시에 터치 감도가 향상된 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시영역 및 비표시영역을 포함하는, 기판;
상기 표시영역 상에 배치되고, 화소전극, 상기 화소전극 상에 배치된 대향전극 및 상기 화소전극과 상기 대향전극 사이에 배치된 발광층을 구비한 중간층을 포함하는, 발광소자; 상기 발광소자 상에 배치되고, 제1 무기봉지층, 상기 제1 무기봉지층 상에 위치한 제2 무기봉지층 및 상기 제1 무기봉지층과 상기 제2 무기봉지층 사이에 개재되는 유기봉지층을 포함하며, 상기 유기봉지층은 중공의 코어 및 상기 코어 외곽의 쉘을 포함하는 코어-쉘(core-shell) 구조를 갖는 유기 입자를 포함하는, 박막봉지층; 및 상기 박막봉지층 상에 배치되는, 터치 유닛을 구비하는, 디스플레이 장치를 제공한다.
본 실시예에 따르면, 상기 유기봉지층은 2.6 이하의 유전율을 가질 수 있다.
본 실시예에 따르면, 상기 유기봉지층은 1.4 이하의 굴절율을 가질 수 있다.
본 실시예에 따르면, 상기 쉘은 고분자 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 쉘은 아크릴계 폴리머, 폴리이미드, 우레탄계 폴리머, 스티렌계 폴리머, 실록산계 폴리머, 에폭시계 폴리머 및 이들의 조합 중에서 선택된 1종 이상을 포함할 수 있다.
본 실시예에 따르면, 상기 쉘의 표면은 전기적으로 중성일 수 있다.
본 실시예에 따르면, 상기 쉘의 표면에는 하전 입자를 구비하지 않을 수 있다.
본 실시예에 따르면, 상기 쉘의 두께는 5nm 내지 50nm일 수 있다.
본 실시예에 따르면, 상기 유기 입자의 직경은 10nm 내지 200nm일 수 있다.
본 실시예에 따르면, 상기 유기봉지층은 모노머계 유기물을 포함하고, 상기 유기 입자는 상기 유기봉지층 내에 10% 내지 80% 비율로 포함될 수 있다.
본 실시예에 따르면, 상기 터치 유닛은 상기 박막봉지층 상에 직접 배치되고, 상기 터치 유닛은, 상기 표시영역 상에 배치된, 감지전극; 및 상기 비표시영역 상에 배치되고 상기 감지전극에 연결된, 신호라인을 포함할 수 있다.
본 실시예에 따르면, 상기 감지전극은 메쉬 형상을 가질 수 있다.
본 실시예에 따르면, 상기 감지전극은 제1 감지전극 및 제2 감지전극을 포함하고, 상기 신호라인은 상기 제1 감지전극에 연결된 제1 신호라인 및 상기 제2 감지전극에 연결된 제2 신호라인을 포함할 수 있다.
본 실시예에 따르면, 상기 감지전극은, 제1 도전층; 상기 제1 도전층 상에 배치된, 제2 도전층; 상기 제1 도전층과 상기 제2 도전층 사이에 배치된, 제1 절연층; 및 상기 제2 도전층 상에 배치된, 제2 절연층을 포함할 수 있다.
본 실시예에 따르면, 상기 제1 도전층과 상기 제2 도전층은 제1 절연층에 정의된 컨택홀을 통해 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 제1 도전층과 상기 대향전극 사이의 거리는 5㎛ 내지 20㎛일 수 있다.
본 발명의 다른 관점에 따르면, 기판; 상기 기판 상에 배치되는 화소전극; 상기 화소전극 상에 배치되고 발광층을 포함하는, 중간층; 상기 중간층 상에 배치되는, 대향전극; 상기 대향전극 상에 배치되고, 무기봉지층 및 상기 무기봉지층 상에 위치한 유기봉지층을 포함하며, 상기 유기봉지층은 2.6 이하의 유전율을 갖는, 박막봉지층; 및 상기 박막봉지층 상에 직접 배치되고, 외부의 입력을 감지하는 도전층을 포함하는, 터치 유닛;을 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 유기봉지층은 중공의 코어 및 상기 코어 외곽의 쉘을 포함하는 코어-쉘(core-shell) 구조를 갖는 유기 입자를 포함할 수 있다.
본 실시예에 따르면, 상기 유기 입자는 아크릴계 폴리머, 폴리이미드, 우레탄계 폴리머, 스티렌계 폴리머, 실록산계 폴리머, 에폭시계 폴리머 및 이들의 조합 중에서 선택된 1종 이상을 포함할 수 있다.
본 실시예에 따르면, 상기 유기봉지층은 1.4 이하의 굴절율을 가질 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 두께가 얇아지고 동시에 터치 감도가 향상된 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 사시도이다.
도 2는 도 1의 디스플레이 장치(1)의 단면을 개략적으로 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 평면도이다.
도 4은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 화소의 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 단면도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치의 터치 유닛을 개략적으로 도시하는 평면도이다.
도 7은 도 6의 BB부분을 확대하여 개략적으로 도시한 확대도이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
도 9는 도 8의 유기 입자를 확대하여 개략적으로 도시한 확대도이다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시한 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 이미지를 구현하는 표시영역(DA)과 이미지를 구현하지 않는 비표시영역(NDA)을 포함한다. 디스플레이 장치(1)는 표시영역(DA)에 배치된 복수의 화소(P)들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있으며, 비표시영역(NDA)은 이미지가 표시되지 않는 영역이다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치(1)로서, 유기 발광 디스플레이 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않는다. 다른 실시예로서, 본 발명의 디스플레이 장치(1)는 무기 발광 디스플레이 장치(Inorganic Light Emitting Display 또는 무기 EL Display)이거나, 양자점 발광 디스플레이 장치(Quantum dot Light Emitting Display)와 같은 디스플레이 장치일 수 있다. 예컨대, 디스플레이 장치(1)에 구비된 표시요소의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
도 1에서는 플랫한 표시면을 구비한 디스플레이 장치(1)를 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로, 디스플레이 장치(1)는 입체형 표시면 또는 커브드 표시면을 포함할 수도 있다.
디스플레이 장치(1)가 입체형 표시면을 포함하는 경우, 디스플레이 장치(1)는 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다. 다른 실시예로, 디스플레이 장치(1)가 커브드 표시면을 포함하는 경우, 디스플레이 장치(1)는 플렉서블, 폴더블, 롤러블 디스플레이 장치 등 다양한 형태로 구현될 수 있음은 물론이다.
또한, 일 실시예로, 도 1에서는 핸드폰 단말기에 적용될 수 있는 디스플레이 장치(1)를 도시하였다. 도시하지는 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 디스플레이 장치(1)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 디스플레이 장치(1)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 태블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1에서는 디스플레이 장치(1)의 표시영역(DA)이 사각형인 경우를 도시하였으나, 다른 실시예로, 표시영역(DA)의 형상은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있다.
도 2는 도 1의 디스플레이 장치(1)의 단면을 개략적으로 도시한 단면도이다. 도 2는 디스플레이 장치(1)를 구성하는 기능성 패널 및/또는 기능성 유닛들의 적층관계를 설명하기 위해 단순하게 도시되었다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(1)는 디스플레이 유닛(DU)(즉, 디스플레이층), 터치 유닛(TU), 편광 유닛(PU) 및 윈도우 유닛(WU)을 포함할 수 있다. 디스플레이 유닛(DU), 터치 유닛(TU), 편광 유닛(PU) 및 윈도우 유닛(WU) 중 적어도 일부의 구성들은 연속공정에 의해 형성되거나, 적어도 일부의 구성들은 접착부재를 통해 서로 결합될 수 있다. 도 2에는 접착부재로써 광학 투명 접착부재(OCA)가 예시적으로 도시되었다. 이하에서 설명되는 접착부재는 통상의 접착제 또는 점착제를 포함할 수 있다. 본 발명의 일 실시예에서 편광 유닛(PU) 및 윈도우 유닛(WU)은 다른 구성으로 대체되거나 생략될 수 있다.
터치 유닛(TU)은 디스플레이 유닛(DU)에 직접 배치된다. 본 명세서에서 "B의 구성이 A의 구성 상에 직접 배치된다"는 것은 A의 구성과 B의 구성 사이에 별도의 접착층/접착부재이 배치되지 않는 것을 의미한다. B 구성은 A 구성이 형성된 이후에 A구성이 제공하는 베이스면 상에 연속공정을 통해 형성된다.
디스플레이 유닛(DU)과 디스플레이 유닛(DU) 상에 직접 배치된 터치 유닛(TU)을 포함하여 디스플레이 패널(DP)로 정의될 수 있다. 일 실시예로, 도 2와 같이 디스플레이 패널(DP)과 편광 유닛(PU) 사이, 편광 유닛(PU)과 윈도우 유닛(WU) 사이 각각에 광학 투명 접착부재(OCA)가 배치될 수 있다.
디스플레이 유닛(DU)은 이미지를 생성하고, 터치 유닛(TU)은 외부입력(예컨대, 터치 이벤트)의 좌표정보를 획득한다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 디스플레이 패널(DP)은 디스플레이 유닛(DU)의 하면에 배치된 보호부재를 더 포함할 수 있다. 보호부재와 디스플레이 유닛(DU)은 접착부재를 통해 결합될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 유닛(DU)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 디스플레이 유닛(DU)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 디스플레이 유닛(DU)은 유기발광 표시패널로 설명된다.
편광 유닛(PU)은 윈도우 유닛(WU)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 편광 유닛(PU)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, θ/2 위상지연자 및/또는 θ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자(retarder) 및 편광자(polarizer) 자체 또는 보호필름이 편광 유닛(PU)의 베이스층으로 정의될 수 있다.
이하에서는 디스플레이 유닛(DU) 및 터치 유닛(TU) 구조에 대해 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 평면도이다.
도 3을 참조하면, 디스플레이 패널(DP)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 복수의 화소(P)들은 각각 유기발광다이오드(OLED)와 같은 표시요소를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 본 명세서에서의 화소(P)라 함은 전술한 바와 같이 적색, 녹색, 청색, 백색 중 어느 하나의 색상의 빛을 방출하는 화소로 이해할 수 있다. 표시영역(DA)은 박막봉지층(도 5)로 커버되어 외기 또는 수분 등으로부터 보호될 수 있다.
각 화소(P)는 비표시영역(NDA)에 배치된 외곽회로들과 전기적으로 연결될 수 있다. 비표시영역(NDA)에는 제1 스캔 구동회로(110), 제2 스캔 구동회로(120), 패드부(140), 데이터 구동회로(150), 제1 전원공급배선(160) 및 제2 전원공급배선(170)이 배치될 수 있다.
제1 스캔 구동회로(110)는 스캔선(SL)을 통해 각 화소(P)에 스캔 신호를 제공할 수 있다. 제1 스캔 구동회로(110)는 발광 제어선(EL)을 통해 각 화소에 발광 제어 신호를 제공할 수 있다. 제2 스캔 구동회로(120)는 표시영역(DA)을 사이에 두고 제1 스캔 구동회로(110)와 나란하게 배치될 수 있다. 표시영역(DA)에 배치된 화소(P)들 중 일부는 제1 스캔 구동회로(110)와 전기적으로 연결될 수 있고, 나머지는 제2 스캔 구동회로(120)에 연결될 수 있다. 다른 실시예로, 제2 스캔 구동회로(130)는 생략될 수 있다.
패드부(140)는 기판(100)의 일 측에 배치될 수 있다. 패드부(140)는 절연층에 의해 덮이지 않고 노출되어 인쇄회로기판(PCB)과 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)의 패드부(PCB-P)는 디스플레이 장치(1)의 패드부(140)와 전기적으로 연결될 수 있다. 인쇄회로기판(PCB)은 제어부(미도시)의 신호 또는 전원을 디스플레이 장치(1)로 전달한다.
제어부에서 생성된 제어 신호는 인쇄회로기판(PCB)을 통해 제1 및 제2 스캔 구동회로(110, 120)에 각각 전달될 수 있다. 제어부는 제1 및 제2 연결배선(161, 171)을 통해 제1 및 제2 전원공급배선(160, 170)에 각각 제1 및 제2 전원(ELVDD, ELVSS, 도 4)을 제공할 수 있다. 제1 전원전압(ELVDD)은 제1 전원공급배선(160)과 연결된 구동전압선(PL)을 통해 각 화소(P)에 제공되고, 제2 전원전압(ELVSS)은 제2 전원공급배선(170)과 연결된 각 화소(P)의 대향전극에 제공될 수 있다.
데이터 구동회로(150)는 데이터선(DL)에 전기적으로 연결된다. 데이터 구동회로(150)의 데이터 신호는 패드부(140)에 연결된 연결배선(151) 및 연결배선(151)과 연결된 데이터선(DL)을 통해 각 화소(P)에 제공될 수 있다. 도 2는 데이터 구동회로(150)가 인쇄회로기판(PCB)에 배치된 것을 도시하지만, 다른 실시예로, 데이터 구동회로(150)는 기판(100) 상에 배치될 수 있다. 예컨대, 데이터 구동회로(150)는 패드부(140)와 제1 전원공급배선(160) 사이에 배치될 수 있다.
제1 전원공급배선(160, first power supply line)은 표시영역(DA)을 사이에 두고 x방향을 따라 나란하게 연장된 제1 서브배선(162) 및 제2 서브배선(163)을 포함할 수 있다. 제2 전원공급배선(170, second power supply line)은 일측이 개방된 루프 형상으로 표시영역(DA)을 부분적으로 둘러쌀 수 있다.
도 4은 본 발명의 일 실시예에 따른 디스플레이 장치에 포함될 수 있는 화소의 등가회로도이다.
도 4을 참조하면, 각 화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 유기발광다이오드(OLED)를 포함한다.
화소회로(PC)는 구동 박막트랜지스터(Td), 스위칭 박막트랜지스터(Ts), 및 스토리지 커패시터(Cst)를 포함한다. 스위칭 박막트랜지스터(Ts)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터신호(Dm)를 구동 박막트랜지스터(Td)로 전달한다.
스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(Ts) 및 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(Ts)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1 전원전압(ELVDD, 또는 구동전압)의 차이에 해당하는 전압을 저장한다.
구동 박막트랜지스터(Td)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
도 4에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 도 8에 도신된 바와 같이, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수 있다. 다른 실시예로, 화소회로(PC)는 2개 이상의 스토리지 커패시터를 포함할 수도 있다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 나타낸 단면도이다.
도 5를 참조하면, 디스플레이 패널(DP)은 디스플레이 유닛(DU) 및 터치 유닛(TU)을 포함한다. 터치 유닛(TU)의 적층관계를 설명하기 위해 디스플레이 유닛(DU)이 단순하게 도시되었다. 또한, 터치 유닛(TU) 상에 배치될 수 있는 편광 유닛(PU, 도 2)과 윈도우 유닛(WU, 도 2)은 미도시되었다.
디스플레이 유닛(DU)은 기판(100) 상에 회로층(CL), 유기발광다이오드(OLED) 및 박막봉지층(TFE)이 순차적으로 배치될 수 있다. 박막봉지층(TFE) 상에는 터치 유닛(TU)이 직접 배치될 수 있다. 박막봉지층(TFE)은 후술하는 도 8과 같이 적어도 하나의 봉지유기막(320, 도 8)을 포함하기 때문에 좀 더 평탄화된 베이스면을 제공할 수 있다. 따라서, 후술할 터치 유닛(TU)의 구성들은 연속공적에 의해 형성되더라도 불량률이 감소될 수 있다.
터치 유닛(TU)은 다층구조를 가질 수 있다. 터치 유닛(TU)은 감지전극, 감지전극에 연결된 신호라인 및 적어도 하나의 절연층을 포함한다. 터치 유닛(TU)은 예컨대, 정전용량 방식으로 외부입력을 감지할 수 있다. 본 발명에서 터치 유닛(TU) 동작방식은 특별히 제한되지 않고, 본 발명의 일 실시예에서 터치 유닛(TU)은 전자기 유도방식 또는 압력 감지방식으로 외부입력을 감지할 수도 있다.
도 5에 도시된 것과 같이, 본 발명의 일 실시예에 따른 터치 유닛(TU)은 제1 도전층(CL1), 제1 절연층(IL1), 제2 도전층(CL2) 및 제2 절연층(IL2)을 포함할 수 있다. 제1 도전층(CL1) 및 제2 도전층(CL2) 각각은 단층구조를 갖거나, 적층된 다층구조를 가질 수 있다. 단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 Ti/Al/Ti의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 도전층(CL1) 및 제2 도전층(CL2) 각각은 복수 개의 패턴들을 포함한다. 이하, 제1 도전층(CL1)은 제1 도전패턴들을 포함하고, 제2 도전층(CL2)은 제2 도전패턴들을 포함하는 것으로 이해될 수 있다. 제1 도전패턴들과 제2 도전패턴들 각각은 도 6에 도시된 감지전극들 및 신호라인들을 포함할 수 있다.
감지전극들의 적층 구조 및 재료는 센싱감도를 고려하여 결정될 수 있다. RC 딜레이가 센싱감도에 영향을 미칠 수 있는데, 금속층을 포함하는 감지전극들은 투명 도전층 대비 저항이 작기 때문에 RC 값이 감소된다, 따라서 감지전극들 사이에 정의된 커패시터의 충전시간이 감소된다. 투명 도전층을 포함하는 감지전극들은 금속층 대비 사용자에게 시인되지 않고, 입력 면적이 증가하여 커패시턴스를 증가시킨다.
금속층을 포함하는 감지전극들은 사용자에게 시인되는 것을 방지하기 위해 도 6에서 후술하는 것과 같이, 메쉬 형상을 가질 수 있다.
제1 절연층(IL1) 및 제2 절연층(IL2) 각각은 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(IL1) 및 제2 절연층(IL2) 각각은 무기물 또는 유기물 또는 복합재료를 포함할 수 있다.
선택적 실시예로, 제1 절연층(IL1) 및 제2 절연층(IL2) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
선택적 실시예로, 제1 절연층(IL1) 및 제2 절연층(IL2) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
한편, 일 실시예로, 터치 유닛(TU)과 유기발광다이오드(OLED) 사이의 거리(d)는 약 5㎛ 내지 20㎛ 일 수 있으며, 바람직하게는 약 10㎛일 수 있다. 이는 터치 유닛(TU)과 유기발광다이오드(OLED) 사이에 개재된 박막봉지층(TFE)의 두께로 이해될 수 있다. 후술할 도 8에서 터치 유닛(TU)과 유기발광다이오드(OLED) 사이의 거리(d)는 터치 유닛(TU)의 제1 도전층(CL1)과 대향전극(230) 사이의 거리(d)로 이해될 수 있다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 장치의 터치 유닛을 개략적으로 도시하는 평면도이고, 도 7은 도 6의 BB부분을 확대하여 개략적으로 도시한 확대도이다.
도 6을 참조하면, 터치 유닛(TU)은 제1 감지전극들(IE1-1 내지 IE1-5), 제1 감지전극들(IE1-1 내지 IE1-5)에 연결된 제1 신호라인들(SL1-1 내지 SL1-5), 제2 감지전극들(IE2-1 내지 IE2-4) 및 제2 감지전극들(IE2-1 내지 IE2-4)에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함할 수 있다.
본 실시예에 따른 터치 유닛(TU)은 제1 도전층(CL1, 도 5 참조)으로부터 제1 감지전극들(IE1-1 내지 IE1-5)을 형성하고, 제2 도전층(CL2, 도 5 참조)으로부터 제2 감지전극들(IE2-1 내지 IE2-4)을 형성한다. 도 6에서는 메쉬 형상의 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)을 예시적으로 도시하였다. 일 실시예로, 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다.
도시되지 않았으나, 터치 유닛(TU)은 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4) 사이의 경계영역에 배치된 광학적 더미전극을 더 포함할 수 있다. 관련하여, 터치 유닛(TU)은 제1 도전층(CL1)으로부터 형성된 제1 더미 전극들(미도시)과 제2 도전층(CL2)으로부터 형성된 제2 더미 전극들(미도시)을 더 포함할 수 있다.
제1 더미 전극들은 컨택홀들을 통해서 제2 감지전극들(IE2-1 내지 IE2-4)의 제2 센서부들(SP2)에 연결된다. 제2 더미 전극들(DMP2)은 컨택홀들(CNT)을 통해서 제1 감지전극들(IE1-1 내지 IE1-5)의 제1 센서부들(SP1)에 연결될 수 있다. 제1 더미 전극들과 제2 더미 전극들은 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)의 저항을 감소시킬 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 각각은 제1 센서부들(SP1) 및 제1 연결부들(CP1)을 포함한다. 제2 감지전극들(IE2-1 내지 IE2-4) 각각은 제2 센서부들(SP2) 및 제2 연결부들(CP2)을 포함한다. 제1 센서부들(SP1) 중 제1 전극의 양단에 배치된 2개 제1 센서부들은 중앙에 배치된 제1 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다. 제2 센서부들(SP2) 중 제2 전극의 양단에 배치된 2개 제2 센서부들은 중앙에 배치된 제2 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다.
도 6에서는 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)이 특정 형상의 패턴을 갖는 것을 도시하였으나, 그 형상은 제한되지 않는다. 일 실시예로, 도 6에서는 마름모 형상의 제1 센서부들(SP1)과 제2 센서부들(SP2)을 예시적으로 도시하였으나, 이에 제한되지 않고, 제1 센서부들(SP1)과 제2 센서부들(SP2)또 다른 다각형상을 가질 수 있다. 다른 실시예로, 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 센서부와 연결부의 구분이 없는 형상(예컨대 바 형상)을 가질 수 있다.
하나의 제1 감지전극 내에서 제1 센서부들(SP1)은 x방향을 따라 나열되고, 하나의 제2 감지전극 내에서 제2 센서부들(SP2)은 y방향을 따라 나열된다. 제1 연결부들(CP1) 각각은 인접한 제1 센서부들(SP1)을 연결하고, 제2 연결부들(CP2) 각각은 인접한 제2 센서부들(SP2)을 연결한다.
제1 신호라인들(SL1-1 내지 SL1-5)은 제1 감지전극들(IE1-1 내지 IE1-5)의 일단에 각각 연결된다. 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결된다. 다른 실시예로, 제1 신호라인들(SL1-1 내지 SL1-5) 역시 제1 감지전극들(IE1-1 내지 IE1-5)의 양단에 연결될 수 있다. 다른 실시예로, 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에만 각각 연결될 수도 있다.
비교예로서, 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에만 각각 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함하는 터치 유닛(TU)에 비해, 센싱 감도가 향상될 수 있다. 제2 감지전극들(IE2-1 내지 IE2-4)은 제1 감지전극들(IE1-1 내지 IE1-5) 대비 길이가 크기 때문에 검출신호(또는 송신신호)의 전압강하가 발생하고, 이에 따라 센싱 감도가 저하될 수 있다. 본 실시예에 따르면, 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 통해 검출신호(또는 전송신호)를 제공하므로, 검출신호(또는 송신신호)의 전압 강하을 방지하여 센싱 감도의 저하를 방지할 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 라인부(SL-L)와 패드부(SL-P)를 포함할 수 있다.
도 6 및 도 7을 참조하면, 본 실시예에서 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 메쉬 형상을 가질 수 있다. 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)이 메쉬 형상을 가짐으로써 디스플레이 유닛(DU, 도 5)의 전극들(예컨대, 대향전극)과의 기생 커패시턴스가 감소될 수 있다. 또한, 후술하는 것과 같이, 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 발광영역들(PA-R, PA-G, PA-B)에 비중첩하므로 디스플레이 장치(1)의 사용자에게 시인되지 않는다.
메쉬 형상의 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 저온 공정이 가능한 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 등을 포함할 수 있고, 이에 한정되지는 않는다. 연속공정으로 입력감지유닛(ISU)을 형성하더라도 유기발광소자(OLED, 도 8)의 손상이 방지될 수 있다.
도 7에서는 제1 센서부(SP1)를 도시하나, 제2 센서부(SP2)도 이와 실질적으로 동일한 구조를 갖는다. 제1 센서부(SP1)는 발광영역들(PA-R, PA-G, PA-B)에 비중첩하고, 비발광영역(NPA)에 중첩한다. 발광영역들(PA-R, PA-G, PA-B) 각각은 도 8에 도시된 발광영역(PA)과 동일하게 정의될 수 있다.
제1 센서부(SP1)의 메쉬선들은 복수 개의 메쉬홀들(OPR, OPG, OPB, 이하 메쉬홀들)을 정의할 수 있다. 메쉬선들은 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 메쉬홀들(OPR, OPG, OPB)은 발광영역들(PA-R, PA-G, PA-B)에 일대일 대응할 수 있다.
발광영역들(PA-R, PA-G, PA-B)은 유기발광 다이오드들(OLED)에서 생성되는 광의 컬러에 따라 복수 개의 그룹으로 구분될 수 있다. 도 7에는 발광 컬러에 따라 3개의 그룹으로 구분되는 발광영역들(PA-R, PA-G, PA-B)을 도시하였다. 일 실시예로, 발광영역들(PA-R, PA-G, PA-B)은 각각 적색, 녹색, 청색으로 발광할 수 있다.
메쉬홀들(OPR, OPG, OPB)이 발광영역들(PA-R, PA-G, PA-B)에 일대일 대응하는 것으로 도시하였으나, 이에 제한되지 않는다. 메쉬홀들(OPR, OPG, OPB) 각각은 2 이상의 발광영역들(PXA-R, PXA-G, PXA-B)에 대응할 수 있다. 도 7에서 메쉬홀들(OPR, OPG, OPB)의 평면 형상은 발광영역들(PA-R, PA-G, PA-B)의 형상에 대응하여 마름모 형상으로 도시되나, 이에 제한되지 않는다. 메쉬홀들(OPR, OPG, OPB)의 평면상 형상은 마름모와 다른 다각형상을 가질 수 있으며, 예컨대 코너부가 라운드된 다각형상을 가질 수도 있다.
한편, 본 실시예에서 도 5를 참조한 박막봉지층(TFE)의 두께는 유기발광다이오드(OLED)의 구성들에 의해 발생한 노이즈가 터치 유닛(TU)에 영향을 주지 않도록 조절될 수 있다. 일 실시예로, 박막봉지층(TFE)의 두께는 약 10㎛로 형성될 수 있다.
비교예로서, 터치 유닛이 별도의 패널(즉, 터치 패널)로 구비되어 디스플레이 유닛(즉, 디스플레이 패널)에 라미네이션 되는 경우, 터치 패널에 포함된 기판의 두께에 의해 터치 패널에 포함된 감지전극과 디스플레이 패널에 포함된 대향전극의 사이에 약 200㎛ 이상의 갭이 존재하였다.
반면, 본 발명의 일 실시예와 같이 터치 유닛(TU)이 디스플레이 유닛(DU) 상에 직접 배치되는 경우, 터치 유닛(TU)의 감지전극(즉, 제1 도전층(CL1) 및 제2 도전층(CL2))과 디스플레이 유닛(DU)에 포함된 대향전극(230, 도 8) 사이에 박막봉지층(TFE)의 두께, 즉 약 10㎛의 갭만이 존재하기 때문에, 터치 유닛(TU)의 감지전극과 디스플레이 유닛(DU)에 포함된 대향전극 사이에 기생 커패시턴스가 약 20배 이상 증가하여 터치 유닛(TU)의 감도가 저하되는 문제점이 있다.
커패시턴스는 하기 [수식1]을 만족한다.
[수식1]
Figure pat00001
즉, 커패시턴스(cap)는 터치 유닛(TU)의 감지전극과 대향전극 사이의 거리(d)에 반비례하고, 유전율(ε)과 면적(A)에 비례하는 것으로 정의된다. 따라서, 감지전극과 대향전극 사이의 기생 커패시턴스(cap)를 줄이기 위해서 유전율(ε)을 감소시키는 것이 요구된다.
[수식2]
Figure pat00002
n: 굴절율, e: 유전율, m: 투자율
[수식2]를 참조하면, 유전율(ε)은 굴절율(n)의 제곱에 대체로 비례하는 것으로 정의된다.
이에 본 발명의 일 실시예의 디스플레이 장치(1)에서는, 박막봉지층(TFE)의 유전율(ε)을 감소시키기 위해 저굴절율을 갖는 박막봉지층(TFE)을 구비한다. 이를 위해 박막봉지층(TFE)은 코어-쉘(core-shell) 구조를 갖는 유기 입자를 포함할 수 있다. 이에 대해 이하 도 8 및 도 9에서 상세히 설명한다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이고, 도 9는 도 8의 유기 입자를 확대하여 개략적으로 도시한 확대도이다. 도 8은 도 7의 C-C'선을 따라 취한 단면에 대응될 수 있다.
도 8을 참조하면, 기판(100) 상에는 디스플레이 유닛(DU)이 배치된다. 디스플레이 유닛(DU)은 기판(100) 상에 회로층(CL), 유기발광다이오드(OLED) 및 박막봉지층(TFE)이 순차적으로 배치될 수 있다. 박막봉지층(TFE) 상에는 터치 유닛(TU)이 직접 배치될 수 있다.
유기발광다이오드(OLED)는 화소전극(210), 화소전극(210) 상에 이와 대향하여 배치된 대향전극(230) 및 화소전극(210)과 대향전극(230) 사이에 개재된 발광층을 포함한 중간층(220)을 포함한다. 중간층(220)은 화소정의막(112)에 의해 노출된 화소전극(210) 상에 배치되며, 이는 발광영역(PA)으로 정의될 수 있다. 발광영역(PA) 외곽, 즉 발광영역(PA)들 사이 영역은 비발광영역(NPA)으로 정의될 수 있다.
유기발광다이오드(OLED)는 박막봉지층(300)으로 커버된다. 박막봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있으며, 도 8은 박막봉지층(300)이 제1 무기봉지층(310), 제2 무기봉지층(330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1 무기봉지층(310) 및 제2 무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 하나 이상의 무기물을 포함할 수 있다. 제1 무기봉지층(310) 및 제2 무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 제1 무기봉지층(310) 및 제2 무기봉지층(330) 서로 동일 물질을 포함할 수도 있고, 다른 물질을 포함할 수도 있다.
제1 무기봉지층(310) 및 제2 무기봉지층(330)의 두께는 서로 다를 수 있다. 제1 무기봉지층(310)의 두께가 제2 무기봉지층(330)의 두께 보다 클 수 있다. 또는, 제2 무기봉지층(330)의 두께가 제1 무기봉지층(310)의 두께 보다 크거나, 제1 무기봉지층(310) 및 제2 무기봉지층(330)의 두께는 서로 동일할 수 있다.
유기봉지층(320)은 모노머(monomer)계열의 물질 또는 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.
유기봉지층(320)은 중공의 코어 및 코어 외곽의 쉘을 포함하는 코어-쉘(core-shell) 구조를 갖는 유기 입자(OP)를 포함할 수 있다. 유기 입자(OP)는 유기봉지층(320) 내를 부유하며, 무질서하게 분포될 수 있다. 일 실시예로, 유기 입자(OP)는 유기봉지층(320) 내에 약 10% 내지 80% 비율로 포함될 수 있다. 유기 입자(OP)의 비율이 10% 미만인 경우에는 유전율(ε) 감소 효과를 기대하기 어렵고, 80% 초과인 경우에는 유기 입자(OP)들끼리 응집되어, 분산성에 문제가 생기게 된다.
유기 입자(OP)를 포함하는 유기봉지층(320)은 2.6 이하의 유전율 가질 수 있다. 일 실시예로, 유기봉지층(320)은 1.0 내지 2.6의 유전율을 가질 수 있다. 또한, 유기 입자(OP)를 포함하는 유기봉지층(320)은 1.4 이하의 굴절율을 가질 수 있다. 일 실시예로, 유기봉지층(320)은 1.0 내지 1.4의 굴절율을 가질 수 있다. 유기봉지층(320)은 저유전율 및 저굴절율을 동시에 만족하는 광학특성을 가질 수 있다.
비교예로서, 유기봉지층이 무기 입자, 예컨대 실리카 입자를 포함하는 경우 1.4 이하의 저굴절율은 달성할 수 있으나, 2.6 이하의 저유전율을 달성하지 못한다. 이 경우 무기 입자 표면에 존재하는 하전 입자(예컨대 OH )에 의해 유전상수가 증가하는 현상이 발생한다. 즉, 무기 입자 표면에 존재하는 하전 입자에 의해 외부 전기장에 대한 반응성이 증가함에 따라 유전율이 상승하는 것으로 이해될 수 있다. 이 경우 유기봉지층은 전술한 [수식2]를 따르지 않게 된다. 이를 통해 중공의 입자라 하더라도 입자를 구성하는 물질에 따라 저굴절율이 저유전율로 이어지는 것이 아님을 알 수 있다.
이에 본 발명의 일 실시예에 따른 유기봉지층(320)에서는 표면에 하전 입자를 구비하지 않는 유기 입자(OP)를 포함한다. 유기봉지층(320)은 표면에 하전 입자를 구비하지 않기에, 1.4 이하의 저굴절율은 달성함과 동시에, 2.6 이하의 저유전율을 달성할 수 있다.
도 9를 참조하면, 유기 입자(OP)는 코어-쉘(core-shell) 구조를 가질 수 있다. 유기 입자(OP)는 중공의 코어(C) 및 코어 외곽의 쉘(S)을 포함할 수 있다. 이때, 중공의 코어(C)란 쉘(S) 내부에 어떠한 물질도 포함되지 않는 빈 공간인 것으로 이해될 수 있다. 일 실시예로, 유기 입자(OP)의 직경은 약 10nm 내지 200nm일 수 있다. 바람직하게, 유기 입자(OP)의 직경은 약 60nm 내지 100nm일 수 있다. 유기 입자(OP)의 직경이 10nm 미만인 경우 유전율(ε) 감소 효과가 미미하고, 200nm 초과인 경우 유전율(ε) 감소 효과는 크나 빛의 스캐터링이 과하게 발생하여 헤이즈가 발생하게 되며, 박막봉지층(TFE)의 투과율이 저하된다는 문제점이 있다.
일 실시예로, 쉘(S)은 고분자 물질을 포함할 수 있다. 예컨대, 쉘(S)은 아크릴계 폴리머, 폴리이미드, 우레탄계 폴리머, 스티렌계 폴리머, 실록산계 폴리머, 에폭시계 폴리머 및 이들의 조합 중에서 선택된 1종 이상을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며 상술한 물질 이외 다른 계열의 폴리머를 포함할 수도 있다.
일 실시예로, 쉘(S)의 두께는 약 5nm 내지 50nm일 수 있다. 바람직하게, 쉘(S)의 두께는 약 8nm 내지 20nm일 수 있다. 동일한 직경을 갖는 유기 입자(OP)에 있어서, 쉘(S)의 두께가 얇을수록 중공의 코어(C)의 비율이 높아져 유전율(ε) 감소에 유리하나, 쉘(S)의 두께가 5nm 미만인 경우는 유기 입자(OP)가 깨질 위험성이 높아진다. 또한, 쉘(S)의 두께가 50nm 초과인 경우에는 중공의 코어(C)의 비율이 낮아져 유전율(ε) 감소 효과가 미미하다.
일 실시예로, 쉘(S)의 표면은 전기적으로 중성일 수 있다. 이는 쉘(S)의 표면에 양성이나 음성 전하를 가진 이온입자 예컨대, 이온,　양성자, 전자 등, 양 또는 음의 전하를 가진 입자인 하전 입자를 포함하지 않는 것으로 이해될 수 있다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 단면도이다. 도 10에서는 디스플레이 유닛(DU)의 단면을 도시하며, 표시영역(DA)과 비표시영역(NDA)을 함께 도시한다. 디스플레이 유닛(DU) 상에 배치되는 터치 유닛(TU)은 생략되었다.
도 10을 참조하면, 기판(100)은 글래스 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블 또는 벤더블 특성을 가질 수 있다. 기판(100)은 전술한 고분자 수지를 포함하는 층 및 무기층(미도시)을 포함하는 다층 구조일 수 있다.
버퍼층(101)은 기판(100) 상에 위치하여, 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(101)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 일 실시예로, 버퍼층(101)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx) 또는/및 실리콘옥시나이트라이드(SiON)를 포함할 수 있다.
기판(100) 상에는 표시영역(DA)과 대응되는 위치에 구비된 박막트랜지스터(TFT) 및 스토리지 커패시터(미도시) 및 이들과 전기적으로 연결된 발광소자인 유기발광다이오드(OLED)가 위치할 수 있다.
기판(100)의 표시영역(DA) 상에는 박막트랜지스터(TFT)가 위치할 수 있다. 박막트랜지스터(TFT)는 반도체층(134), 제1 게이트전극(136), 소스전극(138s) 및 드레인전극(138d)을 포함할 수 있다. 도 10에서는 박막트랜지스터(TFT)가 표시영역(DA)에 위치하는 것을 도시하였으나, 박막트랜지스터(TFT)는 비표시영역(NDA)에도 위치할 수 있다. 비표시영역(NDA)에 위치한 박막트랜지스터(TFT)는 구동 회로를 제어하는 역할을 할 수 있다.
반도체층(134)은 아모퍼스 실리콘(a-Si), 폴리 실리콘, 산화물 반도체 및 유기 반도체물질 중 적어도 하나를 포함할 수 있다. 일 실시예로, 반도체층(134)은 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 포함할 수 있다. 폴리 실리콘 물질은 전자이동도가 높아 (100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하므로,　디스플레이 장치에서 박막 트랜지스터의　반도체층으로 이용될 수 있다.
반도체층(134)은 게이트전극(136)과 중첩하는 채널영역(131) 및 채널영역(131)의 양측에 배치되되 채널영역(131)보다 고농도의 불순물을 포함하는 소스영역(132) 및 드레인영역(133)을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다. 소스영역(132)과 드레인영역(133)은 박막트랜지스터(TFT)의 소스전극과 드레인전극으로 이해될 수 있다.
반도체층(134)과 게이트전극(136) 사이에는 게이트절연층(103)이 배치될 수 있다. 게이트절연층(103)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx) 또는/및 실리콘옥시나이트라이드(SiON)를 포함할 수 있으며, 단층 또는 다층일 수 있다.
층간절연층(107)은 게이트전극(136) 상에 배치될 수 있다. 층간절연층(107)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx) 또는/및 실리콘옥시나이트라이드(SiON)를 포함할 수 있으며, 단층 또는 다층일 수 있다.
박막트랜지스터(TFT)는 반도체층(134)의 소스영역(132) 및 드레인영역(133)에 각각 연결된 소스전극(138s) 및 드레인전극(138d)을 포함할 수 있다. 소스전극(138s) 및 드레인전극(138d)은 게이트절연층(103)과 층간절연층(107)을 관통하는 컨택홀을 통해 반도체층(134)의 소스영역(132) 및 드레인영역(133)에 각각 전기적으로 연결된다.
소스전극(138s) 및 드레인전극(138d)은 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(138s) 및 드레인전극(138d)은 Ti/Al/Ti 또는 TiN/Al/Ti과 같은 다층 구조로 이루어질 수 있다.
도시되어 있지는 않으나, 일 실시예로, 데이터선(DL, 도 4) 및 구동전압선(PL, 도 4)은 소스전극(138s) 및 드레인전극(138d)과 동일층에 동일물질로 형성될 수 있다.
일 실시예로, 박막트랜지스터(TFT)는 보호층(109)으로 커버될 수 있다. 보호층(109)은 디스플레이 장치의 제조 공정에서 알루미늄과 같이 에천트에 의해 손상될 수 있는 금속을 포함하는 배선 등이 에칭 환경에 노출되는 것을 방지할 수 있다. 보호층(109)은 비표시영역(NDA)까지 연장되어 형성될 수 있다. 경우에 따라 보호층(109)은 생략될 수도 있다.
보호층(109) 상에는 박막트랜지스터(TFT)의 상면을 평탄화하게 하는 평탄화막(111)이 배치될 수 있다. 평탄화막(111)을 통해 화소전극(210)이 배치될 상면을 평탄화하게 할 수 있다. 평탄화막(111)은 유기절연물을 포함하며, 단층 또는 다층으로 형성될 수 있다.
평탄화막(111) 상에는 화소전극(210)이 배치된다. 화소전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일 실시예에서, 화소전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In2O3; indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 및 알루미늄아연산화물(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소전극(210)은 ITO/Ag/ITO로 적층된 구조로 구비될 수 있다.
화소전극(210) 상에는 화소정의막(112)이 배치되며, 화소정의막(112)은 각 부화소에 대응하는 개구를 가질 수 있다. 화소정의막(112)은 적어도 화소전극(210)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소영역, 즉 발광영역을 정의할 수 있다. 또한, 화소정의막(112)은 화소전극(210)의 가장자리와 대향전극(230) 사이의 거리를 증가시킴으로써, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다. 화소정의막(112)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
선택적 실시예로, 화소정의막(112) 상에는 스페이서(113)가 배치될 수 있다. 일 실시예로, 도 10에서는 스페이서(113)가 비표시영역(NDA) 상에 위치하는 것을 도시하나, 스페이서(113)는 표시영역(DA) 상에 위치할 수도 있다. 스페이서(113)는 마스크를 사용하는 제조공정에서 마스크의 처짐에 의해 유기발광다이오드(OLED)가 손상되는 것을 방지할 수 있다. 스페이서(113)는 유기절연물을 포함하며, 단층 또는 다층으로 형성될 수 있다.
상술한 평탄화막(111), 화소정의막(112) 및 스페이서(113)는 유기절연물을 포함할 수 있다. 유기절연물은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 일 실시예로, 평탄화막(111)은 폴리이미드를 포함할 수 있다.
중간층(220)은 화소전극(210)과 대향전극(230) 사이에 개재된다. 중간층(220)은 저분자 또는 고분자 물질을 포함할 수 있다.
중간층(220)이 저분자 물질을 포함할 경우, 중간층(220)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(220)이 고분자 물질을 포함할 경우에는, 중간층(220)은 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층(EML)은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다.
중간층(220)의 구조는 전술한 바에 한정되는 것은 아니고, 다양한 구조를 가질 수 있다. 예컨대, 중간층(220)을 이루는 층들 중 적어도 어느 하나는 대향전극(230)과 같이 일체(一體)로 형성될 수 있다. 다른 실시예로, 중간층(220)은 복수개의 화소전극(210)들 각각에 대응하도록 패터닝된 층을 포함할 수 있다.
대향전극(230)은 표시영역(DA) 상부에 배치되며, 표시영역(DA)을 전면에 배치될 수 있다. 즉, 대향전극(230)은 복수의 화소들을 커버하도록 일체(一體)로 형성될 수 있다. 대향전극(230)은 비표시영역(NDA)에 배치된 공통전원공급라인(70)에 전기적으로 컨택될 수 있다. 일 실시예로, 도 10과 같이 대향전극(230)은 격벽(PW)까지 연장될 수 있다.
박막봉지층(TFE)는 표시영역(DA) 전체를 커버하며, 비표시영역(NDA) 측으로 연장되어 비표시영역(NDA)의 일부를 커버하도록 배치될 수 있다. 박막봉지층(TFE)는 공통전원공급라인(70)의 외측까지 연장될 수 있다.
박막봉지층(TFE)는 제1 무기봉지층(310), 제2 무기봉지층(330) 및 이들 사이에 개재되는 유기봉지층(320)을 포함할 수 있다. 유기봉지층(320)은 도 8 및 도 9를 참조하여 설명한 것과 같이, 유기 입자(OP)를 포함할 수 있다. 유기 입자(OP)는 유기봉지층(320)의 굴절율(n) 및 유전율(ε)을 낮추는 역할을 할 수 있다. 이를 통해, 박막봉지층(TFE) 상에 배치되는 터치 유닛(TU)과 대향전극(230) 사이의 기생 커패시턴스를 낮춰, 터치 유닛(TU)의 감도를 향상시킬 수 있다.
기판(100)의 비표시영역(NDA) 상에는 격벽(PW)이 위치할 수 있다. 일 실시예로, 격벽(PW)은 평탄화막(111)의 일부(111P), 화소정의막(112)의 일부(112P), 스페이서(113)의 일부(113P)를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
격벽(PW)은 표시영역(DA)을 둘러싸도록 배치되며, 박막봉지층(TFE)의 유기봉지층(320)이 기판(100) 외측으로 오버 플로우되는 것을 방지할 수 있다. 따라서, 유기봉지층(320)은 표시영역(DA)을 향하는 격벽(PW)의 내측면에 접할 수 있다. 이때, 유기봉지층(320)이 격벽(PW)의 내측면에 접한다고 함은 유기봉지층(320)과 격벽(PW) 사이에 제1 무기봉지층(310)이 위치하고, 유기봉지층(320)은 이러한 제1 무기봉지층(310)에 직접 컨택하는 것으로 이해될 수 있다. 제1 무기봉지층(310) 및 제2 무기봉지층(330)은 격벽(PW) 상에 배치되며, 기판(100)의 가장자리 측으로 연장될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 디스플레이 장치
DP: 디스플레이 패널
DU: 디스플레이 유닛
TU: 터치 유닛
PU: 편광 유닛
WU: 윈도우 유닛
100: 기판
210: 화소전극
220: 중간층
230: 대향전극
300: 박막봉지층
310: 제1 무기봉지층
320: 유기봉지층
330: 제2 무기봉지층
CL1: 제1 도전층
IL1: 제1 절연층
CL2: 제2 도전층
IL2: 제2 절연층
OP: 유기 입자
IE1-1 내지 IE1-5: 제1 감지전극들
SL1-1 내지 SL1-5: 제1 신호라인들
IE2-1 내지 IE2-4: 제2 감지전극들
SL2-1 내지 SL2-4: 제2 신호라인들

Claims (20)

  1. 표시영역 및 비표시영역을 포함하는, 기판;
    상기 표시영역 상에 배치되고, 화소전극, 상기 화소전극 상에 배치된 대향전극 및 상기 화소전극과 상기 대향전극 사이에 배치된 발광층을 구비한 중간층을 포함하는, 발광소자;
    상기 발광소자 상에 배치되고, 제1 무기봉지층, 상기 제1 무기봉지층 상에 위치한 제2 무기봉지층 및 상기 제1 무기봉지층과 상기 제2 무기봉지층 사이에 개재되는 유기봉지층을 포함하며, 상기 유기봉지층은 중공의 코어 및 상기 코어 외곽의 쉘을 포함하는 코어-쉘(core-shell) 구조를 갖는 유기 입자를 포함하는, 박막봉지층; 및
    상기 박막봉지층 상에 배치되는, 터치 유닛;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 유기봉지층은 2.6 이하의 유전율을 갖는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 유기봉지층은 1.4 이하의 굴절율을 갖는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 쉘은 고분자 물질을 포함하는, 디스플레이 장치.
  5. 제4항에 있어서,
    상기 쉘은 아크릴계 폴리머, 폴리이미드, 우레탄계 폴리머, 스티렌계 폴리머, 실록산계 폴리머, 에폭시계 폴리머 및 이들의 조합 중에서 선택된 1종 이상을 포함하는, 디스플레이 장치.
  6. 제1항에 있어서,
    상기 쉘의 표면은 전기적으로 중성인, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 쉘의 표면에는 하전 입자를 구비하지 않는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 쉘의 두께는 5nm 내지 50nm인, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 유기 입자의 직경은 10nm 내지 200nm인, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 유기봉지층은 모노머계 유기물을 포함하고,
    상기 유기 입자는 상기 유기봉지층 내에 10% 내지 80% 비율로 포함되는, 디스플레이 장치.
  11. 제1항에 있어서,
    상기 터치 유닛은 상기 박막봉지층 상에 직접 배치되고, 상기 터치 유닛은,
    상기 표시영역 상에 배치된, 감지전극; 및
    상기 비표시영역 상에 배치되고 상기 감지전극에 연결된, 신호라인;
    을 포함하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 감지전극은 메쉬 형상을 갖는, 디스플레이 장치.
  13. 제11항에 있어서,
    상기 감지전극은 제1 감지전극 및 제2 감지전극을 포함하고,
    상기 신호라인은 상기 제1 감지전극에 연결된 제1 신호라인 및 상기 제2 감지전극에 연결된 제2 신호라인을 포함하는, 디스플레이 장치.
  14. 제11항에 있어서,
    상기 감지전극은,
    제1 도전층;
    상기 제1 도전층 상에 배치된, 제2 도전층;
    상기 제1 도전층과 상기 제2 도전층 사이에 배치된, 제1 절연층; 및
    상기 제2 도전층 상에 배치된, 제2 절연층;
    을 포함하는, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 제1 도전층과 상기 제2 도전층은 제1 절연층에 정의된 컨택홀을 통해 전기적으로 연결되는, 디스플레이 장치.
  16. 제14항에 있어서,
    상기 제1 도전층과 상기 대향전극 사이의 거리는 5㎛ 내지 20㎛인, 디스플레이 장치.
  17. 기판;
    상기 기판 상에 배치되는 화소전극;
    상기 화소전극 상에 배치되고 발광층을 포함하는, 중간층;
    상기 중간층 상에 배치되는, 대향전극;
    상기 대향전극 상에 배치되고, 무기봉지층 및 상기 무기봉지층 상에 위치한 유기봉지층을 포함하며, 상기 유기봉지층은 2.6 이하의 유전율을 갖는, 박막봉지층; 및
    상기 박막봉지층 상에 직접 배치되고, 외부의 입력을 감지하는 도전층을 포함하는, 터치 유닛;
    을 구비하는, 디스플레이 장치.
  18. 제17항에 있어서,
    상기 유기봉지층은 중공의 코어 및 상기 코어 외곽의 쉘을 포함하는 코어-쉘(core-shell) 구조를 갖는 유기 입자를 포함하는, 디스플레이 장치.
  19. 제17항에 있어서,
    상기 유기 입자는 아크릴계 폴리머, 폴리이미드, 우레탄계 폴리머, 스티렌계 폴리머, 실록산계 폴리머, 에폭시계 폴리머 및 이들의 조합 중에서 선택된 1종 이상을 포함하는, 디스플레이 장치.
  20. 제17항에 있어서,
    상기 쉘의 표면은 전기적으로 중성인, 디스플레이 장치.
KR1020190088521A 2019-07-22 2019-07-22 디스플레이 장치 KR20210011560A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190088521A KR20210011560A (ko) 2019-07-22 2019-07-22 디스플레이 장치
US16/858,063 US11158837B2 (en) 2019-07-22 2020-04-24 Display apparatus having a thin-film encapsulation layer
CN202010691006.3A CN112289825A (zh) 2019-07-22 2020-07-17 显示设备和用于显示设备的薄膜封装层

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190088521A KR20210011560A (ko) 2019-07-22 2019-07-22 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210011560A true KR20210011560A (ko) 2021-02-02

Family

ID=74189461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190088521A KR20210011560A (ko) 2019-07-22 2019-07-22 디스플레이 장치

Country Status (3)

Country Link
US (1) US11158837B2 (ko)
KR (1) KR20210011560A (ko)
CN (1) CN112289825A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210072200A (ko) * 2019-12-06 2021-06-17 삼성디스플레이 주식회사 표시 장치
KR20210085912A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 터치 디스플레이 장치
KR20210147124A (ko) * 2020-05-27 2021-12-07 삼성디스플레이 주식회사 입력감지유닛, 입력감지유닛의 제조방법 및 입력감지유닛을 포함하는 표시장치
KR20220158909A (ko) * 2021-05-24 2022-12-02 삼성디스플레이 주식회사 전자 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142262A (ja) 2001-11-06 2003-05-16 Seiko Epson Corp 電気光学装置、膜状部材、積層膜、低屈折率膜、多層積層膜、電子機器
JP2004315572A (ja) * 2003-04-11 2004-11-11 Kanegafuchi Chem Ind Co Ltd エポキシ樹脂組成物の製造方法
US20070086091A1 (en) * 2005-09-26 2007-04-19 Fujifilm Corporation Antireflection film, polarizing plate, and image display device including the same
JP4656074B2 (ja) 2007-03-12 2011-03-23 セイコーエプソン株式会社 電気光学装置及び電気光学装置の製造方法
KR101892711B1 (ko) * 2011-12-28 2018-08-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US9495033B2 (en) * 2012-09-06 2016-11-15 Konica Minolta, Inc. Display device with touch panel
KR102141205B1 (ko) 2013-08-16 2020-08-05 삼성디스플레이 주식회사 박막 봉지 제조 장치 및 이를 이용한 표시 장치의 제조 방법
KR102116497B1 (ko) 2013-09-25 2020-05-29 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
WO2015137205A1 (ja) * 2014-03-10 2015-09-17 コニカミノルタ株式会社 電界発光素子、照明装置、および電界発光素子の製造方法
TWI790965B (zh) * 2014-05-30 2023-01-21 日商半導體能源研究所股份有限公司 觸控面板
KR102385234B1 (ko) 2015-09-15 2022-04-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10063080B2 (en) * 2015-12-08 2018-08-28 Blackberry Limited Electronic device including battery and method of controlling same for charging the battery
KR102601207B1 (ko) 2016-07-29 2023-11-13 삼성디스플레이 주식회사 표시장치
KR102608507B1 (ko) * 2016-08-30 2023-12-01 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
KR102353699B1 (ko) * 2017-06-23 2022-01-19 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치
KR102354977B1 (ko) * 2017-07-03 2022-01-25 삼성디스플레이 주식회사 디스플레이 장치
KR102515817B1 (ko) * 2017-11-28 2023-03-29 엘지디스플레이 주식회사 발광체, 이를 포함하는 발광 필름, 발광다이오드 및 발광장치
CN108258152B (zh) * 2018-01-19 2020-05-01 昆山国显光电有限公司 薄膜封装结构及有机电致发光装置
KR20200080754A (ko) * 2018-12-27 2020-07-07 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20210028395A1 (en) 2021-01-28
CN112289825A (zh) 2021-01-29
US11158837B2 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
US11871638B2 (en) Display device with touch unit having reflection prevention unit overlapping valley
US11462605B2 (en) Display apparatus
KR20200090299A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
US11158837B2 (en) Display apparatus having a thin-film encapsulation layer
US11943956B2 (en) Display apparatus including multi-layered optical function layer
KR20210149279A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
US11507151B2 (en) Display apparatus
CN112750864A (zh) 显示设备
US11678537B2 (en) Display apparatus
US11545528B2 (en) Display apparatus
KR20210035959A (ko) 디스플레이 장치
US20230269983A1 (en) Display device
EP3832722A1 (en) Display device
US11581379B2 (en) Display panel having a first conductive layer connecting the first pixel electrode to the first synchronization pixel electrode
KR20240066156A (ko) 디스플레이 장치 및 그 제조방법
KR20210005455A (ko) 디스플레이 장치 및 그 제조 방법
US11263975B2 (en) Display apparatus
CN113555393A (zh) 显示装置
US20230058377A1 (en) Display apparatus
KR20240084571A (ko) 표시 장치 및 그 제조방법
KR20240038215A (ko) 표시 장치
KR20240020765A (ko) 표시 패널 및 이를 포함하는 전자 기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal