KR20210010580A - 터치 검출 회로, 터치 디스플레이 장치 및 터치 검출 방법 - Google Patents

터치 검출 회로, 터치 디스플레이 장치 및 터치 검출 방법 Download PDF

Info

Publication number
KR20210010580A
KR20210010580A KR1020207036587A KR20207036587A KR20210010580A KR 20210010580 A KR20210010580 A KR 20210010580A KR 1020207036587 A KR1020207036587 A KR 1020207036587A KR 20207036587 A KR20207036587 A KR 20207036587A KR 20210010580 A KR20210010580 A KR 20210010580A
Authority
KR
South Korea
Prior art keywords
capacitor
switch
compensation capacitor
voltage
basic
Prior art date
Application number
KR1020207036587A
Other languages
English (en)
Other versions
KR102491774B1 (ko
Inventor
쳉 리우
Original Assignee
칩원 테크놀로지(베이징) 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩원 테크놀로지(베이징) 컴퍼니 리미티드 filed Critical 칩원 테크놀로지(베이징) 컴퍼니 리미티드
Publication of KR20210010580A publication Critical patent/KR20210010580A/ko
Application granted granted Critical
Publication of KR102491774B1 publication Critical patent/KR102491774B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Position Input By Displaying (AREA)

Abstract

본 발명은 연산 증폭기, 보상 커패시터 및 보상 커패시터에 연결되는 복수의 스위치를 포함하는 터치 검출 회로를 개시하며, 상기 복수의 스위치는 상기 보상 커패시터와 상기 역상 입력단, 제1바이어스 엔드, 제2바이어스 엔드, 제3바이어스 엔드 사이의 전기 연결을 연결하거나 차단하는 데 사용되어 커패시턴스 센싱 신호의 변화 감도를 향상시키며, 상기 보상 커패시터는 금속 산화막 반도체 커패시터를 포함한다. 본 발명은 터치 디스플레이 장치 및 터치 검출 방법을 더 개시한다. 본 발명은 터치 검출 회로의 감도를 높여 칩의 소형화를 구현해 제조원가를 절감한다.

Description

터치 검출 회로, 터치 디스플레이 장치 및 터치 검출 방법
본 출원은 2019년 4월 26일자로 출원된 “터치 검출 회로, 터치 디스플레이 장치 및 터치 검출 방법”이란 중국 특허 출원 제 201910343219.4 호에 대한 우선권을 주장하며, 상기 출원 전반에 걸친 내용을 참조하고 인용하였다.
본 발명은 터치 기술　분야에 관한 것이고, 구체적으로 터치 검출 회로, 터치 디스플레이 장치 및 터치 검출 방법에 관한 것이다.
종래의 정전식 터치 장치 검출 방법은 자가 커패시턴스 검출 및 상호 커패시턴스 검출에 기초한 2개의 기본 방식을 갖으며, 2개의 기본 방식은 도체(예를 들어, 사람의 손가락)가 정전용량 터치 장치에 가깝다는 사실에 의해 야기되는 커패시턴스의 마이크로 변화를 검출함으로써 식별 동작이 실현된다. 일반적으로, 도체가 장치에 가깝다는 사실에 의해 야기되는 커패시턴스의 변화량은 장치의 검출된 커패시턴스보다 훨씬 적으며, 이들 검출된 커패시턴스는 스크린의 커패시턴스 및 스크린의 기생 커패시턴스를 포함한다. 검출된 커패시턴스가 존재로 인해, 검출 회로의 유효 검출 범위가 제한되어 커패시턴스의 마이크로 변화의 검출 감도의 향상이 제한된다.
상기와 같은 문제점을 해결하기 위해, 종래의 기술은 원래의 터치 검출 회로에 보상 커패시터를 추가하는 방법으로, 보상 커패시터의 충전, 방전 과정을 제어하여 검출된 커패시터의 전기량을 미리 설정된 전기량만큼 감소시키고, 검출된 커패시터의 커패시턴스 변화량은 보상 커패시터가 사용되지 않을 때의 커패시턴스 변화량에 비해 증가하여, 검출 회로의 감도를 향상시킬 수 있다.
종래에는 대부분의 보상 커패시터는 MIM(Metal-Insulator-Metal, 금속-부도체-금속)커패시터 또는 MOM(Metal-Oxide-Metal, 금속-산화물-금속) 커패시터를 이용하여 스크린의 기본 커패시턴스를 보상한다. 그러나, MIM커패시터 또는 MOM커패시터는 단위 면적의 커패시턴스 값이 매우 작고, 큰 기본 커패시턴스를 가지는 스크린이면, MIM 커패시터 또는 MOM 커패시터가 매우 많이 필요하는데 칩 면적을 크게 차지하고, 칩의 소형화에 불리하며, 칩의 제조 비용을 증가시킬 수 있는 문제를 가진다. 따라서, 검출 회로의 감도가 향상됨에 따라 칩의 소형화가 실현되는 것은 기술 분야의 기술자들이 해결해야 하는 문제가 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창출된 것으로, 본 발명의 목적은 칩 면적을 줄여 칩 원가를 낮출 수 있는 터치 검출 회로, 터치 디스플레이 장치 및 터치 검출 방법을 개시하는 것을 목적으로 한다.
본 발명은 커패시턴스 센싱 신호를 수신하기 위한 역상 입력단과, 공통 모드 전압을 수신하기 위한 동상 입력단 및 검출 신호를 제공하기 위한 출력단을 포함하는 연산 증폭기; 상기 커패시턴스 센싱 신호를 보상하여 신호 감도를 향상시키는 보상 커패시터; 및 보상 커패시터와 상기 역상 입력단, 제1바이어스 엔드, 제2바이어스 엔드, 제3바이어스 엔드 사이의 전기 연결을 각각 연결하거나 차단하기 위해 상기 보상 커패시터에 연결되는 복수의 스위치를 포함하는 터치 검출 회로를 개시하며, 상기 복수의 스위치는 상기 역상 입력단과 상기 보상 커패시터 사이에 연결되는 제9스위치를 포함하고, 제9스위치가 오프될 때 보상 커패시터의 상하부 극판의 충전/방전을 구현하고 상기 보상 커패시터의 상하부 극판의 전압차를 밸런싱한다.
상기 보상 커패시터는 금속 산화막 반도체 커패시터를 포함하는 것이 바람직하다.
상기 터치 검출 회로는 제1단부가 제2스위치를 통해 연산 증폭기의 역상 입력단에 연결되고 제2단부가 접지되는 기본 커패시터; 제1스위치를 통해 기본 커패시터의 제1단부에 연결되고 기본 커패시터를 충전하기 위한 전압원; 상기 연산 증폭기의 역상 입력단과 상기 연산 증폭기의 출력단 사이에서 직렬로 연결되는 제3스위치; 제3스위치에 병렬로 연결되는 제1커패시터를 더 포함하는 것이 바람직하다.
상기 복수의 스위치는 상기 보상 커패시터의 제1단부와 상기 제1바이어스 엔드 사이에 연결되는 제4스위치; 상기 보상 커패시터의 제1단부와 상기 제3바이어스 엔드 사이에 연결되는 제5스위치; 상기 보상 커패시터의 제2단부와 상기 제1바이어스 엔드 사이에 연결되는 제6스위치; 상기 보상 커패시터의 제2단부와 상기 제3바이어스 엔드 사이에 연결되는 제7스위치; 상기 보상 커패시터의 제2단부와 상기 제2바이어스 엔드 사이에 연결되는 제8스위치를 더 포함하는 것이 바람직하다.
상기 제1바이어스 엔드는 양의 전압원 바이어스 엔드이고, 상기 제2바이어스 엔드는 음의 전압원 바이어스 엔드이며, 상기 제3 바이어스 엔드는 아날로그 그라운드 바이어스 엔드인 것이 바람직하다.
여기신호의 상승 에지가 트리거되기 전에 제1시간 기간에 제4스위치와 제7스위치가 도통되고 상기 보상 커패시터를 제1전압까지 충전하며, 상기 여기신호의 상승 에지가 트리거된 후에 제1시간 기간에 제6스위치와 제9스위치가 도통되고 상기 보상 커패시터 상의 전하가 기본 커패시터로 전이되며, 상기 여기신호의 하강 에지가 트리거되기 전에 제1시간 기간에 제5스위치와 제7스위치가 도통되고 상기 보상 커패시터의 상하부 극판에 대한 방전을 수행하며, 상기 여기신호의 하강 에지가 트리거된 후에 제1시간 기간에 제8스위치와 제9스위치가 도통되고 상기 보상 커패시터를 제2전압까지 충전하면서 상기 기본 커패시터 상의 전하가 상기 보상 커패시터로 전이되는 것이 바람직하다.
상기 양의 전압원 바이어스 엔드의 출력 전압과 상기 음의 전압원 바이어스 엔드의 출력 전압의 전압크기가 동일하며 전압 극성이 상반되는 것이 바람직하다.
상기 제1전압과 상기 제2전압의 절대값은 동일한 것이 바람직하다.
상기 전압원 출력 전압은 양의 전압과 음의 전압 사이에 변환할 수 있는 것이 바람직하다.
본 발명에 따른 터치 디스플레이 장치는 디스플레이 패널; 본 발명의 임의의 실시예에 따른 검출 신호를 제공하기 위한 터치 검출 회로를 포함한다.
상기 디스플레이 패널은 음극선관 디스플레이 패널, 디지털 광원 처리 디스플레이 패널, 액정 디스플레이 패널, 발광 다이오드 디스플레이 패널, 유기 발광 다이오드 디스플레이 패널, 양자점 디스플레이 패널, Mirco-LED 디스플레이 패널, Mini-LED 디스플레이 패널, 전계 방출 디스플레이 패널, 플라즈마 디스플레이 패널, 전기 영동 디스플레이 패널, 전기습윤 디스플레이 패널을 포함하는 것이 바람직하다.
본 발명에 따른 터치 검출 방법은 다음과 같은 단계를 구비하며, 여기신호의 상승 또는 하강 에지가 트리거되기 전에 제1시간 기간에 전압원을 통해 상기 여기신호에 따라 기본 커패시터를 충전하며; 여기신호의 상승 또는 하강 에지가 트리거된 후에 제1시간 기간에 보상 커패시터를 통해 상기 기본 커패시터를 보상하며, 상기 보상 커패시터를 통해 상기 기본 커패시터를 보상할 때, 복수의 바이어스 엔드를 통해 상기 여기신호에 따라 상기 보상 커패시터의 상하부 극판에 대한 충전/방전을 수행한다.
상기 복수의 바이어스 엔드는 양의 전압원 바이어스 엔드, 음의 전압원 바이어스 엔드 및 아날로그 그라운드 바이어스 엔드를 포함하는 것이 바람직하다.
상기 보상 커패시터는 금속 산화막 반도체 커패시터를 포함하는 것이 바람직하다.
상기 여기신호가 하이 레벨일 때, 상기 전압원은 양의 전압을 출력하고, 상기 여기신호가 로우 레벨일 때, 상기 전압원은 음의 전압을 출력하는 것이 바람직하다.
상기 터치 검출 방법은 상기 보상 커패시터가 상기 기본 커패시터를 보상할 때, 연산　증폭기를 통해 상기 기본 커패시터의 변화량을 검출하여 출력하는 단계를 더 포함하는 것이 바람직하다.
기본 커패시터를 보상하는 방법은 상기 여기신호의 상승 에지가 트리거되기 전에 제1시간 기간에 상기 보상 커패시터를 제1전압까지 충전하며, 상기 여기신호의 상승 에지가 트리거된 후에 제1시간 기간에 상기 보상 커패시터 상의 전하가 기본 커패시터로 전이되며, 상기 여기신호의 하강 에지가 트리거되기 전에 제1시간 기간에 상기 보상 커패시터의 상하부 극판에 대한 방전을 수행하며, 상기 여기신호의 하강 에지가 트리거된 후에 제1시간 기간에 상기 보상 커패시터를 제2전압까지 충전하면서 상기 기본 커패시터 상의 전하가 상기 보상 커패시터로 전이되는 단계를 포함하는 것이 바람직하다.
상기 전하는 양의 전하인 것이 바람직하다.
상기 제1전압과 상기 제2전압의 절대값은 동일한 것이 바람직하다.
본 발명은 터치 검출 회로, 터치 디스플레이 장치 및 터치 검출 방법을 개시하며, 금속 산화막 반도체 커패시터를 기본 커패시터로서 사용함으로써 터치 검출 회로 내의 기본 커패시터를 보상하고, 칩 면적을 효과적으로 감소시키고, 금속 산화막 반도체 커패시터의 단위 면적 커패시턴스가 MIM 커패시터의 2배로 인해, 보상 커패시터의 면적을 어느 정도까지 감소시키고, 칩 비용을 크게 감소시킬 수 있다.
해당 스위치 회로를 설정하여 NCAP 커패시터는 양단이 복수의 바이어스 원에 연결되고, 상기 복수의 바이어스 원을 통해 상기 NCAP 커패시터의 상하부 극판에 대한 충전/방전을 수행하여, NCAP의 상하부 극판의 압력차가 상이할 때 커패시턴스 값의 차이가 효과적으로 제거된다.
기본 커패시터(Cb)의 양/음 전압 충전 변환 기간 동안, 보상 커패시터(Cc)의 상부 극판과 하부 극판이 동시에 아날로그 그라운드에 연결되어, 보상 커패시터(Cc)의 상부 극판 및 하부 극판 상의 잔류 전하가 방출될 수 있고, 보상 커패시터(Cc)가 기본 커패시터 (Cb)에 대한 보상 효과를 더욱 향상시킨다.
이하 첨부된 도면을 참조하여 본 발명의 실시예에 대한 설명을 통해 본 발명의 상기 및 기타 목적, 특징 및 장점을 더욱 명백하게 한다.
도 1은 종래의 기술에 따른 터치 검출 회로의 개략적인 구조도이다.
도 2는 본 발명의 실시예에 따른 터치 검출 회로의 개략적인 구조도이다.
도 3은 본 발명의 실시예에 따른 터치 검출 회로의 시퀀스 다이어그램이다.
도 4는 본 발명의 실시예에 따른 터치 검출 방법의 흐름도이다.
도 5는 본 발명의 실시예에 따른 기본 커패시터 보상 방법의 흐름도이다.
본 발명을 용이하게 이해할 수 있도록 하기 위해, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명하도록 한다. 첨부된 도면에서 본 발명의 바람직한 실시예를 제시하였다. 그러나, 본 발명은 다른 형태로 구현될 수 있으며, 본 명세서에 기술된 실시예에 한정되지 않는다. 반대로, 이러한 실시예는 본 발명의 개시내용을 보다 철저하고 포괄적으로 이해하기 위한 것을 목적으로 한다.
달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 기술적 및 과학적 용어는 본 발명의 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 본 발명의 명세서에서 사용된 용어는 단지 특정 실시예를 설명하기 위한 것이며, 본 발명을 제한하는 것으로 의도되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1은 종래의 기술에 따른 터치 검출 회로의 개략적인 구조도이다.
도 1에 도시된 바와 같이, 터치 검출 회로는 기본 커패시터(Cb), 제1커패시터(Cf), 보상 커패시터(Cc), 연산 증폭기(AMP), 제1스위치(S1), 제2스위치(S2), 제3스위치(S3), 제4스위치(S4) 및 제5스위치(S5)를 포함하고, 기본 커패시터(Cb)는 각 픽셀 포인트의 접지 커패시턴스에 대응한다.
기본 커패시터(Cb)의 제1단부는 제1스위치(S1)의 제1단부와 제2스위치(S2)의 제1단부에 동시에 연결되고, 기본 커패시터(Cb)의 제2단부는 접지되며; 제1스위치(S1)의 제2단부는 전압원에 연결되며; 제2스위치(S2)의 제2단부는 연산　증폭기(AMP)의 역상 입력단에 연결되며; 제3스위치(S3)는 연산　증폭기(AMP)의 출력단과 역상 입력단 사이에 연결되며; 제1커패시터(Cf) 는 제3스위치(S3)와 병렬로 연결되며; 연산 증폭기(AMP)의 동상 입력단은 공통 모드 전압(VCM)을 수신하고, 연산 증폭기(AMP)의 출력단은 검출 신호(VO)를 출력하는데 사용되며; 보상 커패시터(Cc)의 제1단부는 연산 증폭기(AMP)의 역상 입력단에 연결되고, 보상 커패시터(Cc)의 제2단부는 제4스위치(S4)의 제1단부와 제5스위치(S5)의 제1단부에 각각 연결되고, 제4스위치(S4)의 제 2 단과 제5스위치(S5)의 제2단부는 제1보상 전압원과 제2보상 전압원에 각각 연결된다.
도 1에 도시된 터치 검출 회로의 구조도에서, 터치에 의한 기본 커패시터(Cb)의 변화량은 기본 커패시터(Cb)와 병렬로 연결된 터치 커패시터(△C)와 동일하다. 전압원, 제1보상 압원원 및 제2보상 전압원은 양의 전압원(VDD)과 음의 전압원(VSS)에서 선택된 어느 하나를 포함한다.
도 1에 도시된 터치 검출 회로는 ψ1및 ψ2두개의 시기를 포함하고, ψ1동안에 주로 기본 커패시터(Cb)를 충전하며, ψ2동안에 주로 기본 커패시터(Cb)를 보상한다. 동시에, 도1의 회로도에서 ψ1및 ψ2는, ψ1동안, ψ1에 대응하는 스위치가 도통되고, ψ2에 대응하는 스위치가 오프되며; ψ2동안, ψ1에 대응하는 스위치는 오프되고, ψ2에 대응하는 스위치는 도통된다.
제1동안인 ψ1에, 제1스위치(S1), 제3스위치(S3) 및 제4스위치(S4)가 모두 도통되고, 제2스위치(S2) 및 제5스위치(S5)가 모두 오프된다. 기본 커패시터(Cb)는 제1스위치(S1)를 통해 충전되기 시작하며, 보상 커패시터(Cc)는 제4스위치(S4)를 통해 충전되기 시작하고, 전압원은 예를 들어, 양의 전압원(VDD)이고, 제 1 보상 전압원은 예를 들어, 음의 전압원(VSS)이다. 충전이 완료된 후, 기본 커패시터(Cb)의 양단부의 전압은 VCC에 대응하고, 보상 커패시터(Cc)의 양단부의 전압은 VSS에 대응한다. 이때, 연산 증폭기(AMP)는 하나의 단위 이득 버퍼가 되고, 단위 이득 버퍼의 관련 특성으로부터 연산 증폭기(AMP)의 출력단 전압이 동상 입력단 전압과 동일하고, 공통 모드 전압(VCM)에 무두 대응하는 것을 알 수 있다.
제2동안인 ψ2에, 제1스위치(S1), 제3스위치(S3) 및 제4스위치(S4)가 모두 오프되고, 제2스위치(S2) 및 제5스위치(S5)가 도통되고, 연산 증폭기(AMP)가 선형 영역에서 동작하며, 이때 연산 증폭기(AMP)의 동상 입력단과 역상 입력단이 등전위로서 간주되고, 그 특성은 거짓 단락 회로라 불리며, 가상 단락이라는 약칭으로 불린다. 연산 증폭기(AMP)의 상기 특성으로 인해, 이때 연산 증폭기(AMP)의 동상 입력단과 역상 입력단은 공통 모드 전압(VCM)에 대응한다.
터치 검출 회로에 제4스위치(S4), 제5스위치(S5) 및 보상 커패시터(CC)가 존재하지 않는 경우, 이 단계에서는 연산 증폭기(AMP)의 동상 입력단과 역상 입력단이 등전위가 될 때까지 기본 커패시터(Cb)와 제1커패시터(Cf) 사이에 전하 전이가 발생한다. 이 과정에서, 연산 증폭기(AMP)에서 출력된 검출신호(Vo)가 변화하게 되며, 제1기간인 ψ1에 검출 신호(Vo)가 Voø1에 대응하고 제2기간인 ψ2에 검출 신호(Vo)가 Voø2에 대응하면, 검출신호(Vo)의 변화량(△Vo)은 다음 수식에 대응한다.
Figure pct00001
전하의 보존법칙에 따라, 다음과 같다.
Figure pct00002
연산 증폭기(AMP)의 출력단은 아날로그 디지털 변환 회로에 연결되고, 이 아날로그 디지털 변환 회로는 검출 신호(Vo)의 변화량에 따라 터치 커패시터(△C)를 획득하는데 사용된다.
기본 커패시터(Cb)의 커패시턴스 값이 너무 커서(최대 수백 pF까지), 실제 응용에서 터치 커패시터(△C)의 커패시턴스 값(보통 약 1 pF 정도)만이 획득될 것으로 예상되므로, 검출 신호(Vo)의 변화량(△Vo)이 너무 작아 검출 감도가 감소된다.
종래의 기술에서의 검출 회로는 제4스위치(S4), 제5스위치(S5) 및 보상 커패시터(Cc)가 추가적으로 배치되며, 제2보상 전압원이 예를 들어, VDD이고, 제5스위치(S5)가 도통되기 때문에 보상 커패시터(Cc)의 양단부의 전압이 VDD-VSS에 대응하고, 기본 커패시터(Cb)와 보상 커패시터(Cc) 사이에 전하 전이가 발생하며, 기본 커패시터(Cb)의 전기량이 감소되어, 보상 커패시턴스(CC)가 존재하지 않을 때에 비해, 기본 커패시터(Cb)의 커패시턴스 변화량(즉, 터치 커패시터(△C))이 증가하여 검출 회로의 감도를 향상시킬 수 있다.
종래의 기술에서 검출 회로의 감도를 향상시킬 수 있지만 그의 보상 커패시터는 주로 MIM 커패시터 또는 MOM 커패시터를 채용하여 스크린의 기본 커패시턴스를 보상한다. MIM 커패시터 또는 MOM 커패시터는 단위 면적의 커패시턴스 값이 매우 작고, 큰 기본 커패시턴스를 가지는 스크린이면, MIM 커패시터 또는 MOM 커패시터가 매우 많이 필요하는데 칩 면적을 크게 차지하고, 칩의 소형화에 불리하며, 칩의 제조 비용을 증가시킬 수 있는 문제를 가진다.
도 2는 본 발명의 실시예에 따른 터치 검출 회로의 개략적인 구조도이다.
도 2에 도시된 바와 같이,본 실시예에서, 터치 검출 회로는 기본 커패시터(Cb), 제1커패시터(Cf), 보상 커패시터(Cc), 복수의 스위치, 연산 증폭기(AMP), 제1스위치(S1), 제2스위치(S2) 및 제3스위치(S3)를 포함한다.
연산 증폭기(AMP)는 커패시턴스 센싱 신호를 수신하기 위한 역상 입력단; 공통 모드 전압(VCM)을 수신하기 위한 동상 입력단; 및 검출 신호를 제공하기 위한 출력단(Vo)을 포함한다.
본 실시예에서, 연산 증폭기(AMP)의 출력단은 아날로그 디지털 변환 회로에 연결되고, 이 아날로그 디지털 변환 회로는 검출 신호(Vo)의 변화량에 따라 터치 커패시터(△C)를 획득하는데 사용된다.
본 실시예에서, 제3스위치(S3)는 연산　증폭기(AMP)의 출력단과 역상 입력단 사이에 연결되며, 제1커패시터(Cf)는 제3스위치(S3)와 병렬로 연결된다.
보상 커패시터(Cc)는 커패시턴스 센싱 신호를 보상하여 신호의 감도를 향상시킨다.
본 실시예에서, 보상 커패시터(Cc)는 제1단부가 제2스위치(S2)를 통해 기본 커패시터(Cb)에 연결되며, 기본 커패시터(Cb)를 보상하는데 사용된다.
본 실시예에서, 보상 커패시터(Cc)는 NCAP커패시터(즉, N-웰 커패시터 또는 금속 산화막 반도체 커패시터)를 채용하고, 이 N-웰 커패시터의 단위 면적의 커패시턴스 값은 종래의 금속 절연층 금속 커패시터의 커패시턴스 값의 2배이며, 기본 도핑 타입에 따라 도핑된 기본 도핑 영역; 기본 도핑 영역에 인접하고 기본 도핑 타입에 따라 도핑되며 기본 도핑 영역에서의 최대 도펀트 농도보다 높은 최대 도펀트 농도를 포함하는 적어도 하나의 도핑 연결 영역; 및 기본 도핑 영역으로부터 일정 거리에 배치되고 MOS 트랜지스터 (금속 산화막 반도체) 구조에 따라 게이트 전극 영역이라고 부르는 전극 영역을 포함하며, 전극 영역과 기본 도핑 영역 사이에 배치되는 유전체를 포함한다.
또한, 보상 커패시터(Cc)는 높은 단위 면적 커패시턴스 값을 갖는 기타 커패시터를 더 포함할 수 있다.
복수의 스위치는 보상 커패시터(Cc)에 연결되며, 보상 커패시터(Cc)와 연산　증폭기(AMP)의 역상 입력단, 제1바이어스 엔드, 제2바이어스 엔드 및 제3바이어스 엔드의 전기 연결을 각각 연결하거나 차단하는 데 사용된다.
본 실시예에서, 복수의 스위치는 보상 커패시터(Cc)의 제1단부와 연산　증폭기(AMP)의 역상 입력단 사이에 연결되는 제9스위치(S9)를 포함한다. 제9스위치(S9)는 돌림형 스위치로, 도통될 때 보상 커패시터(Cc)와 연산　증폭기(AMP)의 역상 입력단을 연결하며, 보상 커패시터(Cc)가 기본 커패시터(Cb)에 대한 양방향(전하 전이 방향) 보상을 구현하며, 제9스위치(S9)가 오프될 때 복수의 스위치는 보상 커패시터(Cc)의 상하부 극판의 충전/방전을 구현하고 상기 보상 커패시터(Cc)의 상하부 극판의 전압차를 밸런싱한다.
또한, 복수의 스위치는 제4스위치(S4), 제5스위치(S5), 제6스위치(S6), 제7스위치(S7) 및 제8스위치(S8)를 더 포함하며, 도통될 때 보상 커패시터(Cc)의 제1단부 및 제2단부가 복수의 바이어스 엔드에 각각 연결되어 보상 커패시터(Cc)의 상하부 극판의 전압차를 밸런싱하여 금속 산화막 반도체 커패시터가 보상 커패시터로서 사용되는 경우, 보상 커패시터(Cc)의 커패시턴스 값 차이가 제거된다.
또한, 상기 복수의 스위치의 도통은 여기신호에 의해 제어된다.
제4스위치(S4)는 보상 커패시터(Cc)의 제1단부와 제1바이어스 엔드(양의 전압원) ( VDP) 사이에 연결되며, 제5스위치(S5)는 보상 커패시터(Cc)의 제1단부와 제3바이어스 엔드(아날로그 그라운드) ( VSS) 사이에 연결되며, 제6스위치(S6)는 보상 커패시터(Cc)의 제2단부와 제1바이어스 엔드(양의 전압원) ( VDP) 사이에 연결되며, 제7스위치(S7)는 보상 커패시터(Cc)의 제2단부와 제3바이어스 엔드(아날로그 그라운드) ( VSS) 사이에 연결되며, 제8스위치(S8)는 보상 커패시터(Cc)의 제2단부와 제2바이어스 엔드(음의 전압원) ( VDN) 사이에 연결된다.
본 실시예에서, 보상모듈(100)은 보상 커패시터(Cc), 복수의 스위치 및 복수의 바이어스 엔드로 구성될 수 있고, 주로 외부 신호의 보상을 구현하는데 사용된다. 또한, 상기 보상 모듈(100)은 다른 회로에 적용될 수도 있다.
기본 커패시터(Cb)는 각 픽셀　포인트의 접지　커패시턴스에 대응한다. 그의 제1단부는 제2스위치(S2)를 통해 연산　증폭기(AMP)의 역상 입력단에 연결되고 제2단부는 접지된다.
전압원은 제1스위치(S1)를 통해 기본 커패시터(Cb)에 연결되고 양의 전압원(VDP) 및 음의 전압원(VDN)에서 선택된 어느 하나를 포함한다.
본 실시예에서, 전압원은 여기신호에 따라 양의 전압 및 음의 전압 사이에 변환할 수 있으며, 예를 들어, 여기신호가 하이 레벨일 때, 전압원은 양의 전압(VDP)을 출력하고, 여기신호가 로우 레벨일 때, 전압원은 음의 전압(VDN)을 출력한다.
도 2에 도시된 터치 검출 회로의 구조도에서, 터치에 의한 기본 커패시터 (Cb)의 변화량이 기본 커패시터(Cb)와 병렬로 연결된 터치 커패시터(△C)와 동일하기 때문에, 커패시턴스 센싱 신호에 대응한다.
본 실시예에서, 양의 전압원(VDP)과 음의 전압원(VDN)의 전압 절대값은 동일하며, 즉 양의 전압원(VDP)과 음의 전압원(VDN)의 전압이 동일하고 전압 극성이 상반된다.
이하, 도 3을 참조하여 본 실시예에 따른 터치 검출 회로의 동작원리를 더 설명한다. 도 3은 본 발명의 실시예에 따른 터치 검출 회로의 시퀀스 다이어그램이다.
이 실시예에서, 도 3에 도시된 바와 같이, 터치 검출 회로의 동작 시퀀스는 제1시간 기간(t1), 제2시간 기간(t2), 제3시간 기간(t3) 및 제4시간 기간(t4)으로 구분된다. t1및 t3시간 기간은 대응하는 기본 커패시터의 충전 시간 기간에 대응하고 t2및 t4시간 기간은 대응하는 기본 커패시터의 전하보충 시간 기간에 대응한다.
도 3을 참조하여, 본 실시예에서, 제1시간 기간(t1)은 여기신호의 상승 에지가 트리거되기 전에 제1시간 기간에 의해 표현되며, 제2시간 기간(t2)은 여기신호의 상승 에지가 트리거된 후에 제1시간 기간에 의해 표현되며, 제3시간 기간(t3)은 여기신호의 하강 에지가 트리거되기 전에 제3시간 기간에 의해 표현되며, 제4시간 기간(t4)은 여기신호의 하강 에지가 트리거된 후에 제1시간 기간에 의해 표현된다. 또한, 제1시간 기간(t1)과 제2시간 기간(t2)의 과도 시점에 여기신호의 상승 에지가 트리거되고 제3시간 기간(t3)과 제4시간 기간(t4)의 과도 시점에 여기신호의 하강 에지가 트리거된다.
각각의 단계에 대응하는 시퀀스 다이어그램에서 스위치(S4 내지 S9)에 대응하는 신호에 대하여, 하이 레벨 신호는 해당 스위치의 도통 상태에 대응하고, 로우 레벨 신호는 해당 스위치의 오프 상태에 대응한다.
도 2를 참조하여 터치 검출 회로의 동작 원리는 다음과 같다.
여기신호의 상승 에지가 트리거되기 전에 제1시간 기간(t1)에 여기신호는 로우 레벨이고 전압원은 음의 전압원(VDN)으로 변환된다. 이때, 제1스위치(S1)와 제3스위치(S3)는 도통되고 제2스위치(S2)는 오프되며 기본 커패시터(Cb)는 제1스위치(S1)를 통해 음의 전압 충전을 시작하고, 충전이 완료된 후, 양단부에서의 제1전압은 VDN에 대응한다.
동시에 제4스위치(S4)와 제7스위치(S7)는 도통되고 제5스위치(S5), 제6스위치(S6) 및 제8스위치(S8)는 오프되며 보상 커패시터(Cc)는 상부 극판이 제4스위치(S4)를 통해 양의 전압원(VDP)에 연결되며, 하부 극판이 제7스위치(S7)를 통해 아날로그 그라운드(VSS)에 연결되며, 양의 전압원(VDP)은 보상 커패시터(Cc)의 상부 극판을 충전하기 시작하고 충전이 완료된 후, 양단부에서의 전압은 VDP에 대응하고 이때 보상 커패시터(Cc)에서의 전하는 Cc*(VDP-VSS)이다.
여기신호의 상승 에지가 트리거된 후에 제1시간 기간(t2)에 여기신호는 하이 레벨이고 전압원은 양의 전압원(VDP)으로 변환된다. 이때, 제2스위치(S2)는 도통되고 제1스위치(S1)와 제3스위치(S3)는 오프되며 기본 커패시터(Cb)는 더 이상 충전되지 않고, 기본 커패시터(Cb)의 제1단부는 제2스위치(S2)를 통해 노드(VIN)에 연결된다.
동시에 제6스위치(S6)와 제9스위치(S9)는 도통되고 제4스위치(S4), 제5스위치(S5), 제7스위치(S7) 및 제8스위치(S8)는 오프되며 보상 커패시터(Cc)는 상부 극판이 제9스위치(S9)를 통해 노드(VIN)( 노드(VIN)의 전압은 VDP임)에 연결되며, 하부 극판이 제6스위치(S6)를 통해 양의 전압원(VDP)에 연결된다. 이때 보상 커패시터(Cc)에서의 전하는 모두 노드(VIN)로 전이되고 노드(VIN)를 통해 기본 커패시터(Cb)로 전이된다. 따라서, 전이된 전하는 Q1=VDP*Cc와 동일하다.
여기신호의 하강 에지가 트리거되기 전에 제1시간 기간(t3)에 여기신호는 하이 레벨이고 전압원은 양의 전압원(VDP)이다. 이때, 제1스위치(S1)와 제3스위치(S3)는 도통되고 제2스위치(S2)는 오프되며 기본 커패시터(Cb)는 제1스위치(S1)를 통해 양의 전압 충전을 시작하고, 충전이 완료된 후, 양단부에서의 제2전압은 VDP에 대응한다.
동시에 제5스위치(S5)와 제7스위치(S7)는 도통되고 제4스위치(S4), 제6스위치(S6), 제8스위치(S8) 및 제9스위치(S9)는 오프되며 보상 커패시터(Cc)는 상부 극판 및 하부 극판이 제5스위치(S5) 및 제7스위치(S7)를 통해 아날로그 그라운드(VSS)에 연결됨에 따라 이때 보상 커패시터(Cc)에서의 전하는 0이고 보상 커패시터(Cc)의 상부 극판 및 하부 극판상의 잔류 전하가 방출될 수 있어 기본 커패시터(Cb)에 대한 보상 커패시터(Cc)의 보상 효과를 더욱 향상시킨다.
여기신호의 하강 에지가 트리거된 후에 제1시간 기간(t4)에 여기신호는 로우 레벨이고 전압원은 음의 전압원(VDN)이다. 이때, 제2스위치(S2)는 도통되고 제1스위치(S1)와 제3스위치(S3)는 오프되며 기본 커패시터(Cb)는 더 이상 충전되지 않고, 기본 커패시터(Cb)의 제1단부는 제2스위치(S2)를 통해 노드(VIN)에 연결된다.
동시에 제8스위치(S8)와 제9스위치(S9)는 도통되고 제4스위치(S4), 제5스위치(S5), 제6스위치(S6) 및 제7스위치(S7)는 오프되며 보상 커패시터(Cc)는 상부 극판이 제9스위치(S9)를 통해 노드(VIN)(노드(VIN)의 전압은 VSS임)에 연결되며, 제2스위치(S2)를 통해 기본 커패시터(Cb)의 제1단부에 연결되고 하부 극판이 제8스위치(S8)를 통해 음의 전압원(VDN)에 연결된다. 이때, VDN은 보상 커패시터(Cc)의 하부 극판을 충전하기 시작하고 보상 커패시터(Cc) 상의 전하는 Cc*(VSS-VDN)이다. 커패시터(Cc) 상의 전하는 노드(VIN)를 통해 기본 커패시터(Cb)로부터 전이되기 때문에, 이때 보상 커패시터(Cc)로 전이되는 전하는 Q2=（-VDN*Cc）과 같다.
본 발명의 실시예에서, 양의 전압원(VDP)은 음의 전압원(VDN)의 절대값과 같아 VDP=（-VDN）이다. 따라서, 여기신호의 상승 에지가 트리거된 후에 제1시간 기간에 보상 커패시터(Cc)로부터 노드(VIN)로 전이된 전하는 여기신호의 하강 에지가 트리거된 후에 제1시간 기간에 노드(VIN)로부터 보상 커패시터(Cc)로 전이된 전하와 동일하며, 이에 따라 보상 커패시터(Cc)의 상하부 극판의 전압차는 동일하게 제어될 수 있고, 커패시턴스 차이는 제거된다.
제1전압(VDN)과 제2전압(VDP)의 절대값과 같고 전압 극성이 상반되는 것이 바람직하다.
본 실시예에서, 상기 전이된 전하는 모두 양의 전하이다.
본 실시예에서, 한편으로는 기본 커패시터(Cb)와 보상 커패시터(Cc) 사이에서 발생하는 전하의 전이는 기본 커패시터(Cb)의 전력량을 낮출 수 있으며, 수식(1.2)으로부터 보상 커패시터(Cc)가 존재하지 않을 때에 비해, 기본 커패시터(Cb)의 커패시턴스 변화량(즉, 터치 커패시터(△C))이 증가하여 검출 회로의 감도를 향상시키는 것을 알 수 있다. 동시에, 본 발명은 기본 커패시터(Cb)의 양/음의 전압 충전 변환 동안에 보상 커패시터(Cc)의 상부 극판 및 하부 극판상의 잔류 전하가 방출될 수 있어 기본 커패시터(Cb)에 대한 보상 커패시터(Cc)의 보상 효과를 더욱 향상시킨다.
다른 한편으로는, 본 발명의 실시예에서는 터치 검출 회로에서 보상 커패시터(Cc)는 NCAP커패시터(즉, N-웰 커패시터 또는 금속 산화막 반도체 커패시터)를 채용하고 칩 면적을 효과적으로 줄여 칩 원가를 낮춘다.
도 4는 본 발명의 실시예에 따른 터치 검출 방법의 흐름도이다. 도5는 본 발명의 실시예에 따른 기본 커패시터 보상 방법의 흐름도이다.
도 4에 도시된 바와 같이, 도2를 참조하여 이해할 수 있고 본 실시예에서 터치 검출 방법은 주로 터치 검출 회로에 대해 단계(S100)와 단계(S300)를 수행한다.
단계(S100)에서, 여기신호의 상승 또는 하강 에지가 트리거되기 전에 제1시간 기간에 전압원을 통해 여기신호에 따라 기본 커패시터(Cb)를 충전한다.
본 실시예에서, 여기신호의 상승 또는 하강 에지가 트리거되기 전에 제1시간 기간에 제1스위치(S1)는 도통되고, 전압원은 제1스위치(S1)를 통해 기본 커패시터(Cb)를 충전한다. 동시에 제2스위치(S2)는 오프되고 보상 커패시터(Cc)는 기본 커패시터(Cb)에 대한 전하를 보상하지 않으며, 제3스위치(S3)는 도통되고 연산　증폭기(AMP)는 작동하지 않다.
또한, 전압원의 전압 극성은 여기신호에 따라 결정되는데, 예를 들어, 여기신호가 하이 레벨일 경우, 전압원은 기본 커패시터(Cb)에 대한 양의 전압(VDP) 충전을 수행하며, 여기신호가 로우 레벨일 경우, 전압원은 기본 커패시터(Cb)에 대한 음의 전압(VDN) 충전을 수행한다.
단계(S200)에서, 여기신호의 상승 또는 하강 에지가 트리거된 후에 제1시간 기간에 보상 커패시터를 통해 기본 커패시터를 보상한다.
본 실시예에서, 여기신호의 상승 또는 하강 에지가 트리거된 후에 제1시간 기간에, 기본 커패시터(Cb)에 대한 충전이 완료될 때, 제1스위치(S1)와 제3스위치(S3)가 오프되면서, 제2스위치(S2)가 도통되며 단계(S210) 내지 단계(S240)를 수행하여 보상 커패시터(Cc)를 통해 기본 커패시터(Cb)를 보상한다.
또한, 보상 커패시터(Cc)를 통해 기본 커패시터(Cb)를 보상할 때, 복수의 바이어스 엔드를 통해 여기신호에 따라 보상 커패시터(Cc)의 상하부 극판에 대한 충전/방전을 수행한다. 복수의 바이어스 엔드는 양의 전압원 바이어스 엔드, 음의 전압원 바이어스 엔드 및 아날로그 그라운드 바이어스 엔드를 포함한다.
도 5에 도시된 바와 같이, 본 실시예에서, 보상 커패시터가 기본 커패시터(Cb)를 보상하는 방법은 다음과 같다.
단계(S210)에서, 여기신호의 상승 에지가 트리거되기 전에 제1시간 기간에 보상 커패시터를 제1전압까지 충전한다.
본 실시예에서, 여기신호의 상승 에지가 트리거되기 전에 제1시간 기간에 여기신호는 로우 레벨이고 전압원은 기본 커패시터(Cb)에 대한 음의 전압(VDN) 충전을 수행하면서, 제4스위치(S4)와 제7스위치(S7)가 도통되고 보상 커패시터(Cc)에 대한 양의 전압 충전을 수행하여 보상 커패시터(Cc) 양단의 전압차가 제1전압(VDP)으로 된다.
단계(S220)에서, 여기신호의 상승 에지가 트리거된 후에 제1시간 기간에 보상 커패시터 상의 전하가 기본 커패시터(Cb)로 전이된다.
본 실시예에서, 여기신호의 상승 에지가 트리거된 후에 제1시간 기간에 기본 커패시터(Cb)에 대한 충전이 완료되고 그의 상부 극판 전압은 VDN이다. 이때, 여기신호의 상승 에지가 트리거되고 제1스위치(S1)와 제3스위치(S3)가 오프되면서 제2스위치(S2)가 도통되며 보상 커패시터(Cc)를 통해 기본 커패시터(Cb)를 보상한다.
또한, 보상 커패시터(Cc)가 충전된 후, 그의 상부 극판 전압은 VDP이고, 이때, 제4스위치(S4)와 제7스위치(S7)가 오프되면서 제6스위치(S6)와 제9스위치(S9)가 도통되며 보상 커패시터(Cc) 상부 극판의 전하가 제9스위치(S9)와 제2스위치(S2)를 통해 기본 커패시터(Cb)로 전이되어 기본 커패시터(Cb) 에 대한 보상을 완료한다.
단계(S230)에서, 여기신호의 하강 에지가 트리거되기 전에 제1시간 기간에 보상 커패시터의 상하부 극판에 대한 방전을 수행한다.
본 실시예에서, 여기신호의 하강 에지가 트리거되기 전에 제1시간 기간에 여기신호가 하이 레벨이며, 이때 제2스위치(S2)가 오프되고 제1스위치(S1)와 제3스위치(S3)가 도통되고, 제1스위치(S1)를 통해 전압원에 의해 기본 커패시터(Cb)에 대한 양의 전압 충전을 수행한다. 동시에, 제6스위치(S6)와 제9스위치(S9)가 오프되고 제5스위치(S5)와 제7스위치(S7)가 도통되며, 보상 커패시터(Cc)의 상하부 극판이 아날로그 그라운드(VSS)에 모두 연결되어 보상 커패시터(Cc)의 상하부 극판 상에 잔류되는 전하를 방출한다.
단계(S240)에서, 여기신호의 하강 에지가 트리거된 후에 제1시간 기간에 보상 커패시터를 제2전압까지 충전하면서 기본 커패시터(Cb) 상의 전하가 보상 커패시터로 전이된다.
본 실시예에서, 여기신호의 하강 에지가 트리거된 후에 제1시간 기간에 기본 커패시터(Cb)에 대한 충전이 완료되고 그의 상부 극판 전압은 VDP이다. 이때, 여기신호의 하강 에지가 트리거되고 제1스위치(S1)와 제3스위치(S3)가 오프되면서 제2스위치(S2)가 도통되며 보상 커패시터(Cc)를 통해 기본 커패시터(Cb)를 보상한다.
또한, 제2스위치(S2)가 도통될 때, 보상 커패시터(Cc)의 충전전하 방출이 와료되고 그의 상부 극판의 전압은 0이며, 이때 제5스위치(S5)와 제7스위치(S7)가 오프되고 제8스위치(S8)와 제9스위치(S9)가 도통되어 보상 커패시터(Cc)에 대한 음의 전압 충정을 수행한다. 보상 커패시터(Cc)의 상부 극판 상의 전하는 기본 커패시터(Cb)의 상부 극판의 전하가 제2스위치(S2)와 제9스위치(S9)를 통해 전이되는 전하 때문에 보상 커패시터(Cc)에 대한 충전을 수행할 때, 보상 커패시터(Cc)는 기본 커패시터(Cb)에 대한 보상도 함께 수행한다.
보상 커패시터(Cc)에 대한 충전이 완료된 후, 그의 상하부 극판의 양단부의 전압차는 제2전압(VDN)이다.
본 실시예에서, 보상 커패시터(Cc)는 기본 커패시터(Cb)를 보상할 때, 2개 방향의 전하 전이가 존재하며, 본 실시예에 따른 양의 전압원(VDP)과 음의 전압원(VDN)의 전압 크기가 동일하고 극성이 상반하기 때문에 전하 전이를 수행할 때 기본 커패시터(Cb)로부터 보상 커패시터(Cc)로 전이되는 전하는 보상 커패시터(Cc)로부터 기본 커패시터(Cb)로 전이되는 전하와 동일하며, 이에 따라 보상 커패시터(Cc)의 상하부 극판의 전압차는 동일하게 제어될 수 있고, 금속 산화막 반도체 커패시터를 보상 커패시터(Cc)로 사용할 때의 커패시턴스 차이는 제거된다.
제1전압과 제2전압의 절대값은 동일한 것이 바람직하다.
상기 설명에서 언급된 전하는 모두 양전하인 것이 바람직하다.
단계(300)에서, 보상 커패시터가 기본 커패시터를 보상할 때, 연산　증폭기를 통해 기본 커패시터의 변화량을 검출하여 출력한다.
본 실시예에서, 보상 커패시터(Cc)가 기본 커패시터(Cb)를 보상할 때, 제3스위치(S3)가 오프되고, 이때 연산　증폭기(AMP)가 작동되고 연산　증폭기(AMP)의 가상 단락 특성을 통해 기본 커패시터(Cb)의 변화량을 검출하면서 검출신호(Vo)를 출력한다.
보상 커패시터(Cc)는 금속 산화막 반도체 커패시터인 것이 바람직하다. 또한, 보상 커패시터(Cc)는 높은 단위 면적 커패시턴스 값을 갖는 기타 커패시터를 더 포함할 수 있다.
종래의 기술에 비하여, 본 발명의 실시예에 따른 터치 검출 회로는 NCAP가 보상 커패시터로 사용되기 때문에 칩의 면적이 크게 감소되고(약 50% 정도), 터치 검출 회로의 감도를 높여 칩의 소형화를 구현해 제조원가를 절감한다.
본 발명은 터치 디스플레이 장치를 더 개시하며, 상기 터치 디스플레이 장치는 디스플레이 패널과 도2 및 도3에 설명된 터치 검출 회로를 포함한다. 상기 터치 디스플레이 장치에서, 터치 검출 회로를 통해 기본 커패시터(Cb)의 변화량에 따라 검출 신호(Vo)를 출력하여 식별동작을 구현한다.
본 실시예에서, 디스플레이 패널은 음극선관 디스플레이 패널, 디지털 광원 처리 디스플레이 패널, 액정 디스플레이 패널, 발광 다이오드 디스플레이 패널, 유기 발광 다이오드 디스플레이 패널, 양자점 디스플레이 패널, Mirco-LED 디스플레이 패널, Mini-LED 디스플레이 패널, 전계 방출 디스플레이 패널, 플라즈마 디스플레이 패널, 전기 영동 디스플레이 패널, 전기습윤 디스플레이 패널을 포함한다.
본 실시예에서, 상기 터치 검출 회로를 이용하여 제작된 터치 디스플레이 장치는 부피가 작고 원가가 낮으며 검출 감도가 높다는 등의 장점이 있다.
본 명세서에서, 용어 "포함하는", "가지는" 또는 이들의 임의의 다른 변형은 비배타적인 포함을 커버하도록 의도되어, 일련의 요소를 포함하는 과정, 방법, 물품, 또는 장치는 이들 요소 뿐만 아니라 명시적으로 열거되지 않은 다른 요소, 또는 이러한 과정, 방법, 물품 또는 장치에 고유한 요소를 포함한다. 더 제한 없는 한, "……포함한다" 라는 문장에 의해 한정된 요소는 전술한 요소를 포함하는 과정, 방법, 물품 또는 장치에 별도의 동일한 요소가 존재한다는 것을 배제하지 않는다.
마지막으로, 전술한 실시예들은 단지 본 발명의 예시일 뿐이며, 실시 방식에 한정되지 않는다는 것이 주목되어야 한다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서, 상기 설명에 기초하여 다른 다양한 형태의 변경 또는 수정이 이루어질 수 있다. 모든 실시방식을 일일 열거할 수는 없다. 이로 인한 명백한 변화나 변동은 여전히 본 발명의 보호 범위에 속한다.
100: 보상모듈

Claims (19)

  1. 커패시턴스 센싱 신호를 수신하기 위한 역상 입력단과, 공통 모드 전압을 수신하기 위한 동상 입력단 및 검출 신호를 제공하기 위한 출력단을 포함하는 연산 증폭기;
    상기 커패시턴스 센싱 신호를 보상하여 신호 감도를 향상시키는 보상 커패시터; 및
    보상 커패시터와 상기 역상 입력단, 제1바이어스 엔드, 제2바이어스 엔드, 제3바이어스 엔드 사이의 전기 연결을 각각 연결하거나 차단하기 위해 상기 보상 커패시터에 연결되는 복수의 스위치를 포함하고,
    상기 복수의 스위치는 상기 역상 입력단과 상기 보상 커패시터 사이에 연결되는 제9스위치를 포함하고, 상기 제9스위치가 오프될 때 상기 보상 커패시터의 상하부 극판의 충전/방전을 구현하고 상기 보상 커패시터의 상하부 극판의 전압차를 밸런싱하는 것을 특징으로 하는 터치 검출 회로.
  2. 제1항에 있어서,
    상기 보상 커패시터는 금속 산화막 반도체 커패시터를 포함하는 것을 특징으로 하는 터치 검출 회로.
  3. 제1항에 있어서,
    상기 터치 검출 회로는 제1단부가 제2스위치를 통해 상기 연산 증폭기의 역상 입력단에 연결되고 제2단부가 접지되는 기본 커패시터;
    제1스위치를 통해 상기 기본 커패시터의 제1단부에 연결되고 상기 기본 커패시터를 충전하기 위한 전압원;
    상기 연산 증폭기의 역상 입력단과 상기 연산 증폭기의 출력단 사이에서 직렬로 연결되는 제3스위치;
    상기 제3스위치에 병렬로 연결되는 제1커패시터를 더 포함하는 것을 특징으로 하는 터치 검출 회로.
  4. 제1항에 있어서,
    상기 복수의 스위치는, 상기 보상 커패시터의 제1단부와 상기 제1바이어스 엔드 사이에 연결되는 제4스위치;
    상기 보상 커패시터의 제1단부와 상기 제3바이어스 엔드 사이에 연결되는 제5스위치;
    상기 보상 커패시터의 제2단부와 상기 제1바이어스 엔드 사이에 연결되는 제6스위치;
    상기 보상 커패시터의 제2단부와 상기 제3바이어스 엔드 사이에 연결되는 제7스위치;
    상기 보상 커패시터의 제2단부와 상기 제2바이어스 엔드 사이에 연결되는 제8스위치를 더 포함하는 것을 특징으로 하는 터치 검출 회로.
  5. 제1항 또는 제4항에 있어서,
    상기 제1바이어스 엔드는 양의 전압원 바이어스 엔드이고, 상기 제2바이어스 엔드는 음의 전압원 바이어스 엔드이며, 상기 제3 바이어스 엔드는 아날로그 그라운드 바이어스 엔드인 것을 특징으로 하는 터치 검출 회로.
  6. 제4항에 있어서,
    여기신호의 상승 에지가 트리거되기 전에 제1시간 기간에 제4스위치와 제7스위치가 도통되고 상기 보상 커패시터를 제1전압까지 충전하며,
    상기 여기신호의 상승 에지가 트리거된 후에 제1시간 기간에 제6스위치와 제9스위치가 도통되고 상기 보상 커패시터 상의 전하가 기본 커패시터로 전이되며,
    상기 여기신호의 하강 에지가 트리거되기 전에 제1시간 기간에 제5스위치와 제7스위치가 도통되고 상기 보상 커패시터의 상하부 극판에 대한 방전을 수행하며,
    상기 여기신호의 하강 에지가 트리거된 후에 제1시간 기간에 제8스위치와 제9스위치가 도통되고 상기 보상 커패시터를 제2전압까지 충전하면서 상기 기본 커패시터 상의 전하가 상기 보상 커패시터로 전이되는 것을 특징으로 하는 터치 검출 회로.
  7. 제5항에 있어서,
    상기 양의 전압원 바이어스 엔드의 출력 전압과 상기 음의 전압원 바이어스 엔드의 출력 전압의 전압크기가 동일하며 전압 극성이 상반되는 것을 특징으로 하는 터치 검출 회로.
  8. 제6항에 있어서,
    상기 제1전압과 상기 제2전압의 절대값은 동일한 것을 특징으로 하는 터치 검출 회로.
  9. 제3항에 있어서,
    상기 전압원 출력 전압은 양의 전압과 음의 전압 사이에 변환할 수 있는 것을 특징으로 하는 터치 검출 회로.
  10. 디스플레이 패널; 및
    제1항 내지 제9항 중 어느 한 항에 따른 검출 신호를 제공하기 위한 터치 검출 회로를 포함하는 것을 특징으로 하는 터치 디스플레이 장치.
  11. 제10항에 있어서,
    상기 디스플레이 패널은 음극선관 디스플레이 패널, 디지털 광원 처리 디스플레이 패널, 액정 디스플레이 패널, 발광 다이오드 디스플레이 패널, 유기 발광 다이오드 디스플레이 패널, 양자점 디스플레이 패널, Mirco-LED 디스플레이 패널, Mini-LED 디스플레이 패널, 전계 방출 디스플레이 패널, 플라즈마 디스플레이 패널, 전기 영동 디스플레이 패널, 전기습윤 디스플레이 패널을 포함하는 것을 특징으로 하는 터치 디스플레이 장치.
  12. 여기신호의 상승 또는 하강 에지가 트리거되기 전에 제1시간 기간에 전압원을 통해 상기 여기신호에 따라 기본 커패시터를 충전하는 단계;
    여기신호의 상승 또는 하강 에지가 트리거된 후에 제1시간 기간에 보상 커패시터를 통해 상기 기본 커패시터를 보상하는 단계;
    상기 보상 커패시터를 통해 상기 기본 커패시터를 보상할 때, 복수의 바이어스 엔드를 통해 상기 여기신호에 따라 상기 보상 커패시터의 상하부 극판에 대한 충전/방전을 수행하는 것을 특징으로 하는 터치 검출 방법.
  13. 제12항에 있어서,
    상기 복수의 바이어스 엔드는 양의 전압원 바이어스 엔드, 음의 전압원 바이어스 엔드 및 아날로그 그라운드 바이어스 엔드를 포함하는 것을 특징으로 하는 터치 검출 방법.
  14. 제12항에 있어서,
    상기 보상 커패시터는 금속 산화막 반도체 커패시터를 포함하는 것을 특징으로 하는 터치 검출 방법.
  15. 제12항에 있어서,
    상기 여기신호가 하이 레벨일 때, 상기 전압원은 양의 전압을 출력하고, 상기 여기신호가 로우 레벨일 때, 상기 전압원은 음의 전압을 출력하는 것을 특징으로 하는 터치 검출 방법.
  16. 제12항에 있어서,
    상기 터치 검출 방법은 상기 보상 커패시터가 상기 기본 커패시터를 보상할 때, 연산　증폭기를 통해 상기 기본 커패시터의 변화량을 검출하여 출력하는 단계를 더 포함하는 것을 특징으로 하는 터치 검출 방법.
  17. 제12항에 있어서,
    상기 기본 커패시터를 보상하는 방법은,
    상기 여기신호의 상승 에지가 트리거되기 전에 제1시간 기간에 상기 보상 커패시터를 제1전압까지 충전하는 단계;
    상기 여기신호의 상승 에지가 트리거된 후에 제1시간 기간에 상기 보상 커패시터 상의 전하가 상기 기본 커패시터로 전이되는 단계;
    상기 여기신호의 하강 에지가 트리거되기 전에 제1시간 기간에 상기 보상 커패시터의 상하부 극판에 대한 방전을 수행하는 단계;
    상기 여기신호의 하강 에지가 트리거된 후에 제1시간 기간에 상기 보상 커패시터를 제2전압까지 충전하면서 상기 기본 커패시터 상의 전하가 상기 보상 커패시터로 전이되는 단계를 포함하는 것을 특징으로 하는 터치 검출 방법.
  18. 제17항에 있어서,
    상기 전하는 양의 전하인 것을 특징으로 하는 터치 검출 방법.
  19. 제17항에 있어서,
    상기 제1전압과 상기 제2전압의 절대값은 동일한 것을 특징으로 하는 터치 검출 방법.
KR1020207036587A 2019-04-26 2019-08-16 터치 검출 회로, 터치 디스플레이 장치 및 터치 검출 방법 KR102491774B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910343219.4 2019-04-26
CN201910343219.4A CN110196653B (zh) 2019-04-26 2019-04-26 触摸检测电路、触控显示装置以及触摸检测方法
PCT/CN2019/101023 WO2020215537A1 (zh) 2019-04-26 2019-08-16 触摸检测电路、触控显示装置以及触摸检测方法

Publications (2)

Publication Number Publication Date
KR20210010580A true KR20210010580A (ko) 2021-01-27
KR102491774B1 KR102491774B1 (ko) 2023-01-27

Family

ID=67752202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207036587A KR102491774B1 (ko) 2019-04-26 2019-08-16 터치 검출 회로, 터치 디스플레이 장치 및 터치 검출 방법

Country Status (4)

Country Link
JP (1) JP7319291B2 (ko)
KR (1) KR102491774B1 (ko)
CN (1) CN110196653B (ko)
WO (1) WO2020215537A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021097727A1 (zh) * 2019-11-20 2021-05-27 深圳市汇顶科技股份有限公司 一种电容检测电路、触控装置、终端设备和电容检测方法
CN111245218B (zh) * 2020-01-14 2021-09-17 北京集创北方科技股份有限公司 开关控制电路、多路选择开关电路及其控制方法
CN111399679B (zh) * 2020-03-11 2022-04-08 北京集创北方科技股份有限公司 电容检测装置
CN112798872B (zh) * 2020-12-25 2023-08-08 南京邮电大学 一种触摸屏电容检测电路
CN114097180B (zh) * 2020-12-28 2023-07-28 深圳市汇顶科技股份有限公司 一种nfc设备
CN112803941B (zh) * 2021-01-07 2024-06-21 深圳锐盟半导体有限公司 触控检测电路和耳机
CN112415604B (zh) * 2021-01-22 2021-06-18 深圳市汇顶科技股份有限公司 检测电路、芯片及相关电子装置
CN113204290B (zh) * 2021-04-19 2022-12-30 深圳天德钰科技股份有限公司 信号补偿电路、触控控制电路及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160040944A (ko) * 2014-10-06 2016-04-15 삼성전자주식회사 다단계 오프셋 커패시턴스 조정이 가능한 터치 디스플레이 장치
US20180300016A1 (en) * 2016-06-30 2018-10-18 Stmicroelectronics Asia Pacific Pte Ltd Self-sensing touch panel

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI357501B (en) 2008-03-25 2012-02-01 Raydium Semiconductor Corp Evaluation circuit for capacitance and method ther
CN101676828B (zh) * 2008-09-19 2012-01-11 智原科技股份有限公司 应用于低操作电压的参考电流产生电路
US9268431B2 (en) * 2010-08-27 2016-02-23 Apple Inc. Touch and hover switching
CN102541367B (zh) * 2010-12-29 2015-11-25 比亚迪股份有限公司 一种电容式触控检测电路、检测装置
CN103593097B (zh) * 2012-11-29 2017-03-01 敦泰科技有限公司 一种终端设备的触摸检测系统及终端设备
US20160378252A1 (en) * 2013-06-27 2016-12-29 Crucial Tec Co., Ltd. Apparatus and Method for Detecting Touch
CN104049822B (zh) * 2014-06-18 2017-02-15 深圳贝特莱电子科技股份有限公司 一种触摸屏控制电路的检测系统
KR102198854B1 (ko) 2014-11-05 2021-01-05 삼성전자 주식회사 터치 아날로그 프론트 엔드 및 이를 포함하는 터치 센서 컨트롤러
TWI621984B (zh) 2016-12-02 2018-04-21 瑞鼎科技股份有限公司 電容値量測電路及電容値量測方法
CN106598370B (zh) * 2017-01-19 2024-03-15 北京集创北方科技股份有限公司 触摸检测电路及其触控装置
KR101908286B1 (ko) 2017-02-23 2018-10-16 (주)멜파스 커패시턴스 검출 방법 및 이를 이용하는 커패시턴스 검출 장치
CN206877306U (zh) * 2017-04-12 2018-01-12 北京集创北方科技股份有限公司 感应电容测量装置
TWI685782B (zh) * 2017-10-11 2020-02-21 瑞鼎科技股份有限公司 電容式觸控感測電路及其電荷補償方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160040944A (ko) * 2014-10-06 2016-04-15 삼성전자주식회사 다단계 오프셋 커패시턴스 조정이 가능한 터치 디스플레이 장치
US20180300016A1 (en) * 2016-06-30 2018-10-18 Stmicroelectronics Asia Pacific Pte Ltd Self-sensing touch panel

Also Published As

Publication number Publication date
CN110196653B (zh) 2020-09-11
JP7319291B2 (ja) 2023-08-01
JP2022507996A (ja) 2022-01-19
WO2020215537A1 (zh) 2020-10-29
CN110196653A (zh) 2019-09-03
KR102491774B1 (ko) 2023-01-27

Similar Documents

Publication Publication Date Title
KR102491774B1 (ko) 터치 검출 회로, 터치 디스플레이 장치 및 터치 검출 방법
CN106598370B (zh) 触摸检测电路及其触控装置
CN110300897B (zh) 电容检测电路、触控装置和终端设备
US10241629B2 (en) Filtering circuit and touch display device
EP2565755B1 (en) Control circuit and control method for touch panel
US20200220543A1 (en) Capacitive touch sensing circuit
US9484905B1 (en) Voltage sampling switch and method therefor
CN103580604A (zh) 环形振荡器以及反相器电路
CN110212880B (zh) 一种电荷放大器电路及其时序控制方法
US20120050219A1 (en) Capacitive touch apparatus, touch display, and driving method thereof
US8400420B2 (en) Image display system and method for controlling a touch panel thereof
KR20060041949A (ko) 오프셋 보상기능을 갖는 구동회로 및 그것을 사용한 액정표시장치
US11196397B2 (en) Current integrator for OLED panel
US11074860B2 (en) Optical signal noise reduction circuit, optical signal noise reduction method and display panel
JP4428813B2 (ja) アナログ出力回路
US11150760B2 (en) Touch analog front-end circuit and touch display apparatus thereof
US20070165430A1 (en) Capacitor multiplier
US20120001864A1 (en) Flat panel display apparatus with touch function and touch panel
TW200536129A (en) Image sensor and offset-able reference voltage generator thereof
CN213987461U (zh) 基础电容补偿电路、芯片、触控显示器及信息处理装置
US6911849B2 (en) Chopper type comparator having input voltage conversion circuit outputting converted input voltage lower than withstand voltage of inverter
CN112558813A (zh) 一种基础电容补偿电路及方法
US10061426B2 (en) Self-capacitive touch display panel and driving method thereof
TWI693545B (zh) 觸控晶片、觸控顯示裝置及資訊處理裝置
JPS5946424B2 (ja) 電荷転送素子

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant