TWI621984B - 電容値量測電路及電容値量測方法 - Google Patents

電容値量測電路及電容値量測方法 Download PDF

Info

Publication number
TWI621984B
TWI621984B TW105139968A TW105139968A TWI621984B TW I621984 B TWI621984 B TW I621984B TW 105139968 A TW105139968 A TW 105139968A TW 105139968 A TW105139968 A TW 105139968A TW I621984 B TWI621984 B TW I621984B
Authority
TW
Taiwan
Prior art keywords
circuit
capacitance
voltage
charge
charge amount
Prior art date
Application number
TW105139968A
Other languages
English (en)
Other versions
TW201821958A (zh
Inventor
光宇
蘇聰宜
張仕勤
Original Assignee
瑞鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞鼎科技股份有限公司 filed Critical 瑞鼎科技股份有限公司
Priority to TW105139968A priority Critical patent/TWI621984B/zh
Priority to CN201710021853.7A priority patent/CN108152598B/zh
Priority to US15/830,032 priority patent/US10514403B2/en
Application granted granted Critical
Publication of TWI621984B publication Critical patent/TWI621984B/zh
Publication of TW201821958A publication Critical patent/TW201821958A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本發明揭露一種電容值量測電路及方法。電容值量測電路包括積分器電路、第一控制電路、第二控制電路及處理器電路。電容值量測方法包括下列步驟：利用電流源與充放電時間產生第一電荷量，其中第一電荷量大小相關於待測電容之第二電荷量；產生第三電荷量，並根據第一電荷量與第三電荷量產生第四電荷量，其中第三電荷量大小相關於待測電容；產生第五電荷量，並根據第五電荷量與第四電荷量產生剩餘電荷量；以積分器將剩餘電荷量轉換為第一電壓並根據第一電壓是否滿足第二電壓產生判斷結果；以及計算判斷結果得到待測電容之電容值變化量。

Description

電容值量測電路及電容值量測方法
本發明係與電容有關，尤其是關於一種電容值量測電路及電容值量測方法。
由於現今的電子產品已大量使用電容式觸控面板與電容式指紋辨識裝置，因此，電容變化量的偵測技術愈來愈重要。於先前技術中，例如中華民國第I361280號專利與美國第8134374號專利(如圖1A及圖1B所示)所述，為了去除大部分基本的電容量，以使得偵測模組的偵測範圍能夠大部分都被保留用來偵測真正的電容變化量，一般會以電容補償電路抵消大部分基本的電容所引導出的電荷。
舉例而言，圖1A中之電容Cx為待測電容的基本電容量，為了抵消大部分基本的電容所引導出的電荷，利用電容補償電路(offset capacitance compensation circuits)中的開闢SW2切換順序使補償電容Cadj之一端電壓變化及待測電容Cx之一端電壓變化相反，並藉由控制訊號Sadj調整補償電容Cadj的大小，使待測電容的基本電容Cx在積分器電路輸出ndo及輸入端ndi所引導出的電荷大部分被補償電容Cadj所引導出的反極性電荷所抵消，如圖1A 中電容Cx為待測電容的基本電容量，在CK_a1為“1”時將補償電容Cadj之一端nd2充電到Vf2，同時對待測電容Cx之一端nd1放電至Vf1，在CK_a2為“1”時，補償電容Cadj的正向電荷與待測電容Cb2的反向電荷抵消，以達到去除大部分基本的電容量的目的。
由於內嵌式(In-cell)電容式觸控面板或大尺寸電容式觸控面板的寄生電容都很大，約在100pF~1000pF的範圍，當偵測這類裝置的電容時，其觸控面板在未被觸碰時的寄生電容就會成為基本電容(如圖1A中Cx)。因為電容式觸控裝置係偵測觸控面板被觸碰前後的電容變化量並據以判斷面板是否被觸碰以及被觸碰的位置，因此，若應用於內嵌式電容式觸控面板或大尺寸電容式觸控面板均需抵消相當大的基本電容，導致需要的補償電容(如圖1A中Cadj)亦愈大，如此造成偵測裝置體積與成本增加，如果偵測裝置為積體電路則造成積體電路中的補償電容面積大幅增大而影響成本。
有鑑於此，本發明提出一種電容值量測電路及電容值量測方法，以有效解決先前技術所遭遇到之上述種種問題。
根據本發明之一具體實施例為一種電容值量測電路。於此實施例中，電容值量測電路包括積分器電路、第一控制電路、第二控制電路及處理器電路。積分器電路包括第一輸入端及第一輸出端。第一輸出端上具有積分電壓。積分器電路係用以回應於第一控制訊號之致能位準。積分電壓係被設定為起始位 準。第一控制電路包括第二輸出端、待測電容及電流源電路。第二輸出端電性連接至第一輸入端。電流源電路回應於設定訊號之訊號數值以決定等效電流值。等效電流值係相關於待測電容未發生改變前之原始電容值。第一控制電路用以回應於第一組時脈訊號切換待測電容之至少一端之電壓位準及電性導通電流源電路之電流輸出到第二輸出端，以執行第一調整操作。第二控制電路包括第三輸出端及已知電容。第三輸出端電性連接至第一輸入端。第二控制電路用以回應於第二組時脈訊號切換已知電容之至少一端上之電壓位準，以執行第二調整操作。處理器電路電性連接第一控制電路及第二控制電路，用以分別驅動第一控制電路及第二控制電路執行第一調整操作及第二調整操作並計算在第一積分期間中，第二控制電路執行第二調整操作之操作次數，並根據操作次數及已知電容之電容值運算得到待測電容之電容值變化量。
於一實施例中，第一調整操作係將積分電壓調整為積分電壓之目前位準與第一差值電壓之和。
於一實施例中，第一差值電壓係相關於待測電容之電容值與等效電流值及充放電時間乘積之差值。
於一實施例中，第二調整操作係將積分器電壓調整為積分電壓之目前位準與第二差值電壓之和。
於一實施例中，處理器電路係分別提供第一組時脈訊號及第二組時脈訊號來分別驅動第一控制電路及第二控制電路 執行第一調整操作及第二調整操作。
根據本發明之一具體實施例為一種電容值量測方法。於此實施例中，電容值量測方法包括下列步驟：利用電流源與充放電時間產生第一電荷量，其中第一電荷量大小相關於待測電容之第二電荷量；產生第三電荷量，並根據第一電荷量與第三電荷量產生第四電荷量，其中第三電荷量大小相關於待測電容；產生第五電荷量，並根據第五電荷量與第四電荷量產生剩餘電荷量；以積分器將剩餘電荷量轉換為第一電壓並根據第一電壓是否滿足第二電壓產生判斷結果；以及計算判斷結果得到待測電容之電容值變化量。
相較於先前技術，根據本發明之電容值量測電路及電容值量測方法係以補償電流取代補償電容，由於在積體電路中電流電路的面積小於電容，而且電流電路提供的電荷量是與電流流入或流出的時間成正比，因此，透過適當地控制電流源的開關時間以及增加電流流入或流出的時間之方式可減少電流源所需供應的電流。當電流源供應的電流愈小，電流電路的面積亦可隨之變小，故可大幅減少積體電路的面積。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
P、10、20、30、40‧‧‧電容值量測電路
P1、12、22、32、42‧‧‧第一控制電路
P2、14、24、34、44‧‧‧第二控制電路
P3、16、26、36、46‧‧‧積分器電路
P4、18、28、38、48‧‧‧處理器電路
18a、28a、38a、48a‧‧‧比較器
18b、28b、38b、48b‧‧‧邏輯單元
ndi‧‧‧輸入端
ndo、OE1、OE2‧‧‧輸出端
Sa1~Sa4、Sb1~Sb2、Sc1~Sc2、swi1、sa1~Sa2、sb1~sb2、sb11、sb12、sb21、sb22、swi1’、sb1h、sb11、swi1”、st1b1、st1b2、st2b1、st2b2‧‧‧開關
Cadj‧‧‧電容值可調變電路
Cf‧‧‧積分電容
OP1、OP1’‧‧‧運算放大器
SW1、SW2、SW3、SW1’、SW2’、SW1”、SW2”‧‧‧開關電路
Cx‧‧‧待測電容
Iadj、Iadj’、Iadj”‧‧‧電流源電路
Sadj‧‧‧設定訊號
Cc‧‧‧已知電容
Ci‧‧‧並聯電容電路
Ci1~Ci2‧‧‧電容
nd1、nd2、nd3、nd2”、nd3”‧‧‧節點
+‧‧‧正輸入端
-‧‧‧負輸入端
Vf1~Vf2、V1~V6、V3”、V5”、V6”‧‧‧電壓
Vr、Vr1、Vr’、Vr1’、Vr”、Vr1”‧‧‧參考電壓
Vx‧‧‧積分電壓
CS1、CS5‧‧‧致能之控制訊號
CMPO‧‧‧輸出訊號
data‧‧‧資料訊號
CK_a1~CK_a2、CK_b1~CK_b2、SWI、SW1A、SW2A、SW1B、SW2B、S1BH、S1BL、SW1F、SW2F‧‧‧致能之時脈訊號
TS‧‧‧電壓設定期間
TIT1、TIT2‧‧‧積分期間
T1、T2‧‧‧時間
TP1‧‧‧第一子操作期間
TP2‧‧‧第二子操作期間
Ton‧‧‧充放電時間
READY‧‧‧資料訊號已準備好
S10~S18‧‧‧步驟
圖1A及圖1B係分別繪示先前技術的電容值量測電路之示意圖及相關序號時序圖。
圖2A係繪示根據本發明之第一具體實施例的電容值量測電路之功能方塊圖。
圖2B係繪示圖2A之電容值量測電路10的相關訊號時序圖。
圖2C係繪示積分期間TIT2完全包含積分期間TIT1的相關訊號時序圖。
圖3係繪示電容值量測電路20中之控制電路24包括開關sb11、sb12、sb21及sb22的功能方塊圖。
圖4A係繪示根據本發明之第二具體實施例的電容值量測電路之功能方塊圖。
圖4B係繪示圖4A之電容值量測電路30的相關訊號時序圖。
圖5A係繪示電容值量測電路40中之控制電路44包括開關st1b1、st1b2、st2b1及st2b2的功能方塊圖。
圖5B係繪示圖5A之電容值量測電路40的相關訊號時序圖。
圖6係繪示根據本發明之另一具體實施例之電容值量測方法的流程圖。
根據本發明之第一具體實施例為一種電容值量測電路。於此實施例中，電容值量測電路可應用於電容式觸控面板，但不以此為限。
請參照圖2A，圖2A係繪示此實施例之電容值量測電路之功能方塊圖。如圖2A所示，電容值量測電路10包括第一控制電路12、第二控制電路14、積分器電路16及處理器電路18。第一控制電路12及第二控制電路14分別用以控制積分器電路16將積分電壓Vx自起始位準設定為終止位準，並將積分電壓Vx自終止位準設定為接近起始位準。舉例來說，起始位準等於參考電壓Vr，終止位準之位準低於起始位準。
處理器電路18用以產生對應之訊號驅動第一控制電路12、第二控制電路14及積分器電路16執行前述操作，並用以回應於積分電壓Vx之位準變化進行待測電容Cx之電容值的運算，其運算結果為資料訊號data。
接下來，將進一步說明電容值量測電路10中各個元件之操作。
積分器電路16包括輸入端ndi、輸出端ndo、開關Sc1、積分電容Cf及運算放大器(Operational Amplifier)OP1，輸出端ndo上之電壓為積分電壓Vx。開關Sc1之兩端及積分電容Cf之兩端係跨接於運算放大器OP1的負輸入端及輸出端ndo，開關Sc1被致能之控制訊號CS1導通。運算放大器OP1之正輸入端係接收參考電壓Vr。其中，參考電壓Vr為此實施例之電容值量測電路10之最高電壓VDD與接地電壓間的任何特定參考電壓，舉例來說，參考電壓Vr實質上等於電壓VDD/2。
控制電路12包括輸出端OE1、開關電路SW1、開關 swi1、待測電容Cx及電流源電路Iadj。開關電路SW1包括開關Sa1及Sa2，開關Sa1及Sa2之一端係耦接至節點nd1，另一端分別接收電壓V1及耦接至運算放大器OP1之負輸入端。開關Sa1及Sa2分別被致能之時脈訊號SW1A及SW2A導通。待測電容Cx之兩端分別耦接至節點nd1及接收電壓V2。電壓V1例如為VDD，電壓V2例如為接地電壓。
開關swi1之一端係耦接至電流源電路Iadj，另一端耦接至運算放大器OP1之負輸入端。開關swi1被致能之時脈訊號SWI導通。電流源電路Iadj之兩端分別耦接至開關swi1之一端及接收電壓V4。電壓V4例如為接地電壓。電流源電路Iadj回應於設定訊號Sadj之訊號數值，決定等效電流值。設定訊號Sadj設定電流源電路Iadj之等效電流值I1實質上相關於該待測電容未被改變前之電容值，於此實施例中，電流源電路Iadj之等效電流值I1與一充放電時間(時脈訊號SWI致能開關swi1之時間)相乘之乘積所代表之電荷值小於但接近待測電容Cx之電容值與(VDD-Vr)相乘之乘積所代表之電荷值。
控制電路14包括輸出端OE2、開關電路SW2及已知電容Cc，其係耦接至節點nd2。開關電路SW2包括開關Sb1及Sb2，其之一端耦接至節點nd2，另一端分別接收電壓V3及耦接至運算放大器OP1之負輸入端。開關Sb1及Sb2分別被致能之時脈訊號SW1B及SW2B導通。已知電容Cc之兩端分別耦接至節點nd2及接收電壓V2。
接著，請參照圖2B，圖2B係繪示圖2A之電容值量測電路10的相關訊號時序圖。此實施例之電容值量測電路10例如包括電壓設定期間TS、積分期間TIT1及TIT2。
在電壓設定期間TS中，致能控制訊號CS1以導通開關Sc1。如此，運算放大器OP1實質上被偏壓為一個單位增益緩衝器(Unit Gain Buffer)，運算放大器OP1之正、負輸入端及輸出端ndo上之電壓(即是積分電壓Vx)被設定為參考電壓Vr。
在積分期間TIT1中，時脈訊號SW1A及SW2A相對應地導通開關Sa1及Sa2。其中，時脈訊號SW1A及SW2A例如分別在第一子操作期間及第二子操作期間中為高位準，並分別在第二子操作期間及第一子操作期間中為低位準，第一子操作期間及第二子操作期間分別等於時脈訊號SW1A之正半週期與時脈訊號SW2A之正半週期。每經過一個時脈訊號SW1A之週期，積分器電路16係完成一次對積分電壓Vx之積分操作。
更詳細的說，在第一子操作期間TP1中，開關Sa1為導通且開關Sa2為關閉，及並聯電容電路Ci兩端之跨壓係為0伏特(V)，待測電容Cx兩端之跨壓係為V1-V2伏特，例如為最高電壓VDD。在第一子操作期間TP1中，開關swi1也為關閉，電流源電路Iadj之電流無對輸出端OE1充電或放電。在第二子操作期間TP2中，開關Sa1為關閉且開關Sa2為導通。待測電容Cx及積分電容Cf在第一子操作期間TP1中儲存之總電荷實質上等於其在第二子操作期間TP2中儲存之總電荷加上電流源電路Iadj之等效電流值I1與 一充放電時間Ton(時脈訊號SWI致能開關swi1之時間)相乘之乘積所代表之電荷值，即是滿足下列方程式(1)：(1)Cx×(V1-V2)+Cf×[vr-Vx(t0)]= Cx×(Vr-V2)+I1×Ton+Cf×[Vr-Vx(t1)]
其中方程式(1)的左式為在第一子操作期間TP1中待測電容Cx及積分電容Cf儲存的總電荷，右式為在第二子操作期間TP2中待測電容Cx、積分電容Cf儲存的總電荷加上電流源電路Iadj之等效電流值I1與一充放電時間Ton(時脈訊號SWI致能開關swi1之時間)相乘之乘積所代表之電荷值。電壓位準Vx(t0)為積分電壓Vx之起始位準(實質上等於參考電壓Vr)。若參考電壓Vr等於電壓V1與電壓V2的平均電壓，則根據上述方程式(1)可推得下列方程式(2)及(3)：
根據上述推導可知，在經過一次積分操作後，積分電壓Vx實質上變化一個差值電壓△V1，以將積分電壓Vx自其之起始位準(=參考電壓Vr)變化為終止位準Vx(t1)。
在積分期間TIT2中，時脈訊號SW1B及SW2B驅動控制電路14執行與控制電路12相近之操作，以對積分電壓Vx進行積分。且若V3=V2其中，差值電壓△V2滿足下列方程式(5)：
根據上述推導可知，在一次積分操作中，積分電壓Vx變化一個差值電壓△V2。此實施例之積分期間TIT2例如包括M1個時脈訊號SW1B之週期，在各個時脈訊號SW1B之週期中，控制電路14與積分器電路16係執行相似之積分操作，M1為自然數。如此，透過反覆執行M1次上述之積分操作，係將積分電壓Vx自其之終止位準Vx(t1)拉高為大於但接近參考電壓Vr1，於此例中參考電壓Vr1等於起始的參考電壓Vr，於此例中利用處理器電路18中所包含的比較器18a的輸出訊號CMPO告知邏輯單元18b已經將積分電壓Vx自其之終止位準Vx(t1)拉高為大於但接近參考電壓Vr1，即是滿足下列方程式(6)：
整理後可得到待測電容Cx、電流源電路Iadj之等效電流值I1與一充放電時間Ton、數值M1、N及已知電容Cc之關係方程式(7)如下：
經重覆執行N次上述之積分期間TIT1及TIT2之積分操作後，N為自然數，可得到待測電容Cx、電流源電路Iadj之等效電流值I1與一充放電時間Ton、數值M1~MN、N及已知電容Cc之關 係方程式(8)如下：
如此，處理器電路18更根據上述方程式來根據數值M、N、已知電容Cc及電流源電路Iadj之等效電流值I1與一充放電時間Ton求得待測電容Cx之電容值。此例中處理器電路18中邏輯單元18b計數N次積分期間TIT2中每次時脈訊號SW1B之週期結束時的比較器輸出結果為邏輯“1”的數量，即等於M1~MN的總合，並輸出資料訊號data，由於從方程式(8)可知M1~MN的總合等比於Cx的大小，故可以輸出資料訊號data的值判斷Cx的大小，另外，由於設定訊號Sadj設定電流源電路Iadj之等效電流值I1實質上相關於該待測電容未被改變前之電容值，並使方程式(8)的左式接近於0，進而使大部分待測電容Cx被抵消，而能將此電容偵測裝置大部分偵測範圍用於偵測待測電容Cx後來的變化量。
此實施例中積分期間TIT2與TIT1也可以有部分重疊，事實上，積分期間TIT2也可以完全包含積分期間TIT1，其相關訊號時序圖請參照圖2C。
於此實施例中，雖僅以電容值量測電路10具有如圖2A所示之電路結構的例子作說明，然而，此實施例之電容值量測電路10並不侷限於具有如圖2A所示之電路結構。實際上，此實施例中之電容值量測電路亦可如圖3所示。
根據圖3與圖2A可知，圖3中之電容值量測電路20與圖2A中之電容值量測電路10不同之處在於：圖3中之控制電路24中之開關電路SW2’包括開關Sb11、Sb12、Sb21及Sb22。根據前述相關於圖2A中之電容值量測電路10之敘述，若參考電壓Vr’和Vr1’及電壓V6實質上等於電壓VDD/2，且電壓V3與V1實質上等於電壓VDD，且電壓V5與V2實質上等於接地電壓，可整理得到相似之方程式(9)至(12)如下：(9)Cx×(V1-V2)+Cf×(Vr'-Vr')= Cx×(Vr'-V2)+I1×Ton+Cf×(Vr'-Vx(t1))
藉此，圖3中之電容值量測電路20即可透過與電容值量測電路10相似的積分操作來完成待測電容Cx之電容值的量測。
根據本發明之第二具體實施例亦為一種電容值量測電路。請參照圖4A，圖4A係繪示此實施例之電容值量測電路之功能方塊圖。如圖4A所示，電容值量測電路30包括第一控制電路32、第二控制電路34、積分器電路36及處理器電路38。第一控制電路32及第二控制電路34分別用以控制積分器電路36將積分電壓 Vx自起始位準設定為終止位準，並將積分電壓Vx自終止位準設定為接近起始位準。舉例來說，起始位準等於參考電壓Vr，終止位準之位準低於起始位準。
處理器電路38用以產生對應之訊號驅動第一控制電路32、第二控制電路34及積分器電路36執行前述操作，並用以回應於積分電壓Vx之位準變化進行待測電容Cx之電容值的運算，其運算結果為資料訊號data。
接下來，將進一步說明電容值量測電路30中各個元件之操作。
此實施例之電容值量測電路30與前述第一實施例之電容值量測電路10具有類似的結構，其不同之處在於：電容值量測電路30中之開關電路SW2多一開關Sb1h，其一端耦接至節點nd2，另一端接收電壓V5。開關sb1h被致能之時脈訊號S1BH導通，至於開關sb11則等同於電容值量測電路10中之開關sb1。
於此實施例中，在積分期間TIT2，當積分電壓Vx低於比較器38a之參考電壓Vr1(此實施例中Vr1=Vr)時，比較器38a之輸出為邏輯位準“1”，並決定下個半周期由開關sb11被致能之時脈訊號S1BL導通，使已知電容Cc耦接至節點nd2之一端充電或放電至V3。於此實施例中，V3等於接地電壓GND，再下個半周期由開關sb2被致能之時脈訊號SW2B導通，使已知電容Cc耦接至節點nd2之一端經開關sb2耦接至積分器電路輸入端ndi，使積分電壓Vx往上調整，以使積分電壓Vx接近參考電壓Vr1。
相反地，當積分電壓Vx高於比較器38a之參考電壓Vr1(此實施例中Vr1=Vr)時，比較器38a之輸出為邏輯位準“0”，並決定下個半周期由開關sb1h被致能之時脈訊號S1BH導通，使已知電容Cc耦接至節點nd2之一端充電或放電至V5。於此實施例中，V5等於電壓VDD，再下個半周期由開關sb2被致能之時脈訊號SW2B導通，使已知電容Cc耦接至節點nd2之一端經開關sb2耦接至積分器電路輸入端ndi，使積分電壓Vx往下調整，以達到使積分電壓Vx接近參考電壓Vr1的目的，並藉由計算在積分期間TIT2中比較器38a之輸出為邏輯位準為“1”與“0”之個數的差異來得知待測電容Cx的大小。
於此實施例中，當在積分期間TIT2中比較器38a之輸出為邏輯位準為“1”，則處理器電路38輸出資料訊號data的值加1，當在積分期間TIT2中比較器38a之輸出為邏輯位準為“0”，則處理器電路38輸出資料訊號data的值減1。處理器電路38輸出資料訊號data的值即等比於待測電容Cx減去一固定值(電流源電路Iadj之等效電流值I1與一充放電時間Ton相乘之乘積)的大小。至於電容值量測電路30的相關訊號時序圖則請參照圖4B。
於此實施例中，雖僅以電容值量測電路30具有如第4A圖所示之電路結構的例子作說明，然，此實施例之電容值量測電路30並不侷限於具有如第4A圖所示之電路結構。在另一個例子中，此實施例之電容值量測電路亦可如圖5A所示。
電容值量測電路40與30不同之處在於控制電路44中 之開關電路SW2”係包括開關st1b1、st1b2、st2b1及st2b2。根據前述相關於電容值量測電路30之敘述，若參考電壓Vr”與Vr1”及電壓V6”實質上等於電壓VDD/2，且電壓V3”實質上等於電壓VDD，且電壓V5”實質上等於接地電壓。
在積分期間TIT2，當積分電壓Vx低於比較器48a之參考電壓Vr1”(此實施例中Vr1”=Vr”)時，比較器48a之輸出為邏輯位準“1”，並決定下個半周期由開關st1b1與st1b2分別被致能之時脈訊號SW1F與SW1B導通，使已知電容Cc耦接至節點nd2”之一端充電或放電至V3”，於此實施例中即為放電至接地電壓GND，並使已知電容Cc耦接至節點nd3”之一端充電或放電至V6”，於此實施例中即為放電至電壓VDD/2，再下個半周期由開關st2b2與st2b1分別被致能之時脈訊號SW2F與SW2B導通，使已知電容Cc耦接至節點nd2”之一端經開關st2b2耦接至電壓V5”(接地電壓)，並使已知電容Cc耦接至節點nd3”之一端經開關st2b1耦接至積分器電路輸入端ndi，使積分電壓Vx往上調整，以使積分電壓Vx接近參考電壓Vr1”；相反地，當積分電壓Vx高於比較器48a之參考電壓Vr1”(此實施例中Vr1”=Vr”)時，比較器48a之輸出為邏輯位準“0”，並決定下個半周期由開關st2b2與st1b2分別被致能之時脈訊號SW2F與SW2B導通，使已知電容Cc耦接至節點nd2”之一端充電或放電至V5”，於此實施例中V5”等於接地電壓，再下個半周期由開關st1b1與st2b1分別被致能之時脈訊號SW1F與SW2B導通，使已知電容Cc耦接至節點nd2”之一端充電或放電至V3”，於此實施例中V3”等於電壓 VDD，並使已知電容Cc耦接至節點nd3”之一端經開關st2b1耦接至積分器電路輸入端ndi，使積分電壓Vx往下調整，以達到使積分電壓Vx接近參考電壓Vr1”的目的，並藉由計算在積分期間TIT2中比較器48a之輸出為邏輯位準為“1”與“0”的個數的差異來得知待測電容Cx的大小。於此實施例中，當在積分期間TIT2中比較器48a之輸出為邏輯位準為“1”，則處理器電路48輸出資料訊號data的值加1，當在積分期間TIT2中比較器48a之輸出為邏輯位準為“0”，則處理器電路48輸出資料訊號data的值減1。處理器電路48輸出資料訊號data的值即等比於待測電容Cx減去一固定值(電流源電路Iadj”之等效電流值I1與一充放電時間Ton相乘之乘積)的大小。至於電容值量測電路40的相關訊號時序圖則請參照圖5B。
根據本發明之一具體實施例為一種電容值量測方法。請參照圖6，圖6係繪示此實施例之電容值量測方法的流程圖。如圖6所示，電容值量測方法可包括下列步驟：步驟S10：利用電流源與充放電時間產生第一電荷量，其中第一電荷量大小相關於待測電容之第二電荷量；步驟S12：產生第三電荷量，並根據第一電荷量與第三電荷量產生第四電荷量，其中第三電荷量大小相關於待測電容；步驟S14：產生第五電荷量，並根據第五電荷量與第四電荷量產生剩餘電荷量；步驟S16：以積分器將剩餘電荷量轉換為第一電壓並 根據第一電壓是否滿足第二電壓產生判斷結果；以及步驟S18：計算判斷結果得到待測電容之電容值變化量。
相較於先前技術，根據本發明之電容值量測電路及電容值量測方法係以補償電流取代補償電容，由於在積體電路中電流電路的面積小於電容，而且電流電路提供的電荷量是與電流流入或流出的時間成正比，因此，透過適當地控制電流源的開關時間以及增加電流流入或流出的時間之方式可減少電流源所需供應的電流。當電流源供應的電流愈小，電流電路的面積亦可隨之變小，故可大幅減少積體電路的面積。
由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。

Claims (11)

  1. 一種電容值量測電路，包括：一積分器電路，包括一第一輸入端及一第一輸出端，該第一輸出端上具有一積分電壓，該積分器電路係用以回應於一第一控制訊號之一致能位準，其中該積分電壓係被設定為一起始位準；一第一控制電路，包括一第二輸出端、一待測電容及一電流源電路，該第二輸出端電性連接至該第一輸入端，該電流源電路回應於一設定訊號之一訊號數值以決定一等效電流值，該等效電流值係相關於該待測電容未發生改變前之原始電容值，該第一控制電路用以回應於一第一組時脈訊號切換該待測電容之至少一端之電壓位準及電性導通該電流源電路之電流輸出到該第二輸出端，以執行一第一調整操作；一第二控制電路，包括一第三輸出端及一已知電容，該第三輸出端電性連接至該第一輸入端，該第二控制電路用以回應於一第二組時脈訊號切換該已知電容之至少一端上之電壓位準，以執行一第二調整操作；以及一處理器電路，電性連接該第一控制電路及該第二控制電路，用以分別驅動該第一控制電路及該第二控制電路執行該第一調整操作及該第二調整操作並計算在一第一積分期間中，該第二控制電路執行該第二調整操作之一操作次數，並根據該操作次數及該已知電容之電容值運算得到該待測電容之電容值變化量。
  2. 如申請專利範圍第1項所述之電容值量測電路，其中該第一調整操作係將該積分電壓調整為該積分電壓之目前位準與一第一差值電壓之和。
  3. 如申請專利範圍第2項所述之電容值量測電路，其中該第一差值電壓係相關於該待測電容之電容值與該等效電流值及一充放電時間乘積之差值。
  4. 如申請專利範圍第1項所述之電容值量測電路，其中該第二調整操作係將一積分器電壓調整為該積分電壓之目前位準與一第二差值電壓之和。
  5. 如申請專利範圍第1項所述之電容值量測電路，其中該處理器電路係分別提供一第一組時脈訊號及一第二組時脈訊號來分別驅動該第一控制電路及該第二控制電路執行該第一調整操作及該第二調整操作。
  6. 一種電容值量測方法，包括：利用一電流源與一充放電時間產生一第一電荷量，其中該第一電荷量大小係相關於一待測電容之一第二電荷量；產生一第三電荷量，並根據該第一電荷量與該第三電荷量產生一第四電荷量，其中該第三電荷量大小係相關於該待測電容；產生一第五電荷量，並根據該第五電荷量與該第四電荷量產生一剩餘電荷量；以一積分器將該剩餘電荷量轉換為一第一電壓並根據該第一電壓是否滿足一第二電壓產生一判斷結果；以及計算該判斷結果得到該待測電容之電容值變化量。
  7. 如申請專利範圍第6項所述之電容值量測方法，其中該第二電荷量為該待測電容在未發生電容量改變前充電至一第一電位所儲存的電荷量。
  8. 如申請專利範圍第7項所述之電容值量測方法，其中該第三電荷量為該待測電容在發生電容量改變後充電至該第一電位所儲存的電荷量。
  9. 如申請專利範圍第6項所述之電容值量測方法，其中該第四電荷量為該第一電荷量抵消大部分的該第三電荷量後之殘餘電荷量。
  10. 如申請專利範圍第6項所述之電容值量測方法，其中該第五電荷量為一已知電容充電至一第二電位所儲存的電荷量。
  11. 如申請專利範圍第6項所述之電容值量測方法，進一步包括下列步驟：根據該判斷結果決定是否再次將該第五電荷量加入至該剩餘電荷量中。
TW105139968A 2016-12-02 2016-12-02 電容値量測電路及電容値量測方法 TWI621984B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105139968A TWI621984B (zh) 2016-12-02 2016-12-02 電容値量測電路及電容値量測方法
CN201710021853.7A CN108152598B (zh) 2016-12-02 2017-01-12 电容值量测电路及电容值量测方法
US15/830,032 US10514403B2 (en) 2016-12-02 2017-12-04 Capacitance measuring circuit and capacitance measuring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105139968A TWI621984B (zh) 2016-12-02 2016-12-02 電容値量測電路及電容値量測方法

Publications (2)

Publication Number Publication Date
TWI621984B true TWI621984B (zh) 2018-04-21
TW201821958A TW201821958A (zh) 2018-06-16

Family

ID=62243026

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139968A TWI621984B (zh) 2016-12-02 2016-12-02 電容値量測電路及電容値量測方法

Country Status (3)

Country Link
US (1) US10514403B2 (zh)
CN (1) CN108152598B (zh)
TW (1) TWI621984B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201810602D0 (en) * 2018-06-28 2018-08-15 Nordic Semiconductor Asa Mutual capacitance measurement
US10545620B1 (en) * 2018-07-19 2020-01-28 Superc-Touch Corporation Hovering and touch sensing apparatus with auxiliary capacitance-exciting signal
EP3640779B1 (en) * 2018-09-07 2022-04-27 Shenzhen Goodix Technology Co., Ltd. Capacitance detection circuit, touch chip and electronic device
CN109444556B (zh) * 2018-11-06 2020-12-15 湖南品腾电子科技有限公司 一种新型sigma-delta电容触摸检测电路
JP7298366B2 (ja) * 2019-03-13 2023-06-27 株式会社アイシン 静電容量検出装置
CN110196653B (zh) * 2019-04-26 2020-09-11 北京集创北方科技股份有限公司 触摸检测电路、触控显示装置以及触摸检测方法
CN112313611B (zh) * 2019-05-28 2024-03-19 深圳市汇顶科技股份有限公司 一种电容检测电路、电容检测方法、触控芯片以及电子设备
EP3798807A4 (en) 2019-08-01 2021-05-19 Shenzhen Goodix Technology Co., Ltd. CAPACITY MEASUREMENT METHOD
KR20210018723A (ko) * 2019-08-09 2021-02-18 삼성디스플레이 주식회사 터치 구동 회로 및 이를 포함하는 표시 장치
JP7311380B2 (ja) * 2019-10-01 2023-07-19 株式会社日立産機システム 電源コンデンサ静電容量測定装置及び電源コンデンサ静電容量測定方法
CN110749779B (zh) * 2019-12-05 2021-08-24 上海芯凌微电子有限公司 电容式传感器电容变化检测方法及电路
CN111819451B (zh) * 2020-03-03 2023-06-09 深圳市汇顶科技股份有限公司 电容检测电路、传感器、芯片以及电子设备
TWI706625B (zh) * 2020-04-09 2020-10-01 義隆電子股份有限公司 感應式電子辨識裝置及其供電補償電路
CN115343515B (zh) * 2022-10-17 2023-03-07 基合半导体（宁波）有限公司 模拟前端电路、电容测量电路、芯片及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644432B1 (en) * 1993-09-17 2002-01-30 Penberthy, Inc. Capacitance measuring device
TW200941006A (en) * 2008-03-25 2009-10-01 Raydium Semiconductor Corp Evaluation circuit for capacitance and method thereof
TW201005302A (en) * 2008-07-18 2010-02-01 Raydium Semiconductor Corp Evaluation circuit for capacitance and method thereof
TW201017184A (en) * 2008-10-29 2010-05-01 Raydium Semiconductor Corp Capacitance measurement circuit and capacitance measurement method thereof
US20140368222A1 (en) * 2013-06-12 2014-12-18 Microchip Technology Incorporated Capacitive Proximity Detection Using Delta-Sigma Conversion
TW201514504A (zh) * 2013-08-30 2015-04-16 Keysight Thchnologies Inc 用以測量電容之系統及裝置
US9383395B1 (en) * 2013-04-26 2016-07-05 Parade Technologies, Ltd. Charge balancing converter using a passive integrator circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4352562B2 (ja) * 2000-03-02 2009-10-28 株式会社デンソー 信号処理装置
CN2890938Y (zh) * 2006-01-13 2007-04-18 秦岭 无功补偿控制器电容容值监测电路
US8358142B2 (en) * 2008-02-27 2013-01-22 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US8633766B2 (en) * 2010-04-19 2014-01-21 Rf Micro Devices, Inc. Pseudo-envelope follower power management system with high frequency ripple current compensation
US8779783B1 (en) * 2013-03-12 2014-07-15 Cypress Semiconductor Corporation Mutual capacitance sensing using a self-capacitance sensing device
JP2015141556A (ja) * 2014-01-29 2015-08-03 シナプティクス・ディスプレイ・デバイス合同会社 タッチ検出回路及びそれを備える半導体集積回路
JP6228865B2 (ja) * 2014-03-06 2017-11-08 アルプス電気株式会社 センサ装置の検査方法及びそのセンサ装置
US10006930B2 (en) * 2014-06-03 2018-06-26 Northrop Grumman Systems Corporation Performance optimization of a differential capacitance based motion sensor
US20170090615A1 (en) * 2015-09-30 2017-03-30 Synaptics Incorporated Two-dimensional absolute capacitance sensing using electrode guarding techniques

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644432B1 (en) * 1993-09-17 2002-01-30 Penberthy, Inc. Capacitance measuring device
TW200941006A (en) * 2008-03-25 2009-10-01 Raydium Semiconductor Corp Evaluation circuit for capacitance and method thereof
TW201005302A (en) * 2008-07-18 2010-02-01 Raydium Semiconductor Corp Evaluation circuit for capacitance and method thereof
TW201017184A (en) * 2008-10-29 2010-05-01 Raydium Semiconductor Corp Capacitance measurement circuit and capacitance measurement method thereof
US9383395B1 (en) * 2013-04-26 2016-07-05 Parade Technologies, Ltd. Charge balancing converter using a passive integrator circuit
US20140368222A1 (en) * 2013-06-12 2014-12-18 Microchip Technology Incorporated Capacitive Proximity Detection Using Delta-Sigma Conversion
TW201514504A (zh) * 2013-08-30 2015-04-16 Keysight Thchnologies Inc 用以測量電容之系統及裝置

Also Published As

Publication number Publication date
US20180156853A1 (en) 2018-06-07
CN108152598A (zh) 2018-06-12
TW201821958A (zh) 2018-06-16
US10514403B2 (en) 2019-12-24
CN108152598B (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
TWI621984B (zh) 電容値量測電路及電容値量測方法
JP6400944B2 (ja) 容量検出回路、タッチ検出回路及びそれを備える半導体集積回路
US9292137B2 (en) Semiconductor device
JP6228865B2 (ja) センサ装置の検査方法及びそのセンサ装置
TWI569185B (zh) 觸控裝置及其雜訊補償電路及雜訊補償方法
US9218096B2 (en) Sensing methods for touch sensing devices
WO2019144303A1 (zh) 电容检测电路、触控装置和终端设备
EP3502855B1 (en) Capacitance detection device, touch device and terminal device
JP6615683B2 (ja) 容量測定回路、それを用いた入力装置、電子機器
TW201832065A (zh) 電容偵測方法及使用所述方法的電容偵測裝置
US20120092297A1 (en) Multi-touch panel capacitance sensing circuit
JP2018502464A (ja) 容量感知における接地されていない伝導性物体のアナログ排除
US8963880B2 (en) Detection device, detection method, program and display apparatus
KR20160040944A (ko) 다단계 오프셋 커패시턴스 조정이 가능한 터치 디스플레이 장치
US11092633B2 (en) Capacitance detection circuit, semiconductor device, input device and electronic apparatus including the same, and method of detecting capacitance
CN105808024B (zh) 电容值差异量测装置与方法
JP2007179230A (ja) 容量結合方式タッチパネルの座標位置検出装置
TW201832064A (zh) 指紋辨識面板及其指紋辨識電路
KR20130072537A (ko) 터치신호 처리회로 및 상기 터치신호 처리회로를 구비하는 터치신호 감지시스템
JPH10149250A (ja) 電荷電流検出回路およびこれを利用した座標入力装置
CN103576999B (zh) 电容式触控面板的感测装置
JP5642847B2 (ja) 座標入力装置
KR101844848B1 (ko) 터치 검출 방법 및 이를 이용하는 터치 검출 장치
CN109839532B (zh) 一种检测负载电流的方法
TWI579755B (zh) 自電容觸控顯示面板及其驅動方法