KR20210005737A - 발광 다이오드 - Google Patents
발광 다이오드 Download PDFInfo
- Publication number
- KR20210005737A KR20210005737A KR1020207036317A KR20207036317A KR20210005737A KR 20210005737 A KR20210005737 A KR 20210005737A KR 1020207036317 A KR1020207036317 A KR 1020207036317A KR 20207036317 A KR20207036317 A KR 20207036317A KR 20210005737 A KR20210005737 A KR 20210005737A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- sub
- emitting diode
- light emitting
- epitaxial wafer
- Prior art date
Links
- 230000000737 periodic effect Effects 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 29
- 230000004888 barrier function Effects 0.000 claims description 10
- 238000013459 approach Methods 0.000 claims 1
- 238000005036 potential barrier Methods 0.000 abstract description 11
- 230000000670 limiting effect Effects 0.000 abstract description 7
- 230000006798 recombination Effects 0.000 abstract description 5
- 238000005215 recombination Methods 0.000 abstract description 5
- 230000002285 radioactive effect Effects 0.000 abstract description 3
- 238000013461 design Methods 0.000 abstract description 2
- 238000003475 lamination Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 153
- 229910002704 AlGaN Inorganic materials 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 230000032683 aging Effects 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 102000016550 Complement Factor H Human genes 0.000 description 1
- 108010053085 Complement Factor H Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 발광 다이오드 에피택셜 웨이퍼를 제공하며, 상기 발광 다이오드 에피택셜 웨이퍼는 N형 전도층, 다중 양자 우물 및 P형 전도층을 포함하고, 다중 양자 우물의 적어도 2개의 주기적 구조 중 각각의 주기적 적층 순서는 제1 서브층, 제2 서브층 및 제3 서브층이며, 제1 서브층은 전위 우물이고, 상기 제2 서브층은 전위 장벽이며, 또한 상기 제1 서브층의 에너지 밴드 갭(Eg1), 제2 서브층의 에너지 밴드 갭(Eg2) 및 제3 서브층의 에너지 밴드 갭(Eg3)의 관계는 Eg1<Eg2<Eg3이다. 별도의 전위 장벽은 더 나은 제한 효과를 제공할 수 있고, 소자가 작동될 때, 바이어스 전압 인가로 인한 에너지 밴드 경사를 가지고, 밴드 갭이 높은 전위 장벽의 스파이크(potential barrier spike)가 발생하고, 이러한 특수 에너지 밴드 차이 설계에 의하여, 캐리어 오버플로를 더 방지할 수 있고, 방사성 재결합 효율을 증가시키고 휘도를 향상시킬 수 있다.
Description
본 발명은 반도체 소자 에피택셜 분야에 관한 것으로, 구체적으로 에너지 밴드 갭(Energy Bandgap, 약칭 Eg)이 높은 다중 양자 우물을 구비한 발광 다이오드에 관한 것이다.
발광 다이오드(LED, Light Emitting Diode)는 반도체 PN접합을 발광 재료로 사용하여, 전기를 직접 빛으로 변환할 수 있는 반도체 고체 발광소자이다. 발광 다이오드는 일반적으로 N형 반도체층, 발광 영역 및 P형 반도체층을 포함하는 에피택셜 구조이다. 발광 영역은 흔히 다중 양자 우물 구조를 사용하고, 다중 양자 우물 구조는 초기에는 두 가지 상이한 반도체 재료 박막이 서로 적층되어 전자 또는 정공을 형성하는 전위 우물이고, 다중 양자 우물의 발광은 우물층 내에 제한된 전자 정공 쌍의 방사성 재결합에 의해 실현된다. 사용 시, LED의 양단에 전압이 인가되면, 캐리어들은 터널링, 확산 또는 열 방출의 형식으로 다중 양자 우물에 유입되고, 주입된 캐리어들은 대부분 다중 양자 우물에 포획되어 내부에 제한되고, 우물층 내의 방사성 재결합에 의해 발광하고, 발광 파장은 사용된 우물층 재료의 에너지 밴드 갭에 의해 결정된다. 발광 휘도는 내부 양자 효율 및 광 추출 효율에 의해 결정되며, 내부 양자 효율의 향상은 주로 우물의 깊이, 두께, 성분 및 구조와 같은 다중 양자 우물 구조의 조절을 통해 이루어진다.
본 발명은 발광 다이오드에 사용되며, 종래의 다중 양자 우물의 전위 우물 및 전위 장벽의 두 가지 반도체가 적층된 주기적 구조에 에너지 밴드 갭이 더 높은 반도체층을 추가하는 것을 통해 주기적 구조의 에너지 밴드 갭 분포를 개선함으로써, 발광 효율 및 누전 기능을 개선하는 발광 다이오드 에피택셜 웨이퍼를 제공한다.
본 발명의 N형 전도층, 다중 양자 우물 및 P형 전도층을 포함하는 발광 다이오드 에피택셜 웨이퍼에 있어서, 다중 양자 우물의 적어도 2개의 주기적 구조에서 각각의 주기적 적층 순서는 제1 서브층, 제2 서브층 및 제3 서브층이며, 상기 제1 서브층은 전위 우물이고, 상기 제2 서브층은 전위 장벽이며, 또한 상기 제1 서브층의 에너지 밴드 갭(Egl), 제2 서브층의 에너지 밴드 갭(Eg2) 및 제3 서브층의 에너지 밴드 갭(Eg3)의 관계는 Egl<Eg2<Eg3인 것을 특징으로 한다.
바람직하게는, 상기 다중 양자 우물은 주기적 적층 구조를 포함하고, 제1 서브층 및 제2 서브층으로 적층된 적어도 하나의 주기 및 상기 적어도 적층 순서가 제1 서브층, 제2 서브층 및 제3 서브층인 적어도 2개의 주기를 포함한다.
더 바람직하게는, 상기 제3 서브층의 Eg3과 상기 제2 서브층의 Eg2의 차이는 적어도 1.5eV이다
더 바람직하게는, 상기 제3 서브층의 두께는 30옹스트롬(Å) 이하이다.
더 바람직하게는, 상기 다중 양자 우물의 전체 두께는 100~3000옹스트롬이다.
더 바람직하게는, 상기 제1 서브층의 두께는 50~80옹스트롬이다.
더 바람직하게는, 상기 제2 서브층의 두께는 150~210옹스트롬이다.
더 바람직하게는, 상기 발광 다이오드는 GaN계 다이오드이다.
상기 제3 서브층은 AlwGal-wN이고, 0.95≤w≤l이다.
더 바람직하게는, 상기 제2 서브층의 Eg2와 제1 서브층의 Egl의 에너지 밴드 갭 차이는 0.25~0.3OeV이다.
더 바람직하게는, 상기 발광 다이오드의 발광 파장 영역은 자외선이고, 더 바람직하게는, 상기 발광 파장은 350~370nm이다.
더 바람직하게는, 상기 제1 서브층의 Egl 범위는 3.3~3.5eV이고, 제2 서브층의 Eg2 범위는 3.55~3.90이다.
더 바람직하게는, 상기 제1 서브층의 Egl 범위는 3.3~3.4eV이고, 제2 서브층의 Eg2 범위는 3.59~3.7eV이며, 상기 제3 서브층의 Eg3 범위는 6.0~6.2eV이다.
더 바람직하게는, 상기 제1 서브층은 InxGal-xN(0<x<l)이고, In 함량의 조절을 통해 Eg1를 조절하고, 더 바람직하게는, 상기 x 함량은 0~0.03이다.
더 바람직하게는, 상기 제2 서브층은 InyAlzGal-y-zN(0≤y≤l, 0≤z≤l)이고, In 및 A1 함량의 조절을 통해 Eg2를 조절한다. 더 바람직하게는, 상기 y 함량은 0~0.02이고, 상기 z 함량은 0.06~0.12이다.
더 바람직하게는, 상기 제3 서브층은 AlwGal-wN(0≤w≤l)이고, A1 함량의 조절을 통해 Eg3를 조절하고, 상기 w는 0.95~1이다.
더 바람직하게는, 상기 w가 1인 경우, 상기 제3 서브층은 A1N이고, Eg3는 6.2이며, 상기 제3 서브층의 두께는 10~15옹스트롬이다.
더 바람직하게는, 상기 다중 양자 우물로부터 얻은 발광 다이오드는 수평형 또는 플립칩 또는 수직형 또는 소형 발광 다이오드로 제조될 수 있다.
바람직하게는, 상기 다중 양자 우물은 주기적 적층 구조를 포함하고, 모든 주기적 적층 구조의 적층 순서가 제1 서브층, 제2 서브층 및 제3 서브층인 적어도 2개의 주기로 적층되어 형성되며, 상기 제1 서브층의 에너지 밴드 갭(Egl), 제2 서브층의 에너지 밴드 갭(Eg2) 및 제3 서브층의 에너지 밴드 갭(Eg3)의 관계는 Egl<Eg2<Eg3이다.
바람직하게는, 상기 다중 양자 우물의 적어도 하나의 주기적 구조에서, 제1 서브층은 추가적으로 2종 이상의 반도체 재료가 적층되어 형성되고, 2종 이상의 반도체 재료의 적층 방식은 제2 서브층에 가까워질수록 Eg가 높아지는 방식이다.
바람직하게는, 상기 다중 양자 우물의 적어도 하나의 주기적 구조에서, 제2 서브층은 추가적으로 2종 이상의 반도체 재료가 적층되어 형성되고, 2종 이상의 반도체 재료의 적층 방식은 제1 서브층에서 멀어질수록 Eg가 높아지는 방식이다.
바람직하게는, 상기 다중 양자 우물의 적어도 하나의 주기적 구조에서, 제3 서브층은 추가적으로 2종 이상의 반도체 재료가 적층되어 형성되고, 2종 이상의 반도체 재료의 적층 방식은 제2 서브층에서 멀어질수록 Eg가 높아지는 방식이고, 모두 제2 서브층의 Eg2보다 높으며, 더 바람직하게는, 상기 제3 서브층의 2종 이상의 반도체 재료의 Eg는 모두 제2 서브층의 Eg2보다 적어도 1.5eV 높다.
본 발명에서 제공하는 상기 에피택셜 구조는 모든 발광 영역의 발광 다이오드에 널리 적용될 수 있고, 상기 다중 양자 우물 구조는 발광 다이오드에서 발광 방사를 제공하고, 종래의 두 층의 상이한 반도체 재료로 구성된 우물 및 장벽이 반복적 주기적으로 적층된 다중 양자 우물구조를 바탕으로, 상기 다중 양자 우물의 적어도 2개의 주기적 구조의 각각의 적층된 장벽층에 밴드 갭이 전위 장벽층(Eg2)보다 더 높은 별도의 제한층(Eg3)을 더 성장시키며, 별도의 전위 장벽은 더 좋은 제한 효과를 제공하고, 소자가 작동될 때, 바이어스 전압 인가로 인한 에너지 밴드 경사를 가지고, 제3 서브층(Eg3)과 (Eg2)의 차이를 적어도 1.5eV로 하면, 밴드 갭이 높은 전위 장벽의 스파이크(potential barrier spike)가 발생하고, 이러한 특수 에너지 밴드 차이 설계에 의하여, 캐리어 오버플로를 방지할 수 있고, 방사성 재결합 효율을 증가시키고 휘도를 향상시킬 수 있다.
또한, 밴드 갭이 높다는 것은 절연에 더 가깝다는 것을 의미하고, 적절한 두께의 Eg3층이 MQW의 각 층에 있도록 제어하면, 캐리어에 대한 제한 효과를 효과적으로 보장할 수 있고, 동시에 역방향 전류를 차단하여, 노화된 누전 성능을 개선할 수 있다.
본 발명의 기타 특징 및 장점은 이하의 설명에서 명백해질 것이며, 또한, 부분적으로 명세서를 통해 자명해지거나, 또는 본 발명을 실시함으로써 이해될 것이다. 본 발명의 목적 및 기타 장점은 명세서, 청구범위 및 도면에서 특별히 지적한 구조에 의해 실현될 수 있다.
도면은 본 발명의 추가적인 이해를 위해 제공되고, 또한 명세서의 일부를 구성하고, 본 발명의 실시예와 함께 본 발명을 설명하기 위한 것이며, 본 발명을 제한하기 위한 것은 아니다. 또한, 도면은 개략적인 것이지, 비율에 따라 그려진 것은 아니다.
도 1은 본 발명의 실시예 1에 따른 샘플 1의 발광 다이오드의 구조 개략도이다.
도 2a, 도 2b는 본 발명의 실시예 1에 따른 샘플 1의 발광 다이오드의 TEM도면이다.
도 3은 발광 다이오드의 양자 우물의 X선 에너지 스펙트럼 라인스캔 구성요소 프로파일 분석도이다.
도 4는 본 발명의 실시예 1에 따른 파장-휘도 산포도(散布圖)이다.
도 5 내지 도 8은 본 발명의 실시예 2 내지 실시예 7에 따른 발광 다이오드의 구조 개략도이다.
도 1은 본 발명의 실시예 1에 따른 샘플 1의 발광 다이오드의 구조 개략도이다.
도 2a, 도 2b는 본 발명의 실시예 1에 따른 샘플 1의 발광 다이오드의 TEM도면이다.
도 3은 발광 다이오드의 양자 우물의 X선 에너지 스펙트럼 라인스캔 구성요소 프로파일 분석도이다.
도 4는 본 발명의 실시예 1에 따른 파장-휘도 산포도(散布圖)이다.
도 5 내지 도 8은 본 발명의 실시예 2 내지 실시예 7에 따른 발광 다이오드의 구조 개략도이다.
본 발명의 에너지 밴드 갭이 높은 초격자층을 구비한 발광 다이오드의 실질적인 특징 및 실용성을 보다 쉽게 이해할 수 있도록, 이하에서는 도면을 결합하여 본 발명의 복수의 구체적인 실시예를 추가로 상세하게 설명한다. 다만, 하기 실시예와 관련된 설명은 본 발명의 보호 범위에 대해 한정하지 않는다.
이해해야 할 것은, 본 발명에서 사용된 용어는 구체적인 실시예를 설명하기 위한 것일 뿐, 본 발명을 한정하기 위한 것은 아니다. 본 발명에서 사용된 단수 형태“하나의”, “1종의" 및 “상기”는 상하 문맥에서 다른 의미를 명확하게 나타내지 않은 한 복수의 형태도 포함한다. 추가로 이해해야 할 것은, 본 발명에서 "포함", "함유"를 사용한 경우, 설명한 특징, 전체, 단계, 조작, 소자, 및/또는 패키징 부재의 존재를 의미하며, 하나 이상의 기타 특징, 전체, 단계, 조작, 요소, 패키징 부재, 및/또는 이들 조합의 존재 또는 부가를 제외시키는 것은 아니다.
달리 정의되지 않는 한, 본 발명에서 사용되는 모든 용어(기술용어 및 과학적인 용어를 포함)는 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 이해해야 할 것은, 본 발명에서 사용되는 용어는 본 명세서 및 관련 분야의 맥락에서 이들 용어의 의미와 일치하는 의미를 갖는 것으로 이해되어야 하며, 본 발명에서 명확하게 정의된 경우를 제외하고 이상적이거나 매우 공식적인 의미로 이해되어서는 안 된다.
본 발명의 바람직한 제1 실시예는 GaN계 발광 다이오드 에피택셜 구조이지만, 이에 한정되지 않는다. 대안적으로, 발광 다이오드는 수평형 또는 플립칩 구조를 가질 수 있다. 도 1은 상기 발광 다이오드에 사용된 에피택셜 구조의 개략도이고, 상기 에피택셜 구조는 아래에서 위로 순차적으로 N형 전도층(110), 발광층(120), P형 전자 차단층(130) 및 P형 전도층(140)을 포함한다. 상기 발광 다이오드의 에피택셜 구조는 기판 상에 에피택셜 성장시켜 MOCVD 성장을 통해 얻는다. 에피택셜 구조는 P형 전도층 측을 영구 기판 상에 이전시켜 칩을 얻고, 본 발명은 종래의 수직 발광 다이오드 제조방법으로 제조된다.
N형 전도층(110) 및 P형 전도층(140)은 질화물계 반도체층으로 제조되고, 발광층(120)보다 더 넓은 밴드 갭을 가지며, 구체적인 실시예에서, AlGaN층 또는 GaN일 수 있다.
P형 전자 차단층(130)은 발광층(120)과 P형 전도층(140) 사이에 위치하고, 에너지 밴드 갭은 P형 전도층(140)의 에너지 밴드 갭보다 크고, A1을 함유한 질화물계 반도체층으로 제조되고, 단층 또는 다층 구조일 수 있으며, 예를 들면 초격자 구조이다.
발광층(120)은 적어도 2개의 주기적 구조로 구성되고, 각각의 주기적 구조는 일반적으로 적어도 2개의 상이한 재료의 박층 구조를 포함하고, 재료는 질화물계 반도체층이고, 바람직하게는 의도치 않게 도핑되고, 적어도 2개의 주기적 구조(A)는 제1 서브층, 제2 서브층 및 제3 서브층을 포함하고, 상기 제1 서브층의 에너지 밴드 갭(Egl), 제2 서브층의 에너지 밴드 갭(Eg2) 및 제3 서브층의 에너지 밴드 갭(Eg3)의 관계는 Egl<Eg2<Eg3이고, 제1 서브층은 우물로 사용되고, 제2 서브층은 장벽으로 사용되고, 장벽의 층 상에 한 층의 제3 서브층을 더 적층하여, 별도의 전위 장벽을 형성하여 더 나은 제한 효과를 제공할 수 있으며, 소자가 작동될 때, 바이어스 전압 인가로 인한 에너지 밴드 경사를 가지고, 이러한 밴드 갭이 높은 전위 장벽의 스파이크(Eg3, potential barrier spike)에 의해 캐리어 오버플로를 더욱 방지할 수 있고, 방사 재결합 효율을 증가시키고 휘도를 향상시킬 수 있다. 또한, 밴드 갭이 높다는 것은 절연에 더 가깝다는 것을 의미하고, MQW의 각 층에 적절한 두께의 Eg3층을 성장시키면 역방향 전류를 더욱 차단하여, 노화된 누전 성능을 개선할 수 있다. 또한, 상기 계단형 전위 장벽(Eg2<Eg3)은 전체 MQW 우물과 장벽의 응력을 조절하는데도 도움이 된다. 캐리어 제한 효과를 보장하고 캐리어 오버플로 상황을 효과적으로 방지하도록, 제3 서브층의 Eg3은 Eg2보다 적어도 1.5eV 큰 것이 바람직하다. 두께는 30옹스트롬 이하인 것이 바람직하다. 제1 서브층 및제2 서브층의 두께는 우물 및 장벽의 두께를 조절하기 위한 것이고, 제3 서브층의 두께가 얇을 경우, 별도의 전위 장벽이 제공할 수 있는 제한 효과가 뚜렷하지 않고, 제3 서브층의 두께가 두꺼울 경우, 전도성이 떨어지고, 발광 영역의 성능이 저하되며, 전압이 높아진다.
상기 구조는 질화물계 발광 다이오드에 보다 적합하고, 발광 파장은 210~420nm이다. 바람직하게는, 주기적 구조(A)는 InGaN/AlGaN/AIN, GaN/AlGaN/AIN 또는 InGaN/AlInGaN/AIN 또는 InGaN/GaN/AIN을 사용할 수 있다. 예를 들면 제1 서브층(121)은 InxGa1 - xN을 사용할 수 있고, 여기서 x 값의 크기는 발광 파장을 조절할 수 있고, x가 클 경우, 발광 파장이 짧고, x이 작을 경우 발광 파장이 길며, 제2 서브층(122)은 InyAlzGa1 -y- ZN(여기서 0≤y≤1, 0≤z≤l, y+z≤l)을 사용할 수 있고, 제3 서브층(123)은 AlwGal-wN(w는 0~1)인 것이 바람직하다. 동시에, 제1 서브층의 In 함량으로 Egl를 조절할 수 있고, 제2 서브층의 A1 및 In 함량으로 Eg2를 조절할 수 있으며, 제3 서브층의 A1 함량으로 Eg3를 조절할 수 있다. 제1 서브층의 Egl은 바람직하게 3.3~3.5eV이고, 더 바람직하게는 3.3~3.4eV이며, 두께는 300옹스트롬 이하인 것이 바람직하고, 제2 서브층의 Eg2은 바람직하게 3.55~3.9eV이고, 더 바람직하게는 3.59~3.70eV이며, 두께는 300옹스트롬 이하인 것이 바람직하다. 제3 서브층의 Eg3는 1.5eV보다 크고, 더 바람직하게는, 제3 서브층은 A1N이고, Eg3은 6.2eV이며, 상기 제3 서브층의 두께는 10~15옹스트롬이다. 또한, 질화물 발광 다이오드는, 주로 In 및 A1 도핑으로 양자 우물의 우물 및 장벽의 재질을 얻고, 격자 상수의 배열 경향은 InN<GaN<AlN이고, 본 발명을 통해, 다중 양자 우물 구조는 격자 상수가 계단형으로 변화(예컨대 제1 서브층 InGaN＜제2 서브층 InAlGaN 또는 AlGaN＜제3 서브층 AlGaN 또는 A1N)하는 재료가 적층되어 구성되고, 전체 MQW 우물과 장벽의 격자 매칭을 조절하는데도 도움이 되고, 응력 방출에 도움이 되고, 결정 품질을 향상시킨다. 반대로, 상기 Eg3가 우물 및 장벽 사이에 설정될 경우, 캐리어 이동은 본 발명의 계단형 구조에 비해 더 어렵고, 또한 Eg3의 제3 서브층과 제1 서브층 사이의 응력 차이가 크며, 응력 방출은 본 발명의 계단식 배열 순서만 못하다.
이하는 두 가지 메인 발광 파장이 365~370nm인 자외선 LED 수직 칩의 샘플이고, 영구 기판은 실리콘 기판이며, P형 전자 차단층은 AlGaN이다. 칩의 크기는 325㎛*325㎛이고, 샘플 1은 도 1에 도시된 에피택셜 구조를 사용하며, 성장 기판은 사파이어이고, N형 반도체층은 AlGaN이며, P형 반도체층은 AlGaN이고, 발광층(120)은 구체적으로 InxGal-xN(x 함량은 0.5at%, 층의 평균 두께는 76옹스트롬)/AlzGal-zN(z 함량은 8at%, 층의 평균 두께는 177옹스트롬)/A1N의 3개 층이 교대로 적층되고(층의 평균 두께는 10옹스트롬), 주기 수는 5이고, 에너지 밴드 갭이 높은 구조를 형성하고, 샘플 2의 차이점은, 다중 양자 우물은 일반적인 InGaN 및 AlGaN의 적층 구조를 사용하는 것이며, 다른 층은 샘플 1과 동일하고, 다중 양자 우물층은 InxGal-xN(x 함량은 0.5at%, 층의 평균 두께는 76옹스트롬)/AlzGal-zN(z 함량은 8at%, 층의 평균 두께는 177옹스트롬) 두 층을 교대로 적층하여 하나의 주기를 형성하고, 주기 수는 5이다.
도 2a는 샘플 1의 투과전자현미경 사진이고, 도면을 통해 발광층의 다중 양자 우물은 5개의 주기의 적층 구조임을 알 수 있다. 도 2b는 샘플 1의 다중 양자 우물층 확대 배수의 투과전자현미경 사진이고, 각각의 주기적 구조에서 제1 서브층, 제2 서브층, 제3 서브층의 두께 분포 상황을 측정할 수 있다.
도 3은 다중 양자 우물의 EDX 선형 스캔 구성요소 프로파일 분석도이고, 도면을 통해 주기적 구조의 개수 및 각 주기의 A1 함량 변화 추세를 알 수 있고, 각 주기적 구조의 적층 방식 및 상대적 두께를 대략적으로 확인할 수 있다.
도 4는 샘플 1(a 및 b) 및 샘플 2(a 및 b)의 150mA 전류에서의 파장-휘도 산포도를 보여줬고, MOCVD로 에피택셜 웨이퍼를 성장시킬 때 사용한 캐리어 플레이트가 원형 구조이므로, 캐리어 플레이트 상의 상이한 위치의 에피택셜 웨이퍼는 성장 품질이 달라지므로, 캐리어 플레이트 중 동일한 위치의 샘플 1 및 샘플 2의 2개의 에피택셜 웨이퍼 샘플을 비교하고, 우측의 실심(實心) 점들의 테스트 데이터는 샘플 1의 두 위치의 성장 샘플을 나타내고, 좌측의 실심 점들의 테스트 데이터는 샘플 2의 두 위치의 성장 샘플을 나타낸다. 도 4를 통해 알 수 있듯이, 2개의 샘플의 방출 파장은 모두 365~370nm 사이에 분포되어 있고, 샘플 1의 2개의 샘플의 발광 휘도는 샘플 2의 발광 휘도보다 현저히 높다. 즉, 샘플 1의 휘도가 크게 향상된다. 또한 고온 및 저온 상태 인자 H/C(85℃ 및 25℃ 조건에서의 휘도비)를 측정하면, 샘플 1(a 및 b)의 H/C는 78~80%이고, 종래의 H/C값(70% 이하)에 비해 높으며, 고온 작동의 휘도 안정성을 효과적으로 개선하였다.
상기 두 가지 샘플을 주변 온도가 65℃, 접합온도가 125℃인 조건에서, 전류 150mA를 인가하여 48H 또는 96H를 노화 테스트한 후, 역방향 전압 5V를 인가하는 노화 누전 전류 테스트 실험을 진행하고, △IR는 48H 또 96H일 때 전류 값과 초기 상태의 전류 값의 차이를 나타내고, 해당 차이가 작을수록, 다이오드의 양자 우물 품질이 더 좋음을 의미하고, PN접합은 역방향 전압에서 전류가 더욱 쉽게 전도되고, 이는 후속 작동에서 소자는 보다 안정적인 역방향 특성을 가짐을 의미하며, 하기 다양한 매개변수를 측정한다. 하기 표 1을 통해 알 수 있듯이, 샘플 1(a, b)의 노화 누전 전류가 현저히 개선되었다.
| 샘플 | △1R | |
| 48H | 96H | |
| 샘플 1(a) | 0.92 | 1.38 |
| 샘플 1(b) | 0.93 | 1.40 |
| 샘플 2(a) | 1.24 | 1.80 |
| 샘플 2(b) | 1.67 | 2.67 |
상술한 실시예에서, 발광 다이오드의 발광층(120)의 주기적 구조는 주로 제1 주기적 구조(A)(제1 서브층(121), 제2 서브층(122) 및 제3 서브층(123)으로 구성된다.
본 발명은 다른 실시예(실시예 2)에서, 발광층(120)은 조합식 구조일 수도 있고, 예를 들면 적어도 제1 주기적 구조(A) 및 제2 주기적 구조(B)로 구성되고, 제1 주기적 구조(A)의 각 서브층은 실시예 1의 구조를 참조하여 설치할 수 있고, 제2 주기적 구조(B)는 제4 서브층(124) 및 제5 서브층(125)만으로 구성되고, 여기서 제4, 제5 서브층의 재료는 제1 서브층 내지 제2 서브층과 동일할 수도 있고, 상이할 수도 있다.
구체적인 실시예 3에서, 제1 주기적 구조(A)는 P형 전자 차단층(130)과 인접하게 설치되고, 제2 주기적 구조(B)는 N형 전도층(110)과 인접하게 설치되며, 제4 서브층(124)은 제1 서브층(121)과 동일한 재료층을 사용하고, 제5 서브층(125)은 제2 서브층(122)과 동일한 재료를 사용하며, 예를 들면 제1 주기적 구조(A)는 샘플 1의 구조(InGaN/AlGaN/AIN)이고, 주기 수가 2개 이상이며, 예를 들면 2~29주기이고, 제2 주기적 구조(B)는 샘플 2의 구조(InGaN/AlGaN)를 사용하여 설치되고, 주기 수는 하나 이상이며, 예를 들면 1~28이다(도 5 참조).
다른 구체적인 실시예 4에서, 제1 주기적 구조(A)는 N형 전도층(110)과 인접하게 설치되고, 제2 주기적 구조(B)는 전자 차단층(130)과 인접하게 설치되며, 제4 서브층(124)은 제1 서브층(121)과 동일한 재료층을 사용하고, 제5 서브층(125)은 제2 서브층(122)와 동일한 재료를 사용하며, 예를 들면 제1 주기적 구조(A)는 샘플1의 구조(InGaN/AlGaN/AIN)이고, 주기 수는 2개 이상이며, 예를 들면 2~29주기이고, 제2 주기적 구조(B)는 샘플 2의 구조(InGaN/AlGaN)를 사용하여 설치되고, 주기 수는 하나 이상이며, 예를 들면 1~28이다.
다른 구체적인 실시예 5에서, 적어도 하나의 주기적 구조의 제1 서브층은 두 가지 반도체 재료의 조합으로 형성되고, 두 가지 반도체층 재료(1211 및 1212)의 적층 순서는 Eg가 높아지는 형식이다. 예를 들면 샘플 1의 구조(InGaN/AlGaN/AIN)이고, 주기 수는 2개 이상이며, 예를 들면 2~29주기이고, 적어도 하나의 주기에서 InxGal-xN는 두 가지 상이한 함량의 In(구체적인 x 함량은 0~0.03)가 적층되어 형성된 것이며, 도 6과 같다.
하나의 구체적인 실시예 6에서, 적어도 하나의 주기적 구조의 제2 서브층은 두 가지 반도체 재료의 조합으로 형성되고, 두 가지 반도체층 재료(1221 및 1222)의 적층 순서는 Eg가 높아지는 형식이다. 예를 들면 샘플 1의 구조(InGaN/AlGaN/AIN)이고, 주기 수는 2 이상이며, 예들 들면 2~29주기이고, 적어도 하나의 주기에서 제2 서브층은 상이한 y 및 z의 InyAlzGal-y-zN로 구성되고, In 및 A1 함량의 조절을 통해 제2 서브층의 2종 이상의 반도체 재료의 Eg를 조절한다. 더 바람직하게는, 상기 y 함량은 0~0.02이고, 상기 z 함량은 0.06~0.12이며, 도 7과 같다.
하나의 구체적인 실시예 7에서, 적어도 하나의 주기적 구조의 제3 서브층은 두 가지 반도체 재료의 조합으로 형성되고, 2종 이상의 반도체층 재료(1231 및 1232)의 적층 순서는 Eg가 높아지는 형식이다. 예를 들면 샘플 1의 구조(InGaN/AlGaN/AIN)이고, 주기 수는 2 이상이며, 예를 들면 229주기이고, 더 바람직하게는 적어도 하나의 주기에서 A1N은 AlGaN과 A1N와 조합으로 대체되어 적층되어 형성되고, 제3 서브층은 적어도 두 가지 반도체 재료의 Eg가 Eg2보다 적어도 1.5eV 큰 것이 바람직하며, 도 8에 도시한 바와 같다.
이상은 단지 본 발명의 바람직한 실시예일뿐이며, 당업자는 본 발명의 원리를 벗어나지 않는 전제에서 약간의 개선 및 수정을 진행할 수 있고, 이러한 개선 및 수정은 본 발명의 보호 범위로 간주해야 한다.
Claims (24)
- N형 전도층, 다중 양자 우물 및 P형 전도층을 포함하는 발광 다이오드 에피택셜 웨이퍼에 있어서,
다중 양자 우물의 적어도 2개의 주기적 구조에서 각각의 주기적 적층의 순서는 제1 서브층, 제2 서브층 및 제3 서브층이며, 상기 제1 서브층은 전위 우물이고, 상기 제2 서브층은 전위 장벽이며, 상기 제1 서브층의 에너지 밴드 갭(Egl), 제2 서브층의 에너지 밴드 갭(Eg2) 및 제3 서브층의 에너지 밴드 갭(Eg3)의 관계는 Egl<Eg2<Eg3인 것을 특징으로 하는,
발광 다이오드 에피택셜 웨이퍼. - 제1항에 있어서,
상기 Eg3와 Eg2의 차이는 적어도 1.5eV인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제1항에 있어서,
상기 제3 서브층의 두께는 30옹스트롬 이하인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 다중 양자 우물의 모든 주기적 구조의 각각의 주기적 적층 순서는 제1 서브층, 제2 서브층 및 제3 서브층이고, 상기 제1 서브층의 에너지 밴드 갭(Egl), 제2 서브층의 에너지 밴드 갭(Eg2) 및 제3 서브층의 에너지 밴드 갭(Eg3)의 관계는 Egl<Eg2<Eg3인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 다중 양자 우물의 적어도 하나의 주기적 구조에서, 제1 서브층은 추가적으로 2종 이상의 반도체 재료가 적층되어 형성되고, 2종 이상의 반도체 재료의 적층 방식은 제2 서브층에 가까워질수록 Eg가 높아지는 방식이고, 모두 제2 서브층의 Eg2보다 낮은 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 다중 양자 우물의 적어도 하나의 주기적 구조에서, 제2 서브층은 추가적으로 2종 이상의 반도체 재료가 적층되어 형성되고, 2종 이상의 반도체 재료의 적층 방식은 제1 서브층에서 멀어질수록 Eg가 높아지는 방식인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 다중 양자 우물의 적어도 하나의 주기적 구조에서, 제3 서브층은 추가적으로 2종 이상의 반도체 재료가 적층되어 형성되고, 2종 이상의 반도체 재료의 적층 방식은 제2 서브층에서 멀어질수록 Eg가 높아지는 방식이고, 모두 제2 서브층의 Eg2보다 높은 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 다중 양자 우물은 제1 서브층 및 제2 서브층으로 적층된 적어도 하나의 주기 및 적층 순서가 제1 서브층, 제2 서브층 및 제3 서브층이고 상기 제1 서브층의 에너지 밴드 갭(Eg1), 제2 서브층의 에너지 밴드 갭(Eg2) 및 제3 서브층의 에너지 밴드 갭(Eg3)의 관계가 Egl<Eg2<Eg3인 적어도 2개의 주기적 구조를 포함하는 것을 특징으로 하는 발광 다이오드 에피택셜 웨이퍼. - 제1항에 있어서,
상기 발광 다이오드는 GaN계 발광 다이오드인 것을 특징으로 하는 발광 다이오드 에피택셜 웨이퍼. - 제9항에 있어서,
상기 제3 서브층은 AlwGal-wN이고, 0.95≤w≤l인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제3 서브층은 A1N인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제3 서브층(A1N)의 두께는 10~15옹스트롬인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 발광 다이오드의 발광 파장은 350~370nm인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제13항에 있어서,
상기 제1 서브층의 에너지 밴드 갭(Egl)은 3.3~3.5eV인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제13항에 있어서,
상기 제2 서브층의 에너지 밴드 갭(Eg2)은 3.55~3.9eV인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제13항에 있어서,
상기 제2 서브층의 Eg2와 제1 서브층의 Egl의 에너지 밴드 갭 차이는 0.25~0.30eV인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제13항에 있어서,
상기 주기적 구조의 개수는 2~20인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제13항에 있어서,
상기 제1 서브층은 InxGal-xN이고, 0≤x≤0.03인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제13항에 있어서,
상기 제2 서브층은 InyAlzGal-y-zN이고, 0≤y≤0.02, 0.06≤z≤0.12인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제13항에 있어서,
상기 제2 서브층은 AlzGal-zN이고, 0.06≤z≤0.12인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1 서브층, 제2 서브층 및 제3 서브층의 두께는 각각 300옹스트롬 이하인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1 서브층의 두께는 20~150옹스트롬, 제2 서브층의 두께는 50~300옹스트롬인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 양자 우물의 전체 두께는 100~3000옹스트롬인 것을 특징으로 하는, 발광 다이오드 에피택셜 웨이퍼. - 제1항 내지 제23항 중 어느 한 항에 따른 발광 다이오드 에피택셜 웨이퍼로 얻어진 발광 다이오드.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2018/087515 WO2019218350A1 (zh) | 2018-05-18 | 2018-05-18 | 发光二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210005737A true KR20210005737A (ko) | 2021-01-14 |
| KR102444467B1 KR102444467B1 (ko) | 2022-09-16 |
Family
ID=68539264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207036317A KR102444467B1 (ko) | 2018-05-18 | 2018-05-18 | 발광 다이오드 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11538960B2 (ko) |
| EP (1) | EP3796401A4 (ko) |
| JP (1) | JP7085008B2 (ko) |
| KR (1) | KR102444467B1 (ko) |
| CN (2) | CN110582857B (ko) |
| WO (1) | WO2019218350A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115377259B (zh) * | 2022-10-26 | 2023-01-31 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016086017A (ja) * | 2014-10-23 | 2016-05-19 | スタンレー電気株式会社 | 半導体発光素子 |
| JP2016181553A (ja) * | 2015-03-23 | 2016-10-13 | スタンレー電気株式会社 | 半導体発光素子 |
| US20170033260A1 (en) * | 2015-07-28 | 2017-02-02 | Genesis Photonics Inc. | Multiple quantum well structure and method for manufacturing the same |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4032636B2 (ja) * | 1999-12-13 | 2008-01-16 | 日亜化学工業株式会社 | 発光素子 |
| US8546846B2 (en) * | 2007-08-20 | 2013-10-01 | Samsung Electronics Co., Ltd. | Nitride semiconductor light emitting device |
| JP5186436B2 (ja) * | 2009-05-18 | 2013-04-17 | シャープ株式会社 | 窒化物半導体発光素子及びその製造方法 |
| JP5912564B2 (ja) * | 2012-01-23 | 2016-04-27 | スタンレー電気株式会社 | ＧａＮ系半導体発光素子 |
| KR101953716B1 (ko) * | 2012-08-23 | 2019-03-05 | 엘지이노텍 주식회사 | 발광소자, 발광 소자 패키지 및 조명 시스템 |
| JP6183060B2 (ja) * | 2013-08-24 | 2017-08-23 | 日亜化学工業株式会社 | 半導体発光素子 |
| CN104157746A (zh) * | 2014-08-15 | 2014-11-19 | 湘能华磊光电股份有限公司 | 新型量子阱势垒层的led外延生长方法及外延层 |
| JP6433247B2 (ja) * | 2014-11-07 | 2018-12-05 | スタンレー電気株式会社 | 半導体発光素子 |
| US9985168B1 (en) * | 2014-11-18 | 2018-05-29 | Cree, Inc. | Group III nitride based LED structures including multiple quantum wells with barrier-well unit interface layers |
| CN206471346U (zh) * | 2017-01-10 | 2017-09-05 | 安徽三安光电有限公司 | 一种发光二极管 |
| CN107681027B (zh) * | 2017-09-30 | 2018-11-20 | 珠海宏光照明器材有限公司 | 白光led及其制作方法 |
| CN107819058B (zh) * | 2017-11-28 | 2019-07-23 | 厦门三安光电有限公司 | 发光二极管 |
| CN208580758U (zh) * | 2018-05-18 | 2019-03-05 | 厦门三安光电有限公司 | 一种发光二极管外延片及发光二极管 |
| US11393948B2 (en) * | 2018-08-31 | 2022-07-19 | Creeled, Inc. | Group III nitride LED structures with improved electrical performance |
-
2018
- 2018-05-18 CN CN201880025463.XA patent/CN110582857B/zh active Active
- 2018-05-18 KR KR1020207036317A patent/KR102444467B1/ko active IP Right Grant
- 2018-05-18 CN CN202310857688.4A patent/CN116895717A/zh active Pending
- 2018-05-18 EP EP18919298.2A patent/EP3796401A4/en active Pending
- 2018-05-18 WO PCT/CN2018/087515 patent/WO2019218350A1/zh active Application Filing
- 2018-05-18 JP JP2020544497A patent/JP7085008B2/ja active Active
-
2020
- 2020-11-12 US US17/096,042 patent/US11538960B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016086017A (ja) * | 2014-10-23 | 2016-05-19 | スタンレー電気株式会社 | 半導体発光素子 |
| JP2016181553A (ja) * | 2015-03-23 | 2016-10-13 | スタンレー電気株式会社 | 半導体発光素子 |
| US20170033260A1 (en) * | 2015-07-28 | 2017-02-02 | Genesis Photonics Inc. | Multiple quantum well structure and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210066542A1 (en) | 2021-03-04 |
| JP2021516444A (ja) | 2021-07-01 |
| CN116895717A (zh) | 2023-10-17 |
| US20220013685A2 (en) | 2022-01-13 |
| EP3796401A4 (en) | 2022-01-26 |
| CN110582857B (zh) | 2023-08-15 |
| WO2019218350A1 (zh) | 2019-11-21 |
| US11538960B2 (en) | 2022-12-27 |
| JP7085008B2 (ja) | 2022-06-15 |
| CN110582857A (zh) | 2019-12-17 |
| EP3796401A1 (en) | 2021-03-24 |
| KR102444467B1 (ko) | 2022-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9911898B2 (en) | Ultraviolet light-emitting device | |
| TWI496319B (zh) | 發光二極體結構及形成發光二極體結構的方法 | |
| EP1791189B1 (en) | Semiconductor device and method of semiconductor device fabrication | |
| Zhang et al. | On the effect of step-doped quantum barriers in InGaN/GaN light emitting diodes | |
| US20090050875A1 (en) | Nitride semiconductor light emitting device | |
| KR20090002214A (ko) | 반도체 발광소자 및 그 제조방법 | |
| CN105990479A (zh) | 一种氮化镓基发光二极管外延结构及其制备方法 | |
| US20140302665A1 (en) | Method for producing an optoelectronic nitride compound semiconductor component | |
| CN115863501B (zh) | 一种发光二极管外延片及其制备方法 | |
| KR102224116B1 (ko) | 발광소자 및 조명시스템 | |
| US20220328722A1 (en) | Nitride-based light emitting diode | |
| KR20090084583A (ko) | 질화물 반도체 발광소자 | |
| KR102444467B1 (ko) | 발광 다이오드 | |
| KR20140102422A (ko) | 질화물계 반도체 발광소자 | |
| US20230011795A1 (en) | Light emitting diode | |
| CN208580758U (zh) | 一种发光二极管外延片及发光二极管 | |
| KR101198759B1 (ko) | 질화물계 발광 소자 | |
| CN220456444U (zh) | 一种半导体结构 | |
| KR102224109B1 (ko) | 발광소자, 발광소자 제조방법 및 조명시스템 | |
| KR102212781B1 (ko) | 발광소자 및 조명시스템 | |
| KR102237120B1 (ko) | 발광소자 및 조명시스템 | |
| US20230122025A1 (en) | Semiconductor light emitting device | |
| KR101387543B1 (ko) | 질화물 반도체 발광 소자 | |
| CN109524523B (zh) | 一种AlGaN基紫外LED外延结构及其制备方法 | |
| KR102181490B1 (ko) | 발광소자 및 조명시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |