KR20200139804A - 로컬 수동 매트릭스 디스플레이 - Google Patents

로컬 수동 매트릭스 디스플레이 Download PDF

Info

Publication number
KR20200139804A
KR20200139804A KR1020207032155A KR20207032155A KR20200139804A KR 20200139804 A KR20200139804 A KR 20200139804A KR 1020207032155 A KR1020207032155 A KR 1020207032155A KR 20207032155 A KR20207032155 A KR 20207032155A KR 20200139804 A KR20200139804 A KR 20200139804A
Authority
KR
South Korea
Prior art keywords
row
pixel driver
display
emission
driver chip
Prior art date
Application number
KR1020207032155A
Other languages
English (en)
Other versions
KR102545633B1 (ko
Inventor
데렉 케이. 쉐퍼
마흐디 파로크 바로우기
시아오펑 왕
샘 에스. 리
존 티. 웨더렐
헨리 씨. 젠
시앙 루
하산 아키올
호필 배
시앙 팡
히알마르 에드저 아이코 후이테마
토레 나우타
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Priority to KR1020237020233A priority Critical patent/KR20230098350A/ko
Publication of KR20200139804A publication Critical patent/KR20200139804A/ko
Application granted granted Critical
Publication of KR102545633B1 publication Critical patent/KR102545633B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H01L27/3255—
    • H01L27/3281—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/20—Controlling the colour of the light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Led Devices (AREA)

Abstract

로컬 수동 매트릭스(local passive matrix, LPM) 디스플레이들 및 동작 방법들이 설명된다. 일 실시예에서, 디스플레이는 LED들의 로우들 및 컬럼들의 매트릭스와 커플링된 픽셀 드라이버 칩을 포함한다. 픽셀 드라이버 칩들은, LED들의 별개의 매트릭스들을 동작시키기 위한 별개의 부분들과 함께 디스플레이에 걸쳐서 로우들에 배열될 수 있다.

Description

로컬 수동 매트릭스 디스플레이
관련 출원
본 출원은, 2018년 5월 9일자로 출원된 미국 가출원 제62/669,293호의 우선권의 이익을 주장하고, 이는 본 명세서에 참고로 포함된다.
기술분야
본 명세서에 기술된 실시예들은 디스플레이 시스템에 관한 것으로, 더 구체적으로는 수동 매트릭스 디스플레이들 및 동작 방법들에 관한 것이다.
배경기술
디스플레이 패널들은 광범위한 전자 디바이스들에서 활용되고 있다. 일반적인 유형들의 디스플레이 패널들은, 각각의 픽셀 요소, 예를 들어, 발광 다이오드(LED)가 데이터 프레임을 디스플레이하도록 개별적으로 구동될 수 있는 능동 매트릭스 디스플레이 패널들, 및 픽셀 요소들의 로우(row)들 및 컬럼(column)들이 데이터 프레임으로 구동될 수 있는 수동 매트릭스 디스플레이 패널들을 포함한다. 디스플레이 패널 치수들이 기판 및 장비 크기 제한들에 부과된 제한보다 큰, 타일형(tiled) 디스플레이들의 제조를 위해 능동 매트릭스 및 수동 매트릭스 둘 모두가 모두 제안되어 있다.
로컬 수동 매트릭스(local passive matrix, LPM) 디스플레이들 및 동작 방법들이 설명된다. 일 실시예에서, 디스플레이는 LED들의 로우들 및 컬럼들의 매트릭스와 커플링된 픽셀 드라이버 칩을 포함한다. 픽셀 드라이버 칩들은 디스플레이에 걸쳐서 로우들에 배열될 수 있으며, 이때 각각의 픽셀 드라이버 칩은 LED들의 별개의 매트릭스들을 동작시키기 위한 별개의 부분들을 갖는다. 일 구성에서, 각각의 픽셀 드라이버 칩의 일부분은 대응하는 매트릭스를 제어하기 위해 디폴트로 활성이다. 다른 구성에서, 픽셀 드라이버 칩의 부분들 둘 모두는 복수의 대응하는 매트릭스들을 제어하기 위해 디폴트로 활성이다. 이러한 구성에서, 픽셀 드라이버 칩들의 로우들은 프라이머리(primary)(활성) 픽셀 드라이버 칩들 및 리던던트(redundant)(비활성) 픽셀 드라이버 칩들의 로우들에 배열될 수 있다. 실시예들에 따른 디스플레이들은 디스플레이 영역의 곡선형 에지들, 및 디스플레이 영역 에지와 디스플레이 기판 에지 사이의 감소된 거리(경계)를 갖고 제조될 수 있다. 일부 실시예들에서, 이는 디스플레이 영역 내의 픽셀 드라이버 칩들 사이의 분산형 로우 드라이버 칩들에 의해 용이해질 수 있다. 로우 드라이버 칩들의 분포는 추가적으로, 타일형 디스플레이들의 배열, 및 디스플레이 영역으로부터의 컷아웃(cutout)들을 용이하게 할 수 있다.
도 1은 일 실시예에 따른, 프라이머리 픽셀 드라이버 칩들 및 리던던트 픽셀 드라이버 칩들의 로우들을 포함하는 로컬 수동 매트릭스 디스플레이의 개략적 평면도이다.
도 2는 일 실시예에 따른, 픽셀 드라이버 칩의 단자들과 커플링된 발광 다이오드(LED)들의 매트릭스의 개략도이다.
도 3은 일 실시예에 따른, LED들의 리던던트 쌍들의 매트릭스가 픽셀 드라이버 칩들의 리던던트 쌍들에 의해 구동되고 있는 개략도이다.
도 4a는 일 실시예에 따른, 프라이머리 및 리던던트 LED 애노드 연결부들이 한 쌍의 프라이머리 및 리던던트 픽셀 드라이버 칩들에 의해 구동되는 개략적인 평면도이다.
도 4b는 일 실시예에 따른, 도 4a의 프라이머리 및 리던던트 LED들에 대한 캐소드 연결부들의 개략적인 평면도이다.
도 5는 일 실시예에 따른, 로우 드라이버 칩에 대한 입력/출력 단자들의 개략도이다.
도 6은 일 실시예에 따른 픽셀 구동 칩에 대한 입력/출력 단자들의 개략도이다.
도 7은 일 실시예에 따른 로컬 수동 매트릭스 디스플레이를 위한 픽셀 드라이버 칩들의 어레이로의 데이터 및 데이터 클록 신호 라인들의 패널 연결도이다.
도 8a는 일 실시예에 따른 로컬 수동 매트릭스 디스플레이를 위한 에미션(emission) 클록 신호 라인들의 픽셀 드라이버 칩들의 어레이에 대한 패널 연결부 도면이다.
도 8b는 일 실시예에 따른, 픽셀 드라이버 칩들의 컬럼들에 대한 부분 업데이트 신호 라인들의 개략적인 레이아웃도이다.
도 8c는 일 실시예에 따른, 픽셀 드라이버 칩 내의 구성 비트들 대 픽셀 비트들을 래칭(latching)하는 방법의 타이밍도이다.
도 8d는 일 실시예에 따른, 부분 업데이트 신호 라인을 갖는 픽셀 드라이버 칩 내의 구성 비트들 대 픽셀 비트들을 래칭하는 방법의 대안적인 타이밍도이다.
도 8e는 일 실시예에 따른, 로우 드라이버들의 컬럼 내에 데이터 클록 신호들을 생성하기 위한 회로도이다.
도 8f는 일 실시예에 따른, 예시된 로우 드라이버 구성에 대한 단일 로우 드라이버의 회로도이다.
도 9a는 일 실시예에 따른, 로컬 수동 매트릭스 디스플레이에 대한 픽셀 드라이버 칩 데이터 업데이트 및 LED 에미션 진행을 예시하는 도면이다.
도 9b는 일 실시예에 따른, 복수의 클록 위상들을 예시하는 도 9a의 패널 타이밍도의 확대도이다.
도 9c는 일 실시예에 따른 픽셀 드라이버 칩의 프로그래밍가능한 로우 시작 특징부를 예시하는 도면이다.
도 10a는 일 실시예에 따른, 각각의 픽셀 드라이버 칩의 마스터 부분이 디폴트로 활성인 픽셀 드라이버 칩 데이터 업데이트 및 LED 에미션 진행을 예시하는 도면이다.
도 10b는 일 실시예에 따른, 도 10a의 로컬 수동 매트릭스 디스플레이를 동작시키는 방법에 따른 리던던시(redundancy) 유도 변화에 대한 타이밍 갭 마진의 예시도이다.
도 11a는 일 실시예에 따른, 디폴트로 프라이머리 픽셀 드라이버 칩들이 활성이고 리던던트 픽셀 드라이버 칩들이 비활성인 픽셀 드라이버 칩 데이터 업데이트 및 LED 에미션 진행을 예시하는 도면이다.
도 11b는 일 실시예에 따른, 도 11a의 로컬 수동 매트릭스 디스플레이를 동작시키는 방법에 따른 리던던시 유도 변화에 대한 타이밍 갭 마진의 예시도이다.
도 11c는 일 실시예에 따른, 픽셀 드라이버 칩들의 하나 걸러 하나의 로우가 프라이머리 로우이고, 부분 또는 슬라이스들 양자 모두가 활성인 디폴트 모드에서의 로컬 수동 매트릭스 디스플레이에 대한 픽셀 드라이버 칩 데이터 업데이트 및 LED 에미션 진행을 예시하는 도면이다.
도 11d는 일 실시예에 따른, 비활성 프라이머리 픽셀 드라이버 칩을 포함하는 로컬 수동 매트릭스 디스플레이에 대한 픽셀 드라이버 칩 데이터 업데이트 및 LED 에미션 진행을 예시하는 도면이다.
도 12 내지 도 14는 실시예들에 따른, 만곡된 디스플레이 영역들을 갖는 디스플레이들에 대한 픽셀 드라이버 칩들 및 로우 드라이버 칩들의 배열들의 개략적인 평면도들이다.
도 15는 일 실시예에 따른, 분산형 로우 드라이버들을 포함하는 로컬 수동 매트릭스 디스플레이의 개략적인 평면도이다.
도 16은 일 실시예에 따른, 리던던트 분산형 로우 드라이버들을 포함하는 로컬 수동 매트릭스 디스플레이의 개략적인 평면도이다.
도 17은 일 실시예에 따른, 둥근 코너들 및 거의 0의 경계를 갖는 타일형 디스플레이의 개략적인 평면도이다.
도 18은 일 실시예에 따른, 번들링된(bundled) 신호 라인의 에미션 제어 신호 연결들 및 로우 레벨 데이터가 로컬 수동 매트릭스 디스플레이를 위한 분산형 로우 드라이버 칩들 및 픽셀 드라이버 칩들에 의해 구동되는 것을 예시하는 상세한 패널 연결도이다.
도 19는 일 실시예에 따른, 도 18의 패널 연결도의 확대도이다.
도 20은 일 실시예에 따른, 분산형 로우 드라이버 칩들에 대한 로우 선택 토큰의 전파에 대한 패널 연결도이다.
실시예들은 로컬 수동 매트릭스 디스플레이들 및 동작 방법들을 기술한다. 디스플레이들에서의 LED들의 어드레싱을 위해, 소형 실리콘 픽셀 드라이버 칩들의 사용이 제안된다. 픽셀 드라이버 칩들은, 예를 들어, 100 μm 미만, 예컨대, 20 μm 미만, 10 μm, 또는 5 μm 미만의 최대 폭 치수를 갖는 무기 반도체 기반 LED들일 수 있는, 마이크로 LED(μLED)들의 효율적인 구동을 위해 필요할 수 있는 더 높은 전류들을 공급할 수 있다. 소형 실리콘 픽셀 드라이버 칩들은 박막 트랜지스터(TFT) 백플레인(backplane)과 비교하여 트랜지스터들의 더 높은 안정성과, 픽셀 드라이버 칩들에 포함되는 펄스 폭 변조(PMW)를 갖기 위한 능력을 가질 수 있다. 이는 그레이 레벨들을 생성하기 위해 PWM을 사용하여 최적의 효율점들에서 μLED들을 구동시킬 수 있다.
소위 직접 구동 모드는 LED마다의 픽셀 드라이버 칩에 대해 2개의 연결부들이 있는 픽셀 드라이버 칩들의 가장 간단한 구현예일 수 있으며, 여기서 픽셀 드라이버 칩 내의 하나의 전류원이 하나의 LED를 제어한다. 실시예들에 따르면, 전류원이 시간 다중화 방식으로 다수의 LED들에 의해 공유되는 로컬 수동 매트릭스(LPM) 구성이 구현된다. LPM 접근법은 직접 구동 접근법과 비교하여 더 적은 실리콘 영역을 사용할 수 있고 비용을 절감할 수 있다. 추가적으로, 하나의 컬럼 내의 모든 LED들이 총 이용가능한 어드레싱 시간을 공유하기 때문에, 각각의 LED가 발광하고 있는 총 시간이 직접 구동 모드에 비해 LPM에서는 감소될 수 있다. 예를 들어, 도 3을 간단히 참조하면, 각각의 LPM 타일이 6개의 컬럼들 및 8개의 로우들을 포함하는 예에서, 각각의 LED는 총 이용가능한 어드레싱 시간 중 1/8만 활성일 수 있다.
다양한 실시예들에서, 도면들을 참조하여 설명이 이루어진다. 그렇지만, 특정 실시예들은 이러한 특정 세부 사항들 중 하나 이상을 사용함이 없이, 또는 다른 알려진 방법들 및 구성들과 조합되어 실시될 수 있다. 이하의 설명에서, 실시예들의 완전한 이해를 제공하기 위해 특정 구성들, 치수들 및 프로세스들 등과 같은 많은 특정 세부 사항들이 기재된다. 다른 예들에서, 잘 알려진 기술들 및 컴포넌트들은 실시예들을 불필요하게 모호하게 하지 않기 위해 특히 상세하게 기술되지 않는다. 본 명세서 전반에 걸쳐 "일 실시예"에 대한 언급은 그 실시예와 관련되어 기술되는 특정 특징, 구조, 구성 또는 특성이 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 곳에서 나오는 문구 "일 실시예에서"는 반드시 동일한 실시예를 지칭하지는 않는다. 또한, 특정 특징들, 구조들, 구성들 또는 특성들은 하나 이상의 실시예에서 임의의 적합한 방식으로 조합될 수 있다.
일 태양에서, 실시예들은 픽셀 드라이버 칩들이 픽셀들의 매트릭스들을 구동하기 위해 디스플레이 영역 주위에 분포되는 로컬 수동 매트릭스(LPM) 디스플레이들을 기술한다. 직접 구동 접근법에 비해, 픽셀 드라이버의 모든 핀이 하나의 LED에 연결되는 경우, 실시예들에 따른 LPM 배열들은 1) 픽셀 드라이버들과 연관된 실리콘 영역, 및 2) 패널 피크 패널 전류를 상당히 감소시킬 수 있다. 일부 실시예들에서, 픽셀 드라이버 칩들은 LED들 사이에 분포된다. 그러한 구성은 디스플레이 기판의 동일한 면 상의 LED들 사이에서 측방향으로 있는 픽셀 드라이버 칩들을 포함할 수 있다. 복잡도에 따라, 픽셀 드라이버 칩들은 그들이 제어하는 대응하는 LED 매트릭스들보다 더 길 수 있다(예컨대, 대응하는 매트릭스의 로우 길이보다 더 넓음). 그 결과, 픽셀 드라이버 칩들은, 예를 들어, 지그재그로 패턴화된 로우들로 스태거링(staggering)될 수 있다. 픽셀 드라이버 칩들이 LED들과 동일한 표면 상에 또는 LED들 사이에 장착되는 것은 요구되지 않는다. 본 명세서에 기술된 모든 실시예들에 따르면, 픽셀 드라이버 칩들은 또한, 디스플레이 기판 내에 위치될 수 있고, 위를 향하여 (예컨대, 단자들이 LED들 쪽으로 위를 향하여) 위치되거나, 아래를 향하여 (예컨대, 단자들이 LED들의 반대쪽을 향하여) 위치되거나, 또는 (단자들이 상부 측 및 하부 측 둘 모두에 있도록) 둘 모두로 위치될 수 있다. 따라서, 픽셀 드라이버 칩들이 디스플레이 영역 주위에 분포되거나 또는 디스플레이 영역 사이에 산재되어 있는 것으로 본 명세서에서 설명되는 경우, 픽셀 드라이버 칩들은 디스플레이 기판 상에 있거나 (예컨대, 표면 장착되거나) 또는 디스플레이 기판 내에 매설될 수 있다는 것을 이해한다. 본 명세서에 설명된 모든 실시예들에 따르면, 픽셀 드라이버 칩들은 대응하는 복수의 픽셀들에 인접할 수 있다. 마찬가지로, 이는 디스플레이 기판 상의 또는 디스플레이 기판 내의 픽셀 드라이버 칩들 둘 모두의 구성들을 포함하며, 여기서 픽셀 드라이버 칩들은 디스플레이 기판 상의 LED들에 인접한다. 본 명세서에서 사용되는 바와 같이 그리고 도면들 전체에 걸쳐, 픽셀 드라이버 칩이라는 용어는, LED 구동 기능 및 크기 스케일을 특징으로 하며, 선택적으로 픽셀 크기들의 정도일 수 있는 마이크로 드라이버(μDriver, μDrv, μDr, μD로도 약칭됨)라는 용어와 상호교환가능하게 사용될 수 있다. 실시예들에 따른 LPM 디스플레이들은 높은 픽셀 밀도를 갖는 고해상도 디스플레이들뿐만 아니라 대형 면적 디스플레이들 양자 모두에서 구현될 수 있다.
실시예들에 따른 픽셀 드라이버 칩들은 픽셀 드라이버 칩들의 상부 및 하부 상에서 매트릭스들을 구동하기 위한 별개의 드라이버 부분들, 또는 슬라이스들을 추가로 포함할 수 있다. 예를 들어, 픽셀 드라이버 칩들 및 제1/제2 부분들, 또는 슬라이스들 0/1은 프라이머리/리던던트 구성들, 또는 마스터(master)/슬레이브(slave) 구성들로 분리될 수 있다. 일부 실시예들에서, 각각의 픽셀 드라이버 칩의 마스터 부분, 또는 슬라이스 0은 각각의 픽셀 드라이버 칩에 대해 디폴트 활성이고, 각각의 픽셀 드라이버 칩의 슬레이브 부분, 또는 슬라이스 1은 디폴트 비활성이다. 따라서, 인접한 픽셀 드라이버 칩으로부터의 마스터 또는 프라이머리 부분이 결함이 있거나 비활성인 경우, 슬레이브 또는 리던던트 부분은 활성으로만 된다. 일부 실시예들에서, 프라이머리 픽셀 드라이버 칩의 부분들 또는 슬라이스들 0, 1 둘 모두는 디폴트 활성인 반면, 리던던트 픽셀 드라이버 칩의 대응하는 부분들 또는 슬라이스들 0, 1은 디폴트 비활성이다. 따라서, 인접한 프라이머리 픽셀 드라이버 칩 부분이 결함이 있거나 비활성인 경우, 리던던트 픽셀 드라이버 칩의 일부분, 또는 전체가 활성으로만 된다. 실시예들에 따르면, LED 매트릭스들, 픽셀 드라이버 칩들, 및 리던던시 구성들의 배열들은 디스플레이 패널의 동작 시에 특정 LED 에미션 진행들을 발생시킬 수 있다.
다른 태양에서, 실시예들은, 경계 영역을 감소시킬 수 있고 만곡된 디스플레이 에지들과 호환가능할 수 있는 디스플레이 구조물들을 기술한다. 예를 들어, 종래의 디스플레이 패널들은 드라이버 레지(ledge)들을 위해 예비되는 디스플레이 영역(예컨대, LED들을 포함하는 영역) 외부의 경계 영역, 제어 회로 연결부 등을 포함한다. 일부 실시예들에서, 픽셀 드라이버 칩들의 각각의 로우는 대응하는 로우 드라이버 칩을 포함할 수 있다. 이러한 방식으로, 개별 로우 드라이버들은 만곡된 디스플레이 영역의 바로 외부에 있는 경계 영역에 위치될 수 있다. 이는 직선 드라이버 레지에 비해 공간을 절약할 수 있고, 효율을 증가시킬 수 있다. 일부 실시예들에서, 디스플레이 영역 내의 디스플레이 드라이버들의 로우들 사이에 로우 드라이버들이 분포된다. 따라서, 드라이버 레지를 위해 통상적으로 예비된 영역은 생략될 수 있다.
다른 태양에서, 실시예들은, 디스플레이 형상의 설계에 유연성을 추가할 수 있고 디스플레이 영역 내에 컷아웃들을 위치시키는 능력을 용이하게 할 수 있는 타일형 디스플레이 구조물들을 기술한다. 일부 실시예들에서, 타일형 디스플레이 구조물은 디스플레이 영역 내의 분산 로우 드라이버들의 배열에 의해 용이해진다.
도 1은 일 실시예에 따른, 픽셀 드라이버 칩들(110)의 로우들을 포함하는 로컬 수동 매트릭스 디스플레이(100)의 개략적인 평면도이다. 각각의 픽셀 드라이버 칩(110)은 픽셀 드라이버 칩(110) 위와 아래의 픽셀 매트릭스들(102)의 동작을 위한 2개 부분들 또는 슬라이스들 0, 1을 포함할 수 있다. 각각의 매트릭스(102)는 복수의 LED들(104) 및 복수의 픽셀들(106)을 포함할 수 있다.
일부 구성들에서, 픽셀 드라이버 칩들(110)의 로우들은 프라이머리 픽셀 드라이버 칩들(110A) 및 리던던트 픽셀 드라이버 칩들(110B)의 로우들에 배열된다.
대체적으로, 로컬 수동 매트릭스 디스플레이(100)는 디스플레이 기판(101), 디스플레이 영역(105), 로우 드라이버들(121) 또는 스캔 라인 구동 회로들 및 컬럼 드라이버들(131) 또는 신호 라인 구동 회로들의 배열을 포함할 수 있다. 외부 제어 회로(140)가 디스플레이 기판(101)에 부착되어 다양한 제어 신호들, 비디오 신호들, 및 전력 공급원 전압을 디스플레이 기판(101)에 공급한다.
디스플레이 영역(105) 내의 픽셀 드라이버 칩들(110)의 개수 및 크기는 반드시 스케일대로 도시된 것은 아니며, 예시적 목적을 위해 확대되었다는 것을 인식해야 한다. 더욱이, 로우 드라이버들(121) 및 컬럼 드라이버들(131)의 예시는 또한 일반화되어 있다. 이들 영역들은 일부 실시예들에서 제거되거나, 또는 복수의 칩들로 대체될 수 있다.
이제 도 2를 참조하면, 픽셀 드라이버 칩의 단자들과 커플링된 발광 다이오드(LED)들의 매트릭스(102)의 개략도가 일 실시예에 따라 제공된다. 일 실시예에서, 로컬 수동 매트릭스 디스플레이는 픽셀 드라이버 칩(110), 복수의 디스플레이 로우들에 배열된 복수의 픽셀들(106), 및 복수의 픽셀들(106)의 LED들(104)과 커플링된 픽셀 드라이버 칩(110)의 복수의 단자들(111)을 포함한다. 도 2에 도시된 바와 같이, 단자들(111)의 일부분은 픽셀 드라이버 칩(110) 내의 대응하는 로우 라인 스위치들 및 레벨 시프터들, 및 LED들(104)의 대응하는 로우들과 커플링되고, 단자들(111)의 일부분은 픽셀 드라이버 칩(110)의 출력 드라이버들(116) 및 LED들(104)의 대응하는 컬럼들과 커플링된다. 예를 들어, 상호연결부들(112)은 LED들(104)의 로우의 전극들(예컨대, 캐소드들)을 대응하는 로우 라인 스위치들 및 레벨 시프터들에 연결할 수 있는 한편, 상호연결부들(114)은 LED들(104)의 컬럼의 전극들(예컨대, 애노드들)을 대응하는 출력 드라이버들(116)에 연결할 수 있거나, 또는 그 반대도 가능하다. 도 2에 예시된 특정 실시예는 픽셀 드라이버 칩(110)의 일부분에, 더 구체적으로는 픽셀 드라이버 칩(110)의 "슬라이스 1"에 연결되는 LED들(104)의 매트릭스(102)로서 예시한다. 유사한 연결들이 또한 픽셀 드라이버 칩(110)의 제2 부분, 또는 "슬라이스 0"에 대해 제공될 수 있다. 용어 "슬라이스"의 사용은 단순화되고, 어떠한 방식으로든 픽셀 드라이버 칩들(110) 내의 회로부의 기하학적 분할을 암시하지 않으며, 대신에, 이 예시에서 상부 및 하부 연결부들에 대한 단순화한 언급이라는 것을 인식한다. 추가적으로, 매트릭스 내의 LED들의 8개의 로우들 및 LED들의 6개의 컬럼들의 특정 선택은 예시적이며, 실시예들은 그렇게 제한되지 않는다.
일 실시예에서, 픽셀 드라이버 칩(110)의 제1 단자(111A)는 복수의 픽셀들의 발광 다이오드(LED)들(104)의 제1 로우와 커플링되고, 픽셀 드라이버 칩(110)의 제2 단자(111B)는 복수의 픽셀들의 LED들의 제2 로우와 커플링되고, 제3 단자(111C)는 복수의 픽셀들의 LED들의 제1 컬럼과 커플링되고, LED들의 제1 컬럼은 LED들의 제1 로우의 제1 LED 및 LED들의 제2 로우의 제1 LED를 포함한다. 제4 단자(111D)가 복수의 픽셀들 중 LED들의 제2 컬럼과 커플링되고, 이 LED들의 제2 컬럼은 LED들의 제1 로우의 제2 LED 및 LED들의 제2 로우의 제2 LED를 포함한다. 도시된 바와 같이, 제3 단자는 픽셀 드라이버 칩의 제1 출력 드라이버(116)와 커플링될 수 있고, 제4 단자는 픽셀 드라이버 칩의 제2 출력 드라이버(116)와 커플링될 수 있다. 도 1에 도시된 바와 같이, 픽셀 드라이버 칩(110)은 디스플레이 기판을 가로지르는 라인에서 픽셀 드라이버 칩들의 로우 내에 있을 수 있다. 다른 실시예들에서, 픽셀 드라이버 칩들의 로우는 디스플레이 기판의 디스플레이 영역을 따라 만곡될 수 있다.
예시된 실시예에서, LED들(104)의 로우들은 RGB 픽셀 배열에서 적색(R), 녹색(G), 청색(B)과 같은 LED들의 상이한 에미션 컬러들에 대응한다. 대안적인 픽셀 배열이 또한 사용될 수 있다.
도 3은 일 실시예에 따른, LED들의 리던던트 쌍들의 매트릭스가 픽셀 드라이버 칩들의 리던던트 쌍들에 의해 구동되고 있는 개략도이다. 도 3은 픽셀들(106) 내에 리던던트 LED들(104)을 추가한, 도 2에 예시된 것과 유사한 매트릭스(102)를 예시한다. 그러한 실시예에서, 픽셀 드라이버 칩(110) N의 일부분(슬라이스 1)은 도 2에 관해 기술된 것과 유사하게, LED들(104)과 커플링된 단자들(111)을 포함한다. 이외에도, 동일한 매트릭스(102) 내에서, 예를 들어, 픽셀 드라이버 칩들의 다음 로우 내의 픽셀 드라이버 칩(110) N+1의 일부분(슬라이스 0)이 또한 유사하게 별개의 상호연결부들(112, 114)을 이용하여 리던던트 LED들(104)과 커플링된다. 이러한 방식으로, 픽셀 드라이버 칩 N 및 픽셀 드라이버 칩 N+1에 대해 별개의 애노드 및 별개의 캐소드 콘택트(contact)들을 제공하는 것은 동일한 매트릭스(102)와 연관된 프라이머리 부분과 픽셀 드라이버 부분(예컨대, 슬라이스 0, 슬라이스 1) 사이의 타이밍 충돌을 방지할 수 있다.
도 3에 예시된 것과 같은 일 실시예에서, 별개의 캐소드들이 픽셀 드라이버 칩들(110)의 프라이머리 부분 및 리던던트 부분, 또는 슬라이스들에 제공될 수 있다. 하나의 동작 방법에서, 픽셀 드라이버 칩들(110)(예컨대, 프라이머리 픽셀 드라이버 칩들(110A))의 절반은 디폴트로 활성이다. 따라서, 픽셀 드라이버 칩들(110)의 하나 걸러 하나의 로우는 활성이다. 픽셀 드라이버 칩들(110)과 커플링된 LED들(104)은 또한, 예를 들어 시각적 아티팩트(artifact)들을 완화시키기 위해 스태거링될 수 있다.
도 4a는 일 실시예에 따른, 프라이머리 및 리던던트 LED 애노드 연결부들이 한 쌍의 픽셀 드라이버 칩들에 의해 구동되는 개략적인 평면도이다. 도 4b는, 주어진 픽셀에 대한 프라이머리 및 리던던트 LED에 대한 디커플링된 에미션 타이밍을 가능하게 하는 도 4a의 프라이머리 및 리던던트 LED들에 대한 캐소드 연결부들의 개략적인 평면도이다. 도시된 바와 같이, 매트릭스(102) 내의 LED들(104)의 각각의 로우는 스태거링될 수 있다. 이는 LED(104)레벨에서, 또는 대안으로, 픽셀(106) 레벨로 예시된 바와 같이 이루어질 수 있다. 도시된 바와 같이, LED들의 각각의 로우는 프라이머리 로우, 및 리던던트 로우를 포함하며, 이는 스태거링될 수 있다. 상부 콘택트 층(150A), 예컨대, 투명 전도성 산화물이 제1 로우 내의 LED들, 및 픽셀 드라이버 칩(110)(N, 슬라이스 1)의 제1 단자(예컨대, 111A) 위에 형성될 수 있다. 상부 콘택트 층(150A)은, 상호연결부(112)에 의해 제1 단자(예컨대, 111A)와 전기 연결되는 패드(151A)와 접촉할 수 있다. 유사하게, 상부 콘택트 층(150B)이 제1 로우 내의 LED들, 및 픽셀 드라이버 칩(110)(N+1, 슬라이스 0)의 제1 단자 위에 형성될 수 있다. 상부 콘택트 층(150B)은 픽셀 드라이버 칩(110)(N+1, 슬라이스 0)의 대응하는 제1 단자와 전기 연결되는 콘택트 패드(151B)와 접촉할 수 있다.
실시예들에 따른 로컬 수동 매트릭스 디스플레이들(100)은 픽셀 드라이버 칩들(110)의 각각의 로우에 대한 하나 이상의 로우 드라이버 칩들을 포함할 수 있다. 일부 실시예들에서, 픽셀 드라이버 칩들의 각각의 로우는 프라이머리 로우 드라이버 칩 및 리던던트 로우 드라이버 칩을 포함한다. 따라서, LED들 및 픽셀 드라이버 칩들의 배열 내로 구축되는 리던던시는 로우 드라이버 칩들로 연장될 수 있다. 실시예들에 따른 로우 드라이버 칩들은 픽셀 드라이버 칩들에 대한 데이터 업데이트 및 에미션 제어 신호들을 버퍼링하거나 또는 생성할 수 있다. 로우 드라이버 칩들은 전용 구성 클록 신호 및 데이터 신호를 사용하여 외부 제어 회로(140)에 의해 구성될 수 있다.
도 5는 일 실시예에 따른, 로우 드라이버 칩에 대한 입력/출력 단자들의 개략도이다. 도 5에서의 단자들의 특정 예시는, 일부 입력/출력 단자들 및 신호들의 이해를 제공하도록 의도되며, 전부-포괄적인 것, 또는 제한적인 것으로 의도되지 않는다. 도시된 바와 같이, 신호 라인들(502 내지 518, 590, 592)이, 예를 들어, 외부 제어 회로(140)로부터 각각의 로우 드라이버 칩(120) 내로 입력된다. 로우 드라이버들에 대한 입력 신호들은 적어도 "베이스 데이터 클록"(502), "에미션 베이스 클록"(510), 및 "베이스 구성 업데이트"(504) 신호를 포함하는 수직 백본(backbone) 신호들 또는 "베이스" 신호들이다. 로우 드라이버 칩들(120)에 대한 추가적인 입력들은 수직 선택 토큰(vertical selection token, VST) 신호들이고, 이들은 VST0(512) 및 VST1(514), 및 VST 스캔 클록(518)을 포함한다. VST 0/1 신호들은 어느 로우 드라이버 칩(120)이 활성 토큰을 수신하는지를 결정한다. 여기서, 0/1의 구분은 슬라이스들과는 대조적으로, 프라이머리 및 리던던트 로우 드라이버 칩들(120)과 관련된다. 도 8e 및 도 8h에 관하여 더욱 상세히 기술되는 바와 같이, 특정 로우 드라이버 칩(120)은 동일한 로우의 픽셀 드라이버 칩들(110)에 대한 데이터 클록들(530, 542) 및 구성 클록들(532, 544)을 생성하기 위해 베이스 데이터 클록(502) 신호들과 함께 VST 신호들(512, 514, 518)을 토큰으로서 사용한다. 수직 동기화 토큰-아웃(VST 아웃)(540)이 픽셀 드라이버 칩들(110)로 출력된다. "리피트" VST 신호(570)가 로우 드라이버 칩(120)으로부터, 동일한 로우, 또는 아래의 로우에 있는 인접 로우 드라이버 칩(110)으로 출력된다.
로우 드라이버 칩들(120)에 대한 추가 입력들은 로우 드라이버 구성 클록(590), 및 로우 드라이버 구성 데이터(592)이다. 이들 신호들은 로우 드라이버 칩들(120)에 특정되고, 픽셀 드라이버 칩들(110)과 공유되지 않는다. 특정 로우에서의 픽셀 드라이버 칩들(110)은 대응하는 로우 드라이버 칩들(120)로부터 데이터 클록들(530, 542) 및 구성 클록들(532, 544)을 수신한다. 추가 입력들은 로우 에미션을 정렬하기 위한 베이스 에미션 로우 동기화(506) 신호, 및 프레임/서브프레임 에미션 시퀀스를 정렬하기 위한 베이스 에미션 프레임 동기화(508) 신호를 포함한다. 로우 드라이버 칩들(120)로부터 픽셀 드라이버 칩들(110)로의 출력 신호들은 특정 로우에서 토큰 비트 또는 VST 비트에 의해 게이팅된 베이스 신호들로부터 유도되는 수평 로우 제어 신호들이다. 이들은 데이터 클록들(530, 542) 및 구성 (업데이트) 클록들(532, 544)과 함께 적색, 녹색, 및 청색 LED들에 대한 에미션 클록들(538, 546)을 포함한다. 적색, 녹색 및 청색 LED들에 대한 에미션 클록은, 픽셀 드라이버들에 대한 I/O 핀 제한들 및 LED 특성들에 의존하여 분리되거나 또는 공유될 수 있다. 로우 드라이버 칩들(120)로부터 픽셀 드라이버 칩들(110)로의 추가적인 출력들은 LPM 매트릭스들에 대한 에미션 로우 동기화(534) 및 에미션 프레임 동기화(536) 신호들을 포함한다.
하나 이상의 에미션 베이스 클록들(510)이 로우 드라이버 칩(120) 내로 입력된다. 예를 들어, 각각의 LED 컬러(예컨대, 적색, 청색, 녹색)는 별개의 에미션 베이스 클록(510)을 포함할 수 있거나, 또는 LED들(예컨대, 청색, 녹색)의 그룹들은 공통 에미션 베이스 클록을 공유할 수 있다. 로우 드라이버 칩(120)은 픽셀 드라이버 칩 슬라이스들 0에 대한 별개의 에미션 클록_0(538) 라인들, 및 픽셀 드라이버 칩 슬라이스들 1에 대한 에미션 클록_1(546) 라인들을 출력한다.
도 8a와 관련하여 더 상세히 설명되는 바와 같이, 로우 드라이버 칩들(120)의 상이한 그룹들(로우들)은 상이한 클록 위상들로 동작할 수 있으며, 이때 각각의 클록 위상은 선택적으로 그리고 개별적으로 각각의 로우 드라이버 칩들(120)에 배선된다. 예를 들어, 특정 위상(예컨대, 0 내지 4)의 베이스 에미션 클록(510)이 로우 드라이버 칩들(120)의 특정 그룹 내로 입력되고, 이는 에미션 클록들 0/1(538, 546)을 픽셀 드라이버 칩들(110)에 출력한다. 각각의 로우 드라이버 칩(120)은 추가적으로, 버퍼링된 에미션 베이스 클록 "리피트"(510r) 신호들을 동일 그룹 내의 다른 로우 드라이버 칩들(120)로 전송하기 위한 다른 출력을 갖는다. 추가적으로, 각각의 로우 드라이버 칩(120)은 버퍼링된 리피트 신호들을 동일한 그룹 내의 다른 로우 드라이버 칩들(120)에 전달하기 위한 에미션 로우 동기화 "리피트"(506r) 출력, 및 에미션 프레임 동기화 "리피트"(508r) 출력을 포함할 수 있다.
도 6은 데이터 부하 관점에서 LPM 패널 내의 픽셀 드라이버 칩(110)의 하이 레벨 구조물이다. 데이터 스캔은 수직 데이터(550) 신호들(외부 드라이버로부터 비롯됨) 및 수평 데이터 클록 신호(530, 542)(로우 드라이버(120)로부터 비롯됨)를 사용하는 래스터 스캔에 기초한다. 또한, 도 6에는, 도 2 내지 도 4와 관련하여 전술된 바와 같이, LED 로우 상호연결부들(112)로 출력하기 위한 단자들(111), 및 픽셀 드라이버 칩(110)의 두 부분들(예컨대, 슬라이스들 0, 1)에 대한 LED 컬럼 상호연결부들(114)이 예시되어 있다. 도 8b와 관련하여 더 상세히 논의되는 바와 같이, 부분 업데이트(560) 신호 라인 입력이 선택적으로 제공된다.
이제 도 7을 참고하면, 일 실시예에 따른 로컬 수동 매트릭스 디스플레이를 위한 픽셀 드라이버 칩들의 어레이로의 데이터(550) 및 데이터 클록 신호 라인들에 대한 패널 연결도가 제공된다. 도시된 바와 같이, 적어도 베이스 데이터 클록(502), VST 0/1(512/514), 및 VST 스캔 클록(518) 신호들은, 함께 로우 스캔 시프트 레지스터를 형성하는 로우 드라이버 칩들(120)로 전송된다. 추가적으로, 데이터(550) 신호 라인들은 픽셀 드라이버 칩들의 각각의 로우 내의 2개의 인접한 픽셀 드라이버 칩들 사이에서 공유된다. 도 7에 도시된 바와 같이, 데이터 클록 0(530) 및 데이터 클록 1(542) 신호들이, 또한 공유 데이터(550) 라인에 의해, 따라 상이한 픽셀 드라이버 칩들(110)로 전송된다. 로우 드라이버 칩들(120)의 컬럼들이 도 7의 레이아웃의 각각의 측면 상에 제공되지만, 로우 드라이버 칩들(120)의 컬럼들은 디스플레이 영역 전체에 걸쳐 배열될 수 있고, 도 17과 관련하여 더 상세히 설명되는 바와 같은 "백본" 라우팅에 연결될 수 있다는 것이 이해된다.
도 8a는 일 실시예에 따른 로컬 수동 매트릭스 디스플레이를 위한 에미션 제어 신호 라인들의 픽셀 드라이버 칩들의 어레이에 대한 패널 연결도이다. 특히, 도 8a는 로우 드라이버 칩들(120)에 대한 에미션 베이스 클록(RGB)(510) 신호 라인들의 연결을 예시한다. 예를 들어, 5개의 위상들(0 내지 4)이 예시되어 있으며, 이때 각각의 제5 로우는 동일한 위상을 공유한다. 수평 에미션 클록 0,1(538, 546) 신호들은 픽셀 드라이버 칩들(110)로 전송되고, 버퍼링된 에미션 베이스 클록 "리피트" (RGB)(511) 라인들은 동일한 그룹 내의 로우 드라이버 칩들(120)로 전송된다. 수직으로 예시된 전송 라인들(510, 511)은 "백본"의 부분일 수 있다.
일부 실시예들에 따르면, (예컨대, 외부 제어 회로(140)로부터의) 부분 업데이트(560) 신호가 픽셀 드라이버 칩들(110)의 컬럼들의 그룹들로 전송되어, 픽셀 드라이버 칩들(110)에 대한 구성 업데이트 및 픽셀 비트 데이터의 래칭을 제어한다. 도 8b는 일 실시예에 따른, 픽셀 드라이버 칩들(110)의 컬럼들에 대한 부분 업데이트(560) 신호 라인들의 개략적 레이아웃도이다. 예시된 특정 실시예에서, 데이터(550) 라인들은 픽셀 드라이버 칩들(110)의 2개의 인접한 컬럼들 사이에서 공유되고, 부분 업데이트(560) 신호 라인들은 픽셀 드라이버 칩들(110)의 그룹(예컨대, 8개의 컬럼) 사이에서 공유된다. 더욱이, 픽셀 드라이버 칩 데이터 클록들(530, 542), 픽셀 드라이버 칩 구성 클록들(532, 544), 및 에미션 프레임 동기화(536)에 대한 별개의 신호 라인들은 하나 걸러 하나의 픽셀 드라이버 칩(110)에 전송되며, 이때 인접한 픽셀 드라이버 칩들(110)은 공통 데이터(550) 라인을 공유한다. 도 8c는 일 실시예에 따른, 픽셀 드라이버 칩 내의 구성 비트들 대 픽셀 비트들을 래칭하는 방법의 타이밍도이다. 도시된 바와 같이, 구성 클록 신호들(532/544)은, 구성 비트들 또는 픽셀 비트들이 업데이트되어야 할지 여부를 선언하기 위해 로우 드라이버 칩(120)으로부터 픽셀 드라이버 칩들(110)의 대응하는 로우로 전송된다. 도시된 바와 같이, 픽셀 드라이버 칩(110)은, 구성 클록(532/544) 신호가 하이가 되는 것 및 상부 또는 하부 슬라이스 0/1에 대응하는 데이터 클록(530, 542) 신호들과 중첩하는 것 중 어느 하나일 때 업데이트된다. 도 8d는 일 실시예에 따른, 부분 업데이트(560) 신호 라인을 갖는 픽셀 드라이버 칩 내의 구성 비트들 대 픽셀 비트들을 래칭하는 방법의 대안적인 타이밍도이다. 도시된 바와 같이, 부분 업데이트(560) 신호는 추가적으로, 구성 비트들의 래칭에 추가적인 입도를 제공하기 위해 픽셀 드라이버 칩들(110)의 로우들의 그룹들로 전송될 수 있다. 그러한 실시예에서, 픽셀 드라이버 칩(110)은, 구성 클록(532/554) 신호가 하이가 되는 것 및 하이 부분 업데이트(560) 신호와 중첩하는 것 중 어느 하나일 때 업데이트된다.
실시예들에 따르면, 데이터 클록(530, 542) 신호들은 로우 드라이버 칩들(120)에서 생성되고 픽셀 드라이버 칩들(110)로 전송될 수 있다. 도 8e는 일 실시예에 따른, 로우 드라이버들의 컬럼 내에 데이터 클록 신호들을 생성하기 위한 회로도이다. 예시된 바와 같이, 로우 드라이버 칩들(120)은 베이스 데이터 클록(502) 신호들 및 VST_0/1(512/514) 신호들 및 VST 스캔 클록(518) 신호들을 수신할 수 있다. 데이터 클록들(530, 542)은 베이스 데이터 클록(502) 신호들 및 플롭(flop)들(580)로부터 생성된 게이팅 신호에 의해 생성될 수 있다. 게이팅 신호 및 상부/하부 선택 신호들(584)은, 데이터 클록(530, 542) 신호들을 생성하기 위해 베이스 데이터 클록(502) 신호와 함께, 한 쌍의 AND 게이트들(582)로 전송된다. 따라서, 픽셀 드라이버 칩들(110)의 로우 당 2개의 데이터 클록들(530, 542)은 상부/하부 선택 신호(584)를 통해 베이스 데이터 클록(502)을 시간 다중화함으로써 생성된다. 도 8f에 도시된 바와 같이, 로우 드라이버 칩(120) 내의 카운터는, 상부/하부 선택 신호(584)를 생성하기 위해 메모리(586)에 저장된 로우 드라이버 구성 데이터(592) 비트들 및 로우 드라이버 구성 클록(590)의 수를 파악한다.
도 8f는 일 실시예에 따른, 예시된 로우 드라이버 구성에 대한 단일 로우 드라이버의 회로도이다. 도 8e와 유사하게, VST 0/1(512/514) 신호들이, 플롭(580)에 연결된 출력에 의해, OR 게이트(588) 내로 입력된다. OR 게이트(588)의 출력이 또한, 다른 AND 게이트(594)의 입력에 연결되는데, 이는 카운터(582)에 연결되는 출력을 갖는다. 로우 드라이버 구성 클록(590)이 또한, AND 게이트(594)의 입력에 연결된다. 도 8e와 관련하여 기술된 바와 같이, 데이터 베이스 클록(502)이, 플롭(580)의 출력과 함께 AND 게이트(582)에 입력되어 데이터 클록들(530, 542)을 생성한다. 더욱이, 픽셀 드라이버 칩들에 대한 베이스 구성 업데이트(504) 신호가, 플롭(580)의 출력과 함께 AND 게이트(596)에 입력되어 픽셀 드라이버 구성(업데이트) 클록들(532, 544)을 생성한다.
일 실시예에서, 디스플레이 패널의 로컬 수동 매트릭스(LPM)를 동작시키는 방법은 픽셀 드라이버 칩(110)에서 데이터(예컨대, 데이터(550) 라인으로부터의 픽셀 비트들)를 수신하는 단계를 포함하고, 픽셀 드라이버 칩은 디스플레이 기판(101)의 디스플레이 영역(105) 내에 산재된 복수의 픽셀 드라이버 칩들 중 하나이고, 픽셀 드라이버 칩은 복수의 디스플레이 로우들에 배열된 LED들(104)의 LPM 그룹(102)에 커플링된다. 실시예들에 따르면, 본 방법은 LED들의 LPM 그룹(102)을 한 번에 하나의 디스플레이 로우로 구동하는 단계를 포함한다(예를 들어, 도 2 참조). (예컨대, 데이터 클록(530, 542)으로부터의) 데이터 업데이트 레이트(밀리초당 로우들의 수)는 (예컨대, 에미션 클록(538, 546)으로부터의) 에미션 레이트(밀리초당 로우들의 수)와 무관할 수 있다. 실시예들에 따르면, 다수의 디스플레이 로우들이 단일 디스플레이 로우의 에미션 동안 업데이트될 수 있다.
픽셀 드라이버 칩(110)은 제1 LPM 그룹(102)에 커플링된 제1 드라이버 슬라이스(예컨대, 슬라이스 0), 및 제1 LPM 그룹으로부터 픽셀 드라이버 칩의 반대측 상의 제2 LPM 그룹(102)에 커플링된 제2 드라이버 슬라이스(예컨대, 슬라이스 1)를 포함할 수 있다. 일 실시예에서, 제1 드라이버 슬라이스는 제1 에미션 클록(예컨대, 에미션 클록(538 또는 544)으로부터의 것) 위상(위상들 Φ0 내지 Φ4로부터 선택된 것)을 수신하고, 제2 드라이버 슬라이스는 제2 에미션 클록(예컨대, 에미션 클록(538 또는 544)으로부터의 것) 위상(위상들 Φ0 내지 Φ4로부터 선택된 상이한 위상)을 수신한다(도 9b 참조). 그러한 실시예에서, LPM 그룹들(102) 각각에 대한 데이터 업데이트 시간은 제1 에미션 클록 위상과 제2 에미션 클록 위상 사이의 타이밍 지연(toffset)에 의해 바운딩된다(bounded). 일 실시예에서, 디스플레이 로우 당 에미션 레이트는 서브프레임 시간을 LPM 그룹 당 디스플레이 로우들의 수로 제산한 것과 동일하다. 대안적인 실시예에서, 제1 드라이버 슬라이스는 제1 에미션 클록(예컨대, 에미션 클록(538 또는 544)으로부터의 것) 위상(위상들 Φ0 내지 Φ4로부터 선택된 것)을 수신하고, 제2 드라이버 슬라이스는 동일한 에미션 클록 위상을 수신한다(도 11c 참조).
이제 도 9a를 참조하면, 일 실시예에 따른, 로컬 수동 매트릭스 디스플레이에 대한 픽셀 드라이버 칩 데이터 업데이트 및 LED 에미션 진행을 예시하는 도면이 제공된다. 도시된 바와 같이, 각각의 서브프레임은 전술한 바와 같은 8개의 로우들(예컨대, 1 내지 8) 및 2개의 픽셀 컬럼들을 갖는 매트릭스(102)에 대응할 수 있다. 대체적으로, 도 9a에 예시된 패널 타이밍은 프레임당 16개의 서브프레임들로 진행할 수 있으며, 이때 각각의 서브프레임은 5-비트 정밀도(5개 위상들, Φ0 내지 Φ4 중 하나)를 제공한다. 도시된 바와 같이, 각각의 서브프레임 사이의 픽셀 업데이트를 위해 이용가능한 갭이 있다.
도시된 바와 같이, 서브프레임(또는 매트릭스) 내의 각각의 로우로부터의 에미션에 대한 타이밍은 보상, 프리차지, 및 에미션에 대한 시간을 포함한다. 각각의 데이터 업데이트는 로우 드라이버 칩(120) 구성, 픽셀 드라이버 칩(110) 구성, 및 픽셀 드라이버 칩의 데이터 업데이트를 위한 시간을 포함한다. 데이터 업데이트는 로우 단위로 진행하고, 모든 로우들에 대한 에미션보다 훨씬 더 적은 시간을 요구한다.
픽셀 드라이버 칩들(110)이 매트릭스들(102) 내의 임의의 로우로부터 에미션을 시작할 수 있다는 것을 인식해야 한다. 명료함을 위해, 에미션이 제1 로우로 시작하는 것으로 예시되어 있다. 이는 레지스터 설정을 통해 프로그래밍될 수 있다. 실시예들에 따르면, 이는, 슬라이스 1이 항상 슬라이스 0보다 지연되도록(lag behind), 또는 그 반대이도록 하드와이어링될 수 있다.
이제 도 9b를 참조하면, 일 실시예에 따른, 복수의 클록 위상들을 예시하기 위한 도 9a의 패널 타이밍도의 확대도가 제공된다. 실시예들에 따르면, 에미션 로우 동기화 신호들(536) 및 에미션 프레임 동기화 신호들(536)뿐만 아니라, 에미션 클록 0, 1 신호들(538, 546)은 복수의 위상들(Φ0 내지 Φ4) 내의 로우들 사이에 분산될 수 있다. 예를 들어, 로우 N 및 로우 N+5는 위상 Φ0를 수신하고, 로우 N+1 및 로우 N+6은 위상 Φ0를 수신하고, 등등이다. 각각의 매트릭스(102)에서 총 8개의 로우들에 의해, 패널 레벨 에미션 전류는, 40(=8*5)개의 클록 위상들이 있어서 패널의 1/40이 동시에 에미팅하고 있는 것처럼 나타난다. 도 9b에 도시된 바와 같이, 하나의 서브프레임의 에미션을 위해 예비된 시간은 ts이다. 서브프레임 내에서 하나의 로우의 에미션을 위해 예비된 시간은 tL= ts/8이다(이때 8은 매트릭스(102) 내의 로우들의 수임). 프레임 시간 내에서의 데이터 업데이트를 가능하게 하기 위해서, 모든 위상들에 대한 데이터 업데이트가 하나의 서브프레임에서 완료된다. 따라서, 로우(N) 당 타이밍 오프셋(toffset)은 ts/5이다.
로컬 수동 매트릭스 픽셀 드라이버 칩들의 에미션 타이밍은 또한 프로그래밍가능할 수 있다. 예를 들어, 슬라이스 0, 슬라이스 1 에미션은 각각의 서브프레임의 시작부분에서 구성 비트들을 사용하여 임의의 로우로부터 시작하도록 프로그래밍될 수 있다. 예를 들어, 에미션 시작 로우 신호들은 구성 클록_0(532) 및 구성 클록_1(544) 신호들에 포함될 수 있다. 도 9c는 일 실시예에 따른 로컬 수동 매트릭스 픽셀 드라이버 칩(110)의 로우 시작 특징부의 예시이다. 도시된 바와 같이, 슬라이스 0 에미션은 각각의 기판의 시작부분에서 (예컨대, 3 비트) 에미션 시작 로우 구성 비트를 사용하여 임의의 로우로부터 시작하도록 프로그래밍될 수 있다. 예를 들어, '000'의 에미션 시작 로우는, 픽셀 드라이버 칩(110)의 슬라이스 0이 각각의 서브프레임의 시작부분에서 로우들 0으로부터 시작한다는 것을 명시한다. 이러한 특징부는 또한, 다른 타이밍도들을 탐색하기 위한 유연성을 제공할 수 있다. 로컬 수동 매트릭스 픽셀 드라이버 칩들의 프로그래밍가능한 에미션 타이밍의 태양은 다수의 에미션 클록 위상들 및 데이터/에미션 타이밍에 유연성을 제공할 수 있다.
이제 도 10a 및 도 10b를 참조하면, 리던던시가 디스플레이 내에 미리구성될 때, 타이밍 갭 마진이 변화하고, 변화량을 유도한다. 도 10a는 일 실시예에 따른, 로컬 수동 매트릭스 디스플레이를 동작시키는 방법에 대한 예시이다. 도 10b는 도 10a의 로컬 수동 매트릭스 디스플레이를 동작시키는 방법에 따른 리던던시 유도 변화에 대한 타이밍 갭 마진의 예시도이다. 도 10a 및 도 10b는, 각각의 픽셀 드라이버 칩(110)의 슬라이스 0이 디폴트로 활성인 마스터/슬레이브 구성으로서 이해될 수 있다. 도시된 바와 같이, 동작(1010)에서, 데이터 업데이트는 매트릭스 로우 N+1에 대한 픽셀 드라이버 칩 N+1 슬라이스 0에 대해 시작한다. 데이터 업데이트는, 매트릭스 로우 N+1의 에미션 동안 픽셀 드라이버 칩 N+1 슬라이스 0에 대해 동작(1020)에서 완료된다. 선택적 동작(1030)에서, 상태는, 그 상태가 활성인지 또는 비활성인지 여부를 결정하도록 픽셀 드라이버 칩 N+2에 대해 체크된다. 픽셀 드라이버 칩 N+2의 상태가 활성이면, 동작(1040)에서, 데이터 업데이트는 매트릭스 로우 N+1의 에미션 동안 픽셀 드라이버 칩 N+2 슬라이스 0에 대해 시작하고, 데이터 업데이트는 매트릭스 로우 N+2의 에미션 동안 픽셀 드라이버 칩 N+2 슬라이스 0에 대해 동작(1050)에서 완료된다. 픽셀 드라이버 칩 N+2에 대한 상태가 비활성이면, 동작(1042)에서, 데이터 업데이트는 매트릭스 로우 N+1의 에미션 동안 픽셀 드라이버 칩 N+1 슬라이스 1에 대해 시작하고, 데이터 업데이트는 매트릭스 로우 N+2의 에미션 동안 픽셀 드라이버 칩 N+1 슬라이스 1에 대해 동작(1052)에서 완료된다.
실시예들에 따르면, 픽셀 드라이버 칩 N+1의 상태를 체크하는 것은 선택적 동작이고, 이러한 시퀀스에서 반드시 수행되지는 않는다. 예를 들어, 픽셀 드라이버 칩 N, 픽셀 드라이버 칩 N+1은, 동작들(1040 내지 1050, 또는 1042 내지 1052)이 자동으로 수행되도록 디스플레이의 제조 동안의 테스팅에 기초하여 미리구성될 수 있다. 대안으로, 동작(1030)은 픽셀 드라이버 구성 동안, 구성 클록 0, 1 신호들(532, 544)로 수행될 수 있다.
여전히 도 10b를 참조하면, 픽셀 드라이버 칩 N+2의 상태가 비활성인 경우, 디스플레이를 동작시키는 방법은, 픽셀 드라이버 칩 N+1 슬라이스 0에 대한 데이터 업데이트를 완료하는 것과 매트릭스 로우 N+1의 에미션을 시작하는 것 사이의 시간 갭(tg2)이 픽셀 드라이버 칩 N+1 슬라이스 1에 대한 데이터 업데이트를 완료하는 것과 매트릭스 로우 N+2의 에미션을 시작하는 것 사이의 시간 갭(tg4)보다 작도록, 매트릭스 로우 N+2의 제1 에미터 로우의 에미션을 지연시키는 단계를 포함한다.
도 11a는 일 실시예에 따른, 디폴트로 프라이머리 픽셀 드라이버 칩들이 활성이고 리던던트 픽셀 드라이버 칩들이 비활성인 픽셀 드라이버 칩 데이터 업데이트 및 LED 에미션 진행을 예시하는 도면이다. 따라서, 프라이머리 픽셀 드라이버 칩에 대한 슬라이스들 0, 1 둘 모두는 디폴트로 활성이다. 도 11b는 도 11a의 로컬 수동 매트릭스 디스플레이를 동작시키는 방법에 따른 리던던시 유도 변화에 대한 타이밍 갭 마진의 예시도이다. 도시된 바와 같이, 동작(1110)에서, 데이터 업데이트는 매트릭스 로우 N에 대한 픽셀 드라이버 칩 N 슬라이스 0에 대해 시작한다. 데이터 업데이트는 매트릭스 로우 N의 에미션 동안 픽셀 드라이버 칩 N 슬라이스 0에 대해 동작(1120)에서 완료된다. 동작(1130)에서, 데이터 업데이트가 매트릭스 로우 N+1에 대한 픽셀 드라이버 칩 N 슬라이스 1에 대해 시작한다. 데이터 업데이트는, 동작(1140)에서, 매트릭스 로우 N의 에미션 동안 픽셀 드라이버 칩 N 슬라이스 1에 대해 완료된다. 도 11b에 도시된 바와 같이, 동작(1150)에서, 픽셀 드라이버 칩 N 슬라이스 0에 대한 데이터 업데이트를 완료하는 것과 매트릭스 로우 N의 에미션을 시작하는 것 사이의 시간 갭(tg1)이 픽셀 드라이버 칩 N 슬라이스 1에 대한 데이터 업데이트를 완료하는 것과 매트릭스 로우 N+1의 에미션을 시작하는 것 사이의 시간 갭(tg3)보다 작도록, 매트릭스 로우 N+1의 제1 에미터 로우에 대해 에미션이 지연된다.
이제 도 11c를 참조하면, 일 실시예에 따른, 픽셀 드라이버 칩들의 하나 걸러 하나의 로우가 프라이머리 로우이고, 부분 또는 슬라이스들 양자 모두가 활성인 디폴트 모드에서 로컬 수동 매트릭스 디스플레이에 대한 픽셀 드라이버 칩 데이터 업데이트 및 LED 에미션 진행을 예시하는 도면이 제공된다. 그러한 실시예에서, 픽셀 드라이버 칩들의 하나 걸러 하나의 로우는, 또한 하나 걸러 하나의 위상으로 스태거링된 별개의 위상을 수신한다. 따라서, 로우 N, 로우 N+2 등이 위상 0, 위상 2 등을 수신한다. 이제 도 11d를 참조하면, 일 실시예에 따른, 비활성 픽셀 드라이버 칩을 포함하는 로컬 수동 매트릭스 디스플레이에 대한 픽셀 드라이버 칩 데이터 업데이트 및 LED 에미션 진행을 예시하는 도면이 제공된다. 그러한 실시예에서, 로우 N+1 및 로우 N+3 내의 2개의 인접한 리던던트 픽셀 드라이버 칩들은 로우 N+2에서 비활성 프라이머리 픽셀 드라이버 칩의 기능을 이어받도록 프로그래밍된다. 도시된 바와 같이, 위상 4를 수신하도록 원래 지정된 프라이머리 픽셀 드라이버 칩은 비활성이다. 이 경우에, 로우 N+1 내의 위의 리던던트 픽셀 드라이버 칩의 슬라이스 1은 위상 3을 수신하는 반면, 로우 N+3 내의 아래의 리던던트 픽셀 드라이버 칩의 슬라이스 0은 위상 0을 수신한다.
도 11a를 다시 참조하면, 일 실시예에서, 동작(1160)에서, 상태는, 그 상태가 활성인지 또는 비활성인지 여부를 결정하도록 픽셀 드라이버 칩 N+2에 대해 체크된다. 픽셀 드라이버 칩 N+2의 상태가 활성이면, 동작(1170)에서, 데이터 업데이트는 매트릭스 로우 N+2의 경우 픽셀 드라이버 칩 N+2에 대해 시작하고, 데이터 업데이트는 매트릭스 로우 N+2의 에미션 동안 픽셀 드라이버 칩 N+2 슬라이스 0에 대해 동작(1180)에서 완료된다. 픽셀 드라이버 칩 N+2에 대한 상태가 비활성이면, 동작(1172)에서, 데이터 업데이트는 픽셀 드라이버 칩 N+1 슬라이스 1에 대해 시작하고, 데이터 업데이트는 매트릭스 로우 N+2의 에미션 동안 픽셀 드라이버 칩 N+1 슬라이스 1에 대해 동작(1182)에서 완료된다. 실시예들에 따르면, 픽셀 드라이버 칩 N+2의 상태를 체크하는 것은 선택적 동작이고, 이러한 시퀀스에서 반드시 수행되지는 않는다. 예를 들어, 픽셀 드라이버 칩들은, 동작들(1170 내지 1180, 또는 1172 내지 1182)이 자동으로 수행되도록 디스플레이의 제조 동안의 테스팅에 기초하여 미리구성될 수 있다. 대안으로, 동작(1160)은 픽셀 드라이버 구성 동안, 구성 클록 0, 1 신호들(532, 544)로 수행될 수 있다.
이제 도 12 내지 도 14를 참조하면, 실시예들에 따른, 만곡된 디스플레이 영역들(105)을 갖는 디스플레이들에 대한 픽셀 드라이버 칩들 및 로우 드라이버 칩들의 배열들의 개략적인 평면도들이 도시된다. 도 12 및 도 13에 예시된 실시예들에서, 픽셀 드라이버 칩들은 디스플레이 기판(101)을 가로지르는 라인들에 로우들로 배열된다. 예를 들어, 로우들은 프라이머리 픽셀 드라이버 칩들(110A), 및 리던던트 픽셀 드라이버 칩들(110B)일 수 있다. 로우들은 또한, 지그재그 패턴으로 스태거링될 수 있다. 일 실시예에서, 로우 드라이버 칩들(120A, 120B)의 리던던트 쌍들은 디스플레이 영역(105) 외부의 픽셀 드라이버 칩들의 로우들에 인접하게 위치될 수 있다. 따라서, 로우 드라이버 칩들(120A, 120B)이 디스플레이 영역(105)의 에지들과 디스플레이 기판(101) 사이의 경계 영역, 또는 레지 영역에 위치될 수 있다.
도 12에 예시된 실시예에서, 픽셀 드라이버 칩들의 규칙적인 피치가 예시되어 있는데, 여기서 프라이머리 픽셀 드라이버 칩들(110A)의 전체 로우들은 디폴트로 프라이머리 제어기들로 남아 있게 된다. 도 13은 프라이머리 픽셀 드라이버 칩들(110A)의 로우들이 만곡된 디스플레이 영역(105)의 에지 둘레에 불규칙하게 배열되는 변형을 예시한다. 이러한 방식으로, 디스플레이 기판 경계(예컨대, 디스플레이 영역(105)의 에지들과 디스플레이 기판(101) 사이의 거리)는 얼마간의 추가된 라우팅 복잡성, 및 잠재적인 휘도 불균일성에 의해 약간 더 작게 제조될 수 있다. 도 14에 예시된 실시예에서, 픽셀 드라이버 칩들의 로우들은 만곡된 패턴으로 배열되며, 이때 프라이머리 픽셀 드라이버 칩들(110A)의 로우가 디스플레이 기판(101)의 디스플레이 영역(105)을 따라 (예를 들어, 바로 외부에) 만곡된다.
지금까지, 로우 드라이버 칩들(120)이 디스플레이 영역(105)의 에지들에, 그리고 픽셀 드라이버 칩들(110)의 로우들을 따라 배열되는 실시예들이 기술되었다. 그러나, 실시예들은 그것으로 제한되지 않으며, 디스플레이 영역(105) 외부에 로우 드라이버 칩들을 배열할 필요는 없다. 도 15는 일 실시예에 따른, 디스플레이 기판(101)의 디스플레이 영역(105) 내에 분산형 로우 드라이버 칩들(120)을 포함하는 로컬 수동 매트릭스 디스플레이의 개략적인 평면도이다. 도시된 바와 같이, 분산형 로우 드라이버 칩들(120)이 픽셀 드라이버 칩들(110) 및 LED 매트릭스들(102) 사이에 분포된다. 실시예들에 따르면, 각각의 분산형 로우 드라이버 칩(120)은 복수의 픽셀 드라이버 칩(110)을 제어할 수 있고, 픽셀 드라이버 칩들(110)의 다수의 로우들을 제어할 수 있다. 일 실시예에서, 분산형 로우 드라이버 칩들(120)은 LED들의 로우들 사이에서 측방향으로 디스플레이 기판(101) 상에 장착된다. 로우 드라이버 칩들(120)이 LED들과 동일한 표면 상에 또는 LED들 사이에 장착되는 것이 요구되지는 않는다. 본 명세서에 기술된 모든 실시예들에 따르면, 로우 드라이버 칩들은 또한, 디스플레이 기판 내에 위치될 수 있고, 위를 향하여 (예컨대, 단자들이 LED들 쪽으로 위를 향하여) 위치되거나, 아래를 향하여 (예컨대, 단자들이 LED들로부터 멀어지는 쪽을 향하여) 위치되거나, 또는 (단자들이 상부 측 및 하부 측 둘 모두에 있도록) 둘 모두로 위치될 수 있다. 따라서, 로우 드라이버 칩들이 디스플레이 영역 주위에 분포되거나 디스플레이 영역 사이에 산재되는 것으로 본 명세서에서 설명되는 경우, 로우 드라이버 칩들은 픽셀 드라이버 칩들(110)과 유사하게 디스플레이 기판 상에 있거나(예컨대, 표면 장착되거나) 또는 디스플레이 기판 내에 매설될 수 있다는 것을 이해한다.
도 16은 일 실시예에 따른, 리던던트 분산형 로우 드라이버 칩들을 포함하는 로컬 수동 매트릭스 디스플레이의 개략적인 평면도이다. LED 리던던시, 및 픽셀 드라이버 칩(110) 리던던시와 유사하게, 이러한 리던던시는, 프라이머리 분산형 로우 드라이버 칩들(120A) 및 대응하는 리던던트 분산형 로우 드라이버 칩들(120B)을 포함하는, 분산형 로우 드라이버 칩들(120)로 연장될 수 있다. 예를 들어, 프라이머리 분산형 로우 드라이버 칩들(120A)은 디폴트로 활성일 수 있는 반면, 리던던트 분산형 로우 드라이버 칩들(120B)은 디폴트로 비활성이고, 대응하는 프라이머리 분산형 로우 드라이버 칩이 비활성인 경우에만 활성이 된다. 도 16에 예시된 특정 실시예에서, 분산형 픽셀 드라이버 칩들(120)(120A, 120B)의 각각의 쌍은 복수의 픽셀 드라이버 칩들(110)을 제어한다. 추가적으로, 분산형 로우 드라이버 칩들은 픽셀 드라이버 칩들의 로우들 사이에, 픽셀 드라이버 칩들의 하나 걸러 하나의 로우의 간격으로 분포된다. 이러한 방식으로, 분산형 로우 드라이버 칩들(120)(120A, 120B)의 각각의 로우는 프라이머리 픽셀 드라이버 칩들(110A) 및 리던던트 픽셀 드라이버 칩들(110B)의 대응하는 로우들을 제어할 수 있다.
일 태양에서, 실시예들에 따른 분산형 로우 드라이버 칩들(120)의 통합은 디스플레이 패널에 대한 경계 영역의 감소를 용이하게 할 수 있다. 또한, 로우 드라이버들을 위해 통상적으로 예비된 드라이버 레지들의 제거는 타일형 디스플레이들의 통합을 용이하게 할 수 있다. 더욱이, 분산형 로우 드라이버 칩들(120)이 에지들을 따르기보다는 국부적으로 통합되기 때문에, 이는 디스플레이 패널(101)에 이용가능한 형상들에 대한 유연성뿐만 아니라 디스플레이 영역(105) 내의 컷아웃들(예컨대, 홀들)의 통합을 추가할 수 있다.
도 17은 일 실시예에 따른 타일형 디스플레이의 개략적인 평면도이다. 예시된 바와 같이, 로컬 수동 매트릭스 타일형 디스플레이(100)는 외부 제어 회로(140), 및 나란히 배열된 복수의 타일들(1702)을 포함할 수 있다. 각각의 타일(1702)은 타일(1702)의 길이로 이어지는 버스 라인(1720), 및 버스 라인(1720)으로부터 로우 드라이버 칩의 대응하는 복수의 로우들로 연장되는 신호 라인 번들(bundle)들(1730)의 복수의 로우들을 포함할 수 있다. 타일들(1702)의 중간의 버스 라인(1720)(또는 백본 라우팅)은 둥근 코너들 및 거의 0의 x 및 y-경계들을 가능하게 할 수 있다. 도시된 바와 같이, 각각의 타일(1702)에 대한 버스 라인(1720)이 외부 제어 회로(140)와 커플링될 수 있다. 일 실시예에서, 신호 라인 번들들(1730) 각각은 복수의 픽셀 드라이버 칩들에 대한 에미션 클록 라인들 및 데이터 클록 라인들을 포함한다. 버스 라인들(1720)은 에미션 클록 버스 라인들 및 데이터 클록 버스 라인들을 추가로 포함할 수 있다. 여전히 도 17을 참조하면, 타일형 디스플레이(100)는 타일들(1702) 중 하나에 컷아웃(1710)을 포함할 수 있거나, 또는 심지어 다수의 타일들(1702)에 걸쳐서 연장되는 컷아웃(1710)을 포함할 수 있다. 백본 라우팅, 또는 버스 라인(1720)에 포함될 수 있는 예시적인 신호 라인들은 베이스 데이터 클록(502), 베이스 구성 업데이트(504), 에미션 백 클록(RGB)(510), VST0(512), VST1(514), VST 스캔 클록(518), 베이스 에미션 로우 동기화(506), 베이스 에미션 프레임 동기화(508), 로우 드라이버 구성 클록(590), 및 로우 드라이버 구성 데이터(592)이다. 픽셀 드라이버 칩들에 대한 데이터 신호 라인들은 또한 버스 라인(1720), 예를 들어 데이터(550) 라인들, 및 부분 업데이트(560) 라인들에 포함될 수 있다.
이제 도 18을 참조하면, 일 실시예에 따른, 번들링된 신호 라인들(1730) 내의 로우 레벨 데이터 및 에미션 제어 신호 연결들이 로컬 수동 매트릭스 디스플레이를 위한 분산형 로우 드라이버 칩들 및 픽셀 드라이버 칩들에 의해 구동되는 것을 예시하는 상세한 패널 연결도가 도시된다. 예를 들어, 디스플레이는 타일형 디스플레이일 수 있다. 도 19는 일 실시예에 따른, 도 18의 패널 연결도의 확대도이다. 특히, 도 18 및 도 19의 번들링된 신호 라인들(1730)은 버스 라인들(1720)로부터 연장될 수 있다. 도시된 바와 같이, 각각의 번들링된 신호 라인(1730)은 픽셀 드라이버 칩들(110)(예컨대, 110A 또는 110B)의 대응하는 로우와 커플링될 수 있다. 추가적으로, 각각의 번들링된 신호 라인(130)은 픽셀 드라이버 칩들(110)의 로우들 사이에서 로우 드라이버 칩들(120)(예컨대, 120A, 120B)의 일부분과 커플링될 수 있다. 이러한 방식으로, 인접한 번들링된 신호 라인들(1730)은 인접한 번들링된 신호 라인들(1730) 사이의 로우 드라이버 칩들(120)의 별개의 부분들과 각각 커플링된다. 따라서, 분산형 로우 드라이버 칩들(120)(예컨대, 120A, 120B)의 제1 부분은 대응하는 신호 라인 번들(1730)에 연결된 픽셀 드라이버 칩들(110)(예컨대, 110A 또는 110B)을 동작시키고, 동일한 로우 내의, 분산형 로우 드라이버 칩들(120)의 제2 부분은 대응하는 제2 신호 라인 번들(1730)에 연결된 픽셀 드라이버 칩들(110)(예컨대, 110A 또는 110B)을 동작시킨다. 예시된 실시예에서, 분산형 로우 드라이버 칩들(120A, 120B)의 제1 부분은 로우 N 내의 프라이머리 픽셀 드라이버 칩들(110A)을 동작시키는 한편, 분산형 로우 드라이버 칩들(120A, 120B)의 제2 부분은 로우 N+1 내의 리던던트 픽셀 드라이버 칩들(110B)을 동작시킨다.
총망라하는 것은 아니지만, 도 19는 실시예들에 따른, 신호 라인 번들들(1730)과 함께 포함될 수 있는 신호 라인들의 집합에 대한 예시를 제공한다. 도시된 바와 같이, 예시적인 신호 라인들은 구성 클록_0(532) 신호 라인, 데이터 클록_0(530) 신호 라인, 구성 클록_1(544) 신호 라인, 데이터 클록_1(542) 신호 라인, 에미션 프레임 동기화(536) 신호 라인, 에미션 클록_0(538) 신호 라인, 에미션 클록_1(546) 신호 라인, 및 에미션 로우 동기화(534) 신호 라인을 포함한다. 도시된 바와 같이, 리던던트 픽셀 드라이버 칩들(110B)의 로우 N과 커플링된 로우 드라이버 칩들(120A, 120B)의 제1 부분은 전체 로우 N에 대한 에미션 클록 0, 1(538, 546) 신호들, 전체 로우 N에 대한 에미션 프레임 동기화(536) 신호들, 및 전체 로우 N에 대한 에미션 로우 동기화(534) 신호들을 수신한다. 로우 드라이버 칩들(120A, 120B)의 제1 부분은 로우 N 내의 로우 드라이버 칩들(110A)의 하부 절반에 대한 데이터 클록_1(542) 신호들 및 구성 클록_1(544) 신호들을 추가로 수신한다. 로우 드라이버 칩들(120A, 120B)의 제1 부분은 로우 N 내의 로우 드라이버 칩(110A)의 상부 절반에 대한 데이터 클록_0(530) 및 구성 클록_0(532) 신호들을 추가로 수신한다. 다음 신호 라인 번들(1730)과의, 그리고 픽셀 드라이버 칩들(110B)의 로우 N+1과의 연결부들이 유사하게 연결된다.
일 실시예에서, 로컬 수동 매트릭스 디스플레이(100)는 픽셀 드라이버 칩들의 제1 로우에 배열된 제1 픽셀 드라이버 칩(예컨대, 110A), 픽셀 드라이버 칩들의 제2 로우에 배열된 제2 픽셀 드라이버 칩(예컨대, 110B), 및 픽셀 드라이버 칩들의 제1 로우와 제2 로우 사이의 로우에 분포된 복수의 프라이머리 로우 드라이버 칩들(120A)을 포함한다. 프라이머리 로우 드라이버 칩들(120A)의 제1 부분은 드라이버 칩들의 제1 로우를 동작시키기 위한 것일 수 있고, 프라이머리 로우 드라이버 칩들의 제2 부분은 픽셀 드라이버 칩들의 제2 로우를 동작시키기 위한 것일 수 있다. 일 실시예에서, 프라이머리 로우 드라이버 칩들의 제1 부분은 제1 에미션 클록 라인(예컨대, 538, 546 상부 로우 N) 및 제1 데이터 클록 라인(예컨대, 530, 542 상부 로우 N)에 커플링되고, 프라이머리 로우 드라이버 칩들의 제2 부분은 제2 에미션 클록 라인(예컨대, 538, 546 하부 로우 N+1) 및 제2 데이터 클록 라인(예컨대, 530, 542 하부 로우 N+1)에 커플링된다. 도 17에 도시된 바와 같이, 제1 및 제2 에미션 클록 라인들은 에미션 클록 버스 라인에 커플링되고, 제1 및 제2 데이터 클록 라인들은 버스 라인(1720) 내의 데이터 클록 버스 라인에 커플링된다. 다시 도 19를 참조하면, 복수의 리던던트 로우 드라이버 칩들(120B)이 또한 픽셀 드라이버 칩들의 제1 로우와 제2 로우 사이의 로우 내에 분포될 수 있다. 유사하게, 리던던트 로우 드라이버 칩들의 제1 부분은 제1 에미션 클록 라인(예컨대, 538, 546 상부 로우 N) 및 제1 데이터 클록 라인(예컨대, 530, 542 상부 로우 N)에 커플링되고, 리던던트 로우 드라이버 칩들의 제2 부분은 제2 에미션 클록 라인(예컨대, 538, 546 하부 로우 N+1) 및 제2 데이터 클록 라인(예컨대, 530, 542 하부 로우 N+1)에 커플링된다.
이제 도 20을 참조하면, 일 실시예에 따른, 공유 데이터 라인들을 통해 선택된 라인에 대한 데이터 업데이트를 허용하는 로우 선택 토큰의 전파를 예시하기 위한 패널 연결도가 제공된다. 로우 드라이버 칩들(120A, 120B)의 캐스케이딩된 리던던트 쌍들은 시프트 레지스터를 형성하여, 로우 선택 토큰(VST 신호)이 한 번에 하나의 로우를 통해 전파될 수 있게 한다. 토큰을 보유하는 로우 드라이버 칩은 데이터 및 구성 업데이트를 위한 픽셀 드라이버 칩들의 그의 연관된 로우에 데이터 및 구성 클록을 제공한다. 도 20을 도 19와 비교하면, 로우 드라이버들(120A, 120B)의 제1 쌍은 로우 N의 픽셀 드라이버 칩들(uDriver 칩들)을 제어하는 반면, 인접한 로우 드라이버들(120A, 120B)의 다음 쌍은 로우 N+1의 픽셀 드라이버 칩들을 제어하는, 등등이다.
지금까지, 픽셀 드라이버 칩 및/또는 LPM 타일마다 구동되는 로우들 및 컬럼들의 수가 LED의 각각의 컬러에 대해 동일한, LPM 디스플레이 구성들이 기술되었다. 그러나, 이는 필수적인 것은 아니며, 실시예들은 컬러당 구동되는 LED들의 로우들 및 컬럼들의 수를 또한 구별할 수 있다. LPM이 로우 방향으로 공유하는 시간으로 인해 LED들에 추가 요건들을 두기 때문에, 실시예들에 따라, 상이한 컬러 LED들 사이에서 로우(또는 컬럼) 방향으로 공유하는 시간을 구별하는 것이 유익할 수 있다. 이러한 방식으로, 더 낮게 이루어지는 컬러를 위해 요건들이 완화될 수 있는 반면, 가장 경제적인 LPM 타일 크기가 여전히 사용될 수 있다.
일례로서, μLED 녹색 및 청색 서브픽셀들의 경우, 32개의 로우들 및 64개의 컬럼들의 예시적인 LPM 타일 크기가 사용될 수 있는 반면, μLED 적색 서브픽셀들의 경우, 예시적인 16개의 로우들 및 128개의 컬럼들이 사용된다. 3가지 컬러들 모두에 대해 타일당 서브픽셀들의 총 수가 동일하기 때문에, 이러한 조합은 모든 3가지 컬러들에 대해 동일한 크기를 갖는 하나의 타일로서 백플레인에서 라우팅될 수 있다. 예를 들어, 그러한 레이아웃들은 RGB μLED 디스플레이 내의 적색 μLED, 또는 RGB OLED 디스플레이 내의 청색 LED들과 함께 사용하기에 유익할 수 있는데, 이는 이들 컬러들이 다른 컬러들보다 대체적으로 더 낮은 성능일 수 있기 때문이다.
직접 구동과 LPM 사이의 중요한 차이점은 LED당 에미션 시간이 더 짧고, 그 결과 사용자에게 동일한 밝기 레벨을 얻게 하기 위해 필요한 밝기가 에미션 동안 더 높아진다는 것이다. 사용되는 총 에미션 시간이 전형적으로 낮고/낮거나 에미션에 사용되는 전류가 전형적으로 낮기 때문에, 낮은 밝기 레벨들에서 이는 큰 차이점은 아니다. 더 높은 밝기 레벨들에서, 이는 상당한 차이점일 수 있는데, 여기서 피크 밝기 및 다른 디스플레이 및 구동 파라미터들에 따라, 가장 극단적인 차이점은 직접 구동에 비해 8x LPM 케이스의 경우 μLED들에 대해 8x 더 높은 전류 레벨일 수 있다. 이는 더 높은 피크 전류들을 생성할 뿐만 아니라, μLED들을 구동하는 데 필요한 총 전류 범위를 확장시킬 수 있다.
직접 구동에 비해 LPM의 이점을 확장하기 위해서, LPM 타일 크기를 증가시키는 한편, 크기를 대략 정사각형으로 유지하는 것이 유익할 수 있다(즉, 서브 픽셀 컬럼들의 수는 LPM 타일 내의 서브 픽셀 로우들의 수와 동일한 정도임). LPM 크기를 증가시키는 가능한 이점들은, 하나의 픽셀 드라이버 칩에 필요한 총 실리콘 영역이 더 작은 이유로 인한 더 낮은 비용, μLED들과 픽셀 드라이버 칩들 사이에 이루어지는 콘택트들의 더 작은 총 수, 및 픽셀 드라이버 칩들 상의 콘택트들의 피치를 포함한다. 이는 백플레인 배선에 접촉하는 것을 더 용이하게 만든다. 그러나, LPM 타일을 더 큰 크기들로 스케일링할 때, 특히, 시간에 있어서 다중화되는 로우들의 수를 증가시킬 때, μLED들에 대한 LPM 성능 요건들이 또한 높아질 것이다. 따라서, 디스플레이에 사용되는 μLED들의 성능에 의해 설정된 LPM 타일 크기의 스케일링에 대한 제한이 있을 수 있다. 디스플레이에 사용되는 컬러들(통상적으로, 적색, 녹색, 청색)의 성능이 동일하지 않을 수 있기 때문에, 최저 성능을 갖는 컬러는 LPM 타일의 크기를 제한시킬 수 있다.
실시예들에 따르면, 성능은 컬러마다 LPM 타일 크기를 차별화함으로써 해결될 수 있다. 차별화에 대한 소정의 제한들은, 1) 컬러당 LPM 타일당 서브픽셀들의 총 수가 동일하다는 점과, 더 적은 수의 로우들을 갖는 컬러들에 대한 LPM 타일당 컬러당 로우들의 수가 LPM 타일 내의 컬러에 사용되는 로우들의 가장 큰 수의 정수비(예컨대, 2x 더 작음, 3x 더 작음 등)라는 점을 포함할 수 있다. 제한들 둘 모두는 차별화된 LPM 타일이 모든 컬러들에 대해 하나의 타일로서 백플레인 상에 라우팅될 수 있음을 보장하는 기능을 한다.
이제 도 21a 내지 도 21c를 참조하면, 실시예들에 따른, 일반적인 차별화된 LPM 타일 크기 솔루션을 보여주기 위해 다양한 LED 로우들 및 컬럼들에 대한 LPM 구성들의 개략적인 레이아웃도들이 제공된다. 예시의 목적으로, 단지 16개의 LED들의 소형 타일이 도 21a 내지 도 21c에 도시되어 있다. 도 21a는 로우들의 수가 컬럼들의 수와 동일한 구성을 도시한다. 그러한 구성은, LED당 이용가능한 에미션 시간이 더 적기 때문에, 더 적은 구동 회로부를 필요로 할 수 있다. 도시된 바와 같이, 도 21a의 구성은 4개의 출력 드라이버들(114), 및 4개의 로우 라인 스위치들(115) 및 레벨 시프터들을 포함한다. 많은 LED들을 갖는 더 현실적인 타일에서, 이러한 종류의 구성은 많은 수의 로우들을 발생시키며, 이는 로우당 이용가능한 시간이 짧아지는 것을 의미한다. 즉, 더 짧은 시간 내에 더 많은 광이 생성될 필요가 있는데, 이는, 특히 청색 OLED와 같은 소정의 LED 컬러들에 대해서는 신뢰성에 해로울 수 있다.
청색 LED들에 더 많은 시간을 제공하기 위해서, 도 21b에 도시된 바와 같이, 로우들의 수가 감소될 수 있다. 그 결과, 동일한 양의 LED들을 구동시킬 수 있도록 컬럼들의 수가 비례적으로 증가될 필요가 있다. 신뢰성에 있어서 양호한 에미션 시간이 증가한다는 장점이 있지만, 각각의 컬럼이 그 자신의 구동 회로부(예컨대, 전류원에 대한 출력 드라이버(116))를 필요로 하고, 이는 실리콘 비용을 증가시키기 때문에, 더 많은 구동 회로부가 필요하다는 단점이 있다.
로우들과 컬럼들 사이의 최적의 트레이드-오프는 상이한 LED 컬러들에 대해 상이할 수 있다. 종래에, 모든 컬러들은 하나의 그리고 동일한 구성으로 구동될 것이다. 실시예들에 따라 제안된 차별화된 LPM이 그것을 변경시킨다. 도 21a 및 도 21b의 2개의 구성들을 단순히 조합하는 것은 물리적 타일 크기들이 상이하기 때문에 가능하지 않다. 도 21c는, 변형된 백플레인 라우팅에 의해, 도 21b로부터의 청색의 긴 타일이 적색 정사각형 타일과 유사하게 제조될 수 있는 방법을 도시한다. 이 예에서, 청색에 대한 논리적 로우들의 수는 적색의 절반이다. 이는, 임의의 주어진 순간에 2개의 물리적 청색 로우들이 에미팅하고 있는 한편, 단지 하나의 적색 로우만이 시간에 있어서 임의의 주어진 순간에 에미팅하고 있다는 것을 의미한다(도 22a 및 도 22b 참조).
도 22a에 예시된 타이밍도 예는 8개의 로우들을 갖는 적색 LPM 타일에 대한 것이다. 이용가능한 에미션 시간은 1/8이며, 이때 적색 LED들은 1/8 에미션 시간으로 구동된다. 청색 로우들의 어느 쌍이 동시에 에미팅해야 하는지는 백플레인 라우팅을 변경함으로써 선택될 수 있다. 도 22b는 적색 및 청색 LPM 타일들 둘 모두에 대한 타이밍도 예의 예시이며, 이는 차선의 솔루션일 수 있다. 이 예시에서, 청색은 1/4 에미션 시간으로 구동된다. 2개의 청색 로우들이 동시에 에미팅한다. 이는 이웃하는 적색 및 청색 LED들이 시간에 있어서 매우 상이한 순간들에 에미팅하게 할 수 있으며, 이는 이미지 아티팩트들을 생성할 잠재력을 갖는다. 2개의 연속적인 청색 로우들이 동시에 에미팅하고 있는, 실시예들에 따른 솔루션이 도 22c에 도시되어 있다. 도 22c의 타이밍도는, 적색 및 청색 에미션 타이밍에서의 부정합이 최소화되는 것을 예시한다. 도 22c의 타이밍도는 도 21c의 구성 및 백플레인 라우팅을 위해 활용될 수 있다.
이제 도 23을 참조하면, 타일 내의 로우들의 수(x)의 선택 수에 대한 타일 내의 컬럼들의 수의 함수로서 하나의 디스플레이를 위해 필요한 총 실리콘 영역의 관계를 예시하기 위한 스케일링 그래프가 제공된다. 총 실리콘 영역은 디스플레이 내의 픽셀 드라이버 칩 당 영역의 합이며, 여기서 전형적으로, 하나의 픽셀 드라이버 칩이 하나의 타일 내의 픽셀들을 구동시킨다. 타일 내의 로우들(X) 및 컬럼들의 수가 증가될 때 디스플레이를 위해 필요로 되는 총 실리콘 영역이 감소된다는 것이 명백하다. 일 실시예에 따르면, 곡선들 중 하나의 곡선 상의 지점이 컬러 별로 선택되므로, 구동 조건들에 의해 야기된 스트레스(수명 감소를 야기함)와 픽셀 드라이버 칩 사이의 올바른 균형이 감소된다. 도 23에 도시된 바와 같이, 예시 A는 소정 컬러들(예컨대, 적색 및 녹색)에 대해 하나의 LPM 타일 내의 일 선택일 수 있는 반면, 예시 B는 다른 컬러들(예컨대, 청색)에 대해 동일한 LPM 타일 내의 다른 선택일 수 있다. 선택들 둘 모두에 대한 서브픽셀들의 총 수가 동일하고 로우들의 수가 청색 예에서 2x 더 적기 때문에, 이러한 조합은 하나의 픽셀 드라이버 칩에서 구현되고 하나의 타일에서 라우팅될 수 있다.
도 24는 일 실시예에 따른 차별화된 LPM 타일 내의 라우팅의 개략적인 평면도이다. 이 예는 도 23의 예를 따르는데, 여기서 청색 타일 라우팅은 상호연결부들(112(G,R))에 비해 2x 더 적은 로우들(상호연결부들(112(B)), 및 적색 및 녹색 타일 라우팅(상호연결부들(114(R), 114(G))에 비해 2x 더 많은 컬럼들(상호연결부들(114(B))을 갖는다. 이를 하나의 LPM 타일에서 라우팅하기 위해서, 청색 서브픽셀들은 그들 자신의 로우 상호연결부(112(B))를 갖는 반면, 적색 및 녹색 서브픽셀들은 그들의 로우 상호연결부들(112(R, G))을 공유한다. 청색 서브 픽셀들은 서브픽셀들의 2개의 물리적 로우들 사이에 하나의 로우 연결부(117)를 공유하지만(로우 연결은 로우 상호연결부(112(B))와 커플링됨), 적색 및 녹색 서브픽셀들은 서브 픽셀들의 물리적 로우당 하나의 로우 상호연결부를 갖는다.
이러한 방식으로, 서브픽셀들의 2개의 청색 물리적 로우들이 동시에 선택되지만, 녹색 및 적색 서브 픽셀들의 경우에는 그렇지 않다. 또한, 하나의 로우에 연결된 청색 서브픽셀들의 2개의 물리적 로우들은 두 배 수의 컬럼 상호연결부들(114)을 갖는다. 이러한 방식으로, 모든 청색 서브픽셀들은 여전히 고유 비디오 신호를 얻는다.
도 24에 도시된 배열이 이를 라우팅하는 유일한 가능한 방식은 아니다. 이는, 청색 서브 픽셀 로우 선택이 적색 및 녹색 서브 픽셀 로우 선택 타이밍보다 2x 더 긴 상태로 적색, 녹색 및 청색 서브 픽셀들에 대한 롤링(rolling) 로우 선택 신호가 시간 및 위치에 있어서 매우 밀접하게 정렬될 때의 실시예들에 따른 라우팅 방식의 예시적인 도면이다. 밀접한 타이밍 및 위치는 디스플레이에서 가시적인 컬러 분리(break-up)를 최소화한다.
서브픽셀들의 3개의 물리적 로우들이 모두 하나의 로우 신호에 의해 선택되는 유사한 라우팅을 갖는 것이 또한 가능하며, 이때 데이터 신호들의 3x 양은 서브픽셀들로 가고, 등등이다. 또한, 컬러마다 고유한 로우x컬럼 조합, 예를 들어, 녹색의 경우 64x32, 청색의 경우 128x16, 및 적색의 경우 256x8을 갖는 것이 가능하다. 이들 조합들은 모두 64x32 크기의 하나의 타일에서 함께 라우팅될 수 있다. 또한, 타일의 다른 물리적 배열들, 예컨대, 128x16의 물리적 서브픽셀들을 선택하는 것이 가능한데, 여기서, 위의 예에서, 녹색의 경우, 모든 물리적 로우는 2개의 로우 전극들 및 2x 더 적은 데이터 라인들을 갖는다. 최적의 선택은 금속 트레이스 라우팅, 금속 트레이스들의 커패시턴스 및 저항과 같은 전기적 파라미터들 및 광학 성능(예를 들어, 시각적 아티팩트들)에 의해 결정된다.
전술한 차별화된 LPM 구성들에 더하여, 상이한 LPM 타일 크기들을 갖는 컬러들에 대한 상이한 픽셀 드라이버 칩들, 예컨대 적색을 위한 픽셀 드라이버 칩들의 하나의 세트 및 녹색 및 청색을 위한 다른 세트를 사용하는 것이 또한 가능하다. 이는 LPM 타일 크기들을 독립적으로 선택하는 데 더 많은 자유도를 제공할 수 있지만, 여전히 업데이트 시퀀스는 컬러 분리와 같은 광학적 아티팩트들이 회피되도록 하는 것이어야 한다. 이는 조합된 RGB 픽셀 드라이버 칩과 비교하여 추가적인 픽셀 드라이버 칩들 및 실리콘 영역을 필요로 할 수 있다. 또한, RGBY와 같이, 디스플레이에서 3가지보다 많은 원색들을 조합하는 것이 가능하다. 그러한 경우들에서 동일한 원리들이 적용된다.
이제 (도 1 및 도 2의 도움으로) 도 24를 참조하면, 일 실시예에서, 로컬 수동 매트릭스 디스플레이는 디스플레이 기판(101)의 디스플레이 영역(105) 내에 산재된 복수의 픽셀 드라이버 칩들(110)을 포함한다. 복수의 픽셀 드라이버 칩 내의 픽셀 드라이버 칩(110)은 복수의 디스플레이 로우에 배열된 대응하는 복수의 픽셀들(106)에 인접한다. 픽셀 드라이버 칩(110)의 제1 단자(111)는 제1 디스플레이 로우 내의 제1 에미션 컬러(예컨대, R)의 LED들의 제1 그룹 및 제2 에미션 컬러(예컨대, G)의 LED들의 제2 그룹과 커플링된다. 픽셀 드라이버 칩(110)의 제2 단자(111)는 제1 디스플레이 로우 내의 제3 에미션 컬러(예컨대, B)의 LED들의 제3 그룹과 커플링된다.
일 실시예에서, 제3 단자(111)는 제1 에미션 컬러(예컨대, R)의 LED들의 제1 컬럼과 (예컨대, 상호연결부(114(R))에 의해) 커플링되며, 여기서 LED들의 제1 컬럼은 LED들의 제1 그룹과 중첩한다. 추가 단자(111)가 제2 에미션 컬러(예컨대, G)의 LED들의 제2 컬럼과 (예컨대, 상호연결부(114(G))에 의해) 커플링될 수 있으며, 여기서 LED들의 제2 컬럼은 LED들의 제2 그룹과 중첩한다. 제5 단자(111)가 제3 에미션 컬러(예컨대, B)의 LED들의 제3 컬럼과 (예컨대, 상호연결부(114(B))에 의해) 추가적으로 커플링될 수 있으며, 여기서 LED들의 제3 컬럼은 LED들의 제3 그룹과 중첩한다.
일 실시예에서, 픽셀 드라이버 칩(110)의 제6 단자(11)는 제2 디스플레이 로우 내의 제1 에미션 컬러(예컨대, R)의 LED들의 제4 그룹 및 제2 에미션 컬러(예컨대, G)의 LED들의 제5 그룹과 커플링될 수 있는 반면, 픽셀 드라이버 칩의 제2 단자는 제2 디스플레이 로우 내의 제3 에미션 컬러(예컨대, B)의 LED들의 제6 그룹과 커플링된다. 도 24에 도시된 바와 같이, 로우 연결부(117)는 청색 서브픽셀들의 2개의 물리적 로우들을 연결시킨다(로우 연결부는 로우 상호연결부(112(B))와 커플링된다).
실시예들의 다양한 태양들을 활용함에 있어서, 로컬 수동 매트릭스 디스플레이를 형성하기 위해 위의 실시예들의 조합들 또는 변형들이 가능하다는 것이 당업자에게 명백해질 것이다. 실시예들이 구조적 특징들 및/또는 방법론적 동작들에 대해 특정한 표현으로 기술되었지만, 첨부된 청구항들이 반드시 기술된 특정 특징들 또는 동작들로 제한되지는 않는다는 것이 이해되어야 한다. 대신에, 개시된 특정 특징들 및 동작들은 예시하는 데 유용한 청구항들의 실시예들로서 이해되어야 한다.

Claims (30)

  1. 디스플레이 패널의 로컬 수동 매트릭스(local passive matrix, LPM)를 동작시키는 방법으로서,
    픽셀 드라이버 칩에서 데이터를 수신하는 단계 - 상기 픽셀 드라이버 칩은 디스플레이 기판의 디스플레이 영역 내에 산재된 복수의 픽셀 드라이버 칩들 중 하나이고, 상기 픽셀 드라이버 칩은 복수의 디스플레이 로우(row)들에 배열된 LED들의 LPM 그룹에 커플링됨 -; 및
    상기 LED들의 LPM 그룹을 한 번에 하나의 디스플레이 로우씩 구동하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 다수의 디스플레이 로우들은 단일 디스플레이 로우의 에미션(emission) 동안 업데이트되는, 방법.
  3. 제2항에 있어서, 각각의 픽셀 드라이버 칩은 제1 LPM 그룹에 커플링된 제1 드라이버 슬라이스, 및 상기 제1 LPM 그룹으로부터 상기 픽셀 드라이버 칩의 반대측 상의 제2 LPM 그룹에 커플링된 제2 드라이버 슬라이스를 포함하고, 상기 제1 드라이버 슬라이스는 제1 에미션 클록 위상을 수신하고, 상기 제2 드라이버 슬라이스는 제2 에미션 클록 위상을 수신하는, 방법.
  4. 제3항에 있어서, 각각의 LPM 그룹에 대한 데이터 업데이트 시간은 상기 제1 에미션 클록 위상과 상기 제2 에미션 클록 위상 사이의 타이밍 지연(toffset)에 의해 바운딩되는(bounded), 방법.
  5. 제2항에 있어서, 각각의 픽셀 드라이버 칩은 제1 LPM 그룹에 커플링된 제1 드라이버 슬라이스, 및 상기 제1 LPM 그룹으로부터 상기 픽셀 드라이버 칩의 반대측 상의 제2 LPM 그룹에 커플링된 제2 드라이버 슬라이스를 포함하고, 상기 제1 및 제2 드라이버 슬라이스들은 동일한 에미션 클록 위상을 수신하는, 방법.
  6. 제1항에 있어서,
    매트릭스 로우 N+1의 에미션 동안 픽셀 드라이버 칩 N+1 슬라이스 0에 대한 데이터 업데이트를 완료하는 단계;
    픽셀 드라이버 칩 N+2의 상태를 체크하는 단계;
    픽셀 드라이버 칩 N+2의 상태가 활성이면,
    매트릭스 로우 N+1의 에미션 동안 픽셀 드라이버 칩 N+2 슬라이스 0에 대한 데이터 업데이트를 시작하고;
    매트릭스 로우 N+2의 에미션 동안 픽셀 드라이버 칩 N+2 슬라이스 0에 대한 데이터 업데이트를 완료하는 단계;
    픽셀 드라이버 칩 N+2의 상태가 비활성이면,
    매트릭스 로우 N+1의 에미션 동안 픽셀 드라이버 칩 N+1 슬라이스 1에 대한 데이터 업데이트를 시작하고;
    매트릭스 로우 N+2의 에미션 동안 픽셀 드라이버 칩 N+1 슬라이스 1에 대한 데이터 업데이트를 완료하는 단계를 추가로 포함하는, 방법.
  7. 제1항에 있어서, 상기 픽셀 드라이버 칩 N+2의 상태가 비활성이고, 픽셀 드라이버 칩 N+1 슬라이스 0에 대한 데이터 업데이트를 완료하는 것과 매트릭스 로우 N+1의 에미션을 시작하는 것 사이의 제1 시간 갭이 픽셀 드라이버 칩 N+1 슬라이스 1에 대한 데이터 업데이트를 완료하는 것과 매트릭스 로우 N+2의 에미션을 시작하는 것 사이의 제2 시간 갭보다 작도록, 매트릭스 로우 N+2의 제1 에미터 로우의 에미션을 지연시키는 단계를 추가로 포함하는, 방법.
  8. 제1항에 있어서,
    매트릭스 로우 N에 대한 픽셀 드라이버 칩 N 슬라이스 0에 대한 데이터 업데이트를 시작하는 단계;
    매트릭스 로우 N의 에미션 동안 픽셀 드라이버 칩 N 슬라이스 0에 대한 데이터 업데이트를 완료하는 단계;
    매트릭스 로우 N+1에 대한 픽셀 드라이버 칩 N 슬라이스 1에 대한 데이터 업데이트를 시작하는 단계;
    매트릭스 로우 N의 에미션 동안 픽셀 드라이버 칩 N 슬라이스 1에 대한 데이터 업데이트를 완료하는 단계; 및
    픽셀 드라이버 칩 N 슬라이스 0에 대한 데이터 업데이트를 완료하는 것과 매트릭스 로우 N의 에미션을 시작하는 것 사이의 제1 시간 갭이 픽셀 드라이버 칩 N 슬라이스 1에 대한 데이터 업데이트를 완료하는 것과 매트릭스 로우 N+1의 에미션을 시작하는 것 사이의 제2 시간 갭보다 작도록, 매트릭스 로우 N+1의 제1 에미터 로우의 에미션을 지연시키는 단계를 추가로 포함하는, 방법.
  9. 제8항에 있어서, 픽셀 드라이버 칩 N+2의 상태를 체크하고, 픽셀 드라이버 칩 N+2인 경우, 픽셀 드라이버 칩 N+2의 상태가 활성이면,
    매트릭스 로우 N+2에 대한 픽셀 드라이버 칩 N+2 슬라이스 0에 대한 데이터 업데이트를 시작하고;
    매트릭스 로우 N+2의 에미션 동안 픽셀 드라이버 칩 N+2 슬라이스 0에 대한 데이터 업데이트를 완료하는 단계를 추가로 포함하는, 방법.
  10. 제8항에 있어서, 픽셀 드라이버 칩 N+2의 상태를 체크하고, 픽셀 드라이버 칩 N+2인 경우, 픽셀 드라이버 칩 N+2의 상태가 비활성이면,
    매트릭스 로우 N+2에 대한 픽셀 드라이버 칩 N+1 슬라이스 1에 대한 데이터 업데이트를 시작하고;
    매트릭스 로우 N+2의 에미션 동안 픽셀 드라이버 칩 N+1 슬라이스 1에 대한 데이터 업데이트를 완료하는 단계를 추가로 포함하는, 방법.
  11. 제1항에 있어서, 상기 LED들의 LPM 그룹을 한 번에 하나의 디스플레이 로우씩 구동하는 단계는 제1 디스플레이 로우 내의 제1 LED 컬러, 제2 LED 컬러, 및 제3 LED 컬러를 구동하는 한편 제2 디스플레이 로우 내의 상기 제3 LED 컬러를 또한 구동하는 단계를 포함하고, 상기 제1 및 제2 디스플레이 로우들 내의 상기 제3 LED 컬러는 상기 제1 디스플레이 로우 내의 상기 제1 LED 컬러 및 상기 제2 LED 컬러보다 더 긴 시간 기간 동안 구동되는, 방법.
  12. 로컬 수동 매트릭스 디스플레이로서,
    픽셀 드라이버 칩들의 제1 로우에 배열된 제1 픽셀 드라이버 칩;
    픽셀 드라이버 칩들의 제2 로우에 배열된 제2 픽셀 드라이버 칩; 및
    상기 픽셀 드라이버 칩들의 제1 로우와 제2 로우 사이의 로우 내에 분포된 복수의 프라이머리(primary) 로우 드라이버 칩들을 포함하는, 디스플레이.
  13. 제12항에 있어서, 상기 프라이머리 로우 드라이버 칩들의 제1 부분은 상기 드라이버 칩들의 제1 로우를 동작시키기 위한 것이고, 상기 프라이머리 로우 드라이버 칩들의 제2 부분은 상기 픽셀 드라이버 칩들의 제2 로우를 동작시키기 위한 것인, 디스플레이.
  14. 제13항에 있어서, 상기 프라이머리 로우 드라이버 칩들의 제1 부분은 제1 에미션 클록 라인 및 제1 데이터 클록 라인에 커플링되고, 상기 프라이머리 로우 드라이버 칩들의 제2 부분은 제2 에미션 클록 라인 및 제2 데이터 클록 라인에 커플링된, 디스플레이.
  15. 제14항에 있어서, 상기 제1 및 제2 에미션 클록 라인들은 에미션 클록 버스 라인에 커플링되고, 상기 제1 및 제2 데이터 클록 라인들은 데이터 클록 버스 라인에 커플링된, 디스플레이.
  16. 제15항에 있어서, 상기 픽셀 드라이버 칩들의 제1 로우와 제2 로우 사이의 로우 내에 분포된 복수의 리던던트(redundant) 로우 드라이버 칩들을 추가로 포함하는, 디스플레이.
  17. 제13항에 있어서, 상기 리던던트 로우 드라이버 칩들의 제1 부분은 상기 제1 에미션 클록 라인 및 상기 제1 데이터 클록 라인에 커플링되고, 상기 리던던트 로우 드라이버 칩들의 제2 부분은 상기 제2 에미션 클록 라인 및 상기 제2 데이터 클록 라인에 커플링된, 디스플레이.
  18. 로컬 수동 매트릭스 타일형(tiled) 디스플레이로서,
    외부 제어 회로; 및
    나란히 배열된 복수의 타일들을 포함하며, 각각의 타일은,
    상기 타일의 길이로 이어지는 버스 라인; 및
    상기 버스 라인으로부터 로우 드라이버 칩들의 대응하는 복수의 로우들로 연장되는 신호 라인 번들(bundle)들의 복수의 로우들을 포함하고;
    각각의 타일에 대한 상기 버스 라인은 상기 외부 제어 회로와 커플링된, 디스플레이.
  19. 제18항에 있어서, 상기 타일들 중 하나에 컷아웃(cutout)을 추가로 포함하는, 디스플레이.
  20. 제18항에 있어서, 다수의 타일들에 걸쳐 연장되는 컷아웃을 추가로 포함하는, 디스플레이.
  21. 제18항에 있어서, 상기 신호 라인 번들들의 복수의 로우들은 에미션 클록 라인들의 복수의 로우들, 및 데이터 클록 라인들의 복수의 로우들을 포함하는, 디스플레이.
  22. 로컬 수동 매트릭스 디스플레이로서,
    디스플레이 기판의 디스플레이 영역 내에 산재된 복수의 픽셀 드라이버 칩들
    - 상기 복수의 픽셀 드라이버 칩 내의 픽셀 드라이버 칩은 복수의 디스플레이 로우들에 배열된 대응하는 복수의 픽셀들에 인접함 -;
    상기 복수의 픽셀들의 발광 다이오드(LED)들의 제1 로우와 커플링된 상기 픽셀 드라이버 칩의 제1 단자;
    상기 복수의 픽셀들의 LED들의 제2 로우와 커플링된 상기 픽셀 드라이버 칩의 제2 단자;
    상기 복수의 픽셀들의 LED들의 제1 컬럼(column)과 커플링된 제3 단자 - 상기 LED들의 제1 컬럼은 상기 LED들의 제1 로우의 제1 LED 및 상기 LED들의 제2 로우의 제1 LED를 포함함 -; 및
    상기 복수의 픽셀들의 LED들의 제2 컬럼과 커플링된 제4 단자 - 상기 LED들의 제2 컬럼은 상기 LED들의 제1 로우의 제2 LED 및 상기 LED들의 제2 로우의 제2 LED를 포함함 -를 포함하는, 디스플레이.
  23. 제22항에 있어서, 상기 제3 단자는 상기 픽셀 드라이버 칩의 제1 출력 드라이버와 커플링되고, 상기 제4 단자는 상기 픽셀 드라이버 칩의 제2 출력 드라이버와 커플링된, 디스플레이.
  24. 제23항에 있어서, 상기 픽셀 드라이버 칩은 LED들의 복수의 컬럼들과 커플링된 복수의 출력 드라이버들을 포함하는, 디스플레이.
  25. 제22항에 있어서, 상기 픽셀 드라이버 칩은 픽셀 드라이버 칩들의 로우 내에 있고, 상기 픽셀 드라이버 칩들의 로우는 상기 디스플레이 기판을 가로지르는 라인 내에 있는, 디스플레이.
  26. 제22항에 있어서, 상기 픽셀 드라이버 칩은 픽셀 드라이버 칩들의 로우 내에 있고, 상기 픽셀 드라이버 칩들의 로우는 상기 디스플레이 영역의 에지를 따라 만곡되는, 디스플레이.
  27. 로컬 수동 매트릭스 디스플레이로서,
    디스플레이 기판의 디스플레이 영역 내에 산재된 복수의 픽셀 드라이버 칩들
    - 상기 복수의 픽셀 드라이버 칩 내의 픽셀 드라이버 칩은 복수의 디스플레이 로우들에 배열된 대응하는 복수의 픽셀들에 인접함 -;
    제1 디스플레이 로우 내의 제1 에미션 컬러의 LED들의 제1 그룹 및 제2 에미션 컬러의 LED들의 제2 그룹과 커플링된 상기 픽셀 드라이버 칩의 제1 단자; 및
    상기 제1 디스플레이 로우 내의 제3 에미션 컬러의 LED들의 제3 그룹과 커플링된 상기 픽셀 드라이버 칩의 제2 단자를 포함하는, 디스플레이.
  28. 제27항에 있어서,
    상기 제1 에미션 컬러의 LED들의 제1 컬럼과 커플링된 제3 단자 - 상기 LED들의 제1 컬럼은 상기 LED들의 제1 그룹과 중첩함 -;
    상기 제2 에미션 컬러의 LED들의 제2 컬럼과 커플링된 제4 단자 - 상기 LED들의 제2 컬럼은 상기 LED들의 제2 그룹과 중첩함 -; 및
    상기 제3 에미션 컬러의 LED들의 제3 컬럼과 커플링된 제5 단자 - 상기 LED들의 제3 컬럼은 상기 LED들의 제3 그룹과 중첩함 -를 추가로 포함하는, 디스플레이.
  29. 제28항에 있어서,
    제2 디스플레이 로우 내의 상기 제1 에미션 컬러의 LED들의 제4 그룹 및 상기 제2 에미션 컬러의 LED들의 제5 그룹과 커플링된 상기 픽셀 드라이버 칩의 제6 단자를 추가로 포함하고,
    상기 픽셀 드라이버 칩의 제2 단자는 상기 제2 디스플레이 로우 내의 상기 제3 에미션 컬러의 LED들의 제6 그룹과 커플링된, 디스플레이.
  30. 제27항에 있어서, 상기 복수의 픽셀 드라이버 칩들은 상기 디스플레이 기판 내에 매설되는, 디스플레이.
KR1020207032155A 2018-05-09 2019-04-23 로컬 수동 매트릭스 디스플레이 KR102545633B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237020233A KR20230098350A (ko) 2018-05-09 2019-04-23 로컬 수동 매트릭스 디스플레이

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862669293P 2018-05-09 2018-05-09
US62/669,293 2018-05-09
US16/272,492 2019-02-11
US16/272,492 US11263963B2 (en) 2018-05-09 2019-02-11 Local passive matrix display
PCT/US2019/028779 WO2019217070A1 (en) 2018-05-09 2019-04-23 Local passive matrix display

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237020233A Division KR20230098350A (ko) 2018-05-09 2019-04-23 로컬 수동 매트릭스 디스플레이

Publications (2)

Publication Number Publication Date
KR20200139804A true KR20200139804A (ko) 2020-12-14
KR102545633B1 KR102545633B1 (ko) 2023-06-22

Family

ID=68463296

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237020233A KR20230098350A (ko) 2018-05-09 2019-04-23 로컬 수동 매트릭스 디스플레이
KR1020207032155A KR102545633B1 (ko) 2018-05-09 2019-04-23 로컬 수동 매트릭스 디스플레이

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237020233A KR20230098350A (ko) 2018-05-09 2019-04-23 로컬 수동 매트릭스 디스플레이

Country Status (6)

Country Link
US (3) US11263963B2 (ko)
EP (1) EP3791381A1 (ko)
JP (2) JP7133036B2 (ko)
KR (2) KR20230098350A (ko)
CN (1) CN112136172A (ko)
WO (1) WO2019217070A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190019448A1 (en) * 2017-07-12 2019-01-17 Oculus Vr, Llc Redundant microleds of multiple rows for compensation of defective microled
US11263963B2 (en) 2018-05-09 2022-03-01 Apple Inc. Local passive matrix display
US10854129B2 (en) * 2018-06-18 2020-12-01 Apple Inc. Hybrid architecture for zero border display
JP2020027273A (ja) * 2018-08-09 2020-02-20 シャープ株式会社 バックライト装置およびそれを備える表示装置
JP7407535B2 (ja) * 2019-07-26 2024-01-04 シナプティクス インコーポレイテッド 表示ドライバｉｃチップ、表示モジュール及び表示パネルの駆動方法
CN110400535B (zh) 2019-08-27 2022-04-19 武汉天马微电子有限公司 显示面板及显示装置
CN110767149B (zh) * 2019-11-18 2021-10-22 合肥京东方卓印科技有限公司 栅极驱动电路、显示装置及修复方法
EP3872797A1 (en) 2020-02-27 2021-09-01 Apple Inc. Local active matrix architecture
JP7480318B2 (ja) * 2020-03-31 2024-05-09 アップル インコーポレイテッド 画素ドライバの冗長スキーム
US12119333B2 (en) * 2020-07-08 2024-10-15 Lg Electronics Inc. Display apparatus using semiconductor light-emitting device
KR20220010202A (ko) * 2020-07-17 2022-01-25 삼성전자주식회사 디스플레이 장치, 발광 다이오드 모듈
CN113437094B (zh) * 2021-06-29 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
US20230087088A1 (en) * 2021-09-23 2023-03-23 Apple Inc. Local Passive Matrix Displays
US11810499B2 (en) * 2022-01-28 2023-11-07 Prilit Optronics, Inc. Micro-light-emitting diode display panel
KR20230139930A (ko) * 2022-03-28 2023-10-06 삼성디스플레이 주식회사 표시 장치의 검사 방법
US12073763B2 (en) * 2022-05-23 2024-08-27 BOE MLED Technology Co., Ltd. Pixel unit, display substrate and driving method thereof, and display apparatus
TWI817641B (zh) * 2022-08-04 2023-10-01 大陸商北京集創北方科技股份有限公司 基於相位補償之oled顯示驅動方法、oled顯示驅動晶片及oled顯示裝置
US20240054936A1 (en) * 2022-08-15 2024-02-15 Apple Inc. Emission row shuffling for pulsed electronic displays
CN115273739B (zh) * 2022-09-26 2023-01-24 惠科股份有限公司 显示面板、驱动方法及显示设备
CN115832140A (zh) * 2022-12-12 2023-03-21 湖北长江新型显示产业创新中心有限公司 一种显示装置及其显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110044289A (ko) * 2008-08-14 2011-04-28 글로벌 오엘이디 테크놀러지 엘엘씨 임베디드 구동 칩을 갖는 디스플레이 디바이스
KR20110098912A (ko) * 2008-11-17 2011-09-02 글로벌 오엘이디 테크놀러지 엘엘씨 칩렛과 하이브리드 드라이브를 구비한 디스플레이 디바이스
KR20140019222A (ko) * 2012-08-06 2014-02-14 소니 주식회사 표시 패널, 표시 장치 및 전자 기기

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4780815B2 (ja) 1999-08-26 2011-09-28 三洋電機株式会社 エレクトロルミネッセンス表示装置の駆動方法
US6582980B2 (en) 2001-01-30 2003-06-24 Eastman Kodak Company System for integrating digital control with common substrate display devices
GB2371910A (en) 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
JP2005257757A (ja) 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd 表示装置及び表示方法
US8497821B2 (en) * 2009-02-16 2013-07-30 Global Oled Technology Llc Chiplet display device with serial control
US8279145B2 (en) * 2009-02-17 2012-10-02 Global Oled Technology Llc Chiplet driver pairs for two-dimensional display
JP2010217344A (ja) * 2009-03-13 2010-09-30 Sharp Corp 表示装置及びその駆動方法
US8698391B2 (en) 2009-04-29 2014-04-15 Global Oled Technology Llc Chiplet display with oriented chiplets and busses
US8125418B2 (en) * 2009-06-26 2012-02-28 Global Oled Technology Llc Passive-matrix chiplet drivers for displays
CN103155202B (zh) * 2010-10-15 2016-06-08 全球Oled科技有限责任公司 具有多个无源矩阵控制器的芯片显示器
CN103854596A (zh) 2012-11-29 2014-06-11 利亚德光电股份有限公司 Led显示器
US9153171B2 (en) * 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
JP2015197543A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
US20160180821A1 (en) * 2014-12-23 2016-06-23 Intel Corporation Distributed memory panel
CN107735832B (zh) * 2015-06-05 2021-10-22 苹果公司 显示面板的发光控制装置和方法
CN113345362B (zh) * 2015-06-10 2024-02-02 苹果公司 显示面板冗余方案
US10255834B2 (en) * 2015-07-23 2019-04-09 X-Celeprint Limited Parallel redundant chiplet system for controlling display pixels
CN107403603B (zh) * 2017-09-22 2020-03-17 深圳市云智科技有限公司 Led扫描显示屏的控制电路
US11263963B2 (en) 2018-05-09 2022-03-01 Apple Inc. Local passive matrix display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110044289A (ko) * 2008-08-14 2011-04-28 글로벌 오엘이디 테크놀러지 엘엘씨 임베디드 구동 칩을 갖는 디스플레이 디바이스
KR20110098912A (ko) * 2008-11-17 2011-09-02 글로벌 오엘이디 테크놀러지 엘엘씨 칩렛과 하이브리드 드라이브를 구비한 디스플레이 디바이스
KR20140019222A (ko) * 2012-08-06 2014-02-14 소니 주식회사 표시 패널, 표시 장치 및 전자 기기

Also Published As

Publication number Publication date
US20230316998A1 (en) 2023-10-05
US20220208091A1 (en) 2022-06-30
US20190347985A1 (en) 2019-11-14
EP3791381A1 (en) 2021-03-17
US11263963B2 (en) 2022-03-01
KR20230098350A (ko) 2023-07-03
JP7133036B2 (ja) 2022-09-07
US11645976B2 (en) 2023-05-09
JP2022179479A (ja) 2022-12-02
WO2019217070A1 (en) 2019-11-14
JP2021523405A (ja) 2021-09-02
CN112136172A (zh) 2020-12-25
JP7483807B2 (ja) 2024-05-15
KR102545633B1 (ko) 2023-06-22

Similar Documents

Publication Publication Date Title
KR102545633B1 (ko) 로컬 수동 매트릭스 디스플레이
JP7422869B2 (ja) アレイ基板、表示パネル、スプライシング表示パネル、及び表示駆動方法
KR102577240B1 (ko) 타일드 표시 장치
US11727850B2 (en) Hybrid architecture for zero border display
EP3422414B1 (en) Led display panel and display using the same
KR101015312B1 (ko) 유기전계발광 표시장치 및 그의 모기판
TWI692096B (zh) 顯示裝置
CN109872684B (zh) 一种显示面板、显示装置和显示面板的驱动方法
JP5338605B2 (ja) 自発光素子パネル、画像表示装置、および、自発光素子のパッシブ駆動方法
CN114170891B (zh) 显示基板和显示装置
US20050104822A1 (en) Self light emission display device
JP2007065614A (ja) エレクトロルミネセンス表示装置及びその駆動方法並びにエレクトロルミネセンス表示パネル
JP2024528762A (ja) 表示装置、表示パネル及びその駆動方法
KR20240102557A (ko) 표시 장치
CN118658380A (zh) 显示面板及显示装置、拼接显示装置
KR20160047647A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right