KR20200134359A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200134359A
KR20200134359A KR1020190059328A KR20190059328A KR20200134359A KR 20200134359 A KR20200134359 A KR 20200134359A KR 1020190059328 A KR1020190059328 A KR 1020190059328A KR 20190059328 A KR20190059328 A KR 20190059328A KR 20200134359 A KR20200134359 A KR 20200134359A
Authority
KR
South Korea
Prior art keywords
electrode
insulating layer
disposed
sub
light emitting
Prior art date
Application number
KR1020190059328A
Other languages
English (en)
Inventor
유제원
공태진
이희근
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190059328A priority Critical patent/KR20200134359A/ko
Priority to CN202080032756.8A priority patent/CN113785401A/zh
Priority to PCT/KR2020/004316 priority patent/WO2020235803A1/ko
Priority to EP20810061.0A priority patent/EP3975256A4/en
Priority to US17/609,882 priority patent/US20220216373A1/en
Publication of KR20200134359A publication Critical patent/KR20200134359A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)

Abstract

표시 장치 및 이의 제조 방법이 제공된다. 표시 장치는 기판, 상기 기판 상에서 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 기판 상에서 상기 제1 전극 및 상기 제2 전극의 적어도 일부를 덮도록 배치된 제1 절연층 및 상기 제1 절연층 상에서 상기 제1 전극과 상기 제2 전극 사이에 배치된 적어도 하나의 제1 발광 소자를 포함하고, 상기 제1 절연층은, 친수성을 갖는 재료를 포함하는 제1 부분 및 상기 제1 부분 이외의 영역으로 소수성을 갖는 재료를 포함하는 제2 부분을 포함하는 제1 서브 절연층 및 상기 제1 서브 절연층 하부에 위치한 제2 서브 절연층을 포함하고, 상기 제1 발광 소자의 적어도 일부는 상기 제1 부분 상에 배치된다.

Description

표시 장치 및 이의 제조 방법{Display device and method for manufacturing the same}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다. 또한, 기존의 무기 발광 다이오드 소자의 한계로 지적되었던 제조 공정에 있어서도, 유전영동(Dielectrophoresis, DEP)법을 이용한 전사방법이 개발되었다. 이에 유기 발광 다이오드에 비해 내구성 및 효율이 우수한 무기 발광 다이오드에 대한 연구가 지속되고 있다.
본 발명이 해결하고자 하는 과제는 이웃하는 화소 사이에 위치하는 구조물이 생략되고, 발광 소자의 정렬도가 개선된 표시 장치를 제공하고자 하는 것이다.
또한, 본 발명이 해결하고자 하는 과제는 일정 영역 내에 발광 소자를 선택적으로 배치시키는 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에서 서로 이격되어 배치된 제1 전극 및 제2 전극, 상기 기판 상에서 상기 제1 전극 및 상기 제2 전극의 적어도 일부를 덮도록 배치된 제1 절연층 및 상기 제1 절연층 상에서 상기 제1 전극과 상기 제2 전극 사이에 배치된 적어도 하나의 제1 발광 소자를 포함하고, 상기 제1 절연층은, 친수성을 갖는 재료를 포함하는 제1 부분 및 상기 제1 부분 이외의 영역으로 소수성을 갖는 재료를 포함하는 제2 부분을 포함하는 제1 서브 절연층 및 상기 제1 서브 절연층 하부에 위치한 제2 서브 절연층을 포함하고, 상기 제1 발광 소자의 적어도 일부는 상기 제1 부분 상에 배치된다.
상기 제1 부분은 상기 제1 전극과 상기 제2 전극 사이에 위치할 수 있다.
상기 제1 부분은 물에 대한 접촉각이 5°이하이고 상기 제2 부분은 물에 대한 접촉각이 100° 이상일 수 있다.
상기 제1 절연층은 실리콘 옥시카바이드를 포함하며, 상기 제1 부분은 상기 제2 부분보다 산소 원자의 농도가 크고, 상기 제2 부분은 상기 제1 부분보다 불소 원자의 농도가 클 수 있다.
상기 제1 부분은 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 일 측부들과 부분적으로 중첩하도록 배치될 수 있다.
상기 제2 부분은 상기 제1 전극의 상기 제2 전극과 대향하지 않는 타 측부 및 상기 제2 전극의 상기 제1 전극과 대향하지 않는 타 측부와 중첩할 수 있다.
상기 제1 부분이 위치한 영역인 제1 영역 및 상기 제2 부분이 위치한 제2 영역이 정의되고, 상기 제2 영역은 상기 제1 영역을 둘러쌀 수 있다.
상기 제1 발광 소자는 상기 제2 영역에 배치된 상기 제1 발광 소자의 밀도보다 상기 제1 영역에 배치된 상기 제1 발광 소자의 밀도가 클 수 있다.
상기 제1 발광 소자에서 광이 방출된 영역이 출사되는 발광 영역이 정의되고, 상기 발광 영역은 상기 제1 영역을 포함할 수 있다.
상기 기판 상에서 서로 이격되어 배치된 제3 전극 및 제4 전극을 더 포함하고, 상기 제1 절연층은 상기 제3 전극과 상기 제4 전극 상에도 배치되며, 상기 제1 부분은 상기 제3 전극과 상기 제4 전극 사이에도 위치하고, 상기 제3 전극과 상기 제2 전극 사이에는 상기 제2 부분이 위치할 수 있다.
상기 제3 전극과 상기 제4 전극 사이에서 상기 제1 부분 상에 배치된 적어도 하나의 제2 발광 소자를 더 포함하고, 상기 제2 발광 소자는 상기 제1 발광 소자와 다른 파장대의 광을 방출할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되고, 제1 방향으로 연장된 제1 전극, 상기 제1 방향으로 연장되어 배치되고, 상기 제1 전극과 상기 제1 방향과 다른 제2 방향으로 이격된 제2 전극, 상기 제1 전극 및 상기 제2 전극의 적어도 일부를 덮도록 배치된 제1 절연층 및 상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 절연층 상에 배치된 적어도 하나의 발광 소자를 포함하고, 상기 제1 절연층은, 친수성을 갖는 재료를 포함하고 상기 제1 전극과 상기 제2 전극 사이의 영역에 위치한 제1 부분 및 소수성을 갖는 재료를 포함하고 상기 제1 부분 이외의 영역인 제2 부분을 포함한다.
상기 제1 전극과 상기 제2 방향으로 이격된 제3 전극을 더 포함하고, 상기 제1 절연층은 상기 제3 전극 상에 배치되도록 연장되고, 상기 제1 전극과 상기 제3 전극 사이에는 상기 제2 부분이 위치하고, 상기 제1 전극과 상기 제2 전극 사이에 배치된 상기 발광 소자의 밀도는상기 제2 전극과 상기 제3 전극 사이에 배치된 상기 발광 소자의 밀도보다 클 수 있다.
상기 제1 부분은 물에 대한 접촉각이 5°이하이고 상기 제2 부분은 물에 대한 접촉각이 100° 이상일 수 있다.
상기 제1 절연층은 상기 제1 부분과 상기 제2 부분 하부에 위치한 서브 절연층을 더 포함할 수 있다.
적어도 하나의 상기 제1 부분은 상기 제1 방향으로 서로 이격되고, 상기 제1 부분 사이의 영역에는 상기 제2 부분이 위치할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 기판, 상기 기판 상에 서로 이격되어 배치된 제1 전극 및 제2 전극, 및 상기 제1 전극 및 상기 제2 전극을 덮는 제1 절연층을 형성하는 단계, 상기 제1 절연층 상에 친수성을 갖는 재료를 포함하는 제1 부분 및 소수성을 갖는 재료를 포함하는 제2 부분을 형성하는 단계 및 상기 제1 부분 상에서 상기 제1 전극과 상기 제2 전극 사이에 발광 소자를 배치하는 단계를 포함한다.
상기 제1 부분 및 상기 제2 부분을 형성하는 단계는, 상기 제1 절연층 상에 제1 플라즈마를 조사하여 상기 제1 부분을 형성하는 단계 및 상기 제1 부분 상에서 상기 제1 전극과 상기 제2 전극 사이의 영역에 제2 플라즈마를 조사하여 상기 제2 부분을 형성하는 단계를 포함할 수 있다.
상기 제1 절연층은 실리콘 옥시카바이드를 포함하며, 상기 제1 플라즈마는 불소(F)계 플라즈마이고 상기 제2 플라즈마는 산소(O)계 플라즈마일 수 있다.
상기 제1 절연층은 상기 제1 부분과 상기 제2 부분 하부에 위치한 서브 절연층을 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 친수성 영역과 소수성 영역을 포함하는 제1 절연층을 포함하고, 발광 소자는 친수성 영역 내에 선택적으로 배치될 수 있다. 표시 장치는 발광 소자가 배치되는 영역 이외의 영역에 남게 되는 발광 소자의 수를 최소화할 수 있고, 이웃한 화소 사이에 별도의 구조물이 생략되더라도 발광 소자를 특정 위치 내에 정렬시킬 수 있다. 이에 따라, 표시 장치는 화소의 크기가 작아지더라도 다른 화소와 구분하여 발광 소자를 정렬시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 3은 도 2의 X1-X1'선을 따라 자른 단면을 개략적으로 도시하는 단면도이다.
도 4는 도 3의 Q 부분을 확대한 확대도이다.
도 5는 일 실시예에 따른 제1 절연층 상에 잉크가 분사된 것을 나타내는 개략도이다.
도 6은 도 2의 X2-X2'선을 따라 다른 단면을 개략적으로 도시하는 단면도이다.
도 7은 일 실시예에 따른 표시 장치의 부분적인 단면을 개략적으로 도시하는 단면도이다.
도 8은 도 2의 Xa-Xa'선, Xb-Xb'선 및 Xc-Xc'선을 따라 자른 단면도이다.
도 9는 일 실시예에 따른 발광 소자의 개략도이다.
도 10은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
도 11 내지 도 18은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 개략도들이다.
도 19 및 도 20은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도들이다.
도 21은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 22는 도 21의 표시 장치의 일 서브 화소의 단면을 개략적으로 나타내는 단면도이다.
도 23은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다.
도 24는 도 23의 표시 장치의 일 서브 화소의 단면을 개략적으로 나타내는 단면도이다.
도 25는 도 23의 표시 장치의 3개의 서브 화소를 나타내는 평면도이다.
도 26 내지 도 28은 도 25의 표시 장치의 제조 공정 중 일부를 나타내는 개략적인 단면도들이다.
도 29는 다른 실시예에 따른 발광 소자의 개략도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 LED 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, LED 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(10)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(10)의 표시 영역(DA)의 형상 또한 표시 장치(10)의 전반적인 형상과 유사할 수 있다. 도 1에서는 가로가 긴 직사각형 형상의 표시 장치(10) 및 표시 영역(DA)이 예시되어 있다.
표시 장치(10)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다.
표시 영역(DA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니고 각 변이 제1 방향(DR1)에 대해 기울어진 마름모 형상일 수도 있다. 화소(PX)들 각각은 특정 파장대의 광을 방출하는 발광 소자(300)를 하나 이상 포함하여 특정 색을 표시할 수 있다.
도 2는 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면도이다.
도 2를 참조하면, 복수의 화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 색의 광을 발광하고, 제2 서브 화소(PX2)는 제2 색의 광을 발광하며, 제3 서브 화소(PX3)는 제3 색의 광을 발광할 수 있다. 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색일 수 있으나, 이에 제한되지 않고, 각 서브 화소(PXn)들이 동일한 색의 광을 발광할 수도 있다. 또한, 도 2에서는 화소(PX)가 3 개의 서브 화소(PXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(PXn)들을 포함할 수 있다.
한편, 본 명세서에서 각 구성요소들을 지칭하는 '제1', '제2'등이 사용되나, 이는 상기 구성요소들을 단순히 구별하기 위해 사용되는 것이며, 반드시 해당 구성요소를 의미하는 것은 아니다. 즉, 제1, 제2 등으로 정의된 구성이 반드시 특정 구조 또는 위치에 제한되는 구성은 아니며, 경우에 따라서는 다른 번호들이 부여될 수 있다. 따라서, 각 구성요소들에 부여된 번호는 도면 및 이하의 서술을 통해 설명될 수 있으며, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA)으로 정의되는 영역을 포함할 수 있다. 제1 서브 화소(PX1)는 제1 발광 영역(EMA1)을, 제2 서브 화소(PX2)는 제2 발광 영역(EMA2)을, 제3 서브 화소(PX3)는 제3 발광 영역(EMA2)을 포함할 수 있다. 발광 영역(EMA)은 표시 장치(10)에 포함되는 발광 소자(300)가 배치되어 특정 파장대의 광이 출사되는 영역으로 정의될 수 있다. 발광 소자(300)는 후술할 바와 같이 활성층(330, 도 9에 도시)을 포함하고, 활성층(330)은 특정 파장대의 광을 방향성 없이 방출할 수 있다. 즉, 발광 소자(300)의 활성층(330)에서 방출된 광들은 발광 소자(300)의 양 단부 방향을 포함하여, 발광 소자(300)의 측면 방향으로도 방출될 수 있다. 각 서브 화소(PXn)의 발광 영역(EMA)은 발광 소자(300)가 배치된 영역을 포함하여, 발광 소자(300)와 인접한 영역으로 발광 소자(300)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 또한, 이에 제한되지 않고, 발광 영역(EMA)은 발광 소자(300)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(300)들은 각 서브 화소(PXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역(EMA)을 형성할 수 있다.
도면에 도시되지 않았으나, 표시 장치(10)의 각 서브 화소(PXn)들은 발광 영역(EMA) 이외의 영역으로 정의된 비발광 영역을 포함할 수 있다. 비발광 영역은 발광 소자(300)가 배치되지 않고, 발광 소자(300)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역으로 정의될 수 있다.
표시 장치(10)의 각 서브 화소(PXn)는 복수의 전극(210, 220), 발광 소자(300) 및 적어도 하나의 절연층(510, 520, 550, 도 8에 도시)을 포함할 수 있다.
복수의 전극(210, 220)은 발광 소자(300)들과 전기적으로 연결되고, 발광 소자(300)가 특정 파장대의 광을 방출하도록 소정의 전압을 인가 받을 수 있다. 또한, 각 전극(210, 220)의 적어도 일부는 발광 소자(300)를 정렬하기 위해 서브 화소(PXn) 내에 전기장을 형성하는 데에 활용될 수 있다.
복수의 전극(210, 220)은 제1 전극(210) 및 제2 전극(220)을 포함할 수 있다. 예시적인 실시예에서, 제1 전극(210)은 각 서브 화소(PXn) 마다 분리된 화소 전극이고, 제2 전극(220)은 각 서브 화소(PXn)를 따라 공통으로 연결된 공통 전극일 수 있다. 제1 전극(210)과 제2 전극(220) 중 어느 하나는 발광 소자(300)의 애노드(Anode) 전극이고, 다른 하나는 발광 소자(300)의 캐소드(Cathode) 전극일 수 있다. 다만, 이에 제한되지 않으며 그 반대의 경우일 수도 있다.
제1 전극(210)과 제2 전극(220)은 각각 제1 방향(DR1)으로 연장되어 배치되는 전극 줄기부(210S, 220S)와 전극 줄기부(210S, 220S)에서 제1 방향(DR1)과 교차하는 방향인 제2 방향(DR2)으로 연장되어 분지되는 적어도 하나의 전극 가지부(210B, 220B)를 포함할 수 있다.
제1 전극(210)은 제1 방향(DR1)으로 연장되어 배치되는 제1 전극 줄기부(210S)와 제1 전극 줄기부(210S)에서 분지되어 제2 방향(DR2)으로 연장된 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다.
임의의 일 화소의 제1 전극 줄기부(210S)는 양 단이 각 서브 화소(PXn) 사이에서 이격되어 종지하되, 동일 행(예컨대, 제1 방향(DR1)으로 인접한)에서 이웃하는 서브 화소의 제1 전극 줄기부(210S)와 실질적으로 동일 직선 상에 놓일 수 있다. 각 서브 화소(PXn)에 배치되는 제1 전극 줄기부(210S)들은 양 단이 상호 이격됨으로써 각 제1 전극 가지부(210B)에 서로 다른 전기 신호를 인가할 수 있고, 제1 전극 가지부(210B)는 각각 별개로 구동될 수 있다.
제1 전극 가지부(210B)는 제1 전극 줄기부(210S)의 적어도 일부에서 분지되고 제2 방향(DR2)으로 연장되어 배치되되, 제1 전극 줄기부(210S)와 대향하여 배치된 제2 전극 줄기부(220S)와 이격된 상태에서 종지할 수 있다.
제2 전극(220)은 제1 방향(DR1)으로 연장되어 제1 전극 줄기부(210S)와 제2 방향(DR2)으로 이격되어 대향하는 제2 전극 줄기부(220S)와 제2 전극 줄기부(220S)에서 분지되고 제2 방향(DR2)으로 연장된 제2 전극 가지부(220B)를 포함할 수 있다. 제2 전극 줄기부(220S)는 타 단부가 제1 방향(DR1)으로 인접한 다른 서브 화소(PXn)의 제2 전극 줄기부(220S)와 연결될 수 있다. 즉, 제2 전극 줄기부(220S)는 제1 전극 줄기부(210S)와 달리 제1 방향(DR1)으로 연장되어 각 서브 화소(PXn)들을 가로지르도록 배치될 수 있다. 각 서브 화소(PXn)를 가로지르는 제2 전극 줄기부(220S)는 각 화소(PX) 또는 서브 화소(PXn)들이 배치된 표시 영역(DA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(220B)는 제1 전극 가지부(210B)와 이격되어 대향하고, 제1 전극 줄기부(210S)와 이격된 상태에서 종지될 수 있다. 제2 전극 가지부(220B)는 제2 전극 줄기부(220S)와 연결되고, 연장된 방향의 단부는 제1 전극 줄기부(210S)와 이격된 상태로 서브 화소(PXn) 내에 배치될 수 있다.
도면에서는 각 서브 화소(PXn)에 두 개의 제1 전극 가지부(210B)가 배치되고, 그 사이에 하나의 제2 전극 가지부(220B)가 배치된 것을 도시하고 있으나, 이에 제한되지 않는다. 또한, 제1 전극(210)과 제2 전극(220)은 반드시 일 방향으로 연장된 형상만을 갖지 않고, 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다. 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 서로 이격되어 대향함으로써, 그 사이에 발광 소자(300)가 배치될 공간이 형성된다면 이들이 배치되는 구조나 형상은 특별히 제한되지 않을 수 있다.
또한, 제1 전극(210)과 제2 전극(220)은 각각 컨택홀, 예컨대 제1 전극 컨택홀(CNTD) 및 제2 전극 컨택홀(CNTS)을 통해 표시 장치(10)의 회로소자층(PAL, 도 7에 도시)과 전기적으로 연결될 수 있다. 도면에는 제1 전극 컨택홀(CNTD)은 각 서브 화소(PXn)의 제1 전극 줄기부(210S)마다 형성되고, 제2 전극 컨택홀(CNTS)은 각 서브 화소(PXn)들을 가로지르는 하나의 제2 전극 줄기부(220S)에 하나만이 형성된 것을 도시하고 있다. 다만, 이에 제한되지 않으며, 경우에 따라서는 제2 전극 컨택홀(CNTS)의 경우에도 각 서브 화소(PXn) 마다 형성될 수 있다.
복수의 발광 소자(300)는 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 도면에 도시된 바와 같이, 발광 소자(300)들은 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 배치될 수 있다. 복수의 발광 소자(300) 중 적어도 일부는 일 단부가 제1 전극(210)과 전기적으로 연결되고, 타 단부가 제2 전극(220)과 전기적으로 연결될 수 있다. 발광 소자(300)의 양 단부는 각각 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에 놓이도록 배치될 수 있으나, 이에 제한되지 않는다. 경우에 따라서는 발광 소자(300)는 양 단부과 제1 전극(210) 및 제2 전극(220)과 중첩하지 않도록 이들 사이에 배치될 수도 있다.
복수의 발광 소자(300)들은 각 전극(210, 220) 사이에서 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자(300)들이 이격되는 간격은 특별히 제한되지 않는다. 경우에 따라서 복수의 발광 소자(300)들이 인접하게 배치되어 무리를 이루고, 다른 복수의 발광 소자(300)들은 일정 간격 이격된 상태로 무리를 이룰 수도 있으며, 불균일한 밀집도를 가지되 일 방향으로 배향되어 정렬될 수도 있다. 또한, 예시적인 실시예에서 발광 소자(300)는 일 방향으로 연장된 형상을 가지며, 각 전극, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향과 발광 소자(300)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
한편, 일 실시예에 따른 표시 장치(10)는 제1 전극(210) 및 제2 전극(220)의 적어도 일부를 덮는 제1 절연층(510)을 포함하고, 각 서브 화소(PXn)들은 제1 절연층(510) 중 서로 다른 극성을 갖는 재료를 포함하는 제1 영역(IR1) 및 제2 영역(IR2)을 포함할 수 있다.
제1 절연층(510)은 표시 장치(10)의 각 서브 화소(PXn)에 배치될 수 있다. 제1 절연층(510)은 실질적으로 각 서브 화소(PXn)를 전면적으로 덮도록 배치될 수 있으며, 이웃한 다른 서브 화소(PXn)에도 연장되어 배치될 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 적어도 일부를 덮도록 배치될 수 있다. 도 2에 도시되지 않았으나, 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)의 일부, 구체적으로 제1 전극 가지부(210B)와 제2 전극 가지부(220B)의 일부 영역을 노출하도록 배치될 수 있다. 이에 대한 자세한 설명은 다른 도면을 참조하여 후술하기로 한다.
제1 절연층(510)은 부분적으로 친수성을 갖는 재료를 포함하는 영역과 소수성을 갖는 재료를 포함하는 영역이 형성될 수 있다. 친수성을 갖는 재료를 포함하는 영역은 제1 영역(IR1)이고, 소수성을 갖는 재료를 포함하는 영역은 제2 영역(IR2)일 수 있다. 도 2에 도시된 바와 같이, 표시 장치(10)의 각 서브 화소(PXn)에는 제1 영역(IR1)과 제2 영역(IR2)이 형성될 수 있다.
제1 영역(IR1)은 각 서브 화소(PXn)마다 위치할 수 있다. 제1 영역(IR1)은 각 서브 화소(PXn)마다 배치된 제1 전극(210) 및 제2 전극(220)과 중첩할 수 있다. 구체적으로, 제1 영역(IR1)은 제1 전극 가지부(210B), 제2 전극 가지부(220B) 및 이들이 이격된 사이 영역을 포함하도록 위치할 수 있다. 복수의 제1 영역(IR1)들은 각 서브 화소(PXn) 마다 형성됨으로써, 이웃하는 서브 화소(PXn)들에 배치된 제1 영역(IR1)들은 일 방향, 예컨대 제1 방향(DR1) 또는 제2 방향(DR2)으로 이격될 수 있다. 즉, 제1 영역(IR1)은 실질적으로 표시 장치(10)의 전면적으로 섬형, 또는 선형의 패턴을 형성할 수 있다.
제2 영역(IR2)은 제1 영역(IR1) 이외의 영역으로, 제1 영역(IR1)을 둘러싸도록 형성될 수 있다. 제2 영역(IR2)은 제1 영역(IR1)을 둘러싸도록 형성되며, 각 서브 화소(PXn)마다 연결되어 일체화될 수 있다. 일 실시예에서, 제2 영역(IR2)은 이웃하는 서브 화소(PXn)의 경계에 위치할 수 있다. 제2 영역(IR2)은 제1 방향(DR1)으로 이웃하는 서브 화소(PXn)들, 예컨대 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)들 간의 경계에서 제2 방향(DR2)으로 연장되도록 형성될 수 있다. 또한 도면에 도시되지 않았으나, 제2 영역(IR2)은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)들과 각각 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)들 간의 경계에서 제1 방향(DR1)으로 연장되도록 형성될 수도 있다. 즉, 제2 영역(IR2)은 실질적으로 표시 장치(10)의 전면적으로 격자형 패턴을 형성할 수 있다.
일 실시예에 따르면, 표시 장치(10)는 각 서브 화소(PXn) 마다 배치된 제1 영역(IR1) 및 제1 영역(IR1) 이외의 영역인 제2 영역(IR2)을 포함하고, 각 서브 화소(PXn) 마다 배치된 발광 소자(300)들은 제1 영역(IR1)에 배치될 수 있다. 제1 영역(IR1)은 제1 전극(210)과 제2 전극(220) 사이, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 위치할 수 있다. 발광 소자(300)는 제1 영역(IR1) 내에서 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 정렬될 수 있다. 이에 따라 제1 영역(IR1)은 발광 소자(300)들이 배치되고 발광 소자(300)에서 방출된 광이 출사되는 영역인 발광 영역(EMA)에 포함될 수 있다. 즉, 각 서브 화소(PXn)들의 발광 영역(EMA)은 제1 영역(IR1)보다 더 큰 면적을 가질 수 있다. 다만, 이에 제한되는 것은 아니며, 발광 영역(EMA)과 제1 영역(IR1)은 실질적으로 동일한 면적을 가질 수도 있다.
예시적인 실시예에서, 발광 소자(300)는 표시 장치(10)의 제조 공정 중 발광 소자(300)가 분산된 잉크(S, 도 5에 도시)를 전극(210, 220) 상에 분사하고, 각 전극(210, 220)에 정렬 신호를 인가함으로써 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 여기서, 발광 소자(300)가 분산된 잉크(S)는 전극(210, 220) 상의 제1 절연층(510) 상에 분사될 수 있고, 제1 절연층(510) 상에서 유동성을 갖고 인접한 영역으로 이동할 수 있다. 일 실시예에 따른 표시 장치(10)는 제1 절연층(510) 중 서로 다른 극성을 갖는 재료를 포함하는 제1 영역(IR1) 및 제2 영역(IR2)을 포함하여, 발광 소자(300)가 분산된 잉크(S)가 제1 영역(IR1) 내에 위치하도록 유도할 수 있다.
잉크(S)는 제1 절연층(510) 중 제2 영역(IR2)에 위치하는 재료보다 제1 영역(IR1)에 위치하는 재료와 비교적 강한 인력을 형성할 수 있고, 제1 절연층(510) 상에 분사된 잉크(S)는 제1 영역(IR1) 내에 위치하도록 분사될 수 있다. 제1 영역(IR1)이 발광 소자(300)가 정렬되는 제1 전극(210)과 제2 전극(220) 사이에 형성됨에 따라, 발광 소자(300)가 분산된 잉크(S)가 제1 영역(IR1) 상에 위치함으로써 대부분의 발광 소자(300)들은 제1 전극(210)과 제2 전극(220) 사이에 정렬될 수 있다. 표시 장치(10)의 각 화소(PX) 또는 서브 화소(PXn)들은 제1 영역(IR1)과 제2 영역(IR2)을 포함함에 따라 표시 장치(10)의 제조 공정에서 발광 소자(300)가 분산된 잉크(S)가 특정 영역 내로 위치하도록 유도할 수 있고, 제1 전극(210)과 제2 전극(220) 사이의 영역 이외에 다른 영역에 위치하는 발광 소자(300)의 수를 최소화할 수 있다. 즉, 일 실시예에 따른 표시 장치(10)는 제조 공정 중에 손실되거나 각 서브 화소(PXn) 내에서 전극(210, 220)과 연결되지 않고 불량으로 잔존하는 발광 소자(300)의 수를 최소화할 수 있다.
또한, 표시 장치(10)는 이웃하는 서브 화소(PXn)들 간의 경계에 별도의 구조물이 배치되지 않고, 상기 구조물이 생략되더라도 표시 장치(10)의 제조 공정 중에 발광 소자(300)가 분산된 잉크(S)가 다른 서브 화소(PXn)로 흐르는 것을 방지할 수 있다. 각 서브 화소(PXn)에 분사된 잉크(S)는 제1 영역(IR1) 내에 위치하도록 유도되고, 제1 영역(IR1)과 제2 영역(IR2)의 경계에서 제2 영역(IR2)으로 흐르는 것이 방지될 수 있다. 각 서브 화소(PXn)들의 경계에는 제2 영역(IR2)이 형성되고, 하나의 서브 화소(PXn)에 분사된 잉크(S)는 이웃하는 다른 서브 화소(PXn)와의 경계를 넘어 이동하는 것이 방지될 수 있다.
일 실시예에 따르면, 표시 장치(10)의 제1 절연층(510)은 제1 서브 절연층(511, 512) 및 제2 서브 절연층(513)을 포함하고, 제1 서브 절연층(511, 512)은 제1 부분(511) 및 제2 부분(512)을 포함할 수 있다. 제1 부분(511)과 제2 부분(512)이 배치된 영역은 상술한 제1 영역(IR1) 및 제2 영역(IR2)을 형성할 수 있다. 발광 소자(300)들이 배치되는 제1 영역(IR1)은 제1 절연층(510) 중 친수성 재료를 포함하는 제1 부분(511)이 위치하는 영역이고, 제2 영역(IR2)은 소수성 재료를 포함하는 제2 부분(512)이 위치하는 영역일 수 있다. 이에 대한 자세한 설명은 다른 도면이 더 참조된다.
도 3은 도 2의 X1-X1'선을 따라 자른 단면을 개략적으로 도시하는 단면도이다. 도 4는 도 3의 Q 부분을 확대한 확대도이다. 도 5는 일 실시예에 따른 제1 절연층 상에 잉크가 분사된 것을 나타내는 개략도이다. 도 6은 도 2의 X2-X2'선을 따라 다른 단면을 개략적으로 도시하는 단면도이다.
도 3 내지 도 6은 하나의 서브 화소(PXn)의 단면을 개략적으로 도시한 것이며, 일 실시예에 따른 표시 장치(10)의 구조가 이에 제한되는 것은 아니다. 도 3 내지 도 6에서는 각 서브 화소(PXn) 내에 배치되는 제1 전극(210), 제2 전극(220), 제1 절연층(510) 및 발광 소자(300) 만을 도시하고 있으며, 표시 장치(10)는 이들 이외에 다른 복수의 부재들을 더 포함할 수 있다.
도 3 내지 도 6을 참조하면, 일 실시예에 따른 표시 장치(10)는 회로소자층(PAL) 및 회로소자층(PAL) 상에 위치하는 발광층(EML)을 포함할 수 있다. 이들의 구체적인 구조에 대한 설명은 후술하기로 한다. 발광층(EML)은 발광 소자(300)가 배치된다. 발광층(EML)은 제1 전극(210), 제2 전극(220), 제1 절연층(510) 및 발광 소자(300)를 포함할 수 있다. 제1 전극(210), 제2 전극(220) 및 발광 소자(300)에 대한 설명은 상술한 바와 동일하다.
제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)을 덮도록 배치되고, 발광 소자(300)는 제1 절연층(510) 상에서 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 도면에서는 발광 소자(300)의 양 단부가 제1 전극(210)과 제2 전극(220)에 각각 중첩하는 위치에 배치된 것을 도시하고 있으나, 이에 제한되지 않는다.
일 실시예에 따른 제1 절연층(510)은 제2 서브 절연층(513), 제2 서브 절연층(513)의 일부 영역 상에 형성된 제1 부분(511) 및 제1 부분(511) 이외의 영역 상에 형성된 제2 부분(512)을 포함할 수 있다. 제2 서브 절연층(513)은 제1 전극(210)과 제2 전극(220)을 덮도록 배치되어 제1 영역(IR1) 및 제2 영역(IR2)에 걸쳐 배치될 수 있다. 제2 서브 절연층(513)은 제1 전극(210) 및 제2 전극(220)과 직접 접촉하도록 배치될 수 있으며, 이웃한 서브 화소(PXn)로 연장되어 배치될 수 있다.
제1 부분(511)은 제2 서브 절연층(513) 상의 일부 영역에 형성될 수 있다. 제1 부분(511)은 각 서브 화소(PXn) 내에 배치된 제1 전극(210)의 일부와 제2 전극(220) 상에 형성될 수 있다. 제1 부분(511)은 각 서브 화소(PXn) 내에만 배치될 수 있다. 도면에서는 제1 부분(511)이 단면상 제1 전극(210)의 일부 영역, 즉 제1 전극(210)의 절반과 중첩하고, 제2 전극(220)은 단면상 전부를 덮도록 형성된 것이 도시되어 있다. 즉, 제1 부분(511)은 제1 전극(210)의 경우 제2 전극(220)과 대향하는 일 측과만 중첩하되, 제2 전극(220)의 경우 제1 전극(210)과 대향하는 양 측과 모두 중첩하도록 배치될 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서 제1 부분(511)은 제1 전극(210)과 전부 중첩하도록 형성되거나, 제2 전극(220)의 일부와 중첩하도록 형성될 수도 있다. 제1 부분(511)이 형성된 영역은 제1 영역(IR1)을 이룰 수 있다. 복수의 발광 소자(300)들은 제1 영역(IR1) 내에서 제1 부분(511) 상에 배치될 수 있다.
제2 부분(512)은 제2 서브 절연층(513) 상에서 제1 부분(511)이 형성되지 않은 영역에 형성될 수 있다. 제2 부분(512)은 이웃하는 서브 화소(PXn)의 경계에도 배치될 수 있으며, 하나의 서브 화소(PXn)에 배치된 제2 부분(512)은 이웃하는 서브 화소(PXn)로 연장되어 상호 연결될 수 있다. 도 6에 도시된 바와 같이 일 서브 화소(PXn)의 제1 전극(210)과 다른 서브 화소(PXn)의 제1 전극(210) 사이의 영역에는 제2 서브 절연층(513)과 제2 부분(512) 만이 배치될 수 있다. 제2 부분(512)이 형성된 영역은 제2 영역(IR2)을 이룰 수 있고, 제2 부분(512) 상에는 발광 소자(300)들이 거의 배치되지 않을 수 있다. 즉, 예시적인 실시예에서, 제1 영역(IR1) 또는 제1 부분(511) 상에 배치된 발광 소자(300)의 밀도는 제2 영역(IR2) 또는 제2 부분(512) 상에 배치된 발광 소자(300)의 밀도보다 클 수 있다.
제1 부분(511)은 친수성 재료를 포함하고, 제2 부분(512)은 소수성 재료를 포함할 수 있다. 즉, 제1 절연층(510)은 상면에 서로 다른 극성을 갖는 영역이 형성될 수 있다. 일 실시예에 따르면, 표시 장치(10)의 제조 공정 중에서 제1 절연층(510) 상에 형성된 서로 다른 극성을 갖는 영역은 발광 소자(300)가 분산된 잉크(S)가 특정 영역, 예컨대 친수성 재료를 포함하는 제1 부분(511) 상에만 위치하도록 유도할 수 있다.
도 5에 도시된 바와 같이, 표시 장치(10)의 제조 공정에서, 제1 전극(210)과 제2 전극(220) 상에는 발광 소자(300)가 분산된 잉크(S)가 분사될 수 있다. 예시적인 실시예에서, 제1 영역(IR1)을 형성하는 제1 부분(511)은 잉크(S)가 제2 부분(512) 상으로 이동하는 것을 방지할 수 있다. 각 서브 화소(PXn)에 분사된 잉크(S)는 제1 영역(IR1) 내에 분사되어 초기의 위치를 유지할 수 있으며, 제1 영역(IR1)이 아닌 제2 영역(IR2)에 분사된 잉크(S)는 친수성을 갖는 재료를 포함하는 제1 부분(511)과 강한 인력을 형성하여 제1 영역(IR1) 내로 이동할 수 있다. 이에 따라 잉크(S) 내에 분산된 발광 소자(300)들 중에서 제1 전극(210)과 제2 전극(220) 사이에 위치하는 발광 소자(300)의 수가 커질 수 있다.
이러한 제1 절연층(510)의 퍼짐 방지 기능은 제1 절연층(510)의 제1 부분(511) 및 제2 부분(512)과 잉크(S) 사이의 표면 에너지(surface energy) 차이를 제어함으로써 유도할 수 있다. 상술한 바와 같이, 제1 부분(511)은 친수성을 갖는 재료를 포함하고, 제2 부분(512)은 소수성을 갖는 재료를 포함할 수 있고, 제1 부분(511)과 잉크(S) 사이의 표면 에너지와 제2 부분(512)과 잉크(S) 사이의 표면 에너지는 서로 다를 수 있다.
제1 절연층(510) 상에 분사된 잉크(S)는 표면에너지를 최소화하기 위한 형태를 가질 수 있다. 잉크(S)는 표면에너지를 최소화하기 위해 구형 또는 반타원 형의 형상을 가질 수 있다.
여기서, 잉크(S)가 제1 부분(511) 상에, 즉 제1 영역(IR1) 내에 위치하는 경우를 예시하면, 잉크(S)는 제1 부분(511)과 제2 부분(512)의 경계에서 제1 부분(511)과 잉크(S) 사이의 계면 및 잉크(S)와 공기 사이의 계면을 형성할 수 있다. 잉크(S)는 이들 각각의 계면에서 형성되는 표면에너지를 갖고, 상기 표면에너지 값이 최소화하기 위한 거동을 보일 수 있다.
예를 들어, 제1 영역(IR1)을 형성하는 제1 부분(511) 상에 잉크(S)가 위치할 경우, 유체의 움직임에 따라 잉크(S)는 무작위의 방향으로 이동하려는 제1 힘(F1)을 가질 수 있다. 이러한 제1 힘(F1)은 잉크(S) 내에 포함된 유체의 움직임에 의한 것, 또는 잉크(S)에 작용하는 중력에 의한 힘이거나, 잉크(S)의 표면에너지를 최소화 하기 위해 가해지는 힘일 수도 있다. 제1 힘(F1)은 잉크(S)와 제1 부분(511) 사이의 제1 표면에너지(γSL) 및 잉크(S)와 공기 사이의 제2 표면에너지(γLV)의 합이 최소화되는 방향으로 가해질 수 있다. 도 5와 같이, 잉크(S)와 제1 부분(511) 사이의 제1 표면에너지(γSL)가 잉크(S)와 공기 사이의 제2 표면에너지(γLV)보다 작은 값을 갖는 경우, 잉크(S)는 제1 부분(511)과의 계면을 넓히기 위해 제1 힘(F1)을 받아 이동할 수 있다.
잉크(S)가 제1 영역(IR1)과 제2 영역(IR2) 사이에 위치하여 제1 힘(F1)에 의해 제2 영역(IR2)으로 이동하게 될 경우, 잉크(S)는 제2 부분(512)과 새로운 계면을 형성할 수 있다. 다만, 잉크(S)와 제2 부분(512)의 계면에서 형성되는 제3 표면에너지(γSL')가 큰 값을 갖는 경우, 잉크(S)의 표면이 갖는 전체 표면에너지는 더 큰 값을 갖게될 수 있다. 이를 방지하기 위해, 잉크(S)는 제2 부분(512)과의 계면을 최소화하는 방향으로 가해지는 힘, 즉 제2 힘(F2)을 받게 된다. 잉크(S)에 가해지는 제2 힘(F2)이 제1 힘(F1)보다 큰 경우, 잉크(S)는 제1 부분(511)과 제2 부분(512) 사이의 경계에서 이동하지 않을 수 있다. 상술한 바에 따라 일 실시예에 따른 표시 장치(10)의 제조 공정에서, 발광 소자(300)가 분산된 잉크(S)를 일정 영역 내, 예컨대 제1 영역(IR1) 내에 위치하도록 유도할 수 있다. 즉, 각 서브 화소(PXn)에 분사된 잉크(S)가 제1 영역(IR1) 이외의 영역으로 퍼지는 것을 방지할 수 있다. 이를 통해 잉크(S) 내에 분산된 발광 소자(300)들이 제1 영역(IR1)에만 위치하도록 유도하고,제1 영역(IR1) 내에서 전극(210, 220) 사이에 배치되는 발광 소자(300)의 수를 증가시킬 수 있다.
나아가, 도 6에 도시된 바와 같이 서로 다른 서브 화소(PXn) 사이에 제2 영역(IR2)을 형성함으로써 이들을 구분하는 부재들이 배치되지 않더라도, 잉크(S)가 이웃하는 서브 화소(PXn)로 퍼지는 것을 방지할 수 있다. 각 서브 화소(PXn)마다 서로 다른 종류의 발광 소자(300)가 배치되는 경우, 표시 장치(10)의 제조 공정 중에 특정 서브 화소(PXn)에 배치되는 발광 소자(300)가 다른 서브 화소(PXn)에 배치되는 것을 방지할 필요가 있다. 여기서, 일 실시예에 따른 표시 장치(10)는 이웃하는 서브 화소(PXn) 사이에 제2 영역(IR2)을 형성함으로써, 별도의 부재가 배치되지 않더라도 각 서브 화소(PXn)마다 서로 다른 종류의 발광 소자(300)들을 배치할 수 있다.
한편, 일 실시예에 따르면, 제1 부분(511)은 친수성 재료를 포함하고, 제2 부분(512)은 소수성 재료를 포함할 수 있다. 발광 소자(300)가 분산된 잉크(S)가 친수성 용매를 포함하는 경우, 제1 부분(511)과 제2 부분(512)의 경계에서 잉크(S)에 가해지는 제2 힘(F2)은 제1 힘(F1)보다 큰 값을 가질 수 있고, 이에 따라 잉크(S)는 서브 화소(PXn) 내에서 퍼지는 것이 방지될 수 있다. 다만, 제1 부분(511)과 제2 부분(512)에 포함된 재료의 극성은 이에 제한되지 않는다. 표시 장치(10)의 제조 공정에서 발광 소자(300)가 분산된 잉크(S)의 극성에 따라 제1 부분(511)과 제2 부분(512)에 포함된 재료의 극성은 반대가 될 수 있다.
예시적인 실시예에서, 제1 부분(511)은 물에 대한 접촉각(Contact angle)이 30°이하, 또는 5°이하의 값을 갖는 재료를 포함할 수 있고, 제2 부분(512)은 물에 대한 접촉각(Contact angle)이 80° 이상, 또는 150° 이상의 값을 갖는 재료를 포함할 수 있다. 발광 소자(300)가 분산된 잉크(S)가 물과 같이 친수성인 경우, 제1 부분(511)도 친수성 재료를 포함하고 제2 부분(512)은 소수성 재료를 포함함으로써, 잉크(S)가 제1 영역(IR1) 이외의 영역으로 퍼지는 것을 방지할 수 있다. 다만, 이에 제한되지 않으며 상술한 바와 같이, 제1 부분(511)과 제2 부분(512)에 포함된 재료의 극성은 반대일 수도 있다.
또한, 발광 소자(300)는 각 서브 화소(PXn) 내에서 제1 영역(IR1)에만 배치되지 않을 수도 있다. 경우에 따라서 일부의 발광 소자(300)들은 제2 영역(IR2)에 위치할 수도 있다. 일 실시예에 따른 표시 장치(10)는 제1 영역(IR1)에 배치된 발광 소자(300)의 밀도가 제2 영역(IR2)에 배치된 발광 소자(300)의 밀도보다 클 수 있다.
상술한 제1 절연층(510)의 구조는 표시 장치(10)의 제조 공정에서, 제1 절연층(510)을 형성한 뒤, 제1 절연층(510 상에 서로 다른 플라즈마를 조사함으로써 제1 부분(511)과 제2 부분(512) 및 제2 서브 절연층(513)이 형성된 것일 수 있다. 제1 절연층(510)은 제1 플라즈마(1st Plasma, 도 12에 도시)를 조사하여 제1 부분(511)이 형성되고, 제2 플라즈마(2nd Plasma, 도 14에 도시)를 조사하여 제2 부분(512)이 형성되며 상기 플라즈마들이 조사되지 않은 영역에 제2 서브 절연층(513)이 형성된 것일 수 있다.
일 실시예에 따르면, 제1 절연층(510)은 무기물 절연물질을 포함할 수 있다. 일 예로, 제1 절연층(510)은 실리콘 옥시카바이드(Silicon Oxycarbide, SiOCx)를 포함할 수 있다. 제1 절연층(510)은 실리콘 옥시카바이드를 포함하여 실리콘-산소(Si-O) 결합 및 실리콘-탄소(Si-C) 결합을 함유할 수 있다. 여기서, 실리콘-탄소(Si-C) 결합은 플라즈마가 조사되면 상기 결합이 분해되고 조사된 플라즈마에 따라 다른 결합이 형성될 수 있다. 예시적인 실시예에서, 표시 장치(10)의 제조 공정에서 제1 절연층(510)에 조사되는 제1 플라즈마(1st Plasma)는 불소(F)계 플라즈마이고, 제2 플라즈마(2nd Plasma)는 산소(O)계 플라즈마일 수 있다. 이에 따라 제1 부분(511)은 제2 플라즈마(2nd Plasma)가 조사되어 형성되는 실리콘-산소(Si-O) 결합을 함유하고, 제2 부분(512)은 제1 플라즈마(1st Plasma)가 조사되어 형성된 실리콘-플루오로메틸(Si-CnFm) 결합을 함유할 수 있다. 제2 서브 절연층(513)은 상기 플라즈마들이 조사되지 않고 제1 절연층(510)과 동일한 재료를 포함하는 영역일 수 있다.
또한, 일 실시예에 따르면 제1 절연층(510)은 실리콘 옥시카바이드(SiOCx)를 포함하여 조사되는 플라즈마에 따라 서로 다른 결합을 함유하는 영역이 형성될 수 있다. 즉, 실리콘 옥시카바이드(SiOCx)는 제1 플라즈마(1st Plasma)가 조사되어 실리콘-플루오로메틸(Si-CnFm) 결합이 형성된 후, 제2 플라즈마(2nd Plasma)가 조사되면 실리콘-산소(Si-O) 결합이 형성될 수 있다. 실리콘 옥시카바이드(SiOCx)가 함유하는 실리콘(Si)은 결합을 형성하는 원소의 종류에 상관없이 플라즈마가 조사되면 상기 결합이 분해되고 새로운 결합을 형성할 수 있다. 다시 말해, 제1 절연층(510)은 제1 플라즈마(1st Plasma) 또는 제2 플라즈마(2nd Plasma)를 조사하여 상면을 선택적 또는 가역적으로 표면 개질할 수 있다. 이에 대한 설명은 후술하기로 한다.
제1 부분(511)은 실리콘-산소(Si-O) 결합, 또는 실리콘-하이드록사이드(Si-OH) 결합을 함유하여, 친수성 극성을 갖고, 물에 대한 접촉각이 작은 값을 가질 수 있다. 반면에, 제2 부분(512)은 실리콘-플루오로메틸(Si-CnFm) 결합을 함유하여, 소수성 극성을 갖고 물에 대한 접촉각이 큰 값을 가질 수 있다. 이에 따라, 표시 장치(10)의 제조 공정에 있어서 제1 절연층(510) 상에 분사된 잉크(S)는 친수성 극성을 갖는 제1 부분(511)이 형성된 제1 영역(IR1) 내에 위치하도록 유도될 수 있다.
제1 절연층(510)의 이러한 형상은 실질적으로 하나의 절연층 상에 제1 플라즈마(1st Plasma) 또는 제2 플라즈마(2nd Plasma)가 조사되어 일부 영역에 서로 다른 결합을 함유하는 제1 부분(511)과 제2 부분(512)이 형성된 것일 수 있다. 도면에서는 제1 부분(511), 제2 부분(512) 및 제2 서브 절연층(513)이 별개의 층으로 구분되는 것으로 도시되어 있으나, 이에 제한되지 않는다. 제1 절연층(510)은 제1 부분(511), 제2 부분(512) 및 제2 서브 절연층(513)이 일체화되어 형성되고, 위치에 따른 물질의 성분비 또는 결합의 종류가 달라질 수 있다. 또한, 경우에 따라서는 제1 절연층(510)은 제2 서브 절연층(513) 상에 친수성 재료를 포함하는 층을 배치하여 제1 부분(511)을 형성하고, 제1 부분(511) 이외의 영역에 소수성 재료를 포함하는 층을 배치하여 제2 부분(512)을 형성한 것일 수도 있다.
예시적인 실시예에서, 제1 절연층(510)은 제2 서브 절연층(513)과, 제2 서브 절연층(513)보다 산소(O) 원자의 함량이 큰 제1 부분(511), 및 제2 서브 절연층(513)과 제1 부분(511)보다 불소(F) 원자의 함량이 큰 제2 부분(512)을 포함할 수 있다. 또는, 제1 절연층(510)은 제1 영역(IR1)에서 하부 영역에서 상부 영역으로 갈수록 산소(O) 원자의 함량이 증가하고, 제2 영역(IR2)에서 하부 영역에서 상부 영역으로 갈수록 불소(F) 원자의 함량이 증가할 수 있다. 제1 절연층(510)의 하부 영역은 제2 서브 절연층(513)일 수 있다. 또한, 제1 절연층(510)의 제1 영역(IR1)의 상부 영역에 위치하여 산소(O) 원자의 함량이 큰 부분은 제1 부분(511)인 것이고, 제1 절연층(510)의 제2 영역(IR2)의 상부 영역에 위치하여 불소(F) 원자의 함량이 큰 부분은 제2 부분(512)일 수 있다.
일 실시예에 따른 제1 절연층(510)은 실리콘 옥시카바이드(SiOCx)를 포함하되, 다른 영역에 비해 산소(O) 원자의 함량이 큰 제1 부분(511), 및 다른 영역에 비해 불소(F) 원자의 함량이 큰 제2 부분(512)을 포함할 수 있다. 산소(O) 원자의 함량이 큰 제1 부분(511)은 친수성을 갖고, 불소(F) 원자의 함량이 큰 제2 부분(512)은 소수성을 가짐에 따라 제1 절연층(510) 상에 분사된 잉크(S)는 임의의 영역, 예컨대 제1 부분(511) 상에 위치하도록 유도될 수 있다.
한편, 몇몇 실시예에서 제1 전극(210)과 제2 전극(220) 상에는 각각 접촉 전극(260, 도 7에 도시)이 더 배치될 수 있다. 접촉 전극(260)은 실질적으로 제1 절연층(510) 상에 배치되며, 접촉 전극(260)의 적어도 일부는 제1 전극(210) 및 제2 전극(220)과 접촉하거나 전기적으로 연결될 수 있다.
도 7은 일 실시예에 따른 표시 장치의 부분적인 단면을 개략적으로 도시하는 단면도이다.
도 7을 참조하면, 일 실시예에 따른 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)의 적어도 일부를 노출하도록 형성되고, 표시 장치(10)는 상기 개구부를 통해 노출된 제1 전극(210) 및 제2 전극(220)과 접촉하는 접촉 전극(260)을 더 포함할 수 있다. 제1 절연층(510)은 전극(210, 220)을 덮도록 배치되고, 상기 개구부는 전극(210, 220)과 중첩되도록 형성되어 전극(210, 220)의 일부 영역을 노출시킬 수 있다. 도면에 도시된 바와 같이, 상기 개구부는 전극(210, 220)의 평탄한 상면 전체를 노출시키고, 전극(210, 220)의 경사진 측면을 부분적으로 노출시킬 수 있다. 다만, 이에 제한되는 것은 아니다. 제1 절연층(510)에 형성되는 개구부는 전극(210, 220)의 상면 중 일부만을 노출시킬 수도 있다.
접촉 전극(260)은 전극(210, 220) 상에 배치된다. 접촉 전극(260)은 상기 개구부를 통해 전극(210, 220)의 노출된 영역 및 발광 소자(300)의 적어도 일 단부와 접촉할 수 있다. 접촉 전극(260)은 제1 전극(210) 상에 배치되는 제1 접촉 전극(261) 및 제2 전극(220) 상에 배치되는 제2 접촉 전극(262)을 포함한다. 제1 접촉 전극(261)은 제1 전극(210)의 노출된 영역 및 발광 소자(300)의 일 단부와 접촉하고, 제2 접촉 전극(262)은 제2 전극(220)의 노출된 영역 및 발광 소자(300)의 타 단부와 접촉할 수 있다.
도 7에 도시된 바와 같이, 제1 절연층(510)의 상기 개구부는 제1 전극(210) 및 제2 전극(220)의 상면을 포함하여 측면의 적어도 일부를 노출시킬 수 있다. 이 경우 상기 개구부에 의해 노출되는 전극(210, 220)의 면적이 넓어지고, 접촉 전극(260)은 전극(210, 220)과 더 많은 영역에서 접촉할 수 있다. 이에 따라, 접촉 전극(260)과 전극(210, 220) 사이의 컨택 저항을 줄일 수 있다.
표시 장치(10)의 제조 공정에서 전극(210, 220)을 전면적으로 덮는 제1 절연층(510)을 형성한 뒤, 발광 소자(300)는 제1 영역(IR1) 내에 정렬시킬 수 있다. 이후 제1 절연층(510) 상에 전극(210, 220)의 일부를 노출시키는 상기 개구부를 형성하고, 발광 소자(300)의 적어도 일 단부 및 전극(210, 220)의 적어도 일부 영역과 접촉하는 접촉 전극(260)을 형성할 수 있다. 일 실시예에 따른 표시 장치(10)는 제1 절연층(510)이 전극(210, 220)을 전면적으로 덮더라도, 상기 개구부를 통해 노출된 전극(210, 220)과 발광 소자(300)에 접촉하는 접촉 전극(260)을 더 포함함으로써, 전극(210, 220)으로부터 전달되는 전기 신호를 접촉 전극(260)을 통해 발광 소자(300)에 전달할 수 있다.
예시적인 실시예에서, 제1 접촉 전극(261)은 제1 전극(210) 및 발광 소자(300)의 일 단부와 접촉하고, 제2 접촉 전극(262)은 제2 전극(220) 및 발광 소자(300)의 타 단부와 접촉할 수 있다. 발광 소자(300)는 일 방향으로 연장된 형상을 갖고, 상기 일 방향에 따른 양 단부에서 제1 접촉 전극(261) 및 제2 접촉 전극(262)과 접촉할 수 있다. 접촉 전극(260)은 발광 소자(300)의 양 단부면을 포함하여, 발광 소자(300)의 측면 중 상기 양 단부와 인접한 영역에도 접촉할 수 있다. 즉, 접촉 전극(260)은 발광 소자(300)의 양 단부를 둘러싸도록 접촉할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 표시 장치(10)의 구조가 도 3 내지 도 7에 제한되는 것은 아니며, 이와 다른 구조를 갖거나 회로소자층(PAL) 상에 더 많은 수의 부재들이 배치될 수 있다. 도면에서는 도시하지 않았으나, 표시 장치(10)는 각 전극(210, 220)의 하부에 위치하는 회로소자층(PAL)과, 각 전극(210, 220) 및 발광 소자(300)의 적어도 일부를 덮도록 배치되는 제2 절연층(520, 도 8에 도시) 및 패시베이션층(550, 도 8에 도시)을 포함할 수 있다. 이하에서는 도 8을 참조하여 표시 장치(10)의 구조에 대하여 자세히 설명하도록 한다.
도 8은 도 2의 Xa-Xa'선, Xb-Xb'선 및 Xc-Xc'선을 따라 자른 단면도이다.
도 8은 제1 서브 화소(PX1)의 단면만을 도시하고 있으나, 다른 화소(PX) 또는 서브 화소(PXn)의 경우에도 동일하게 적용될 수 있다. 도 8은 임의의 발광 소자(300)의 일 단부와 타 단부를 가로지르는 단면을 도시한다.
도 2 및 도 8을 참조하면, 표시 장치(10)는 회로소자층(PAL)과 발광층(EML)을 포함할 수 있다. 회로소자층(PAL)은 기판(110), 버퍼층(115), 차광층(BML), 제1 및 제2 트랜지스터(120, 140) 등을 포함하고, 발광층(EML)은 제1 및 제2 트랜지스터(120, 140)의 상부에 배치된 복수의 전극(210, 220), 발광 소자(300), 복수의 절연층(510, 520, 550) 등을 포함할 수 있다.
기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
차광층(BML)은 기판(110) 상에 배치될 수 있다. 차광층(BML)은 제1 차광층(BML1) 및 제2 차광층(BML2)을 포함할 수 있다. 제1 차광층(BML1)은 후술하는 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 제2 차광층(BML2)은 제2 트랜지스터(140)의 제2 드레인 전극(143)과 전기적으로 연결될 수 있다.
제1 차광층(BML1)과 제2 차광층(BML2)은 각각 제1 트랜지스터(120)의 제1 활성물질층(126) 및 제2 트랜지스터(140)의 제2 활성물질층(146)과 중첩하도록 배치된다. 제1 및 제2 차광층(BML1, BML2)은 광을 차단하는 재료를 포함하여, 제1 및 제2 활성물질층(126, 146)에 광이 입사되는 것을 방지할 수 있다. 일 예로, 제1 및 제2 차광층(BML1, BML2)은 광의 투과를 차단하는 불투명한 금속 물질로 형성될 수 있다. 다만, 이에 제한되지 않으며 경우에 따라서 차광층(BML)은 생략될 수 있다.
버퍼층(115)은 차광층(BML)과 기판(110) 상에 배치된다. 버퍼층(115)은 차광층(BML)을 포함하여 기판(110)을 전면적으로 덮도록 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 또한, 버퍼층(115)은 차광층(BML)과 제1 및 제2 활성물질층(126, 146)을 상호 절연시킬 수 있다.
버퍼층(115) 상에는 반도체층이 배치된다. 반도체층은 제1 트랜지스터(120)의 제1 활성물질층(126), 제2 트랜지스터(140)의 제2 활성물질층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
제1 활성물질층(126)은 제1 도핑 영역(126a), 제2 도핑 영역(126b) 및 제1 채널 영역(126c)을 포함할 수 있다. 제1 채널 영역(126c)은 제1 도핑 영역(126a)과 제2 도핑 영역(126b) 사이에 배치될 수 있다. 제2 활성물질층(146)은 제3 도핑 영역(146a), 제4 도핑 영역(146b) 및 제2 채널 영역(146c)을 포함할 수 있다. 제2 채널 영역(146c)은 제3 도핑 영역(146a)과 제4 도핑 영역(146b) 사이에 배치될 수 있다. 제1 활성물질층(126) 및 제2 활성물질층(146)은 다결정 실리콘을 포함할 수 있다. 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수 있다. 상기 결정화 방법의 예로는 RTA(Rapid thermal annealing)법, SPC(Solid phase crystallization)법, ELA(Excimer laser annealing)법, MILC(Metal induced crystallization)법, SLS(Sequential lateral solidification)법 등을 들수 있으나, 이에 제한되는 것은 아니다. 다른 예로, 제1 활성물질층(126) 및 제2 활성물질층(146)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘 등을 포함할 수도 있다. 제1 도핑 영역(126a), 제2 도핑 영역(126b), 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)은 제1 활성물질층(126) 및 제2 활성물질층(146)의 일부 영역이 불순물로 도핑된 영역일 수 있다. 다만, 이에 제한되지 않는다.
반도체층 상에는 제1 게이트 절연막(150)이 배치된다. 제1 게이트 절연막(150)은 반도체층을 포함하여 버퍼층(115)을 전면적으로 덮도록 배치될 수 있다. 제1 게이트 절연막(150)은 제1 및 제2 트랜지스터(120, 140)의 게이트 절연막으로 기능할 수 있다.
제1 게이트 절연막(150) 상에는 제1 도전층이 배치된다. 제1 도전층은 제1 게이트 절연막(150) 상에서 제1 트랜지스터(120)의 제1 활성물질층(126) 상에 배치된 제1 게이트 전극(121), 제2 트랜지스터(140)의 제2 활성물질층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 게이트 전극(121)은 제1 활성물질층(126)의 제1 채널 영역(126c)과 중첩하고, 제2 게이트 전극(141)은 제2 활성물질층(146)의 제2 채널 영역(146c)과 중첩할 수 있다.
제1 도전층 상에는 층간절연막(170)이 배치된다. 층간절연막(170)은 층간 절연막의 기능을 수행할 수 있다. 또한, 층간절연막(170)은 유기 절연 물질을 포함하고 표면 평탄화 기능을 수행할 수도 있다.
층간절연막(170) 상에는 제2 도전층이 배치된다. 제2 도전층은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함한다.
제1 드레인 전극(123)과 제1 소스 전극(124)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제1 활성물질층(126)의 제1 도핑 영역(126a) 및 제2 도핑 영역(126b)과 각각 접촉될 수 있다. 제2 드레인 전극(143)과 제2 소스 전극(144)은 층간절연막(170)과 제1 게이트 절연막(150)을 관통하는 컨택홀을 통해 제2 활성물질층(146)의 제3 도핑 영역(146a) 및 제4 도핑 영역(146b)과 각각 접촉될 수 있다. 또한, 제1 드레인 전극(123)과 제2 드레인 전극(143)은 또 다른 컨택홀을 통해 각각 제1 차광층(BML1) 및 제2 차광층(BML2)과 전기적으로 연결될 수 있다.
제2 도전층 상에는 비아층(200)이 배치된다. 비아층(200)은 유기 절연 물질을 포함하여, 표면 평탄화 기능을 수행할 수 있다.
비아층(200) 상에는 복수의 뱅크(410, 420)와 복수의 전극(210, 220) 및 발광 소자(300)가 배치될 수 있다.
뱅크(410, 420)는 각 서브 화소(PXn) 내에서 이격되어 배치될 수 있다. 복수의 뱅크(410, 420)는 각 서브 화소(PXn)의 중심부에 인접하여 배치된 제1 뱅크(410) 및 제2 뱅크(420)를 포함할 수 있다.
제1 뱅크(410) 및 제2 뱅크(420)는 서로 이격되어 대향하도록 배치된다. 제1 뱅크(410) 상에는 제1 전극(210)이, 제2 뱅크(420) 상에는 제2 전극(220)이 배치될 수 있다. 도 2 및 도 8을 참조하면 제1 뱅크(410) 상에는 제1 전극 가지부(210B)가, 제2 뱅크(420) 상에는 제2 전극 가지부(220B)가 배치된 것으로 이해될 수 있다.
제1 뱅크(410)와 제2 뱅크(420)는 각 서브 화소(PXn) 내에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 도면으로 도시하지 않았으나, 제1 뱅크(410) 및 제2 뱅크(420)는 제2 방향(DR2)으로 연장됨에 따라 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)를 향해 연장될 수 있다. 다만, 이에 제한되지 않으며, 제1 뱅크(410)와 제2 뱅크(420)는 각 서브 화소(PXn) 마다 배치되어 표시 장치(10) 전면에 있어서 패턴을 이룰 수 있다. 제1 뱅크(410) 및 제2 뱅크(420)는 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되지 않는다.
제1 뱅크(410) 및 제2 뱅크(420)는 비아층(200)을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 뱅크(410) 및 제2 뱅크(420)는 발광 소자(300)가 배치된 평면을 기준으로 상부로 돌출될 수 있고, 상기 돌출된 부분은 적어도 일부가 경사를 가질 수 있다. 제1 뱅크(410) 및 제2 뱅크(420)의 돌출된 형상은 특별히 제한되지 않는다.
한편, 일 실시예에 따르면, 이웃하는 서브 화소(PXn) 간의 경계에는 뱅크(410, 420)가 배치되지 않고 생략될 수 있다. 예컨대 제1 서브 화소(PX1)와 제2 서브 화소(PX2) 사이에는 제2 방향(DR2)으로 연장되는 뱅크(410, 420)가 배치되지 않고 평탄한 면이 형성될 수 있다. 상술한 바와 같이, 각 서브 화소(PXn)는 복수의 서브 절연층(511, 512, 513)을 포함하는 제1 절연층(510)이 배치되고, 서로 다른 극성을 갖는 제1 영역(IR1)과 제2 영역(IR2)이 정의될 수 있다. 표시 장치(10)의 제조 공정에서 잉크젯 프린팅법으로 각 서브 화소(PXn)에 유기 물질 또는 용매를 분사하면, 각 서브 화소(PXn)들의 경계에 뱅크(410, 420)가 배치되지 않더라도 상기 유기 물질 또는 용매는 각 서브 화소(PXn)의 제1 영역(IR1) 내에 위치할 수 있다. 각 서브 화소(PXn)는 복수의 서브 절연층(511, 512, 513)을 포함하는 제1 절연층(510)이 배치되고, 이웃하는 서브 화소(PXn)간의 경계에 뱅크(410, 420)가 생략되더라도 분사된 유기 물질이나 용매가 인접한 서브 화소(PXn)로 흐르는 것을 방지할 수 있다. 이에 대한 자세한 설명은 도 5를 참조하여 상술한 바와 동일하다.
복수의 전극(210, 220)은 비아층(200) 및 뱅크(410, 420) 상에 배치될 수 있다. 상술한 바와 같이, 각 전극(210, 220)은 전극 줄기부(210S, 220S)와 전극 가지부(210B, 220B)를 포함한다. 도 2의 Xa-Xa'선은 제1 전극 줄기부(210S)를, 도 2의 Xb-Xb'선은 제1 전극 가지부(210B)와 제2 전극 가지부(220B)를, 도 2의 Xc-Xc'선은 제2 전극 줄기부(220S)를 가로지르는 선이다. 즉, 도 8의 Xa-Xa' 영역에 배치된 제1 전극(210)은 제1 전극 줄기부(210S)이고, 도 8의 Xb-Xb' 영역에 배치된 제1 전극(210) 및 제2 전극(220)은 각각 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)이고, 도 8의 Xc-Xc' 영역에 배치된 제2 전극(220)은 제2 전극 줄기부(220S)인 것으로 이해될 수 있다. 각 전극 줄기부(210S, 220S)와 각 전극 가지부(210B, 220B)는 제1 전극(210) 및 제2 전극(220)을 이룰 수 있다.
제1 전극(210)과 제2 전극(220)은 일부 영역은 비아층(200) 상에 배치되고, 일부 영역은 제1 뱅크(410) 및 제2 뱅크(420) 상에 배치될 수 있다. 상술한 바와 같이, 제1 전극(210)의 제1 전극 줄기부(210S)와 제2 전극(220)의 제2 전극 줄기부(220S)는 제1 방향(DR1)으로 연장되고, 제1 뱅크(410)와 제2 뱅크(420)는 제2 방향(DR2)으로 연장되어 제2 방향(DR2)으로 이웃하는 서브 화소(PXn)에도 배치될 수 있다. 도면으로 도시하지 않았으나, 제1 전극(210) 및 제2 전극(220)의 제1 방향(DR1)으로 연장된 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 제1 뱅크(410) 및 제2 뱅크(420)와 부분적으로 중첩할 수 있다. 다만, 이에 제한되는 것은 아니며, 제1 전극 줄기부(210S)와 제2 전극 줄기부(220S)는 제1 뱅크(410) 및 제2 뱅크(420)와 중첩하지 않을 수도 있다.
제1 전극(210)의 제1 전극 줄기부(210S)에는 비아층(200)을 관통하여 제1 트랜지스터(120)의 제1 드레인 전극(123)을 일부 노출하는 제1 전극 컨택홀(CNDT)이 형성될 수 있다. 제1 전극(210)은 제1 전극 컨택홀(CNTD)을 통해 제1 드레인 전극(123)과 접촉할 수 있다. 제1 전극(210)은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결되어 소정의 전기 신호를 전달 받을 수 있다.
제2 전극(220)의 제2 전극 줄기부(220S)는 일 방향으로 연장되어 발광 소자(300)들이 배치되지 않는 비발광 영역에도 배치될 수 있다. 제2 전극 줄기부(220S)에는 비아층(200)을 관통하여 전원 전극(162)의 일부를 노출하는 제2 전극 컨택홀(CNTS)이 형성될 수 있다. 제2 전극(220)은 제2 전극 컨택홀(CNTS)을 통해 전원 전극(162)과 접촉할 수 있다. 제2 전극(220)은 전원 전극(162)과 전기적으로 연결되어 전원 전극(162)으로부터 소정의 전기 신호를 전달 받을 수 있다.
제1 전극(210)과 제2 전극(220)의 일부 영역, 예컨대 제1 전극 가지부(210B)와 제2 전극 가지부(220B)는 각각 제1 뱅크(410) 및 제2 뱅크(420) 상에 배치될 수 있다. 제1 전극(210)의 제1 전극 가지부(210B)는 제1 뱅크(410)를 덮도록 배치되고, 제2 전극(220)의 제2 전극 가지부(220B)는 제2 뱅크(420)를 덮도록 배치될 수 있다. 제1 뱅크(410)와 제2 뱅크(420)가 각 서브 화소(PXn)의 중심부에서 서로 이격되어 배치되므로, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)도 서로 이격되어 배치될 수 있다. 제1 전극(210)과 제2 전극(220) 사이의 영역, 즉, 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 이격되어 대향하는 공간에는 복수의 발광 소자(300)들이 배치될 수 있다.
각 전극(210, 220)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 각 전극(210, 220)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin-Zinc Oxide) 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 각 전극(210, 220)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 각 전극(210, 220)은 반사율이 높은 물질로 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 이 경우, 각 전극(210, 220)으로 입사되는 광을 반사시켜 각 서브 화소(PXn)의 상부 방향으로 출사시킬 수도 있다.
또한, 전극(210, 220)은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예시적인 실시예에서, 각 전극(210, 220)은 ITO/은(Ag)/ITO/IZO의 적층구조를 갖거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금일 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 절연층(510)은 비아층(200), 제1 전극(210) 및 제2 전극(220) 상에 배치된다. 제1 절연층(510)은 제1 전극(210) 및 제2 전극(220)을 부분적으로 덮도록 배치된다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면을 대부분 덮도록 배치되되, 제1 전극(210)과 제2 전극(220)의 일부를 노출시킬 수 있다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)의 상면 중 일부, 예컨대 제1 뱅크(410) 상에 배치된 제1 전극 가지부(210B)의 상면과 제2 뱅크(420) 상에 배치된 제2 전극 가지부(220B)의 상면 중 일부가 노출되도록 배치될 수 있다. 즉, 제1 절연층(510)은 실질적으로 비아층(200) 상에 전면적으로 형성되되, 제1 전극(210)과 제2 전극(220)을 부분적으로 노출하는 개구부를 포함할 수 있다. 제1 절연층(510)의 개구부는 제1 전극(210)과 제2 전극(220)의 비교적 평탄한 상면이 노출되도록 위치할 수 있다.
예시적인 실시예에서, 제1 절연층(510)은 제1 전극(210)과 제2 전극(220) 사이에서 발광 소자(300)가 배치되도록 평탄한 상면을 형성할 수 있다. 상기 상면은 제1 전극(210)과 제2 전극(220)을 향해 일 방향으로 연장되어 제1 전극(210)과 제2 전극(220)의 경사진 측면에서 종지할 수 있다. 즉, 제1 절연층(510)은 각 전극(210, 220)이 제1 뱅크(410)와 제2 뱅크(420)의 경사진 측면과 중첩하는 영역에 배치될 수 있다. 후술하는 접촉 전극(260)은 제1 전극(210) 및 제2 전극(220)의 노출된 영역과 접촉하고, 제1 절연층(510)의 평탄한 상면에서 발광 소자(300)의 단부와 원활하게 접촉할 수 있다.
다만, 이에 제한되는 것은 아니다. 제1 절연층(510)은 제1 전극(210)과 제2 전극(220)이 이격된 사이에 배치된 제1 절연층(510)의 상면은 평탄하지 않고 단차가 형성될 수도 있다. 제1 절연층(510) 상에 발광 소자(300)가 배치되면, 발광 소자(300)의 하면과 제1 절연층(510)의 단차가 형성된 영역 사이에는 공간이 형성될 수도 있다. 발광 소자(300)는 제1 절연층(510)의 상면과 부분적으로 이격된 상태로 배치될 수 있고, 후술하는 제2 절연층(520)을 이루는 재료가 상기 공간에 채워질 수도 있다.
제1 절연층(510)은 제1 전극(210)과 제2 전극(220)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(510) 상에 배치되는 발광 소자(300)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 다만, 제1 절연층(510)의 형상 및 구조는 이에 제한되지 않는다.
제1 절연층(510)은 상술한 바와 같이, 제1 부분(511), 제2 부분(512) 및 제2 서브 절연층(513)을 포함할 수 있다. 제2 서브 절연층(513)은 비아층(200)을 포함하여 제1 뱅크(410), 제2 뱅크(420), 제1 전극(210) 및 제2 전극(220)을 덮도록 배치될 수 있다. 즉 제2 서브 절연층(513)은 제1 절연층(510)과 실질적으로 동일한 형상으로 배치될 수 있다. 도 8에 도시하지 않았으나, 제1 절연층(510)의 제1 부분(511)이 배치된 영역에는 제1 영역(IR1)이 형성되고, 그 외의 영역인 제2 부분(512)이 배치된 영역에는 제2 영역(IR2)이 형성될 수 있다. 이에 대한 설명은 상술한 바와 동일하므로 자세한 설명은 생략하기로 한다.
발광 소자(300)는 각 전극(210, 220) 사이에서 제1 절연층(510) 상에 배치될 수 있다. 예시적으로, 발광 소자(300)는 각 전극 가지부(210B, 220B) 사이에 배치된 제1 절연층(510), 즉 제1 영역(IR1)을 형성하는 제1 부분(511) 상에 적어도 하나 배치될 수 있다. 다만, 이에 제한되지 않으며, 도면에 도시되지 않았으나 각 서브 화소(PXn) 내에 배치된 발광 소자(300)들 중 적어도 일부는 제2 영역(IR2)에 배치될 수도 있다. 일 실시예에 따른 표시 장치(10)는 각 서브 화소(PXn)에 배치된 복수의 발광 소자(300)들 중 대부분의 발광 소자(300)들이 제1 영역(IR1) 내에 배치되고, 일부의 발광 소자(300)들만이 제2 영역(IR2)에 배치될 수 있다. 또한 발광 소자(300)는 일부 영역이 전극(210, 220)과 중첩하는 위치에 배치될 수 있다. 발광 소자(300)는 제1 전극 가지부(210B)와 제2 전극 가지부(220B)가 서로 대향하는 각 단부 상에 배치되며 접촉 전극(260)을 통해 각 전극(210, 220)과 전기적으로 연결될 수 있다.
한편, 발광 소자(300)는 비아층(200)에 수평한 방향으로 복수의 층들이 배치될 수 있다. 일 실시예에 따른 표시 장치(10)의 발광 소자(300)는 후술할 바와 같이, 제1 반도체층(310, 도 9에 도시), 제2 반도체층(320, 도 9에 도시) 및 활성층(330, 도 9에 도시)을 포함하고, 이들은 비아층(200)에 수평한 방향으로 순차적으로 배치될 수 있다. 도면에 도시된 바와 같이, 발광 소자(300)는 제1 반도체층(310), 활성층(330) 및 제2 반도체층(320)이 비아층(200)에 수평한 방향으로 순차적으로 배치될 수 있다. 다만, 이에 제한되지 않는다. 발광 소자(300)의 복수의 층들이 배치된 순서는 반대방향일 수도 있으며, 경우에 따라서는 발광 소자(300)가 다른 구조를 갖는 경우, 복수의 층들은 비아층(200)에 수직한 방향으로 배치될 수도 있다.
제2 절연층(520)은 발광 소자(300) 상에 부분적으로 배치될 수 있다. 제2 절연층(520)은 발광 소자(300)의 외면을 부분적으로 감싸도록 배치될 수 있다. 제2 절연층(520)은 발광 소자(300)를 보호함과 동시에 표시 장치(10)의 제조 공정에서 발광 소자(300)를 고정시키는 기능을 수행할 수도 있다. 또한, 예시적인 실시예에서, 제2 절연층(520)의 재료 중 일부는 발광 소자(300)의 하면과 제1 절연층(510) 사이에 배치될 수도 있다. 상술한 바와 같이 제2 절연층(520)은 표시 장치(10)의 제조 공정 중에 형성된 제1 절연층(510)과 발광 소자(300) 사이의 공간을 채우도록 형성될 수도 있다. 이에 따라 제2 절연층(520)은 발광 소자(300)의 외면을 감싸도록 형성될 수도 있다. 다만, 이에 제한되지 않는다.
제2 절연층(520)은 평면상 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에서 제2 방향(DR2)으로 연장되어 배치될 수 있다. 일 예로, 제2 절연층(520)은 비아층(200) 상에서 평면상 섬형 또는 선형의 형상을 가질 수 있다.
접촉 전극(260)은 각 전극(210, 220) 및 제2 절연층(520) 상에 배치된다. 제1 접촉 전극(261)과 제2 접촉 전극(262)은 제2 절연층(520) 상에서 서로 이격되어 배치될 수 있다. 제2 절연층(520)은 제1 접촉 전극(261)과 제2 접촉 전극(262)이 직접 접촉하지 않도록 상호 절연시킬 수 있다.
도면으로 도시하지 않았으나, 복수의 접촉 전극(260)은 평면상 제2 방향(DR2)으로 연장되어 배치되되, 제1 방향(DR1)으로 서로 이격되어 배치될 수 있다. 접촉 전극(260)은 발광 소자(300)의 적어도 일 단부와 접촉할 수 있으며, 접촉 전극(260)은 제1 전극(210) 또는 제2 전극(220)과 전기적으로 연결되어 전기 신호를 인가 받을 수 있다. 접촉 전극(260)은 제1 접촉 전극(261)과 제2 접촉 전극(262)을 포함할 수 있다. 제1 접촉 전극(261)은 제1 전극 가지부(210B) 상에 배치되며, 발광 소자(300)의 일 단부와 접촉하고 제2 접촉 전극(262)은 제2 전극 가지부(220B) 상에 배치되며, 발광 소자(300)의 타 단부와 접촉할 수 있다.
제1 접촉 전극(261)은 제1 뱅크(410) 상에서 제1 전극(210)의 노출된 일부 영역과 접촉할 수 있고, 제2 접촉 전극(262)은 제2 뱅크(420) 상에서 제2 전극(220)의 노출된 일부 영역과 접촉할 수 있다. 접촉 전극(260)은 각 전극(210, 220)으로부터 전달되는 전기 신호를 발광 소자(300)에 전달할 수 있다.
접촉 전극(260)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
패시베이션층(550)은 제1 접촉 전극(261), 제2 접촉 전극(262) 및 제2 절연층(520) 상에 배치될 수 있다. 패시베이션층(550)은 비아층(200) 상에 배치되는 부재들을 외부 환경에 대하여 보호하는 기능을 할 수 있다.
상술한 제2 절연층(520) 및 패시베이션층(550) 각각은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제2 절연층(520) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다. 또한, 제2 절연층(520) 및 패시베이션층(550)은 유기물 절연성 물질로써, 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 발광 소자(300)는 발광 다이오드(Light Emitting Diode)일 수 있으며, 구체적으로 발광 소자(300)는 무기물로 이루어진 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(300)는 두 전극 상에 형성된 전계에 의해 전극 사이에 정렬될 수 있다.
발광 소자(300)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(300)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 예시적인 실시예에서, 발광 소자(300)는 원통형 또는 로드형(rod)일 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상을 갖는 등 발광 소자(300)는 다양한 형태를 가질 수 있다. 후술하는 발광 소자(300)에 포함되는 복수의 반도체들은 상기 일 방향을 따라 순차적으로 배치되거나 적층된 구조를 가질 수 있다.
발광 소자(300)는 임의의 도전형(예컨대, p형 또는 n형) 불순물로 도핑된 반도체 결정을 포함할 수 있다. 반도체 결정은 외부의 전원으로부터 인가되는 전기 신호를 전달 받고, 이를 특정 파장대의 광으로 방출할 수 있다.
도 9는 일 실시예에 따른 발광 소자의 개략도이다.
일 실시예에 따른 발광 소자(300)는 특정 파장대의 광을 방출할 수 있다. 예시적인 실시예에서, 활성층(330)에서 방출되는 광은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다. 다만, 청색(Blue) 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 청색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다. 또한, 발광 소자(300)의 활성층(330)에서 방출되는 광은 이에 제한되지 않고, 중심 파장대역이 495nm 내지 570nm의 범위를 갖는 녹색(Green)광 또는 중심 파장대역이 620nm 내지 750nm의 범위를 갖는 적색(Red)광일 수도 있다.
도 9를 참조하면, 일 실시예에 따른 발광 소자(300)는 제1 반도체층(310), 제2 반도체층(320), 활성층(330) 및 절연막(380)을 포함할 수 있다. 또한, 일 실시예에 따른 발광 소자(300)는 적어도 하나의 전극층(370)을 더 포함할 수도 있다. 도 9에서는 발광 소자(300)가 하나의 전극층(370)을 포함하는 것을 도시하고 있으나, 이에 제한되지 않는다. 경우에 따라서 발광 소자(300)는 더 많은 수의 전극층(370)을 포함하거나, 생략될 수도 있다. 후술하는 발광 소자(300)에 대한 설명은 전극층(370)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
제1 반도체층(310)은 제1 도전형을 갖는, 예컨대 n형 반도체일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(310)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310)은 제1 도전형 도펀트가 도핑될 수 있으며, 일 예로 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(310)은 n형 Si로 도핑된 n-GaN일 수 있다. 제1 반도체층(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(320)은 후술하는 활성층(330) 상에 배치된다. 제2 반도체층(320)은 제2 도전형을 갖는, 예컨대 p형 반도체일 수 있으며 일 예로, 발광 소자(300)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(320)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320)은 제2 도전형 도펀트가 도핑될 수 있으며, 일 예로 제2 도전형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(320)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제2 반도체층(320)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 도면에서는 제1 반도체층(310)과 제2 반도체층(320)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 경우에 따라서는 활성층(330)의 물질에 따라 제1 반도체층(310)과 제2 반도체층(320)은 더 많은 수의 층, 예컨대 클래드층(clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
활성층(330)은 제1 반도체층(310)과 제2 반도체층(320) 사이에 배치된다. 활성층(330)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(330)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(330)은 제1 반도체층(310) 및 제2 반도체층(320)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(330)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(330)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(330)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 활성층(330)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색(Blue)광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(330)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(330)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(330)의 길이는 0.05㎛ 내지 0.10㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 활성층(330)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(330)에서 방출되는 광은 하나의 방향으로 방향성이 제한되지 않는다.
전극층(370)은 오믹(Ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 또한 전극층(370)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다. 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있으며, 이에 제한되는 것은 아니다.
절연막(380)은 상술한 복수의 반도체들의 외면을 둘러싸도록 배치된다. 예시적인 실시예에서, 절연막(380)은 적어도 활성층(330)의 외면을 둘러싸도록 배치되고, 발광 소자(300)가 연장된 일 방향으로 연장될 수 있다. 절연막(380)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 일 예로, 절연막(380)은 상기 부재들의 측면부를 둘러싸도록 형성되되, 발광 소자(300)의 길이방향의 양 단부는 노출되도록 형성될 수 있다.
도면에서는 절연막(380)이 발광 소자(300)의 길이방향으로 연장되어 제1 반도체층(310)부터 전극층(370)까지 커버할 수 있도록 형성된 것을 도시하고 있으나, 이에 제한되지 않는다. 절연막(380)은 활성층(330)을 포함하여 일부의 도전형 반도체의 외면만을 커버하거나, 전극층(370) 외면의 일부만 커버하여 전극층(370)의 외면이 부분적으로 노출될 수도 있다. 또한, 절연막(380)은 발광 소자(300)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(380)의 두께는 10nm 내지 1.0㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다. 바람직하게는 절연막(380)의 두께는 40nm 내외일 수 있다.
절연막(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(330)이 발광 소자(300)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(380)은 활성층(330)을 포함하여 발광 소자(300)의 외면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
또한, 몇몇 실시예에서, 절연막(380)은 외면이 표면처리될 수 있다. 발광 소자(300)는 표시 장치(10)의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다. 여기서, 발광 소자(300)가 잉크 내에서 인접한 다른 발광 소자(300)와 응집되지 않고 분산된 상태를 유지하기 위해, 절연막(380)은 표면이 소수성 또는 친수성 처리될 수 있다.
한편, 발광 소자(300)는 길이(h)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 6㎛의 범위를 가질 수 있으며, 바람직하게는 3㎛ 내지 5㎛의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 300nm 내지 700nm의 범위를 갖고, 발광 소자(300)의 종횡비(Aspect ratio)는 1.2 내지 100일 수 있다. 다만, 이에 제한되지 않고, 표시 장치(10)에 포함되는 복수의 발광 소자(300)들은 활성층(330)의 조성 차이에 따라 서로 다른 직경을 가질 수도 있다. 바람직하게는 발광 소자(300)의 직경은 500nm 내외의 범위를 가질 수 있다.
이하에서는 일 실시예에 따른 표시 장치(10)의 제조 방법에 대하여 설명하기로 한다.
도 10은 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 순서도이다.
일 실시예에 따르면, 표시 장치(10)의 제조 공정 중, 제1 절연층(510)의 제1 부분(511) 및 제2 부분(512)은 플라즈마 공정을 통해 형성될 수 있다. 제1 절연층(510)은 제2 서브 절연층(513)을 이루는 재료를 형성한 뒤, 제2 서브 절연층(513)의 상면에 제1 플라즈마 또는 제2 플라즈마를 처리하여 각각 제1 부분(511) 및 제2 부분(512)을 형성할 수 있다. 제1 플라즈마와 제2 플라즈마는 각각 각 화소(PX) 또는 서브 화소(PXn) 내에서 일부 영역에 선택적으로 조사될 수 있고, 상기 영역에는 제1 부분(511) 및 제2 부분(512)이 형성될 수 있다.
이와 같은 공정을 수행하여 일 실시예에 따른 제1 절연층(510)을 형성한 뒤, 제1 부분(511)이 형성된 제1 영역(IR1)에 발광 소자(300)들을 배치하여 표시 장치(10)를 제조할 수 있다. 보다 자세한 설명은 다른 도면들이 더 참조된다. 이하에서는 회로소자층(PAL) 상에 배치되는 뱅크(410, 420)를 제외하고 제1 전극(210), 제2 전극(220) 및 제1 절연층(510) 만을 도시하여 표시 장치(10)의 제조 공정에 대하여 설명하기로 한다. 다만, 이하에서 서술되는 설명들은 회로소자층(PAL) 상에 제1 뱅크(410) 및 제2 뱅크(420)가 배치된 경우에도 동일하게 적용될 수 있음은 자명하다.
도 11 내지 도 18은 일 실시예에 따른 표시 장치의 제조 공정을 나타내는 개략도들이다.
먼저, 도 11 및 도 12에 도시된 바와 같이, 회로소자층(PAL) 상에 제1 전극(210), 제2 전극(220) 및 이들을 덮는 제2 서브 절연층(513)을 형성(S100)하고, 제2 서브 절연층(513)의 상면을 제1 플라즈마(1st Plasma) 처리(S200)하여 제1 절연물층(510')을 형성한다. 제1 절연물층(510')은 제2 부분(512)과 제2 서브 절연층(513)을 포함할 수 있다. 제1 절연물층(510')은 후속 공정에서 제1 부분(511)이 더 형성되어 제1 절연층(510)을 이룰 수 있다. 제1 절연물층(510')은 제1 전극(210) 및 제2 전극(220)을 덮는 제2 서브 절연층(513)을 형성하고, 제2 서브 절연층(513)의 상면에 제2 부분(512)을 형성함으로써 제조될 수 있다. 일 실시예에서, 제2 부분(512)은 제2 서브 절연층(513) 상에 제1 플라즈마(1st Plasma)를 조사하여 형성될 수 있다.
상술한 바와 같이 실리콘 옥시카바이드(SiOCx)를 포함하는 제2 서브 절연층(513)은 제1 플라즈마(1st Plasma)가 조사되면 실리콘-탄소(Si-C) 결합이 분해되고, 제1 플라즈마(1st Plasma)에 포함된 기체와 새로운 결합을 형성할 수 있다. 예시적인 실시예에서, 제1 플라즈마(1st Plasma)는 불소계 플라즈마일 수 있다. 이에 따라 제2 서브 절연층(513) 상에는 실리콘-플루오로메틸(Si-CnFm) 결합을 함유한 제2 부분(512)이 형성될 수 있다.
다음으로, 도 13 및 도 14를 참조하면, 제1 절연물층(510') 상의 적어도 일부 영역에 제2 플라즈마(2nd Plasma)를 조사하여 제1 부분(511)을 형성(S300)한다. 예시적인 실시예에서 제2 플라즈마(2nd Plasma)는 제1 플라즈마(1st Plasma)가 조사되어 형성된 제2 부분(512)의 상면 중, 제1 전극(210)과 제2 전극(220) 사이에 배치된 영역에 조사될 수 있다. 제2 플라즈마(2nd Plasma)가 조사된 영역의 제2 부분(512)은 실리콘-플루오로메틸(Si-CnFm) 결합이 분해되고, 제2 플라즈마(2nd Plasma)에 포함된 기체와 새로운 결합을 형성할 수 있다. 예시적인 실시예에서, 제2 플라즈마(2nd Plasma)는 산소계 플라즈마일 수 있다. 이에 따라 제2 서브 절연층(513) 상에는 실리콘-산소(Si-O) 결합을 함유한 제1 부분(511)이 형성될 수 있다. 제2 서브 절연층(513) 상에 제1 부분(511)이 형성된 영역은 제1 영역(IR1)을 이룰 수 있고, 제2 부분(512)이 형성된 영역은 제2 영역(IR2)을 이룰 수 있다. 이에 대한 설명은 상술한 바와 동일하다.
다만, 이에 제한되는 것은 아니다. 경우에 따라서 제1 절연층(510)은 제1 절연물층(510')을 형성하는 단계 없이 제1 절연층(510)의 상면에 제1 플라즈마(1st Plasma) 및 제2 플라즈마(2nd Plasma, 도 13에 도시)를 조사하여 각각 제1 부분(511) 및 제2 부분(512)과 제2 서브 절연층(513)을 형성할 수도 있다. 다른 도면을 참조하여 후술할 바와 같이, 제1 플라즈마(1st Plasma)와 제2 플라즈마(2nd Plasma)는 일정 영역의 상부에 전면적으로 조사될 수 있으나, 경우에 따라서 일부 영역에만 선택적으로 조사될 수도 있다. 도면으로 도시하지 않았으나, 몇몇 실시예에서, 제1 절연층(510)을 이루는 재료를 포함한 층을 형성하고, 제1 영역(IR1)에 해당하는 위치에는 제2 플라즈마(2nd Plasma)를 조사하여 제1 부분(511)을 형성하고, 제2 영역(IR2)에 해당하는 위치에는 제1 플라즈마(1st Plasma)를 조사하여 제2 부분(512)을 형성할 수도 있다.
다음으로 도 15를 참조하면, 제2 플라즈마(2nd Plasma) 처리된 영역, 즉 제1 부분(511) 상에 발광 소자(300)를 포함하는 잉크(S)를 분사(S400)한다. 예시적인 실시예에서, 발광 소자(300)를 포함하는 잉크(S)는 노즐(nozzle)을 통해 분사되는 잉크젯 방식으로 분사될 수 있다. 다만, 이에 제한되는 것은 아니다.
잉크(S)는 용매와 용매 내에 분산된 복수의 발광 소자(300)를 포함할 수 있다. 예시적인 실시예에서, 잉크(S)는 용액 또는 콜로이드(colloide) 상태로 제공될 수 있다. 예컨대, 용매는 아세톤, 물, 알코올, 톨루엔, 프로필렌글리콜(Propylene glycol, PG) 또는 프로필렌글리콜메틸아세테이트(Propylene glycol methyl acetate, PGMA) 등일 수 있으나 이에 제한되지 않는다.
잉크(S)는 상술한 바와 같이, 제1 영역(IR1) 내에서 제1 부분(511) 상에 위치하도록 유도될 수 있고, 대부분의 발광 소자(300)는 제1 영역(IR1), 즉 제1 전극(210)과 제2 전극(220) 사이에 위치할 수 있다. 잉크(S)는 제1 영역(IR1) 내에만 위치하고 제2 영역(IR2)으로 이동하지 않을 수 있으며, 제1 전극(210)과 제2 전극(220) 사이에 배치되는 발광 소자(300)의 수를 증가시키고, 표시 장치(10)의 제조 공정 중 손실되거나 불량으로 남게 되는 발광 소자(300)의 수를 감소시킬 수 있다. 또한, 이웃하는 서브 화소(PXn)들의 경계에서 별도의 구조물이 생략되더라도 잉크(S)가 다른 서브 화소(PXn)로 흐르는 것을 방지할 수 있다.
다음으로 발광 소자(300)를 제1 전극(210)과 제2 전극(220) 사이에 정렬(S500)한다. 발광 소자(300)를 정렬하는 단계(S500)는 제1 전극(210)과 제2 전극(220)에 전기 신호를 인가하여 잉크(S)에 전계를 형성하는 단계, 상기 전계에 의해 발광 소자(300)가 유전영동힘(Dielectrophoretic force)을 전달 받아 전극(210, 220) 상에 안착하는 단계 및 잉크(S)의 용매를 제거하는 단계를 포함할 수 있다.
발광 소자(300)는 유전영동법(Dielectrophoresis, DEP)을 이용하여 전극(210, 220) 상에 배치될 수 있다. 발광 소자(300)가 분산된 용액을 전극(210, 220) 상에 분사하고, 전극(210, 220)에 교류 전원을 인가하면 제1 전극(210)과 제2 전극(220) 사이에 전기장이 생성되고, 발광 소자(300)는 상기 전기장에 의해 유전영동힘을 받을 수 있다. 유전영동힘을 받은 발광 소자(300)는 일 방향으로 이동하거나 회전하는 힘을 받게 되고, 최종적으로 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다. 잉크(S)는 제1 영역(IR1) 내에 위치하도록 유도될 수 있고, 복수의 발광 소자(300)들은 제1 전극(210)과 제2 전극(220) 사이에서 일 방향으로 정렬되도록 배치될 수 있다.
다음으로, 도 16에 도시된 바와 같이, 전극(210, 220) 상에 발광 소자(300)가 배치되면, 잉크(S)의 용매를 제거한다. 용매를 제거하는 단계를 통상적인 방법이 채용될 수 있다. 예컨대, 용매는 열처리, 적외선 조사 등의 방법을 통해 제거될 수 있다. 이후, 도면으로 도시하지 않았으나, 표시 장치(10)에 포함되는 복수의 부재들, 예컨대 접촉 전극(260), 제2 절연층(520), 패시베이션층(550) 등을 형성하는 공정을 수행함으로써, 일 실시예에 따른 표시 장치(10)를 제조할 수 있다. 이에 대한 자세한 설명은 생략하기로 한다.
한편, 일 실시예에 따른 표시 장치(10)는 복수의 서브 화소(PXn)를 포함하며, 표시 장치(10)의 제조 공정은 각 서브 화소(PXn) 마다 제2 플라즈마(2nd Plasma)를 순차적으로 처리하여 발광 소자(300)들을 배치시키는 방법으로 수행될 수 있다. 여기서 제2 플라즈마(2nd Plasma)가 조사되지 않는 영역은 마스크(Mask)에 의해 플라즈마의 조사가 차단될 수 있다. 예시적인 실시예에서, 마스크(Mask)는 통상적으로 플라즈마와 반응하지 않는 마스크일 수 있으며, 일 예로 금속마스크 또는 포토레지스트(Photo resist, PR) 등이 채용될 수 있다. 다만, 이에 제한되지 않는다.
도 17 및 도 18을 참조하면, 일 실시예에 따르면 제2 플라즈마(2nd Plasma)를 조사하여 제1 부분(511)을 형성하는 단계에서, 제1 서브 화소(PX1)의 일부 영역을 제외한 영역에는 마스크(Mask)가 배치되고, 제2 플라즈마(2nd Plasma)는 제1 서브 화소(PX1)에만 조사될 수 있다. 이에 따라 제1 서브 화소(PX1)에 배치된 제1 전극(210)과 제2 전극(220) 사이에만 제1 영역(IR1)이 형성될 수 있고, 서브 화소(PXn)에 분사된 발광 소자(300)는 제1 서브 화소(PX1)의 제1 전극(210)과 제2 전극(220) 사이에만 위치할 수 있다. 제2 플라즈마(2nd Plasma)를 조사하는 단계에서, 마스크(Mask)가 배치된 다른 서브 화소(PXn)에는 제1 부분(511)이 형성되지 않으므로, 발광 소자(300)는 제1 서브 화소(PX1)에서만 정렬될 수 있다.
다음으로, 도 18에 도시된 바와 같이, 발광 소자(300)가 정렬된 제1 서브 화소(PX1) 및 제2 서브 화소(PX2)에 마스크(Mask)가 배치되면 제3 서브 화소(PX3)에만 제2 플라즈마(2nd Plasma)가 조사될 수 있다. 이후 동일한 방법으로 제3 서브 화소(PX3)에 발광 소자(300)를 정렬시킬 수 있다. 다만, 이에 제한되지 않고, 상술한 바와 같이 제1 플라즈마(1st Plasma)와 제2 플라즈마(2nd Plasma)는 일부 영역에 각각 선택적으로 조사될 수 있다. 즉, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에 위치하는 제1 영역(IR1) 및 제2 영역(IR2)은 하나의 공정에서 일부 영역에 각각 제1 플라즈마(1st Plasma)와 제2 플라즈마(2nd Plasma)가 조사되어 형성될 수 있다. 이 경우, 각 서브 화소(PXn)에 배치되는 발광 소자(300)들은 순차적으로 배치되지 않고 동일한 공정에서 동시에 배치될 수도 있다.
일 실시예에 따른 표시 장치(10)의 제조 방법은 제2 서브 절연층(513) 상에 플라즈마를 조사하여 극성이 서로 다른 제1 부분(511) 및 제2 부분(512)을 형성하는 공정을 포함하고, 각 서브 화소(PXn) 상에 분사된 잉크(S)가 제1 영역(IR1) 내에 위치할 수 있도록 유도할 수 있다. 이에 따라 제1 전극(210)과 제2 전극(220) 사이에 배치되는 발광 소자(300)의 수를 증가시키고 표시 장치(10)의 제조 공정 중 손실되거나 불량으로 남게 되는 발광 소자(300)의 수를 감소시킬 수 있다. 또한, 이웃하는 서브 화소(PXn)들의 경계에 별도의 구조물이 생략되더라도 잉크(S)가 다른 서브 화소(PXn)로 흐르는 것을 방지할 수 있다.
이하에서는 다른 도면을 더 참조하여 표시 장치(10)의 다양한 실시예에 대하여 설명하기로 한다.
도 19 및 도 20은 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도들이다.
일 실시예에 따른 제1 영역(IR1)은 반드시 도 2의 형상에 제한되지 않을 수 있다. 경우에 따라서 제1 영역(IR1)은 하나의 서브 화소(PXn) 내에서 복수개의 패턴을 형성하며 배치될 수 있다.
도 19 및 도 20을 참조하면, 일 실시예에 따른 표시 장치(10_1, 10_2)는 하나의 서브 화소(PXn) 내에서 복수의 제1 영역(IR1_1, IR1_2)이 서로 이격되어 배치될 수 있다. 도 19 및 도 20에 도시된 복수의 제1 영역(IR1_1, IR1_2)들은 실질적으로 제1 절연층(510)의 제1 부분(511)이 형성된 영역인 것으로 이해될 수 있다. 도 19 및 도 20의 표시 장치(10_1, 10_2)는 복수의 제1 영역(IR1_1, IR1_2)이 서로 이격되어 배치된 것을 제외하고는 도 2의 표시 장치(10)와 동일하다. 이하에서는 제1 영역(IR1_1, IR1_2)이 배치된 형상에 대하여 자세하게 설명하고, 중복되는 설명은 생략하기로 한다.
먼저, 도 19의 표시 장치(10_1)는 하나의 서브 화소(PXn) 내에서 일 방향, 즉 제2 방향(DR2)으로 연장된 2개의 제1 영역(IR1_1)이 제1 방향(DR1)으로 이격되어 배치될 수 있다. 복수의 제1 영역(IR1_1)은 하나의 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이, 또는 제2 전극 가지부(220B)와 다른 하나의 제1 전극 가지부(210B) 사이에 배치될 수 있다. 이들은 각각 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)를 따라 제2 방향(DR2)으로 연장된 형상을 가질 수 있다. 복수의 제1 영역(IR1_1)은 제2 전극 가지부(220B) 상에서 제1 방향(DR1)으로 이격될 수 있다.
다음으로, 도 20의 표시 장치(10_2)는 하나의 서브 화소(PXn) 내에서 복수의 제1 영역(IR1_2)들이 제1 방향(DR1) 및 제2 방향(DR2)으로 이격되어 배치될 수 있다. 도 20의 표시 장치(10_2)는 도 19의 표시 장치(10_1)에서 각 서브 화소(PXn)에 더 많은 수의 제1 영역(IR1_2)들이 배치되어 서로 제1 방향(DR1) 및 제2 방향(DR2)으로 이격된 것을 제외하고는 동일하다.
상술한 바와 같이, 표시 장치(10_1, 10_2)의 제1 영역(IR1_1, IR1_2)은 제1 절연층(510)의 제1 부분(511)이 형성된 영역일 수 있으며, 제1 부분(511)은 제2 플라즈마(2nd Plasma)를 조사함으로써 형성될 수 있다. 제2 플라즈마(2nd Plasma)를 조사하는 공정에서, 각 서브 화소(PXn) 상에 마스크(Mask)를 배치하여 부분적으로 제2 플라즈마(2nd plasma)를 조사할 수 있다. 일 실시예에 따르면, 하나의 서브 화소(PXn) 내에서도 부분적으로 제2 플라즈마(2nd Plasma)를 조사함으로써, 제1 부분(511)을 부분적으로 형성할 수 있다. 이에 따라, 각 서브 화소(PXn) 내에서 발광 소자(300)들을 특정 영역에 집중적으로 배치시킬 수도 있다.
도 21은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 22는 도 21의 표시 장치의 일 서브 화소의 단면을 개략적으로 나타내는 단면도이다.
도 21 및 도 22를 참조하면, 일 실시예에 따른 표시 장치(10_3)는 더 많은 수의 제1 전극 가지부(210B_3)와 제2 전극 가지부(220B_3)를 포함할 수 있다. 도 21 및 도 22에서는 제1 전극(210_3)이 3개의 제1 전극 가지부(210B_3)를 포함하고, 제2 전극(220_3)이 2개의 제2 전극 가지부(220B_3)를 포함하는 것이 도시되어 있다. 도 21 및 도 22의 표시 장치(10_3)는 도 2의 표시 장치(10)에 비해 더 많은 수의 전극 가지부(210B_3, 220B_3)를 포함하는 것을 제외하고는 동일하다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 21 및 도 22의 표시 장치(10_3)는 복수의 제1 전극 가지부(210B_3)와 제2 전극 가지부(220B_3)를 포함함에 따라, 하나의 서브 화소(PXn) 내에서 발광 소자(300)들이 배치될 수 있는 영역이 증가할 수 있다. 이에 따라 하나의 서브 화소(PXn) 내에서 발광 소자(300)들이 더 많이 배치되고, 각 서브 화소(PXn)의 발광량이 증가할 수 있다. 또한, 각 서브 화소(PXn)의 제1 부분(511_3)이 형성된 영역도 증가할 수 있다. 도 2의 표시 장치(10)와 달리, 도 21 및 도 22의 표시 장치(10_3)는 제1 부분(511_3)이 제1 전극 가지부(210B_3) 중 일부의 경우 제2 전극 가지부(220B_3)와 대향하는 양 측과 모두 중첩하도록 배치될 수 있다.
도 23은 또 다른 실시예에 따른 표시 장치의 일 서브 화소를 나타내는 평면도이다. 도 24는 도 23의 표시 장치의 일 서브 화소의 단면을 개략적으로 나타내는 단면도이다.
도 23 및 도 24를 참조하면, 일 실시예에 따른 표시 장치(10_4)는 더 적은 수의 제1 전극 가지부(210B_4)를 포함할 수 있다. 도 23 및 도 27에서는 제1 전극(210_4)이 하나의 제1 전극 가지부(210B_4)를 포함하고, 제2 전극(220_4)이 하나의 제2 전극 가지부(220B_4)를 포함하는 것이 도시되어 있다. 도 23 및 도 24의 표시 장치(10_4)는 도 2의 표시 장치(10)에 비해 더 적은 수의 전극 가지부(210B_4, 220B_4)를 포함하는 것을 제외하고는 동일하다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 설명하기로 한다.
도 23 및 도 24의 표시 장치(10_4)는 하나의 제1 전극 가지부(210B_4)와 하나의 제2 전극 가지부(220B_4)만을 포함할 수 있다. 이 경우, 제1 부분(511_4)은 제1 전극 가지부(210B_4)와 제2 전극 가지부(220B_4)가 서로 대향하는 일 측과만 중첩하도록 배치될 수 있다. 또한, 표시 장치(10_4)는 하나의 제1 전극 가지부(210B_4)와 하나의 제2 전극 가지부(220B_4)만을 포함함으로써, 각 서브 화소(PXn)의 크기가 작아질 수 있다. 각 서브 화소(PXn)마다 제1 영역(IR1_4)을 형성하여 발광 소자(300)를 일정 영역 내에 높은 밀도로 배치시킬 수 있으므로, 하나의 서브 화소(PXn)의 크기가 작아지더라도 필요한 수의 발광 소자(300)들을 배치시킬 수 있다. 나아가, 하나의 서브 화소(PXn)의 크기가 작아짐에 따라 3개의 서브 화소(PXn)를 포함하는 하나의 화소(PX)의 크기도 작아질 수 있다. 이 경우, 이웃하여 배치되는 서브 화소(PXn)들 간의 경계에 배치된 제2 영역(IR2_4)은 하나의 서브 화소(PXn)에 발광 소자(300)가 정렬될 때 잉크(S)가 다른 서브 화소(PXn)로 이동하는 것을 효과적으로 방지할 수 있다.
예시적인 실시예에서, 각 서브 화소(PXn)는 서로 다른 파장대의 광을 방출하기 위해, 서로 다른 종류의 발광 소자(300)를 포함할 수 있다.
도 25는 도 23의 표시 장치의 3개의 서브 화소를 나타내는 평면도이다. 도 26 내지 도 28은 도 25의 표시 장치의 제조 공정 중 일부를 나타내는 개략적인 단면도들이다.
도 25 내지 도 28을 참조하면, 일 실시예에 따른 표시 장치(10_5)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)가 각각 서로 다른 제1 발광 소자(301_5), 제2 발광 소자(302_5) 및 제3 발광 소자(303_5)를 포함할 수 있다. 각각의 서브 화소(PXn)들이 하나의 제1 전극 가지부(210B_5)와 하나의 제2 전극 가지부(220B_5)를 포함함에 따라 이웃하는 서브 화소(PXn)간의 경계가 더 좁아질 수 있다. 또한, 각 서브 화소(PXn)들이 서로 다른 발광 소자(300_5)들을 포함함에 따라, 표시 장치(10_5)의 제조 공정 중에 전극 상에 분사된 잉크(S)가 이웃하는 서브 화소(PXn)로 이동하지 않도록 방지하는 것이 중요하다. 일 실시예에 따른 표시 장치(10_5)는 제1 영역(IR1_5)과 제2 영역(IR2_5)을 포함하여, 발광 소자(300_5)를 포함하는 잉크(S)가 분사될 때 이웃하는 서브 화소(PXn)로 잉크(S)가 이동하는 것을 효과적으로 방지할 수 있다.
또한, 도 26 내지 도 28에 도시된 바와 같이, 제1 절연층(510_5)은 실리콘 옥시카바이드를 포함하여 조사되는 플라즈마에 따라 제1 부분(511_5) 및 제2 부분(512_5)을 형성할 수 있다. 특히, 제2 부분(512_5)에 제2 플라즈마(2nd Plasma)를 조사하더라도, 제1 부분(511_5)이 형성될 수 있다. 이에 따라, 제1 서브 화소(PX1)에 제2 플라즈마(2nd Plasma)를 조사하여 제1 부분(511_5)을 형성하고 제1 발광 소자(301_5)를 배치한 뒤, 제1 플라즈마(1st Plasma)를 조사하면 제1 발광 소자(301_5)와 중첩한 영역을 제외하고는 다시 제2 부분(512_5)이 형성될 수 있다(도 27에 도시).
일 실시예에 따르면, 임의의 영역에 제2 플라즈마(2nd plasma)를 조사하여 제1 부분(511_5)을 형성하는 공정과 제1 플라즈마(1st Plasma)를 조사하여 제2 부분(512_5)을 형성하는 공정을 반복하여 일부 영역에 선택적으로 제1 영역(IR1_5)을 형성할 수 있다. 제1 영역(IR1_5) 이외의 제2 영역(IR2_5)에는 발광 소자(300_5)가 분산된 잉크(S)가 흐르지 않고, 제1 영역(IR1_5)에만 위치할 수 있다. 이에 따라 서로 다른 발광 소자(300_5)들을 비교적 좁은 화소(PX) 또는 서브 화소(PXn) 내에 배치시킬 때, 각 서브 화소(PXn)들의 경계에서 별도의 구조물이 생략되더라도, 임의의 발광 소자(300_5), 예컨대 제1 발광 소자(301_5)가 제1 서브 화소(PX1) 이외의 제2 서브 화소(PX2) 또는 제3 서브 화소(PX3)에 배치되는 것을 방지할 수 있다.
한편, 발광 소자(300)의 구조는 도 9에 도시된 바에 제한되지 않고, 다른 구조를 가질 수도 있다.
도 29는 다른 실시예에 따른 발광 소자의 개략도이다.
도 29를 참조하면, 발광 소자(300')는 일 방향으로 연장된 형상을 갖되, 부분적으로 측면이 경사진 형상을 가질 수 있다. 즉, 일 실시예에 따른 발광 소자(300')는 부분적으로 원추형의 형상을 가질 수 있다. 발광 소자(300')는 복수의 층들이 일 방향으로 적층되지 않고, 각 층들이 어느 다른 층의 외면을 둘러싸도록 형성될 수 있다. 도 29의 발광 소자(300')는 각 층들의 형상이 일부 상이한 것을 제외하고는 도 9의 발광 소자(300)와 동일하다. 이하에서는 동일한 내용은 생략하고 차이점에 대하여 서술한다.
일 실시예에 따르면, 제1 반도체층(310')은 일 방향으로 연장되고 양 단부가 중심부를 향해 경사지게 형성될 수 있다. 도 29의 제1 반도체층(310')은 로드형 또는 원통형의 본체부와, 상기 본체부의 상부 및 하부에 각각 원추형의 단부가 형성된 형상일 수 있다. 상기 본체부의 상단부는 하단부에 비해 더 가파른 경사를 가질 수 있다.
활성층(330')은 제1 반도체층(310')의 상기 본체부의 외면을 둘러싸도록 배치된다. 활성층(330')은 일 방향으로 연장된 고리형의 형상을 가질 수 있다. 활성층(330')은 제1 반도체층(310')의 상단부 및 하단부 상에는 형성되지 않을 수 있다. 즉, 활성층(330')은 제1 반도체층(310')의 평행한 측면에만 접촉할 수 있다.
제2 반도체층(320')은 활성층(330')의 외면과 제1 반도체층(310')의 상단부를 둘러싸도록 배치된다. 제2 반도체층(320')은 일 방향으로 연장된 고리형의 본체부와 측면이 경사지도록 형성된 상단부를 포함할 수 있다. 즉, 제2 반도체층(320')은 활성층(330')의 평행한 측면과 제1 반도체층(310')의 경사진 상단부에 직접 접촉할 수 있다. 다만, 제2 반도체층(320')은 제1 반도체층(310')의 하단부에는 형성되지 않는다.
전극층(370')은 제2 반도체층(320')의 외면을 둘러싸도록 배치된다. 즉, 전극층(370')의 형상은 실질적으로 제2 반도체층(320')과 동일할 수 있다. 즉, 전극층(370')은 제2 반도체층(320')의 외면에 전면적으로 접촉할 수 있다.
절연막(380')은 전극층(370') 및 제1 반도체층(310')의 외면을 둘러싸도록 배치될 수 있다. 절연막(380')은 전극층(370')을 포함하여, 제1 반도체층(310')의 하단부 및 활성층(330')과 제2 반도체층(320')의 노출된 하단부와 직접 접촉할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
210: 제1 전극 220: 제2 전극
300: 발광 소자
510: 제1 절연층
520: 제2 절연층

Claims (20)

  1. 기판;
    상기 기판 상에서 서로 이격되어 배치된 제1 전극 및 제2 전극;
    상기 기판 상에서 상기 제1 전극 및 상기 제2 전극의 적어도 일부를 덮도록 배치된 제1 절연층; 및
    상기 제1 절연층 상에서 상기 제1 전극과 상기 제2 전극 사이에 배치된 적어도 하나의 제1 발광 소자를 포함하고,
    상기 제1 절연층은,
    친수성을 갖는 재료를 포함하는 제1 부분 및 상기 제1 부분 이외의 영역으로 소수성을 갖는 재료를 포함하는 제2 부분을 포함하는 제1 서브 절연층; 및
    상기 제1 서브 절연층 하부에 위치한 제2 서브 절연층을 포함하고,
    상기 제1 발광 소자의 적어도 일부는 상기 제1 부분 상에 배치된 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 부분은 상기 제1 전극과 상기 제2 전극 사이에 위치한 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 부분은 물에 대한 접촉각이 5°이하이고 상기 제2 부분은 물에 대한 접촉각이 100° 이상인 표시 장치.
  4. 제1 항에 있어서,
    상기 제1 절연층은 실리콘 옥시카바이드를 포함하며,
    상기 제1 부분은 상기 제2 부분보다 산소 원자의 농도가 크고,
    상기 제2 부분은 상기 제1 부분보다 불소 원자의 농도가 큰 표시 장치.
  5. 제2 항에 있어서,
    상기 제1 부분은 상기 제1 전극 및 상기 제2 전극이 서로 대향하는 일 측부들과 부분적으로 중첩하도록 배치된 표시 장치.
  6. 제5 항에 있어서,
    상기 제2 부분은 상기 제1 전극의 상기 제2 전극과 대향하지 않는 타 측부 및 상기 제2 전극의 상기 제1 전극과 대향하지 않는 타 측부와 중첩하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 부분이 위치한 영역인 제1 영역 및 상기 제2 부분이 위치한 제2 영역이 정의되고, 상기 제2 영역은 상기 제1 영역을 둘러싸는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 발광 소자는 상기 제2 영역에 배치된 상기 제1 발광 소자의 밀도보다 상기 제1 영역에 배치된 상기 제1 발광 소자의 밀도가 큰 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 발광 소자에서 광이 방출된 영역이 출사되는 발광 영역이 정의되고,
    상기 발광 영역은 상기 제1 영역을 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 기판 상에서 서로 이격되어 배치된 제3 전극 및 제4 전극을 더 포함하고,
    상기 제1 절연층은 상기 제3 전극과 상기 제4 전극 상에도 배치되며,
    상기 제1 부분은 상기 제3 전극과 상기 제4 전극 사이에도 위치하고,
    상기 제3 전극과 상기 제2 전극 사이에는 상기 제2 부분이 위치하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제3 전극과 상기 제4 전극 사이에서 상기 제1 부분 상에 배치된 적어도 하나의 제2 발광 소자를 더 포함하고,
    상기 제2 발광 소자는 상기 제1 발광 소자와 다른 파장대의 광을 방출하는 표시 장치.
  12. 기판;
    상기 기판 상에 배치되고, 제1 방향으로 연장된 제1 전극;
    상기 제1 방향으로 연장되어 배치되고, 상기 제1 전극과 상기 제1 방향과 다른 제2 방향으로 이격된 제2 전극;
    상기 제1 전극 및 상기 제2 전극의 적어도 일부를 덮도록 배치된 제1 절연층; 및
    상기 제1 전극과 상기 제2 전극 사이에서 상기 제1 절연층 상에 배치된 적어도 하나의 발광 소자를 포함하고,
    상기 제1 절연층은,
    친수성을 갖는 재료를 포함하고 상기 제1 전극과 상기 제2 전극 사이의 영역에 위치한 제1 부분 및
    소수성을 갖는 재료를 포함하고 상기 제1 부분 이외의 영역인 제2 부분을 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 전극과 상기 제2 방향으로 이격된 제3 전극을 더 포함하고, 상기 제1 절연층은 상기 제3 전극 상에 배치되도록 연장되고, 상기 제1 전극과 상기 제3 전극 사이에는 상기 제2 부분이 위치하고,
    상기 제1 전극과 상기 제2 전극 사이에 배치된 상기 발광 소자의 밀도는상기 제2 전극과 상기 제3 전극 사이에 배치된 상기 발광 소자의 밀도보다 큰 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 부분은 물에 대한 접촉각이 5°이하이고 상기 제2 부분은 물에 대한 접촉각이 100° 이상인 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 절연층은 상기 제1 부분과 상기 제2 부분 하부에 위치한 서브 절연층을 더 포함하는 표시 장치.
  16. 제15 항에 있어서,
    적어도 하나의 상기 제1 부분은 상기 제1 방향으로 서로 이격되고, 상기 제1 부분 사이의 영역에는 상기 제2 부분이 위치하는 표시 장치.
  17. 기판, 상기 기판 상에 서로 이격되어 배치된 제1 전극 및 제2 전극, 및 상기 제1 전극 및 상기 제2 전극을 덮는 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 친수성을 갖는 재료를 포함하는 제1 부분 및 소수성을 갖는 재료를 포함하는 제2 부분을 형성하는 단계; 및
    상기 제1 부분 상에서 상기 제1 전극과 상기 제2 전극 사이에 발광 소자를 배치하는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 제1 부분 및 상기 제2 부분을 형성하는 단계는,
    상기 제1 절연층 상에 제1 플라즈마를 조사하여 상기 제1 부분을 형성하는 단계; 및
    상기 제1 부분 상에서 상기 제1 전극과 상기 제2 전극 사이의 영역에 제2 플라즈마를 조사하여 상기 제2 부분을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 절연층은 실리콘 옥시카바이드를 포함하며,
    상기 제1 플라즈마는 불소(F)계 플라즈마이고 상기 제2 플라즈마는 산소(O)계 플라즈마인 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 제1 절연층은 상기 제1 부분과 상기 제2 부분 하부에 위치한 서브 절연층을 더 포함하는 표시 장치.
KR1020190059328A 2019-05-21 2019-05-21 표시 장치 및 이의 제조 방법 KR20200134359A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190059328A KR20200134359A (ko) 2019-05-21 2019-05-21 표시 장치 및 이의 제조 방법
CN202080032756.8A CN113785401A (zh) 2019-05-21 2020-03-30 显示设备及显示设备的制造方法
PCT/KR2020/004316 WO2020235803A1 (ko) 2019-05-21 2020-03-30 표시 장치 및 이의 제조 방법
EP20810061.0A EP3975256A4 (en) 2019-05-21 2020-03-30 DISPLAY DEVICE AND METHOD OF MANUFACTURING IT
US17/609,882 US20220216373A1 (en) 2019-05-21 2020-03-30 Display device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190059328A KR20200134359A (ko) 2019-05-21 2019-05-21 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200134359A true KR20200134359A (ko) 2020-12-02

Family

ID=73458127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190059328A KR20200134359A (ko) 2019-05-21 2019-05-21 표시 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US20220216373A1 (ko)
EP (1) EP3975256A4 (ko)
KR (1) KR20200134359A (ko)
CN (1) CN113785401A (ko)
WO (1) WO2020235803A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380937B (zh) * 2021-05-28 2022-12-13 上海天马微电子有限公司 显示面板和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511969A (ja) * 2002-12-18 2006-04-06 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 液体の小滴でのマイクロメートル寸法の電子物体の操作
KR101047034B1 (ko) * 2008-04-14 2011-07-06 (주)에이디에스 박막 패턴 형성 방법
JP2011096318A (ja) * 2009-10-29 2011-05-12 Sony Corp 光素子集積装置およびその製造方法
JP2011227814A (ja) * 2010-04-22 2011-11-10 Hitachi Chem Co Ltd 半導体装置、半導体装置製造装置、半導体装置製造方法及びｉｃタグ
JP6404567B2 (ja) * 2013-12-26 2018-10-10 シャープ株式会社 発光素子、発光素子の製造方法、複数の発光素子を備える発光装置、及び、発光装置の製造方法
US9368549B1 (en) * 2015-09-02 2016-06-14 Nthdegree Technologies Worldwide Inc. Printed mesh defining pixel areas for printed inorganic LED dies
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
US11152533B1 (en) * 2018-09-21 2021-10-19 Facebook Technologies, Llc Etchant-accessible carrier substrate for display manufacture
WO2021054550A1 (en) * 2019-09-19 2021-03-25 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
US20240063327A1 (en) * 2021-01-08 2024-02-22 Lg Electronics Inc. Self-assembly device and self-assembly method
US20220285581A1 (en) * 2021-03-04 2022-09-08 Samsung Electronics Co., Ltd. Display device including reflective structure

Also Published As

Publication number Publication date
US20220216373A1 (en) 2022-07-07
WO2020235803A1 (ko) 2020-11-26
EP3975256A1 (en) 2022-03-30
EP3975256A4 (en) 2023-05-24
CN113785401A (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
US11798954B2 (en) Display device
EP3979324A1 (en) Display device
US11393798B2 (en) Display device
KR20210022799A (ko) 표시 장치
CN113497080A (zh) 显示装置
KR20210103602A (ko) 표시 장치
KR20210135383A (ko) 표시 장치
EP3961711A1 (en) Display device and manufacturing method therefor
CN114582910A (zh) 显示装置
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
KR20210055831A (ko) 표시 장치
KR20210054119A (ko) 표시 장치
KR20200134359A (ko) 표시 장치 및 이의 제조 방법
US20220005975A1 (en) Display device
US20220406759A1 (en) Display device
CN114267699A (zh) 显示装置和制造该显示装置的方法
KR20210027564A (ko) 표시 장치 및 이의 제조 방법
KR20220004849A (ko) 표시 장치
KR20230142064A (ko) 표시 장치 및 이의 제조 방법
KR20240017198A (ko) 표시 장치 및 이의 제조 방법
KR20240003011A (ko) 표시 장치 및 이의 제조 방법
KR20230141985A (ko) 표시 장치 및 이의 제조 방법
KR20230143218A (ko) 표시 장치 및 그 제조 방법
KR20230139843A (ko) 표시 장치
KR20240050554A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right