KR20200128274A - 유연 전자 소자 - Google Patents

유연 전자 소자 Download PDF

Info

Publication number
KR20200128274A
KR20200128274A KR1020190051661A KR20190051661A KR20200128274A KR 20200128274 A KR20200128274 A KR 20200128274A KR 1020190051661 A KR1020190051661 A KR 1020190051661A KR 20190051661 A KR20190051661 A KR 20190051661A KR 20200128274 A KR20200128274 A KR 20200128274A
Authority
KR
South Korea
Prior art keywords
layer
flexible
etch stop
encapsulation layer
substrate
Prior art date
Application number
KR1020190051661A
Other languages
English (en)
Other versions
KR102612034B1 (ko
Inventor
조두희
박영삼
유병곤
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020190051661A priority Critical patent/KR102612034B1/ko
Priority to US16/795,703 priority patent/US11183652B2/en
Publication of KR20200128274A publication Critical patent/KR20200128274A/ko
Application granted granted Critical
Publication of KR102612034B1 publication Critical patent/KR102612034B1/ko

Links

Images

Classifications

    • H01L27/32—
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2251/5338—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 소자부들, 상기 소자부들 상에 제공되는 제1 식각 방지층, 상기 제1 식각 방지층 상에 제공되고 상기 소자부들과 전기적으로 연결되는 도전 배선, 상기 제1 식각 방지층 및 상기 도전 배선 상에서 상기 도전 배선을 덮으며 제공되는 유연 기판, 상기 소자부들을 분리시키고 상기 소자부들의 측면과 상기 제1 식각 방지층의 하부면의 일부를 노출시키는 트렌치, 및 상기 소자부들의 하면과 상기 트렌치의 내부를 컨포멀하게 덮는 유연 보호층을 포함하되, 상기 소자부들은 보호 기판, 상기 보호 기판 상에 제공되는 구동부들, 상기 구동부들을 덮는 제1 봉지층을 각각 포함하는 유연 전자 소자와 그의 제조 방법을 개시한다.

Description

유연 전자 소자{Flexible electronic device}
본 발명은 유연 전자 소자에 관한 것으로서, 보다 구체적으로 플렉서블, 컨포머블 및 스트레처블한 유연 전자 소자 및 그의 제조 방법에 관한 것이다.
현재 사용되는 대부분의 전자 소자들은 사파이어(Al2O3) 기판, 실리콘(Si) 웨이퍼 또는 유리 기판 등의 견고한 리지드 기판을 사용하여 제조된다. 하지만, 최근 옷이나 신체에 부착되어 환경이나 신체 변화를 실시간으로 모니터링하고 결과를 표현해 주는 등 유연한 기판 위에서 동작하는 것을 전제로 하는 전자 소자에 대한 요구가 높아지고 있다. 이러한 유연 전자 소자는 플렉서블, 컨포머블 및 스트레처블한 특성의 구현을 위해 유연성이 높은 폴리머 등의 소재를 포함하는 기판을 사용하고 있다.
본 발명이 해결하고자 하는 일 과제는 플렉서블, 컨포머블 및 스트레처블한 유연 전자 소자를 제공하는 것에 있다.
본 발명이 해결하고자 하는 다른 과제는 간소한 유연 전자 소자의 제조 방법을 제공하는 것에 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예에 따른 유연 전자 소자는 소자부들, 상기 소자부들 상에 제공되는 제1 식각 방지층, 상기 제1 식각 방지층 상에 제공되고 상기 소자부들과 전기적으로 연결되는 도전 배선, 상기 제1 식각 방지층 및 상기 도전 배선 상에서 상기 도전 배선을 덮으며 제공되는 유연 기판, 상기 소자부들을 분리시키고 상기 소자부들의 측면과 상기 제1 식각 방지층의 하부면의 일부를 노출시키는 트렌치, 및 상기 소자부들의 하면과 상기 트렌치의 내부를 컨포멀하게 덮는 유연 보호층을 포함하되, 상기 소자부들은 보호 기판, 상기 보호 기판 상에 제공되는 구동부들, 상기 구동부들을 덮는 제1 봉지층을 각각 포함한다.
상기 유연 기판은 복수의 픽셀 영역들 및 상기 픽셀 영역들을 둘러싸는 브릿지 영역을 가지고, 상기 소자부들은 상기 픽셀 영역들에 각각 제공되고, 상기 트렌치는 상기 브릿지 영역 상에 제공될 수 있다.
상기 제1 식각 방지층은 상기 제1 봉지층에 대하여 식각 선택성을 가지는 물질을 포함하고, 상기 유연 기판 및 상기 유연 보호층은 절연성 폴리머를 포함할 수 있다.
상기 구동부들은 게이트 패턴, 소스 패턴, 드레인 패턴 및 활성 패턴을 각각 포함하되, 상기 게이트 패턴과 상기 제1 봉지층 사이에 절연층을 더 포함할 수 있다.
상기 게이트 패턴, 상기 소스 패턴 및 상기 드레인 패턴은 상기 도전 배선과 전기적으로 연결될 수 있다.
상기 제1 봉지층 상에 제공되는 발광부들, 및 상기 발광부들을 덮는 제2 봉지층을 더 포함할 수 있다.
상기 발광부들은 제1 전극, 발광층 및 제2 전극을 각각 포함하되, 상기 제1 전극은 상기 드레인 패턴과 전기적으로 연결되고, 상기 제2 전극은 상기 도전 배선과 전기적으로 연결될 수 있다.
상기 보호 기판, 상기 절연층, 상기 제1 봉지층 및 상기 제2 봉지층은 가스 배리어 물질을 포함하되, 상기 제1 봉지층은 상기 구동부들을 밀봉하고, 상기 제2 봉지층은 상기 발광부들을 밀봉할 수 있다.
상기 제1 식각 방지층, 상기 도전 배선 및 상기 유연 기판은 상기 브릿지 영역 상으로 연장되고, 상기 소자부들은 상기 제1 식각 방지층 및 상기 유연 기판에 의해 서로 연결될 수 있다.
상기 제1 식각 방지층, 상기 도전 배선, 상기 유연 기판 및 상기 유연 보호층이 상기 브릿지 영역 상에서 주름 구조를 가질 수 있다.
상기 브릿지 영역은 개구들을 포함하되, 상기 개구들은 제1 식각 방지층, 상기 유연 기판 및 상기 유연 보호층의 측면을 노출시키고, 상기 개구들을 포함하는 상기 브릿지 영역은 곡선형으로 제공되어 상기 픽셀 영역들을 연결할 수 있다.
본 발명에 따른 유연 전자 소자는 플렉서블, 컨포머블 및 스트레처블할 수 있다. 또한, 본 발명에 따른 유연 전자 소자는 내부의 소자부들을 손상시키지 않고 휘어지거나 늘어날 수 있다.
본 발명에 따른 유연 전자 소자의 제조 방법은 소자부들의 서로 대응되는 구성 요소들을 서로 단일한 공정에 의해 동시에 형성할 수 있다. 이후, 커팅 공정에 의해 소자부들이 서로 분리될 수 있다. 이에 따라, 유연 전자 소자의 제조 공정이 간소화될 수 있다.
도 1은 본 발명의 실시예들에 따른 유연 전자 소자를 도시한 평면도이다.
도 2 내지 도 7은 본 발명의 실시예들에 따른 유연 전자 소자를 설명하기 위한 단면도들로, 도 1의 Ⅰ-Ⅰ'선을 따라 자른 단면들에 대응된다.
도 8은 본 발명의 일 실시예에 따른 유연 전자 소자를 도시한 평면도이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 유연 전자 소자를 도시한 단면도들로, 각각 도 8의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선을 따라 자른 단면들에 대응된다.
도 10 내지 도 15는 본 발명의 일 실시예에 따른 유연 전자 소자의 제조 방법을 설명하기 위한 단면도들로, 도 1의 Ⅰ-Ⅰ'선을 따라 자른 단면들에 대응된다.
도 16 내지 도 18은 본 발명의 다른 일 실시예에 따른 유연 전자 소자의 제조 방법을 설명하기 위한 단면도들로, 도 1의 Ⅰ-Ⅰ'선을 따라 자른 단면들에 대응된다.
도 19는 본 발명의 실시예들에 따른 유연 전자 소자의 소자부들 중 어느 하나의 회로도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예의 제작 공정을 단계별로 설명함으로써 본 발명을 상세히 설명한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 수정 및 변경을 가할 수 있다. 단지, 본 실시예의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
본 명세서에서 사용된 용어는 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다.
본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제1 막질로 언급된 막질이 다른 실시예에서는 제2 막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다. 본 명세서에서, 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 도 1 내지 도 19를 참조하여 본 발명에 따른 유연 전자 소자 및 그의 제조 방법을 설명한다.
도 1은 본 발명의 실시예들에 따른 유연 전자 소자를 도시한 평면도이다. 도 2는 일 실시예에 따른 유연 전자 소자를 도시한 단면도로, 도 1의 Ⅰ-Ⅰ'선을 따라 자른 단면에 대응된다.
도 1 및 도 2를 참조하면, 유연 전자 소자(1)는 소자부들(10), 제1 식각 방지층(410), 도전 배선(500), 유연 기판(600) 및 유연 보호층(700)을 포함할 수 있다. 유연 기판(600)은 도 1과 같이 평면적 관점에서 픽셀 영역들(Px) 및 브릿지 영역(Br)을 가질 수 있다. 픽셀 영역들(Px)은 서로 이격 배치될 수 있다. 브릿지 영역(Br)은 픽셀 영역들(Px)을 둘러싸며, 픽셀 영역들(Px)을 서로 분리시킬 수 있다. 소자부들(10)은 픽셀 영역들(Px)에 각각 배치될 수 있다. 소자부들(10)은 브릿지 영역(Br) 상에 제공되지 않을 수 있다. 소자부들(10)은 유연 기판(600)의 브릿지 영역(Br)에 의해 서로 연결될 수 있다. 소자부들(10) 각각은 도 2와 같이 보호 기판(100), 절연층(110), 제1 봉지층(120) 및 구동부(200)를 포함할 수 있다. 이하에서 설명의 간소화를 위해 단수의 소자부(10) 및 이를 포함하는 유연 전자 소자(1)에 대하여 기술한다.
보호 기판(100)은 유리, 플라스틱, 실리콘 웨이퍼 또는 스테인레스 스틸을 포함할 수 있다. 보호 기판(100)은 가스 배리어 물질을 포함할 수 있다. 보호 기판(100)은 수분 및 산소에 대해 낮은 투과율을 가질 수 있다. 일 예로, 보호 기판(100)은 투명할 수 있다. 보호 기판(100)의 두께(T)는 대략 0.1μm 내지 150μm, 보다 상세하게는 1μm 내지 50μm일 수 있다. 보호 기판(100)은 비교적 견고하여(rigid), 휘어지거나 늘어나기 어려울 수 있다. 보호 기판(100)은 제조 과정 중에서 트렌치(20)가 형성된 이후에 제거될 수 있다. 이에 따라, 소자부들(10) 각각은 보호 기판(100)을 포함하지 않을 수 있다. 보호 기판(100)이 생략되어, 유연 전자 소자(1) 전체가 얇아질 수 있다.
일 예로, 구동부(200)가 보호 기판(100) 상에 제공될 수 있다. 구동부(200)는 게이트 패턴(210), 소스 패턴(220), 드레인 패턴(230) 및 활성 패턴(240)을 포함할 수 있다. 게이트 패턴(210)은 보호 기판(100) 상에 제공될 수 있다. 게이트 패턴(210)은 금속, 투명 전도성 산화물 또는 폴리 실리콘과 같은 전도성 물질을 포함할 수 있다. 게이트 배선(미도시)이 보호 기판(100) 상에 더 제공되어, 게이트 패턴(210)과 전기적으로 연결될 수 있다. 다른 실시예에 따르면, 도시된 바와 달리, 구동부(200)는 박막 트랜지스터를 구성하는 게이트 패턴(210), 소스 패턴(220), 드레인 패턴(230) 및 활성 패턴(240)이 아닌, 다른 전자 소자를 구성하는 요소들을 포함할 수 있다.
절연층(110)이 보호 기판(100) 상에 제공되어, 게이트 패턴(210)을 덮을 수 있다. 절연층(110)은 게이트 절연막일 수 있다. 절연층(110)은 가스 배리어 물질을 포함할 수 있다. 절연층(110)은 단일층 또는 다중층으로 구성될 수 있다. 예를 들어, 절연층(110)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNX), 알루미늄 산화물(Al2O3) 및/또는 절연성 폴리머를 포함할 수 있다. 절연층(110)은 비교적 견고하여, 휘어지거나 늘어나기 어려울 수 있다.
소스 패턴(220) 및 드레인 패턴(230)이 절연층(110) 상에 제공될 수 있다. 드레인 패턴(230)은 소스 패턴(220)과 옆으로 이격 배치될 수 있다. 소스 패턴(220) 및 드레인 패턴(230)은 금속 및/또는 투명 전도성 산화물과 같은 도전성 물질을 포함할 수 있다.
활성 패턴(240)이 절연층(110) 상에 제공될 수 있다. 활성 패턴(240)은 소스 패턴(220) 및 드레인 패턴(230) 사이에 개재될 수 있다. 활성 패턴(240)은 평면적 관점에서 게이트 패턴(210)과 중첩될 수 있다. 활성 패턴(240)은 반도체 물질을 포함할 수 있다. 예를 들어, 활성 패턴(240)은 비정질 실리콘, 결정질 실리콘, 산화물 반도체 및/또는 유기 반도체 물질을 포함할 수 있다. 활성 패턴(240)은 구동부(200)의 채널로 기능할 수 있다.
제1 봉지층(120)이 절연층(110) 상에 배치되어, 소스 패턴(220), 드레인 패턴(230) 및 활성 패턴(240)을 덮을 수 있다. 제1 봉지층(120)의 크기는 구동부(200) 전체의 크기보다 클 수 있다. 제1 봉지층(120)은 절연 물질을 포함할 수 있다. 제1 봉지층(120)은 가스 배리어 물질을 포함할 수 있다. 제1 봉지층(120)은 단일층 또는 다중층으로 구성될 수 있다. 예를 들어, 제1 봉지층(120)은 유기층 및 무기층 중에서 적어도 하나를 포함할 수 있다. 무기층은 예를 들어, TiO2, WO3, ZnO, ITO(indium tin oxide), SnO2, In2O3, ZrO2, IZO(indium zinc oxide), Al2O3, SiNx 및/또는 SiNxOy를 포함할 수 있다. (여기에서, x, y는 0 초과의 실수) 유기층은 폴리이미드 및/또는 폴리에틸렌과 같은 폴리머를 포함할 수 있다. 제1 봉지층(120)이 다중층인 경우, 제1 봉지층(120)은 적층된 제1 무기층, 유기층 및 제2 무기층을 포함할 수 있다. 제1 무기층 및 제2 무기층의 물질은 무기층의 예에서 설명한 바와 같다. 제1 봉지층(120)은 외부 불순물(예를 들어, 공기 또는 수분)이 구동부(200)에 유입되는 것을 방지할 수 있다. 일 예로, 제1 봉지층(120)이 세라믹 박막을 포함하는 경우, 세라믹 박막은 낮은 산소 및 수분 투과율을 가질 수 있다. 이때, 세라믹 박막은 외부 불순물이 구동부(200)에 유입되는 것을 방지할 수 있다. 제1 봉지층(120)은 비교적 견고하여, 휘어지거나 늘어나기 어려울 수 있다. 도시되지 않았으나, 보호층(미도시)이 활성 패턴(240) 및 제1 봉지층(120) 사이에 더 제공되어, 활성 패턴(240)을 덮을 수 있다. 보호층(미도시)은 절연 물질을 포함할 수 있다. 보호층(미도시)은 활성 패턴(240)을 보호하여, 활성 패턴(240)의 열화(deterioration)가 방지 및 감소될 수 있다.
제1 식각 방지층(410)이 제1 봉지층(120) 상에 제공될 수 있다. 제1 식각 방지층(410)은 다양한 유기 소재 및/또는 폴리이미드, 폴리에틸렌 또는 폴리스티렌 등의 폴리머소재를 포함할 수 있다. 예를 들어, 제1 식각 방지층(410)은 증착이 편리한 저분자량 유기 소재를 포함할 수 있다. 제1 식각 방지층(410)은 제2 봉지층(130)에 대하여 식각 선택성이 있을 수 있다. 제1 식각 방지층(410)은 플렉서블, 컨포머블 및 스트레처블할 수 있다.
제1 도전 비아(510) 및 제2 도전 비아(520)가 제1 식각 방지층(410) 및 제1 봉지층(120) 내에 제공될 수 있다. 제1 도전 비아(510) 및 제2 도전 비아(520)는 금속을 포함할 수 있다. 제1 도전 비아(510)는 제1 식각 방지층(410) 및 제1 봉지층(120)을 관통하며, 소스 패턴(220)과 접속하 수 있다. 제2 도전 비아(520)는 제1 식각 방지층(410) 및 제1 봉지층(120)을 관통하며, 드레인 패턴(230)과 접속할 수 있다. 제1 도전 비아(510) 및 제2 도전 비아(520)는 서로 이격될 수 있다. 제1 도전 비아(510) 및 제2 도전 비아(520)는 서로 절연될 수 있다.
도전 배선(500)이 제1 식각 방지층(410) 상에 제공될 수 있다. 도전 배선(500)은 금속을 포함할 수 있다. 도전 배선(500)은 플렉서블, 컨포머블 및 스트레처블할 수 있다. 도전 배선(500)은 제1 도전 비아(510) 및 제2 도전 비아(520)와 접속할 수 있다. 도전 배선(500)은 제1 도전 비아(510)를 통해 소스 패턴(220)과 전기적으로 연결될 수 있다. 도전 배선(500)은 제2 도전 비아(520)를 통해 드레인 패턴(230)과 전기적으로 연결될 수 있다. 이에 따라, 전류가 도전 배선(500) 및 제1 도전 비아(510)를 통해 소스 패턴(220)으로 흐를 수 있다. 또한, 이에 따라, 전류가 드레인 패턴(230) 및 제2 도전 비아(520)를 통해 도전 배선(500)으로 흐를 수 있다. 전류가 흐르는 방향은 이와 반대일 수 있다.
유연 기판(600)이 제1 식각 방지층(410) 및 도전 배선(500) 상에 제공되어, 도전 배선(500)을 덮을 수 있다. 유연 기판(600)은 절연성 폴리머를 포함할 수 있다. 예를 들어, 유연 기판(600)은 폴리이미드 및/또는 폴리디메틸실록산(polydimethylsiloxane, PDMS)을 포함할 수 있다. 또한, 예를 들어, 유연 기판(600)은 굴절률이 서로 다른 두 종류 이상의 물질이 섞여 있는 광산란층 소재를 포함할 수 있다. 유연 기판(600)은 플렉서블, 컨포머블 및 스트레처블할 수 있다.
트렌치(20)가 브릿지 영역(Br) 상에 형성되어, 각 소자부(10)를 서로 분리시킬 수 있다. 트렌치(20)는 구동부(200)를 노출시키지 않을 수 있다. 트렌치(20)는 제1 식각 방지층(410)의 하부면의 일부를 노출시킬 수 있다. 트렌치(20)는 각 소자부(10)의 측벽을 노출시킬 수 있다. 예를 들어, 트렌치(20)는 각 소자부(10)의 보호 기판(100)의 측벽, 절연층(110)의 측벽, 제1 봉지층(120)의 측벽 및 제1 식각 방지층(410)의 하부면을 노출시킬 수 있다.
유연 보호층(700)이 각 소자부(10)의 하면 및 각 트렌치(20)의 내부를 컨포멀하게 덮도록 제공될 수 있다. 유연 보호층(700)은 절연성 폴리머를 포함할 수 있다. 예를 들어, 유연 보호층(700)은 폴리이미드 및/또는 폴리디메틸실록산(polydimethylsiloxane, PDMS)을 포함할 수 있다. 유연 보호층(700)은 플렉서블, 컨포머블 및 스트레처블할 수 있다. 유연 보호층(700)이 제공되어, 각 소자부(10)의 보호 기판(100)의 측벽, 절연층(110)의 측벽, 제1 봉지층(120)의 측벽 및 제1 식각 방지층(410)의 하부면을 덮고 외부로 노출시키지 않을 수 있다. 다른 실시예에 따르면, 도시된 바와 달리, 유연 보호층(700)은 트렌치(20)의 일부를 채울 수 있다. 또 다른 실시예에 따르면, 도시된 바와 달리, 유연 보호층(700)은 제공되지 않을 수 있다.
제1 식각 방지층(410), 도전 배선(500) 및 유연 기판(600)은 브릿지 영역(Br) 상으로 연장될 수 있다. 예를 들어, 제1 식각 방지층(410), 도전 배선(500) 및 유연 기판(600)은 픽셀 영역들(Px) 및 브릿지 영역(Br)과 평면적 관점에서 중첩될 수 있다. 이에 따라, 소자부들(10)은 제1 식각 방지층(410), 도전 배선(500) 및 유연 기판(600)에 의해 물리적으로 연결될 수 있다. 도전 배선(500)은 서로 다른 소자부들(10)의 게이트 패턴들(210), 소스 패턴들(220) 및 드레인 패턴들(230)과 접속할 수 있다. 예를 들어, 도 2에서 도시되지 않았으나, 도전 배선(500)은 소자부들(10) 중 어느 하나의 게이트 패턴(210) 및 소자부들(10) 중 다른 하나의 게이트 패턴(210)과 접속할 수 있다. 또한, 예를 들어, 도전 배선(500)은 소자부들(10) 중 어느 하나의 소스 패턴(220) 및 소자부들(10) 중 다른 하나의 소스 패턴(220)과 접속할 수 있다. 또한, 예를 들어, 도전 배선(500)은 소자부들(10) 중 어느 하나의 드레인 패턴(230) 및 소자부들(10) 중 다른 하나의 드레인 패턴(230)과 접속할 수 있다.
도 3은 다른 일 실시예에 따른 유연 전자 소자를 도시한 단면도로, 도 1의 Ⅰ-Ⅰ'선을 따라 자른 단면에 대응된다.
도 1 및 도 3을 참조하면, 유연 전자 소자(2)는 소자부들(10), 제1 식각 방지층(410), 도전 배선(500), 유연 기판(600) 및 유연 보호층(700)을 포함할 수 있다. 소자부들(10) 각각은 도 3과 같이 보호 기판(100), 절연층(110), 제1 봉지층(120), 구동부(200)에 더하여, 제2 봉지층(130) 및 발광부(300)를 포함할 수 있다. 보호 기판(100), 절연층(110), 제1 봉지층(120), 구동부(200), 제1 식각 방지층(410), 유연 기판(600) 및 유연 보호층(700)은 앞서 설명한 바와 실질적으로 동일할 수 있다. 이하에서 설명의 간소화를 위해 단수의 소자부(10)에 대하여 기술한다.
발광부(300)가 제1 봉지층(120) 상에 제공될 수 있다. 발광부(300)는 적층된 제1 전극(310), 발광층(320) 및 제2 전극(330)을 포함할 수 있다. 다른 실시예에 따르면, 도시된 바와 달리, 발광부(300)는 전극 연결부(미도시)를 더 포함할 수 있다. 이때, 전극 연결부(미도시)가 제1 봉지층(120) 상에 제공되어 제2 전극(330)과 접속할 수 있다.
제1 전극(310)이 제1 봉지층(120) 상에 제공될 수 있다. 제1 전극(310)은 도전성 물질을 포함할 수 있다. 일 예로, 제1 전극(310)은 투명 전도성 산화물을 포함할 수 있다. 이때, 제1 전극(310)의 두께는 대략 50nm 내지 150nm 이하일 수 있다. 제1 전극(310)이 대략 150nm보다 두꺼우면, 제1 전극(310)의 투명도가 감소될 수 있다. 다른 예로, 제1 전극(310)은 금속을 포함하며, 반사 전극으로 기능할 수 있다.
제2 도전 비아(520)가 제1 봉지층(120) 내에 제공될 수 있다. 제2 도전 비아(520)는 금속을 포함할 수 있다. 제2 도전 비아(520)는 제1 봉지층(120)을 관통하여, 드레인 패턴(230)과 전기적으로 연결될 수 있다. 제1 전극(310)은 제2 도전 비아(520)를 통해 드레인 패턴(230)과 전기적으로 연결될 수 있다.
발광층(320)이 제1 전극(310) 상에 제공될 수 있다. 발광층(320)은 빛을 발생시킬 수 있다. 일 예로, 발광층(320)에서 발생된 빛은 제1 전극(310) 및 보호 기판(100)을 통해 외부로 방출될 수 있다. 이때, 제1 전극(310), 제1 봉지층(120), 절연층(110) 및 보호 기판(100)은 투명할 수 있다. 다른 예로, 발광층(320)에서 방출된 빛은 제2 전극(330)을 통해 외부로 방출될 수 있다. 이때, 제2 전극(330)은 투명할 수 있다. 발광층(320)은 적층된 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층 및 전자 주입층을 포함할 수 있다.
제2 전극(330)이 발광층(320) 상에 제공될 수 있다. 제2 전극(330)은 금속을 포함할 수 있다. 제2 전극(330)은 도전성 물질을 포함하되, 불투명할 수 있다. 제2 전극(330)은 반사 전극으로 기능할 수 있다. 예를 들어, 발광층(320)에서 생성된 빛은 제2 전극(330)에 반사되어, 제1 전극(310) 및 보호 기판(100)을 통해 외부로 방출될 수 있다. 이에 따라, 발광부(300)의 광추출 효율이 증대될 수 있다. 제2 전극(330)의 두께는 제1 전극(310)의 두께보다 클 수 있다. 제2 전극(330)의 두께는 예를 들어, 대략 50nm 내지 150nm일 수 있다. 제2 전극(330)이 대략 50nm 이상의 두께를 가져, 제2 전극(330)에 의해 반사되는 빛의 비율이 더욱 증가될 수 있다. 이와 달리, 제2 전극(330)은 투명 전극으로 기능할 수 있다. 제1 전극(310) 및 제2 전극(330) 중에서 어느 하나는 캐쏘드로 기능하고, 다른 하나는 애노드로 기능할 수 있다.
제2 봉지층(130)이 제1 봉지층(120) 상에 제공되어, 발광부(300)의 상면 및 측면들을 덮을 수 있다. 예를 들어, 제2 봉지층(130)은 제1 전극(310)의 측면들, 발광층(320)의 측면들, 제2 전극(330)의 측면들 및 제2 전극(330)의 상면을 덮을 수 있다. 제2 봉지층(130)의 크기는 발광부(300)의 크기보다 클 수 있다. 제2 봉지층(130)은 발광부(300)를 밀봉할 수 있다. 제2 봉지층(130)은 앞서 도 2를 참조하여 설명한 제1 봉지층(120)과 실질적으로 동일한 물질 및 구조를 포함할 수 있다. 일 예로, 제1 및 제2 봉지층(120, 130)이 동일한 물질을 포함하는 경우, 이후 트렌치 형성이 더 편리할 수 있다. 제2 봉지층(130)은 외부의 불순물(예를 들어, 공기 또는 수분)이 유입되는 것을 방지할 수 있다. 이에 따라, 제2 봉지층(130)은 발광부(300)가 손상되는 것을 방지할 수 있다. 제2 봉지층(130)은 비교적 견고하여, 휘어지거나 늘어나기 어려울 수 있다.
제1 도전 비아(510)가 제1 식각 방지층(410), 제2 봉지층(130) 및 제1 봉지층(120) 내에 제공될 수 있다. 제1 도전 비아(510)는 금속을 포함할 수 있다. 제1 도전 비아(510)는 제1 식각 방지층(410), 제2 봉지층(130) 및 제1 봉지층(120)을 관통하며, 소스 패턴(220)과 접속할 수 있다. 제1 도전 비아(510)는 제2 도전 비아(520) 및 제3 도전 비아(530)와 이격될 수 있다. 제1 도전 비아(510)는 제2 도전 비아(520) 및 제3 도전 비아(530)와 절연될 수 있다.
제3 도전 비아(530)가 제1 식각 방지층(410) 및 제2 봉지층(130) 내에 제공될 수 있다. 제3 도전 비아(530)는 금속을 포함할 수 있다. 제3 도전 비아(530)는 제1 식각 방지층(410) 및 제2 봉지층(130)을 관통하며, 제2 전극(330)과 접속할 수 있다. 제3 도전 비아(530)는 제2 도전 비아(520)와 이격될 수 있다. 제3 도전 비아(530)는 제2 도전 비아(520)와 절연될 수 있다. 다른 실시예에 따르면, 도시된 바와 달리, 제3 도전 비아(530)는 전극 연결부(미도시)와 접속할 수 있다. 또 다른 실시예에 따르면, 도시된 바와 달리, 제3 도전 비아(530)는 복수의 적층된 비아들을 포함할 수 있다.
또한, 도 3에서 도시되지 않았으나, 제4 도전 비아(미도시)가 제1 식각 방지층(410), 제2 봉지층(130), 제1 봉지층(120) 및 절연층(110) 내에 제공될 수 있다. 제4 도전 비아(미도시)는 금속을 포함할 수 있다. 제4 도전 비아(미도시)는 제1 식각 방지층(410), 제2 봉지층(130), 제1 봉지층(120) 및 절연층(110)을 관통하며, 게이트 패턴(210)과 접속할 수 있다. 제4 도전 비아(미도시)는 제1 도전 비아(510), 제2 도전 비아(520) 및 제3 도전 비아(530)와 이격될 수 있다. 제4 도전 비아(미도시)는 제1 도전 비아(510), 제2 도전 비아(520) 및 제3 도전 비아(530)와 절연될 수 있다.
도전 배선(500)이 제1 식각 방지층(410) 상에 제공될 수 있다. 도전 배선(500)은 금속을 포함할 수 있다. 도전 배선(500)은 제1 도전 비아(510) 및 제3 도전 비아(530)와 접속할 수 있다. 도전 배선(500)은 제1 도전 비아(510)를 통해 소스 패턴(220)과 전기적으로 연결될 수 있다. 도전 배선(500)은 제3 도전 비아(530)를 통해 제2 전극(330)과 전기적으로 연결될 수 있다. 이에 따라, 전류가 도전 배선(500) 및 제1 도전 비아(510)를 통해 소스 패턴(220)으로 흐를 수 있다. 또한, 이에 따라, 전류가 제2 전극(330) 및 제3 도전 비아(530)를 통해 도전 배선(500)으로 흐를 수 있다. 전류가 흐르는 방향은 이와 반대일 수 있다. 도전 배선(500)은 플렉서블, 컨포머블 및 스트레처블할 수 있다. 다른 실시예에 따르면, 도시된 바와 달리, 도전 배선(500)은 제3 도전 비아(530)를 통해 전극 연결부(미도시)와 전기적으로 연결될 수 있다. 또 다른 실시예에 따르면, 도시된 바와 달리, 제3 도전 비아(530)를 통해 제2 전극(330)과 전기적으로 연결되는 추가 도전 배선(미도시)이 유연 기판(600) 상에 제공될 수 있다. 이때, 추가 유연 기판(미도시)이 추가 도전 배선(미도시) 상에 제공될 수 있다. 이때, 추가 도전 배선(미도시)은 도전 배선(500)에 수직하게 제공될 수 있다. 또 다른 실시예에 따르면, 도시된 바와 달리, 제4 도전 비아(미도시)를 통해 게이트 패턴(210)과 전기적으로 연결되는 추가 도전 배선(미도시)이 유연 기판(600) 상에 제공될 수 있다. 이때, 추가 유연 기판(미도시)이 추가 도전 배선(미도시) 상에 제공될 수 있다. 이때, 추가 도전 배선(미도시)은 도전 배선(500)에 수직하게 제공될 수 있다. 이하에서 설명의 간소화를 위해 추가 도전 배선(미도시) 및 추가 유연 기판(미도시)의 제공에 대한 반복적인 설명을 생략한다.
도 3과 같이, 유연 전자 소자(2)가 구동부(200)와 발광부(300)를 포함하는 경우, 유연 전자 소자(2)는 능동형 유기 발광 다이오드(Active-Matrix Organic Light-Emitting Diode, AMOLED)로 기능할 수 있다. 다른 실시예에 따르면, 도시된 바와 달리, 구동부(200)가 생략될 수 있다. 이때, 유연 전자 소자(2)는 수동형 유기 발광 다이오드(Passive-Matrix Organic Light-Emitting Diode, PMOLED) 또는 유기 발광 다이오드 조명으로 기능할 수 있다. 그러나, 이는 예시적인 것이고 유연 전자 소자(2)는 도시한 구동부(200) 및 발광부(300) 이외에 다양한 전자 소자를 포함할 수 있다.
도 4는 도 3에서 도시한 유연 전자 소자의 구부러진 상태를 도시한 단면도로, 도 1의 Ⅰ-Ⅰ'선을 따라 자른 단면에 대응된다. 이하의 설명들에서, 유연 전자 소자의 픽셀 영역들은 유연 기판의 픽셀 영역들에 대응되는 영역을 의미하며, 유연 전자 소자의 브릿지 영역은 유연 기판의 브릿지 영역에 대응되는 영역을 의미한다.
도 1 및 도 4를 참조하면, 유연 전자 소자(2)는 구부러질 수 있다. 이때, 유연 전자 소자(2)의 브릿지 영역(Br)은 구부러지되, 픽셀 영역들(Px)은 구부러지지 않을 수 있다. 제1 식각 방지층(410), 도전 배선(500), 유연 기판(600) 및 유연 보호층(700)은 비교적 플렉서블 및 컨포머블하여, 유연 전자 소자(2)의 브릿지 영역(Br)이 용이하게 휘어질 수 있다. 마찬가지로, 제1 식각 방지층(410), 도전 배선(500), 유연 기판(600) 및 유연 보호층(700)은 비교적 스트레처블하여, 유연 전자 소자(2)의 브릿지 영역(Br)이 용이하게 신축될 수 있다.
픽셀 영역들(Px)이 구부러지거나 신축되는 경우, 소자부들(10)이 손상될 수 있다. 예를 들어, 각 소자부(10)의 구동부(200) 및 발광부(300)가 손상될 수 있다. 보호 기판(100), 절연층(110), 제1 봉지층(120) 및 제2 봉지층(130)은 비교적 견고하여, 소자부들(10)은 휘어지기 어려울 수 있다. 이에 따라, 유연 전자 소자(2)의 브릿지 영역(Br)이 구부러지더라도, 유연 전자 소자(2)의 픽셀 영역들(Px)은 구부러지지 않을 수 있다. 이에 따라, 소자부들(10)이 손상되지 않을 수 있다.
이하 다른 실시예들에 따른 유연 전자 소자도 마찬가지의 방법으로 소자부들(10)을 손상시키지 않으면서 구부러지거나 신축될 수 있다.
도 5는 또 다른 일 실시예에 따른 유연 전자 소자를 도시한 단면도로, 도 1의 Ⅰ-Ⅰ'선을 따라 자른 단면에 대응된다.
도 1, 도 2 및 도 5를 참조하면, 유연 전자 소자(3)는 소자부들(10), 제1 식각 방지층(410), 도전 배선(500), 유연 기판(600) 및 유연 보호층(700)을 포함할 수 있다. 소자부들(10) 각각은 도 5와 같이 절연층(110), 제1 봉지층(120), 제2 봉지층(130), 구동부(200) 및 발광부(300)에 더하여, 제2 식각 방지층(420)을 포함할 수 있다. 제2 식각 방지층(420)을 제외한 구성요소들은 앞서 설명한 바와 실질적으로 동일할 수 있다. 이하에서 설명의 간소화를 위해 단수의 소자부(10)에 대하여 기술한다.
제2 식각 방지층(420)이 픽셀 영역들(Px)에 대응되는 보호 기판(100) 상에 제공될 수 있다. 제2 식각 방지층(420)은 다양한 유기 소재 및/또는 폴리이미드, 폴리에틸렌 또는 폴리스티렌 등의 폴리머소재를 포함할 수 있다. 예를 들어, 제2 식각 방지층(420)은 증착이 편리한 저분자량 유기 소재를 포함할 수 있다. 절연층(110)이 제2 식각 방지층(420) 및 보호 기판(100) 상에 제공될 수 있다. 제2 식각 방지층(420)은 절연층(110)에 대하여 식각 선택성이 있을 수 있다. 이후, 보호 기판(100)은 제거될 수 있다.
도 6은 또 다른 일 실시예에 따른 유연 전자 소자를 도시한 단면도로, 도 1의 Ⅰ-Ⅰ'선을 따라 자른 단면에 대응된다.
도 1 및 도 6을 참조하면, 유연 전자 소자(4)는 소자부들(10), 제1 식각 방지층(410), 도전 배선(500), 유연 기판(600) 및 유연 보호층(700)을 포함할 수 있다. 소자부들(10) 각각은 보호 기판(100), 절연층(110), 제1 봉지층(120), 제2 봉지층(130), 구동부(200) 및 발광부(300)를 포함할 수 있다. 보호 기판(100), 절연층(110), 제1 봉지층(120), 제2 봉지층(130), 구동부(200) 및 발광부(300)는 앞서 설명한 바와 실질적으로 동일할 수 있다. 다만, 제1 식각 방지층(410)은 주름 구조(411)를 가지고, 제1 식각 방지층(410)의 주름 구조(411)는 브릿지 영역(Br) 상에 제공될 수 있다. 픽셀 영역들(Px) 상의 제1 식각 방지층(410)은 편평할 수 있다. 제1 식각 방지층(410)의 주름 구조(411)의 두께는 픽셀 영역들(Px) 상의 제1 식각 방지층(410)의 두께와 실질적으로 동일할 수 있다. 제1 식각 방지층(410)의 주름 구조(411)의 일부의 단면은 "U"자 형상, "V"자 형상 또는 회전된 "S"자 형상 등을 가질 수 있으나, 이에 제한되지 않는다.
도전 배선(500)은 주름 구조(501)를 가지고, 도전 배선(500)의 주름 구조(501)는 브릿지 영역(Br) 상에 제공될 수 있다. 도전 배선(500)의 주름 구조(501)는 제1 식각 방지층(410)의 주름 구조(411)를 따라 연장될 수 있다. 도전 배선(500)의 주름 구조(501)는 제1 식각 방지층(410)의 주름 구조(411)와 대응되는 형상을 가질 수 있다.
유연 기판(600)은 주름 구조(601)를 가질 수 있다. 유연 기판(600)의 주름 구조(601)는 브릿지 영역(Br) 상에 제공될 수 있다. 유연 기판(600)의 주름 구조(601)는 제1 식각 방지층(410)의 주름 구조(411) 및 도전 배선(500)의 주름 구조(501) 상에 제공될 수 있다. 유연 기판(600)의 주름 구조(601)는 제1 식각 방지층(410)의 주름 구조(411) 및 도전 배선(500)의 주름 구조(501)와 대응되는 형상을 가질 수 있다.
유연 보호층(700)은 주름 구조(701)를 가질 수 있다. 유연 보호층(700)의 주름 구조(701)는 브릿지 영역(Br) 상에 제공될 수 있다. 유연 보호층(700)의 주름 구조(701)는 제1 식각 방지층(410)의 주름 구조(411)의 하면에 제공될 수 있다. 유연 보호층(700)의 주름 구조(701)는 제1 식각 방지층(410)의 주름 구조(411), 도전 배선(500)의 주름 구조(501) 및 유연 기판(600)의 주름 구조(601)와 대응되는 형상을 가질 수 있다.
제1 식각 방지층(410)의 주름 구조(411), 도전 배선(500)의 주름 구조(501), 유연 기판(600)의 주름 구조(601) 및 유연 보호층(700)의 주름 구조(701)에 의해, 유연 전자 소자(4)의 플렉서블, 컨포머블 및 스트레처블 특성이 향상될 수 있다.
제1 식각 방지층(410)의 주름 구조(411), 도전 배선(500)의 주름 구조(501), 유연 기판(600)의 주름 구조(601) 및 유연 보호층(700)의 주름 구조(701)는 픽셀 영역들(Px) 상에 제공되지 않을 수 있다.
도 7은 또 다른 일 실시예에 따른 유연 전자 소자를 도시한 단면도로, 도 1의 Ⅰ-Ⅰ'선을 따라 자른 단면에 대응된다.
도 1 및 도 7을 참조하면, 유연 전자 소자(5)의 보호 기판(100), 절연층(110), 제1 봉지층(120), 제2 봉지층(130), 구동부(200) 및 발광부(300)는 앞서 설명한 바와 실질적으로 동일할 수 있다. 다만, 브릿지 영역(Br) 상에 제공되는 제1 식각 방지층(410)의 주름 구조(411), 도전 배선(500)의 주름 구조(501), 유연 기판(600)의 주름 구조(601) 및 유연 보호층(700)의 주름 구조(701)가 제1 식각 방지층(410)의 슬랩 구조(412), 도전 배선(500)의 슬랩 구조(502), 유연 기판(600)의 슬랩 구조(602) 및 유연 보호층(700)의 슬랩 구조(702)로 대체될 수 있다. 제1 식각 방지층(410)의 슬랩 구조(412), 도전 배선(500)의 슬랩 구조(502), 유연 기판(600)의 슬랩 구조(602) 및 유연 보호층(700)의 슬랩 구조(702)의 일부의 단면은 원호 또는 타원호 등의 형상을 가질 수 있으나, 이에 제한되지 않는다.
도 8은 본 발명의 또 다른 일 실시예에 따른 유연 전자 소자를 도시한 평면도이다. 도 9a 및 도 9b는 또 다른 일 실시예에 따른 유연 전자 소자를 도시한 단면도들로, 각각 도 8의 Ⅰ-Ⅰ'선 및 Ⅱ-Ⅱ'선을 따라 자른 단면들에 대응된다.
도 8, 도 9a 및 도 9b를 참조하면, 유연 전자 소자(6)는 소자부들(10), 제1 식각 방지층(410), 도전 배선(500), 유연 기판(600) 및 유연 보호층(700)을 포함할 수 있다. 소자부들(10) 각각은 보호 기판(100), 절연층(110), 제1 봉지층(120) 및 구동부(200)를 포함할 수 있다. 소자부들(10) 각각의 구성요소는 앞서 설명한 바와 실질적으로 동일할 수 있다. 다른 실시예에 따르면, 도시된 바와 달리, 유연 전자 소자(6)는 제2 봉지층(130) 및 발광부(300)를 더 포함할 수 있다. 또 다른 실시예에 따르면, 도시된 바와 달리, 유연 전자 소자(6)는 보호 기판(100)이 생략되고, 제2 식각 방지층(420)을 포함할 수 있다.
유연 기판(600)은 도 8과 같이 평면적 관점에서 픽셀 영역들(Px) 및 브릿지 영역(Br)을 가질 수 있다. 픽셀 영역들(Px)은 앞서 설명한 바와 실질적으로 동일할 수 있다. 브릿지 영역(Br)은 픽셀 영역들(Px)을 둘러싸며, 픽셀 영역들(Px)을 서로 분리시킬 수 있다. 브릿지 영역(Br)은 개구들(A)을 포함할 수 있다. 개구들(A)에 대응되는 브릿지 영역(Br)의 제1 식각 방지층(410) 및 유연 기판(600)이 제거될 수 있다. 개구들(A)에 대응되는 브릿지 영역(Br)의 제1 식각 방지층(410) 및 유연 기판(600)은 패터닝 공정을 통해 제거될 수 있다. 도 9a와 같이, 패터닝 공정을 통해 제거되는 브릿지 영역(Br)은 도전 배선(500)을 포함하지 않을 수 있다. 개구들(A)에 대응되는 브릿지 영역(Br)의 제1 식각 방지층(410) 및 유연 기판(600)이 제거되어, 픽셀 영역들(Px) 사이에서 곡선형의 브릿지 영역(Br)이 형성될 수 있다. 도 9b와 같이, 곡선형의 브릿지 영역(Br)은 도전 배선(500)을 포함할 수 있다. 곡선형의 브릿지 영역(Br)은 픽셀 영역들(Px)을 연결할 수 있다. 픽셀 영역들(Px)을 연결하는 곡선형의 브릿지 영역(Br)은 평면적 관점에서 "V"자 형상, "U"자 형상 또는 회전된 "S"자 형상 등을 가질 수 있으나, 이에 제한되지 않는다.
도 10 내지 도 15는 도 3에서 도시한 유연 전자 소자의 제조 방법을 설명하기 위한 단면도들로, 도 1의 Ⅰ-Ⅰ'선을 따라 자른 단면들에 대응된다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
설명의 간소화를 위해 단수의 소자부(10)에 관하여 기술하나, 본 발명이 이에 제한되는 것은 아니다. 이하의 제조 방법들의 설명에 있어서, 유연 기판(600)이 제공되기 이전 공정의 경우, 픽셀 영역들(Px) 및 브릿지 영역(Br)은 각각 유연 기판(600)이 제공되었을 때의 픽셀 영역들(Px) 및 브릿지 영역(Br)에 대응되는 가상의 영역들을 의미한다.
도 10을 참조하면, 구동부(200)가 보호 기판(100) 상에 형성될 수 있다. 보다 상세하게는, 보호 기판(100) 상에 게이트 패턴(210)이 형성될 수 있다. 일 예로, 게이트 패턴(210)의 형성은 도전층을 보호 기판(100) 상에 형성하는 것 및 상기 도전층을 패터닝하는 것을 포함할 수 있다. 상기 도전층의 패터닝은 마스크를 사용한 식각 공정에 의해 수행될 수 있다. 마스크는 포토리소그래피 공정에 의해 형성될 수 있다. 다른 예로, 게이트 패턴(210)의 형성은 금속 페이스트를 사용한 프린팅 방법에 의해 수행될 수 있다. 도시되지는 않았으나, 도전 배선이 보호 기판(100) 상에 더 형성되어, 게이트 패턴(210)과 접속할 수 있다. 절연층(110)이 보호 기판(100) 상에 형성되어, 게이트 패턴(210)을 덮을 수 있다. 절연층(110)은 앞서 도 1 및 도 2에서 설명한 바와 같다.
소스 패턴(220), 드레인 패턴(230) 및 활성 패턴(240)이 절연층(110) 상에 형성될 수 있다. 소스 패턴(220) 및 드레인 패턴(230)은 서로 이격 배치될 수 있다. 소스 패턴(220)은 드레인 패턴(230)과 단일 공정에 의해 형성될 수 있다. 소스 패턴(220) 및 드레인 패턴(230)의 형성은 도전층을 보호 기판(100) 상에 형성하는 것 및 상기 도전층을 패터닝하는 것을 포함할 수 있다. 다른 예로, 소스 패턴(220) 및 드레인 패턴(230)의 형성은 금속 페이스트를 사용한 프린팅 방법에 의해 수행될 수 있다.
활성 패턴(240)은 소스 패턴(220) 및 드레인 패턴(230) 사이에 형성될 수 있다. 활성 패턴(240)의 형성은 절연층(110)을 덮는 반도체층을 형성하는 것 및 상기 반도체층을 패터닝하는 것을 포함할 수 있다. 활성 패턴(240)은 소스 패턴(220) 및 드레인 패턴(230)을 형성하기 이전 또는 이후에 형성될 수 있다. 보호층(미도시)이 활성 패턴(240) 상에 더 형성되어, 활성 패턴(240)을 덮을 수 있다.
구동부(200)가 복수로 형성될 수 있다. 복수의 구동부들(200)의 형성은 단일 공정에 의해 수행될 수 있다. 예를 들어, 복수의 게이트 패턴들(210)이 단일 공정에 의해 형성되고, 복수의 소스 패턴들(220) 및 드레인 패턴들(230)이 단일 공정에 의해 형성될 수 있다. 구동부들(200)은 픽셀 영역들(Px)에 각각 형성될 수 있다. 이하, 단수의 구동부(200)에 대해 기술한다.
도 11을 참조하면, 제1 봉지층(120)이 절연층(110) 상에 형성되어, 소스 패턴(220) 및 드레인 패턴(230) 및 활성 패턴(240)을 덮을 수 있다. 제1 봉지층(120)의 상면은 실질적으로 편평할 수 있다. 제1 봉지층(120)의 형성은 증착 공정에 의해 수행될 수 있다. 다른 예로 제1 봉지층(120)의 형성은 스핀코팅법, 바코팅법 또는 스프레이 코팅법에 의해 수행될 수 있다. 제2 비아홀(521)이 제1 봉지층(120) 내에 형성되어, 드레인 패턴(230)을 노출시킬 수 있다. 제2 비아홀(521)의 형성은 포토리소그래피 방법에 의해 수행될 수 있다.
도 12를 참조하면, 제2 도전 비아(520), 발광부(300) 및 제2 봉지층(130)이 형성될 수 있다. 제2 도전 비아(520)는 제2 비아홀(521) 내에 형성될 수 있다. 제2 도전 비아(520)는 제2 비아홀(521)을 채울 수 있다. 제1 전극(310), 발광층(320) 및 제2 전극(330)이 제1 봉지층(120) 상에 형성되어, 발광부(300)를 형성할 수 있다. 제1 전극(310)은 제2 도전 비아(520) 상에 형성되어, 제2 도전 비아(520)와 접속할 수 있다. 일 예로, 제1 전극(310), 발광층(320) 또는 제2 전극(330)은 증착 공정에 의해 형성될 수 있다. 다른 예로, 제1 전극(310), 발광층(320) 또는 제2 전극(330)은 프린팅 공정(예를 들어, 잉크젯 프린팅 공정)에 의해 형성될 수 있다. 다른 실시예에 따르면, 도시된 바와 달리, 전극 연결부(미도시)가 제1 봉지층(120) 상에 더 형성되어, 제2 전극(330)과 접속할 수 있다. 발광부(300)는 복수로 형성될 수 있다. 복수의 발광부들(300)은 단일 공정에 의해 동시에 형성될 수 있다. 발광부들(300)은 픽셀 영역들(Px)에 각각 형성될 수 있다. 이하, 단수의 발광부(300)에 대해 기술한다.
제2 봉지층(130)이 제1 봉지층(120) 상에 형성되어, 제1 전극(310), 발광층(320) 및 제2 전극(330)을 덮을 수 있다. 제2 봉지층(130)은 발광부(300)를 밀봉할 수 있다. 제2 봉지층(130)의 형성은 열증착(thermal evaporation)법, 대향 타겟 스퍼터링(facing target sputtering)법, 화학증착법(CVD) 또는 원자층증착법(ALD)에 의해 수행될 수 있다. 다른 예로, 제2 봉지층(130)의 형성은 잉크젯 프린팅법, 스핀코팅법, 바코팅법 또는 스프레이 코팅법에 의해 수행될 수 있다.
도 13을 참조하면, 제1 식각 방지층(410)이 제2 봉지층(130) 상에 형성될 수 있다. 제1 식각 방지층(410)의 형성은 증착 공정에 의해 수행될 수 있다. 다른 예로, 제1 식각 방지층(410)은 스핀코팅법, 바코팅법 또는 스프레이 코팅법에 의해 수행될 수 있다. 제1 비아홀(511)이 제1 식각 방지층(410), 제2 봉지층(130) 및 제1 봉지층(120)을 내에 형성될 수 있다. 제1 비아홀(511)은 제1 식각 방지층(410), 제2 봉지층(130) 및 제1 봉지층(120)을 관통하며, 소스 패턴(220)을 노출시킬 수 있다. 제3 비아홀(531)이 제1 식각 방지층(410) 및 제2 봉지층(130) 내에 형성될 수 있다. 제3 비아홀(531)은 제1 식각 방지층(410) 및 제2 봉지층(130)을 관통하며, 제2 전극(330)을 노출시킬 수 있다.
도 14를 참조하면, 제1 도전 비아(510), 제3 도전 비아(530) 및 도전 배선(500)이 형성될 수 있다. 제1 도전 비아(510)는 제1 비아홀(511)을 채울 수 있다. 제3 도전 비아(530)는 제3 비아홀(531)을 채울 수 있다. 제1 도전 비아(510)는 소스 패턴(220)과 접속할 수 있다. 제3 도전 비아(530)는 제2 전극(330)과 접속할 수 있다. 다른 실시예에 따르면, 도시된 바와 달리, 제3 도전 비아(530)는 전극 연결부(미도시)와 접속할 수 있다.
도전 배선(500)이 제1 도전 비아(510), 제3 도전 비아(530) 및 제2 봉지층(130) 상에 형성될 수 있다. 예를 들어, 금속층이 제2 봉지층(130) 상에 형성될 수 있다. 상기 금속층이 패터닝되어, 도전 배선(500)을 형성할 수 있다. 도전 배선(500)은 앞서 도 3을 참조하여 설명한 바와 같다. 예를 들어, 도전 배선(500)은 제1 도전 비아(510) 및 제3 도전 비아(530)와 접속할 수 있다.
도 15를 참조하면, 유연 기판(600)이 도전 배선(500) 및 제2 봉지층(130) 상에 형성될 수 있다. 유연 기판(600)이 제2 봉지층(130) 상에 형성되어, 도전 배선(500)을 덮을 수 있다. 예를 들어, 절연성 폴리머가 제2 봉지층(130) 및 도전 배선(500) 상에 코팅 및 경화되어, 유연 기판(600)을 형성할 수 있다.
이후, 보호 기판(100)의 일부가 점선으로 도시한 바와 같이 제거되어, 보호 기판(100)의 두께가 감소할 수 있다. 보호 기판(100)의 제거는 불산 또는 BOE(Buffered Oxidant Etchant)와 같은 불소계 식각액을 사용한 식각 공정에 의해 수행될 수 있다. 감소된 보호 기판(100)의 두께(T)는 대략 0.1μm 내지 150μm, 보다 상세하게는 1μm 내지 50μm일 수 있다.
도 3을 참조하면, 트렌치(20)가 브릿지 영역(Br) 내에 형성되어, 소자부들(10)이 서로 분리될 수 있다. 소자부들(10)은 트렌치(20)에 의해 서로 이격될 수 있다. 트렌치(20)의 형성은 보호 기판(100), 절연층(110), 제1 봉지층(120) 및 제2 봉지층(130) 상에 커팅 공정을 수행하는 것을 포함할 수 있다. 커팅 공정은 레이저를 사용한 공정 또는 포토 리소그래피를 사용한 식각 공정을 포함할 수 있다. 커팅 공정에 의해 브릿지 영역(Br) 상의 보호 기판(100), 절연층(110), 제1 봉지층(120) 및 제2 봉지층(130)이 제거될 있다. 도 15를 참조하여 설명한 바와 같이 보호 기판(100)의 두께가 감소하여, 트렌치(20)가 보호 기판(100) 내에 보다 용이하게 형성될 수 있다. 커팅 공정은 도전 배선(500) 및 유연 기판(600)을 노출시킬 때까지 진행될 수 있다. 트렌치(20)가 형성된 후, 도전 배선(500) 및 유연 기판(600)은 브릿지 영역(Br) 내에 남아있을 수 있다.
이후, 유연 보호층(700)이 각 소자부(10)의 하면 및 각 트렌치(20)의 내부를 컨포멀하게 덮도록 형성될 수 있다. 예를 들어, 절연성 폴리머가 각 소자부(10)의 하면 및 각 트렌치(20)의 내부에 코팅 및 경화되어, 유연 보호층(700)을 형성할 수 있다.
실시예들에 따르면, 소자부들(10)의 서로 대응되는 구성 요소들은 서로 단일한 공정에 의해 동시에 형성될 수 있다. 예를 들어, 소자부들(10) 중 어느 하나의 제2 봉지층(130)은 소자부들(10) 중 다른 하나의 제2 봉지층(130)과 단일 공정에 의해 형성될 수 있다. 도 10 내지 도 15에서 설명한 보호 기판(100), 절연층(110), 제1 봉지층(120), 제2 봉지층(130), 도전 배선(500) 및 유연 기판(600)은 픽셀 영역들(Px) 및 브릿지 영역(Br) 상에 형성될 수 있다. 이 후, 커팅 공정에 의해 소자부들(10)이 서로 분리될 수 있다. 이에 따라, 유연 전자 소자(2)의 제조 공정이 간소화되고, 유연 전자 소자(2)가 보다 용이하게 제조될 수 있다. 지금까지 설명한 제조 방법에 의해 유연 전자 소자(2)의 제조가 완성될 수 있다.
전사 공정을 이용하는 전자 소자 제조 방법의 경우, 칩을 플렉서블 및 스트레처블한 기판 위에 전사하여 3차원 곡면으로 휘어지고 늘어나는 것이 가능하게 하지만, 매우 느리고 불량률이 높으며 비용이 많이 든다. 반면, 본 발명의 실시예에 따른 유연 전자 소자(2)는 보다 간소하게 제조되고 제조 비용을 낮출 수 있으며, 3차원 곡면으로 휘어지고 늘어날 수 있다.
도 5에서 도시한 유연 전자 소자(3)의 제조 방법은, 앞서 설명한 도 3에서 도시한 유연 전자 소자(2)의 제조 방법에 더하여, 보호 기판(100) 상에 제2 식각 방지층(420)을 형성하는 단계 및 커팅 공정 이후에 보호 기판(100)을 식각하는 단계를 더 포함할 수 있다. 이때, 제2 식각 방지층(420)은 픽셀 영역들(Px) 상에 형성될 수 있다.
도 8, 도 9a 및 도 9b에서 도시한 유연 전자 소자(6)의 제조 방법은, 앞서 설명한 도 3에서 도시한 유연 전자 소자(3)의 제조 방법에 더하여, 유연 기판(600)이 형성된 이후 브릿지 영역(Br)을 패터닝하여 일부를 제거하는 단계를 더 포함할 수 있다. 브릿지 영역(Br)은 개구들(A)을 포함하는 마스크를 통해 패터닝될 수 있다.
도 16 내지 도 18은 도 6에서 도시한 유연 전자 소자의 제조 방법을 설명하기 위한 단면도들로, 도 1의 Ⅰ-Ⅰ'선을 따라 자른 단면들에 대응된다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 16을 참조하면, 보호 기판(100), 절연층(110), 제1 봉지층(120), 제2 봉지층(130), 구동부(200), 발광부(300), 제1 도전 비아(510), 제2 도전 비아(520) 및 제3 도전 비아(530)의 형성은 앞서 도 10 내지 도 15에서 설명한 바와 실질적으로 동일한 방법에 의해 수행될 수 있다.
제1 절연 구조체들(800)이 제2 봉지층(130) 상에 형성될 수 있다. 제1 절연 구조체들(800)은 브릿지 영역(Br) 상에 형성되나, 픽셀 영역들(Px) 상에 형성되지 않을 수 있다. 제1 절연 구조체들(800)은 예를 들어, 폴리이미드 및/또는 폴리디메틸실록산과 같은 폴리머를 포함할 수 있다. 제1 절연 구조체들(800)은 플렉서블, 컨포머블 및 스트레처블할 수 있다. 제1 절연 구조체들(800) 각각은 다각형(예를 들어, 삼각형 또는 사각형 등) 또는 반원형과 같은 다양한 형상을 가질 수 있다.
제1 식각 방지층(410)이 제2 봉지층(130) 및 제1 절연 구조체들(800) 상에 형성될 수 있다. 제1 식각 방지층(410)이 제1 절연 구조체들(800) 상에 컨포멀하게 형성될 수 있다. 브릿지 영역(Br) 상에서 제1 식각 방지층(410)은 제1 절연 구조체들(800)을 따라 연장될 수 있다. 이에 따라, 제1 식각 방지층(410)의 주름 구조(411)가 형성될 수 있다.
도전 배선(500)이 제1 식각 방지층(410) 상에 형성될 수 있다. 브릿지 영역(Br) 상에서 도전 배선(500)은 제1 식각 방지층(410)의 주름 구조(411)를 따라 연장될 수 있다. 이에 따라, 도전 배선(500)의 주름 구조(501)가 형성될 수 있다.
도 17을 참조하면, 유연 기판(600)이 제1 식각 방지층(410) 및 도전 배선(500) 상에 형성될 수 있다. 유연 기판(600)은 도전 배선(500) 상에 컨포멀하게 형성될 수 있다. 브릿지 영역(Br) 상에서 유연 기판(600)은 제1 식각 방지층(410)의 주름 구조(411) 및 도전 배선(500)의 주름 구조(501)를 따라 연장될 수 있다. 이에 따라, 유연 기판(600)의 주름 구조(601)가 형성될 수 있다.
보호 기판(100)의 일부가 점선으로 도시한 바와 같이 제거되어, 보호 기판(100)의 두께가 감소할 수 있다. 보호 기판(100)의 제거는 앞서 도 15를 참조하여 설명한 방법에 의해 수행될 수 있다. 감소된 보호 기판(100)의 두께(T)는 대략 0.1μm 내지 150μm, 보다 상세하게는 1μm 내지 50μm일 수 있다.
도 18을 참조하면, 커팅 공정이 브릿지 영역(Br) 상에 수행되어, 트렌치(20)가 브릿지 영역(Br) 내에 형성될 수 있다. 커팅 공정은 앞서 도 3을 참조하여 설명한 방법에 의해 수행될 수 있다. 트렌치(20)가 형성되어, 소자부들(10)이 서로 분리될 수 있다. 커팅 공정 후, 제1 절연 구조체들(800)은 제거되지 않고 남아있을 수 있다. 트렌치(20)는 제1 절연 구조체들(800)의 바닥면들을 노출시킬 수 있다. 이때, 제1 식각 방지층(410), 도전 배선(500) 및 유연 기판(600)은 제1 절연 구조체들(800)에 의해 외부 불순물로부터 보호될 수 있다.
도 6을 참조하면, 제1 절연 구조체들(800)이 제거될 수 있다. 제1 절연 구조체들(800)이 제거될 경우, 트렌치(20)는 제1 식각 방지층(410)의 주름 구조(411)를 노출시킬 수 있다.
이후, 앞서 도 3을 참조하여 설명한 방법에 의해 유연 보호층(700)이 각 소자부(10)의 하면 및 각 트렌치(20)의 내부를 컨포멀하게 덮도록 형성될 수 있다. 유연 보호층(700)은 제1 식각 방지층(410)의 주름 구조(411)를 따라 연장될 수 있다. 이에 따라, 유연 보호층(700)의 주름 구조(701)가 형성될 수 있다.
제1 식각 방지층(410)의 주름 구조(411), 도전 배선(500)의 주름 구조(501), 유연 기판(600)의 주름 구조(601) 및 유연 보호층(700)의 주름 구조(701)에 의해, 유연 전자 소자(4)가 보다 플렉서블, 컨포머블 및 스트레처블할 수 있다.
제1 식각 방지층(410)의 주름 구조(411), 도전 배선(500)의 주름 구조(501), 유연 기판(600)의 주름 구조(601) 및 유연 보호층(700)의 주름 구조(701)는 픽셀 영역들(Px) 상에 제공되지 않을 수 있다. 이에 따라, 유연 전자 소자(4)가 구부러지거나 늘어나더라도 소자부들(10)에 가해지는 손상이 방지될 수 있다.
도 7에서 도시한 유연 전자 소자(5)의 제조 방법에서는, 앞서 설명한 도 3에서 도시한 유연 전자 소자(4)의 제조 방법에서, 주름 구조를 형성하는 제1 절연 구조체들(800)을 도 7에서와 같은 슬랩 구조를 형성하는 제2 절연 구조체(미도시)로 대체할 수 있다. 이에 따라, 제1 식각 방지층(410)의 슬랩 구조(412), 도전 배선(500)의 슬랩 구조(502), 유연 기판(600)의 슬랩 구조(602) 및 유연 보호층(700)의 슬랩 구조(702)가 형성될 수 있다.
도 19는 실시예들에 따른 유연 전자 소자의 소자부들 중 어느 하나의 회로도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다. 이하, 단수의 소자부에 대해 기술한다.
도 19를 참조하면, 유연 전자 소자는 게이트 배선들(gate line, 900), 데이터 배선(data line, 910) 및 구동 전압 배선(driving voltage line, 920)을 포함할 수 있다. 게이트 배선들(900)은 주사 신호를 전달할 수 있다. 게이트 배선들(900)은 일 방향(예를 들어, 행 방향)으로 연장될 수 있다. 데이터 배선(910)은 데이터 신호를 전달할 수 있다. 데이터 배선(910)은 타 방향(예를 들어, 열 방향)으로 연장될 수 있다. 여기에서 타 방향은 상기 일 방향과 교차할 수 있다. 구동 전압 배선(920)은 구동 전압을 전달할 수 있다. 소자부(10)는 스위칭 트랜지스터(switching transistor, T1) 및 구동 트랜지스터(driving transistor, T2), 커패시터(C) 및 발광부(300)를 포함할 수 있다.
스위칭 트랜지스터(T1)는 제1 단자(N1), 제2 단자(N2) 및 제3 단자(N3)와 연결될 수 있다. 이때, 제1 단자(N1)는 스위칭 트랜지스터(T1)의 제어 단자로 기능하며, 게이트 배선(900)에 연결될 수 있다. 제2 단자(N2)는 스위칭 트랜지스터(T1)의 입력 단자로 기능하며, 데이터 배선(910)에 연결될 수 있다. 제3 단자(N3)는 스위칭 트랜지스터(T1)의 출력 단자로 기능하며, 구동 트랜지스터(T2)에 연결될 수 있다.
스위칭 트랜지스터(T1)는 게이트 배선(900)으로부터 받은 주사 신호에 응답하여 데이터 배선(910)으로부터 받은 데이터 신호를 구동 트랜지스터(T2)에 전달할 수 있다. 구동 트랜지스터(T2)는 제3 단자(N3), 제4 단자(N4) 및 제5 단자(N5)와 연결될 수 있다. 제3 단자(N3)는 구동 트랜지스터(T2)의 제어 단자로 기능하며, 스위칭 트랜지스터(T1)에 연결될 수 있다. 제4 단자(N4)는 구동 트랜지스터(T2)의 입력 단자로 기능하며, 구동 전압 배선(920)에 연결될 수 있다. 제5 단자(N5)는 구동 트랜지스터(T2)의 출력 단자로 기능하며, 발광부(300)에 연결될 수 있다. 구동 트랜지스터(T2)는 제3 단자(N3)와 제5 단자(N5) 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(Id)를 흘릴 수 있다. 커패시터(C)는 구동 트랜지스터(T2)의 제3 단자(N3)와 제4 단자(N4) 사이에 연결될 수 있다. 커패시터(C)는 구동 트랜지스터(T2)의 제3 단자(N3)에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(T1)가 턴 오프(turn-off)된 뒤에도 이를 유지할 수 있다. 구동 트랜지스터(T2)는 앞서 설명한 구동부(200)에 해당할 수 있다.
발광부(300)는 예를 들면 유기 발광 다이오드(organic light emitting diode, OLED)일 수 있다. 트랜지스터(T2)의 제5 단자(N5)에 연결되어 있는 애노드(anode)와 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가질 수 있다. 발광부(300)는 구동 트랜지스터(T2)의 출력 전류(Id)에 따라 빛을 방출할 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 소자부
20: 트렌치
100: 보호 기판
110: 절연층
120, 130: 봉지층
200: 구동부
300: 발광부
410, 420: 식각 방지층
500: 도전 배선
600: 유연 기판
700: 유연 보호층

Claims (11)

  1. 소자부들;
    상기 소자부들 상에 제공되는 제1 식각 방지층;
    상기 제1 식각 방지층 상에 제공되고 상기 소자부들과 전기적으로 연결되는 도전 배선;
    상기 제1 식각 방지층 및 상기 도전 배선 상에서 상기 도전 배선을 덮으며 제공되는 유연 기판;
    상기 소자부들을 분리시키고 상기 소자부들의 측면과 상기 제1 식각 방지층의 하부면의 일부를 노출시키는 트렌치; 및
    상기 소자부들의 하면과 상기 트렌치의 내부를 컨포멀하게 덮는 유연 보호층을 포함하되,
    상기 소자부들은 보호 기판, 상기 보호 기판 상에 제공되는 구동부들, 상기 구동부들을 덮는 제1 봉지층을 각각 포함하는 유연 전자 소자.
  2. 제 1 항에 있어서,
    상기 유연 기판은 복수의 픽셀 영역들 및 상기 픽셀 영역들을 둘러싸는 브릿지 영역을 가지고,
    상기 소자부들은 상기 픽셀 영역들에 각각 제공되고,
    상기 트렌치는 상기 브릿지 영역 상에 제공되는 유연 전자 소자.
  3. 제 1 항에 있어서,
    상기 제1 식각 방지층은 상기 제1 봉지층에 대하여 식각 선택성을 가지는 물질을 포함하고,
    상기 유연 기판 및 상기 유연 보호층은 절연성 폴리머를 포함하는 유연 전자 소자.
  4. 제 1 항에 있어서,
    상기 구동부들은 게이트 패턴, 소스 패턴, 드레인 패턴 및 활성 패턴을 각각 포함하되,
    상기 게이트 패턴과 상기 제1 봉지층 사이에 절연층을 더 포함하는 유연 전자 소자.
  5. 제 4 항에 있어서,
    상기 게이트 패턴, 상기 소스 패턴 및 상기 드레인 패턴은 상기 도전 배선과 전기적으로 연결되는 유연 전자 소자.
  6. 제 4 항에 있어서,
    상기 제1 봉지층 상에 제공되는 발광부들; 및
    상기 발광부들을 덮는 제2 봉지층을 더 포함하는 유연 전자 소자.
  7. 제 6 항에 있어서,
    상기 발광부들은 제1 전극, 발광층 및 제2 전극을 각각 포함하되,
    상기 제1 전극은 상기 드레인 패턴과 전기적으로 연결되고, 상기 제2 전극은 상기 도전 배선과 전기적으로 연결되는 유연 전자 소자.
  8. 제 6 항에 있어서,
    상기 보호 기판, 상기 절연층, 상기 제1 봉지층 및 상기 제2 봉지층은 가스 배리어 물질을 포함하되,
    상기 제1 봉지층은 상기 구동부들을 밀봉하고, 상기 제2 봉지층은 상기 발광부들을 밀봉하는 유연 전자 소자.
  9. 제 2 항에 있어서,
    상기 제1 식각 방지층, 상기 도전 배선 및 상기 유연 기판은 상기 브릿지 영역 상으로 연장되고,
    상기 소자부들은 상기 제1 식각 방지층 및 상기 유연 기판에 의해 서로 연결되는 유연 전자 소자.
  10. 제 2 항에 있어서,
    상기 제1 식각 방지층, 상기 도전 배선, 상기 유연 기판 및 상기 유연 보호층이 상기 브릿지 영역 상에서 주름 구조를 가지는 유연 전자 소자.
  11. 제 2 항에 있어서,
    상기 브릿지 영역은 개구들을 포함하되,
    상기 개구들은 제1 식각 방지층, 상기 유연 기판 및 상기 유연 보호층의 측면을 노출시키고,
    상기 개구들을 포함하는 상기 브릿지 영역은 곡선형으로 제공되어 상기 픽셀 영역들을 연결하는 유연 전자 소자.
KR1020190051661A 2019-05-02 2019-05-02 유연 전자 소자 KR102612034B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190051661A KR102612034B1 (ko) 2019-05-02 2019-05-02 유연 전자 소자
US16/795,703 US11183652B2 (en) 2019-05-02 2020-02-20 Flexible electronic device including conformal flexible protective layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190051661A KR102612034B1 (ko) 2019-05-02 2019-05-02 유연 전자 소자

Publications (2)

Publication Number Publication Date
KR20200128274A true KR20200128274A (ko) 2020-11-12
KR102612034B1 KR102612034B1 (ko) 2023-12-12

Family

ID=73016715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190051661A KR102612034B1 (ko) 2019-05-02 2019-05-02 유연 전자 소자

Country Status (2)

Country Link
US (1) US11183652B2 (ko)
KR (1) KR102612034B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102668256B1 (ko) * 2018-11-27 2024-05-21 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR20210048945A (ko) * 2019-10-24 2021-05-04 엘지디스플레이 주식회사 스트레쳐블 표시 장치
JP7518680B2 (ja) * 2020-07-10 2024-07-18 キヤノン株式会社 有機デバイス、表示装置、光電変換装置、電子機器、照明装置、移動体用の灯具および移動体
CN113782569B (zh) * 2020-11-10 2023-05-02 友达光电股份有限公司 显示装置
CN112419892B (zh) * 2020-11-16 2023-01-17 武汉天马微电子有限公司 一种显示面板和显示装置
CN112951090B (zh) * 2021-02-09 2023-02-17 维沃移动通信有限公司 柔性显示模组及电子设备
CN114677918B (zh) * 2022-03-22 2023-11-28 深圳市华星光电半导体显示技术有限公司 柔性显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080218369A1 (en) * 2005-05-31 2008-09-11 Koninklijke Philips Electronics, N.V. Flexible Display Device
KR20160110689A (ko) * 2015-03-10 2016-09-22 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20190040564A (ko) * 2017-10-11 2019-04-19 세종대학교산학협력단 유연한 발광 소자 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7594839B2 (en) 2006-02-24 2009-09-29 Eastman Kodak Company OLED device having improved light output
US8389862B2 (en) * 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
KR101404472B1 (ko) * 2012-11-29 2014-06-11 광주과학기술원 스트레처블 기판, 스트레처블 광기전장치, 및 스트레처블 기기
KR101431690B1 (ko) 2012-12-27 2014-09-25 주식회사 포스코 유기발광다이오드 및 그 제조방법
US20140299362A1 (en) 2013-04-04 2014-10-09 Electronics And Telecommunications Research Institute Stretchable electric device and manufacturing method thereof
KR102255198B1 (ko) * 2014-08-12 2021-05-25 삼성디스플레이 주식회사 스트레처블 기판 및 이를 구비한 유기 발광 표시 장치
KR102377173B1 (ko) 2015-08-25 2022-03-22 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102455039B1 (ko) * 2016-03-18 2022-10-17 삼성디스플레이 주식회사 신축성 디스플레이 장치
KR102152195B1 (ko) 2016-07-27 2020-09-07 한국전자통신연구원 반도체 소자 및 그 제조 방법
KR101810050B1 (ko) 2016-08-11 2017-12-19 삼성디스플레이 주식회사 스트레처블 디스플레이 장치 및 스트레처블 디스플레이 장치의 제조 방법
KR20190101270A (ko) 2018-02-22 2019-08-30 한국전자통신연구원 유기 발광 소자 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080218369A1 (en) * 2005-05-31 2008-09-11 Koninklijke Philips Electronics, N.V. Flexible Display Device
KR20160110689A (ko) * 2015-03-10 2016-09-22 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20190040564A (ko) * 2017-10-11 2019-04-19 세종대학교산학협력단 유연한 발광 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20200350506A1 (en) 2020-11-05
KR102612034B1 (ko) 2023-12-12
US11183652B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
KR102612034B1 (ko) 유연 전자 소자
US11502273B2 (en) Display panel and display device including display panel
US12016224B2 (en) Display panel, and display device including the same
JP6712514B2 (ja) 有機発光表示装置及びその製造方法
US9190630B2 (en) Flexible organic electroluminescent device and method for fabricating the same
US8951083B2 (en) Method for manufacturing an organic light emitting diode display
US9520578B2 (en) Flexible organic electroluminescent device and method for fabricating the same
TW201928481A (zh) 顯示面板及其製造方法
EP3840052B1 (en) Display device and manufacturing method of same
KR20100001597A (ko) 표시 장치와 그 제조 방법
US9698173B2 (en) Thin film transistor, display, and method for fabricating the same
WO2021035405A1 (zh) 显示装置及其制造方法和驱动基板
KR101100891B1 (ko) 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
KR20220006159A (ko) 디스플레이 장치
US8669127B2 (en) Method for manufacturing an organic light emitting diode display
US20220139970A1 (en) Display apparatus and method of manufacturing the same
CN114914274A (zh) 显示面板和包括该显示面板的显示装置
KR20190101270A (ko) 유기 발광 소자 제조 방법
KR20050112034A (ko) 유기전계 발광소자의 제조방법
KR100746163B1 (ko) 디스플레이장치 및 그 제조방법
KR20220064481A (ko) 디스플레이 장치
US20230189547A1 (en) Display device and method of manufacturing the same
KR20230102327A (ko) 표시 장치 및 그의 제조 방법
KR20240109332A (ko) 표시 장치 및 이의 제조 방법
KR20230160663A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant