KR20200123682A - 메모리 시스템 - Google Patents

메모리 시스템 Download PDF

Info

Publication number
KR20200123682A
KR20200123682A KR1020190046912A KR20190046912A KR20200123682A KR 20200123682 A KR20200123682 A KR 20200123682A KR 1020190046912 A KR1020190046912 A KR 1020190046912A KR 20190046912 A KR20190046912 A KR 20190046912A KR 20200123682 A KR20200123682 A KR 20200123682A
Authority
KR
South Korea
Prior art keywords
command signals
signal
memory device
information
mode
Prior art date
Application number
KR1020190046912A
Other languages
English (en)
Inventor
박민수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190046912A priority Critical patent/KR20200123682A/ko
Priority to DE102019129888.1A priority patent/DE102019129888A1/de
Priority to US16/681,035 priority patent/US10839895B2/en
Priority to CN201911252256.0A priority patent/CN111833925B/zh
Publication of KR20200123682A publication Critical patent/KR20200123682A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/21—Design or setup of recognition systems or techniques; Extraction of features in feature space; Blind source separation
    • G06F18/214—Generating training patterns; Bootstrap methods, e.g. bagging or boosting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/06—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using cryogenic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Human Computer Interaction (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Evolutionary Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시예는, 트레이닝(training) 모드 시 단위 시간 동안 제1 커맨드 신호들을 생성하고 온도 정보에 기초하여 상기 제1 커맨드 신호들의 생성 횟수에 대응하는 제1 카운트 정보를 저장하고, 노말(normal) 모드 시 상기 제1 카운트 정보와 제2 카운트 정보 - 상기 단위 시간 동안 제2 커맨드 신호들의 생성 횟수에 대응함 - 에 기초하여 상기 제2 커맨드 신호들을 생성하기 위한 제어 장치; 및 상기 트레이닝 모드 시 상기 제1 커맨드 신호들에 기초하여 내부 동작을 수행하고 상기 내부 동작을 수행할 때 상기 온도 정보를 상기 제어 장치에게 제공하고, 상기 노말 모드 시 상기 제2 커맨드 신호들에 기초하여 내부 동작을 수행하는 메모리 장치를 포함하는 메모리 시스템을 제공한다.

Description

메모리 시스템{MEMORY SYSTEM}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 극저온(cryogenic)에서 동작하는 메모리를 포함하는 메모리 시스템에 관한 것이다.
극저온에서 동작하는 메모리 장치는 상온에서 동작하는 메모리 장치와 비교했을 때 전력 소모가 현저히 적다. 예컨대, 극저온에서 동작하는 디램(DRAM)은 상온에서 동작하는 디램과 비교했을 때 메모리 셀(memory cell)의 데이터 유지시간이 상대적으로 길어진다. 그러므로, 극저온에서 동작하는 디램은 리프레쉬(refresh) 동작을 거의 실시하지 않거나 또는 리프레쉬 주기를 최대로 늘림으로써, 전력 소모가 감소된다.
그러나, 극저온 상태가 유지되지 못할 경우(즉, 온도가 상승할 경우) 극저온에서 동작하는 메모리 장치는 오동작을 유발한다.
본 발명의 실시예는 노말 모드 시 메모리 장치의 발열 상태를 미리 예측 및 제어할 수 있는 메모리 시스템을 제공한다.
본 발명의 일 측면에 따르면, 메모리 시스템은, 트레이닝(training) 모드 시 단위 시간 동안 제1 커맨드 신호들을 생성하고 온도 정보에 기초하여 상기 제1 커맨드 신호들의 생성 횟수에 대응하는 제1 카운트 정보를 저장하고, 노말(normal) 모드 시 상기 제1 카운트 정보와 제2 카운트 정보 - 상기 단위 시간 동안 제2 커맨드 신호들의 생성 횟수에 대응함 - 에 기초하여 상기 제2 커맨드 신호들을 생성하기 위한 제어 장치; 및 상기 트레이닝 모드 시 상기 제1 커맨드 신호들에 기초하여 내부 동작을 수행하고 상기 내부 동작을 수행할 때 상기 온도 정보를 상기 제어 장치에게 제공하고, 상기 노말 모드 시 상기 제2 커맨드 신호들에 기초하여 내부 동작을 수행하는 메모리 장치를 포함할 수 있다.
상기 제어 장치는 상기 제1 카운트 정보와 상기 제2 카운트 정보가 일치할 때 상기 제2 커맨드 신호의 생성을 중단할 수 있다.
상기 메모리 장치는 상기 제2 커맨드 신호의 생성이 중단될 때 릴렉스(relax) 모드에 진입할 수 있다.
상기 릴렉스 모드는 셀프 리프레쉬(self refresh) 모드를 포함할 수 있다.
상기 제어 장치는 상기 제1 카운트 정보를 소정의 시간 간격마다 업데이트할 수 있다.
상기 제어 장치는, 상기 온도 정보와 임계 온도 정보를 비교하여 비교결과신호를 생성하기 위한 비교기; 제1 인에이블 신호에 기초하여 상기 단위 시간 동안 상기 제1 커맨드 신호들을 카운트하여 상기 제1 카운트 정보를 생성하고, 제2 인에이블 신호에 기초하여 상기 단위 시간 동안 상기 제2 커맨드 신호들을 카운트하여 상기 제2 카운트 정보를 생성하기 위한 커맨드 카운터; 상기 제1 인에이블 신호에 기초하여 패턴 정보를 생성하기 위한 패턴 발생기; 상기 제2 인에이블 신호에 기초하여 스케쥴 정보를 생성하고, 중단 신호에 기초하여 상기 스케쥴 정보의 생성을 중단하는 스케쥴러; 상기 패턴 정보에 기초하여 상기 제1 커맨드 신호들을 생성하고, 상기 스케쥴 정보에 기초하여 상기 제2 커맨드 신호들을 생성하기 위한 커맨드 생성기; 및 클럭 신호와 트레이닝 모드 신호와 노말 모드 신호와 상기 비교결과신호와 상기 제1 및 제2 카운트 정보에 기초하여, 상기 트레이닝 모드 시 상기 제1 인에이블 신호를 생성하고 상기 노말 모드 시 상기 제2 인에이블 신호와 상기 중단 신호를 생성하기 위한 제어기를 포함할 수 있다.
상기 제어기는 상기 비교결과신호에 기초하여 제어신호를 생성할 수 있고, 상기 패턴 발생기는 상기 제어신호에 기초하여 상기 패턴 정보를 변경할 수 있다.
상기 제어기는 상기 비교결과신호에 기초하여 상기 제1 카운트 정보를 저장하기 위한 레지스터를 포함할 수 있다.
상기 메모리 장치는 슈도 극저온(pseudo cryogenic) 영역에 배치될 수 있다.
상기 슈도 극저온은 77K ± 7K를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 메모리 시스템의 동작 방법은, 트레이닝(training) 모드 시, 메모리 장치가 단위 시간 동안 제1 커맨드 신호들에 기초하여 내부 동작을 수행할 때 상기 메모리 장치의 현재 온도를 직접적으로 센싱(sensing)하는 단계; 상기 트레이닝 모드 시, 상기 현재 온도에 따른 상기 제1 커맨드 신호들의 생성 횟수를 저장하는 단계; 및 노말 모드 시, 상기 메모리 장치가 상기 단위 시간 동안 제2 커맨드 신호들에 기초하여 내부 동작을 수행할 때 상기 현재 온도에 따른 상기 제1 커맨드 신호들의 생성 횟수에 따라 상기 메모리 장치의 발열 상태를 간접적으로 모니터링하는 단계를 포함할 수 있다.
상기 모니터링하는 단계는, 상기 제2 커맨드 신호들의 생성 횟수와 상기 제1 커맨드 신호들의 생성 횟수를 비교함으로써 상기 메모리 장치의 발열 상태를 간접적으로 모니터링할 수 있다.
상기 메모리 장치의 동작 방법은, 상기 노말 모드 시, 상기 모니터링하는 단계에서 상기 메모리 장치가 발열된 경우 상기 제2 커맨드 신호들의 생성을 중단하는 단계를 더 포함할 수 있다.
상기 제2 커맨드 신호의 생성이 중단될 때, 상기 메모리 장치는 릴렉스(relax) 모드에 진입할 수 있다.
상기 릴렉스 모드는 셀프 리프레쉬(self refresh) 모드를 포함할 수 있다.
본 발명의 실시예는 노말 모드 시 온도 센서의 성능과 상관없이 메모리 장치의 발열 상태를 미리 예측 및 제어함으로써 상기 메모리 장치의 동작 신뢰성을 향상시킬 수 있다.
본 발명의 실시예는 슈도 극저온(pseudo cryogenic)에서 동작할 때 더욱 향상된 효과를 기대할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템의 블록 구성도이다.
도 2는 도 1에 도시된 제어 장치의 블록 구성도이다.
도 3 및 도 4는 도 1에 도시된 메모리 시스템의 동작을 설명하기 위한 흐름도들이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1에는 본 발명의 실시예에 따른 메모리 시스템이 블록 구성도로 도시되어 있다.
도 1을 참조하면, 메모리 시스템은 제어 장치(100), 및 메모리 장치(200)를 포함할 수 있다.
제어 장치(100)는 슈도 극저온(pseudo cryogenic) 영역 또는 상온 영역에 배치될 수 있다. 슈도 극저온은 77K ± 7K를 포함할 수 있고, CMOS 소자가 동작 가능한 온도 범위일 수 있다.
제어 장치(100)는 트레이닝(training) 모드 시, 단위 시간 동안 커맨드 신호들(CMD)을 생성할 수 있고 온도 정보(TEMP1)에 기초하여 커맨드 신호들(CMD)의 생성 횟수에 대응하는 카운트 정보(CNT)를 저장할 수 있다. 상기 트레이닝 모드 시 생성되는 커맨드 신호들(CMD)은 메모리 장치(200)가 극도로 동작하게끔 패턴화될 수 있다. 이하에서는 상기 트레이닝 모드 시 생성되는 커맨드 신호들(CMD)을 제1 커맨드 신호들(CMD1)이라 칭하여 설명하고, 상기 트레이닝 모드 시 생성되는 카운트 정보(CNT)를 제1 카운트 정보(CNT1)라 칭하여 설명한다. 제어 장치(100)는 제1 카운트 정보(CNT1)를 소정의 시간 간격마다 업데이트할 수 있다.
제어 장치(100)는 노말(normal) 모드 시, 커맨드 신호들(CMD)을 생성할 수 있고 상기 단위 시간 동안 커맨드 신호들(CMD)의 생성 횟수에 대응하는 카운트 정보(CNT)를 생성할 수 있다. 이하에서는 상기 노말 모드 시 생성되는 커맨드 신호들(CMD)을 제2 커맨드 신호들(CMD2)이라 칭하여 설명하고, 상기 노말 모드 시 생성되는 카운트 정보(CNT)를 제2 카운트 정보(CNT2)라 칭하여 설명한다. 제어 장치(100)는 상기 노말 모드 시 제1 카운트 정보(CNT)와 제2 카운트 정보(CNT2)에 기초하여 제2 커맨드 신호들(CMD2)의 생성을 중단할 수 있다. 예컨대, 제어 장치(100)는 제1 카운트 정보(CNT1)와 제2 카운트 정보(CNT2)가 일치할 때 제2 커맨드 신호(CMD2)의 생성을 중단할 수 있다.
메모리 장치(200)는 상기 슈도 극저온 영역에 배치될 수 있다. 예컨대, 메모리 장치(200)는 디램(DRAM)을 포함할 수 있다. 상기 디램은 통상적으로 상기 CMOS 소자를 포함하며, 상기 디램은 상기 슈도 극저온에서 안정적으로 동작할 수 있다. 더욱이, 상기 디램은 상기 슈도 극저온 상태에서 리프레쉬(refresh) 동작을 거의 필요로 하지 않기 때문에, 상기 디램은 상온에서 동작할 때와 비교해서 상기 슈도 극저온 상태에서 동작할 때 전력 측면에서 매우 유리하다.
메모리 장치(200)는 상기 트레이닝 모드 시, 제1 커맨드 신호들(CMD1)에 기초하여 내부 동작을 수행할 수 있고 상기 내부 동작을 수행할 때 온도 정보(TEMP1)를 제어 장치(100)에게 제공할 수 있다. 메모리 장치(200)는 온도 정보(TEMP1)를 생성하기 위한 온도 센서(210)를 포함할 수 있다.
메모리 장치(200)는 상기 노말 모드 시 제2 커맨드 신호들(CMD2)에 기초하여 내부 동작을 수행할 수 있다. 메모리 장치(200)는 상기 노말 모드 시 제2 커맨드 신호(CMD2)의 생성이 중단될 때 릴렉스(relax) 모드에 진입할 수 있다. 예컨대, 상기 릴렉스 모드는 셀프 리프레쉬(self refresh) 모드를 포함할 수 있다.
도 2에는 도 1에 도시된 제어 장치(100)가 블록 구성도로 도시되어 있다.
도 2를 참조하면, 제어 장치(100)는 비교기(110), 커맨드 카운터(120), 패턴 발생기(130), 스케쥴러(140), 커맨드 생성기(150), 및 제어기(160)를 포함할 수 있다.
비교기(110)는 상기 트레이닝 모드 시 인에이블될 수 있고, 상기 노말 모드 시 디스에이블될 수 있다. 비교기(100)는 제1 인에이블 신호(EN1)에 기초하여 온도 정보(TEMP1)와 임계 온도 정보(TEMP2)를 비교하고 그 비교결과에 대응하는 비교결과신호(RES)를 생성할 수 있다.
커맨드 카운터(120)는 상기 트레이닝 모드와 상기 노말 모드 시 인에이블될 수 있다. 커맨드 카운터(120)는 제1 인에이블 신호(EN1)에 기초하여 상기 트레이닝 모드 시 상기 단위 시간 동안 제1 커맨드 신호들(CMD1)을 카운트하고 그 카운트 결과에 대응하는 제1 카운트 정보(CNT1)를 생성할 수 있다. 커맨드 카운터(120)는 제2 인에이블 신호(EN2)에 기초하여 상기 노말 모드 시 상기 단위 시간 동안 제2 커맨드 신호들(CMD2)을 카운트하고 그 카운트 결과에 대응하는 제2 카운트 정보(CNT2)를 생성할 수 있다.
패턴 발생기(130)는 상기 트레이닝 모드 시 인에이블될 수 있고, 상기 노말 모드 시 디스에이블될 수 있다. 패턴 발생기(130)는 제1 인에이블 신호(EN1)와 제어 신호(CTRL)에 기초하여 패턴 정보(PP)를 생성할 수 있다. 특히, 패턴 발생기(130)는 제어 신호(CTRL)에 따라 패턴 정보(PP)를 변경할 수 있다. 예컨대, 패턴 발생기(130)는 상기 단위 시간 당 점차 많은 횟수의 커맨드 신호들이 생성될 수 있도록 변경될 수 있다.
스케쥴러(140)는 상기 노말 모드 시 인에이블될 수 있고, 상기 트레이닝 모드 시 디스에이블될 수 있다. 스케쥴러(140)는 제2 인에이블 신호(EN2)와 스케쥴 제어신호(SCHL)와 중단 신호(STOP)에 기초하여 상기 노말 모드 시 스케쥴 정보(CC)를 생성할 수 있다. 특히, 스케쥴러(140)는 스케쥴 제어신호(SCHL)에 따라 스케쥴 정보(CC)를 생성할 수 있고 중단 신호(STOP)에 기초하여 스케쥴 정보(CC)의 생성을 중단할 수 있다.
커맨드 생성기(150)는 상기 트레이닝 모드 시 패턴 정보(PP)에 기초하여 제1 커맨드 신호들(CMD1)을 생성할 수 있고, 상기 노말 모드 시 스케쥴 정보(CC)에 기초하여 제2 커맨드 신호들(CMD2)을 생성할 수 있다.
제어기(160)는 클럭 신호(CLK)와 트레이닝 모드 신호(TM)와 노말 모드 신호(NM)와 비교결과신호(RES)와 제1 및 제2 카운트 정보(CNT1, CNT2)에 기초하여, 상기 트레이닝 모드 시 제1 인에이블 신호(EN1)와 제어 신호(CTRL)와 임계 온도 정보(TEMP2)를 생성할 수 있고 상기 노말 모드 시 제2 인에이블 신호(EN2)와 스케쥴 제어신호(SCHL)와 중단 신호(STOP)를 생성할 수 있다. 특히, 제어기(160)는 상기 트레이닝 모드 시 비교결과신호(RES)에 기초하여 제어 신호(CTRL)를 생성할 수 있고, 상기 노말 모드 시 제1 및 제2 카운트 정보(CNT1, CNT2)에 기초하여 중단 신호(STOP)를 생성할 수 있다.
제어기(160)는 상기 트레이닝 모드 시 비교결과신호(RES)에 기초하여 제1 카운트 정보(CNT1)를 저장하기 위한 레지스터(REG)를 포함할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 메모리 시스템의 동작을 도 3 및 도 4를 참조하여 설명한다.
도 3에는 상기 트레이닝 모드에 따른 메모리 시스템의 동작을 설명하기 위한 타이밍도가 도시되어 있다.
도 3을 참조하면, 제어 장치(100)는 상기 트레이닝 모드 시 메모리 장치(200)가 상기 단위 시간 동안 제1 커맨드 신호들(CMD1)에 기초하여 내부 동작을 수행할 때 메모리 장치(200)의 현재 온도를 직접적으로 센싱(sensing)할 수 있다(S100 ~ S106). 그리고, 제어 장치(100)는 상기 트레이닝 모드 시 상기 현재 온도에 따른 제1 커맨드 신호들(CMD1)의 생성 횟수를 제1 카운트 정보(CNT1)로서 저장할 수 있다(S108). 이를 더욱 자세하게 설명 다음과 같다.
제어 장치(100)는 상기 단위 시간 동안 디폴트(default)의 패턴 정보(PP)에 따라 제1 커맨드 신호들(CMD1)을 생성할 수 있다(S100). 이때, 제어 장치(100)는 상기 단위 시간 동안 제1 커맨드 신호들(CMD1)의 생성 횟수를 카운트하여 제1 카운트 정보(CNT1)를 생성할 수 있다.
메모리 장치(200)는 제1 커맨드 신호들(CMD1)에 기초하여 상기 단위 시간 동안 내부 동작을 수행할 수 있다. 메모리 장치(200)는 상기 내부 동작을 수행할 때 온도 정보(TEMP1)를 제어기(160)에게 제공할 수 있다(S102).
제어 장치(100)는 온도 정보(TEMP1)와 임계 온도 정보(TEMP2)에 기초하여 메모리 장치(200)의 발열 상태를 모니터링할 수 있다. 즉, 제어 장치(100)는 메모리 장치(200)의 현재 온도와 기 설정된 임계 온도를 비교할 수 있다(S104).
만약 상기 비교결과 상기 현재 온도가 임계 온도보다 낮으면, 제어 장치(100)는 패턴 정보(PP)를 변경할 수 있다(S106). 패턴 정보(PP)가 변경되면 제1 커맨드 신호들(CMD1)의 생성 횟수도 변경될 수 있다. 상기 비교결과 상기 현재 온도가 임계 온도보다 낮으면, 제어 장치(100)와 메모리 장치(200)는 제100단계에서 제106 단계(S100 ~ S106)를 반복적으로 실시할 수 있다. 제100단계에서 제106 단계(S100 ~ S106)를 반복적으로 실시할 때, 메모리 장치(200)의 상기 현재 온도가 초기 온도로 복원되는 시간이 고려되는 것이 좋다.
만약 상기 비교결과 상기 현재 온도가 임계 온도보다 높으면, 제어 장치(100)는 상기 현재 온도에 대응하는 제1 커맨드 신호(CMD1)의 생성 횟수를 카운팅한 제1 카운트 정보(CNT1)를 레지스터(REG)에 저장할 수 있다.도 4에는 상기 노말 모드에 따른 메모리 시스템의 동작을 설명하기 위한 흐름도가 도시되어 있다.
도 4를 참조하면, 제어 장치(100)는 상기 노말 모드 시 메모리 장치(200)가 상기 단위 시간 동안 제2 커맨드 신호들(CMD2)에 기초하여 내부 동작을 수행할 때 상기 현재 온도에 따른 제1 커맨드 신호들(CMD1)의 생성 횟수에 따라 메모리 장치(200)의 발열 상태를 간접적으로 모니터링할 수 있다(S200 ~ S204). 즉, 제어 장치(100)는 상기 노말 모드 시 제1 커맨드 신호들(CMD1)에 대응하는 제1 카운트 정보(CNT1)와 제2 커맨드 신호들(CMD2)에 대응하는 제2 카운트 정보(CNT2)를 비교함으로써 메모리 장치(200)의 발열 상태를 간접적으로 모니터링할 수 있다. 상기 모니터링 결과, 메모리 장치(200)가 발열된 경우 제2 커맨드 신호들(CMD2)의 생성을 중단할 수 있다(S206). 이를 더욱 자세하게 설명하면 다음과 같다.
제어 장치(100)는 스케쥴 정보(CC)에 따라 제2 커맨드 신호들(CMD2)을 생성할 수 있다(S200).
메모리 장치(200)는 제2 커맨드 신호들(CMD2)에 기초하여 내부 동작을 실시할 수 있다. 이때, 제어 장치(100)는 상기 단위 시간 동안 제2 커맨드 신호들(CMD2)의 생성 횟수를 카운트하여 제2 카운트 정보(CNT2)를 생성할 수 있다(S202).
제어 장치(100)는 제1 카운트 정보(CNT1)와 제2 카운트 정보(CNT2)에 기초하여 메모리 장치(200)의 발열 상태를 간접적으로 모니터링할 수 있다. 즉, 제어 장치(100)는 제2 카운트 정보(CNT2)에 대응하는 제2 커맨드 신호들(CMD2)의 생성 횟수와 제1 카운트 정보(CNT1)에 대응하는 제1 커맨드 신호들(CMD1)의 생성 횟수를 비교할 수 있다.
만약 제2 카운트 정보(CNT2)가 제1 카운트 정보(CNT1)보다 작으면, 메모리 장치(200)는 제2 커맨드 신호들(CMD2)에 기초하여 상기 내부 동작을 계속해서 실시할 수 있다.
만약 제2 카운트 정보(CNT2)가 제1 카운트 정보(CNT1)보다 크거나 같으면, 제어 장치(100)는 제2 커맨드 신호들(CMD2)의 생성을 중단할 수 있다(S206). 즉, 제어 장치(100)는 메모리 장치(200)의 현재 온도가 임계 온도보다 높아졌음을 예측하고 메모리 장치(200)의 온도가 더 올라가지 않도록 조치하는 것이다. 이때, 메모리 장치(200)는 상기 릴렉스 모드에 진입할 수 있다. 예컨대, 메모리 장치(200)는 상기 셀프 리프레쉬 모드에 진입할 수 있다.
이와 같은 본 발명의 실시예에 따르면, 노말 모드 시 트레이닝 모드에서 얻은 정보에 기초하여 메모리 장치의 발열 상태를 간접적으로 모니터링(즉, 예측)할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 제어 장치 110 : 비교기
120 : 커맨드 카운터 130 : 패턴 발생기
140 : 스케쥴러 150 : 커맨드 생성기
160 : 제어기 200 : 메모리 장치

Claims (15)

  1. 트레이닝(training) 모드 시 단위 시간 동안 제1 커맨드 신호들을 생성하고 온도 정보에 기초하여 상기 제1 커맨드 신호들의 생성 횟수에 대응하는 제1 카운트 정보를 저장하고, 노말(normal) 모드 시 상기 제1 카운트 정보와 제2 카운트 정보 - 상기 단위 시간 동안 제2 커맨드 신호들의 생성 횟수에 대응함 - 에 기초하여 상기 제2 커맨드 신호들을 생성하기 위한 제어 장치; 및
    상기 트레이닝 모드 시 상기 제1 커맨드 신호들에 기초하여 내부 동작을 수행하고 상기 내부 동작을 수행할 때 상기 온도 정보를 상기 제어 장치에게 제공하고, 상기 노말 모드 시 상기 제2 커맨드 신호들에 기초하여 내부 동작을 수행하는 메모리 장치
    를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 제어 장치는 상기 제1 카운트 정보와 상기 제2 카운트 정보가 일치할 때 상기 제2 커맨드 신호의 생성을 중단하는 메모리 시스템.
  3. 제2항에 있어서,
    상기 메모리 장치는 상기 제2 커맨드 신호의 생성이 중단될 때 릴렉스(relax) 모드에 진입하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 릴렉스 모드는 셀프 리프레쉬(self refresh) 모드를 포함하는 메모리 시스템.
  5. 제1항에 있어서,
    상기 제어 장치는 상기 제1 카운트 정보를 소정의 시간 간격마다 업데이트하는 메모리 시스템.
  6. 제1항에 있어서,
    상기 제어 장치는,
    상기 온도 정보와 임계 온도 정보를 비교하여 비교결과신호를 생성하기 위한 비교기;
    제1 인에이블 신호에 기초하여 상기 단위 시간 동안 상기 제1 커맨드 신호들을 카운트하여 상기 제1 카운트 정보를 생성하고, 제2 인에이블 신호에 기초하여 상기 단위 시간 동안 상기 제2 커맨드 신호들을 카운트하여 상기 제2 카운트 정보를 생성하기 위한 커맨드 카운터;
    상기 제1 인에이블 신호에 기초하여 패턴 정보를 생성하기 위한 패턴 발생기;
    상기 제2 인에이블 신호에 기초하여 스케쥴 정보를 생성하고, 중단 신호에 기초하여 상기 스케쥴 정보의 생성을 중단하는 스케쥴러;
    상기 패턴 정보에 기초하여 상기 제1 커맨드 신호들을 생성하고, 상기 스케쥴 정보에 기초하여 상기 제2 커맨드 신호들을 생성하기 위한 커맨드 생성기; 및
    클럭 신호와 트레이닝 모드 신호와 노말 모드 신호와 상기 비교결과신호와 상기 제1 및 제2 카운트 정보에 기초하여, 상기 트레이닝 모드 시 상기 제1 인에이블 신호를 생성하고 상기 노말 모드 시 상기 제2 인에이블 신호와 상기 중단 신호를 생성하기 위한 제어기를 포함하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 제어기는 상기 비교결과신호에 기초하여 제어신호를 생성하고,
    상기 패턴 발생기는 상기 제어신호에 기초하여 상기 패턴 정보를 변경하는 메모리 시스템.
  8. 제6항에 있어서,
    상기 제어기는 상기 비교결과신호에 기초하여 상기 제1 카운트 정보를 저장하기 위한 레지스터를 포함하는 메모리 시스템.
  9. 제1항에 있어서,
    상기 메모리 장치는 슈도 극저온(pseudo cryogenic) 영역에 배치되는 메모리 시스템.
  10. 제9항에 있어서,
    상기 슈도 극저온은 77K ± 7K를 포함하는 메모리 시스템.
  11. 트레이닝(training) 모드 시, 메모리 장치가 단위 시간 동안 제1 커맨드 신호들에 기초하여 내부 동작을 수행할 때 상기 메모리 장치의 현재 온도를 직접적으로 센싱(sensing)하는 단계;
    상기 트레이닝 모드 시, 상기 현재 온도에 따른 상기 제1 커맨드 신호들의 생성 횟수를 저장하는 단계; 및
    노말 모드 시, 상기 메모리 장치가 상기 단위 시간 동안 제2 커맨드 신호들에 기초하여 내부 동작을 수행할 때 상기 현재 온도에 따른 상기 제1 커맨드 신호들의 생성 횟수에 따라 상기 메모리 장치의 발열 상태를 간접적으로 모니터링하는 단계
    를 포함하는 메모리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 모니터링하는 단계는,
    상기 제2 커맨드 신호들의 생성 횟수와 상기 제1 커맨드 신호들의 생성 횟수를 비교함으로써 상기 메모리 장치의 발열 상태를 간접적으로 모니터링하는 메모리 시스템의 동작 방법.
  13. 제11항에 있어서,
    상기 노말 모드 시, 상기 모니터링하는 단계에서 상기 메모리 장치가 발열된 경우 상기 제2 커맨드 신호들의 생성을 중단하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  14. 제13항에 있어서,
    상기 제2 커맨드 신호의 생성이 중단될 때, 상기 메모리 장치는 릴렉스(relax) 모드에 진입하는 메모리 시스템의 동작 방법.
  15. 제14항에 있어서,
    상기 릴렉스 모드는 셀프 리프레쉬(self refresh) 모드를 포함하는 메모리 시스템의 동작 방법.
KR1020190046912A 2019-04-22 2019-04-22 메모리 시스템 KR20200123682A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190046912A KR20200123682A (ko) 2019-04-22 2019-04-22 메모리 시스템
DE102019129888.1A DE102019129888A1 (de) 2019-04-22 2019-11-06 Speichersystem
US16/681,035 US10839895B2 (en) 2019-04-22 2019-11-12 Memory system
CN201911252256.0A CN111833925B (zh) 2019-04-22 2019-12-09 存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190046912A KR20200123682A (ko) 2019-04-22 2019-04-22 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20200123682A true KR20200123682A (ko) 2020-10-30

Family

ID=72660207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190046912A KR20200123682A (ko) 2019-04-22 2019-04-22 메모리 시스템

Country Status (4)

Country Link
US (1) US10839895B2 (ko)
KR (1) KR20200123682A (ko)
CN (1) CN111833925B (ko)
DE (1) DE102019129888A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11842061B2 (en) * 2020-08-19 2023-12-12 Micron Technology, Inc. Open block family duration limited by temperature variation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040088913A (ko) * 2003-04-14 2004-10-20 삼성전자주식회사 반도체 메모리 장치의 내부 온도 변화에 따라 리프레쉬시간을 조절하는 셀프 리프레쉬 방법
KR102170333B1 (ko) * 2013-10-14 2020-10-28 에스케이하이닉스 주식회사 반도체 장치
KR20160035897A (ko) * 2014-09-24 2016-04-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그를 포함하는 시스템
KR102354987B1 (ko) * 2015-10-22 2022-01-24 삼성전자주식회사 온도에 따라 셀프 리프레쉬 사이클을 제어하는 리프레쉬 방법
US9875787B2 (en) 2015-12-08 2018-01-23 Rambus Inc. Reduced transport energy in a memory system
KR20180028783A (ko) * 2016-09-09 2018-03-19 삼성전자주식회사 커맨드 컨트롤러를 포함하는 메모리 장치
JP2019046321A (ja) * 2017-09-05 2019-03-22 東芝メモリ株式会社 メモリシステム
KR20200020366A (ko) * 2018-08-17 2020-02-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Also Published As

Publication number Publication date
CN111833925A (zh) 2020-10-27
US20200335157A1 (en) 2020-10-22
CN111833925B (zh) 2023-08-08
US10839895B2 (en) 2020-11-17
DE102019129888A1 (de) 2020-10-22

Similar Documents

Publication Publication Date Title
US10132517B2 (en) Facilitating ambient temperature measurement accuracy in an HVAC controller having internal heat-generating components
KR100413761B1 (ko) 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
US8707060B2 (en) Deterministic management of dynamic thermal response of processors
US7594750B2 (en) Method for outputting internal temperature data in semiconductor memory device and circuit of outputting internal temperature date thereby
US7099735B2 (en) Method and apparatus to control the temperature of a memory device
US20130173946A1 (en) Controlling power consumption through multiple power limits over multiple time intervals
US20140016426A1 (en) Systems and methods for preventing data remanence in memory
TWI424441B (zh) 溫度感測系統以及相關溫度感測方法
WO2021204057A1 (zh) 电子雾化装置、使用状态检测方法、装置及可读存储介质
US20040199730A1 (en) Device and method for controlling one or more memory modules
JP2002124619A (ja) 温度制御機構付き半導体装置
KR102201470B1 (ko) 전력 신호 인터페이스
KR20150080582A (ko) 사용자 존재 검출에 기초한 가변 터치 스크린 주사율
CN109564454A (zh) 基于功率的设备热管理
KR20100050174A (ko) 반도체 메모리 장치의 온도 데이터 출력 방법 및 온도 데이터 출력 회로
KR20200123682A (ko) 메모리 시스템
US9117511B2 (en) Control circuits for asynchronous circuits
KR20140006219A (ko) 반도체 장치 및 이의 테스트 회로
TWI750211B (zh) 包括主設備和從設備的系統以及該系統的操作方法
KR100808054B1 (ko) 저전력 온도정보 출력장치
TW201415218A (zh) 熱感測器動態關斷的技術
TW201616097A (zh) 電容式偵測裝置、方法與系統
KR102663815B1 (ko) 컴퓨팅 장치 및 이의 동작 방법
JP2007280562A (ja) リフレッシュ制御装置
US20230071427A1 (en) Providing deterministic frequency and voltage enhancements for a processor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal