KR20200122439A - 반도체 패키지용 클립구조체 - Google Patents

반도체 패키지용 클립구조체 Download PDF

Info

Publication number
KR20200122439A
KR20200122439A KR1020190044642A KR20190044642A KR20200122439A KR 20200122439 A KR20200122439 A KR 20200122439A KR 1020190044642 A KR1020190044642 A KR 1020190044642A KR 20190044642 A KR20190044642 A KR 20190044642A KR 20200122439 A KR20200122439 A KR 20200122439A
Authority
KR
South Korea
Prior art keywords
layer
clip structure
semiconductor package
metal layer
main metal
Prior art date
Application number
KR1020190044642A
Other languages
English (en)
Other versions
KR102216738B1 (ko
Inventor
최윤화
김영훈
이태헌
조정훈
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020190044642A priority Critical patent/KR102216738B1/ko
Priority to CN202010089653.7A priority patent/CN111834322B/zh
Publication of KR20200122439A publication Critical patent/KR20200122439A/ko
Application granted granted Critical
Publication of KR102216738B1 publication Critical patent/KR102216738B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 패키지용 클립 구조체에 관한 것으로서, 더욱 구체적으로는 반도체 패키지에 적용되는 클립구조체를 재질을 단일금속으로 구성하지 않고 서로 다른 재질의 금속층으로 구성함으로써, 기존에 적용할 수 없었던 저비용, 경량재질의 금속으로 적용하여 제조되는 반도체 패키지의 가격을 낮추고 경량화가 가능한 반도체 패키지용 클립구조체에 관한 것이다.
즉, 본 발명은 반도체 패키지 내에서 패키지의 구성들을 전기적으로 연결하는 클립구조체에 있어서, 상기 클립구조체는; 클립구조체의 형상을 유지하는 메인금속층과, 상기 메인금속층의 일측면에 적층되되 메인금속층과 다른 종류의 금속으로 적용되는 제1기능층과, 상기 제1기능층과 메인금속층 사이에 형성되어 제1기능층이 메인금속층에 접합될 수 있도록 한 금속으로 적용되는 제1접합층;으로 구성되는 것을 특징으로 한다.

Description

반도체 패키지용 클립구조체{Metal Clip for Semiconductor package }
본 발명은 반도체 패키지용 클립 구조체에 관한 것으로서, 더욱 구체적으로는 반도체 패키지에 적용되는 클립구조체를 재질을 단일금속으로 구성하지 않고 서로 다른 재질의 금속층으로 구성함으로써, 기존에 적용할 수 없었던 저비용, 경량재질의 금속으로 적용하여 제조되는 반도체 패키지의 가격을 낮추고 경량화가 가능한 반도체 패키지용 클립구조체에 관한 것이다.
일반적으로 반도체 패키지는 반도체 칩, 리드 프레임, 패키지 몸체를 포함하여 구성되며, 반도체 칩은 리드 프레임의 패드 상에 부착되고, 리드 프레임의 리드와는 금속 와이어를 본딩하여 전기적으로 연결된다.
그러나 종래의 금속 와이어를 이용한 스택 패키지는 금속 와이어를 통하여 전기적인 신호 교환이 이루어지므로 속도가 느리고, 많은 수의 와이어가 사용되어 각 칩에 전기적 특성 열화가 발생한다. 또한, 금속 와이어를 형성하기 위해 기판에 추가 면적이 요구되어 패키지의 크기가 증가하고, 각 칩의 본딩 패드에 와이어 본딩을 하기 위한 갭(Gap)이 요구되므로 패키지의 전체 높이가 불필요하게 높아지는 문제점이 있었다.
따라서, 본 발명자에 의해 개시된 대한민국 등록특허 제1208332호, 대한민국 등록실용신안 제0482370호, 대한민국 등록특허 제1669902호 및 대한민국 등록특허 제1631232호에는 금속의 클립(clip) 구조체를 이용하여 종래의 금속 와이어를 이용한 반도체 패키지보다 우수한 전기적 연결 성능과 열방출이 용이하고 열적 안정성을 좋게 하고, 효율적인 패키지 구조를 제공하였다.
또한 기존의 클립 구조체는 솔더링을 위해 구리재질로 적용되고 있었지만, 구리재질 특성상 클립의 단가가 높고 무게가 무거운 문제점이 있다. 이러한 문제점은 반도체 칩 패키지가 사용되는 각종 전자제품의 제조비용 상승과 연관되어 있으며, 클립의 무게는 스마트폰과 같이 경량화에 많은 비용투자가 이루어지는 제품에는 매우 중요한 문제이다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 클립 구조체를 구성하는데에 있어서 메인금속층의 재질을 저비용, 경량화된 금속으로 적용하고, 전기적 연결이 이루어지는 부분에는 전기전도성이 우수한 금속으로 적용함으로써, 반도체 패키지의 가격 및 무게를 낮추고 전기적 연결특성을 좋게 하는 반도체 패키지용 클립구조체에 관한 것이다.
본 발명은 반도체 패키지 내에서 패키지의 구성들을 전기적으로 연결하는 클립구조체에 있어서, 상기 클립구조체는; 클립구조체의 형상을 유지하는 메인금속층과, 상기 메인금속층의 일측면에 적층되되 메인금속층과 다른 종류의 금속으로 적용되는 제1기능층과, 상기 제1기능층과 메인금속층 사이에 형성되어 제1기능층이 메인금속층에 접합될 수 있도록 한 금속으로 적용되는 제1접합층;으로 구성되는 것을 특징으로 한다.
또한 상기 제1기능층은 메인금속층의 두께보다 더 얇은 두께로 형성되는 것을 특징으로 한다.
또한 상기 메인금속층은 알루미늄(Al) 재질의 단일 금속으로 이루어지는 것을 특징으로 한다.
또한 상기 메인금속층은 알루미늄(Al)이 메인금속층의 전체 중량비를 기준으로 50% 이상으로 이루어지고, 나머지는 구리(Cu), 마그네슘(Mg), 니켈(Ni), 팔라듐(Pd), 은(Ag), 금(Au), 망간(Mn), 아연(Zn), 규소(Si), 크롬(Cr), 티타늄(Ti) 중에서 어느 하나 이상을 포함하는 금속합금인 것을 특징으로 한다.
또한 상기 제1기능층은 구리(Cu) 재질의 단일 금속으로 이루어지는 것을 특징으로 한다.
또한 상기 제1기능층은 구리(Cu)가 제1기능층의 전체 중량비를 기준으로 50% 이상으로 이루어지고, 나머지는 알루미늄(Al), 은(Ag), 철(Fe), 금(Au), 팔라듐(Pd), 니켈(Ni), 주석(Sn), 납(Pb) 중에서 어느 하나 이상을 포함하는 금속합금인 것을 특징으로 한다.
또한 상기 제1접합층은 니켈(Ni) 또는 티타늄(Ti)으로 적용되는 것을 특징으로 한다.
또한 상기 메인금속층의 타측면에 적층되며 메인금속층과 다른 종류의 금속으로 적용되는 제2기능층과, 상기 제2기능층과 메인금속층 사이에 형성되어 제2기능층이 메인금속층에 접합될 수 있도록 한 금속으로 적용되는 제2접합층;을 더 포함하는 것을 특징으로 한다.
본 발명은 클립 구조체를 구성하는데에 있어서 메인금속층의 재질을 저비용, 경량화된 금속으로 적용하고, 메인금속층에 적층되는 기능층은 전기적 연결이 이루어지는 부분에는 전기전도성이 우수한 금속으로 적용함으로써, 반도체 패키지의 가격 및 무게를 낮추고 전기적 연결특성이 우수한 효과가 있다.
또한 본 발명은 알루미늄을 주성분으로 하는 메인금속층에 구리를 주성분으로 하는 기능층 사이에 두 금속층 간에 접합을 용이하게 하게 위한 접합층을 구성함으로써, 기능층의 접합상태를 견고하게 유지할 수 있는 효과가 있다.
도 1은 본 발명의 반도체 패키지용 클립구조체를 나타낸 도면
도 2는 본 발명의 클립구조체가 반도체 패키지에 적용된 예시를 나타낸 도면
도 3은 본 발명의 반도체 패키지용 클립구조체의 또 다른 실시예를 나타낸 도면
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 그리고 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명은 반도체 패키지 내에서 패키지의 구성들을 전기적으로 연결하는 클립구조체(10)에 관한 것으로서, 상기 클립구조체(10)의 구성은 클립구조체(10)의 형상을 유지하는 메인금속층(100)과, 상기 메인금속층(100)의 일측면에 적층되되 메인금속층(100)과 다른 종류의 금속으로 적용되는 제1기능층(200)과, 상기 제1기능층(200)과 메인금속층(100) 사이에 형성되어 제1기능층(200)이 메인금속층(100)에 접합될 수 있도록 한 금속으로 적용되는 제1접합층(300);으로 구성되는 것을 특징으로 한다.
본 발명의 기술적 특징은 전체적인 형상을 유지하는 메인금속층(100)의 재질을 저비용, 경량화된 금속으로 적용하고, 제1기능층(200)은 전기적 연결이 이루어지는 부분에는 전기전도성이 우수한 금속으로 적용함으로써, 반도체 패키지의 가격 및 무게를 낮추고 전기적 연결특성을 좋게 하는 기술이다.
따라서, 상기 제1기능층(200)은 메인금속층(100)의 두께보다 더 얇은 두께로 형성되는 것이다. 상기 메인금속층(100)의 두께는 25μm(마이크로미터) 내지 2mm(밀리미터)의 두께로 이루어지는 것이 바람직하며, 상기 제1기능층(200)은 이보다 얇은 0.05μm(마이크로미터) 내지 15μm(마이크로미터)의 두께로 이루어지는 것이 좋다.
상기 메인금속층(100)의 재질은 알루미늄(Al) 재질의 단일 금속으로 이루어질 수 있으며, 알루미늄(Al)을 가장 많이 함유하면서 또 다른 금속과 혼합물로 이루어질 수 있다. 즉, 알루미늄(Al)이 메인금속층(100)의 전체 중량비를 기준으로 50% 이상으로 이루어지고, 나머지는 구리(Cu), 마그네슘(Mg), 니켈(Ni), 팔라듐(Pd), 은(Ag), 금(Au), 망간(Mn), 아연(Zn), 규소(Si), 크롬(Cr), 티타늄(Ti) 중에서 어느 하나 이상을 포함하는 금속합금으로 이루어질 수 있다.
이와 같이 메인금속층(100)을 알루미늄으로 주성분으로 구성할 경우, 구리 재질로만 이루어지는 종래기술보다 클립구조체(10)의 가격을 낮출 수 있고 경량화할 수 있는 것이다. 그러나 알루미늄 재질의 메인금속층(100)은 재질의 특성상 솔더링이 어렵고 전기적 연결특성이 좋지 못한 문제로 인해서, 지금까지 적용 자체가 이루어지지 않고 있었으며, 이러한 문제를 본 발명의 제1기능층(200)을 통해 해결하는 것이다.
상기 제1기능층(200)은 구리(Cu) 재질의 단일 금속으로 이루어질 수 있으며, 구리를 가장 많이 함유하면서 또 다른 금속과 혼합물로 이루어질 수 있다. 즉, 구리(Cu)가 제1기능층(200)의 전체 중량비를 기준으로 50% 이상으로 이루어지고, 나머지는 알루미늄(Al), 은(Ag), 철(Fe), 금(Au), 팔라듐(Pd), 니켈(Ni), 주석(Sn), 납(Pb) 중에서 어느 하나 이상을 포함하는 금속합금으로 이루어질 수 있다.
그리고 상기 제1접합층(300)은 제1기능층(200)과 메인금속층(100) 사이에 형성되어 제1기능층(200)이 메인금속층(100)에 용이하게 접합되도록 한 금속층이다. 재질의 특성상 구리를 주성분으로 하는 제1기능층(200)을 알루미늄을 주성분으로 하는 메인금속층(100)에 접합할 수 없기 때문에, 제1접합층(300)이 필수적으로 구성되어야 하는 것이다.
상기 제1접합층(300)은 니켈(Ni) 또는 티타늄(Ti)으로 적용되며, 그 두께는 제1기능층(200)보다 더 얇게 형성되는 것이 바람직하다. 상기 제1접합층(300)의 두께는 0.01 내지 4μm(마이크로미터)로 이루어지는 것이 적합하다.
만약, 제1기능층(200)을 구리를 주성분으로 구성하지 않고 니켈과 같은 단일금속으로 구성할 경우, 별도의 접합층이 존재하지 않아도 제1기능층(200)을 형성하는 데에 문제가 없지만, 니켈과 같은 금속만으로 제1기능층(200)을 구성하게 되면 다음 공정에서 EMC몰딩을 통해 패키지몸체(40)를 구성하는데에 있어서 니켈층이 박리[剝離]되는 문제점이 발생하게 된다.
본 발명의 클립구조체(10)를 구성하는 재질의 바람직한 첫 번째 실시예는 메인금속층(100)은 알루미늄으로 적용되고, 제1기능층(200)은 구리, 제1접합층(300)은 니켈로 적용되는 것이다. 그리고 바람직한 두 번째 실시예는 메인금속층(100)은 알루미늄으로 적용되고, 제1기능층(200)은 구리, 제1접합층(300)은 티타늄으로 적용되는 것이다.
이와 같이 이루어지는 클립구조체(10)는 도 2에 도시한 바와 같은 패드와 다수의 리드단자로 구성되는 리드프레임(20)과,상기 패드에 실장되는 1개 이상의 반도체 칩(30)과, 상기 반도체 칩(30)과 리드단자를 전기적으로 연결하는 클립 구조체와, 상기 반도체 칩(30)의 주변을 몰딩에 의해 보호될 수 있도록 한 패키지몸체(40);로 구성되는 반도체 패키지에 적용될 수 있다. 상기의 구성은 본 발명의 클립 구조체가 적용되는 하나의 예로서, 다양한 형태의 패키지 구조에도 얼마든지 적용될 수 있다.
아울러, 종래의 클립구조체(10)는 재질이 구리로 되어 있기 때문에, 클립구조체(10) 상부에 본딩와이어를 접합하기 위해서는 접합부분에 대해서만 추가적인 은(Ag) 또는 금(Au)도금이 반드시 선행되어야하는 문제점이 있었지만,
본 발명은 메인금속층(100)이 알루미늄 재질로 이루어져 있기 때문에 별도의 은/금도금 없이 본딩와이어(B-W)의 접합이 용이한 이점을 갖는 것이다.
도 3은 본 발명의 또 다른 실시예를 나타낸 것으로서, 상기 실시예는 상기 메인금속층(100)의 타측면에 적층되며 메인금속층(100)과 다른 종류의 금속으로 적용되는 제2기능층(400)과, 상기 제2기능층(400)과 메인금속층(100) 사이에 형성되어 제2기능층(400)이 메인금속층(100)에 접합될 수 있도록 한 금속으로 적용되는 제2접합층(500);을 더 포함하는 것을 특징으로 한다.
상기 실시예는 제1기능층(200)의 반대편에 제2기능층(400)을 더 구성한 실시예로서, 메인금속층(100) 상부에 또 다른 패키지 구성이 연결되는 경우에 적용되는 실시예이다. 상기 제2기능층(400) 역시 제1기능층(200)과 동일한 구성적 특징이 있으며, 제2기능층(400)과 메인금속층(100) 사이에는 제2접합층(500)을 통해 제2기능층(400)이 접합 되어있는 구조이다.
즉, 상기 제2기능층(400)은 구리(Cu) 재질의 단일 금속 또는 구리(Cu)를 주성분으로 하면서 다른 금속과 혼합물로 이루어질 수 있으며, 상기 제2접합층(500)은 니켈(Ni) 또는 티타늄(Ti)으로 적용되는 것이다.
상기 제2기능층(400) 및 제2접합층(500)의 구성특징은 제1기능층(200) 및 제1접합층(300)과 동일하므로, 기능적인 설명 및 적용재질에 관한 반복적인 설명은 생략하고자 한다.
본 발명은 구성적 효과가 뛰어난 클립구조체(10)에 적용하여 설명하였지만, 종래의 구리재질로만 이루어졌던 리드프레임에도 본 발명의 메인금속층(100), 제1기능층(200) 및 제1접합층(300)의 구성이 그대로 적용될 수 있다.
이상에서 본 발명은 상기 실시예를 참고하여 설명하였지만 본 발명의 기술사상 범위 내에서 다양한 변형실시가 가능함은 물론이다.
10 : 클립구조체 20 : 리드프레임
30 : 반도체 칩 40 : 패키지몸체
100 : 메인금속층 200 : 제1기능층
300 : 제1접합층 400 : 제2기능층
500 : 제2접합층

Claims (8)

  1. 반도체 패키지 내에서 패키지의 구성들을 전기적으로 연결하는 클립구조체(10)에 있어서,
    상기 클립구조체(10)는;
    클립구조체(10)의 형상을 유지하는 메인금속층(100)과,
    상기 메인금속층(100)의 일측면에 적층되되 메인금속층(100)과 다른 종류의 금속으로 적용되는 제1기능층(200)과,
    상기 제1기능층(200)과 메인금속층(100) 사이에 형성되어 제1기능층(200)이 메인금속층(100)에 접합될 수 있도록 한 금속으로 적용되는 제1접합층(300);으로 구성되는 것을 특징으로 하는 반도체 패키지용 클립구조체
  2. 제 1항에 있어서,
    상기 제1기능층(200)은 메인금속층(100)의 두께보다 더 얇은 두께로 형성되는 것을 특징으로 하는 반도체 패키지용 클립구조체
  3. 제 1항에 있어서,
    상기 메인금속층(100)은 알루미늄(Al) 재질의 단일 금속으로 이루어지는 것을 특징으로 하는 반도체 패키지용 클립구조체
  4. 제 1항에 있어서,
    상기 메인금속층(100)은 알루미늄(Al)이 메인금속층(100)의 전체 중량비를 기준으로 50% 이상으로 이루어지고, 나머지는 구리(Cu), 마그네슘(Mg), 니켈(Ni), 팔라듐(Pd), 은(Ag), 금(Au), 망간(Mn), 아연(Zn), 규소(Si), 크롬(Cr), 티타늄(Ti) 중에서 어느 하나 이상을 포함하는 금속합금인 것을 특징으로 하는 반도체 패키지용 클립구조체
  5. 제 1항에 있어서,
    상기 제1기능층(200)은 구리(Cu) 재질의 단일 금속으로 이루어지는 것을 특징으로 하는 반도체 패키지용 클립구조체
  6. 제 1항에 있어서,
    상기 제1기능층(200)은 구리(Cu)가 제1기능층(200)의 전체 중량비를 기준으로 50% 이상으로 이루어지고, 나머지는 알루미늄(Al), 은(Ag), 철(Fe), 금(Au), 팔라듐(Pd), 니켈(Ni), 주석(Sn), 납(Pb) 중에서 어느 하나 이상을 포함하는 금속합금인 것을 특징으로 하는 반도체 패키지용 클립구조체
  7. 제 1항에 있어서,
    상기 제1접합층(300)은 니켈(Ni) 또는 티타늄(Ti)으로 적용되는 것을 특징으로 하는 반도체 패키지용 클립구조체
  8. 제 1항에 있어서,
    상기 메인금속층(100)의 타측면에 적층되며 메인금속층(100)과 다른 종류의 금속으로 적용되는 제2기능층(400)과,
    상기 제2기능층(400)과 메인금속층(100) 사이에 형성되어 제2기능층(400)이 메인금속층(100)에 접합될 수 있도록 한 금속으로 적용되는 제2접합층(500);을 더 포함하는 것을 특징으로 하는 반도체 패키지용 클립구조체
KR1020190044642A 2019-04-17 2019-04-17 반도체 패키지용 클립구조체 KR102216738B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190044642A KR102216738B1 (ko) 2019-04-17 2019-04-17 반도체 패키지용 클립구조체
CN202010089653.7A CN111834322B (zh) 2019-04-17 2020-02-12 半导体封装用夹具结构体及包括其的半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190044642A KR102216738B1 (ko) 2019-04-17 2019-04-17 반도체 패키지용 클립구조체

Publications (2)

Publication Number Publication Date
KR20200122439A true KR20200122439A (ko) 2020-10-28
KR102216738B1 KR102216738B1 (ko) 2021-02-18

Family

ID=72913374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190044642A KR102216738B1 (ko) 2019-04-17 2019-04-17 반도체 패키지용 클립구조체

Country Status (2)

Country Link
KR (1) KR102216738B1 (ko)
CN (1) CN111834322B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11705387B2 (en) * 2020-09-02 2023-07-18 Infineon Technologies Ag Multi-layer interconnection ribbon

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112581A (ja) * 2012-12-05 2014-06-19 Nippon Micrometal Corp ボンディングワイヤ及びボンディングリボン
KR20190007936A (ko) * 2017-07-14 2019-01-23 제엠제코(주) 복합 클립 구조체 및 이를 이용한 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100392850C (zh) * 2006-05-29 2008-06-04 朱冬生 一种引线框架以及具有所述引线框架的半导体器件
CN101345275B (zh) * 2007-07-10 2010-06-09 晶元光电股份有限公司 发光元件
KR100930965B1 (ko) * 2008-01-17 2009-12-10 (주)아큐텍반도체기술 반도체 패키지용 기판의 제조방법 및 이를 이용하여 제조된금속 도금층
CN101488539B (zh) * 2008-01-17 2010-12-08 晶元光电股份有限公司 发光元件
CN101593800B (zh) * 2008-05-26 2012-01-04 晶元光电股份有限公司 高功率发光装置
CN105845672B (zh) * 2016-06-15 2018-10-23 通富微电子股份有限公司 封装结构
KR101901987B1 (ko) * 2017-01-17 2018-09-27 주식회사 네패스 반도체 패키지의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112581A (ja) * 2012-12-05 2014-06-19 Nippon Micrometal Corp ボンディングワイヤ及びボンディングリボン
KR20190007936A (ko) * 2017-07-14 2019-01-23 제엠제코(주) 복합 클립 구조체 및 이를 이용한 반도체 패키지

Also Published As

Publication number Publication date
CN111834322A (zh) 2020-10-27
CN111834322B (zh) 2024-03-22
KR102216738B1 (ko) 2021-02-18

Similar Documents

Publication Publication Date Title
KR100384501B1 (ko) 반도체장치 및 그 제조방법
JPH11219420A (ja) Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
JP2013524552A (ja) ハーフエッチングされた金属リードフレーム上に組み立てられたチップを有するボールグリッドアレイデバイス
US6087712A (en) Lead frame containing leads plated with tin alloy for increased wettability and method for plating the leads
KR102216738B1 (ko) 반도체 패키지용 클립구조체
JP2005019922A (ja) 半導体パッケージ用リードフレーム
US10535589B2 (en) Clip structure and semiconductor package using the same
US10896889B2 (en) Multilayer clip structure attached to a chip
KR102222146B1 (ko) 저비용 전도성 금속 구조체를 이용한 반도체 패키지
US11189550B2 (en) Low-cost semiconductor package using conductive metal structure
JPH0817870A (ja) 半導体装置
US20210166997A1 (en) Semiconductor package using conductive metal structure
JPS61150253A (ja) 半導体リ−ドフレ−ム
US20110241026A1 (en) Light-emitting diode chip and package structure thereof
JPS6232622B2 (ko)
CN216250730U (zh) 一种堆叠式芯片封装件
JP2000195888A (ja) 半導体装置
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP3881542B2 (ja) 配線基板
TWI250628B (en) Leadframe, semiconductor package and method for manufacturing the same
JPH11204565A (ja) 半導体装置
JP3810335B2 (ja) 配線基板
KR20020094965A (ko) 리드프레임 및 이를 이용한 반도체패키지
JPH09252020A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant