KR20200121519A - 플렉서블 회로기판 및 이를 포함하는 플렉서블 장치 - Google Patents

플렉서블 회로기판 및 이를 포함하는 플렉서블 장치 Download PDF

Info

Publication number
KR20200121519A
KR20200121519A KR1020190044165A KR20190044165A KR20200121519A KR 20200121519 A KR20200121519 A KR 20200121519A KR 1020190044165 A KR1020190044165 A KR 1020190044165A KR 20190044165 A KR20190044165 A KR 20190044165A KR 20200121519 A KR20200121519 A KR 20200121519A
Authority
KR
South Korea
Prior art keywords
circuit board
elastic layer
connection structure
layer
insulating layer
Prior art date
Application number
KR1020190044165A
Other languages
English (en)
Inventor
김병숙
정희영
한영주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020190044165A priority Critical patent/KR20200121519A/ko
Publication of KR20200121519A publication Critical patent/KR20200121519A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/148Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

실시예에 따른 플렉서블 회로기판은, 제 1 회로기판; 상기 제 1 회로기판과 연결되는 제 2 회로기판; 및 상기 제 1 회로기판 및 상기 제 2 회로기판을 연결하는 연결 구조체를 포함하고, 상기 연결 구조체는 제 1 탄성층 상기 제 1 탄성층 상에 배치되는 제 2 탄성층; 및 상기 제 1 탄성층 및 상기 제 2 탄성층 사이의 전도층을 포함하고, 상기 제 1 탄성층의 두께는 상기 제 2 탄성층의 두께와 다르다.

Description

플렉서블 회로기판 및 이를 포함하는 플렉서블 장치{FLEXIBLE CIRCUIT SUBSTRATE AND FLEXIBLE DEVICE}
실시예는 플렉서블 장치에 관한 것이다. 자세하게, 실시예는 용이하게 벤딩 또는 폴딩이 가능한 플렉서블 회로기판 및 이를 포함하는 플렉서블 장치에 관한 것이다.
최근 다양한 어플리케이션에서 휴대가 용이하며, 휴대시 보다 큰 화면으로 영상의 표시가 가능한 플렉서블 표시 장치 또는 플렉서블 디스플레이 장치의 요구가 증대하고 있다.
이러한 플렉서블 장치는 휴대나 보관시에는 접거나 일부를 벤딩한 형태로 있다가, 영상을 표시할 때는 펼친 상태로 구현할 수 있다. 이에 의해 영상 표시 영역을 늘리는 동시에 사용자의 휴대를 용이하게 할 수 있다.
이러한 플렉서블 장치는 플렉서블 장치의 동작 구동을 위해, 복수의 인쇄회로기판 등을 포함할 수 있다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.
한편, 플렉서블 장치를 벤딩하거나 폴딩할 때, 내부의 인쇄회로기판도 함께 벤딩 또는 폴딩하여야 한다. 그러나, 인쇄회로기판을 지지하는 절연층 또는 베이스 기판의 특성으로 인해, 플렉서블 장치를 벤딩하거나 폴딩할 때, 인쇄회로기판에 손상 또는 변형이 발생하여 벤딩 또는 폴딩 신뢰성이 저하되는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결할 수 있는 플렉서블 회로기판 및 이를 포함하는 플렉서블 장치가 요구된다.
실시예는 용이하게 벤딩 또는 폴딩이 가능하고, 벤딩 또는 폴딩 신뢰성이 향상된 플렉서블 회로기판 및 이를 포함하는 플렉서블 디바이스를 제공하고자 한다.
실시예에 따른 플렉서블 회로기판은, 제 1 회로기판; 상기 제 1 회로기판과 연결되는 제 2 회로기판; 및 상기 제 1 회로기판 및 상기 제 2 회로기판을 연결하는 연결 구조체를 포함하고, 상기 연결 구조체는 제 1 탄성층 상기 제 1 탄성층 상에 배치되는 제 2 탄성층; 및 상기 제 1 탄성층 및 상기 제 2 탄성층 사이의 전도층을 포함하고, 상기 제 1 탄성층의 두께는 상기 제 2 탄성층의 두께와 다르다.
실시예에 따른 플렉서블 회로기판은 탄성 및 전기적 특성을 가지는 연결 구조체에 의해 용이하게 벤딩 또는 폴딩될 수 있다.
자세하게, 복수의 층으로 구성되는 연결 구조체를 통해 복수의 회로기판을 연결하고, 상기 연결 구조체를 벤딩하거나 폴딩함으로써, 회로기판들을 용이하게 벤딩 또는 폴딩할 수 있다.
또한, 상기 연결 구조체의 내부의 전극의 상하부에 탄성층을 배치하여, 전극의 산화를 방지하여 전기적 특성 저하를 방지할 수 있다.
또한, 상기 연결 구조체의 두께 및 각 층의 두께를 제어함으로써 상기 연결 구조체의 곡률 또는 방향에 따른 응력의 크기 변화에 의한 연결 구조체의 손상을 방지할 수 있다.
도 1은 실시예에 따른 플렉서블 장치의 사시도를 도시한 도면이다.
도 2 내지 도 4는 실시예에 따른 플렉서블 회로기판의 단면도를 도시한 도면이다.
도 5는 도 2의 A 영역의 확대도를 도시한 도면이다.
도 6은 도 3의 B 영역의 확대도를 도시한 도면이다.
도 7은 도 4의 C 영역을 확대힌 실시예에 따른 플렉서블 회로기판의 연결 구조체의 확대도를 도시한 도면이다.
도 8은 실시예에 따른 플렉서블 회로기판이 벤딩된 단면도를 도시한 도면이다.
도 9 및 도 10은 실시예에 따른 플렉서블 회로기판이 폴딩된 단면도를 도시한 도면이다.
도 11 내지 도 15는 실시예에 따른 플렉서블 회로기판의 제조 공정을 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한개이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함 할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속'되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다.
또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 도면들을 참조하여, 실시예에 따른 플렉서블 회로기판을 설명한다.
도 1은 실시예에 따른 플렉서블 장치의 사시도를 도시한 도면이다. 실시예에 따른 플렉서블 장치는 화면 또는 영상을 표시하는 플렉서블 표시 장치, 플렉서블 터치 장치 등을 포함할 수 있다.
도 1을 참조하면, 실시예에 따른 플렉서블 장치(1000)는 지지 기판(1100), 상기 지지 기판(1100)의 상부에 배치되는 표시 패널(1200), 상기 표시 패널(1200) 상에 배치되는 터치 패널(1300)을 포함할 수 있다.
상기 지지 기판(1100)은 상기 표시 패널(1200) 및 상기 터치 패널(1300)을 지지할 수 있다. 즉, 상기 지지 기판(1100)은 상기 표시 패널(1200) 및 상기 터치 패널(1300)을 지지하는 기판일 수 있다.
상기 지지 기판(1100)은 금속 등의 물질을 포함할 수 있다. 예를 들어, 상기 지지 기판(1100)은 금속, 금속 합금, 플라스틱, 복합 재료(예컨대, 탄소 섬유 강화 플라스틱, 자성 또는 전도성 재료, 유리 섬유 강화 재료 등), 세라믹, 사파이어, 유리 등을 포함할 수 있다.
상기 지지 기판(1100)은 플렉서블할 수 있다. 즉, 상기 지지 기판(1100)은 일 방향으로 구부러지거나 벤딩될 수 있다. 즉, 상기 지지 기판(1100)은 플렉서블 장치에 적용되는 디스플레이용 기판일 수 있다.
상기 표시 패널(1200)은 상기 지지 기판(1100)의 상부에 배치될 수 있다.
상기 표시 패널(1200)은 스위칭 박막트랜지스터, 구동 박막 트랜지스터, 축전 소자 및 유기 발광 소자(organic light emitting diode, OLED)를 포함하는 복 수개의 화소를 포함할 수 있다. 유기 발광 소자의 경우 상대적으로 낮은 온도에서 증착이 가능하고, 저전력, 높은 휘도 등의 이유로 플렉서블 디스플레이 장치에 주로 적용될 수 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 표시 패널은 복수의 화소를 통해 화상을 표시한다.
표시 패널은 기재, 상기 기재 상에 배치된 게이트 라인과, 게이트 라인과 절연 교차되는 데이터 라인 및 공통 전원 라인을 포함할 수 있다. 일반적으로 하나의 화소는 게이트 라인, 데이터 라인 및 공통 전원 라인을 경계로 정의될 수 있다.
상기 기재는 플라스틱 필름과 같은 플렉서블 특성을 가지는 물질을 포함할 수 있으며, 상기 표시 패널(1200)은 플렉서블 필름 상에 유기 발광 다이오드와 화소 회로를 배치하여 구현될 수 있다.
상기 터치 패널(1300)은 상기 표시 패널(1200)의 상부에 배치될 수 있다. 상기 터치 패널(1300)은 플렉서블 장치에 터치 기능을 구현할 수 있으며, 터치 기능 없이 단순히 영상만을 표시하는 플렉서블 장치에서는 상기 터치 패널은 생략될 수 있다.
상기 터치 패널(1300)은 기재, 상기 기재 상에 배치되는 터치 전극을 포함할 수 있다. 상기 터치 전극은 정전용량 방식 또는 저항막 방식에 의해 플렉서블 디스플레이 장치에 터치되는 입력장치의 위치를 감지할 수 있다.
상기 터치 패널(1300)의 기재는 플라스틱 필름과 같은 플렉서블 특성을 가지는 물질을 포함할 수 있으며, 상기 터치 패널(1300)은 플렉서블 필름 상에 터치 전극을 배치하여 구현될 수 있다.
한편, 도면에는 도시되지 않았지만, 상기 터치 패널(1300)의 상부 또는 상기 표시 패널(1200)의 상부(터치 패널이 생략되는 경우)에는 플렉서블 장치를 보호하는 커버 윈도우가 추가적으로 배치될 수 있다.
실시예에 따른 플렉서블 회로기판은 상기 표시 패널 또는 상기 터치 패널의 내부에 배치될 수 있다. 자세하게, 상기 플렉서블 회로기판은 상기 표시 패널을 구동하는 소자 또는 상기 터치 패널을 구동하는 전자부품 및 복수의 배선 전극을 포함할 수 있다.
상기 표시 패널 또는 상기 터치 패널은 상기 플렉서블 회로기판으로 구성되거나 또는 상기 플렉서블 회로기판을 포함할 수 있다.
이하에서 설명하는 플렉서블 회로기판은 상기 플렉서블 장치에 적용되는 것으로서, 플렉서블 장치를 벤딩 또는 폴딩할 때, 함께 벤딩 또는 폴딩하는 플렉서블 회로기판의 벤딩 신뢰성을 향상시킬 수 있는 구조에 대한 것이다.
도 2 내지 도 4는 실시예에 따른 플렉서블 회로기판의 단면도를 도시한 도면이다.
도 2 내지 도 4를 참조하면, 실시예에 따른 플렉서블 회로기판은 제 1 회로기판(10), 제 2 회로기판(20) 및 상기 제 1 회로기판(10) 및 제 2 회로기판(20)을 연결하는 연결 구조체(30)를 포함할 수 있다.
상기 제 1 회로기판(10)은 제 1-1 절연층(110a), 제 1-2 절연층(120a) 및 제 1-3 절연층(130a)을 포함할 수 있다. 예를 들어, 상기 제 1-1 절연층(110a)은 중앙 절연층일 수 있고, 상기 제 1-2 절연층(120a)은 상기 제 1-1 절연층(110a) 상에 배치되는 상부 절연층일 수 있고, 상기 제 1-3 절연층(130a)은 상기 제 1-1 절연층(110a) 아래에 배치되는 하부 절연층일 수 있다.
상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a)은 각각 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 각각의 절연층의 표면에는 제 1 회로 패턴(200a)을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a) 중 적어도 하나의 절연층은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a) 중 적어도 하나의 절연층은 유리 또는 플라스틱을 포함할 수 있다.
자세하게, 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a) 중 적어도 하나의 절연층은 유리섬유를 포함하는 프리프레그(prepreg)를 포함할 수 있다. 자세하게, 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a) 중 적어도 하나의 절연층은 에폭시 수지 및 상기 에폭시 수지에 유리 섬유 및 실리콘계 필러(Si filler)가 분산된 물질을 포함할 수 있다.
또한, 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a) 중 적어도 하나의 절연층은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.
또한, 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a) 중 적어도 하나의 절연층은 광등방성 필름을 포함할 수 있다. 일례로, 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a) 중 적어도 하나의 절연층은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.
또한, 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a) 중 적어도 하나의 절연층은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 절연층은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a) 중 적어도 하나의 절연층의 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a) 중 적어도 하나의 절연층은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a) 중 적어도 하나의 절연층은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이때, 절연층들은, 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한, 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.
한편, 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a)은 서로 동일한 물질을 포함할 수 있다. 또는, 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a)은 서로 동일한 물질을 포함할 수 있다. 즉, 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a)은 이를 포함하는 회로기판의 용도에 따라 서로 동일하거나 또는 서로 상이한 물질을 포함할 수 있다.
상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a)의 표면에는 각각 제 1 회로패턴(200a)이 배치된다. 상기 제 1 회로패턴(200a)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 제 1 회로패턴(200a)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다.
또한, 상기 제 1 회로패턴(200a)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 제 1 회로패턴(200a)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 제 1 회로패턴(200a)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a) 중 적어도 하나의 절연층에는 적어도 하나의 제 1 비아(160a)가 형성된다. 상기 제 1 비아(160a)는 상기 복수의 절연층들 중 적어도 하나의 절연층을 관통하며 배치된다. 상기 제 1 비아(160a)는 상기 복수의 절연층들 중 어느 하나의 절연층만을 관통할 수 있으며, 이와 다르게 상기 복수의 절연층들 중 적어도 2개의 절연층을 공통으로 관통하며 형성될 수도 있다. 이에 따라, 상기 제 1 비아(160a)는 서로 다른 절연층의 표면에 배치되어 있는 회로패턴을 상호 전기적으로 연결한다.
상기 제 1 비아(160a)는 상기 복수의 절연층들 중 적어도 하나의 절연층을 관통하는 관통 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다.
상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 절연층들을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005㎜까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 제 1 비아(160a)를 형성한다. 상기 제 1 비아(160a)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
상기 제 1-2 절연층(120a)의 상부 및 상기 제 1-3 절연층(130a)의 하부에는 각각 패드부가 형성될 수 있다.
자세하게, 상기 제 1-2 절연층(120) 위에는 제 1-1 패드(410a)가 배치되고, 상기 제 1-3 절연층(130a) 아래에는 제 1-2 패드(420a)가 배치된다.
다시 말해서, 상기 복수의 절연층들 중 제 1 전자부품(700a)이 형성될 최상부의 절연층 위에는 제 1-1 패드(410a)가 배치된다. 상기 제 1-1 패드(410a)는 상기 최상부의 절연층 위에 복수 개 형성될 수 있다. 예를 들어, 상기 제 1-1 패드(410a)는 신호 전달을 위한 패턴 역할을 할 수 있다. 또한, 상기 제 1-1 패드(410a)는 이하에서 설명하는 상기 연결 구조체(30)와 연결될 수 있다. 자세하게, 상기 제 1 회로기판(10)은 상기 제 1-1 패드(410a) 및 상기 연결 구조체(30)를 통해 상기 제 2 회로기판(200과 연결될 수 있다.
그리고, 상기 복수의 절연층들 중 외부 기판(도시하지 않음)이 부착될 최하부의 절연층 아래에는 제 1-2 패드(420a)가 배치된다. 상기 제 1-2 패드(420a)도 상기 제 1-1 패드(410a)와 마찬가지로, 일부는 신호 전달을 위한 패턴 역할을 할 수 있다.
그리고, 상기 제 1-1 패드(410a) 위에는 상기 제 1-1 상부 금속층(510a)이 배치되고, 상기 제 1-2 패드(420a) 아래에는 제 1-2 상부 금속층(520a)이 배치된다. 상기 제 1-1 상부 금속층(510a) 및 상기 제 1-2 상부 금속층(520a)은 서로 동일한 물질로 형성되며, 각각 상기 제 1-1 패드(410a) 및 상기 제 1-2 패드(420a)를 보호하면서, 솔더링 특성을 증가시킬 수 있다.
이를 위해, 상기 제 1-1 상부 금속층(510a) 및 상기 제 1-2 상부 금속층(520a)은 금(Au)을 포함하는 금속으로 형성될 수 있다. 바람직하게, 상기 제 1-1 상부 금속층(510a) 및 상기 제 1-2 상부 금속층(520a)은 순수 금(순도 99% 이상)만을 포함할 수 있으며, 이와 다르게 금(Au)을 포함하는 합금으로 형성될 수 있다.
상기 제 1-1 상부 금속층(510a) 및 상기 제 1-2 상부 금속층(520a)이 금을 포함하는 합금으로 형성되는 경우, 상기 합금을 코발트를 포함하는 금 합금으로 형성될 수 있다.
상기 복수의 절연층 중 상기 최상부에 배치된 절연층 위에는 제 1 솔더 페이스트(600a)가 배치될 수 있다. 상기 제 1 솔더 페이스트(600a)는 상기 제 1 전자부품(700a)을 고정시키는 접착제일 수 있다. 상기 접착제는 전도성 접착제일 수 있으며, 이와 다르게 비전도성 접착제일 수 있다.
상기 전도성 접착제는, 크게 이방성 도전 접착제(anisotropic conductive adhesive)와 등방성 도전 접착제(isotropic conductive adhesive)로 구분되며, 기본적으로 Ni, Au/고분자, 또는 Ag 등의 도전성 입자들과, 열경화성, 열가소성, 또는 이 둘의 특성을 혼합한 혼합형 절연수지(blend type insulating resin)로 구성된다.
또한, 비전도성 접착제는 폴리머 접착제일 수 있으며, 바람직하게, 열경화성수지, 열가소성수지, 충전제, 경화제, 및 경화촉진제를 포함하는 비전도 폴리머 접착제일 수 있다.
또한, 상기 최상부의 절연층 위에는 상기 제 1-1 상부 금속층(510a)의 표면을 적어도 일부 노출하는 제 1-1 보호층(310a)이 배치된다. 상기 제 1-1 보호층(310a)은 상기 최상부의 절연층의 표면을 보호하기 위해 배치되며, 예를 들어 솔더레지스트일 수 있다.
상기 제 1 전자부품(700a)은 소자나 칩을 모두 포함할 수 있다. 상기 소자는 능동 소자와 수동 소자로 구분될 수 있으며, 상기 능동 소자는 비선형 부분을 적극적으로 이용한 소자이고, 수동 소자는 선형 및 비선형 특성이 모두 존재하여도 비선형 특성은 이용하지 않는 소자를 의미한다. 그리고, 상기 수동 소자에는 트랜지스터, IC 반도체 칩 등이 포함될 수 있으며, 상기 수동 소자에는 콘덴서, 저항 및 인덕터 등을 포함할 수 있다. 상기 수동 소자는 능동 소자인 반도체 칩의 신호 처리 속도를 높이거나, 필터링 기능 등을 수행하기 위해, 통상의 반도체 패키지와 함께 기판 위에 실장된다.
결론적으로, 상기 제 1 전자부품(700a)은 반도체 칩, 발광 다이오드 칩 및 기타 구동 칩을 모두 포함할 수 있다.
그리고, 상기 최상부의 절연층 위에는 수지 몰딩부가 형성되며, 그에 따라 상기 제 1 전자부품(700a), 제 1-1 상부 금속층(510a)은 상기 수지 몰딩부에 의해 보호될 수 있다.
한편, 상기 복수의 절연층 중 최하부의 절연층 아래에는 제 1-2 보호층(320a)이 배치된다. 상기 제 1-2 보호층(320a)은 상기 제 1-2 상부 금속층(520a)의 표면을 노출하는 개구부를 갖는다. 상기 제 1-2 보호층(320a)을 솔더레지스트로 형성될 수 있다.
상기 제 1-2 보호층(320a)의 개구부를 통해 노출된 상기 제 1-2 상부 금속층(520a) 아래에는 솔더링을 위한 접착부재가 배치될 수 있다.
상기 접착부재 회로기판과 외부 기판 사이에 접착력을 제공하며, 상기 접착부재는 솔더볼로 형성될 수 있으며, 이와 다르게 접착 페이스트나 구리 코어 솔더 볼을 이용하여 형성될 수도 있다.
또한, 상기 접착 페이스트는 전기 도통을 위한 전도성 물질로 이루어질 수 있는데, 이때 상기 전도성 물질로 상기 접착 페이스트가 이루어지는 경우, 바람직하게는 구리, 은, 금, 알루미늄, 탄소나노튜브 및 이들의 조합으로 이루어진 군에서 선택된 전도성 물질로 이루어질 수 있다.
상기 제 2 회로기판(20)은 상기 제 1 회로기판(10)과 동일 또는 유사한 구성을 포함할 수 있다.
자세하게, 상기 제 2 회로기판(20)은 제 2-1 절연층(110b), 제 2-2 절연층(120b) 및 제 2-3 절연층(130b)을 포함할 수 있다. 예를 들어, 상기 제 2-1 절연층(110b)은 중앙 절연층일 수 있고, 상기 제 2-2 절연층(120b)은 상기 제 2-1 절연층(110b) 상에 배치되는 상부 절연층일 수 있고, 상기 제 2-3 절연층(130b)은 상기 제 2-1 절연층(110b) 아래에 배치되는 하부 절연층일 수 있다.
상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20)은 다층 회로기판일 수 있다. 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20)은 동일한 층수의 다층 회로기판일 수 있다. 또는, 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20)은 다른 층수의 회로기판일 수 있다.
상기 제 2-1 절연층(110b), 상기 제 2-2 절연층(120b) 및 상기 제 2-3 절연층(130b)은 각각 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 각각의 절연층의 표면에는 제 2 회로 패턴(200b)을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
상기 제 2-1 절연층(110b), 상기 제 2-2 절연층(120b) 및 상기 제 2-3 절연층(130b)은 앞서 설명한 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a)이 포함하는 물질 중에서 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a)과 동일한 물질을 포함하거나 또는 상기 제 1-1 절연층(110a), 상기 제 1-2 절연층(120a) 및 상기 제 1-3 절연층(130a)과 상이한 물질을 포함할 수 있다.
또한, 상기 제 2-1 절연층(110b), 상기 제 2-2 절연층(120b) 및 상기 제 2-3 절연층(130b) 중 적어도 하나의 절연층은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 절연층은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제 2-1 절연층(110b), 상기 제 2-2 절연층(120b) 및 상기 제 2-3 절연층(130b) 중 적어도 하나의 절연층의 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 제 2-1 절연층(110b), 상기 제 2-2 절연층(120b) 및 상기 제 2-3 절연층(130b) 중 적어도 하나의 절연층은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제 2-1 절연층(110b), 상기 제 2-2 절연층(120b) 및 상기 제 2-3 절연층(130b) 중 적어도 하나의 절연층은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이때, 절연층들은, 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한, 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.
상기 제 2-1 절연층(110b), 상기 제 2-2 절연층(120b) 및 상기 제 2-3 절연층(130b)의 표면에는 각각 제 2 회로패턴(200b)이 배치된다. 상기 제 2 회로패턴(200a)은 앞서 설명한 상기 제 1 회로패턴(200a)과 동일 또는 유사한 물질을 포함할 수 있다.
예를 들어, 상기 제 2 회로패턴(200b)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다.
또한, 상기 제 2 회로패턴(200b)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 제 2 회로패턴(200b)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 제 2 회로패턴(200b)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
상기 제 2-1 절연층(110b), 상기 제 2-2 절연층(120b) 및 상기 제 2-3 절연층(130b) 중 적어도 하나의 절연층에는 적어도 하나의 제 12비아(160b)가 형성된다. 상기 제 2 비아(160b)는 상기 복수의 절연층들 중 적어도 하나의 절연층을 관통하며 배치된다. 상기 제 2 비아(160b)는 상기 복수의 절연층들 중 어느 하나의 절연층만을 관통할 수 있으며, 이와 다르게 상기 복수의 절연층들 중 적어도 2개의 절연층을 공통으로 관통하며 형성될 수도 있다. 이에 따라, 상기 제 2 비아(160b)는 서로 다른 절연층의 표면에 배치되어 있는 회로패턴을 상호 전기적으로 연결한다.
상기 제 2 비아(160b)는 상기 복수의 절연층들 중 적어도 하나의 절연층을 관통하는 관통 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다.
상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 제 2 비아(160b)를 형성한다. 상기 제 2 비아(160b)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
상기 제 2-2 절연층(120b)의 상부 및 상기 제 2-3 절연층(130b)의 하부에는 각각 패드부가 형성될 수 있다.
자세하게, 상기 제 2-2 절연층(120b) 위에는 제 2-1 패드(410b)가 배치되고, 상기 제 2-3 절연층(130b) 아래에는 제 2-2 패드(420b)가 배치된다.
다시 말해서, 상기 제 2-1 패드(410b)는 상기 최상부의 절연층 위에 복수 개 형성될 수 있다. 예를 들어, 상기 제 2-1 패드(410b)는 신호 전달을 위한 패턴 역할을 할 수 있다.
그리고, 상기 복수의 절연층들 중 외부 기판(도시하지 않음)이 부착될 최하부의 절연층 아래에는 제 2-2 패드(420b)가 배치된다. 상기 제 2-2 패드(420b)도 상기 제 2-1 패드(410b)와 마찬가지로, 일부는 신호 전달을 위한 패턴 역할을 할 수 있다.
또한, 상기 제 2-1 패드(410b)는 이하에서 설명하는 상기 연결 구조체(30)와 연결될 수 있다. 자세하게, 상기 제 2 회로기판(20)은 상기 제 2-1 패드(410b) 또는 상기 제 2-2 패드(420b)를 통해 상기 연결 구조체(30)와 연결되고, 상기 제 1 회로기판(10)과 연결될 수 있다.
그리고, 상기 제 2-1 패드(410b) 위에는 상기 제 2-1 상부 금속층(510b)이 배치되고, 상기 제 2-2 패드(420b) 아래에는 제 2-2 상부 금속층(520b)이 배치된다. 상기 제 2-1 상부 금속층(510b) 및 상기 제 2-2 상부 금속층(520b)은 서로 동일한 물질로 형성되며, 각각 상기 제 2-1 패드(410b) 및 상기 제 2-2 패드(420b)를 보호하면서, 솔더링 특성을 증가시킬 수 있다.
이를 위해, 상기 제 2-1 상부 금속층(510b) 및 상기 제 2-2 상부 금속층(520b)은 금(Au)을 포함하는 금속으로 형성될 수 있다. 바람직하게, 상기 제 2-1 상부 금속층(510b) 및 상기 제 2-2 상부 금속층(520b)은 순수 금(순도 99% 이상)만을 포함할 수 있으며, 이와 다르게 금(Au)을 포함하는 합금으로 형성될 수 있다.
상기 제 2-1 상부 금속층(510b) 및 상기 제 2-2 상부 금속층(520b)이 금을 포함하는 합금으로 형성되는 경우, 상기 합금을 코발트를 포함하는 금 합금으로 형성될 수 있다.
상기 제 2 전자부품(700b)은 상기 제 2-1 패드(410b) 또는 상기 제 2-2 패드(420b) 상에 배치될 수 있다. 예를 들어, 도 2 및 도 3과 같이 상기 제 2 전자부품(700b)은 상기 제 1 회로기판(100)의 상기 제 1 전자부품(700a)이 배치되는 위치와 유사하게 상기 제 2-1 패드(410b) 상에 배치될 수 있다. 또는, 도 4와 같이 상기 제 1 전자부품(700a)이 배치되는 위치와 반대되는 위치인 상기 제 2-2 패드(420b) 상에 배치될 수 있다.
상기 제 2 전자부품(700b)은 소자나 칩을 모두 포함할 수 있다. 상기 소자는 능동 소자와 수동 소자로 구분될 수 있으며, 상기 능동 소자는 비선형 부분을 적극적으로 이용한 소자이고, 수동 소자는 선형 및 비선형 특성이 모두 존재하여도 비선형 특성은 이용하지 않는 소자를 의미한다. 그리고, 상기 수동 소자에는 트랜지스터, IC 반도체 칩 등이 포함될 수 있으며, 상기 수동 소자에는 콘덴서, 저항 및 인덕터 등을 포함할 수 있다. 상기 수동 소자는 능동 소자인 반도체 칩의 신호 처리 속도를 높이거나, 필터링 기능 등을 수행하기 위해, 통상의 반도체 패키지와 함께 기판 위에 실장된다.
결론적으로, 상기 제 2 전자부품(700b)은 반도체 칩, 발광 다이오드 칩 및 기타 구동 칩을 모두 포함할 수 있다.
상기 복수의 절연층 중 상기 최상부에 배치된 절연층 위에는 제 2 솔더 페이스트(600b)가 배치될 수 있다. 상기 제 2 솔더 페이스트(600b)는 상기 제 2 전자부품(700b)을 고정시키는 접착제일 수 있다. 상기 접착제는 전도성 접착제일 수 있으며, 이와 다르게 비전도성 접착제일 수 있다.
또한, 상기 최상부의 절연층 위에는 상기 제 2-1 상부 금속층(510b)의 표면을 적어도 일부 노출하는 제 2-1 보호층(310b)이 배치된다. 상기 제 2-1 보호층(310b)은 상기 최상부의 절연층의 표면을 보호하기 위해 배치되며, 예를 들어 솔더레지스트일 수 있다.
그리고, 상기 최상부의 절연층 위에는 수지 몰딩부가 형성되며, 그에 따라 상기 제 2 전자부품(700b), 제 2-1 상부 금속층(510b)은 상기 수지 몰딩부에 의해 보호될 수 있다.
한편, 상기 복수의 절연층 중 최하부의 절연층 아래에는 제 2-2 보호층(320b)이 배치된다. 상기 제 2-2 보호층(320b)은 상기 제 2-2 상부 금속층(520b)의 표면을 노출하는 개구부를 갖는다. 상기 제 2-2 보호층(320b)은 솔더레지스트로 형성될 수 있다.
상기 제 2-2 보호층(320b)의 개구부를 통해 노출된 상기 제 1-2 상부 금속층(520a) 아래에는 솔더링을 위한 접착부재가 배치될 수 있다.
상기 접착부재는 회로기판과 외부 기판 사이에 접착력을 제공하며, 상기 접착부재는 솔더볼로 형성될 수 있으며, 이와 다르게 접착 페이스트나 구리 코어 솔더 볼을 이용하여 형성될 수도 있다.
상기 연결 구조체(30)는 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20)과 연결될 수 있다. 자세하게, 상기 연결 구조체(30)의 일단은 상기 제 1 회로기판(10)과 연결되고, 상기 연결 구조체(30)의 타단은 상기 제 2 회로기판(20)과 연결될 수 있다. 상기 연결 구조체(30)의 일단은 상기 제 1 회로기판(10)의 제 1-1 패드(410a)와 연결되고, 상기 연결 구조체(30)의 타단은 상기 제 2 회로기판(20)의 제 2-1 패드(410b)와 연결될 수 있다.
상기 연결 구조체(30)는 곡면으로 형성될 수 있다. 자세하게, 상기 연결 구조체(30)는 곡면 형상을 포함할 수 있다.
도 7을 참조하면, 상기 연결 구조체(30)는 복수의 마루(peak) 영역(PA)과 상기 마루 영역 사이의 골(trough) 영역(TA)을 포함하는 형상으로 형성될 수 있다. 즉, 상기 연결 구조체(30)는 복수의 마루(peak) 영역(PA)과 상기 마루 영역 사이의 골(trough) 영역(TA)이 반복되는 형상으로 형성될 수 있다.
상기 연결 구조체(30)는 다층으로 형성될 수 있다. 자세하게, 상기 연결 구조체(30)는 제 1 탄성층(31a) 및 상기 제 1 탄성층(31a) 상의 제 2 탄성층(31b)과 상기 제 1 탄성층(31a) 및 상기 제 2 탄성층(31b) 사이의 전도층(32)을 포함할 수 있다. 즉, 상기 연결 구조체(30)는 복수의 탄성층(31)과 탄성층들 사이의 전도층(32)을 포함할 수 있다.
상기 제 1 탄성층(31a)과 상기 제 2 탄성층(31b)은 탄성을 가지는 물질을 포함할 수 있다. 예를 들어, 상기 제 1 탄성층(31a)과 상기 제 2 탄성층(31b)은 폴리디메틸실록산(polydimethylsiloxane, PDMS)을 포함할 수 있다. 그러나, 상기 제 1 탄성층(31a)과 상기 제 2 탄성층(31b)은 이에 제한되지 않고, 상기 연결 구조체(30)가 탄성을 가질수 있는 다양한 탄성 물질을 포함할 수 있다.
상기 제 1 탄성층(31a)과 상기 제 2 탄성층(31b)은 상기 연결 구조체(30)를 벤딩 또는 폴딩시킬 수 있다. 즉, 탄성을 가지는 상기 제 1 탄성층(31a)과 상기 제 2 탄성층(31b)에 의해 상기 연결 구조체(30)는 일 방향으로 벤딩 또는 폴딩될 수 있다.
상기 전도층(32)은 전도성을 가지는 물질을 포함할 수 있다.
예를 들어, 상기 전도층(32)은 금속을 포함할 수 있다. 일례로, 상기 전도층(32)은 크롬(Cr), 니켈(Ni), 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo). 금(Au), 티타튬(Ti) 및 이들의 합금 중 적어도 하나의 금속을 포함할 수 있다.
그러나, 실시예는 이에 제한되지 않고, 상기 전도층(32)은 전도성을 가지는 전도성 고분자 등 다양한 전도성 물질을 포함할 수 있다.
상기 전도층(32)은 상기 제 1 회로기판(10)과 상기 제 2 회로기판(20)을 전기적으로 연결할 수 있다. 자세하게, 상기 전도층(32)은 상기 제 1 회로기판(10)의 제 1-1 패드(410a) 및 상기 제 2 회로기판(20)의 제 2-1 패드(410b)와 연결되어, 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20)을 전기적으로 연결할 수 있다.
한편, 상기 전도층(32)의 상부 및 하부에는 각각 상기 제 1 탄성층(31a), 상기 제 2 탄성층(31b)이 배치되어, 금속 등의 전도성 물질을 포함하는 상기 전도층(32)이 외부의 공기 또는 수분에 의해 산화되는 것을 방지할 수 있다. 즉, 상기 제 1 탄성층(31a), 상기 제 2 탄성층(31b)은 상기 전도층(32)을 보호하는 보호층일 수 있다.
상기 연결 구조체(30)는 상기 제 1 탄성층(31a), 상기 제 2 탄성층(31b) 및 상기 전도층(32)에 의해 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20)을 전기적으로 연결하고, 또한, 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20)을 일 방향으로 벤딩시킬 수 있다.
이에 따라, 실시예에 따른 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20)은 전도성 및 탄성을 가지는 연결 구조체에 의해 플렉서블 회로기판을 구현할 수 있다.
한편, 상기 제 1 탄성층(31a) 및 상기 전도층(32) 중 적어도 하나의 층은 상기 제 1 회로기판(10)의 제 1-1 패드(410a) 및 상기 제 2 회로기판(20)의 제 2-1 패드(410b)와 접촉할 수 있다. 자세하게, 상기 제 1 탄성층(31a) 및 상기 전도층(32)이 모두 상기 제 1 회로기판(10)의 제 1-1 패드(410a) 및 상기 제 2 회로기판(20)의 제 2-1 패드(410b)와 접촉하거나 또는 상기 전도층(32)만이 상기 제 1 회로기판(10)의 제 1-1 패드(410a) 및 상기 제 2 회로기판(20)의 제 2-1 패드(410b)와 접촉할 수 있다.
도 5를 참조하면, 상기 연결 구조체(30)의 상기 제 1 탄성층(31a) 및 상기 전도층(32)이 모두 상기 제 1 회로기판(10)의 제 1-1 패드(410a) 및 상기 제 2 회로기판(20)의 제 2-1 패드(410b)와 접촉할 수 있다.
이때, 상기 제 1 탄성층(31a)과 패드의 접촉 면적(1A)은 상기 전도층(32)과 패드의 접촉 면적(2A)과 다를 수 있다. 자세하게, 상기 전도층(32)과 패드의 접촉 면적은 상기 제 1 탄성층(31a)과 패드의 접촉 면적보다 더 클 수 있다.
즉, 상기 제 1 회로기판(10)과 상기 제 2 회로기판(20)을 전기적으로 연결하는 전도층(32)과 패드의 접촉 면적을 증가시켜, 상기 제 1 회로기판(10)과 상기 제 2 회로기판(20)을 안정적으로 연결할 수 있다.
또한, 상기 제 1 탄성층(31a)도 패드부와 접촉되게 배치함으로써, 회로기판에서 연결 구조체가 차지하는 영역을 감소실 수 있다.
이때, 상기 제 1 회로기판(10)의 제 1-1 패드(410a) 및 상기 제 2 회로기판(20)의 제 2-1 패드(410b)의 면적은, 상기 제 1 회로기판(10)과 상기 제 2 회로기판(20)을 전기적으로 연결하는 전도층(32)과 패드의 접촉 면적에 대해 약 1.2배 를 초과할 수 있다.
상기 제 1 회로기판(10)의 제 1-1 패드(410a) 및 상기 제 2 회로기판(20)의 제 2-1 패드(410b)의 면적이, 상기 제 1 회로기판(10)과 상기 제 2 회로기판(20)을 전기적으로 연결하는 전도층(32)과 패드의 접촉 면적에 대해 약 1.2배 이하인 경우, 전도층(32)과 패드의 접촉할 때, 공차에 의해 접촉 불량이 발생할 수 있고, 전류 밀도가 상승하여 신뢰성이 저하될 수 있다.
또는, 도 6을 참조하면, 상기 연결 구조체(30)의 상기 전도층(32)만이 상기 제 1 회로기판(10)의 제 1-1 패드(410a) 및 상기 제 2 회로기판(20)의 제 2-1 패드(410b)와 접촉할 수 있다. 즉, 상기 제 1 회로기판(10)과 상기 제 2 회로기판(20)을 전기적으로 연결하는 전도층(32)만이 상기 패드와 직접적으로 접촉할 수 있다.
한편, 도 7은 연결 구조체 일 영역의 단면을 도시한 도면이다.
도 7을 참조하면, 상기 연결 구조체(30)는 상기 제 1 탄성층(31a), 상기 전도층(32) 및 상기 제 2 탄성층(31b)이 순차적으로 적층되어 형성될 수 있다.
또한, 상기 제 1 탄성층(31a), 상기 전도층(32) 및 상기 제 2 탄성층(31b)은 각각 일정한 두께를 가지며 형성될 수 있다. 자세하게, 제 1 탄성층(31a)은 제 1 두께(T1)를 가질 수 있고, 상기 제 2 탄성층(31b)은 제 2 두께(T2)를 가질 수 있고, 상기 전도층(32)은 제 3 두께(T3)를 가질 수 있다.
상기 1 두께(T1) 및 상기 제 2 두께(T2)는 상기 제 3 두께(T3)보다 클 수 있다. 자세하게, 상기 1 두께(T1) 및 상기 제 2 두께는 약 25㎛ 이하일 수 있다. 또한, 상기 제 3 두께(T3)는 약 2㎛ 이하일 수 있다.
또한, 상기 1 두께(T1) 및 상기 제 2 두께(T2)는 서로 동일하거나 또는 상이할 수 있다. 또한, 상기 1 두께(T1) 및 상기 제 2 두께(T2)는 서로 다를 수 있다. 또한, 상기 1 두께(T1) 및 상기 제 2 두께(T2)는 상기 제 1 탄성층(31a) 및 상기 제 2 탄성층(31b)의 위치에 따라 달라질 수 있다.
상기 1 두께(T1) 및 상기 제 2 두께(T2)에 대해서는 상기 제 1 회로기판(10) 및 제 2 회로기판(20)이 벤딩 또는 폴딩된 도 8 내지 도 10을 참조하여 자세하게 설명한다.
도 8 내지 도 10을 참조하면, 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20)은 상기 연결 구조체(30)를 통해 일 방향으로 벤딩 또는 폴딩될 수 있다.
자세하게, 도 8을 참조하면, 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20)은 상기 연결 구조체(30)를 통해 일 방향으로 벤딩될 수 있다.
이때, 상기 연결 구조체(30)는 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20) 사이에서 일정한 갭(G)을 가지면서 일 방향으로 벤딩될 수 있다.
이때, 상기 연결 구조체(30)는 벤딩 방향을 기준으로 내측면(IS) 및 외측면(OS)이 정의될 수 있다.
이때, 상기 연결 구조체(30)를 벤딩함으로써 발생되어 상기 연결 구조체(30)로 인가되는 응력은 상기 연결 구조체(30)의 내측면과 외측면에 다른 크기로 인가될 수 있다.
자세하게, 상기 연결 구조체(30)의 벤딩 내측면의 경우, 잔류 압축응력과 함께 벤딩 압축응력이 더해져서 응력이 크게 작용하고, 상기 연결 구초제(30)의 벤딩 외측면의 경우 잔류 압축응력과 함께 벤딩 인장응력이 더해져서 응력이 상대적으로 작게 작용할 수 있다.
즉, 상기 연결 구조체(30)의 벤딩 내측면의 응력이 상기 연결 구초제(30)의 벤딩 외측면의 응력보다 더 크게 작용할 수 있다.
이에 따라, 상기 연결 구조체(30)는 벤딩 내측면에 위치하는 상기 제 2 탄성층(31b)의 제 2 두께(T2)를 벤딩 외측면에 위치하는 상기 제 1 탄성층(31a)의 제 1 두께(T1)보다 더 크게 할 수 있다. 자세하게, 상기 연결 구조체(30)는 벤딩 내측면에 위치하는 상기 제 2 탄성층(31b)의 제 2 두께(T2)가 벤딩 외측면에 위치하는 상기 제 1 탄성층(31a)의 제 1 두께(T1)에 대해 약 2.5배 내지 약 3.5배의 크기로 형성할 수 있다.
상기 제 2 두께(T2)가 상기 제 1 두께(T1)에 대해 약 2.5배 미만인 경우, 상기 벤딩 내측면에 발생하는 응력에 의해 상기 연결 구조체의 벤딩 신뢰성이 저하될 수 있다. 또한, 상기 제 2 두께(T2)가 상기 제 1 두께(T1)에 대해 약 3.5배를 초과하는 경우, 상기 연결 구조체의 두께 증가로 인해 상기 연결 구조체의 벤딩 신뢰성이 저하될 수 있다.
한편, 도 8을 참조하면, 상기 연결 구조체(30)는 벤딩되면서, 연결 구조체(30)의 위치에 따라 다른 곡률 크기로 벤딩이 될 수 있다. 즉, 상기 연결 구조체(30)는 곡률이 큰 영역 및 곡률이 작은 영역을 포함할 수 있다.
앞서 설명하였듯이, 곡률이 큰 영역에서는 상기 연결 구조체에 인가되는 응력의 크기가 비례적으로 증가되고, 곡률이 작은 영역에서는 상기 연결 구조체에 인가되는 응력의 크기가 상대적으로 작을 수 있다.
이에 따라, 상기 연결 구조체(30)는 상기 연결 구조체(30)의 영역에 따라 상기 제 1 탄성층(31a) 및 상기 제 2 탄성층(31b)의 두께를 다르게 할 수 있다.
자세하게, 상기 연결 구조체(30)는 상기 연결 구조체(30)의 곡률이 큰 영역에서는 상기 제 1 탄성층(31a) 및 상기 제 2 탄성층(31b)의 두께를 증가시키고, 상기 연결 구조체(30)의 곡률이 작은 영역에서는 상기 제 1 탄성층(31a) 및 상기 제 2 탄성층(31b)의 두께를 상대적으로 감소시킬 수 있다.
즉, 상기 연결 구조체(30)의 두께는 벤딩 방향으로 연장하며 점차적으로 커지다가 다시 점차적으로 작아질 수 있다.
이에 따라, 상기 연결 구조체(30)는 벤딩 방향에 따른 곡률의 크기에 따라 연결 구조체의 두께를 다르게하여, 곡률 변화에 따른 응력의 변화에 의한 벤딩 신뢰성 저하를 방지할 수 있다.
도 9 및 도 10을 참조하면, 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20)은 상기 연결 구조체(30)를 통해 일 방향으로 폴딩될 수 있다.
이때, 상기 연결 구조체(30)는 도 9와 같이 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20) 사이에서 일정한 갭(G)을 가지면서 일 방향으로 폴딩되거나 또는 도 10과 같이 갭 없이 일 방향으로 폴딩될 수 있다.
상기 연결 구조체(30)는 일 방향으로 폴딩되면서, 상기 연결구조체의 방향이 변화되는 변곡점(V)을 포함할 수 있다.
이때, 상기 변곡점과 상기 제 1 회로기판(10) 끝단의 거리 또는 상기 변곡점과 상기 제 2 회로기판(20) 끝단의 거리는 하기 수식을 만족할 수 있다.
[수식]
변곡점 - 회로기판 끝단 ≥ (연결구조체의 곡률 + 연결구조체의 두께) × 1.5
즉, 상기 변곡점과 상기 제 1 회로기판(10) 끝단의 거리 또는 상기 변곡점과 상기 제 2 회로기판(20) 끝단의 거리는 상기 수식은 만족하여, 폴딩 신뢰성을 향상시킬 수 있다.
이하에서는 도면들을 참조하여, 실시예에 따른 플렉서블 회로기판의 제조공정을 상세하게 설명한다.
도 10을 참조하면, 먼저 2개의 회로기판을 준비할 수 있다.
자세하게, 상기 제 1 회로기판(10) 및 제 2 회로기판(20)이 준비될 수 있다. 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20)은 동일한 층수를 가지거나 또는 서로 다른 층수를 가질 수 있다.
도면에는 도시되지 않았지만, 상기 제 1 회로기판(10) 및 제 2 회로기판(20)은 각각 서로 다른 패널 상에 실장되거나 또는, 상기 제 1 회로기판(10) 및 제 2 회로기판(20)은 서로 동일한 패널 상에 실장될 수 있다.
이어서, 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20)의 패드 상에 상기 제 1 탄성층(31a)을 형성할 수 있다.
상기 제 1 탄성층(31a)은 탄성을 가지는 물질을 포함할 수 있으며, 일례로, 상기 제 1 탄성층(31a)은 폴리디메틸실록산(polydimethylsiloxane, PDMS)을 포함할 수 있다.
예를 들어, 상기 제 1-1 회로기판(10) 및 상기 제 2 회로기판(20) 상에 폴리디메틸실록산 필름을 접착하거나 또는 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20) 상에 접착층을 먼저 형성한 후, 상기 접착층 상에 액상 폴리디메틸실록산을 도포하여 제 1 탄성층(31a)을 형성할 수 있다.
이어서, 도 11을 참조하면, 상기 제 1 탄성층(31a)을 일 방향으로 연신할 수 있다. 상기 제 1 탄성층(31a)은 탄성물질이기에 용이하게 일 방향으로 연신될 수 있다. 자세하게, 상기 제 1 회로기판(10) 및 제 2 회로기판(20) 사이의 거리가 넓어지는 방향으로 상기 제 1 탄성층(31a)을 연신할 수 있다.
이에 따라, 상기 제 1 탄성층(31a)의 길이는 제 1 길이(L1)에서 제 2 길이(L2)로 증가될 수 있다. 자세하게, 상기 제 2 길이(L2)는 상기 제 1 길이(L1)보다 길고 상기 제 1 길이(L1)의 1.3배 이하일 수 있다.
이어서, 상기 제 1 탄성층(31a)의 길이가 상기 제 2 길이(L2)로 유지되도록 상기 제 1 회로기판(10)과 상기 제 2 회로기판(20)을 고정할 수 있다.
이어서, 도 12를 참조하면, 상기 제 1 탄성층(31a) 상에 전도층(32)을 형성할 수 있다. 자세하게, 상기 제1-1층(31a) 상에 전도성을 가지는 전도층(32)을 형성할 수 있다.
일례로, 상기 제 1 탄성층(31a) 상에 금속을 포함하는 금속층을 형성하거나 또는 금속 나노 입자를 포함하는 층을 잉크젯 프린팅 방식으로 금속층을 형성함으로써, 전도층(32)을 형성할 수 있다.
상기 전도층(32)은 상기 제 1 회로기판(10)의 패드 및 상기 제 2 회로기판(20)의 패드와 접촉하도록 형성될 수 있다.
이어서, 도 13을 참조하면, 상기 전도층(32) 상에 제 2 탄성층(31b)을 형성할 수 있다. 상기 제 2 탄성층(31b)은 앞서 설명한 상기 제 1 탄성층(31a)과 동일 또는 유사한 물질을 포함할 수 있으며, 상기 제 1 탄성층(31a)과 동일한 공정에 의해 형성될 수 있다.
상기 제 2 탄성층(31b)은 상기 전도층(32)의 전면을 덮으면서 배치할 수 있다. 이에 따라, 금속을 포함하는 상기 전도층(32)이 외부의 산소 또는 수분 등에 노출되어 산화되는 것을 방지할 수 있다.
이어서, 도 14를 참조하면, 연신 후 고정하였던 제 1 회로기판(10)과 제 2 회로기판(20)의 고정을 해제할 수 있다.
이에 따라, 제 2 길이 상태로 고정되었던 제 1 탄성층(31a) 및 상기 제 1 탄성층(31a) 상의 전도층 및 제 2 탄성층(31b)은 상기 제 1 회로기판(10) 및 상기 제 2 회로기판(20) 사이의 거리가 감소하는 방향으로 수축하면서, 제 1 탄성층(31a), 제 2층 및 제 2 탄성층(31b)은 반복적인 곡선 형상 즉, 물결 모양으로 변화될 수 있다.
이에 따라, 특정한 형상을 가지는 연결 구조체(30)가 형성될 수 있다.
실시예에 따른 플렉서블 회로기판은 탄성 및 전기적 특성을 가지는 연결 구조체에 의해 용이하게 벤딩 또는 폴딩될 수 있다.
자세하게, 복수의 층으로 구성되는 연결 구조체를 통해 복수의 회로기판을 연결하고, 상기 연결 구조체를 벤딩하거나 폴딩함으로써, 회로기판들을 용이하게 벤딩 또는 폴딩할 수 있다.
또한, 상기 연결 구조체의 내부의 전극의 상하부에 탄성층을 배치하여, 전극의 산화를 방지하여 전기적 특성 저하를 방지할 수 있다.
또한, 상기 연결 구조체의 두께 및 각 층의 두께를 제어함으로써 상기 연결 구조체의 곡률 또는 방향에 따른 응력의 크기 변화에 의한 연결 구조체의 손상을 방지할 수 있다.
이에 따라, 실시예에 따른 플렉서블 회로기판 및 이를 포함하는 플렉서블 장치는 벤딩/폴딩 신뢰성을 향상시킬 수 있고, 디자인 자유도를 향상시킬 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 제 1 회로기판;
    상기 제 1 회로기판과 연결되는 제 2 회로기판; 및
    상기 제 1 회로기판 및 상기 제 2 회로기판을 연결하는 연결 구조체를 포함하고,
    상기 연결 구조체는 제 1 탄성층
    상기 제 1 탄성층 상에 배치되는 제 2 탄성층; 및
    상기 제 1 탄성층 및 상기 제 2 탄성층 사이의 전도층을 포함하고,
    상기 제 1 탄성층의 두께는 상기 제 2 탄성층의 두께와 다른 플렉서블 회로기판.
  2. 제 1항에 있어서,
    상기 연결 구조체는 일 방향으로 구부러지고,
    상기 연결 구조체는 내측면 및 외측면을 포함하고,
    상기 제 1 탄성층은 상기 외측면에 배치되고, 상기 제 2 탄성층은 상기 내측면에 배치되고,
    상기 제 2 탄성층의 두께는 상기 제 1 탄성층의 두께보다 큰 플렉서블 회로기판.
  3. 제 1항에 있어서,
    상기 연결 구조체는 복수의 마루 영역들 및 상기 마루 영역들 사이의 골 영역을 포함하는 형상으로 형성되는 플렉서블 회로기판.
  4. 제 1항에 있어서,
    상기 제 1 회로기판 및 상기 제 2 회로기판 패드를 포함하고,
    상기 제 1 탄성층 및 상기 전도층은 상기 패드와 접촉하고,
    상기 전도층과 패드의 접촉 면적은 상기 제 1 탄성층과 상기 패드의 접촉 면적보다 큰 플렉서블 회로기판.
  5. 제 1항에 있어서,
    상기 연결 구조체는 일 방향으로 연장하며 두께가 변화하는 플렉서블 회로기판.
  6. 제 5항에 있어서,
    상기 연결 구조체는 곡률 크기가 큰 제 1 영역 및 상기 제 1 영역보다 곡률 크기가 작은 제 2 영역을 포함하고,
    상기 제 1 영역의 연결 구조체의 두께는 상기 제 2 영역의 연결 구조체의 두께보다 큰 플렉서블 회로기판.
  7. 제 1항에 있어서,
    상기 제 2 탄성층의 두께는 상기 제 1 탄성층 두께에 대해 2.5배 내지 3.5배인 플렉서블 회로기판.
  8. 제 1항에 있어서,
    상기 제 1 탄성층 및 상기 제 2 탄성층 중 적어도 하나의 탄성층은 폴리디메틸실록산(polydimethylsiloxane, PDMS)을 포함하는 플렉서블 회로기판.
  9. 제 1항에 있어서,
    상기 연결 구조체는 일 방향으로 폴딩되면서, 상기 연결구조체의 방향이 변화되는 변곡점을 포함하고,
    상기 변곡점과 상기 제 1 회로기판 끝단의 거리 또는 상기 변곡점과 상기 제 2 회로기판 끝단의 거리는 하기 수식을 만족하는 플렉서블 회로기판.
    [수식]
    변곡점 - 회로기판 끝단 ≥ (연결구조체의 곡률크기 + 연결구조체의 두께) × 1.5
  10. 지지 기판;
    상기 지기 기판 상에 배치되는 표시 패널 및 터치 패널 중 적어도 하나의 패널을 포함하고,
    상기 패널은 제 1항 내지 제 9항 중 어느 한항의 플렉서블 회로기판을 포함하고,
    상기 지지 기판 및 상기 패널은 일 방향으로 구부러지는 플렉서블 장치.

KR1020190044165A 2019-04-16 2019-04-16 플렉서블 회로기판 및 이를 포함하는 플렉서블 장치 KR20200121519A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190044165A KR20200121519A (ko) 2019-04-16 2019-04-16 플렉서블 회로기판 및 이를 포함하는 플렉서블 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190044165A KR20200121519A (ko) 2019-04-16 2019-04-16 플렉서블 회로기판 및 이를 포함하는 플렉서블 장치

Publications (1)

Publication Number Publication Date
KR20200121519A true KR20200121519A (ko) 2020-10-26

Family

ID=73006342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190044165A KR20200121519A (ko) 2019-04-16 2019-04-16 플렉서블 회로기판 및 이를 포함하는 플렉서블 장치

Country Status (1)

Country Link
KR (1) KR20200121519A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113853057A (zh) * 2021-08-30 2021-12-28 江苏华讯电子技术有限公司 一种具有缓冲功能的折叠式电路板结构
WO2023008716A1 (ko) * 2021-07-28 2023-02-02 삼성전자 주식회사 디지타이저 및 그것을 포함하는 전자 장치
CN116602062A (zh) * 2021-09-18 2023-08-15 荣耀终端有限公司 电路板组件以及电子设备
US11733815B2 (en) 2021-03-08 2023-08-22 Samsung Display Co., Ltd. Digitizer and display apparatus including the same
US11816299B2 (en) 2021-12-07 2023-11-14 Samsung Display Co., Ltd. Foldable display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11733815B2 (en) 2021-03-08 2023-08-22 Samsung Display Co., Ltd. Digitizer and display apparatus including the same
WO2023008716A1 (ko) * 2021-07-28 2023-02-02 삼성전자 주식회사 디지타이저 및 그것을 포함하는 전자 장치
CN113853057A (zh) * 2021-08-30 2021-12-28 江苏华讯电子技术有限公司 一种具有缓冲功能的折叠式电路板结构
CN116602062A (zh) * 2021-09-18 2023-08-15 荣耀终端有限公司 电路板组件以及电子设备
CN116602062B (zh) * 2021-09-18 2024-03-26 荣耀终端有限公司 电路板组件以及电子设备
CN116602062B8 (zh) * 2021-09-18 2024-06-04 荣耀终端有限公司 电路板组件以及电子设备
US11816299B2 (en) 2021-12-07 2023-11-14 Samsung Display Co., Ltd. Foldable display device

Similar Documents

Publication Publication Date Title
KR20200121519A (ko) 플렉서블 회로기판 및 이를 포함하는 플렉서블 장치
US11395403B2 (en) Flexible circuit board, COF module and electronic device including the same
TWI784881B (zh) 印刷電路板
KR20180010890A (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자 디바이스
KR20200124461A (ko) 스트레처블 회로기판
CN114501772B (zh) 柔性印刷电路板、包括其的cof模块和电子设备
CN115152333A (zh) 电路板
CN113491175B (zh) 电路板
US20230240005A1 (en) Circuit board
KR20210006674A (ko) 회로기판
JP2021018997A (ja) 支持基板付配線基板、配線基板、素子付配線基板積層体、および素子付配線基板
US20230225048A1 (en) Flexible circuit board, cof module, and electronic device comprising the same
KR20200070773A (ko) 인쇄회로기판 및 이의 제조 방법
KR20240001552A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20230039451A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20200139416A (ko) 회로기판
KR20230042969A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20240113316A (ko) 연성 회로기판, cof 모듈 및 이를 포함하는 전자디바이스
KR20190054500A (ko) 통합형 연성 회로기판 및 이를 포함하는 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal