KR20200115417A

KR20200115417A - 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터

Info

Publication number: KR20200115417A
Application number: KR1020200124123A
Authority: KR
Inventors: 최두원; 강성형; 김창훈
Original assignee: 삼성전기주식회사
Priority date: 2020-09-24
Filing date: 2020-09-24
Publication date: 2020-10-07
Also published as: KR102202462B1

Abstract

본 개시는 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터에 관한 것으로, 본 개시에 따른 유전체 조성물은 모재 주성분 및 부성분을 포함하며, 상기 모재 주성분은 Ba_m(Ti_(1-y)M_y)O₃(0.990<m<1.015, 0.001≤y≤0.010)로 표시되며, 상기 전이금속(M)은 5가 전이금속 및 3가 전이금속 중 적어도 하나를 포함하는 것을 특징으로 한다.

Description

유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터{DIELECTRIC COMPOSITION AND MULTILAYER CERAMIC CAPACITOR COMPRISING THE SAME}

본 발명은 높은 유전율 및 우수한 신뢰성을 갖는 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터에 관한 것이다.

최근 영상 기기의 대형화, 컴퓨터의 CPU 속도 상승 등으로 인해 전자 기기의 발열이 심각해지고 있어, IC(Integrated Circuit; 집적회로)의 안정한 동작을 위해서 높은 온도에서 안정된 용량과 신뢰성을 확보할 수 있는 -X5R(-55℃~85℃까지 동작온도) 또는 X7R(-25℃~125℃까지 동작온도)급 기종에 대한 시장의 요구가 커지고 있다.

이와 더불어, 일반적인 전자 제품 시장의 추세인 소형경량화, 다기능화에 부합하기 위해, 적층 세라믹 커패시터(MLCC) 칩 제품의 소형화, 고용량화, 승압화가 계속적으로 요구되고 있다. 따라서, 유전체 층의 박층화와 더불어 우수한 내전압 및 DC 특성이 X5R 또는 X7R급 기종 개발에서 중요하게 고려되고 있다.

박층화, 승압화는 유전체 층에 걸리는 전계 세기를 높여 DC 특성과 내전압 특성을 악화시킨다. 특히, 박층화에 따른 미세 구조상의 결함이 BDV(Breakdown Voltage), 고온 IR 등의 내전압 특성에 미치는 영향을 더욱 심각하게 한다.

이를 방지하기 위해서, 모재 주성분의 미립화가 필수적이나, 모재 주성분의 입자 크기가 작아지면 용량 온도 특성의 구현이 더욱 어려워지고 유전율이 감소한다.

이로 인해, 커패시터의 용량 구현이 되지 않으며, 박층화로 인해 유전율이 구현된다 하더라도 커패시터 내의 전계(electric field)가 강해지게 되어 원하는 신뢰성을 만족하지 못하는 문제점이 있다.

상기 문제를 해결하기 위해서는, 모재 주성분의 미립화 없이도 우수한 신뢰성 및 유전율을 가지는 유전체 조성물의 개발이 필요하다.

하기 특허문헌 1은 유전체 조성물 및 이를 포함하는 세라믹 전자부품에 관한 것이다.

한국공개특허공보 제10-2013-0106569호

본 개시의 일 실시 형태에 따른 유전체 조성물은 모재 주성분 및 부성분을 포함하며, 상기 모재 주성분은 Ba_m(Ti_(1-y)M_y)O₃(0.990<m<1.015, 0.001≤y≤0.010)로 표시되며, 상기 전이금속(M)은 5가 전이금속 또는 3가 전이금속을 포함할 수 있다.

본 개시의 일 실시 형태에 따른 적층 세라믹 커패시터는 유전체층과 제1 및 제2 내부전극이 교대로 적층된 구조를 포함하는 세라믹 본체; 및 상기 세라믹 본체의 양 단부에 형성되며, 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 외부전극;을 포함하고, 상기 유전체층은 모재 주성분 및 부성분을 포함하며, 상기 모재 주성분은 Ba_m(Ti_(1-y)M_y)O₃(0.990<m<1.015, 0.001≤y≤0.010)로 표시되며, 전이금속(M)은 5가 전이금속 또는 3가 전이금속을 포함할 수 있다.

본 개시는 모재 주성분에 전이금속을 도핑하여, 높은 유전율 및 우수한 신뢰성을 갖는 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터를 제공한다.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1의 A-A'를 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.

이하, 첨부된 도면을 참조하여 본 개시의 바람직한 실시형태들을 설명한다.

그러나, 본 개시의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 개시의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 개시의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 개시를 더욱 완전하게 설명하기 위해서 제공되는 것이다.

따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

본 개시는 유전체 조성물에 관한 것으로, 유전체 조성물을 포함하는 전자부품은 커패시터, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등이 있으며, 이하에서는 유전체 조성물 및 전자부품의 일례로서 적층 세라믹 커패시터에 관하여 설명한다.

본 개시의 일 실시 형태에 따른 유전체 조성물은 모재 주성분 및 부성분을 포함하며, 상기 모재 주성분은 Ba_m(Ti_(1-y)M_y)O₃(0.990<m<1.015, 0.001≤y≤0.010)로 표시되며, 상기 전이금속(M)은 5가 전이금속 또는 3가 전이금속을 포함한다.

본 개시에 따른 유전체 조성물은 1180℃ 이하에서 환원분위기 소성이 가능하며, 상온에서 유전율이 6000 이상일 수 있다.

또한, 본 개시에 따른 유전체 조성물을 이용한 적층 세라믹 커패시터는 -55℃ 내지 85℃까지 동작할 수 있으며, 유전체층 내의 유전체 그레인의 입자 성장 없이도 높은 유전율 및 신뢰성을 확보할 수 있다.

이하, 본 개시의 일 실시 형태에 따른 유전체 조성물의 각 성분을 보다 구체적으로 설명하도록 한다.

모재 주성분

본 발명의 일 실시 형태에 따른 유전체 조성물에 있어서, 모재 주성분은 모재 주성분은 Ba_m(Ti_(1-y)M_y)O₃(0.990<m<1.015, 0.001≤y≤0.010)로 표시되며, 상기 전이금속(M)은 5가 전이금속 또는 3가 전이금속을 포함한다.

상기 m 및 y의 값이 상기 모재 주성분에서 중요한 인자이다.

상기 m은 0.990 내지 1.015이다.

상기 m이 0.990 미만이면, 환원성 분위기 소성에서 Ba가 쉽게 환원되어 모재 주성분이 반도성 물로 변할 수 있다.

상기 m이 1.015를 초과하면, 소성 온도가 증가하는 문제가 발생할 수 있다.

상기 모재 주성분은 상기 전이금속이 도핑된 것으로 Ba_m(Ti_(1-y)M_y)O₃로 표시된다.

상기 전이금속(M)은 5가 전이금속(M⁵⁺) 및 3가 전이금속(M³⁺) 중 적어도 하나를 포함할 수 있다.

상기 전이금속은 Mn, Cr, V, Ni, Fe, Co 중 적어도 하나를 포함할 수 있다.

상기 5가 전이금속은 티탄산바륨(BT: barium titanate)에 고용되어 자유전자를 생성하며, 상기 3가 전이금속은 상기 티탄산바륨의 불순물로써 작용하여 격자 내부에 홀(hole)을 생성한다. 이때, 자유전자와 홀의 비율이 한쪽으로 치우치게 되면, 최종 제품의 신뢰성에 치명적인 약점으로 작용하게 되어 문제가 발생할 수 있다.

또한, 상기 전이금속은 티탄산바륨에 고용되어도 원자가 전자가 변화될 수 있다. 이로 인해, 입자 내에서 구조적으로 에너지를 흡수 또는 방출할 수 있으며, 이러한 거동은 입자 내 트랩 에너지를 상승시킴으로써, 신뢰성 향상을 가능하게 한다.

그러나, 전이금속의 함량이 일정 범위를 벗어나게 될 경우, 전체 전하 비율의 균형이 무너지게 되어, 상온 또는 고온에서 IR값이 감소할 수 있으며, 이로 인해 신뢰성을 확보하지 못하게 된다.

본 개시의 유전체 조성물에 따르면, 상기 5가 전이금속의 몰(mole) 농도를 α라 하고, 상기 3가 전이금속의 몰 농도를 β라 할 때, y=α+β 이고, 상기 5가 전이금속에 대한 상기 3가 전이금속의 함량비는 0.4≤α/β≤2.0을 만족할 수 있다.

상기 5가 전이금속의 함량은 α≥0을 만족하며, 상기 3가 전이금속의 함량은 β>0을 만족할 수 있다.

유전체 층의 입자 개수가 유전체 층의 유전율에 큰 영향을 미칠 경우, 입자 내 전이금속의 분포는 커패시터의 신뢰성에 큰 영향을 줄 수 있다.

유전체 층 내 입자의 전이금속 농도가 불연속적이면, 전이금속이 균일하게 고용되지 않은 것이다.

상기 5가 전이금속에 대한 상기 3가 전이금속의 함량비가 0.4≤α/β≤2.0을 만족하면, 입자 내 상기 전이금속이 최대로 고용될 수 있어, 입자 내 트랩(trap) 에너지를 증가시킬 수 있으며, 이로 인해 유전체층 의 신뢰성을 향상시킬 수 있다.

상기 5가 전이금속에 대한 상기 3가 전이금속의 함량비가 0.4 미만이면, 입자 내 전이금속의 농도가 불연속적일 수 있으며, 전이금속으로 인한 효과를 얻을 수 없다.

상기 5가 전이금속에 대한 상기 3가 전이금속의 함량비가 2.0을 초과하면, 입자 내 전이금속이 과하게 고용되어, 커패시터의 유전율이 감소할 수 있으며 노화(aging)를 증가시킬 수 있다.

상기 y는 5가 전이금속의 함량과 3가 전이금속의 함량의 합으로, 0.001 내지 0.010을 만족할 수 있다.

상기 y가 0.001 미만이면 커패시터의 내환원성의 구현이 어려울 수 있으며, 상기 y가 0.010을 초과하면 커패시터의 노화가 증가되고, 고온 IR 열화가 발생할 수 있으며, 유전율이 감소할 수 있다.

부성분

본 개시의 일 실시 형태에 따르면, 상기 유전체 조성물은 모재 주성분과 부성분을 포함하며, 상기 부성분은 상기 모재 주성분 100 몰에 대하여, Mg, Ba 및 Ca 중 적어도 하나를 포함하는 산화물 또는 탄화물인 0.5 내지 1.4 몰의 제1 부성분, Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물인 제2 부성분, Dy, Y, Sn, Ho 및 Gd 중 적어도 하나를 포함하는 산화물인 0.6 내지 1.5 몰의 제3 부성분 및 Al을 포함하는 산화물인 제4 부성분을 포함할 수 있다.

상기 본 개시의 모재 주성분으로써 커패시터의 내환원성 구현이 가능할 수 있으나, 유전체층이 모재 주성분으로만 구성될 경우, 소결온도가 높아질 수 있으며, 적층 세라믹 커패시터의 중요한 온도 특성을 만족하기 어려울 수 있다.

본 개시에 따르면, 상기의 문제를 해결하기 위해, 상기 부성분은 상기 모재 주성분 100 몰에 대하여, Mg, Ba 및 Ca 중 적어도 하나를 포함하는 산화물 또는 탄화물인 0.5 내지 1.4 몰의 제1 부성분, Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물인 제2 부성분, Dy, Y, Sn, Ho 및 Gd 중 적어도 하나를 포함하는 산화물인 0.6 내지 1.5 몰의 제3 부성분 및 Al을 포함하는 산화물인 제4 부성분을 포함할 수 있다.

상기 제1 부성분은 Mg, Ba 및 Ca 중 적어도 하나를 포함하는 산화물 또는 탄화물일 수 있다.

상기 제1 부성분은 유전체 입자의 쉘을 형성하는데 중요한 영향을 주는 원소로써, 소결 안정성 및 유전특성의 구현에 주요한 인자이다.

상기 제1 부성분의 함량은 상기 모재 주성분 100 몰에 대하여, 0.5 내지 1.4 몰일 수 있다.

상기 제1 부성분의 함량이 0.5 몰 미만이면 커패시터의 신뢰성 및 소결 안정성이 감소할 수 있으며, 제1 부성분의 함량이 1.4몰을 초과하면, 커패시터 제작시 소성온도가 증가할 수 있으며, 커패시터의 유전율이 감소할 수 있다.

제2 부성분은 Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물일 수 있다.

제2 부성분은 커패시터 제작시 소성 온도를 제어하는 역할을 할 수 있다.

제2 부성분의 함량은, 상기 제1 부성분의 함량을 a라 하고 제2 부성분의 함량을 b라 할 때, a≤b≤2a를 만족할 수 있다.

상기 제2 부성분의 함량이 제1 부성분의 함량 미만이면(a＞b), 소성 온도가 상승할 수 있으며, 이로 인해 내부전극의 연결성이 감소되며, 유전율이 감소하는 문제가 발생할 수 있다.

제2 부성분의 함량이 제1 부성분의 함량의 2배를 초과하면(b＞2a), Si의 2차상이 유전체 입자의 계면에 존재할 수 있으며, 이로 인해 커패시터의 신뢰성이 감소하며 TCC(Temperature Coefficient of Capacitance) 특성을 불안정하게 하는 문제가 발생할 수 있다.

상기 제3 부성분은 Dy, Y, Sn, Ho 및 Gd 중 적어도 하나를 포함하는 산화물일 수 있다.

상기 제3 부성분은 커패시터의 유전율, 신뢰성 및 TCC 특성과 같은 커패시터의 특성을 구현함에 있어서 가장 중요한 원소이다.

상기 제3 부성분의 함량은 상기 모재 주성분 100 몰에 대하여, 0.6 내지 1.5 몰일 수 있다.

상기 제3 부성분의 함량이 0.6 몰 미만이면 커패시터의 유전율이 감소하게 되어 고용량 제품 특성이 구현되지 않을 수 있으며, 상기 제3 부성분의 함량이 1.5몰을 초과하면 커패시터의 상온 IR 및 고온 가속 수명이 현저히 감소할 수 있다.

상기 제4 부성분은 Al을 포함하는 산화물일 수 있다.

상기 제4 부성분은 커패시터 제조 시 소성온도 저하 및 소성 윈도우(window)를 넓혀주는 원소이다.

상기 제4 부성분의 함량은 상기 모재 주성분 100 몰에 대하여, 0.1 내지 0.5 몰일 수 있다.

도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)를 나타내는 개략적인 사시도이고, 도 2는 도 1의 A-A'를 따라 취한 적층 세라믹 커패시터(100)를 나타내는 개략적인 단면도이다.

도 1 및 도 2를 참조하면, 본 발명의 다른 실시예에 따른 적층 세라믹 커패시터(100)는 유전체층(111)과 제1 및 제2 내부 전극(121, 122)이 교대로 적층된 구조를 포함하는 세라믹 본체(110)를 가진다.

세라믹 본체(110)의 양 단부에는 세라믹 본체(110)의 내부에 교대로 배치된 제1 및 제2 내부 전극(121, 122)과 각각 도통하는 제1 및 제2 외부 전극(131, 132)이 형성되어 있다.

세라믹 본체(110)의 형상에 특별히 제한은 없지만, 일반적으로 직방체 형상일 수 있다. 또한, 그 치수도 특별히 제한은 없고, 용도에 따라 적절한 치수로 할 수 있다.

유전체층(111)의 두께는 커패시터의 용량 설계에 맞추어 임의로 변경할 수 있으며, 본 개시의 일 실시예에서 소성 후 유전체층의 두께는 1층당 바람직하게는 0.2㎛ 이상일 수 있다.

상기 유전체층의 두께가 0.2㎛ 미만이면, 한 층 내 존재하는 결정립 수가 작아 신뢰성이 저하될 수 있다.

제1 및 제2 내부 전극(121, 122)은 각 단면이 세라믹 본체(110)의 대향하는 양 단부의 표면에 교대로 노출되도록 적층되어 있다.

상기 제1 및 제2 외부 전극(131, 132)은 세라믹 본체(110)의 양 단부에 형성되고, 교대로 배치된 제1 및 제2 내부 전극(121, 122)의 노출 단면에 전기적으로 연결되어 커패시터 회로를 구성한다.

상기 제1 및 제2 내부 전극(121, 122)에 함유되는 도전성 재료는 특별히 한정되지 않지만, 본 발명의 일 실시형태에 따른 유전체층의 구성 재료가 상유전체 재료와 강유전체 재료의 혼합 또는 고용된 형태를 가지므로, 귀금속을 이용할 수 있다.

상기 도전성 재료로서 이용하는 귀금속으로는 팔라듐(Pd) 또는 팔라듐(Pd) 합금일 수 있다.

팔라듐(Pd) 합금으로는, 망간(Mn), 크롬(Cr), 코발트(Co) 및 알루미늄(Al)에서 선택되는 1종 이상의 원소와 팔라듐(Pd)의 합금일 수 있고, 합금 중의 팔라듐(Pd) 함유량은 95중량% 이상일 수 있다.

상기 도전성 재료로서 이용하는 귀금속으로는 은(Ag) 또는 은(Ag) 합금일 수도 있다.

상기 제1 및 제2 내부 전극(121, 122)의 두께는 용도 등에 따라 적절히 결정할 수 있으며 특별히 제한되는 것은 아니나, 예를 들면, 0.1 내지 5㎛ 또는 0.1 내지 2.5㎛일 수 있다.

상기 제1 및 제2 외부 전극(131, 132)에 함유되는 도전성 재료는 특별히 한정되지 않지만, 니켈(Ni), 구리(Cu), 또는 이들 합금을 이용할 수 있다.

상기 제1 및 제2 외부 전극(131, 132)의 두께는 용도 등에 따라 적절히 결정할 수 있으며 특별히 제한되는 것은 아니나, 예를 들면 10 내지 50㎛ 일 수 있다.

상기 세라믹 본체(110)를 구성하는 유전체층(111)은 본 발명의 일 실시형태에 따른 유전체 조성물을 포함할 수 있다.

본 발명의 일 실시 형태에 따른 유전체 조성물은 모재 주성분과 부성분을 포함하며, 모재 주성분 및 부성분을 포함하며, 상기 모재 주성분은 Ba_m(Ti_(1-y)M_y)O₃(0.990<m<1.015, 0.001≤y≤0.010)로 표시되며, 전이금속(M)은 5가 전이금속 및 3가 전이금속 중 적어도 하나를 포함한다.

상기 5가 전이금속의 몰(mole) 농도를 α라 하고, 상기 3가 전이금속의 몰 농도를 β라 할 때, y=α+β 이고, 상기 5가 전이금속에 대한 상기 3가 전이금속의 함량비는 0.4≤α/β≤2.0을 만족할 수 있다.

상기 부성분은 상기 모재 주성분 100 몰에 대하여, Mg, Ba 및 Ca 중 적어도 하나를 포함하는 산화물 또는 탄화물인 0.5 내지 1.4 몰의 제1 부성분, Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물인 제2 부성분, Dy, Y, Sn, Ho 및 Gd 중 적어도 하나를 포함하는 산화물인 0.6 내지 1.5 몰의 제3 부성분 및 Al을 포함하는 산화물인 제4 부성분을 포함할 수 있다.

상기 제1 부성분의 함량을 a라 하고, 제2 부성분의 함량을 b라 할 때, 상기 제2 부성분의 함량은 a≤b≤2a를 만족할 수 있다.

제4 부성분의 함량은 0.1 내지 0.5 몰일 수 있다.

상기 유전체 조성물에 대한 구체적인 설명은 상술한 본 개시의 일 실시 형태에 따른 유전체 조성물의 특징과 동일하므로 여기서는 생략하도록 한다.

이하, 실시예 및 비교예를 통하여 본 개시를 더욱 상세히 설명하지만, 이는 발명의 구체적인 이해를 돕기 위한 것으로 본 개시의 범위가 실시예에 의해 한정되는 것은 아니다.

(실시예)

유전체 조성물은 모재 주성분 및 부성분의 조성 및 함량을 하기 표1과 같이 조절하였다.

슬러리 제작 시 모재 주성분 및 부성분 파우더를 지르코니아 볼을 혼합/분산 메디아로 사용하고, 에탄올/톨루엔과 분산제 및 바인더를 혼합 후 APEX mill을 사용하여 혼합하였다.

제조된 혼합 슬러리는 소형 블레이트(blade) 방식의 성형 코터(coater)를 이용하여 1.0μm 내지 3μm의 두께로 성형 시트를 제조하였다.

성형 시트에 니켈(Ni) 내부전극을 인쇄하였으며, 상하 커버는 커버용 시트(~3μm 두께)를 수십 층으로 적층하여 제작하였고, 내부전극이 인쇄된 시트들을 가압하여 적층하여 바(bar)를 제작하였다. 압착바는 절단기를 이용하여 3216(길이×폭이 약 3.2mm×1.6mm) 크기의 칩으로 절단하였다. 　

절단된 칩을 가소한 뒤에 환원 분위기(0.1% H₂/99.9% N₂, H₂O/H₂/N₂ 분위기)에서 1050 ~ 1150℃의 온도에서 1시간 소성 후, 1000℃에서 2시간 동안 재산화 열처리를 하였다.

상기 소성된 칩에 대하여 구리(Cu) 페이스트로 터미네이션 공정 및 전극 소성을 거쳐 외부전극을 완성하였다.

상기와 같이 완성된 적층 세라믹 커패시터에 대해 상온 정전 용량, 유전손실, TCC 특성, 고온 신뢰성 등을 평가하였다.

적층 세라믹 커패시터(MLCC) 칩의 상온 정전 용량 및 유전 손실은 LCR-meter를 이용하여 1 kHz, AC 0.5V/㎛ 조건에서 측정하였다.

온도에 따른 정전용량의 변화는 -55℃에서 85℃의 온도 범위에서 1 kHz, AC 1.0 V/㎛ 조건으로 용량 값을 측정, 25℃ 상온 대비 용량 변화율을 계산하였다.

정전 용량과 적층 세라믹 커패시터(MLCC) 칩의 유전체 두께, 내부전극 면적, 적층수로부터 적층 세라믹 커패시터(MLCC) 칩의 유전율(상대유전율)을 계산하였다.

고온 IR 승압 시험은 130℃에서 1Vr= 10V/㎛의 조건에서 수행하여 고온 신뢰성을 평가하였다.

실험예	모재 주성분 Ba_m(Ti_(1-y)M_y)O₃	모재 주성분 1.0몰 당 각 부성분의 몰(mole) 수
실험예	y=α+β	제1 부성분	SiO₂	제3 부성분	Al₂O₃	소결온도(℃)
1*	α 0.0003 β 0.0005	BaO 0.008	0.008	Dy₂O₃ 0.009	0.003	1130
2	α 0.0005 β 0.0005	BaO 0.008	0.008	Dy₂O₃ 0.009	0.003	1130
3	α 0.0020 β 0.0020	BaO 0.008	0.008	Dy₂O₃ 0.009	0.003	1130
4	α 0.0050 β 0.0050	BaO 0.008	0.008	Dy₂O₃ 0.009	0.003	1130
5	α 0.0010 β 0.0020	BaO 0.008	0.008	Dy₂O₃ 0.009	0.003	1130
6*	α 0.0010 β 0.0030	BaO 0.008	0.008	Dy₂O₃ 0.009	0.003	1130
7	α 0.0020 β 0.0010	BaO 0.008	0.008	Dy₂O₃ 0.009	0.003	1130
8*	α 0.0030 β 0.0010	BaO 0.008	0.008	Dy₂O₃ 0.009	0.003	1130
9*	α 0.0010 β 0.0010	BaO 0.002	0.002	Dy₂O₃ 0.009	0.003	1165
10	α 0.0010 β 0.0010	BaO 0.005	0.005	Dy₂O₃ 0.009	0.003	1140
11	α 0.0010 β 0.0010	BaO 0.008	0.008	Dy₂O₃ 0.009	0.003	1130
12	α 0.0003 β 0.0005	BaO 0.014	0.014	Dy₂O₃ 0.009	0.003	1130
13*	α 0.0010 β 0.0010	BaO 0.016	0.016	Dy₂O₃ 0.009	0.003	1150
14*	α 0.0010 β 0.0010	BaO 0.010	0.010	Dy₂O₃ 0.003	0.003	1130
15	α 0.0010 β 0.0010	BaO 0.010	0.010	Dy₂O₃ 0.006	0.003	1140
16	α 0.0010 β 0.0010	BaO 0.010	0.010	Dy₂O₃ 0.009	0.003	1140
17	α 0.0010 β 0.0010	BaO 0.010	0.010	Dy₂O₃ 0.012	0.003	1130
18	α 0.0010 β 0.0010	BaO 0.010	0.010	Dy₂O₃ 0.015	0.003	1130
19*	α 0.0010 β 0.0010	BaO 0.010	0.010	Dy₂O₃ 0.018	0.003	1120
20	α 0.0010 β 0.0010	CaO 0.006 BaO 0.004	0.010	Dy₂O₃ 0.009	0.003	1140
21	α 0.0010 β 0.0010	MgO 0.006 BaO 0.004	0.010	Dy₂O₃ 0.009	0.003	1130
22	α 0.0010 β 0.0010	CaO 0.006 MgO 0.004	0.010	Dy₂O₃ 0.009	0.003	1130
23*	α 0.0010 β 0.0010	BaO 0.010	0.010	Dy₂O₃ 0.009	0.003	1150
24	α 0.0010 β 0.0010	BaO 0.010	0.010	Dy₂O₃ 0.009	0.003	1140
25	α 0.0010 β 0.0010	BaO 0.010	0.010	Dy₂O₃ 0.009	0.003	1130
26*	α 0.0010 β 0.0010	BaO 0.010	0.010	Dy₂O₃ 0.009	0.003	1130
27*	α 0.0010 β 0.0010	BaO 0.008 CgO 0.008	0.010	Dy₂O₃ 0.01	0.003	1150

*: 비교예

실험예	Ptoto-type Chip 특성			특성 판정
실험예	유전율	TCC(%) (85℃)	고온가속수명(Vr) (130℃)	유전율	TCC (85℃)	고온가속수명 (130℃)
1*	7410	-14.7	3	○	○	×
2	7230	-12.9	4	○	○	○
3	6560	-11.4	4	○	○	○
4	6080	-10.6	4	○	○	○
5	6550	-11.1	5	○	○	○
6*	5890	-10.9	5	×	○	○
7	6630	-12.8	4	○	○	○
8*	6040	-12.4	3	○	○	×
9*	6100	-11.5	3	○	○	×
10	6680	-12.6	4	○	○	○
11	6810	-13.1	5	○	○	○
12	6290	-13.5	5	○	○	○
13*	5780	-12.8	4	×	○	○
14*	5900	-10.9	5	×	○	○
15	6270	-12.2	5	○	○	○
16	6520	-13.7	4	○	○	○
17	6830	-13.9	4	○	○	○
18	7110	-14.6	4	○	○	○
19*	7200	-15.5	2	○	×	×
20	6420	-13.5	4	○	○	○
21	6310	-14.3	4	○	○	○
22	6190	-14.7	4	○	○	○
23*	6310	-12.1	4	○	○	○
24	6670	-14.1	4	○	○	○
25	6740	-13.5	4	○	○	○
26*	6790	-15.3	3	○	×	×
27*	5630	-11.9	4	×	○	○

○: 양호, ×: 불량을 나타냄.*: 비교예

상기 표 2를 참조하면, 본 개시의 일 실시 형태에 따른 유전체 조성물을 포함하는 적층 세라믹 커패시터는 유전율이 6000 이상을 가지며, 안정적인 고온가속수명인 4Vr 이상의 값을 가지는 경향을 보이므로, 높은 유전율 및 우수한 신뢰성 확보가 가능함을 알 수 있다.

반면, 비교예 1의 경우 0.001≤y≤0.010의 범위를 만족하지 못하는 경우로서, 고온가속수명이 저하되는 부작용이 있음을 알 수 있다.

비교예 6 및 8은 0.4≤α/β≤2.0을 만족하지 못한 경우이다.

*비교예 6은 α/β이 0.4 미만일 경우 즉, 5가 전이금속의 몰농도에 비해 3가의 전이금속이 상대적으로 많은 경우로서, 커패시터의 유전율이 확보되지 못한 것을 알 수 있다.

비교예 8은 α/β이 2.0을 초과하는 경우로서, 고온 신뢰성이 확보되지 못한 것을 알 수 있다.

비교예 9, 13 및 27은 상기 모재 주성분 1몰에 대하여 제1 부성분의 함량 범위 0.005 내지 0.014 몰을 만족하지 못한 경우를 나타낸다.

비교예 9는 제1 부성분의 함량이 0.005 몰 미만인 경우로서, 커패시터의 고온 신뢰성이 저하되며, 소결 안정성의 저하로 인하여 소결온도가 상승한 것을 알 수 있다.

비교예 13 및 27은 제1 부성분의 함량이 0.014 몰을 초과한 경우로서, 소결온도가 높아지고, 유전율이 6000 미만으로 높은 유전율을 확보하지 못한 것을 알 수 있다.

비교예 23 은 제2 부성분의 함량이 제1 부성분의 함량보다 적은 경우로서, 소성온도가 상승한 것을 알 수 있다.

비교예 26은 제2 부성분의 함량이 제1 부성분의 함량의 2배를 초과한 경우로서, 고온 신뢰성이 저하되고 TCC 특성이 불안정한 것을 알 수 있다.

비교에 14 및 19는 상기 모재 주성분 1몰에 대하여 제3 부성분의 함량 범위 0.006 내지 0.015 몰을 만족하지 못한 경우를 나타낸다.

비교예 14는 제3 부성분의 함량이 0.006 몰 미만인 경우로서 커패시터의 유전율이 감소된 것을 알 수 있으며, 비교예 19는 제3 부성분의 함량이 0.015 몰을 초과한 경우로서 고속 가속 수명이 현저히 감소된 것을 알 수 있다.

본 개시는 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.

따라서, 청구범위에 기재된 본 개시의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 개시의 범위에 속한다고 할 것이다.

100: 적층 세라믹 커패시터 110: 세라믹 본체
111: 유전체층 121, 122: 제1 및 제2 내부전극
131, 132: 제1 및 제2 외부전극

Claims

모재 주성분 및 부성분을 포함하며,
상기 모재 주성분은 Ba_m(Ti_(1-y)M_y)O₃(0.990<m<1.015, 0.001≤y≤0.010)로 표시되며, 상기 전이금속(M)은 5가 전이금속 및 3가 전이금속 중 적어도 하나를 포함하고,
상기 부성분은 상기 모재 주성분 100 몰에 대하여,
Mg, Ba 및 Ca 중 적어도 하나를 0.5 내지 1.4 몰의 범위로 포함하는 제1 부성분 및
Dy, Y, Sn, Ho 및 Gd 중 적어도 하나를 0.6 내지 1.5 몰의 범위로 포함하는 제3 부성분을 포함하는 유전체 조성물.
제1항에 있어서
상기 부성분은
Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물인 제2 부성분 및
Al을 포함하는 산화물인 제4 부성분을 포함하는 유전체 조성물.
제1항에 있어서,
상기 전이금속은 Mn, Cr, V, Ni, Fe, Co 중 적어도 하나를 포함하는 유전체 조성물.
제1항에 있어서,
상기 5가 전이금속의 몰(mole) 농도를 α라 하고, 상기 3가 전이금속의 몰 농도를 β라 할 때, y=α+β 이고, 상기 5가 전이금속에 대한 상기 3가 전이금속의 함량비는 0.4≤α/β≤2.0을 만족하는 유전체 조성물.
제2항에 있어서,
상기 제1 부성분의 함량을 a라 하고, 제2 부성분의 함량을 b라 할 때, 상기 제2 부성분의 함량은 a≤b≤2a를 만족하는 유전체 조성물.
제2항에 있어서,
제4 부성분의 함량은 모재 주성분 100 몰에 대하여 0.1 내지 0.5 몰인 유전체 조성물.
유전체층과 제1 및 제2 내부전극이 교대로 적층된 구조를 포함하는 세라믹 본체; 및
상기 세라믹 본체의 양 단부에 형성되며, 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 외부전극;을 포함하고,
상기 유전체층은 모재 주성분 및 부성분을 포함하며, 상기 모재 주성분은 Ba_m(Ti_(1-y)M_y)O₃(0.990<m<1.015, 0.001≤y≤0.010)로 표시되며, 전이금속(M)은 5가 전이금속 및 3가 전이금속 중 적어도 하나를 포함하며,
상기 부성분은 상기 모재 주성분 100 몰에 대하여,
Mg, Ba 및 Ca 중 적어도 하나를 0.5 내지 1.4 몰의 범위로 포함하는 제1 부성분 및
Dy, Y, Sn, Ho 및 Gd 중 적어도 하나를 0.6 내지 1.5 몰의 범위로 포함하는 제3 부성분을 포함하는 적층 세라믹 커패시터.
제7항에 있어서,
상기 부성분은 Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물인 제2 부성분 및 Al을 포함하는 산화물인 제4 부성분을 포함하는 적층 세라믹 커패시터.
제7항에 있어서,
상기 전이금속은 Mn, Cr, V, Ni, Fe, Co 중 적어도 하나를 포함하는 적층 세라믹 커패시터.
제7항에 있어서,
상기 5가 전이금속의 몰(mole) 농도를 α라 하고, 상기 3가 전이금속의 몰 농도를 β라 할 때, y=α+β 이고, 상기 5가 전이금속에 대한 상기 3가 전이금속의 함량비는 0.4≤α/β≤2.0을 만족하는 적층 세라믹 커패시터.
제8항에 있어서,
상기 제1 부성분의 함량을 a라 하고, 제2 부성분의 함량을 b라 할 때, 상기 제2 부성분의 함량은 a≤b≤2a를 만족하는 적층 세라믹 커패시터.
제8항에 있어서,
제4 부성분의 함량은 모재 주성분 100 몰에 대하여 0.1 내지 0.5 몰인 적층 세라믹 커패시터.