KR20200107553A - 터널링 박막을 이용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법 - Google Patents

터널링 박막을 이용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR20200107553A
KR20200107553A KR1020190026845A KR20190026845A KR20200107553A KR 20200107553 A KR20200107553 A KR 20200107553A KR 1020190026845 A KR1020190026845 A KR 1020190026845A KR 20190026845 A KR20190026845 A KR 20190026845A KR 20200107553 A KR20200107553 A KR 20200107553A
Authority
KR
South Korea
Prior art keywords
phase change
change memory
intermediate layer
electrode
memory cell
Prior art date
Application number
KR1020190026845A
Other languages
English (en)
Other versions
KR102211710B1 (ko
Inventor
송윤흡
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190026845A priority Critical patent/KR102211710B1/ko
Priority to PCT/KR2019/018757 priority patent/WO2020153618A1/ko
Priority to CN201980090204.XA priority patent/CN113330594A/zh
Priority to US17/424,245 priority patent/US20220069205A1/en
Publication of KR20200107553A publication Critical patent/KR20200107553A/ko
Application granted granted Critical
Publication of KR102211710B1 publication Critical patent/KR102211710B1/ko

Links

Images

Classifications

    • H01L45/06—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H01L45/1253—
    • H01L45/144—
    • H01L45/145—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Abstract

터널링 박막을 이용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법이 개시된다. 일 실시예에 따르면, 상변화 메모리 소자는, 제1 전극; 제2 전극; 및 상기 제1 전극 및 상기 제2 전극 사이에 개재되는 상변화 메모리 셀을 포함하고, 상기 상변화 메모리 셀은, 상기 제1 전극 및 상기 제2 전극을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 P 타입의 중간층; N 타입의 반도체 물질로 상기 중간층의 양단에 형성되는 상부층과 하부층; 및 상기 상부층과 상기 중간층의 사이 영역 또는 상기 하부층과 상기 중간층의 사이 영역 중 적어도 하나의 영역에 배치되어, 상기 중간층에서의 누설 전류를 저감하거나 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱(Intermixing)을 방지하는 적어도 하나의 터널링 박막을 포함한다.

Description

터널링 박막을 이용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법{BILATERAL TWO TERMINAL PHASE CHANGE MEMORY ELEMENT USING TUNNELING LAYER AND OPERATION METHOD THEREOF}
아래의 실시예들은 2단자 상변화 메모리 소자에 관한 것으로, 양방향 스위칭 동작을 지원하는 선택 소자를 구현한 상변화 메모리 소자에서 누설 전류를 저감하는 기술이다.
IT 기술의 급격한 발전에 따라 대용량의 정보를 무선으로 처리하는 휴대 정보 통신 시스템 및 기기의 개발에 적합한 초고속, 대용량 및 고집적 등의 특성을 갖는 차세대 메모리 장치가 요구되고 있다. 이에, 3차원 V-NAND 메모리가 현재 최고 집적도를 구현하고 있으나, 고단으로 갈수록 String Height가 증가되며, 100단 이상의 고단을 형성하기 위한 공정적 어려움으로 인해 초 고집적도의 구현에 한계를 갖게 될 것으로 예상되고 있다.
이를 대체하기 위하여, 일반적인 메모리 장치에 비해 전력, 데이터의 유지 및 기록/판독 특성이 우수한 STT-MRAM, FeRAM, ReRAM 및 PCRAM 등의 차세대 메모리 소자들이 연구되고 있다.
이 중 PCRAM(이하, 상변화 메모리)은 제1 전극 및 제2 전극 사이의 전류 흐름 또는 인가되는 전압 차에 의해 야기되는 열이 상변화층으로 공급됨에 응답하여, 상변화층의 상변화 특성에 따른 저항 상태의 변화로 이진 값을 나타낸다. 일례로, PCRAM은 상변화층으로 열이 공급됨에 따라, 상변화층의 결정 상태를 결정질 및 비결정질 사이에서 변화시켜, 결정질일 때 저 저항성을 갖고 비결정질일 때 고 저항성을 갖는 상변화 특성을 기초로 각각의 저항 상태에 대응하는 이진 값을 나타낼 수 있다(예컨대, 상변화층의 결정 상태가 결정질로 저 저항성을 갖는 경우, 이진 값 [0]의 셋 상태를 나타내고, 상 변화층의 결정 상태가 비결정질로 고 저항성을 갖는 경우, 이진 값 [1]의 리셋 상태를 나타냄).
이러한, 상변화 메모리는 저렴한 비용으로 제조되며, 고속 동작이 가능하므로 차세대 반도체 메모리 장치로 활발히 연구되고 있으며, 2차원상 스케일링(Scaling) 한계를 개선하기 위하여 다양한 3차원 아키텍처로 구현되는 구조로 제안되고 있다.
그러나, 상변화 메모리에서 선택소자로 사용되는 종래의 OTS는 상변화층과 맞닿는 사이에 배치되는 중간 전극을 요구하기 때문에 스케일링에서 고집적도를 구현하기 힘든 단점을 가지며, 스케일링에 따른 물질 신뢰성의 문제점과, 누설 전류를 차단하기 힘든 문제점을 갖게 된다.
이에, 종래의 OTS를 대체할 선택소자의 개발이 요구되고 있다.
일 실시예들은 종래의 OTS를 대체하는 선택 소자를 구현하는 상변화 메모리를 제안한다.
보다 상세하게, 일 실시예들은 P 타입의 중간층과 중간층의 양단에 N 타입의 상부층과 하부층으로 NPN 구조를 구성함으로써, NPN 구조를 통해 양방향 PN 다이오드들을 형성하여 양방향 전류 구동을 구현하는 동시에, 양방향 PN 다이오드들을 이용하여 제1 전극 및 제2 전극으로부터 인가되는 전압을 중간층에 선택적으로 스위칭하는 선택 소자를 구현한, 상변화 메모리 셀 및 상기 상변화 메모리 소자를 제안한다.
이 때, 일 실시예들은 데이터 저장소로 사용되는 중간층을 포함하는 구조로 선택 소자를 구성함으로써, 데이터 저장소의 기능과 선택 소자의 기능이 일체화된, 상변화 메모리 셀 및 상기 상변화 메모리 소자를 제안한다.
특히, 일 실시예들은 상부층과 중간층의 사이 영역 또는 하부층과 중간층의 사이 영역 중 적어도 하나의 영역에 적어도 하나의 터널링 박막을 배치함으로써, 중간층에서의 누설 전류를 저감하는, 상변화 메모리 셀 및 상변화 메모리 소자를 제안한다.
또한, 일 실시예들은 상부층 및 하부층을 구성하는 N 타입의 반도체 물질로 낮은 누설 전류 특성을 갖는 물질을 이용함으로써, 누설 전류를 더 저감하는, 상변화 메모리 셀 및 상변화 메모리 소자를 제안한다.
일 실시예에 따르면, 상변화 메모리 소자는 제1 전극; 제2 전극; 및 상기 제1 전극 및 상기 제2 전극 사이에 개재되는 상변화 메모리 셀을 포함하고, 상기 상변화 메모리 셀은, 상기 제1 전극 및 상기 제2 전극을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 P 타입의 중간층; N 타입의 반도체 물질로 상기 중간층의 양단에 형성되는 상부층과 하부층; 및 상기 상부층과 상기 중간층의 사이 영역 또는 상기 하부층과 상기 중간층의 사이 영역 중 적어도 하나의 영역에 배치되어, 상기 중간층에서의 누설 전류를 저감하거나 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱(Intermixing)을 방지하는 적어도 하나의 터널링 박막을 포함한다.
일측에 따르면, 상기 적어도 하나의 터널링 박막은, 상기 누설 전류를 저감하거나 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱을 방지하는 동시에 터널링 전류는 흐르도록 하는 물질과 두께로 형성되는 것을 특징으로 할 수 있다.
다른 일측에 따르면, 상기 적어도 하나의 터널링 박막은, 상기 누설 전류를 저감하거나 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱을 방지하고자 하는 목표값에 기초하여 두께가 조절되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 적어도 하나의 터널링 박막은, SiO2, Si3N4, SiON 또는 AlOx 중 적어도 하나를 포함하는 고저항 물질로 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 상변화 메모리 셀은, NPN 구조로 형성되어 상기 제1 전극 및 상기 제2 전극으로부터 인가되는 전압을 상기 중간층에 선택적으로 스위칭하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 상변화 메모리 셀은, NPN 구조를 통해 양방향 PN 다이오드들을 형성하여 양방향 전류 구동을 구현하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 상변화 메모리 셀은, NPN 구조에서 NP의 역방향 바이어스에 의해 상기 중간층이 공핍(Depletion)되어 터널링 전류가 흐름에 따라, 상기 중간층의 결정 상태를 변화시키는 기록 동작을 수행하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 상변화 메모리 셀은, 상기 중간층의 결정 상태의 변화에 따라 공핍 턴 온 전압이 변동되어 발생되는 전압 차이를 판독하는 판독 동작을 수행하거나, 상기 중간층의 저항 변화에 따른 판독 전류를 판독하는 판독 동작을 수행하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 상부층 및 상기 하부층 각각은, Zn, In 또는 Ga 중 적어도 하나, 4족 반도체 물질 또는 3-5족 화합물을 포함하는 상기 N 타입의 반도체 물질로 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 N 타입의 반도체 물질은, ZnOx 계열의 물질로 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 ZnOx 계열의 물질은, AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 중 적어도 하나를 포함하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 중간층은, 역 상변화 특성을 갖도록 상변화 물질에 트랜지션 메탈이 함유되어 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 상변화 물질은, Ge, Sb 또는 Te 중 적어도 하나를 포함하고, 상기 트랜지션 메탈은, Cr, Ti, Ni, Zn, Cu 또는 Mo 중 적어도 하나를 포함하는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 제1 전극 및 제2 전극을 포함하는 상변화 메모리 소자에서 사용되는 상변화 메모리 셀은, 상기 제1 전극 및 상기 제2 전극을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 P 타입의 중간층; N 타입의 반도체 물질로 상기 중간층의 양단에 형성되는 상부층과 하부층; 및 상기 상부층과 상기 중간층의 사이 영역 또는 상기 하부층과 상기 중간층의 사이 영역 중 적어도 하나의 영역에 배치되는 적어도 하나의 터널링 박막을 포함하고, 상기 상변화 메모리 셀은, NPN 구조로 형성되어, 상기 제1 전극 및 상기 제2 전극으로부터 인가되는 전압을 상기 중간층에 선택적으로 스위칭하며, 상기 적어도 하나의 터널링 박막은, 상기 중간층에서의 누설 전류를 저감하거나 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱을 방지한다.
일 실시예에 따르면, 3차원 아키텍처를 갖는 상변화 메모리는, 수평 방향으로 연장 형성된 적어도 하나의 제1 전극; 상기 적어도 하나의 제1 전극에 대해 수직 방향으로 연장 형성된 제2 전극; 및 상기 적어도 하나의 제1 전극 및 상기 제2 전극 사이에 개재는 적어도 하나의 상변화 메모리 셀을 포함하고, 상기 적어도 하나의 상변화 메모리 셀 각각은, 상기 적어도 하나의 제1 전극 및 상기 제2 전극을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 P 타입의 중간층; N 타입의 반도체 물질로 상기 중간층의 양단에 형성되는 상부층과 하부층; 및 상기 상부층과 상기 중간층의 사이 영역 또는 상기 하부층과 상기 중간층의 사이 영역 중 적어도 하나의 영역에 배치되어, 상기 중간층에서의 누설 전류를 저감하거나 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱을 방지하는 적어도 하나의 터널링 박막을 포함한다.
일 실시예들은 종래의 OTS를 대체하는 선택 소자를 구현하는 상변화 메모리를 제안할 수 있다.
보다 상세하게, 일 실시예들은 P 타입의 중간층과 중간층의 양단에 N 타입의 상부층과 하부층으로 NPN 구조를 구성함으로써, NPN 구조를 통해 양방향 PN 다이오드들을 형성하여 양방향 전류 구동을 구현하는 동시에, 양방향 PN 다이오드들을 이용하여 제1 전극 및 제2 전극으로부터 인가되는 전압을 중간층에 선택적으로 스위칭하는 선택 소자를 구현한, 상변화 메모리 셀 및 상기 상변화 메모리 소자를 제안할 수 있다.
이 때, 일 실시예들은 데이터 저장소로 사용되는 중간층을 포함하는 구조로 선택 소자를 구성함으로써, 데이터 저장소의 기능과 선택 소자의 기능이 일체화된, 상변화 메모리 셀 및 상기 상변화 메모리 소자를 제안할 수 있다.
특히, 일 실시예들은 상부층과 중간층의 사이 영역 또는 하부층과 중간층의 사이 영역 중 적어도 하나의 영역에 적어도 하나의 터널링 박막을 배치함으로써, 중간층에서의 누설 전류를 저감하는, 상변화 메모리 셀 및 상변화 메모리 소자를 제안할 수 있다.
또한, 일 실시예들은 상부층 및 하부층을 구성하는 N 타입의 반도체 물질로 낮은 누설 전류 특성을 갖는 물질을 이용함으로써, 누설 전류를 더 저감하는, 상변화 메모리 셀 및 상변화 메모리 소자를 제안할 수 있다.
도 1a 내지 1c는 일 실시예에 따른 상변화 메모리 소자를 나타낸 도면이다.
도 2는 일 실시예에 따른 상변화 메모리 소자가 양방향 전류 구동을 구현하는 것을 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 상변화 메모리 소자에서 선택 소자가 상변화층과 일체형으로 구현되는 것을 설명하기 위한 도면이다.
도 4는 일 실시예에 따른 상변화 메모리 소자에 포함되는 터널링 박막의 특성을 설명하기 위한 도면이다.
도 5는 일 실시예에 따른 상변화 메모리 소자의 기록 동작을 설명하기 위한 도면이다.
도 6은 일 실시예에 다른 상변화 메모리 소자의 판독 동작을 설명하기 위한 도면이다.
도 7은 일 실시예에 따른 3차원 아키텍처를 갖도록 구현된 상변화 메모리를 나타낸 도면이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1a 내지 1c는 일 실시예에 따른 상변화 메모리 소자를 나타낸 도면이고, 도 2는 일 실시예에 따른 상변화 메모리 소자가 양방향 전류 구동을 구현하는 것을 설명하기 위한 도면이며, 도 3은 일 실시예에 따른 상변화 메모리 소자에서 선택 소자가 상변화층과 일체형으로 구현되는 것을 설명하기 위한 도면이고, 도 4는 일 실시예에 따른 상변화 메모리 소자에 포함되는 터널링 박막의 특성을 설명하기 위한 도면이다.
도 1a 내지 4를 참조하면, 일 실시예에 따른 상변화 메모리 소자(100)는, W, TaN, TiN 등과 같이 전도성을 갖는 금속 물질로 형성되는 제1 전극(110)과 제2 전극(120) 및 그리고 그 사이에 개재되는 상변화 메모리 셀(130)을 포함한다.
상변화 메모리 셀(130)은 P 타입의 중간층(131), N 타입의 상부층(132)과 하부층(133) 및 적어도 하나의 터널링 박막(134)을 포함하는 구조를 갖는다. 이에, 상변화 메모리 셀(130)은 NPN 구조를 통해 양방향 PN 다이오드들(210, 220)을 형성하여 양방향 전류 구동을 구현할 수 있다. 일례로, 상변화 메모리 셀(130)은 도 2와 같이 중간층(131)과 상부층(132)으로 제1 방향으로의 제1 PN 다이오드(210)를 형성하고, 중간층(131)과 하부층(133)으로 제1 방향과 반대 방향인 제2 방향으로의 제2 PN 다이오드(220)를 형성함으로써, 제1 방향 및 제2 방향으로의 양방향 전류 구동을 구현할 수 있다.
여기서, 양방향 PN 다이오드들(210, 220)은 제1 전극(110) 및 제2 전극(120)을 통해 인가되는 전압을 P 타입의 중간층(131)에 선택적으로 스위칭하는 선택 소자로 사용될 수 있다.
따라서, 상변화 메모리 셀(130)은 선택 소자로 동작하는 양방향 PN 다이오드들(210, 220)을 데이터 저장소로 사용되는 P 타입의 중간층(131)을 기반으로 구현함으로써, 데이터 저장의 기능(제1 전극(110) 및 제2 전극(120)을 통해 인가되는 전압에 의해 변화되는 중간층(131)의 결정 상태로 데이터를 나타내는 기능)과 선택 소자의 기능(제1 전극(110) 및 제2 전극(120)을 통해 인가되는 전압을 중간층(131)에 선택적으로 스위칭하는 기능)을 일체화할 수 있다. 즉, P 타입의 중간층(131)은 도 3과 같이 상변화 메모리 셀(130)에서 데이터 저장소의 기능을 수행하는 동시에, 양방향 다이오드들(210, 220)을 형성하여 선택 소자의 기능도 수행할 수 있다.
상변화 메모리 셀(130)은 이처럼 데이터 저장소로 사용되는 중간층(131)과 선택 소자를 일체형으로 구현함으로써, 종래의 OTS가 갖는 스케일링에서 고집적도를 구현하기 힘든 단점과, 스케일링에 따른 물질 신뢰성의 문제점을 방지하고 해결할 수 있다.
P 타입의 중간층(131)은, 제1 전극(110) 및 제2 전극(120)을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용된다. 즉, 중간층(131)은 제1 전극(110) 및 제2 전극(120)을 통해 인가되는 전압에 의해 결정 상태가 결정질 상태와 비결정질 상태 사이에서 변화되는 상변화층을 의미하며, 구성 물질로는 일반적인 상변화 특성(결정질일 때 저 저항성을 갖고 비결정질일 때 고 저항성을 갖는 특성)을 갖는 물질 또는 역 상변화 특성(결정질일 때 고 저항성을 갖고 비결정질일 때 저 저항성을 갖는 특성)을 갖는 물질이 사용될 수 있다. 이하, 결정 상태가 결정질일 때 고 저항성을 갖는다는 것은, 결정 상태가 비결정질일 때 갖게 되는 저항성을 기준으로 상대적으로 높은 저항성을 갖는 것을 의미하고, 결정 상태가 비결정질일 때 저 저항성을 갖는다는 것은, 결정 상태가 결정질일 때 갖게 되는 저항성을 기준으로 상대적으로 낮은 저항성을 갖는 것을 의미한다.
예를 들어, 중간층(131)은 역 상변화 특성을 갖도록 상변화 물질에 트랜지션 메탈이 함유되어 형성될 수 있다. 이 때, 상변화 물질로는 Ge, Sb 또는 Te 중 적어도 하나가 사용되며, 트랜지션 메탈로는 Cr, Ti, Ni, Zn, Cu 또는 Mo 중 적어도 하나가 사용될 수 있다. 상변화 물질에 트랜지션 메탈이 함유되는 조성비는, 중간층(131)의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하도록 조절될 수 있다. 예를 들어, Ge 및 Te와 같은 상 변화 물질에 Cr(또는 Ti, Ni, Zn, Cu, Mo 등)과 같은 트랜지션 메탈이 함유되는 조성비는, 중간층(131)의 결정 상태가 결정질일 때와 비결정질일 때 사이의 저항비를 최대화하도록 Ge 및 Te을 기준으로 10% 미만의 중량 백분율을 갖도록 조절될 수 있다.
상부층(132)과 하부층(133)은 N 타입의 반도체 물질로 중간층(131)의 양단에 형성된다. 예를 들어, 상부층(132) 및 하부층(133) 각각은 낮은 누설 전류 특성을 갖는 Zn, In 또는 Ga 중 적어도 하나, 4족 반도체 물질 또는 3-5족 화합물을 포함하는 N 타입의 반도체 물질로 형성될 수 있다. 여기서, N 타입의 반도체 물질로는 ZnOx 계열의 물질이 사용될 수 있으며, ZnOx 계열의 물질은 AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 중 적어도 하나를 포함할 수 있다.
적어도 하나의 터널링 박막(134)은 상부층(132)과 중간층(131)의 사이 영역 또는 하부층(133)과 중간층(131)의 사이 영역 중 적어도 하나의 영역에 배치되어, 중간층(131)에서의 누설 전류를 저감하거나 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱을 방지한다. 일례로, 적어도 하나의 터널링 박막(134)은 도 1a에서 나타나듯이 상부층(132)과 중간층(131)의 사이 영역 및 하부층(133)과 중간층(131)의 사이 영역 모두에 배치되거나, 도 1b에서 나타나듯이 하부층(133)과 중간층(131)의 사이 영역에만 배치되거나, 도 1c에서 나타나듯이 상부층(132)과 중간층(131)의 사이 영역에만 배치될 수 있다.
특히, 적어도 하나의 터널링 박막(134)은 누설 전류를 저감하거나 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱을 방지하는 동시에, 터널링 전류는 흐르도록 하는 물질과 두께로 형성될 수 있다. 예를 들어, 적어도 하나의 터널링 박막(134)은 터널링 전류가 흐를 수 있는 전제 아래 누설 전류를 최대로 저감하는 물질(일례로, SiO2, Si3N4, SiON 또는 AlOx 중 적어도 하나를 포함하는 고저항 물질)로 형성될 수 있다. 다른 예를 들면, 적어도 하나의 터널링 박막(134)은 누설 전류를 저감하고자 하는 목표값 또는 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱을 방지하고자 하는 목표값에 기초하여 그 두께가 조절될 수 있다. 이와 관련하여 도 4를 참조하면, 적어도 하나의 터널링 박막(134)은 그 두께가 증가될 때 누설 전류가 대폭 저감되는 특성을 갖고 있음을 알 수 있다. 이에, 적어도 하나의 터널링 박막(134)은 터널링 전류가 흐를 수 있는 전제 아래 누설 전류를 목표값으로 저감하도록 하는 두꺼운 두께로 형성될 수 있다.
이처럼, 일 실시예에 따른 상변화 메모리 셀(130)은 적어도 하나의 터널링 박막(134)을 포함하는 구조를 가짐으로써, 중간층(131)에서의 누설 전류를 획기적으로 저감하며, P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱을 방지할 수 있다. 더욱이, 전술된 바와 같이 상부층(132)과 하부층(133)을 형성하는 물질로 낮은 누설 전류 특성을 갖는 물질이 사용됨으로써, 누설 전류가 더 저감되며 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱이 방지될 수 있다.
이상, 설명된 상변화 메모리 셀(130)의 특징은 상변화 메모리 셀(130)을 포함하는 상변화 메모리 소자(100)에도 그대로 적용될 수 있다. 이에, 일 실시예에 따른 상변화 메모리 소자(100) 역시 데이터 저장소로 사용되는 중간층(131)과 선택 소자를 일체형으로 구현하는 동시에 양방향 전류 구동을 구현함으로써, 종래의 OTS가 갖는 스케일링에서 고집적도를 구현하기 힘든 단점과, 스케일링에 따른 물질 신뢰성의 문제점을 방지하고 해결할 수 있으며, 적어도 하나의 터널링 박막(134)을 포함함으로써, 누설 전류를 저감 및 차단하는 동시에 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱을 방지할 수 있다.
또한, 이상 설명된 상변화 메모리 셀(130) 및 이를 포함하는 상변화 메모리 소자(100)는, 간략화된 구조로 설명되었으나, 고집적 3차원 아키텍처를 갖도록 구현될 수 있다. 이에 대한 상세한 설명은 도 7을 참조하여 기재하기로 한다.
또한, 이상 설명된 상변화 메모리 셀(130) 및 이를 포함하는 상변화 메모리 소자(100)가 수행하는 기록 동작 및 판독 동작은 아래의 도 5 및 6을 참조하여 기재하기로 한다.
도 5는 일 실시예에 따른 상변화 메모리 소자의 기록 동작을 설명하기 위한 도면이고, 도 6은 일 실시예에 다른 상변화 메모리 소자의 판독 동작을 설명하기 위한 도면이다. 보다 상세하게, 도 5 내지 6은 도 1a 내지 4를 참조하여 전술된 상변화 메모리 셀을 포함하는 상변화 메모리 소자의 기록 및 판독 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 일 실시예에 따른 상변화 메모리 셀은 NPN 구조에서 NP의 역방향 바이어스에 의해 중간층(510)이 공핍(Depletion)되어 터널링 전류가 흐름에 따라, 중간층(510)의 결정 상태를 변화시키는 기록 동작을 수행한다.
예를 들어, 도 5와 같이 상부층(520), 상부 터널링 박막(530) 및 중간층(510)이 형성하는 NIP 구조에서 역방향 바이어스가 인가되면, 중간층(510)에서 공핍이 발생되게 된다. 이에, 중간층(510)에서의 공핍이 충분해지면, 상부층(520)의 전자가 상부 터널링 박막(530)을 통해 중간층(510)에 터널링되고 중간층(510)을 통과하여 하부 터널링 박막(540)으로 들어감에 따라 터널링 전류가 흐르게 된다. 이에, 구동 전압에 따라(셋 전압인지 또는 리셋 전압인지에 따라) 중간층(510)의 결정 상태가 변화되는 기록 동작이 수행될 수 있다.
도 6을 참조하면, 일 실시예에 따른 상변화 메모리 셀에서 중간층(610)의 결정 상태가 도면과 같이 저 저항 상태 및 고 저항 상태에서 변화되게 되면 공핍 턴 온 전압이 변동되는 전압 차이가 발생되게 된다. 이에, 일 실시예에 따른 상변화 메모리 셀은 상기 특성을 이용하여 판독 동작을 수행할 수 있다. 예를 들어, 상변화 메모리 셀은 중간층(610)의 결정 상태의 변화에 따라 공핍 턴 온 전압이 변동되어 발생되는 전압 차이를 판독함으로써, 판독 동작을 수행할 수 있다.
반면에, 상변화 메모리 셀은 일반적으로 사용되는 방식으로 판독 동작을 수행할 수 있다. 예를 들어, 상변화 메모리 셀은 중간층(610)의 저항 변화에 따른 판독 전류 자체를 직접 판독함으로써, 판독 동작을 수행할 수도 있다.
도 7은 일 실시예에 따른 3차원 아키텍처를 갖도록 구현된 상변화 메모리를 나타낸 도면이다. 이하, 상변화 메모리는 도 1a 내지 4를 참조하여 전술된 상변화 메모리 소자가 복수 개 구현되어 결합되어 형성하는 3차원 아키텍처의 메모리를 의미한다.
도 7을 참조하면, 상변화 메모리(700)는 수평 방향으로 연장 형성된 적어도 하나의 제1 전극(710), 적어도 하나의 제1 전극(710)에 대해 수직 방향으로 연장 형성된 제2 전극(720)과, 적어도 하나의 제1 전극(710) 및 제2 전극(720) 사이에 개재되는 적어도 하나의 상변화 메모리 셀(730)을 포함한다.
이와 같은 구조의 상변화 메모리(700)에서 적어도 하나의 상변화 메모리 셀(730)은 도 1a 내지 4를 참조하여 상술된 상변화 메모리 셀에 해당되게 된다. 즉, 적어도 하나의 상변화 메모리 셀(730) 각각은, 적어도 하나의 제1 전극(710) 및 제2 전극(720)을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 P 타입의 중간층(731), N 타입의 반도체 물질로 중간층(731)의 양단에 형성되는 상부층(732)과 하부층(733), 상부층(732)과 중간층(731)의 사이 영역 또는 하부층(733)과 중간층(731)의 사이 영역 중 적어도 하나의 영역에 배치되어 중간층(731)에서의 누설 전류를 저감하거나 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱을 방지하는 적어도 하나의 터널링 박막(734)을 포함한다.
이처럼 적어도 하나의 상변화 메모리 셀(730) 각각이 도 1a 내지 4를 참조하여 상술된 상변화 메모리 셀에 해당되는 바, 도 1a 내지 4를 참조하여 상술된 상변화 메모리 셀이 갖는 양방향 전류 구동의 특성, 데이터 저장 기능과 선택 소자의 기능을 일체화한 특성 및 누설 전류를 저감하는 특성은 적어도 하나의 상변화 메모리 셀(730) 각각에 동일하게 적용될 수 있다. 이에 대한 상세한 설명은 도 1a 내지 4를 참조하여 기재되었으므로 생략하기로 한다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (15)

  1. 제1 전극;
    제2 전극; 및
    상기 제1 전극 및 상기 제2 전극 사이에 개재되는 상변화 메모리 셀
    을 포함하고,
    상기 상변화 메모리 셀은,
    상기 제1 전극 및 상기 제2 전극을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 P 타입의 중간층;
    N 타입의 반도체 물질로 상기 중간층의 양단에 형성되는 상부층과 하부층; 및
    상기 상부층과 상기 중간층의 사이 영역 또는 상기 하부층과 상기 중간층의 사이 영역 중 적어도 하나의 영역에 배치되어, 상기 중간층에서의 누설 전류를 저감하거나 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱(Intermixing)을 방지하는 적어도 하나의 터널링 박막
    을 포함하는 상변화 메모리 소자.
  2. 제1항에 있어서,
    상기 적어도 하나의 터널링 박막은,
    상기 누설 전류를 저감하거나 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱을 방지하는 동시에 터널링 전류는 흐르도록 하는 물질과 두께로 형성되는 것을 특징으로 하는 상변화 메모리 소자.
  3. 제2항에 있어서,
    상기 적어도 하나의 터널링 박막은,
    상기 누설 전류를 저감하거나 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱을 방지하고자 하는 목표값에 기초하여 두께가 조절되는 것을 특징으로 하는 상변화 메모리 소자.
  4. 제2항에 있어서,
    상기 적어도 하나의 터널링 박막은,
    SiO2, Si3N4, SiON 또는 AlOx 중 적어도 하나를 포함하는 고저항 물질로 형성되는 것을 특징으로 하는 상변화 메모리 소자.
  5. 제1항에 있어서,
    상기 상변화 메모리 셀은,
    NPN 구조로 형성되어 상기 제1 전극 및 상기 제2 전극으로부터 인가되는 전압을 상기 중간층에 선택적으로 스위칭하는 것을 특징으로 하는 상변화 메모리 소자.
  6. 제1항에 있어서,
    상기 상변화 메모리 셀은,
    NPN 구조를 통해 양방향 PN 다이오드들을 형성하여 양방향 전류 구동을 구현하는 것을 특징으로 하는 상변화 메모리 소자.
  7. 제1항에 있어서,
    상기 상변화 메모리 셀은,
    NPN 구조에서 NP의 역방향 바이어스에 의해 상기 중간층이 공핍(Depletion)되어 터널링 전류가 흐름에 따라, 상기 중간층의 결정 상태를 변화시키는 기록 동작을 수행하는 것을 특징으로 하는 상변화 메모리 소자.
  8. 제1항에 있어서,
    상기 상변화 메모리 셀은,
    상기 중간층의 결정 상태의 변화에 따라 공핍 턴 온 전압이 변동되어 발생되는 전압 차이를 판독하는 판독 동작을 수행하거나,
    상기 중간층의 저항 변화에 따른 판독 전류를 판독하는 판독 동작을 수행하는 것을 특징으로 하는 상변화 메모리 소자.
  9. 제1항에 있어서,
    상기 상부층 및 상기 하부층 각각은,
    Zn, In 또는 Ga 중 적어도 하나, 4족 반도체 물질 또는 3-5족 화합물을 포함하는 상기 N 타입의 반도체 물질로 형성되는 것을 특징으로 하는, 상변화 메모리 셀.
  10. 제9항에 있어서,
    상기 N 타입의 반도체 물질은,
    ZnOx 계열의 물질로 형성되는 것을 특징으로 하는, 상변화 메모리 셀.
  11. 제10항에 있어서,
    상기 ZnOx 계열의 물질은,
    AZO, ZTO, IZO, ITO, IGZO 또는 Ag-ZnO 중 적어도 하나를 포함하는 것을 특징으로 하는, 상변화 메모리 셀.
  12. 제1항에 있어서,
    상기 중간층은,
    역 상변화 특성을 갖도록 상변화 물질에 트랜지션 메탈이 함유되어 형성되는 것을 특징으로 하는, 상변화 메모리 셀.
  13. 제12항에 있어서,
    상기 상변화 물질은,
    Ge, Sb 또는 Te 중 적어도 하나를 포함하고,
    상기 트랜지션 메탈은,
    Cr, Ti, Ni, Zn, Cu 또는 Mo 중 적어도 하나를 포함하는 것을 특징으로 하는, 상변화 메모리 소자.
  14. 제1 전극 및 제2 전극을 포함하는 상변화 메모리 소자에서 사용되는 상변화 메모리 셀에 있어서,
    상기 제1 전극 및 상기 제2 전극을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 P 타입의 중간층;
    N 타입의 반도체 물질로 상기 중간층의 양단에 형성되는 상부층과 하부층; 및
    상기 상부층과 상기 중간층의 사이 영역 또는 상기 하부층과 상기 중간층의 사이 영역 중 적어도 하나의 영역에 배치되는 적어도 하나의 터널링 박막
    을 포함하고,
    상기 상변화 메모리 셀은,
    NPN 구조로 형성되어, 상기 제1 전극 및 상기 제2 전극으로부터 인가되는 전압을 상기 중간층에 선택적으로 스위칭하며,
    상기 적어도 하나의 터널링 박막은,
    상기 중간층에서의 누설 전류를 저감하거나 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱을 방지하는, 상변화 메모리 셀.
  15. 3차원 아키텍처를 갖는 상변화 메모리에 있어서,
    수평 방향으로 연장 형성된 적어도 하나의 제1 전극;
    상기 적어도 하나의 제1 전극에 대해 수직 방향으로 연장 형성된 제2 전극; 및
    상기 적어도 하나의 제1 전극 및 상기 제2 전극 사이에 개재는 적어도 하나의 상변화 메모리 셀
    을 포함하고,
    상기 적어도 하나의 상변화 메모리 셀 각각은,
    상기 적어도 하나의 제1 전극 및 상기 제2 전극을 통해 인가되는 전압에 의해 결정 상태가 변화됨에 따라 데이터 저장소로 사용되는 P 타입의 중간층;
    N 타입의 반도체 물질로 상기 중간층의 양단에 형성되는 상부층과 하부층; 및
    상기 상부층과 상기 중간층의 사이 영역 또는 상기 하부층과 상기 중간층의 사이 영역 중 적어도 하나의 영역에 배치되어, 상기 중간층에서의 누설 전류를 저감하거나 P 타입 도펀트와 N 타입 도펀트 사이의 인터믹싱을 방지하는 적어도 하나의 터널링 박막
    을 포함하는 상변화 메모리.
KR1020190026845A 2019-01-25 2019-03-08 터널링 박막을 이용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법 KR102211710B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190026845A KR102211710B1 (ko) 2019-03-08 2019-03-08 터널링 박막을 이용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법
PCT/KR2019/018757 WO2020153618A1 (ko) 2019-01-25 2019-12-31 양방향 구동 특성을 갖는 스위칭 소자 및 그 동작 방법
CN201980090204.XA CN113330594A (zh) 2019-01-25 2019-12-31 具有双向驱动特性的切换器件及其操作方法
US17/424,245 US20220069205A1 (en) 2019-01-25 2019-12-31 Switching device having bi-directional drive characteristics and method of operating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190026845A KR102211710B1 (ko) 2019-03-08 2019-03-08 터널링 박막을 이용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20200107553A true KR20200107553A (ko) 2020-09-16
KR102211710B1 KR102211710B1 (ko) 2021-02-02

Family

ID=72669704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190026845A KR102211710B1 (ko) 2019-01-25 2019-03-08 터널링 박막을 이용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR102211710B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110074354A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 메모리소자 및 그 동작방법
KR20180133771A (ko) * 2017-06-07 2018-12-17 한양대학교 산학협력단 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110074354A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 메모리소자 및 그 동작방법
KR20180133771A (ko) * 2017-06-07 2018-12-17 한양대학교 산학협력단 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리

Also Published As

Publication number Publication date
KR102211710B1 (ko) 2021-02-02

Similar Documents

Publication Publication Date Title
US11133467B2 (en) Access devices to correlated electron switch
US8445881B2 (en) Nonvolatile variable resistive element and nonvolatile semiconductor memory device
US20190348116A1 (en) Correlated electron switch programmable fabric
US8642985B2 (en) Memory Cell
US8432720B2 (en) Nonvolatile semiconductor memory device
US8164949B2 (en) Reducing drift in chalcogenide devices
US10026780B2 (en) Superlattice memory and crosspoint memory device
US9424905B2 (en) Method of operating semiconductor memory device
CN102844865A (zh) 具有穿通访问的垂直非易失性开关及其制造方法
JP2019165052A (ja) 半導体記憶装置
US10825861B2 (en) Multilayer selector device with low leakage current
KR102211710B1 (ko) 터널링 박막을 이용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법
WO2013046217A2 (en) Selector device for bipolar rram
US20210376233A1 (en) Selection element-integrated phase-change memory and method for producing same
KR102230199B1 (ko) 공핍층을 적응적으로 사용하는 양방향 2단자 상변화 메모리 소자 및 그 동작 방법
KR102193691B1 (ko) 2단자 상변화 메모리 소자 및 그 동작 방법
KR20200104511A (ko) 2단자 상변화 메모리 소자 및 그 동작 방법
KR102207216B1 (ko) 전극과의 접촉 계면의 쇼트키 다이오드 특성을 이용하는 선택 소자 및 이를 포함하는 상변화 메모리 소자
US20220069205A1 (en) Switching device having bi-directional drive characteristics and method of operating same
CN102361034B (zh) 一种垂直选择管以及由其形成的存储单元
KR101642161B1 (ko) 양방향 스위칭 동작을 수행하는 마그네틱 메모리
US10177309B1 (en) Memory device
WO2020213968A1 (ko) 메모리 소자
KR20120074187A (ko) 양방향으로 동작하는 스위칭 소자 및 이러한 스위칭 소자를 사용하는 메모리
US20230301205A1 (en) Switching element and memory device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant