KR20200101282A - Processing method of a wafer - Google Patents
Processing method of a wafer Download PDFInfo
- Publication number
- KR20200101282A KR20200101282A KR1020200008309A KR20200008309A KR20200101282A KR 20200101282 A KR20200101282 A KR 20200101282A KR 1020200008309 A KR1020200008309 A KR 1020200008309A KR 20200008309 A KR20200008309 A KR 20200008309A KR 20200101282 A KR20200101282 A KR 20200101282A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- protective tape
- peeling
- tape
- processing
- Prior art date
Links
- 238000003672 processing method Methods 0.000 title claims description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000005498 polishing Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
Abstract
Description
본 발명은 복수의 디바이스가 분할 예정 라인에 의해 구획되고 표면에 형성됨과 함께 결정 방위를 나타내는 노치가 외주에 형성된 웨이퍼를 가공하는 웨이퍼의 가공 방법에 관한 것이다.The present invention relates to a wafer processing method for processing a wafer in which a plurality of devices are partitioned by a line to be divided and formed on a surface and a notch indicating a crystal orientation is formed on the outer periphery.
IC, LSI 등의 복수의 디바이스가 분할 예정 라인에 의해 구획되고 표면에 형성된 웨이퍼는, 이면이 연삭 수단에 의해 연삭되어 소정의 두께로 가공된 후, 다이싱 장치 등에 의해 개개의 디바이스 칩으로 분할되고, 분할된 각 디바이스 칩은 휴대 전화, 퍼스널 컴퓨터 등의 전기 기기에 이용된다.A plurality of devices such as ICs and LSIs are partitioned by a line to be divided and a wafer formed on the surface is divided into individual device chips by a dicing device or the like after the back surface is ground by a grinding means and processed to a predetermined thickness. Each of the divided device chips is used in electric devices such as mobile phones and personal computers.
또, 웨이퍼의 이면을 연삭할 때, 연삭 장치의 척 테이블에서 웨이퍼의 표면을 유지할 필요로부터, 웨이퍼의 표면을 보호하기 위해 웨이퍼의 표면에 보호 테이프가 첩착 (貼着) 된다.In addition, when grinding the back surface of the wafer, since it is necessary to hold the surface of the wafer on the chuck table of the grinding device, a protective tape is adhered to the surface of the wafer to protect the surface of the wafer.
그리고, 연삭 가공이 실시된 후, 웨이퍼를 수용하는 개구부를 갖는 프레임의 개구부에 웨이퍼를 위치시켜 웨이퍼의 이면과 프레임을 다이싱 테이프에 첩착하고, 그 후, 웨이퍼의 표면으로부터 보호 테이프를 박리하고 있다 (예를 들어 특허문헌 1 참조).Then, after the grinding process is performed, the wafer is placed in the opening of the frame having the opening for accommodating the wafer, the back surface of the wafer and the frame are adhered to the dicing tape, and then the protective tape is peeled from the surface of the wafer. (See, for example, Patent Document 1).
그러나, 보호 테이프가 웨이퍼에 비교적 강고하게 첩착되어 있어, 웨이퍼의 표면으로부터 보호 테이프를 용이하게 박리할 수 없다는 문제가 있다.However, since the protective tape is relatively firmly adhered to the wafer, there is a problem that the protective tape cannot be easily peeled off the surface of the wafer.
상기한 문제는, 분할 예정 라인에 디바이스 칩의 마무리 두께에 대응한 깊이의 홈을 형성하고, 그 후, 웨이퍼의 표면에 보호 테이프를 첩착하고 웨이퍼의 이면에 분할 홈을 표출시켜 개개의 디바이스 칩으로 분할하는 선 (先) 다이싱 가공 (예를 들어 일본 특허공보 평5-54262호 참조), 웨이퍼의 이면을 연마하는 연마 가공, 웨이퍼의 이면으로부터 레이저 광선을 조사하여 웨이퍼에 가공을 실시하는 레이저 가공 등에 있어서도 일어날 수 있다.The problem described above is that a groove having a depth corresponding to the finished thickness of the device chip is formed in the line to be divided, and after that, a protective tape is affixed to the surface of the wafer, and the divided groove is exposed on the back surface of the wafer, so that individual device chips Dividing line dicing (refer to Japanese Patent Publication No. Hei 5-54262, for example), polishing to polish the back surface of the wafer, laser processing to process the wafer by irradiating a laser beam from the back surface of the wafer It can also happen on the back.
상기 사실을 감안하여 이루어진 본 발명의 과제는, 웨이퍼의 표면으로부터 보호 테이프를 용이하게 박리할 수 있는 웨이퍼의 가공 방법을 제공하는 것이다.An object of the present invention made in view of the above facts is to provide a wafer processing method capable of easily peeling a protective tape from the wafer surface.
상기 과제를 해결하기 위해 본 발명이 제공하는 것은 이하의 웨이퍼의 가공 방법이다. 즉, 복수의 디바이스가 분할 예정 라인에 의해 구획되고 표면에 형성됨과 함께 결정 방위를 나타내는 노치가 외주에 형성된 웨이퍼를 가공하는 웨이퍼의 가공 방법으로서, 웨이퍼의 표면에 보호 테이프를 배치 형성하는 보호 테이프 배치 형성 공정과, 척 테이블에서 웨이퍼의 보호 테이프측을 유지하고, 웨이퍼의 이면에 가공을 실시하는 이면 가공 공정과, 웨이퍼의 표면으로부터 보호 테이프를 박리하는 보호 테이프 박리 공정을 포함하고, 그 보호 테이프 박리 공정에 있어서, 노치가 형성된 영역의 보호 테이프에 대해 박리용 테이프를 압착하고 박리용 테이프에 의해 보호 테이프를 웨이퍼의 표면으로부터 박리하는 웨이퍼의 가공 방법이다.In order to solve the above problems, the present invention provides the following wafer processing method. In other words, as a wafer processing method in which a plurality of devices are divided by a line to be divided and formed on the surface and a notch indicating a crystal orientation is formed on the outer circumference, a protective tape is placed on the surface of the wafer. Including a forming step, a back surface processing step of holding the protective tape side of the wafer on the chuck table and processing the back surface of the wafer, and a protective tape peeling step of peeling the protective tape from the surface of the wafer, and peeling the protective tape In the step, a peeling tape is pressed against a protective tape in a region in which a notch is formed, and the protective tape is peeled from the surface of the wafer with the peeling tape.
바람직하게는, 그 이면 가공 공정에는, 연삭 가공, 연마 가공, 레이저 가공이 포함된다. 그 보호 테이프 박리 공정에 있어서, 웨이퍼를 수용하는 개구부를 갖는 프레임의 그 개구부에 웨이퍼를 위치시켜 웨이퍼의 이면과 프레임을 다이싱 테이프에 첩착하고, 그 후, 웨이퍼의 표면으로부터 보호 테이프를 박리하는 것이 바람직하다.Preferably, the back surface processing step includes grinding processing, polishing processing, and laser processing. In the protective tape peeling step, the wafer is placed in the opening of a frame having an opening for receiving the wafer, and the back surface of the wafer and the frame are adhered to the dicing tape, and then the protective tape is peeled from the surface of the wafer. desirable.
본 발명이 제공하는 웨이퍼의 가공 방법은, 웨이퍼의 표면에 보호 테이프를 배치 형성하는 보호 테이프 배치 형성 공정과, 척 테이블에서 웨이퍼의 보호 테이프측을 유지하고, 웨이퍼의 이면에 가공을 실시하는 이면 가공 공정과, 웨이퍼의 표면으로부터 보호 테이프를 박리하는 보호 테이프 박리 공정을 포함하고, 그 보호 테이프 박리 공정에 있어서, 노치가 형성된 영역의 보호 테이프에 대해 박리용 테이프를 압착하고 박리용 테이프에 의해 보호 테이프를 웨이퍼의 표면으로부터 박리하기 때문에, 노치를 덮는 보호 테이프는 웨이퍼로부터 박리된 상태로 되어 있고, 노치를 덮는 보호 테이프가 박리의 계기가 되어, 웨이퍼의 표면으로부터 보호 테이프를 용이하게 박리할 수 있다.The wafer processing method provided by the present invention includes a protective tape arrangement forming process in which a protective tape is arranged and formed on the surface of the wafer, and a back surface processing in which the protective tape side of the wafer is held in the chuck table and processing is performed on the back surface of the wafer. Including a step and a protective tape peeling step of peeling the protective tape from the surface of the wafer, in the protective tape peeling step, the peeling tape is pressed against the protective tape in the area where the notch is formed, and the protective tape with the peeling tape The protective tape covering the notch is peeled off from the wafer, and the protective tape covering the notch serves as a trigger for peeling, and the protective tape can be easily peeled from the surface of the wafer.
도 1 은 보호 테이프 배치 형성 공정을 실시하고 있는 상태를 나타내는 사시도이다.
도 2 의 (a) 는 이면 가공 공정을 실시하고 있는 상태를 나타내는 사시도이고, (b) 는 이면 가공 공정에 의해 웨이퍼의 이면에 연삭흔이 발생된 상태를 나타내는 사시도이다.
도 3 의 (a) 는 보호 테이프에 박리용 테이프를 첩착하는 상태를 나타내는 사시도이고, (b) 는 보호 테이프에 박리용 테이프가 첩착된 상태를 나타내는 사시도이고, (c) 는 보호 테이프가 웨이퍼로부터 박리되고 있는 상태를 나타내는 사시도이고, (d) 는 보호 테이프가 웨이퍼로부터 박리된 상태를 나타내는 사시도이다.
도 4 의 (a) 는 프레임에 지지된 웨이퍼의 보호 테이프에 박리용 테이프를 첩착하는 상태를 나타내는 사시도이고, (b) 는 보호 테이프에 박리용 테이프가 첩착된 상태를 나타내는 사시도이고, (c) 는 보호 테이프가 웨이퍼로부터 박리되고 있는 상태를 나타내는 사시도이고, (d) 는 보호 테이프가 웨이퍼로부터 박리된 상태를 나타내는 사시도이다.1 is a perspective view showing a state in which a protective tape arrangement forming step is performed.
Fig. 2(a) is a perspective view showing a state in which the back surface processing step is performed, and (b) is a perspective view illustrating a state in which grinding marks are generated on the back surface of the wafer by the back surface processing step.
Fig. 3(a) is a perspective view showing a state in which a peeling tape is affixed to a protective tape, (b) is a perspective view illustrating a state in which a peeling tape is affixed to the protective tape, and (c) is a protective tape is a wafer It is a perspective view showing a state being peeled from and (d) is a perspective view showing a state where the protective tape is peeled from the wafer.
Fig. 4(a) is a perspective view showing a state in which a peeling tape is affixed to a protective tape of a wafer supported on a frame, (b) is a perspective view illustrating a state in which a peeling tape is affixed to the protective tape, (c ) Is a perspective view showing a state in which the protective tape is peeled from the wafer, and (d) is a perspective view illustrating a state in which the protective tape is peeled from the wafer.
이하, 본 발명의 웨이퍼의 가공 방법의 바람직한 실시형태에 대해 도면을 참조하면서 설명한다.Hereinafter, preferred embodiments of the wafer processing method of the present invention will be described with reference to the drawings.
도 1 에는, 본 발명의 웨이퍼의 가공 방법에 의해 가공이 실시되는 웨이퍼 (2) 가 나타나 있다. 원반상의 웨이퍼 (2) 의 표면 (2a) 은, 격자상의 분할 예정 라인 (4) 에 의해 복수의 사각형 영역으로 구획되고, 복수의 사각형 영역의 각각에는 디바이스 (6) 가 형성되어 있다. 또, 웨이퍼 (2) 의 외주에는, 웨이퍼 (2) 의 결정 방위를 나타내는 노치 (8) 가 형성되어 있다. 그리고, 도시된 실시형태의 웨이퍼의 가공 방법에서는, 먼저, 도 1 에 나타내는 바와 같이, 웨이퍼 (2) 의 표면 (2a) 에, 디바이스 (6) 를 보호하기 위한 보호 테이프 (10) 를 배치 형성하는 보호 테이프 배치 형성 공정을 실시한다.In Fig. 1, a
보호 테이프 배치 형성 공정을 실시한 후, 척 테이블에서 웨이퍼 (2) 의 보호 테이프 (10) 측을 유지하고, 웨이퍼 (2) 의 이면 (2b) 에 가공을 실시하는 이면 가공 공정을 실시한다. 도시된 실시형태의 이면 가공 공정에서는, 도 2 에 일부를 나타내는 연삭 장치 (12) 를 사용하여 이면 연삭 가공을 실시한다. 또한, 이면 가공 공정에서는, 연마 장치 (도시하지 않음) 를 사용하여 웨이퍼 (2) 의 이면 (2b) 을 연마하는 이면 연마 가공이나, 레이저 가공 장치 (도시하지 않음) 를 사용하여 웨이퍼 (2) 의 이면 (2b) 으로부터 레이저 광선을 조사하여 웨이퍼 (2) 에 가공을 실시하는 레이저 가공을 실시해도 된다.After performing the protective tape arrangement forming step, a back surface processing step of holding the
도 2 를 참조하여 연삭 장치 (12) 에 대해 설명한다. 연삭 장치 (12) 는, 웨이퍼 (2) 를 흡인 유지하는 회전 가능한 원 형상의 척 테이블 (14) 과, 척 테이블 (14) 에 유지된 웨이퍼 (2) 의 이면 (2b) 을 연삭하는 연삭 수단 (16) 을 구비한다.The
척 테이블 (14) 의 상단 부분에는, 흡인 수단 (도시하지 않음) 에 접속된 다공질의 흡착 척 (도시하지 않음) 이 배치되고, 척 테이블 (14) 에 있어서는, 흡인 수단에 의해 흡착 척의 상면에 흡인력을 생성함으로써 흡착 척의 상면에 실린 웨이퍼 (2) 를 흡인 유지하도록 되어 있다. 또, 척 테이블 (14) 은, 척 테이블 (14) 의 직경 방향 중심을 지나 상하 방향으로 연장되는 축선을 회전 중심으로 하여 척 테이블용 모터 (도시하지 않음) 에 의해 회전된다.At the upper end of the chuck table 14, a porous adsorption chuck (not shown) connected to a suction means (not shown) is disposed, and in the chuck table 14, a suction force is applied to the upper surface of the adsorption chuck by a suction means. The
연삭 수단 (16) 은, 스핀들용 모터 (도시하지 않음) 에 연결되고, 또한 상하 방향으로 연장되는 스핀들 (18) 과, 스핀들 (18) 의 하단에 고정된 원판상의 휠 마운트 (20) 를 포함한다. 휠 마운트 (20) 의 하면에는 볼트 (22) 에 의해 환상의 연삭 휠 (24) 이 고정되어 있다. 연삭 휠 (24) 의 하면의 외주 가장자리부에는, 둘레 방향으로 간격을 두고 환상으로 배치된 복수의 연삭 지석 (26) 이 고정되어 있다.The grinding means 16 includes a
도 2 를 참조하여 설명을 계속하면, 이면 가공 공정에서는, 먼저, 웨이퍼 (2) 의 이면 (2b) 을 위를 향하게 함과 함께 보호 부재 (10) 측을 아래를 향하게 하여, 척 테이블 (14) 의 상면에서 웨이퍼 (2) 를 흡인 유지한다. 이어서, 상방에서 보아 반시계 방향으로 소정의 회전 속도 (예를 들어 300 rpm) 로 척 테이블 (14) 을 척 테이블용 모터로 회전시킨다. 또, 상방에서 보아 반시계 방향으로 소정의 회전 속도 (예를 들어 6000 rpm) 로 스핀들 (18) 을 스핀들용 모터로 회전시킨다. 이어서, 연삭 장치 (12) 의 승강 수단 (도시하지 않음) 에 의해 스핀들 (18) 을 하강시켜, 웨이퍼 (2) 의 이면 (2b) 에 연삭 지석 (26) 을 접촉시킨다. 웨이퍼 (2) 의 이면 (2b) 에 연삭 지석 (26) 을 접촉시킨 후에는 소정의 연삭 이송 속도 (예를 들어 1.0 ㎛/s) 로 스핀들 (18) 을 하강시킨다. 이로써, 웨이퍼 (2) 의 이면 (2b) 을 연삭하여 웨이퍼 (2) 를 원하는 두께로 박화 (薄化) 할 수 있다. 또한, 도 2(b) 에는, 이면 가공 공정을 실시한 것에 의해, 웨이퍼 (2) 의 이면 (2b) 에 있어서, 웨이퍼 (2) 의 직경 방향 중심으로부터 방사상으로 복수의 호상 (弧狀) 연삭흔 (28) 이 발생된 상태가 나타나 있다.Continuing the description with reference to FIG. 2, in the back surface processing step, first, the
이면 가공 공정을 실시한 후, 웨이퍼 (2) 의 표면 (2a) 으로부터 보호 테이프 (10) 를 박리하는 보호 테이프 박리 공정을 실시한다. 보호 테이프 박리 공정에서는, 먼저, 도 3(a) 에 나타내는 바와 같이, 노치 (8) 가 형성된 영역의 보호 테이프 (10) 에 대해, 장방 형상의 박리용 테이프 (30) 의 길이 방향 일단측을 압착한다. 이어서, 도 3(b) 에 나타내는 바와 같이, 박리용 테이프 (30) 의 길이 방향 타단측을 파지하여, 박리용 테이프 (30) 를 도 3(b) 에 화살표 A 로 나타내는 방향 (웨이퍼 (2) 의 직경 방향 중심과 노치 (8) 를 연결하는 웨이퍼 (2) 의 직경 방향) 으로 박리용 테이프 (30) 를 잡아당긴다. 그렇게 하면, 노치 (8) 를 덮는 보호 테이프 (10) 는 웨이퍼 (2) 로부터 박리된 상태로 되어 있기 때문에, 노치 (8) 를 덮는 보호 테이프 (10) 가, 웨이퍼 (2) 의 표면 (2a) 으로부터 보호 테이프 (10) 를 박리하는 계기가 되어, 도 3(c) 및 도 3(d) 에 나타내는 바와 같이, 웨이퍼 (2) 의 표면 (2a) 으로부터 보호 테이프 (10) 를 용이하게 박리할 수 있다.After performing the back surface processing step, the protective tape peeling step of peeling the
또, 보호 테이프 박리 공정에 있어서는, 도 4(a) 에 나타내는 바와 같이, 웨이퍼 (2) 를 수용하는 원형의 개구부 (32a) 를 갖는 환상의 프레임 (32) 의 개구부 (32a) 에 웨이퍼 (2) 를 위치시켜, 웨이퍼 (2) 의 이면 (2b) 과 프레임 (32) 을 원형의 다이싱 테이프 (34) 에 첩착하고, 그 후, 도 4(b) 내지 도 4(d) 에 나타내는 바와 같이, 웨이퍼 (2) 의 표면 (2a) 으로부터 보호 테이프 (10) 를 박리하도록 해도 된다.In addition, in the protective tape peeling step, as shown in Fig. 4(a), the
2 : 웨이퍼
2a : 웨이퍼의 표면
2b : 웨이퍼의 이면
4 : 분할 예정 라인
6 : 디바이스
8 : 노치
10 : 보호 테이프
30 : 박리용 테이프
32 : 프레임
32a : 개구부
34 : 다이싱 테이프2: wafer
2a: the surface of the wafer
2b: the back side of the wafer
4: Line to be divided
6: device
8: notch
10: protective tape
30: peeling tape
32: frame
32a: opening
34: dicing tape
Claims (3)
웨이퍼의 표면에 보호 테이프를 배치 형성하는 보호 테이프 배치 형성 공정과,
척 테이블에서 웨이퍼의 보호 테이프측을 유지하고, 웨이퍼의 이면에 가공을 실시하는 이면 가공 공정과,
웨이퍼의 표면으로부터 보호 테이프를 박리하는 보호 테이프 박리 공정을 포함하고,
그 보호 테이프 박리 공정에 있어서, 노치가 형성된 영역의 보호 테이프에 대해 박리용 테이프를 압착하고 박리용 테이프에 의해 보호 테이프를 웨이퍼의 표면으로부터 박리하는, 웨이퍼의 가공 방법.A wafer processing method for processing a wafer in which a plurality of devices are partitioned by a line to be divided and formed on a surface and a notch indicating a crystal orientation is formed on an outer circumference thereof,
A protective tape batch forming process of placing and forming a protective tape on the surface of the wafer,
A back surface processing step of holding the protective tape side of the wafer on the chuck table and processing the back surface of the wafer;
Including a protective tape peeling step of peeling the protective tape from the surface of the wafer,
In the protective tape peeling step, the peeling tape is pressed against the protective tape in the notched region, and the protective tape is peeled off the surface of the wafer with the peeling tape.
그 이면 가공 공정에는, 연삭 가공, 연마 가공, 레이저 가공이 포함되는, 웨이퍼의 가공 방법.The method of claim 1,
The processing method of a wafer includes grinding processing, polishing processing, and laser processing in the back surface processing step.
그 보호 테이프 박리 공정에 있어서, 웨이퍼를 수용하는 개구부를 갖는 프레임의 그 개구부에 웨이퍼를 위치시켜 웨이퍼의 이면과 프레임을 다이싱 테이프에 첩착하고, 그 후, 웨이퍼의 표면으로부터 보호 테이프를 박리하는, 웨이퍼의 가공 방법.The method of claim 1,
In the protective tape peeling step, the wafer is placed in the opening of the frame having the opening for receiving the wafer, the back surface of the wafer and the frame are adhered to the dicing tape, and then the protective tape is peeled from the surface of the wafer, Wafer processing method.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2019-027489 | 2019-02-19 | ||
JP2019027489A JP2020136463A (en) | 2019-02-19 | 2019-02-19 | Processing method of wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20200101282A true KR20200101282A (en) | 2020-08-27 |
Family
ID=72126031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200008309A KR20200101282A (en) | 2019-02-19 | 2020-01-22 | Processing method of a wafer |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2020136463A (en) |
KR (1) | KR20200101282A (en) |
CN (1) | CN111584394A (en) |
TW (1) | TW202032641A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113013080A (en) * | 2021-02-24 | 2021-06-22 | 中芯集成电路制造(绍兴)有限公司 | Film uncovering method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005086074A (en) | 2003-09-10 | 2005-03-31 | Disco Abrasive Syst Ltd | Method for transferring semiconductor wafer |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09115863A (en) * | 1995-10-23 | 1997-05-02 | Oki Electric Ind Co Ltd | Method and apparatus for adhering surface protective tape |
JP2004128147A (en) * | 2002-10-01 | 2004-04-22 | Nitto Denko Corp | Method and device for removing protection tape from semiconductor wafer |
JP4612453B2 (en) * | 2005-03-30 | 2011-01-12 | 株式会社タカトリ | Method and apparatus for applying tape to wafer |
JP5601071B2 (en) * | 2010-07-30 | 2014-10-08 | トヨタ自動車株式会社 | How to peel off the protective tape |
US10262885B2 (en) * | 2012-08-31 | 2019-04-16 | Semiconductor Technologies & Instruments Pte Ltd | Multifunction wafer and film frame handling system |
JP6301685B2 (en) * | 2014-03-04 | 2018-03-28 | 株式会社ディスコ | Protective tape peeling apparatus and protective tape peeling method |
JP6649308B2 (en) * | 2017-03-22 | 2020-02-19 | キオクシア株式会社 | Semiconductor device and manufacturing method thereof |
JP6938212B2 (en) * | 2017-05-11 | 2021-09-22 | 株式会社ディスコ | Processing method |
-
2019
- 2019-02-19 JP JP2019027489A patent/JP2020136463A/en active Pending
-
2020
- 2020-01-22 KR KR1020200008309A patent/KR20200101282A/en not_active Application Discontinuation
- 2020-02-14 CN CN202010095180.1A patent/CN111584394A/en active Pending
- 2020-02-17 TW TW109104956A patent/TW202032641A/en unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005086074A (en) | 2003-09-10 | 2005-03-31 | Disco Abrasive Syst Ltd | Method for transferring semiconductor wafer |
Also Published As
Publication number | Publication date |
---|---|
TW202032641A (en) | 2020-09-01 |
JP2020136463A (en) | 2020-08-31 |
CN111584394A (en) | 2020-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8029335B2 (en) | Wafer processing method | |
US8513096B2 (en) | Wafer dividing method | |
KR20160033631A (en) | Wafer processing method | |
JP2011124266A (en) | Method of processing wafer | |
KR20150131963A (en) | Wafer processing method | |
JP2010186971A (en) | Wafer processing method | |
KR101779622B1 (en) | Method for grinding piece to be processed | |
CN107808898B (en) | Wafer and wafer processing method | |
KR20210075049A (en) | Wafer processing method and intermediate member | |
JP2019220632A (en) | Processing method for work piece | |
TWI263556B (en) | Backside polishing method of semiconductor wafer | |
KR20200101282A (en) | Processing method of a wafer | |
JP2012222310A (en) | Method for processing wafer | |
US9929052B2 (en) | Wafer processing method | |
JP7313775B2 (en) | Wafer processing method | |
JP2021005621A (en) | Wafer processing method | |
JP7355568B2 (en) | Wafer processing method | |
US10933503B2 (en) | Workpiece grinding method | |
JP7321848B2 (en) | Wafer processing method | |
JP2021044373A (en) | Processing method of wafer | |
US20220063059A1 (en) | Grinding wheel and wafer grinding method | |
JP7413032B2 (en) | Wafer processing method | |
KR20230163297A (en) | Method of processing wafer and support table | |
JP7455470B2 (en) | Wafer processing method | |
JP5441579B2 (en) | Workpiece support sheet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal |