KR20200074983A - 적층 제조 기술 마이크로파 수직 론치 - Google Patents

적층 제조 기술 마이크로파 수직 론치 Download PDF

Info

Publication number
KR20200074983A
KR20200074983A KR1020207014893A KR20207014893A KR20200074983A KR 20200074983 A KR20200074983 A KR 20200074983A KR 1020207014893 A KR1020207014893 A KR 1020207014893A KR 20207014893 A KR20207014893 A KR 20207014893A KR 20200074983 A KR20200074983 A KR 20200074983A
Authority
KR
South Korea
Prior art keywords
substrate
hole
electrical
circuit configuration
signal
Prior art date
Application number
KR1020207014893A
Other languages
English (en)
Inventor
엔드류 알. 사우스워스
토마스 브이. 시키나
존 피. 헤이븐
제임스 이. 베네딕트
케빈 윌더
Original Assignee
레이던 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이던 컴퍼니 filed Critical 레이던 컴퍼니
Publication of KR20200074983A publication Critical patent/KR20200074983A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Paper (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

신호 트레이스 라인(또는 스트립 라인)과 같은, 기판 사이에 적어도 부분적으로 인캡슐레이션(예컨대, 샌드위치) 되는 전기 컴포넌트에 대한 액세스를 제공하기 위해 기판을 통과하여 배치된 홀을 포함하는 회로 보드를 위한 전자기 회로 구조 및 방법이 제공된다. 전기 컴포넌트는 홀과 실질적으로 정렬된 부분을 포함하고, 전기 전도체는 홀 내에 배치된다. 전기 전도체는 전기 컴포넌트의 부분에 납땜 된다.

Description

적층 제조 기술 마이크로파 수직 론치
본 발명은 적층 제조 기술 마이크로파 수직 론치(microwave vertical launch)에 관한 것이다.
본 출원은 35 U.S.C. § 119(e)에 의해 진행중인 2017 년 11 월 10 일에 출원된 "나선형 안테나 및 관련 제조 기술(SPIRAL ANTENNA 및 RELATED FABRICATION TECHNIQUES)"이라는 미국 특허 가출원 번호 62/584,260, 2017 년 11 월 10 일에 출원된 "적층 제조 기술(AMT) 낮은 프로파일 방사기(ADDITIVE MANUFACTURING TECHNOLOGY(AMT) LOW PROFILE RADIATOR)"라는 미국 특허 가출원 번호 62/584,264, 2018 년 2 월 28 일에 출원된 "SNAP-RF 상호 연결(SNAP-RF INTERCONNECTIONS)"이라는 미국 특허 가출원 번호 62/636,364 및 2018 년 2 월 28 일에 출원된 "적층 제조 기술(AMT) 낮은 프로파일 신호 분배기(ADDITIVE MANUFACTURING TECHNOLOGY(AMT) LOW PROFILE SIGNAL DIVIDER)"라는 미국특허 가출원 번호 62/636,375는 각각 모든 목적을 위해 그 전문이 본원에 참조로 포함된다.
무선 주파수(RF) 및 전자기 회로는 종래의 인쇄 회로 보드(PCB) 프로세스를 사용하여 제조될 수 있다. 일부 RF 및 전자기 회로는 예를 들어 회로의 한 층으로부터 다른 층으로 신호를 전달하기 위해 회로 보드와 같은 회로의 층(예를 들어, 라미네이트, 기판 등) 사이의 상호 접속을 포함할 수 있다. 종래의 PCB 제조 공정은 비아와 같은 층 사이에 전기 전도체를 제공하기 위한 전기 도금 공정을 포함할 수 있으며, 비아는 위험한 물질의 배스(bath)를 포함하여 다수의 상이한 단계를 필요로 할 수 있고, 더 높은 비용과 더 느린 처리 시간이 소요되는 다수의 반복, 많은 노력 등을 필요로 할 수 있다. 또한, 종래의 PCB 제조 공정은 신호 트레이스 치수 및 전도체 사이의 유전체 재료의 치수(예를 들어, 유전체 두께, 비아 간의 간격 등)와 같은 작은 구성 크기를 허용하는 능력이 제한적이며, 이에 의해 그러한 장치에 의해 지원될 수 있는 최고 주파수 신호의 범위를 제한한다.
본 명세서에 설명된 양태 및 실시예는 회로의 층 사이(예를 들어, 수직으로)에서 전기 신호, 특히 무선 주파수 신호를 전달하기 위한 단순화된 회로 구조 및 그 제조 방법을 제공한다. 본 명세서에 기술된 것과 일치하는 회로의 다양한 실시예는 예를 들어 라미네이트(laminate) 또는 유전체 기판(dielectric substrate)으로 구성될 수 있고, 회로 구성(circuit feature), 신호 층(signal layer), 접지면(ground plane) 또는 그 사이의 다른 회로 구조(circuit structure)를 가질 수 있다. 또한, 다양한 신호 전도체(signal conductor) 및 회로 구조가 종래 기술보다 더 간단하고 더 작은 특징 크기로 제조될 수 있다. 이러한 회로 구조는 종래의 마이크로파 범위뿐만 아니라 밀리미터파 범위로의 고주파 동작에 적합하다. 본 명세서에 기술된 회로, 구조 및 제조 방법은 더 작은 크기 및 더 높은 주파수 동작을 달성하기 위해 절삭(subtractive) 및 적층(additive) 제조 기술(manufacturing technology)을 사용한다.
일 양태에 다르면, 회로 보드는 제1 표면(first surface)을 갖는 제1 기판(first substrate), 제2 표면(second surface)을 갖는 제2 기판(second substrate); 제1 표면을 향하는 제2 표면, 제1 기판을 통과하여 배치된 홀(hole)(예를 들어, 홀은 제1 표면에 실질적으로 수직일 수 있다), 제1 표면 및 제2 표면 각각에 인접하게 배치된 전기 컴포넌트(electrical component) - 전기 컴포넌트는 제1 기판과 제2 기판 사이에 적어도 부분적으로 인캡슐레이션(encapsulate)(예를 들어, 샌드위치 된) 되고, 전기 컴포넌트는 홀과 실질적으로 정렬된 부분을 가짐 -, 및 홀 내에 배치된 전기 전도체(electrical conductor) - 전기 전도체는 제1 단자 단부(first terminal end) 및 제2 단자 단부(second terminal end)를 가지며, 제1 단자 단부는 전기 컴포넌트의 부분에 납땜 됨 - 를 포함한다.
특정 실시예에서, 전기 전도체는 솔리드 와이어(solid wire)이다. 솔리드 와이어는 구리 와이어 일 수 있다.
일부 실시예는 제1 표면 및 제2 표면 각각에서 직접 또는 간접적으로, 제1 기판을 제2 기판에 접합하도록 구성된 접합 재료(bonding material)를 포함한다. 따라서, 제1 및 제2 기판은 전기 컴포넌트를 실질적으로 인캡슐레이션 하기 위해 함께 접합될 수 있다. 전기 컴포넌트의 다양한 부분은 다양한 실시예에서 제1 기판 및/또는 제2 기판 중 하나 이상에서 외부로 연장될 수 있다.
특정 실시예에 따르면, 전기 컴포넌트는 전기 전도성 재료로 형성된 신호 트레이스 라인(signal trace line)이고, 홀과 실질적으로 정렬된 부분은 홀을 덮는 단자를 형성한다. 일부 실시예에서, 신호 트레이스 라인은 무선 주파수 신호에 대한 입력 또는 출력을 제공할 수 있고, 하나 이상의 제1 기판 및/또는 제2 기판에서 외부로 연장될 수 있다.
다양한 실시예는 전기 전도체의 제2 단자 단부에 납땜 된 부분을 갖는 제2 전기 컴포넌트를 포함한다. 일부 실시예에서, 제2 전기 컴포넌트는 신호 단자(signal terminal), 전기 커넥터(electrical connector), 케이블 및 전자기 방사기(electromagnetic radiator) 중 하나 일 수 있다. 제2 전기 컴포넌트는 제3 표면에 표면 장착될 수 있다. 일부 실시예에서, 제2 전기 컴포넌트는 2 개의 기판 사이에 실질적으로 인캡슐레이션 될 수 있고, 이들 중 어느 것도 제1 기판 또는 제2 기판 중 하나 일 수 있다.
일부 실시예는 제2 기판의 대향 표면(opposing surface)에 인접하여 배치된 접지면을 더 포함하고, 접지면은 신호 트레이스 라인에 전자기 경계 조건(electromagnetic boundary condition)을 제공하도록 구성된다.
다른 양태에 따르면, 전자기 회로의 제조 방법이 제공된다. 방법은 제1 기판 또는 제2 기판 중 적어도 하나의 표면 상에 회로 구성(circuit structure)을 제공하는 단계, 제1 기판 또는 제2 기판 중 적어도 하나에 홀을 형성하는 단계 - 홀은 회로 구성의 일부와 실질적으로 정렬되도록 위치됨 -, 적어도 하나의 전기 전도체 및 회로 구성의 일부에 땜납(solder)을 적용하는 단계, 제1 기판을 제2 기판에 직접 또는 간접적으로 접합시키는 단계 - 제1 기판과 제2 기판의 접합된 배향은 제1 기판과 제2 기판 사이의 회로 구성을 적어도 부분적으로 인캡슐레이션 하고 홀을 상기 회로 구성의 부분과 실질적으로 정렬시키도록 구성되고, 홀은 회로 구성의 일부에 대한 액세스를 제공하도록 위치됨 -; 홀에 전기 전도체를 삽입하는(inserting) 단계; 및 전기 전도체와 회로 구성의 부분 사이에 전기적 연결을 형성하기 위하여 땜납을 리플로우(reflow) 하는 단계를 포함한다.
특정 실시예에서, 홀에 전기 전도체를 삽입하는 단계는 홀에 솔리드 와이어 세그먼트를 삽입하는 단계를 포함한다. 와이어는 구리 일 수 있다.
다양한 실시예에서, 표면 상에 회로 구성을 제공하는 단계는 회로 구성을 형성하기 위하여 표면으로부터 전기 전도성 재료를 밀링(milling) 하여 회로 구성을 형성하는 단계를 포함한다. 회로 구성을 형성하기 위해 표면으로부터 전기 전도성 재료를 밀링 하는 단계는 신호 트레이스 라인을 형성하기 위해 전기 전도성 재료를 밀링 하는 단계를 포함할 수 있다.
다양한 실시예에 따르면, 회로 구성은 제1 회로 구성이고 및 홀의 대향하는 개구와 실질적으로 정렬되도록 배치된 제2 부분(second portion)을 갖는 제2 회로 구성을 제공하는 단계, 및 전기 전도체와 제2 부분 사이의 전기적 연결을 형성하기 위해 땜납을 적용하는 단계를 더 포함한다. 일부 실시예에서, 제2 회로 구성을 제공하는 단계는 전자기 방사기를 형성하기 위해 전기 전도성 재료를 밀링 하는 단계를 포함한다. 일부 실시예에서, 제2 회로 구성을 제공하는 단계는 전기 전도성 재료를 밀링 하여 전기 커넥터 또는 전기 케이블 중 적어도 하나에 결합되도록 구성된 신호 단자 패드를 형성하는 단계를 포함한다.
다른 양태에 따르면, 회로 보드(circuit board)는 제2 유전체 기판(second dielectric substrate)에 직접 또는 간접적으로 접합된 제1 유전체 기판(first dielectric substrate), 내부 표면(interior surface)에 인접하게 배치된 전기 전도성 물질(electrically conductive material)로 형성된 신호 트레이스 라인 - 내부 표면은 제1 유전체 기판과 상기 제2 유전체 기판 사이에 있음 -, 제2 유전체 기판을 통과하여 배치된 홀 - 홀은 신호 트레이스 라인의 부분과 실질적으로 정렬됨 -, 홀 내에 배치된 전기 전도체, 및 전기 전도체의 제1 단자 단부와 신호 트레이스 라인의 부분 사이에 형성된 땜납 조인트를 포함하여 제공된다.
일부 실시예에서, 전기 전도체는 홀의 벽에 대해 느슨한 맞춤을 갖는 솔리드 와이어의 세그먼트이다. 와이어는 구리 일 수 있다.
일부 실시예는 전기 전도체의 제2 단자 단부에 납땜 된 부분을 갖는 전기 컴포넌트 - 전기 컴포넌트는 신호 단자, 전기 커넥터, 케이블 및 전자기 방사기 중 적어도 하나 인 - 를 포함한다. 다양한 실시예에서, 신호 트레이스 라인은 전기 전도체를 통해 전기 컴포넌트로 또는 그로부터 무선 주파수 신호를 전달하도록 구성된다. 다양한 실시예에서, 전기 컴포넌트는 제2 유전체 기판 중 하나의 외부 표면 또는 제2 유전체 기판에 직접 또는 간접적으로 접합된 추가의 기판에 표면 장착된다.
또 다른 양태에서, 예 및 장점이 아래에서 상세하게 논의된다. 본 명세서에 개시된 실시예는 본 명세서에 개시된 원리 중 적어도 하나와 일치하는 임의의 방식으로 다른 실시예와 조합될 수 있으며, "실시예", "일부 실시예", "대체 실시예", "다양한 실시예", "하나의 실시예" 등에 대한 언급은 상호 배타적일 필요는 없으며 설명된 특정 특징, 구조 또는 특성이 적어도 하나의 실시예에 포함될 수 있음을 나타내도록 의도된다. 본 명세서에서 이러한 용어의 출현이 반드시 모두 동일한 실시예를 지칭하는 것은 아니다. 여기에 설명된 다양한 양태 및 실시예는 설명된 방법 또는 기능 중 임의의 것을 수행하기 위한 수단을 포함할 수 있다.
적어도 하나의 실시예의 다양한 양태가 첨부 도면을 참조하여 아래에서 논의되며, 이는 스케일로 도시되지는 않는다. 도면은 다양한 양태 및 실시예의 예시 및 추가 이해를 제공하기 위해 포함되며, 본 명세서에 포함되고 본 명세서의 일부를 구성하지만, 본 개시의 한계의 정의로서 의도된 것은 아니다.
도면에서, 다양한 도면에 예시된 각각의 동일하거나 거의 동일한 구성 요소는 유사한 숫자로 표시될 수 있다. 명확성을 위해, 모든 구성 요소에 모든 구성 요소가 표시되는 것은 아니다. 도면에서:
도 1은 전자기 회로 구조의 일례의 개략도이다;
도 2는 전자기 회로 구조의 다른 예의 개략도이다;
도 3은 도 1의 전자기 회로 구조의 조립 방법의 특정 양태를 도시하는 도 1의 전자기 회로 구조의 분해도이다;
도 4는 도 2의 전자기 회로 구조의 조립 방법의 특정 양태를 도시하는 도 2의 전자기 회로 구조의 분해도이다; 및
도 5는 전자기 회로 구조의 일반화된 조립 방법의 예의 흐름도이다.
본 명세서에 설명된 양태 및 예는 무선 주파수 회로(radio frequency circuit) 실시예를 포함하여 다양한 회로 보드 제조에 적합한 다양한 회로 내의 층간(inter-layer) 신호 전달(signal conveyance)을 제공한다. 본 명세서에 설명된 양태 및 예는 유리하게는 적층 및 절삭 제조 기술(additive and subtractive manufacturing techniques)을 적용하여 층 사이에 신호를 전달하기 위한 구조를 제공하며, 이는 다양한 회로 컴포넌트(circuit component) 또는 구성(feature)으로부터 다른 회로 컴포넌트 또는 구성으로 신호를 전달할 수 있다. 일부 실시예에서, 수직 론치 구조(vertical launch structure)는 신호를 방사기(radiator)(예를 들어, 안테나)에 공급하고, 마찬가지로 방사기로부터 신호를 수신할 수 있으며, 이는 방사기의 어레이의 일부일 수 있다. 일부 실시예에서, 수직 론치 구조는 신호를 커넥터(connector), 도파관(waveguide), 케이블(cable) 등에 공급하여 추가 회로 컴포넌트 또는 구성에 전달될 수 있다. 일부 실시예에서, 수직 론치 구조는 방사기 소자(radiating element)의 어레이를 위한 빔 형성기의 일부일 수 있는 신호 분배기(signal divider)(또는 결합기(combiner))에 신호를 공급(또는 신호를 수신)할 수 있다. 다양한 실시예는 신호를 다양한 다른 회로 컴포넌트 또는 구성(circuit components or features)으로 전달하기 위해 수직 론치 구조를 이용할 수 있다.
본 명세서에 기술된 제조 공정은 적절한 절삭(예를 들어, 밀링(milling), 드릴링(drilling)) 및 적층(예를 들어, 3D 인쇄, 충전(filling)) 제조 장비를 사용하여, 8 내지 75 GHz 이상, 예를 들어 최대 300 GHz 이상의 전자기 신호를 지원할 수 있는 작은 회로 구성을 갖는 그러한 회로 구조의 제조에 특히 적합할 수 있다. 본원에 기술된 시스템 및 방법에 따른 전자기 회로 구조는 밀리미터파 통신(millimeter wave communication), 센싱(sensing), 거리 측정(ranging) 등을 포함하여 28 내지 70 GHz 시스템에서의 적용에 특히 적합할 수 있다. 설명된 양태 및 실시예는 또한 S 밴드(2 - 4 GHz), X 밴드(8 - 12 GHz) 또는 기타와 같은 더 낮은 주파수 애플리케이션에 적합할 수 있다.
본 명세서에서 논의된 방법 및 장치의 실시예는 다음의 설명에서 설명되거나 첨부 도면에 도시된 구성 요소의 구성 및 배열의 세부 사항에 적용되는 것으로 제한되지 않음을 이해해야 한다. 방법 및 장치는 다른 실시예에서 구현될 수 있고 다양한 방식으로 실시되거나 수행될 수 있다. 특정 구현의 예는 단지 예시의 목적으로 여기에 제공되며 제한하려는 것이 아니다. 또한, 본 명세서에서 사용된 어구 및 용어는 설명을 위한 것이며 제한적인 것으로 간주되어서는 안된다. "포함하는(including)", "포함하는(comprising)", "갖는(having)", "함유하는(containing)", "관련하는(involving)" 및 이들의 변형의 본원에서의 사용은 이후에 열거된 항목 및 그의 등가물뿐만 아니라 추가의 항목을 포함하는 것으로 의도된다. "또는"에 대한 언급은 "또는"을 사용하여 기술된 임의의 용어가 설명된 단일 용어, 하나 이상, 및 모든 용어를 나타낼 수 있도록 포괄적인 것으로 해석될 수 있다. 전방 및 후방, 좌측 및 우측, 꼭대기 및 바닥, 상부 및 하부, 단부, 면(side), 수직 및 수평 등에 대한 언급은 설명의 편의를 위해 의도된 것이며, 본 시스템 및 방법 또는 그 구성 요소를 하나의 위치 또는 공간 방향에 제한하려는 것이 아니다.
본 명세서에서 사용되는 용어 "무선 주파수(radio frequency)"는 문맥 상 명시적으로 언급되고/되거나 구체적으로 지시되지 않는 한, 특정 주파수, 주파수 범위, 대역, 스펙트럼 등으로 제한되지 않는다. 유사하게, 용어 "무선 주파수 신호" 및 "전자기 신호"는 상호 교환적으로 사용되며 임의의 특정 구현을 위해 정보 전달 신호의 전파를 위해 다양한 적합한 주파수의 신호를 지칭할 수 있다. 이러한 무선 주파수 신호는 일반적으로 킬로 헤르츠(kHz) 범위의 주파수에 의해 로우 엔드(low end)에서 바인딩 될 수 있고, 최고 수백 기가 헤르츠(GHz)의 주파수에 의해 하이 엔드(high end)에서 바인딩 될 수 있으며, 마이크로파 또는 밀리미터파의 범위의 신호를 명시적으로 포함한다. 일반적으로, 본 명세서에 기술된 것과 일치하는 시스템 및 방법은 예를 들어, 적외선 신호보다 낮은 주파수의 광학 분야에서 통상적으로 취급되는 것보다 낮은 주파수에서, 비 이온화 방사선(non-ionizing radiation)을 취급하기에 적합할 수 있다.
무선 주파수 회로의 다양한 실시예는 다양한 주파수에서 동작하도록 선택되고/되거나 명목상 제조된 치수로 설계될 수 있다. 적절한 치수의 선택은 일반적인 전자기 원리로부터 얻어질 수 있으며 본 명세서에서는 상세하게 제시되지 않는다.
본 명세서에 기술된 방법 및 장치는 종래의 프로세스보다 더 작은 배열 및 치수를 지원할 수 있다. 종래의 회로 보드는 약 30GHz 미만의 주파수로 제한될 수 있다. 본 명세서에 기술된 방법 및 장치는 보다 적은 비용으로 보다 안전하고 덜 복잡한 제조를 사용하여 더 높은 주파수에서 동작하도록 의도된 무선 주파수 회로에 적합한 더 작은 치수의 전자기 회로의 제조를 허용하거나 수용할 수 있다.
본 명세서에 기술된 것에 따른 전자기 회로 및 제조 방법은 기존 회로 및 방법보다 프로파일이 낮고 비용, 사이클 시간 및 설계 위험이 줄어드는 고주파를 취급할 수 있는 전자기 회로 및 컴포넌트를 생성하기 위한 다양한 적층 및 절삭 제조 기술을 포함한다.
기술의 예는 기존의 PCB 공정에서 허용되는 것보다 훨씬 작은 치수 일 수 있는 신호 트레이스(예를 들어, 신호 전도체, 스트립 라인) 또는 개구를 형성하기 위해 기판의 표면으로부터 전도성 재료의 가공(예를 들어, 밀링(milling) 하는 것, 트렌치를 형성하기 위해 하나 이상의 기판을 가공하는 것, 연속적인 전기 장벽(electric barrier)(예를 들어, 패러데이 벽(Faraday wall))을 형성하기 위해 3 차원 인쇄 기술을 사용하여 트렌치에 인쇄 전도성 잉크를 증착하는 것(예를 들어, 최소 간격을 요구하는 일련의 접지 비아와 반대로), 기판의 일부를 통해 홀을 가공(밀링, 드릴링 또는 펀칭)하여 형성되고 와이어가 배치되는(및/또는 전도성 잉크가 인쇄되는) "수직 론치(vertical launch)" 신호 경로, 기판(또는 대향 기판)의 표면 상에 배치된 신호 트레이스에 대한 전기적 접촉을 만드는 것, 및 3 차원 인쇄 기술을 사용하여 인쇄된 저항성 잉크를 증착하여 저항성 컴포넌트를 형성하는 것을 포함한다.
상기 예시적인 기술 및/또는 다른 것(예를 들어, 납땜 및/또는 땜납 리플 로우) 중 임의의 것이 조합되어 다양한 전자기 컴포넌트 및/또는 회로를 만들 수 있다. 이러한 기술의 양태 및 예는 1 차원에서 전자기 회로를 포함하고 다른 차원의 회로의 다른 층에 대해 수직으로 전자기 신호를 보유 및 전달하기 위해 무선 주파수 상호 연결(interconnect)과 관련하여 여기에서 설명되고 도시된다. 본 명세서에 기술된 기술은 다양한 전자기 컴포넌트, 커넥터, 회로, 조립체(assembly) 및 시스템을 형성하는데 사용될 수 있다.
도 1은 단면 에지 도에서 전자기 회로 구조(electromagnetic circuit structure)(100)의 예를 도시한다. 이는 신호 트레이스(signal trace)(120)(예를 들어, 기판(substrate) 상에 배치된 전도성 라인)로부터 회로 구조(circuit structure)(100)의 다른 층에 배치된 신호 단자(signal terminal)(130)로 무선 주파수 또는 다른 신호와 같은 신호를 전달하도록 구성된 전도체(conductor)(110)를 포함한다. 전도체(110)는 하나 이상의 신호를 신호 단자(130)로부터 신호 트레이스(120)로 동등하게 전달할 수 있고, 다양한 실시예에서 하나 이상의 신호를 동시에(예를 들어, 양방향) 양쪽 방향으로 전달할 수 있다. 전도체(110)는 다양한 전자기 회로 응용에 따라 다양한 목적을 위해 신호 트레이스(120)와 신호 단자(130) 사이에 전기적 연결을 제공할 수 있다. 신호 트레이스(120) 및 신호 단자(130)는 임의의 특정 형태로 제한되도록 의도되지 않으며, 다양한 실시예에서, 다양한 형태 중 임의의 것일 수 있고, 회로 컴포넌트(예를 들어, 방사 요소 또는 안테나와 같은), 단자 패드, 표면 연결 패드(예를 들어, 커넥터 또는 케이블을 표면 장착하기 위한) 일 수 있고, 또는 신호를 다른 컴포넌트 및/또는 그로부터 다른 컴포넌트로 전달하거나 다른 목적과 형태를 취할 수 있는 신호 트레이스 일 수 있다.
다양한 실시예에서, 전도체(110)는 회로 구조(100)의 하나 이상의 기판 및/또는 층의 개구(opening)에 삽입되고, 땜납 조인트(예를 들어, 땜납(solder)(190))의 직접적인 적용 및/또는 하나 이상의 위치 또는 표면에 땜납 범프(예를 들어, 주석 도금)의 적용과 같은 땜납 조인트에 의해, 제조 공정 중 어느 시점에서, 땜납 리플로우 동작에 의해 물리적으로 그리고 전기적으로 고정될 수 있다. 따라서, 전도체(110)는 개구(opening)(홀(hole)) 내부에 압축 또는 강제 끼워 맞춤이 될 필요가 없고, 개구의 벽(들)에 대해 느슨한 끼워 맞춤이 될 수 있다. 도 1의 예에서, 신호 트레이스(120)의 단자 단부는 전도체(110)가 배치된 개구의 일단과 정렬되고, 신호 트레이스(120)의 단자 단부는 전도체(110)가 납땜 될 수 있는 단자 패드이다.
다양한 실시예에서, 전도체(110)를 수용하기 위해 하나 이상의 기판 내의 하나 이상의 개구는 전도체(110)를 수용하기에 적절한 크기의 홀을 밀링 또는 드릴링 함으로써 형성될 수 있다. 전도체(110)는 고체, 중공, 단일 가닥 또는 다중 가닥 일 수 있는 구리 또는 다른 전도성 와이어와 같은 와이어 일 수 있다. 도 1에 도시된 바와 같이, 회로 구조(100)는 신호 트레이스(120)와 신호 단자(130) 사이에 하나 이상의 중간 기판(intermediate substrate)(140, 150)을 포함할 수 있다. 다양한 실시예에서, 전도체(110)를 수용하기 위해 각각의 중간 기판(140, 150)에 홀이 밀링(예를 들어, 드릴링) 될 수 있고, 중간 기판(140, 150)은 서로 접합될 수 있다(예를 들어, 접착제를 통해). 다양한 실시예에서, 밀링 된 홀(들) 및/또는 전도체(110)는 직경이 약 5 밀(mil)(0.005 인치)만큼 작거나, 심지어 적절한 기계 가공 장비를 사용하여 약 2 또는 3 밀(mil) 만큼 작을 수 있다. 또한, 다양한 실시예에서, 신호 트레이스(120)는 기판 상에 배치된 전기 도금된 구리 층과 같은 전도성 층을 밀링 하여 형성될 수 있고, 폭이 약 5 밀(mil) 이하 일 수 있다.
다양한 실시예에서, 도 1에 도시된 접지면(160)과 같은 다양한 중간 기판(140, 150) 사이에 회로 컴포넌트, 또는 중간 기판(140, 150)과 같은 다양한 중간 기판 사이에 다른 신호 트레이스 또는 컴포넌트(예를 들어, 저항기, 인덕터, 커패시터, 방사기, 신호 분배기 등)가 있을 수 있다. 도 1에 도시된 신호 트레이스(120), 전도체(110), 신호 단자(signal terminal)(130), 접지면(ground plane)(160) 등은 단지 하나의 가능한 실시예의 단면을 나타낸다. 다양한 실시예는 단순화를 위해 도면에 도시되지 않은 다른 단면 위치(cross-sectional location)(예를 들어, 도면의 평면 내부 또는 외부)에서 추가적인 구성, 컴포넌트 및/또는 구조를 갖는다. 다양한 실시예는 전도체(110)가 신호 전달을 제공할 수 있는 추가의 중간 기판을 가질 수 있다. 따라서, 다양한 실시예는 다층의 유전체, 접지면, 신호 트레이스 및 연관 다른 회로 컴포넌트를 가질 수 있다.
도 1에 도시된 예는, 예를 들어, 기판(substrate)(180)의 대향면(opposing face)에 접지면(170)을 더 포함하여, 신호 트레이스(120)는 한 쌍의 접지면(160, 170)이 제공된다(예를 들어, 도시된 바와 같이 신호 트레이스의 위 및 아래). 예를 들어, 접지면(160, 170)은 각각의 기판(예를 들어, 기판(140, 150, 180))의 하나 이상의 표면 상에 배치된 구리와 같은 전기 도금된 재료 일 수 있다. 다양한 실시예에서, 예를 들어, 기판(140, 180)의 재료 및 두께는 신호 트레이스(120)에 의해 전달되는 신호에 대한 특성 임피던스를 유지하도록 선택될 수 있으며, 이 선택은 또한 전달된 신호에 대한 주파수 범위에 기초할 수 있다. 또한, 신호 트레이스(120)의 폭(도시되지 않음)은, 예를 들어 특성 임피던스, 감쇠 등을 유지하기 위해 다양한 신호 주파수의 전달을 위해 선택될 수 있다. 접지면(160, 170)은 신호 트레이스(120)에 의해 전달되는 다양한 신호가 표현될 수 있는 전자기 경계 조건(예를 들어, 접지)을 유지할 수 있다.
일부 실시예에서, 추가 접지면 또는 구조는 도 1의 평면이 아닌 회로 구조(100)에 포함될 수 있다. 예를 들어, 신호 트레이스(120)(예를 들어, 도 1의 평면의 후방 또는 전방, 실질적으로 도 1의 평면에 평행하고 접지면(160, 170)에 수직)의 양측에 하나 이상의 전도성 벽(예를 들어, 패러데이 벽(Faraday wall), 도 1에 대해 수직으로)이 있고 접지면(160)과 접지면(170) 사이에서 연장될 수 있고, 신호 트레이스(120)의 적어도 일부는 신호 트레이스(120)의 길이를 따라 전자기 경계, 예를 들어, 위 및 아래의 접지면(160, 170) 및 패러데이 벽에 의해 4 개의 면에 둘러싸일 수 있다. 예를 들어, 하나 이상의 수직 트렌치(trench)는 접지면(170)으로부터 접지면(160)(도 1과 다른 평면에서)까지 기판(140, 180)을 통해 밀링 될 수 있고, 트렌치는 전도성 재료로 채워질 수 있다. 전도성 잉크로서, 예를 들어 일부 실시 형태에서 3-D 인쇄될 수 있다. 그러한 패러데이 벽의 전기적 연결은 접지면(160, 170)과 접촉하여 위치된 전도성 잉크를 통해 접지면(160, 170)으로 이루어질 수 있거나(예를 들어, 접지면의 전도체를 천공하지 않고 밀링 된 트렌치) 또는 제조 공정의 납땜 단계에 의해, 또는 두 기술 및/또는 다른 기술의 조합에 의해 형성될 수 있다. 패러데이 벽의 적어도 하나의 예 및 그 제조에 대한 추가 세부 사항은 2018 년 5 월 18 일에 출원된 무선 주파수 회로의 추가 제조 기술(AMT) FARADAY BOUNDARIES IN 2018 년 5 월 18 일에 출원된 미국 가특허 출원 번호 62/673,491에 개시되어 있다. 모든 목적을 위해 본원에 참조로 포함된다.
도 2는 여기에 설명된 양태 및 실시 형태에 따른 전자기 회로 구조(200)의 다른 예를 도시한다. 회로 구조(200)는 도 1의 회로 구조(100)와 유사하다. 그러나 회로 구조(200)의 예에서 전도체(110)는 신호 트레이스(120)와 다른 신호 트레이스(220) 사이에 신호 전달을 제공한다. 다양한 실시예에서, 예를 들어, 신호 트레이스(220) 위에 그리고 접지면(160)으로부터 신호 트레이스(220)의 대향면에 추가 접지면을 제공하기 위해 추가 기판이 기판(150)에 제공되고 접합될 수 있다. 또한, 다양한 실시예는 전술한 바와 같이 신호 트레이스(220)에 의해 전달되는 신호에 추가적인 전자기 경계 조건을 제공하기 위해 하나 이상의 패러데이 벽을 포함할 수 있다.
본 명세서의 양태 및 실시예에 따라 다양한 기판 및 회로 층 사이에 배치된 "수직 론치" 층간 신호 연결을 제공하기 위한 다양한 제조 방법이 도 3 및 도 4와 관련하여 설명된다.
도 3은 회로 구조(100)의 확대도를 도시한다. 다양한 실시예는 구리와 같은 전기 도금된 전도성 재료와 같은 대향면(opposing face) 상에 배치된 전기 전도성 재료를 갖는 기판(180)으로 시작할 수 있다. 신호 트레이스(120)는 과도한 전도성 재료를 밀링 하여 신호 트레이스(120)를 형성함으로써 전도성 재료의 면들 중 적어도 하나로부터 형성될 수 있다. 신호 트레이스(120)는 특정 신호 타입에 적합한 폭으로 밀링 될 수 있으며, 이는 신호 트레이스(120)가 사용될 수 있는 주파수 범위에 부분적으로 기초할 수 있다. 위에서 설명한 것처럼, 기판(180)의 두께 및 재료는 또한 접지면(170)과 조합하여, 예를 들어, 기판(180)의 대향면(opposing face) 상에 배치된 전도성 재료와 같이 신호 트레이스(120)에 의해 전달되는 신호에 대해 특성 임피던스가 유지될 수 있도록 선택될 수 있다. 일부 실시예에서, 땜납 범프(solder bump)(192)는 신호 트레이스(120)의 단자 단부에 적용될 수 있고, 단자 단부의 땜납 주석화 일 수 있다. 대안적으로 또는 추가로, 신호 트레이스(120)의 단자 단부와 접촉하도록 의도된 전도체(110)의 단부에서, 전도체(110)에 땜납 범프 또는 땜납 주석화가 적용될 수 있다.
이어서, 기판(140)은 다양한 유형의 접합 재료(예를 들어, 접착제) 및 접합 방법을 통해 기판(180)에 접합될 수 있다. 다양한 실시예에서, 홀(142)은 신호 트레이스(120)의 단자 단부(및 땜납 범프(192))에 대한 액세스를 제공하기 위해 기판(140)을 통해 밀링 된다. 홀(142)은 기판(140)을 기판(180)에 접합하기 전 또는 후에 밀링 될 수 있다.
기판(150)은 전술한 바와 같이 기판(180)과 유사하게 대향면(opposing face) 상에 배치된 전기 전도성 물질이 제공될 수 있다. 전도성 물질의 일면은 접지면(160)이 될 수 있다. 기판(150)의 대향면(opposing face) 상의 전도성 물질의 일부는 신호 단자(130)가 될 수 있다. 일부 실시예에서, 신호 단자(130)는 기판(150)의 각각의 면으로부터 일부 전도성 물질을 밀링 하여 형성될 수 있다. 다른 실시예에서, 신호 단자(130)는 다른 수단에 의해 형성될 수 있다. 일부 실시예에서, 전술한 바와 같이, 신호 단자(130)는 상이한 구조 및/또는 회로 컴포넌트거나 이를 포함할 수 있다. 예를 들어, 신호 단자(130)는, 예를 들어 전도체(110)에 의해 적절한 신호가 공급될 때 전자기 에너지를 방출하도록 구성된, 선형 또는 나선형 신호 트레이스 같은. 기판(150)의 표면 상에 배치된 다양한 형상 중 임의의 형상을 갖는 방사기 일 수 있다. 다른 실시예에서, 신호 단자(130)는 커넥터 또는 케이블의 표면 장착 지점 일 수 있거나, 예를 들어 회로 구조(200)의 신호 트레이스(220)와 같은 제2 신호 트레이스의 일부이거나 이를 형성할 수 있다. 다양한 실시예에서, 상이한 구조가 도 3에 도시된 신호 단자(130)의 위치에 또는 그 근처에 포함될 수 있으며 전도체(110)와의 적절한 전기적 결합을 위해 구성될 수 있다. "수직 론치" 전도체(110) 및 본 명세서에 기술된 방법은 전도체(110)가 신호를 전달하도록 구성되는 회로 컴포넌트에 의해 제한되도록 의도되지 않는다. 따라서, 신호 트레이스(120) 및 신호 단자(130) 각각은 여기에 설명된 회로 구조 및 방법이 포함할 수 있는 회로 컴포넌트의 예 일뿐이다.
도 3에 도시된 조립 공정의 예를 계속 참조하면, 전도성 물질의 일부(162)는 밀링 되어(예를 들어, 접지면(160)의 일부를 제거), 홀(152)이 기판(150)을 통과하여 밀링 될 수 있다. 홀(152)은 전도체(110)를 수용하여 홀(142)에 대한 액세스를 제공하고, 이를 통해 신호 트레이스(120)(및 포함된 경우 땜납 범프(192))의 단자 단부에 대한 액세스가 제공된다. 밀링 된 부분(162)은 예를 들어 최종 조립시 전도체(110)와 접지면(160) 사이에 전기적 연결이 이루어지지 않도록 전도체(110)와 접지면(160) 사이의 간극을 제공한다.
기판(150)(및/또는 접지면(160)의 외부 표면)은 기판(140)에 접합될 수 있다. 이에 의해 접지면(160)은 기판(140)과 기판(150) 사이에 인캡슐레이션 될 수 있다. 결합되면, 홀(142, 152)은 기판(140, 150)을 통해 실질적으로 연속적인 개구를 형성하여 신호 트레이스(120)(및 땜납 범프(192))의 단자 단부에 대한 액세스를 제공할 수 있다. 전도체(110)는 홀(142, 152)에 삽입될 수 있다. 열(194)(예를 들어, 납땜 툴로부터의)은 전도체(110)의 일 단부와 신호 단자(130) 사이에 안전한 전기적 연결을 형성하기 위해 땜납(190)에 인가될 수 있다. 가해진 열(194)은 전도체(110)를 통해 전도체(110)의 타단으로 전달될 수 있고, 신호 트레이스(120)의 단자 단부에 적용된 땜압 범프(192)를 리플로우 할 수 있거나, 선택적으로, 전도체(110)의 다른 단부에 이전에 적용된 땜납 범프를 리플로우 할 수 있다. 따라서, 리플로우 된 땜납은 신호 트레이스(120)의 단자 단부와 전도체(110) 사이에 안전한 전기적 연결을 형성할 수 있다.
전자기 회로 구조(100)의 상기 제조 방법(또는 조립)에 대한 다수의 변형이 다양한 실시예 중에서 포함될 수 있다. 예를 들어, 기판(140, 150)은 홀(142, 152)을 밀링 하기 이전에 함께 접합될 수 있어서, 단일 홀이 기판(140, 150)의 접합된 조합을 통과하여 밀링 될 수 있다. 더욱이, 기판(180, 140, 150)은 신호 트레이스(120)의 단자 단부에 대한 액세스를 제공하기 위해 기판(140, 150)을 통하여 홀을 밀링 하기 전에 모두 함께 접합될 수 있다. 접지면(160)은 기판(150) 보다는 기판(140) 상에 배치된 전도성 재료로서 형성될 수 있거나, 접지면(160)은 제조 동안, 예를 들어 기판(140, 150) 중 어느 하나 상에 미리 배치되지 않은 각각의 기판(140, 150)에 결합된 라미네이트 층일 수 있다. 다른 실시예에서, 접지면(160)은 제외될 수 있다. 신호 트레이스(120)는 기판(120)이 아닌 기판(140) 상에 배치된 전도성 재료로 형성될 수 있다. 전술한 바와 같이, 땜납 범프는 신호 트레이스(120)에 도시된 땜납 범프(192) 대신에 또는 그에 부가하여 신호 트레이스(120)와 전기적으로 접촉하는 전도체(110) 상에 배치될 수 있다. 당업자는 본 개시의 이점을 이용하여, 여기에 설명된 양태 및 실시예에 따라, 회로의 층 사이에 신호를 전달하도록 구성된 "수직 론치" 전도체를 생성할 수 있는 다양한 구성 요소 및 방법에 대한 다양한 변형을 식별할 수 있다
도 4는 "수직 발사"층간 신호 연결을 제공하기 위한 다양한 제조 방법을 도시하기 위해 회로 구조(200)의 확대도를 도시한다. 다양한 밀링, 납땜 및 삽입(inserting)(예를 들어, 전도체(110)의)은 도 3과 관련하여 위에서 설명한 것과 유사하다. 그러나, 회로 구조(200)는 2 개의 신호 트레이스(120, 220) 사이에서 신호를 전달하도록 구성될 수 있다. 회로 구조(200)의 이 예에서, 신호 트레이스(220)를 형성하는 전도성 재료를 천공(pierce)하지 않는 것이 바람직할 수 있으며, 이는 기판(150)의 표면에서 전도성 재료를 밀링 하여 형성될 수 있다. 따라서, 홀(152)은 신호 트레이스(220)를 지속하지 않고 기판(150)의 일측으로부터 신호 트레이스(220)를 향해 밀링 될 수 있다. 이 예에서와 같이, 신호 트레이스(220)가 기판(150) 상에 배치된 전도성 재료로 형성된다면, 신호 트레이스(220)의 단자 단부에 땜납 범프를 배치하는 것이 불가능할 수 있다. 대신에 설명된대로, 땜납 범프(292)는 최종 조립시 신호 트레이스(220)와 접촉할 전도체(110) 상에 배치될 수 있다. 땜납 리플로우 동작은 도 4에 도시된 구성 요소의 대부분 또는 전부를 가열함으로써 땜납 범프(192, 292)를 리플로우 하여 전도체(110)와 각각의 신호 트레이스(120, 220) 사이의 안전한 전기적 연결을 형성하는 오븐 또는 베이킹 프로세스를 포함할 수 있다.
또한, 도 3과 관련하여 전술한 방법 옵션에서와 같이, 전자기 회로 구조(200)의 제조 방법(또는 조립)에 대한 많은 변형이 다양한 실시예 중에 포함될 수 있다.
예를 들어, 다양한 실시예는 홀(142)을 밀링 하기 전에 기판(140)을 기판(180)에 접합하는 단계를 포함할 수 있다.
기판(150)은 기판(180)에 접합되기 전에 기판(140)에 접합될 수 있으며, 홀(142, 152)은 기판(140, 150)의 결합된 조합을 통과하여 밀링 될 수 있거나, 또는 각각 분리되어 각각의 기판(140, 150)을 통과하여 밀링 될 수 있다.
위와 같이, 당업자는 본 개시의 이점을 이용하여, 여기에 설명된 양태 및 실시예에 따라, 회로의 층 사이에서 신호를 전달하도록 구성된 "수직 론치" 연결을 생성할 수 있는 다양한 구성 요소 및 방법에 대한 추가 변형을 식별할 수 있다.
도 5는 회로의 계층, 예를 들어, 계층 간 접속, 예를 들어, 계층 간 수직 접속 연결을 형성하는 일반화된 방법(500)의 예를 도시한다. 본 명세서의 양태 및 실시예에 따른 것이다. 　회로 구성은 기판 상에 제공되며(블록 510), 회로 구성은 수직 연결이 요구되는 특징이다. 제1 기판에 결합될 다른 기판에서 홀이 밀링 된다(블록 520). 홀은 전기 접속이 이루어질 회로 구성의 일부와 정렬되도록 위치된다. 예를 들어, 회로 구성은 신호 트레이스 라인 일 수 있고, 홀이 정렬되는 부분은 신호 트레이스 라인의 단자 단부 일 수 있다.
홀은 전기 연결부의 일부를 형성하는 전기 전도체를 수용하도록 크기가 정해질 수 있다. 땜납은 전기 전도체 및 회로 구성의 일부(또는 둘 다)에 적용된다(블록 530). 회로 구성, 2 개의 기판 및 전기 전도체는 기판을 접합하고(블록 540), 전기 전도체를 홀에 삽입함으로써(블록 550) 조립되고, 땜납 리플로우 동작이 수행되어(블록 560) 회로 구성의 부분과 전기 전도체 사이를 전기적으로 연결한다. 도 5의 다양한 프로세스 블록들은 다양한 순서로 수행될 수 있으며, 일부 실시예에서, 예를 들어, 다수의 기판 및/또는 수직 론치 연결을 갖는 보다 복잡한 회로를 위해, 다양한 프로세스 블록들이 반복될 수 있다. 전술한 바와 같이, 하나 이상의 홀은 접합 전 또는 후에 밀링 될 수 있고, 땜납은 이러한 공정에서 다양한 적합한 지점에 적용될 수 있고, 회로 특징은 공정에서 상이한 지점에서 형성될 수 있다.
다양한 실시예에서, 접합(bonding)은 가열 공정을 포함할 수 있고, 땜납 리플로우는 일부 실시예에서 동일한 가열 공정으로 달성될 수 있다. 예를 들어, 둘 이상의 기판이 접착제와 결합 물질 사이에 배치되어 접합을 위해 위치 및/또는 정렬될 수 있고, 전기 전도체는 하나 이상의 홀을 통해 삽입될 수 있으며, 이러한 조립체는 가열되어 접합 및 땜납 리플로우를 모두 완료할 수 있다. 일부 실시예에서, 추가의 기판은 가열 전에 위치 및/또는 정렬될 수 있어서, 전기 전도체(도체 또는 다양한 회로 피처의 일부에 땜납 주석으로)가 다층 전자기 회로 구조 내에 배치되거나 인캡슐레이션 될 수 있고, 다양한 층의 접합 및 다양한 땜납 범프/주석의 리플로우는 하나 이상의 가열 단계 또는 공정에 의해 달성될 수 있다.
본 명세서에 설명된 시스템 및 방법의 추가 장점이 실현될 수 있다. 예를 들어, 종래의 PCB 제조는 신호 트레이스의 폭 및 층간 연결을 위한 스루-홀(through-hole)의 직경과 같은 회로 구성 크기에 제한을 가할 수 있으며, 여기에 기술된 시스템 및 방법과 비교하여, 종래에 만들어진 전자기 회로에 적합하도록 최고 주파수를 제한할 수 있다. 그러나, 본 명세서의 양태 및 실시예는 종래의 PCB 제조 기술보다 덜 복잡한 제조 방법을 사용하여 형성된 실질적으로 더 작은 신호 트레이스 및 더 작은 "수직 론치(vertical launch)" 연결을 허용한다.
또한, 기판 두께는 신호 트레이스의 폭과 관련하여(예를 들어, 대향 표면(opposing surface) 상에 배치된 접지면까지의 거리로 인해) 특성 임피던스에 영향을 미치므로, 기존의 PCB 공정에서 요구되는 더 넓은 트레이스는 두꺼운 기판을 선택하게 하며, 이에 따라 회로를 제조할 수 있는 두께를 제한한다. 예를 들어, 종래의 PCB 제조에서 일반적인 권장 사항은 약 60 밀(mil)(.060 인치)의 총 두께를 포함한다. 이에 비해, 절삭 및 적층 제조 기술을 사용하여 기술된 양태 및 실시 형태에 따른 전자기 회로는 약 4.4 밀(mil) 또는 2.7 밀(mil) 또는 그 이하의 폭을 갖는 신호선 트레이스와 함께 약 10 밀(mil) 또는 그 이하의 두께까지 낮은 프로파일을 갖는, 이에 따라 층간 "수직 론치" 연결이 소형 직경을 갖는 회로 기판을 생성할 수 있고, 및 상호 연결 구조는 보드의 표면과 실질적으로 동일 평면에 있다.
다양한 절삭 및 적층 제조 기술을 사용하는 본 명세서에 기술된 양태 및 실시예에 따른 다양한 전자기 회로 및 방법은 접지면과 연결하는 전기적으로 연속적인 구조를 허용한다. 따라서, 전기적으로 연속적인 구조가 제공될 수 있고 하나 이상의 기판을 통해(예를 들어, 기판의 대향 표면 사이에) 수직으로 배치되어 전기장을 한정하는 "패러데이 벽"을 형성한다. 다양한 실시예에서, 이러한 패러데이 벽은 둘 이상의 접지면을 전기적으로 결합할 수 있다. 또한 다양한 실시예에서, 그러한 패러데이 벽은 전자기장을 한정하고 인접 회로 컴포넌트로부터 절연할 수 있다. 일부 실시예에서, 이러한 패러데이 벽은 전자기 신호가 국부적으로 가로 전자기(transverse electric-magnetic)(TEM) 필드, 예를 들어 신호 트레이스 라인을 통한 신호 전파를 TEM 모드로 제한하는 경계 조건을 강제할 수 있다.
다양한 실시예에서, 본 명세서에 기술된 바에 따르는 수직(예를 들어, 층간(inter-layer) 신호 연결을 포함할 수 있고, 및 방사기, 리셉터, 패러데이 벽, 신호 트레이스, 단자 패드, 또는 다른 구성을 포함할 수 있는 하나 또는 임의의 수의 기판 층을 갖는 전자기 회로를 형성하기 위하여, 다양한 절삭(밀링, 드릴링), 적층(인쇄, 충전, 삽입) 및 접착(adherent)(접합(bonding)) 단계는 필요에 따라 납땜 및 리플로우 작업으로 다양한 순서로 수행될 수 있다.
다양한 전자기 회로를 제조하기 위한 일반화된 방법은 회로 구성을 형성하기 위해 기판 상에 배치된 전도성 재료를 밀링 하는 단계, 예를 들어 저항성 잉크로 형성된 저항기와 같은 추가 회로 구성을 인쇄(또는 예를 들어, 3-D 인쇄, 적층 제조 기술을 통해 증착)하는 단계, 필요에 따라 임의의 구성 상에 땜납(solder)을 증착하는 단계, 홀, 공극 또는 트렌치와 같은 개구를 형성하기 위해 전도성 재료(및/또는 전도성 재료)를 통과하는 밀링(또는 드릴링) 단계, 및 예를 들어 여기서 설명한 바와 같은 수직 신호 론치(vertical signal launch)(예를 들어, 구리)를 형성하거나 또는 다른 회로 구조 또는 패러데이 벽을 형성하기 위해, 전도성 재료(전도성 잉크 또는 와이어 전도체와 같은)를 홀, 공극, 트렌치 내로 증착 또는 인쇄(예를 들어, 3-D 인쇄, 적층 제조 기술을 통해)하는 단계를 포함한다. 이러한 단계 중 임의의 단계는 주어진 회로 설계에 대해 필요에 따라 상이한 순서로 수행되거나 반복되거나 생략될 수 있고, 이 같이 층을 쌓아가는 것은 하나의 기판 또는 층을 다음 기판에 접합하기 위한 접합 단계를 포함하고, 필요에 따라 반복 단계를 지속하는 단계를 포함한다. 따라서, 일부 실시예에서, 다수의 기판이 전자기 회로의 제조에 관여할 수 있고, 이 방법은 필요에 따라 추가의 기판을 접합하고, 추가의 밀링 및 충전 작업(milling and filling operation), 및 추가의 납땜 및/또는 리플로우 작업을 포함한다.
적어도 하나의 수직 신호 론치의 실시예의 여러 양태 및 동일하거나 다른 전자기 회로를 제조하는 방법을 설명하였지만, 상기 설명은 두께가 10 밀(mil)(0.010 인치, 254 미크론) 처럼 매우 낮은 프로파일을 갖는 다양한 전자기 회로를 생성하는데 이용될 수 있으며, 사용된 다양한 밀링 및 적층 제조 장비의 공차 및 정확도에 따라 4.4 밀(mil)(111.8 미크론), 2.7 밀(mil)(68.6 미크론) 또는 1.97 밀(mil)(50 미크론) 또는 이하의 좁은 신호 트레이스를 포함할 수 있다. 따라서, 본 명세서에 기술된 것과 일치하는 전자기 회로는, 28GHz 이상 및 최대 70GHz까지 또는 더 높은 주파수를 수용할 수 있는 다양한 실시예에서, X 대역 및 더 높은 주파수에 적합할 수 있다. 일부 실시예는 최대 300 GHz 이상의 주파수 범위에 적합할 수 있다.
또한, 본 명세서에 기술된 것과 일치하는 전자기 회로는 우주 공간 적용에 적합하기에 적당한 경량으로 충분히 낮은 프로파일을 가질 수 있고, 외부 공간에 위치될 때 펴짐에 의해 배치될 접힘 구조를 포함한다.
또한, 본원에 기술된 방법에 따라 제조된 전자기 회로는 가성 화학 물질(caustic chemical), 마스킹, 에칭, 배싱(bathing), 전기 도금(electroplating) 등을 필요로 하지 않으면서 덜 비싸고 더 빠른 프로토 타이핑을 수용한다. 일면 또는 양면에 사전 도금된 전도성 물질이 배치된 단순한 기판은 코어 출발 물질을 형성할 수 있으며, 전자기 회로의 모든 요소는 다양한 밀링(절삭, 드릴링), 충전(적층, 삽입, 전도성 및/또는 저항성 잉크의 프린팅), 및 하나 이상의 기판을 접합시키는 단계에 의해 형성될 수 있다. 간단한 땜납(solder) 리플로우 동작 및 간단한 전도체(예를 들어, 구리 와이어)의 삽입은 본 명세서에 기술된 방법 및 시스템에 의해 수용된다.
또한, 본 명세서에 기술된 방법에 따라 제조된 전자기 회로는 비평면 표면 상에 배치하거나 또는 평면을 요구하는 설계를 수용할 수 있다. 본 명세서 및 다른 것들에 기술된 바와 같은 얇은 낮은 프로파일 전자기 회로는, 예를 들어 애플리케이션을 변경하는 것을 수용하기 위해 다양한 형태를 갖는 전자기 회로를 생성하거나, 표면(예를 들어, 차량)에 일치시키거나 복잡한 어레이 구조를 지지하는, 본 명세서에 기술된 바와 같이 밀링, 충전 및 접합 기술을 사용하여 제조될 수 있다.
적어도 하나의 실시예의 여러 양태를 설명하였지만, 당업자에게는 다양한 변경, 수정 및 개선이 쉽게 이루어질 수 있다는 것을 이해해야 한다. 그러한 변경, 수정 및 개선은 본 개시의 일부로 의도되고 본 개시의 범위 내에 있는 것으로 의도된다. 따라서, 전술한 설명 및 도면은 단지 예일뿐이다.

Claims (20)

  1. 회로 보드에 있어서,
    제1 표면을 갖는 제1 기판;
    제2 표면을 갖는 제2 기판;
    상기 제1 표면을 향하는 상기 제2 표면;
    상기 제1 기판을 통과하여 배치된 홀;
    상기 제1 표면 및 상기 제2 표면 각각에 인접하게 배치된 전기 컴포넌트 - 상기 전기 컴포넌트는 상기 제1 기판과 상기 제2 기판 사이에 적어도 부분적으로 인캡슐레이션 되고, 상기 전기 컴포넌트는 상기 홀과 실질적으로 정렬된 부분을 가짐 -; 및
    상기 홀 내에 배치된 전기 전도체 - 상기 전기 전도체는 제1 단자 단부 및 제2 단자 단부를 가지며, 상기 제1 단자 단부는 상기 전기 컴포넌트의 일부에 납땜 됨 -
    를 포함하는
    장치.
  2. 제1항에 있어서,
    상기 전기 전도체는 솔리드 와이어 인
    장치.
  3. 제1항에 있어서,
    상기 전기 컴포넌트는 전기 전도성 재료로 형성된 신호 트레이스 라인이고, 및 상기 홀과 실질적으로 정렬된 부분은 상기 홀을 덮는 단자를 형성하는
    장치.
  4. 제3항에 있어서,
    상기 전기 전도체의 제2 단자 단부에 납땜 된 부분을 갖는 제2 전기 컴포넌트를
    을 더 포함하는
    장치.
  5. 제4항에 있어서,
    상기 제2 전기 컴포넌트는 신호 단자, 전기 커넥터, 케이블 및 전자기 방사기 중 하나 인
    장치.　
  6. 제5항에 있어서,
    상기 제2 전기 컴포넌트는 제3 표면에 표면 장착되는
    장치.
  7. 제4항에 있어서,
    상기 제2 전기 컴포넌트는 실질적으로 2 개의 기판 사이에 인캡슐레이션 되는
    장치.
  8. 제3항에 있어서,
    상기 제2 기판의 대향 표면에 인접하여 배치된 접지면을 더 포함하고,
    상기 접지면은 상기 신호 트레이스 라인에 전자기 경계 조건을 제공하도록 구성되는
    장치.
  9. 전자기 회로를 제조하는 방법에 있어서,
    상기 방법은:
    제1 기판 또는 제2 기판 중 적어도 하나의 표면 상에 회로 구성을 제공하는 단계;
    상기 제1 기판 또는 상기 제2 기판 중 적어도 하나에 홀을 형성하는 단계 - 상기 홀은 상기 회로 구성의 일부와 실질적으로 정렬되도록 위치됨 -;
    적어도 하나의 전기 전도체 및 상기 회로 구성의 일부에 땜납을 적용하는 단계;
    상기 제1 기판을 상기 제2 기판에 직접 또는 간접적으로 접합시키는 단계 - 상기 제1 기판과 상기 제2 기판의 접합된 배향은 상기 제1 기판과 상기 제2 기판 사이의 상기 회로 구성을 적어도 부분적으로 인캡슐레이션 하고 상기 홀을 상기 회로 구성의 부분과 실질적으로 정렬시키도록 구성되고, 상기 홀은 상기 회로 구성의 일부에 대한 액세스를 제공하도록 위치됨 -;
    상기 홀에 전기 전도체를 삽입하는 단계; 및
    상기 전기 전도체와 상기 회로 구성의 부분 사이에 전기적 연결을 형성하기 위하여 상기 땜납을 리플로우 하는 단계
    를 포함하는
    방법.
  10. 제9항에 있어서,
    상기 홀에 상기 전기 전도체를 삽입하는 단계는 상기 홀에 솔리드 와이어 세그먼트를 삽입하는 단계
    를 포함하는
    방법.
  11. 제9항에 있어서,
    상기 표면 상에 상기 회로 구성을 제공하는 단계는,
    상기 회로 구성을 형성하기 위하여 상기 표면으로부터 전기 전도성 재료를 밀링 하는 단계를 포함하는
    방법.
  12. 제11항에 있어서,
    상기 회로 구성을 형성하기 위해 상기 표면으로부터 상기 전기 전도성 재료를 밀링 하는 단계는,
    신호 트레이스 라인을 형성하기 위해 상기 전기 전도성 재료를 밀링 하는 단계
    를 포함하는
    방법.
  13. 제9항에 있어서,
    상기 회로 구성은 제1 회로 구성이고 및
    상기 홀의 대향하는 개구와 실질적으로 정렬되도록 배치된 제2 부분을 갖는 제2 회로 구성을 제공하는 단계, 및 상기 전기 전도체와 상기 제2 부분 사이의 전기적 연결을 형성하기 위해 땜납을 적용하는 단계를 더 포함하는
    방법.
  14. 제13항에 있어서,
    상기 제2 회로 구성을 제공하는 단계는,
    전자기 방사기를 형성하기 위해 전기 전도성 재료를 밀링 하는 단계
    를 포함하는
    방법.
  15. 제12항에 있어서,
    상기 제2 회로 구성을 제공하는 단계는,
    전기 전도성 재료를 밀링 하여 전기 커넥터 또는 전기 케이블 중 적어도 하나에 결합되도록 구성된 신호 단자 패드를 형성하는 단계
    를 포함하는
    방법.
  16. 회로 보드에 있어서,
    제2 유전체 기판에 직접 또는 간접적으로 접합된 제1 유전체 기판;
    내부 표면에 인접하게 배치된 전기 전도성 재료로 형성된 신호 트레이스 라인 - 상기 내부 표면은 상기 제1 유전체 기판과 상기 제2 유전체 기판 사이에 있음 -;
    상기 제2 유전체 기판을 통과하여 배치된 홀 - 상기 홀은 상기 신호 트레이스 라인의 부분과 실질적으로 정렬됨 -;
    상기 홀 내에 배치된 전기 전도체; 및
    상기 전기 전도체의 제1 단자 단부와 상기 신호 트레이스 라인의 부분 사이에 형성된 땜납 조인트
    를 포함하는
    장치.
  17. 제16항에 있어서,
    상기 전기 전도체는 상기 홀의 벽에 대해 느슨한 맞춤을 갖는 솔리드 와이어의 세그먼트 인
    장치.
  18. 제16항에 있어서,
    상기 전기 전도체의 제2 단자 단부에 납땜 된 부분을 갖는 전기 컴포넌트 - 상기 전기 컴포넌트는 신호 단자, 전기 커넥터, 케이블 및 전자기 방사기 중 적어도 하나 인 -
    를 더 포함하는
    장치.
  19. 제18항에 있어서,
    상기 신호 트레이스 라인은 상기 전기 전도체를 통해 상기 전기 컴포넌트로 또는 그로부터 무선 주파수 신호를 전달하도록 구성되는
    장치.
  20. 제18항에 있어서,
    상기 전기 컴포넌트는,
    상기 제2 유전체 기판 중 하나의 외부 표면 또는 상기 제2 유전체 기판에 직접 또는 간접적으로 접합된 추가의 기판에 표면 장착되는
    장치.

KR1020207014893A 2017-11-10 2018-11-07 적층 제조 기술 마이크로파 수직 론치 KR20200074983A (ko)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US201762584264P 2017-11-10 2017-11-10
US201762584260P 2017-11-10 2017-11-10
US62/584,260 2017-11-10
US62/584,264 2017-11-10
US201862636375P 2018-02-28 2018-02-28
US201862636364P 2018-02-28 2018-02-28
US62/636,364 2018-02-28
US62/636,375 2018-02-28
US15/988,296 2018-05-24
US15/988,296 US20190150296A1 (en) 2017-11-10 2018-05-24 Additive manufacturing technology microwave vertical launch
PCT/US2018/059625 WO2019094470A1 (en) 2017-11-10 2018-11-07 Additive manufacturing technology microwave vertical launch

Publications (1)

Publication Number Publication Date
KR20200074983A true KR20200074983A (ko) 2020-06-25

Family

ID=66433707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207014893A KR20200074983A (ko) 2017-11-10 2018-11-07 적층 제조 기술 마이크로파 수직 론치

Country Status (8)

Country Link
US (2) US20190150296A1 (ko)
EP (1) EP3707973A1 (ko)
JP (1) JP7297747B2 (ko)
KR (1) KR20200074983A (ko)
CN (1) CN111567151A (ko)
SG (1) SG11202004210QA (ko)
TW (2) TW202344151A (ko)
WO (1) WO2019094470A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020231406A1 (en) * 2019-05-14 2020-11-19 Raytheon Company Flat-wire copper vertical launch microwave interconnection method
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
US11109489B2 (en) * 2019-08-15 2021-08-31 Raytheon Company Apparatus for fabricating Z-axis vertical launch within a printed circuit board
US10631405B1 (en) * 2019-09-20 2020-04-21 Raytheon Company Additive manufacturing technology (AMT) inverted pad interface
US11134575B2 (en) * 2019-09-30 2021-09-28 Gentherm Gmbh Dual conductor laminated substrate
US11653484B2 (en) 2019-11-08 2023-05-16 Raytheon Company Printed circuit board automated layup system
US11606865B2 (en) * 2019-11-08 2023-03-14 Raytheon Company Method for forming channels in printed circuit boards by stacking slotted layers
US11431115B2 (en) * 2020-02-15 2022-08-30 Centipede Systems, Inc. Connectors for interconnecting microelectronic circuits
US11122692B1 (en) * 2020-06-11 2021-09-14 Raytheon Company Preparation of solder bump for compatibility with printed electronics and enhanced via reliability
US11764077B2 (en) * 2021-07-23 2023-09-19 Innolux Corporation Composite layer circuit element and manufacturing method thereof
CN115513662B (zh) * 2022-10-28 2024-04-26 中国电子科技集团公司第二十九研究所 一种曲面天线曲面电阻结构及其原位增材制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812887B2 (ja) * 1985-04-13 1996-02-07 富士通株式会社 高速集積回路パツケ−ジ
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
US6356245B2 (en) * 1999-04-01 2002-03-12 Space Systems/Loral, Inc. Microwave strip transmission lines, beamforming networks and antennas and methods for preparing the same
JP3710652B2 (ja) * 1999-08-03 2005-10-26 三菱電機株式会社 ストリップライン給電装置
JP3487283B2 (ja) * 2000-10-31 2004-01-13 三菱電機株式会社 差動ストリップ線路垂直変換器および光モジュール
US6651322B1 (en) * 2000-12-28 2003-11-25 Unisys Corporation Method of reworking a multilayer printed circuit board assembly
US6593535B2 (en) * 2001-06-26 2003-07-15 Teradyne, Inc. Direct inner layer interconnect for a high speed printed circuit board
JP4059085B2 (ja) * 2003-01-14 2008-03-12 松下電器産業株式会社 高周波積層部品およびその製造方法
US6937120B2 (en) * 2003-04-02 2005-08-30 Harris Corporation Conductor-within-a-via microwave launch
US7315223B2 (en) * 2004-06-30 2008-01-01 Emag Technologies, Inc. Microstrip-to-microstrip RF transition including co-planar waveguide connected by vias
US20060044083A1 (en) * 2004-08-27 2006-03-02 Maksim Kuzmenka Circuit board and method for producing a circuit board
JP4498258B2 (ja) * 2005-10-13 2010-07-07 富士通オプティカルコンポーネンツ株式会社 コイルパッケージ
US7405477B1 (en) * 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
JP2009010004A (ja) * 2007-06-26 2009-01-15 Fujikura Ltd 積層プリント基板とその製造方法
US20100254094A1 (en) * 2007-10-25 2010-10-07 Risato Ohhira High-Frequency Wiring Board and High-Frequency Module That Uses the High-Frequency Wiring Board
CN102595778B (zh) * 2012-03-13 2015-12-16 华为技术有限公司 一种多层印制电路板及其制造方法
JP2014146650A (ja) 2013-01-28 2014-08-14 Murata Mfg Co Ltd 配線基板およびその製造方法
US9374910B2 (en) * 2013-12-31 2016-06-21 International Business Machines Corporation Printed circuit board copper plane repair
US10033080B2 (en) * 2014-05-07 2018-07-24 Alcatel Lucent Electrochromic cell for radio-frequency applications
US9629246B2 (en) * 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
US9893426B2 (en) * 2015-10-26 2018-02-13 Verizon Patent And Licensing Inc. PCB embedded radiator antenna with exposed tuning stub

Also Published As

Publication number Publication date
TW202344151A (zh) 2023-11-01
TWI810219B (zh) 2023-08-01
US20230121347A1 (en) 2023-04-20
CN111567151A (zh) 2020-08-21
SG11202004210QA (en) 2020-06-29
JP2021502707A (ja) 2021-01-28
EP3707973A1 (en) 2020-09-16
JP7297747B2 (ja) 2023-06-26
TW201924499A (zh) 2019-06-16
US20190150296A1 (en) 2019-05-16
WO2019094470A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
US20230121347A1 (en) Additive manufacturing technology microwave vertical launch
CN111788737B (zh) 毫米波传输线架构
US11375609B2 (en) Method of manufacturing radio frequency interconnections
US10813210B2 (en) Radio frequency circuit comprising at least one substrate with a conductively filled trench therein for electrically isolating a first circuit portion from a second circuit portion
US20200367357A1 (en) Flat-wire copper vertical launch microwave interconnection method
US10631405B1 (en) Additive manufacturing technology (AMT) inverted pad interface
US11432408B2 (en) Additive manufactured reactive beamformer
TWI835793B (zh) 射頻電路中之積層製造技術(amt)的法拉第邊界
US11145952B2 (en) Advanced communications array

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2022101002023; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20221104

Effective date: 20230207