CN111567151A - 增材制造技术微波垂直发射 - Google Patents

增材制造技术微波垂直发射 Download PDF

Info

Publication number
CN111567151A
CN111567151A CN201880072745.5A CN201880072745A CN111567151A CN 111567151 A CN111567151 A CN 111567151A CN 201880072745 A CN201880072745 A CN 201880072745A CN 111567151 A CN111567151 A CN 111567151A
Authority
CN
China
Prior art keywords
substrate
circuit
electrical
circuit board
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880072745.5A
Other languages
English (en)
Inventor
A·R·索思沃思
T·V·席基纳
J·P·黑文
J·E·贝内迪克特
K·怀尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of CN111567151A publication Critical patent/CN111567151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders

Abstract

提供了一种用于电路板的电磁电路结构和方法，该电路板包括被设置为穿过基板的孔，以提供到诸如信号迹线(或带状线)这样的至少部分封装(例如，夹在中间)在基板之间的电气部件的通道。所述电气部件包括基本上与所述孔对准的部分，并且电导体被设置在所述孔内。所述电导体被焊接到所述电气部件的所述部分上。

Description

增材制造技术微波垂直发射
相关申请的交叉引用
本申请根据35U.S.C.S 119(e)主张2017年11月10日提交的题为“螺旋天线及相关的制造技术(SPIRAL ANTENNA AND RELATED FABRICATION TECHNIQUES)”的共同待决的美国临时专利申请No.62/584,260、2017年11月10日提交的题为“增材制造技术(AMT)薄型辐射器(ADDITIVE MANUFACTURING TECHNOLOGY(AMT)LOW PROFILE RADIATOR)”的美国临时申请No.62/584,264、2018年2月28日提交的题为“SNAP-RF互连(SNAP-RFINTERCONNECTIONS)”的美国临时申请No.62/636,364、及2018年2月28日提交的题为“增材制造技术(AMT)薄型信号分割器(ADDITIVE MANUFACTURING TECHNOLOGY TECHNOLOGY(AMT)LOW PROFILE SIGNAL DIVIDER)”的美国临时申请No.62/636,375的权益，所述文献均为了所有目的而通过引用合并于此。
背景技术
可以使用常规的印刷电路板(PCB)工艺来制造射频(RF)和电磁电路。一些RF和电磁电路可包括诸如电路板之类的电路的各层(例如，层压板、基板等)之间的互连，例如，以将信号从电路的一层传送到另一层。常规的PCB制造工艺可包括电镀工艺，以在多个层(例如，通孔)之间提供电导体，这可能需要多个不同的步骤，其包括在有害材料中的浸浴(bath)，并且可能需要多次反复、大量的劳动等，所有这些都会导致较高的成本和较慢的周转时间。另外，常规的PCB制造工艺在允许诸如信号迹线尺寸和导体之间的介电材料的尺寸(例如，介电厚度、通孔间的间距(inter-via spacing)等)之类的小的特征尺寸方面的能力有限，从而限制了可由这样的器件支持的最高频率信号的范围。
发明内容
本文描述的各方面和实施例提供简化的电路结构及其制造方法，用于在电路的多个层(例如，垂直)之间传送电信号，尤其是射频信号。与本文描述的电路相符合的电路的各种实施例可由例如层压板或介电基板构成，并且可以在它们之间具有电路特征、信号层、接地层、或其他电路结构。此外，与常规技术相比，可更简单地制造各种信号导体和电路结构并且具有更小的特征尺寸。这样的电路结构适合于在毫米波范围以及常规微波范围内的更高频率操作。本文描述的电路、结构和制造方法使用减材和增材制造技术来实现更小尺寸和更高频率操作。
根据一个方面，提供了一种电路板，所述电路板包括：第一基板，其具有第一表面；第二基板，其具有第二表面；所述第二表面面对所述第一表面；孔，其被设置为穿过所述第一基板(例如，所述孔可以基本垂直于所述第一表面)；电气部件，其被设置在邻近所述第一表面和所述第二表面中的每一个，所述电气部件至少部分地被包封(例如，夹在中间)在所述第一基板和所述第二基板之间，所述电气部件具有与所述孔基本对准的部分；以及电导体，其被设置在所述孔内，所述电导体具有第一端子端部和第二端子端部，所述第一端子端部焊接到所述电气部件的所述部分。
在某些实施例中，所述电导体是实心导线。所述实心导线可以是铜线。
一些实施例包括结合材料(bonding material)，所述结合材料被配置为在第一表面和第二表面中的每一个处直接或间接地将第一基板结合到第二基板。因此，所述第一基板和所述第二基板可被结合在一起以基本上包封所述电气部件。在各种实施例中，所述电气部件的各个部分可延伸到所述第一基板和/或所述第二基板中的一个或多个的外部。
根据某些实施例，所述电气部件是由导电材料形成的信号迹线，并且与所述孔基本上对准的所述部分形成覆盖所述孔的端子。在一些实施例中，所述信号迹线可为射频信号提供输入或输出，并且可延伸到所述第一基板和/或所述第二基板中的一个或多个的外部。
多种实施例包括第二电气部件，该第二电气部件具有焊接到所述电导体的所述第二端子端部的部分。在一些实施例中，所述第二电气部件可以是信号端子、电连接器、电缆和电磁辐射器之一。所述第二电气部件可被表面安装到第三表面。在一些实施例中，第二电气部件可基本上被包封在两个基板之间，这两个基板中的任一个可以是第一基板或第二基板中的一个或者这两个基板可都不是第一基板或第二基板中的一个。
一些实施例包括被设置为邻近第二基板的相反表面的接地平面，该接地平面被配置为向信号迹线提供电磁边界条件。
根据另一方面，提供了一种制造电磁电路的方法。所述方法包括：在第一基板或第二基板中的至少一个的表面上提供电路特征；在所述第一基板或所述第二基板中的至少一个中形成孔，所述孔定位成与所述电路特征的一部分基本上对准；将焊料施加到电导体和所述电路特征的所述部分中的至少一个上；将所述第一基板直接或间接地结合到所述第二基板，所述第一基板和所述第二基板的结合方向被配置为至少部分地包封(例如，夹在中间)所述第一基板和所述第二基板之间的所述电路特征，并且使所述孔与所述电路特征的所述部分基本上对准，所述孔被定位以提供到所述电路特征的所述部分的通道(access)；将所述电导体插入所述孔中；以及使所述焊料回流以在所述电导体与所述电路特征的所述部分的一部分之间形成电连接。
在某些实施例中，将所述电导体插入所述孔中包括将一段实心导线插入所述孔中。所述导线可以是铜。
在各种实施例中，在表面上提供所述电路特征包括从所述表面铣削导电材料以形成所述电路特征。从所述表面铣削导电材料以形成所述电路特征可包括铣削所述导电材料以形成信号迹线。
根据各种实施例，所述电路特征是第一电路特征，并且所述方法还包括提供第二电路特征，所述第二电路特征具有第二部分，所述第二部分被定位成与所述孔的相反开口基本上对准，以及施加焊料以在所述电导体和所述第二部分之间形成电连接。在一些实施例中，提供所述第二电路特征包括铣削导电材料以形成电磁辐射器。在一些实施例中，提供所述第二电路特征包括铣削导电材料以形成信号端子焊盘，所述信号端子焊盘被配置为耦接到电连接器或电缆中的至少一个。
根据另一方面，提供了一种电路板，所述电路板包括：第一介电基板，其直接或间接结合到第二介电基板；信号迹线，其由被配置为邻近内表面的导电材料形成，所述内表面位于所述第一介电基板和所述第二介电基板之间；孔，其被设置为穿过所述第二介电基板，所述孔基本上与所述信号迹线的一部分对准；电导体，其被设置在所述孔内；以及焊点，其形成在所述电导体的第一端子端部和所述信号迹线的所述一部分之间。
在一些实施例中，所述电导体是具有相对于所述孔的壁的松配合的一段实心导线。所述导线可以是铜。
一些实施例包括电气部件，所述电气部件具有焊接到电导体的第二端子端部的一部分，所述电气部件是信号端子、电连接器、电缆和电磁辐射器中的至少一个。在各种实施例中，所述信号迹线被配置为经由所述电导体向所述电气部件传送射频信号或从所述电气部件传送射频信号。在各种实施例中，所述电气部件被表面安装到所述第二介电基板或另一基板之一的外表面上，另一基板直接或间接结合到所述第二介电基板上。
下面将详细讨论其他方面、示例和优点。本文公开的实施例可以以与本文公开的原理中的至少一个一致的任何方式与其他实施例组合，并且对“实施例”、“一些实施例”、“替代实施例”、“各种实施例”、“一个实施例”等的引用不一定是互斥的，而是意在表明所描述的特定特征、结构或特性可被包括在至少一个实施例中。本文出现的此类术语不一定都指同一实施例。本文描述的各个方面和实施例可包括用于执行任何所描述的方法或功能的手段。
附图说明
下面参考附图讨论至少一个实施例的各个方面，这些附图并非旨在按比例绘制。包括附图是为了提供对各个方面和实施例的说明和进一步的理解，并且这些附图被结合在本说明书中并构成本说明书的一部分，但不旨在作为对本申请的限制的定义。在附图中，在各个附图中示出的每个相同或几乎相同的部件可以由相同的数字表示。出于清楚的目的，并非每个部件都可在每个图中被标记。在图中：
图1是电磁电路结构的一个示例的示意图；
图2是电磁电路结构的另一个示例的示意图；
图3是图1的电磁电路结构的分解图，示出了图1的电磁电路结构的组装方法的某些方面；
图4是图2的电磁电路结构的分解图，示出了图2的电磁电路结构的组装方法的某些方面；以及
图5是电磁电路结构的通用组装方法的示例的流程图。
具体实施方式
本文描述的方面和示例提供了各种电路内的层间信号传送，其适合于各种电路板制造，包括射频电路实施例。本文描述的方面和示例有利地应用增材和减材制造技术以提供用于在多个层之间传送信号的结构，其可以将信号从各种电路部件或特征传送到其他电路部件或特征。在一些实施例中，垂直发射结构可将信号馈送到辐射器(例如，天线)，并且同样从辐射器接收信号，其可以是辐射元件的阵列的一部分。在一些实施例中，垂直发射结构可将信号馈送到连接器、波导、电缆等，以被传送到另外的电路部件或特征。在一些实施例中，垂直发射结构可以将信号馈送(或从信号分配器接收信号)到可以是用于辐射元件阵列的波束形成器的一部分的信号分配器(或组合器)。各种实施例可采用垂直发射结构来向各种其他电路部件或特征传送信号。
本文所述的制造工艺可特别适合于使用适合的减材(例如，铣削、钻孔)和增材(例如，3D打印、填充)制造设备来制造具有小的电路特征的电路结构，这样的电路特征能够支持例如在8至75GHz或更大范围内的电磁信号，以及高达300GHz或更大范围内的电磁信号。根据本文描述的系统和方法的电磁电路结构可特别适合于在28至70GHz系统中的应用，包括毫米波通信、传感、测距等。所描述的各方面和实施例也可以适用于例如在S频段(2-4GHz)、X频段(8-12GHz)或其他频段的这样的较低频率的应用。
应当理解的是，本文讨论的方法和装置的实施例在应用上不限于在以下描述中阐述的或在附图中示出的部件的构造和布置的细节。这些方法和装置能够在其他实施例中实现，并且能够以各种方式实施或执行。本文提供的具体实施方式的示例仅用于说明目的，而不旨在进行限制。此外，本文所使用的措词和术语是出于描述的目的，并且不应被视为进行限制。本文使用的“包括”、“包含”、“具有”、“含有”、“涉及”及其变体意在涵盖其后列出的项目及其等同物以及附加项目。对“或”的引用可被解释为包含性的，使得使用“或”描述的任何术语可表示描述的术语中的单个、多于一个以及全部。对前部和后部、左侧和右侧、顶部和底部、上部和下部、端部、侧面、垂直和水平等的任何引用都是为了便于描述，而不是将本系统和方法或其部件限制在任何一个位置或空间方向。
除非上下文明确声明和/或特别指出，否则本文所使用的术语“射频”并不旨在限于特定的频率、频率范围、频带、频谱等。类似地，对于任何特定的实施方式，术语“射频信号”和“电磁信号”可互换使用，并且可指用于信息承载信号的传播的各种适合频率的信号。这样的射频信号通常可在低端由千赫兹(kHz)范围内的频率绑定，并在高端由高达数百千兆赫(GHz)的频率绑定，并且明确地包括微波或毫米波范围内的信号。通常，与本文所述的系统和方法相符合的系统和方法可以以低于光学领域中常规处理的频率，例如，低于例如红外信号的频率来处理非电离辐射。
射频电路的各种实施例可被设计成具有选择的尺寸和/或标称制造的尺寸以在各种频率下操作。可由一般的电磁原理中得到合适的尺寸，并且在此不对其进行详细描述。
本文描述的方法和装置可以支持比常规工艺所能支持的更小的布置和尺寸。常规电路板可被限制为低于约30GHz的频率。本文描述的方法和装置使用更安全且更简单以更低成本的制造，可允许或适应较小尺寸的电磁电路的制造，其适合于旨在以更高的频率工作的射频电路。
与本文描述的电磁电路和制造方法相符合的电磁电路和制造方法包括各种增材和减材制造技术，以生产电磁电路和部件，该电磁电路和部件与常规电路和方法相比能够以更薄的外形(low profile)、更低的成本、更短的生产周期和更小的设计风险来处理更高的频率。技术的示例包括从基板的表面机加工(例如，铣削)导电材料以形成可明显小于常规PCB工艺所允许的尺寸的信号迹线(例如，信号导线、带状线)或孔，机加工一个或多个基板以形成沟槽，使用3D打印技术将印刷的导电油墨沉积到沟槽中以形成连续的电势垒(例如法拉第壁)(例如，与一系列要求最小间距的接地通孔相反)、通过在机加工(例如铣削、钻孔或冲压)穿过基板的一部分的孔而形成的“垂直发射(vertical launch)”信号路径，并且其中放置导线(和/或印刷了导电油墨)以与设置在基板(或相对的基板)表面上的信号迹线电接触，以及使用3D打印技术沉积印刷电阻油墨以形成电阻性部件。
任何上述示例技术和/或其他示例技术(例如，焊接和/或焊料回流)可被组合以制成各种电磁部件和/或电路。本文针对射频来描述和示出这样的技术的多个方面和示例，该射频被互连以沿着电磁电路的层以一个维度并且在另一维中垂直穿过该电路的其他层来包含并传送电磁信号。本文描述的技术可被用于形成各种电磁部件、连接器、电路、组件和系统。
图1以横截面侧边视图示出电磁电路结构100的示例，该电磁电路结构100包括导体110，该导体110被配置为将诸如射频或其他信号这样的信号从信号迹线120(例如，设置在基板上的导线)传送到被设置在电路结构100的不同层的信号端子130。在各种实施例中，导体110可等效地将一个或多个信号从信号端子130传送到信号迹线120，并且可在两个方向上同时(例如，双向)传送一个或多个信号。导体110可出于各种目的中的任何目的在信号迹线120和信号端子130之间提供电连接，以与各种电磁电路应用保持一致。信号迹线120和信号端子130不旨在被限于任何特定形式，并且在各种实施例中可以是各种形式中的任何一种形式，并且可以是电路部件(例如，辐射元件或天线)、端子焊盘、表面连接焊盘(例如，用于表面安装连接器或电缆)、或可以是向和/或从其他部件传送信号的信号迹线，或可采用其他用途和形式。
在各种实施例中，导体110被插入到电路结构100的一个或多个基板和/或层中的开口中，并且可通过焊点物理地和电气地固定，例如通过在一个或多个位置或表面直接施加焊点(例如，焊料190)和/或通过施加焊料块(solder bump)(例如，焊锡)，随后在制造工艺期间的某个点进行焊料回流操作。因此，导体110不需要被压缩或受力配合(fit)在开口(孔)内，并且可具有相对于开口的壁的松配合(loose fit)。在图1的示例中，信号迹线120的端子端部与在其中设置有导体110的开口的一个端部对准，并且信号迹线120的端子端部是导体110可被焊接到其上的端子焊盘。
在各种实施例中，在一个或多个基板中容纳导体110的一个或多个开口可通过铣削或钻出尺寸适合容纳导体110的孔而形成。导体110可以是诸如铜或其他导线(conductive wire)之类的导线，其可以是实心的、空心的、单股的或多股的。如图1所示，电路结构100可包括在信号迹线120和信号端子130之间的一个或多个中间基板140、150。在各种实施例中，可在每个中间基板140、150中铣削出孔(例如，钻孔)以容纳导体110，并且可将中间基板140、150彼此结合(例如，通过粘合剂，未示出)。在各种实施例中，使用适合的加工设备所铣削的孔和/或导体110的直径可小至约5密耳(mil)(0.005英寸)，或甚至小至约2或3密耳。此外，在各种实施例中，信号迹线120可通过铣削掉设置在基板上的诸如电镀铜层之类的导电层而形成，并且其宽度可小至约5密耳或更小。
在各种实施例中，在诸如图1所示的接地平面160这样的各种中间基板140、150之间可以有电路部件(例如，电阻器、电感器、电容器、辐射器、信号分配器(signal divider)等)，或者在诸如中间基板140、150之类的各种中间基板之间可以有其他信号迹线或部件。如图1所示，信号迹线120、导体110、信号端子130、接地平面160等仅代表一个可能实施例的横截面。各种实施例在其他横截面位置处(例如，进入或离开附图平面)具有附加特征，为简单起见，在附图中其未示出。各个实施例可以具有附加的中间基板，导体110可以通过该附加的中间基板提供信号传送。因此，各种实施例可具有多个介电层、接地层、信号迹线和相关的其他电路部件。
图1所示的示例还包括例如在基板180的相反面上的接地平面170，使得信号迹线120设置有一对接地平面160、170(例如，如图所示，在信号迹线120的上方和下方)。例如，接地平面160、170可以是设置在相应基板(例如，基板140、150、180)的一个或多个表面上的诸如铜之类的电镀材料。在各种实施例中，可选择例如基板140、180的材料和厚度以维持由信号迹线120传送的信号的特征阻抗，该选择还可以基于所传送的信号的频率范围。另外，可以选择信号迹线120的宽度(未图示)以传送各种信号频率，例如，以维持特征阻抗、衰减等。接地平面160、170可维持电磁边界条件(例如，地)，可关于该电磁边界条件来表示由信号迹线120传送的各种信号。
在一些实施例中，电路结构100中可包括不在图1的平面中的其他接地平面或结构。例如，在信号迹线120的任一侧(例如，在图1的平面的后面或前面，基本上平行于图1的平面，并且垂直于接地平面160、170)可以有一个或多个导电壁(例如，法拉第壁，相对于图1垂直)，并且在接地平面160和接地平面170之间延伸，使得信号迹线120的至少一部分可在四个侧面上(例如，上方和下方的接地平面160、170以及沿着信号迹线120的长度在任一侧的法拉第壁)被电磁边界围绕。例如，从接地平面170到接地平面160(在与图1的平面不同的平面中)，可铣削出穿过基板140、180的一个或多个垂直沟槽，并且沟槽可填充有诸如导电油墨之类的导电材料，在一些实施例中，导电油墨可例如是3D打印的。这样的法拉第壁的电连接性可通过被放置成与接地平面160、170接触的导电油墨来与接地平面160、170(例如，在不穿透接地平面的导体的情况下铣削的沟槽)一起制成，或者可以通过制造工艺的焊接步骤或两者的结合和/或其他技术来形成。2018年5月18日提交的题为“射频电路中的增材制造技术(AMT)法拉第边界(ADDITIVE MANUFACTURING TECHNOLOGY(AMT)FARADAYBOUNDARIES IN RADIO FREQUENCY CIRCUITS)”的美国临时专利申请No.62/673,491中公开了法拉第壁及其制造的至少一个示例的进一步细节，在此出于所有目的通过引用将其合并于本文中。
图2示出根据本文描述的各方面和实施例的电磁电路结构200的另一示例。除了电路结构200的示例中的导体110提供信号迹线120和另一信号迹线220之间的信号传送以外，电路结构200类似于图1的电路结构100。在各种实施例中，可提供另一个基板并将其结合到基板150，以例如，在信号迹线220上方和信号迹线220的与接地平面160相反的一侧上提供另一个接地面。另外，如上所述，各种实施例可包括一个或多个法拉第壁，以向由信号迹线220传送的信号提供附加的电磁边界条件。
参照图3和图4，描述了各种制造方法，其用于提供根据本文的各方面和实施例的设置在各种基板和电路层之间的“垂直发射”层间信号连接。
图3示出电路结构100的放大视图。各种实施例可从基板180开始，基板180具有设置在相反面上的导电材料，例如，诸如铜之类的电镀导电材料。通过铣削掉多余的导电材料以形成信号迹线120，可从导电材料的至少一个面形成信号迹线120。可将信号迹线120铣削成适合于特定信号类型的合适宽度，其可以部分地基于可使用信号迹线120的频率范围。如上所述，也可以选择基板180的厚度和材料，使得结合接地平面170，例如，结合设置在基板180的相反面上的导电材料，可为由信号迹线120传送的信号保持特征阻抗。在一些实施例中，焊料块192可被施加到信号迹线120的端子端部，并且可以是该端子端部的焊锡。替代地或附加地，可在导体110的旨在与信号迹线120的端子端部接触的端部上将焊料块或焊锡施加到导体110上。
然后，可通过各种类型的结合材料(例如，粘合剂)和结合方法将基板140结合到基底180。孔142被铣削穿过基板140以提供对信号迹线120(以及焊料块192)的端子端部的通道(access)。在各种实施例中，可在将基板140结合到基板180之前或之后铣削孔142。
类似于如上所述的基板180，基板150可被提供有设置在相反面上的导电材料。导电材料的一个面可成为接地平面160。基板150的相反面上的一部分导电材料可成为信号端子130。在一些实施例中，可通过从基板150的相应面上铣削掉一些导电材料来形成信号端子130。在其他实施例中，信号端子130可通过其他手段形成。在一些实施例中，如上所述，信号端子130可以是或包括不同的结构和/或电路部件。例如，信号端子130可以是具有设置在基板150的表面上的各种形状中的任何一种形状的辐射器，例如被配置为当例如通过导体110向其馈送适合的信号时，辐射电磁能量的线性或螺旋信号迹线。在其他实施例中，信号端子130可以是用于连接器或电缆的表面安装点，或者可以是第二信号迹线的一部分或形成第二信号迹线的一部分，第二信号迹线例如电路结构200的信号迹线220。在各种实施例中，可将不同的结构包括在图3所示的信号端子130的位置处或附近，并且可以配置为适合于与导体110电耦接。本文描述的“垂直发射”导体110和方法不旨在受限于这样的电路部件，导体110被配置成在该电路部件之间传送信号。因此，信号迹线120和信号端130中的每一个仅仅是本文描述的电路结构和方法可包括的电路部件的示例。
继续参考图3所示的组装工艺的示例，可将导电材料的一部分162铣削掉(例如，移除接地平面160的一部分)，其中孔152可被铣削穿过基板150。孔152被配置为容纳导体110，以提供到孔142的通道(access)，并通过该通道提供到信号迹线120(以及焊料块192，如果包括的话)的端子端部的通道。例如，被铣削掉的部分162在导体110和接地平面160之间提供了间隙，使得在最终组装时，在导体110和接地平面160之间不进行电连接。
基板150(和/或接地平面160的外表面)可被结合到基板140。因此，接地平面160可被包封在基板140和基板150之间。一旦结合，孔142、152可形成穿过基板140、150的基本上连续的开口，以提供到信号迹线120(以及焊料凸块192)的端子端部的通道。导体110可被插入孔142、152中。可将热量194(例如，从焊接工具)施加到焊料190，以在导体110的一个端部与信号端子130之间形成牢固的电连接。所施加的热量194可通过导体110被传送到导体110的另一个端部，这可使被施加到信号迹线120的端子端部的焊料块192回流，或者可选地，可使先前被施加到导体110的另一端部的焊料块回流。因此，回流的焊料可在信号迹线120的端子端部与导体110之间形成牢固的电连接。
在各种实施例中，可以包括对电磁电路结构100的上述制造(或组装)方法的多种变型。例如，可在铣削孔142、152之前将基板140、150结合在一起，使得单个孔可被铣削穿过基板140、150的结合组合。此外，在铣削出穿过基板140、150的孔之前，可将基板180、140、150全部结合在一起，以提供到信号迹线120的端子端部的通道。接地平面160可被形成为设置在基板140上而不是在基板150上的导电材料，或者例如之前没有设置在基板140、150中的任一个上，则接地平面160可以是在制造期间结合到基板140、150中的每一个的层压层。在其他实施例中，可排除接地平面160。信号迹线120可由设置在基板140上而不是基板120上的导电材料形成。如上所述，代替或除了在信号迹线120上示出的焊料块192之外，可在将造成与信号迹线120进行电接触的导体110上放置焊料块。受益于本申请，本领域的技术人员可发现可产生“垂直发射”导体的各种部件和方法的多种变型，该导体被配置为在电路的层之间传送信号，与这里描述的方面和实施例一致。
图4示出了电路结构200的放大视图，以示出用于提供“垂直发射”层间信号连接的各种制造方法。各种铣削，焊接和(例如，导体110的)插入与以上关于图3描述的铣削、焊接和插入类似。然而，电路结构200可被配置为在两个信号迹线120、220之间传送信号。在电路结构200的该示例中，可希望不穿透形成信号迹线220的导电材料，信号迹线220可通过铣削掉基板150表面上的导电材料而形成。因此，可从基板150的一侧朝向信号迹线220来铣削出孔152，而无需继续穿过信号迹线220。如在该示例中，如果信号迹线220由设置在基板150上的导电材料形成，则可能无法在信号迹线220的端子端部上放置焊料块。代替地，并且如图所示，可将焊料块292放置在在最终组装时将与信号迹线220接触的导体110上。焊料回流操作可包括加热图4所示的大部分或全部部件的烤箱或烘烤工艺，并且从而使焊料块192、292回流，以在导体110与各个信号迹线120、220之间形成牢固的电连接。
此外，如以上关于图3描述的方法选项，电磁电路结构200的制造(或组装)方法的许多变型可被包括在各种实施例中。例如，各种实施例可包括在铣削出孔142之前将基板140结合到基板180。基板150可以在结合到基板180之前结合到基板140，并且孔142、152可被铣削穿过基板140、150的结合组合，或者可分别被铣削穿过基板140、150中的每一个而彼此分离。如上所述，受益于本申请，本领域技术人员可发现对可产生“垂直发射”连接的各种部件和方法的进一步变型，该“垂直发射”连接被配置为在电路的多个层之间传送信号，与这里描述的方面和实施例一致。
根据本文的多个方面和实施例，图5示出在电路的多个层之间形成垂直发射连接(例如，层到层连接)的通用方法500的示例。在基板上提供电路特征(框510)，该电路特征是垂直连接期望到达的之一。在将被结合到第一基板的另一基板中铣削出孔(框520)。该孔被定位成与要进行电连接的电路特征的一部分对准。例如，电路特征可以是信号迹线，并且与孔对准的部分可以是信号迹线的端子端部。可将孔的尺寸设置为容纳将形成电连接的一部分的电导体。将焊料施加(框530)到电导体和电路部件的一部分中的任一个(或两者)。通过结合基板(框540)并将电导体插入孔(框550)中来组装电路特征、两个基板以及电导体，并且执行焊料回流操作(框560)以在电路特征的一部分与电导体之间制成电连接。图5的各种工艺框可以以各种顺序执行，并且在一些实施例中，各种工艺框可被重复，诸如针对例如具有多个基板和/或垂直发射连接这样的更复杂的电路。如上所述，可以在结合之前或之后铣削出一个或多个孔，在这样的工艺中可在各种适合的点施加焊料，并且可在工艺中的不同点形成电路特征，等等。
在各种实施例中，结合可包括加热工艺，并且在一些实施例中，可采用相同的加热工艺实现焊料回流。例如，可定位和/或对准两个或两个或更多个基板以进行结合，其间设置有粘合剂或结合材料，并且可以通过一个或多个孔插入电导体，并且可加热这样的组件以完成结合和焊料回流两者。在一些实施例中，可在加热之前定位和/或对准另外的基板，使得电导体(具有在导体上或在各种电路特征中的一部分上的焊锡)可被设置在由多层电磁电路结构内或由多层电磁电路结构包封，并且可通过一个或多个加热步骤或工艺来实现各层的结合和各焊料块/焊锡的回流。
可以实现本文描述的系统和方法的其他优点。例如，常规的PCB制造可对诸如信号迹线的宽度和层间连接的通孔的直径之类的电路特征尺寸施加限制，其与本文描述的系统和方法不同，可限制对常规制成的电磁电路来说可能适用的最高频率。然而，与常规的PCB制造技术相比，本文的各方面和实施例允许使用较不复杂的制造方法形成的显著更小的信号迹线和更小的“垂直发射”连接。
此外，基板厚度影响与信号迹线的宽度相关的(例如，由于与设置在相反表面上的接地平面的距离导致的)特征阻抗，使得常规PCB工艺所需的更宽迹线导致选择更厚的基板，这可限制电路能够制造得多薄。例如，常规PCB制造下的一般建议包括大约60密耳(0.060英寸)的总厚度。相比之下，根据所描述的各方面和实施例的使用消减和增材制造技术的电磁电路，可导致具有低至大约10密耳或更小的厚度的小侧面的电路板，其具有具备约4.4密耳或2.7密耳或更小的宽度信号线迹线，并具有相应地具备小的直径的层间“垂直发射”连接，以及与板的表面基本上对准的互连几何形状。
根据本文描述的各方面和实施例的使用各种消减和增材制造技术的各种电磁电路和方法，允许电连续结构连接接地平面。因此，可提供电连续结构，并且该电连续结构被设置为垂直穿过一个或多个基板(例如，在基板的相反表面之间)，以形成约束电场的“法拉第壁”。在各个实施例中，这种法拉第壁可电耦接两个或更多个接地平面。此外，在各种实施例中，这样的法拉第壁可约束电磁场并将其与相邻电路部件隔离。在一些实施例中，这样的法拉第壁可执行边界条件以将电磁信号限制为局部横向的电磁(TEM)场，例如，将经由信号迹线的信号传播限制为TEM模式。
在各种实施例中，可以以各种顺序执行各种减材(铣削、钻孔)、增材(打印、填充、插入)和粘附(结合)步骤，根据需要进行焊接和回流操作，以形成具有一个或任意数量的基板层的电磁电路，其可以包括与本文所述一致的一个或多个垂直(例如，层间)信号连接，并且可以包括辐射器、接收器、法拉第壁、信号迹线、端子焊盘或其他特征。
制成各种电磁电路中的任何一种的通用方法，包括：铣削被设置在基板上的导电材料以形成电路特征，印刷(或沉积，例如通过3D打印、增材制造技术)例如诸如由电阻性油墨形成的电阻器之类的其他电路特征，根据需要在任何特征上沉积焊料；铣削(或钻孔)穿过基板材料(和/或导电材料)以形成诸如孔、空隙、或沟槽之类的开口；以及将导电材料(例如导电油墨或导线)沉积或印刷(例如，通过3D打印，增材制造技术)到孔、空隙、沟槽中，例如形成如本文所述的垂直信号发射件，或者形成法拉第壁或其他电路结构。这些步骤中的任何一个步骤都可以按给定电路设计所需以不同顺序执行、重复执行或省略，并且构建层，例如可包括将一个基板或层粘附到下一个基板或层上的结合步骤，并且根据需要继续重复各步骤。因此，在一些实施例中，在电磁电路的制造中可涉及多个基板，并且该方法包括根据需要结合另外的基板、进一步的铣削和填充操作，以及进一步的焊接和/或回流操作。
已经描述了垂直信号发射件以及用于制造该垂直信号发射件或其他电磁电路的方法的至少一个实施例的几个方面，以上描述可被用于制造具有例如10密耳(0.010英寸，254微米)或更小的厚度的非常小侧面的各种电磁电路，并且可包括窄至4.4密耳(111.8微米)、2.7密耳(68.6微米)或甚至窄至1.97密耳(50微米)或更小的信号迹线，这取决于所使用的各种铣削和增材制造设备的公差和精度。因此，根据本文描述的电磁电路可适用于X波段和更高的频率，其中各种实施例能够适应超过28GHz和高至70GHz或更高的频率。一些实施例可适用于高至300GHz或更高的频率范围。
另外，根据本文描述的那些电磁电路可具有足够小的侧面(profile)，并且具有相应的轻重量，以适合于外层空间应用，包括当位于外层空间时通过展开而配置的折叠结构。
此外，根据本文描述的方法制造的电磁电路适应更便宜和更快速的原型制作，而不需要腐蚀性化学品、掩模、蚀刻、浸浴、电镀等。具有被设置在一个或两个表面(侧面)上的预镀导电材料的简单基板可形成芯起始材料，并且电磁电路的所有元件可通过铣削(减材、钻孔)、填充(增材、插入、导电和/或电阻油墨的印刷)和结合一个或多个基板来形成。简单的焊料回流操作和简单导体(例如，铜线)的插入通过本文描述的方法和系统来满足。
此外根据本文描述的方法制造的电磁电路可适应在非平面表面上的部署或需要非平面表面的设计。可使用如本文所述的铣削、填充和结合技术来制造如本文所述的薄的、小侧面的电磁电路，以产生具有各种轮廓的电磁电路，来例如适应变化的应用、与表面(例如车辆)相符合或支持复杂的阵列结构。
已经如此描述了至少一个实施例的几个方面，应当理解，本领域技术人员将容易想到各种变更、修改和改进。这样的变更、修改和改进旨在成为本申请的一部分，并且旨在落入本公开的范围内。因此，前面的描述和附图仅作为示例。

Claims (20)

1.一种电路板，所述电路板包括：
第一基板，其具有第一表面；
第二基板，其具有第二表面；所述第二表面面对所述第一表面；
孔，其被设置为穿过所述第一基板；
电气部件，其被设置在邻近所述第一表面和所述第二表面中的每一个，所述电气部件至少部分地被包封在所述第一基板和所述第二基板之间，所述电气部件具有与所述孔基本对准的部分；以及
电导体，其被设置在所述孔内，所述电导体具有第一端子端部和第二端子端部，所述第一端子端部被焊接到所述电气部件的所述部分。
2.如权利要求1所述的电路板，其中，所述电导体是实心导线。
3.如权利要求1所述的电路板，其中，所述电气部件是由导电材料形成的信号迹线，并且与所述孔基本对准的所述部分形成覆盖所述孔的端子。
4.如权利要求3所述的电路板，还包括第二电气部件，其具有被焊接到所述电导体的所述第二端子端部的部分。
5.如权利要求4所述的电路板，其中，所述第二电气部件是信号端子、电连接器、电缆和电磁辐射器之一。
6.如权利要求5所述的电路板，其中，所述第二电气部件被表面安装到第三表面。
7.如权利要求4所述的电路板，其中，所述第二电气部件基本上被包封在两个基板之间。
8.如权利要求3所述的电路板，还包括被设置为邻近所述第二基板的相反表面的接地平面，所述接地平面被配置为向所述信号迹线提供电磁边界条件。
9.一种制造电磁电路的方法，所述方法包括：
在第一基板或第二基板中的至少一个的表面上提供电路特征；
在所述第一基板或所述第二基板中的至少一个中形成孔，所述孔被定位成与所述电路特征的一部分基本上对准；
将焊料施加到电导体和所述电路特征的所述部分中的至少一个上；
将所述第一基板直接或间接地结合到所述第二基板，所述第一基板和所述第二基板的结合方向被配置为至少部分地包封所述第一基板和所述第二基板之间的所述电路特征，并且使所述孔与所述电路特征的所述部分基本上对准，所述孔被定位以提供到所述电路特征的所述部分的通道；
将所述电导体插入所述孔中；以及
使所述焊料回流以在所述电导体与所述电路特征的所述部分之间形成电连接。
10.如权利要求9所述的方法，其中，将所述电导体插入所述孔中包括将一段实心导线插入所述孔中。
11.如权利要求9所述的方法，其中，在表面上提供所述电路特征包括从所述表面铣削导电材料以形成所述电路特征。
12.如权利要求11所述的方法，其中，从所述表面铣削导电材料以形成所述电路特征包括铣削所述导电材料以形成信号迹线。
13.如权利要求9所述的方法，其中，所述电路特征是第一电路特征，并且还包括提供第二电路特征，所述第二电路特征具有第二部分，所述第二部分被定位成与所述孔的相反开口基本上对准，以及施加焊料以在所述电导体和所述第二部分之间形成电连接。
14.如权利要求13所述的方法，其中，提供所述第二电路特征包括铣削导电材料以形成电磁辐射器。
15.如权利要求12所述的方法，其中，提供所述第二电路特征包括铣削导电材料以形成信号端子焊盘，所述信号端子焊盘被配置为耦接到电连接器或电缆中的至少一个。
16.一种电路板，所述电路板包括:
第一介电基板，其直接或间接结合到第二介电基板；
信号迹线，其由被设置为邻近内表面的导电材料形成，所述内表面位于所述第一介电基板和所述第二介电基板之间；
孔，其被设置为穿过所述第二介电基板，所述孔基本上与所述信号迹线的一部分对准；
设置在所述孔内的电导体；以及
焊点，其被形成在所述电导体的第一端子端部和所述信号迹线的所述部分之间。
17.如权利要求16所述的电路板，其中，所述电导体是具有相对于所述孔的壁的松配合的一段实心导线。
18.如权利要求16所述的电路板，还包括电气部件，所述电气部件具有焊接到所述电导体的第二端子端部的一部分，所述电气部件是信号端子、电连接器、电缆和电磁辐射器中的至少一个。
19.如权利要求18所述的电路板，其中，所述信号迹线被配置为经由所述电导体向所述电气部件传送射频信号或从所述电气部件传送射频信号。
20.如权利要求18所述的电路板，其中，所述电气部件被表面安装到所述第二介电基板或另一基板之一的外表面上，所述另一基板被直接或间接结合到所述第二介电基板。
CN201880072745.5A 2017-11-10 2018-11-07 增材制造技术微波垂直发射 Pending CN111567151A (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US201762584260P 2017-11-10 2017-11-10
US201762584264P 2017-11-10 2017-11-10
US62/584,260 2017-11-10
US62/584,264 2017-11-10
US201862636375P 2018-02-28 2018-02-28
US201862636364P 2018-02-28 2018-02-28
US62/636,375 2018-02-28
US62/636,364 2018-02-28
US15/988,296 US20190150296A1 (en) 2017-11-10 2018-05-24 Additive manufacturing technology microwave vertical launch
US15/988,296 2018-05-24
PCT/US2018/059625 WO2019094470A1 (en) 2017-11-10 2018-11-07 Additive manufacturing technology microwave vertical launch

Publications (1)

Publication Number Publication Date
CN111567151A true CN111567151A (zh) 2020-08-21

Family

ID=66433707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880072745.5A Pending CN111567151A (zh) 2017-11-10 2018-11-07 增材制造技术微波垂直发射

Country Status (8)

Country Link
US (2) US20190150296A1 (zh)
EP (1) EP3707973A1 (zh)
JP (1) JP7297747B2 (zh)
KR (1) KR20200074983A (zh)
CN (1) CN111567151A (zh)
SG (1) SG11202004210QA (zh)
TW (2) TWI810219B (zh)
WO (1) WO2019094470A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115513662A (zh) * 2022-10-28 2022-12-23 中国电子科技集团公司第二十九研究所 一种曲面天线曲面电阻结构及其原位增材制造方法
CN115513662B (zh) * 2022-10-28 2024-04-26 中国电子科技集团公司第二十九研究所 一种曲面天线曲面电阻结构及其原位增材制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3970456A1 (en) * 2019-05-14 2022-03-23 Raytheon Company Flat-wire copper vertical launch microwave interconnection method
US11089673B2 (en) * 2019-07-19 2021-08-10 Raytheon Company Wall for isolation enhancement
US11109489B2 (en) 2019-08-15 2021-08-31 Raytheon Company Apparatus for fabricating Z-axis vertical launch within a printed circuit board
US10631405B1 (en) * 2019-09-20 2020-04-21 Raytheon Company Additive manufacturing technology (AMT) inverted pad interface
US11134575B2 (en) * 2019-09-30 2021-09-28 Gentherm Gmbh Dual conductor laminated substrate
US11653484B2 (en) 2019-11-08 2023-05-16 Raytheon Company Printed circuit board automated layup system
US11606865B2 (en) * 2019-11-08 2023-03-14 Raytheon Company Method for forming channels in printed circuit boards by stacking slotted layers
US11431115B2 (en) * 2020-02-15 2022-08-30 Centipede Systems, Inc. Connectors for interconnecting microelectronic circuits
US11122692B1 (en) * 2020-06-11 2021-09-14 Raytheon Company Preparation of solder bump for compatibility with printed electronics and enhanced via reliability
US11764077B2 (en) 2021-07-23 2023-09-19 Innolux Corporation Composite layer circuit element and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4875087A (en) * 1985-04-13 1989-10-17 Fujitsu Limited Integrated circuit device having strip line structure therein
US20020070826A1 (en) * 2000-10-31 2002-06-13 Hiroshi Aruga Vertical transition device for differential stripline paths and optical module
US20020195271A1 (en) * 2001-06-26 2002-12-26 Gailus Mark W. Direct inner layer interconnect for a high speed printed circuit board
CN1741708A (zh) * 2004-08-27 2006-03-01 因芬尼昂技术股份公司 电路板及制造电路板方法
CN102595778A (zh) * 2012-03-13 2012-07-18 华为技术有限公司 一种多层印制电路板及其制造方法
JP2014146650A (ja) * 2013-01-28 2014-08-14 Murata Mfg Co Ltd 配線基板およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
US6356245B2 (en) * 1999-04-01 2002-03-12 Space Systems/Loral, Inc. Microwave strip transmission lines, beamforming networks and antennas and methods for preparing the same
JP3710652B2 (ja) * 1999-08-03 2005-10-26 三菱電機株式会社 ストリップライン給電装置
US6651322B1 (en) * 2000-12-28 2003-11-25 Unisys Corporation Method of reworking a multilayer printed circuit board assembly
JP4059085B2 (ja) * 2003-01-14 2008-03-12 松下電器産業株式会社 高周波積層部品およびその製造方法
US6937120B2 (en) * 2003-04-02 2005-08-30 Harris Corporation Conductor-within-a-via microwave launch
US7315223B2 (en) * 2004-06-30 2008-01-01 Emag Technologies, Inc. Microstrip-to-microstrip RF transition including co-planar waveguide connected by vias
JP4498258B2 (ja) * 2005-10-13 2010-07-07 富士通オプティカルコンポーネンツ株式会社 コイルパッケージ
US7405477B1 (en) * 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
JP2009010004A (ja) * 2007-06-26 2009-01-15 Fujikura Ltd 積層プリント基板とその製造方法
JP5397225B2 (ja) * 2007-10-25 2014-01-22 日本電気株式会社 高周波基板および、これを用いた高周波モジュール
US9374910B2 (en) * 2013-12-31 2016-06-21 International Business Machines Corporation Printed circuit board copper plane repair
US10033080B2 (en) * 2014-05-07 2018-07-24 Alcatel Lucent Electrochromic cell for radio-frequency applications
US9629246B2 (en) * 2015-07-28 2017-04-18 Infineon Technologies Ag PCB based semiconductor package having integrated electrical functionality
US9893426B2 (en) * 2015-10-26 2018-02-13 Verizon Patent And Licensing Inc. PCB embedded radiator antenna with exposed tuning stub

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4875087A (en) * 1985-04-13 1989-10-17 Fujitsu Limited Integrated circuit device having strip line structure therein
US20020070826A1 (en) * 2000-10-31 2002-06-13 Hiroshi Aruga Vertical transition device for differential stripline paths and optical module
US20020195271A1 (en) * 2001-06-26 2002-12-26 Gailus Mark W. Direct inner layer interconnect for a high speed printed circuit board
CN1741708A (zh) * 2004-08-27 2006-03-01 因芬尼昂技术股份公司 电路板及制造电路板方法
CN102595778A (zh) * 2012-03-13 2012-07-18 华为技术有限公司 一种多层印制电路板及其制造方法
JP2014146650A (ja) * 2013-01-28 2014-08-14 Murata Mfg Co Ltd 配線基板およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
何宏: "《电磁兼容设计与测试技术》", 北京：北京航空航天大学出版社, pages: 181 - 182 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115513662A (zh) * 2022-10-28 2022-12-23 中国电子科技集团公司第二十九研究所 一种曲面天线曲面电阻结构及其原位增材制造方法
CN115513662B (zh) * 2022-10-28 2024-04-26 中国电子科技集团公司第二十九研究所 一种曲面天线曲面电阻结构及其原位增材制造方法

Also Published As

Publication number Publication date
US20190150296A1 (en) 2019-05-16
US20230121347A1 (en) 2023-04-20
WO2019094470A1 (en) 2019-05-16
SG11202004210QA (en) 2020-06-29
EP3707973A1 (en) 2020-09-16
JP2021502707A (ja) 2021-01-28
TW201924499A (zh) 2019-06-16
KR20200074983A (ko) 2020-06-25
TW202344151A (zh) 2023-11-01
JP7297747B2 (ja) 2023-06-26
TWI810219B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US20230121347A1 (en) Additive manufacturing technology microwave vertical launch
CN111788737B (zh) 毫米波传输线架构
US11375609B2 (en) Method of manufacturing radio frequency interconnections
CN111567148B (zh) 射频电路中的增材制造技术（amt）法拉第边界
US20200367357A1 (en) Flat-wire copper vertical launch microwave interconnection method
US10631405B1 (en) Additive manufacturing technology (AMT) inverted pad interface
US11432408B2 (en) Additive manufactured reactive beamformer
TWI835793B (zh) 射頻電路中之積層製造技術(amt)的法拉第邊界
JP2023502938A (ja) 加算式通信アレイ
TW202005487A (zh) 射頻電路中之積層製造技術(amt)的法拉第邊界

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200821

WD01 Invention patent application deemed withdrawn after publication